WO2007099633A1

WO2007099633A1 - エレベータ装置

Info

Publication number: WO2007099633A1
Application number: PCT/JP2006/303961
Authority: WO
Inventors: Masunori Shibata; Takaharu Ueda; Satoru Takahashi; Ken-Ichi Okamoto
Original assignee: Mitsubishi Denki Kabushiki Kaisha
Priority date: 2006-03-02
Filing date: 2006-03-02
Publication date: 2007-09-07
Also published as: US7896136B2; KR100949238B1; CN101128380A; EP1990305B1; EP1990305A1; JP5138361B2; JPWO2007099633A1; KR20070106707A; US20100032245A1; EP1990305A4; CN100567119C

Abstract

　エレベータ装置においては、ブレーキ制御装置によりブレーキ装置が制御される。ブレーキ制御装置は、異常検出時にブレーキ装置を動作させかごを非常停止させる第１のブレーキ制御部と、第１のブレーキ制御部の非常制動動作時にかごの減速度が所定値以上になると、ブレーキ装置の制動力を低減させる第２のブレーキ制御部とを有している。第２のブレーキ制御部は、第１のブレーキ制御部とは独立してブレーキ装置を制御する。

Description

明細書

エレベータ装置技術分野

[0001] この発明は、ブレーキ装置を制御するブレーキ制御装置を有するエレベータ装置に関するものである。

背景技術

[0002] 従来のエレベータのブレーキ装置では、非常制動時に、減速指令値及び速度信号に基づいて、力ごの減速度が所定値となるように電磁ブレーキの制動力が制御される (例えば、特許文献 1参照)。

[0003] 特許文献 1 :特開平 7— 157211号公報

発明の開示

発明が解決しょうとする課題

[0004] ところで、近年、力ごの軽量ィ匕ゃギヤレス卷上機の採用による回転軸周りの低慣性化が進んでおり、モータや制御装置の容量低減や省エネルギー化が図られている。し力ながら、走行中に非常停止した場合に、力ごの減速度が過大となって乗客に不快感を与えるという問題があった。

[0005] この発明は、上記問題点を解決するためになされたものであり、非常制動時にかごの減速度が過大とならなレ、ブレーキ制御装置を、通常のブレーキ装置とは独立して提供することを目的とする。

課題を解決するための手段

[0006] この発明によるエレベータ装置は、かご、力^の走行を停止させるブレーキ装置、及びブレーキ装置を制御するブレーキ制御装置を備え、ブレーキ制御装置は、異常検出時にブレーキ装置を動作させ力、ごを非常停止させる第 1のブレーキ制御部と、第 1のブレーキ制御部の非常制動動作時に力ごの減速度が所定値以上になると、ブレーキ制御部の制動力を低減させる第 2のブレーキ制御部とを有し、第 2のブレーキ制御部は、第 1のブレーキ制御部とは独立してブレーキ装置を制御する。

図面の簡単な説明 [0007] [図 1]この発明の実施の形態 1によるエレベータ装置を示す構成図である。

[図 2]図 1のブレーキ装置を制御するための制御回路を示す回路図である。

[図 3]図 2の第 2の接点を駆動するための回路を示す回路図である。

[図 4]図 1の第 2のブレーキ制御部の動作を示すフローチャートである。

[図 5]図 1のエレベータ装置が通常運転した場合におけるかご速度、かご加速度、第 1及び第 2の接点の開閉状態、及び第 2の半導体スィッチの開閉状態の関係を示すタイミングチャートである。

[図 6]図 1のエレベータ装置の運転中に非常停止指令が発生した場合におけるかご速度、かご加速度、第 1及び第 2の接点の開閉状態、及び第 2の半導体スィッチの開閉状態の関係を示すタイミングチャートである。

[図 7]この発明の実施の形態 2によるエレベータ装置のブレーキ装置を制御するための制御回路を示す回路図である。

[図 8]図 7の第 2及び第 3の接点を駆動するための回路を示す回路図である。

発明を実施するための最良の形態

[0008] 以下、この発明の好適な実施の形態について図面を参照して説明する。

実施の形態 1.

図 1はこの発明の実施の形態 1によるエレベータ装置を示す構成図である。力ご1 及び釣合おもり 2は、主索 3により昇降路内に吊り下げられており、卷上機 4の駆動力により昇降路内を昇降される。卷上機 4は、主索 3が巻き掛けられた駆動シーブ 5、駆動シーブ 5を回転させるモータ 6、及び駆動シーブ 5の回転を制動する制動手段 7を有している。

[0009] 制動手段 7は、駆動シーブ 5と一体に回転されるブレーキ車 8と、ブレーキ車 8の回転を制動するブレーキ装置 9とを有している。ブレーキ装置 9は、ブレーキ車 8に接離されるブレーキシュ一 10と、ブレーキシュ一 10をブレーキ車 8に押し付けるブレーキばね 11と、ブレーキばね 11に逆らってブレーキシュ一 10をブレーキ車 8から開離させるブレーキ解放コイル 12とを有してレ、る。

[0010] モータ 6には、その回転軸の回転速度、即ち駆動シーブ 5の回転速度に応じた信号を発生する回転検出器 13が設けられている。回転検出器 13としては、例えばェンコーダゃレゾルバが用いられる。

[0011] 制御盤 14には、モータ 6に電力を供給するインバータ等の電力変換装置 15と、ェレベータ制御装置 16とが設けられている。エレベータ制御装置 16は、運行制御部 1 7と第 1のブレーキ制御部（主制御部） 18とを有している。運行制御部 17は、回転検出器 13からの信号に応じて、電力変換装置 15及び第 1のブレーキ制御部 18を制御する。第 1のブレーキ制御部 18は、運行制御部 17からの指令及び回転検出器 13からの信号に応じて、ブレーキ装置 9を制御する。

[0012] 具体的には、第 1のブレーキ制御部 18は、通常時にかご 1が停止階に停止されると、ブレーキ装置 9を制動動作させ、かご 1の静止状態を保持する。また、第 1のブレーキ制御部 18は、力、ご 1を非常停止させる指令が発せられると、ブレーキ装置 9を制動動作させる。これにより、ブレーキ車 8及び駆動シーブ 5の回転が制動され、かご 1が非常制動される。

[0013] ブレーキ装置 9は、第 2のブレーキ制御部（減速度抑制部） 19によっても制御される。第 2のブレーキ制御部 19は、第 1のブレーキ制御部の非常制動動作時にかご 1の減速度（負の加速度の絶対値）が所定値以上になると、ブレーキ装置 9の制動力を低減させ、かご 1の減速度を所定値未満に保つようにブレーキ装置 9を制御する。また、第 2のブレーキ制御部 19は、エレベータ制御装置 16と並列にブレーキ装置 9に接続されており、第 1のブレーキ制御部 18から独立してブレーキ装置 9の制動力を低減させること力 Sできる。

[0014] 第 2のブレーキ制御部 19には、力ご 1の速度に応じた信号を発生するかご速度検出器 20からの信号、昇降路内の上部終端階付近に設置された上部終端検知スイツチ 21からの信号、及び昇降路内の下部終端階付近に設置された下部終端検知スィツチ 22からの信号が入力される。力、ご速度検出器 20は、調速機 23に設けられている

[0015] 第 2のブレーキ制御部 19は、力ご速度検出器 20からの信号に基づいて、かご 1の減速度を求める。また、第 2のブレーキ制御部 19は、終端検知スィッチ 21 , 22からの信号に基づいて、かご 1が終端階付近に達したことを検出する。

[0016] エレベータ制御装置 16は、演算処理部（CPU)、記憶部（ROM、 RAM及びハードディスク等)及び信号入出力部を持った第 1のコンピュータにより構成されている。即ち、運行制御部 17及び第 1のブレーキ制御部 18の機能は、第 1のコンピュータにより実現される。第 1のコンピュータの記憶部には、運行制御部 17及び第 1のブレーキ制御部 18の機能を実現するためのプログラムが格納されている。

[0017] また、第 2のブレーキ制御部 19は、第 2のコンピュータにより構成されている。即ち、第 2のブレーキ制御部 19の機能は、第 2のコンピュータにより実現される。第 2のコンピュータの記憶部には、第 2のブレーキ制御部 19の機能を実現するためのプロダラムが格納されている。ブレーキ制御装置は、第 1及び第 2のブレーキ制御部 18， 19 を有している。

[0018] 図 2は図 1のブレーキ装置 9を制御するための制御回路を示す回路図である。ブレーキ解放コイル 12には、第 1のブレーキ制御部 18及び第 2のブレーキ制御部 19が並列に接続されている。つまり、第 1のブレーキ制御部 18及び第 2のブレーキ制御部 19の少なくともいずれか一方から電力供給があれば、ブレーキ装置 9の制動力が解除される。

[0019] 第 1のブレーキ制御部 18は、一対の第 1の接点 24a, 24bを閉成することにより第 1 の電源 25からブレーキ解放コイル 12に電力を供給する。第 1の電源 25と第 1の接点 24bとの間には、 M〇S— FET等の第 1の半導体スィッチ 26が接続されている。第 1 の半導体スィッチ 26は、高速でスイッチングを行うことにより、 ON— OFF時間の比に応じた平均電圧を発生させる（降圧チヨッパ）。

[0020] 第 1の環流ダイオード 27は、ブレーキ解放コイル 12に対して並列に第 1の電源 25 に接続されている。第 1の環流ダイオード 27は、ブレーキ解放コイル 12に発生する逆起電力から回路を保護する。

[0021] 第 2のブレーキ制御部 19は、一対の第 2の接点 28a, 28bを閉成することにより第 2 の電源 29からブレーキ解放コイル 12に電力を供給する。第 2の電源 29と第 2の接点 28bとの間には、 MOS— FET等の第 2の半導体スィッチ 30と、電流制限抵抗としての抵抗器 31とが直列に接続されている。

[0022] 第 2の半導体スィッチ 30は、高速でスイッチングを行うことにより、〇N_〇FF時間の比に応じた平均電圧を発生させる（降圧チヨツバ）。また、第 2の半導体スィッチ 30 は、第 2のブレーキ制御部 19を構成する第 2のコンピュータで生成された指令信号により制御される。抵抗器 31は、第 2の半導体スィッチ 30に ON故障が発生した場合でも、ブレーキ解放コイル 12に流れる電流を制限する。

[0023] 第 2の環流ダイオード 32は、ブレーキ解放コイル 12に対して並列に第 2の電源 29 に接続されている。第 2の環流ダイオード 32は、ブレーキ解放コイル 12に発生する逆起電力から回路を保護する。

[0024] ブレーキ解放コイル 12には、ダイオード 33及び抵抗器 34を直列に接続した回路が並列に接続されている。ダイオード 33及び抵抗器 34からなる回路は、第 1の接点 24 a， 24b又は第 2の接点 28a, 28bの開放時にブレーキ解放コイル 12に発生する逆起電力を速やかに消費する。

[0025] 図 3は図 2の第 2の接点 28a, 28bを駆動するための回路を示す回路図である。第 2 の接点 28a, 28bは、接点駆動コイル 35を励磁することにより閉成され、接点駆動コィル 35への通電を遮断することにより開放される。接点駆動コイル 35には、上部終端検知スィッチ 21、下部終端検知スィッチ 22及びブレーキ制御スィッチ 36が直列に接続されている。

[0026] 終端検知スィッチ 21 , 22は、力ご 1が昇降路の上端又は下端から所定の距離以内に位置する場合に開放され、接点駆動コイル 35への通電を遮断する。従って、力ご 1が昇降路の上端又は下端力所定の距離以内に位置する場合には、第 2の接点 2 8a, 28bは開放され、第 2のブレーキ制御部 19による制動力の制御は無効となる。ブレーキ制御スィッチ 36は、第 2のブレーキ制御部 19を構成する第 2のコンピュータで生成された駆動指令に応じて閉成 '開放される。

[0027] ここで、第 2のブレーキ制御部 19は、力、ご速度検出器 20からの信号に基づいてかご 1の速度を監視する。そして、第 2のブレーキ制御部 19は、かご 1の速度が第 1の閾値 VH以上になると、第 2の接点 28a, 28bを閉成する。また、第 2のブレーキ制御部 19は、第 2の接点 28a， 28bが閉成した状態のときにかご 1の速度が第 2の閾値 V L (VH >VL)になると、第 2の接点 28a, 28bを開放する。

[0028] また、第 2のブレーキ制御部 19は、力、ご速度検出器 20からの信号に基づいてかご

1の減速度を監視する。そして、第 2のブレーキ制御部 19は、第 2の接点 28a， 28b が閉成されているときにかご 1の減速度が所定値以上になると、第 2の半導体スイツチ 30を ONにしてブレーキ解放コイル 12を付勢する。即ち、第 2のブレーキ制御部 1 9は、第 2の接点 28a, 28bが閉成されているときにかご 1の加速度が所定値 a L以下になると、第 2の半導体スィッチ 30を〇Nにする。

[0029] さらに、第 2のブレーキ制御部 19は、力、ご 1の減速度が所定値以上となり、第 2の半導体スィッチ 30を〇Nにすると、タイマ回路による時間の計測を開始する。そして、タイマ回路による計測を開始してから所定時間 Tmが経過すると、第 2のブレーキ制御部 19は、第 2の接点 28a， 28bを開放してブレーキ解放コイル 12を消勢する。

[0030] 次に、動作について説明する。図 4は図 1の第 2のブレーキ制御部 19の動作を示すフローチャートである。第 2のブレーキ制御部 19は、図 4に示す動作を所定の周期で繰り返し実行する。この周期は、力ご1を非常停止させるために要する時間よりも十分に短い時間である。

[0031] 第 2のブレーキ制御部 19は、力ご速度の絶対値が第 2の閾値 VL以下であるかどうかを判定する（ステップ Sl)。力ご速度の絶対値が第 2の閾値 VL以下であった場合、タイマをリセットし (ステップ S2)、第 2の接点 28a, 28bを OFFにし (ステップ S3)、第 2の半導体スィッチ 30を OFFにして（ステップ S4)、その回の処理を終了する。

[0032] 力ご速度の絶対値が第 2の閾値 VLよりも大きい場合、第 2のブレーキ制御部 19は、タイマによる計測時間が所定時間 Tmに達してタイムアップしたかどうかを判定する (ステップ S5)。タイムアップした場合には、第 2の接点 28a, 28bを OFFにし (ステツプ S3)、第 2の半導体スィッチ 30を OFFにして（ステップ S4)、その回の処理を終了する。

[0033] 力、ご速度の絶対値が第 2の閾値 VLよりも大きぐタイマがタイムアップしていない場合、第 2のブレーキ制御部 19は、力 ^速度の絶対値が第 1の閾値 VHから第 3の閾値 Vmaxまでの範囲内にあるかどうかを判定する（ステップ S6)。かご速度の絶対値が上記の範囲外であれば、第 2の半導体スィッチ 30を OFFにして（ステップ S4)、その回の処理を終了する。

[0034] 力、ご速度の絶対値が第 2の閾値 VLよりも大きぐタイマがタイムアップしておらず、力、ご速度の絶対値が第 1の閾値 VHから第 3の閾値 Vmaxまでの範囲内であれば、第 2のブレーキ制御部 19は、第 2の接点 28a, 28bを ONにし (ステップ S 7)、かご 1の加速度が所定値 ct L以下であるかどうかを判定する（ステップ S8)。

[0035] 加速度が所定値 a Lよりも大きければ、第 2の半導体スィッチ 30を OFFにして (ステップ S4)、その回の処理を終了する。また、加速度が所定値ひ L以下であれば、第 2 の半導体スィッチ 30を ONにし（ステップ S 9)、タイマをスタートして（ステップ S 10)、その回の処理を終了する。

[0036] 図 5は図 1のエレベータ装置が通常運転した場合におけるかご速度、かご加速度、第 1及び第 2の接点 24a, 24b, 28a, 28bの開閉状態、及び第 2の半導体スィッチ 3

0の開閉状態の関係を示すタイミングチャートである。

[0037] 時刻 tOにおいて、かご 1が走行開始する直前に第 1の接点 24a, 24bが ONにされ

、ブレーキ解放コイル 12に電力が供給されることによって、ブレーキ装置 9の制動力が解除される。

[0038] 時刻 tlにおいて、かご 1の速度が第 1の閾値 VHに達すると、第 2の接点 28a, 28b 力 SONにされ、第 2のブレーキ制御部 19が有効化される。しかし、通常運転では、力ご 1の加速度が所定値 a Lよりも大きいため、第 2の半導体スィッチ 30は OFFのままであり、第 2のブレーキ制御部 19からブレーキ解放コイル 12に電力は供給されなレ、。

[0039] 時刻 t2において、かご 1の速度が第 2の閾値 VLまで下がると、第 2の接点 28a, 28 b力 SOFFにされ、第 2のブレーキ制御部 19が無効化される。そして、かご 1停止後の時刻 t3において、第 1の接点 24a, 24bが OFFにされ、ブレーキ装置 9の制動力がブレーキ車 8に加えられる。

[0040] 図 6は図 1のエレベータ装置の運転中に非常停止指令が発生した場合におけるかご速度、かご加速度、第 1及び第 2の接点 24a， 24b, 28a, 28bの開閉状態、及び第 2の半導体スィッチ 30の開閉状態の関係を示すタイミングチャートである。

[0041] 時刻 t4において、非常停止指令が発生すると、第 1の接点 24a, 24bが OFFにされ、ブレーキ解放コイル 12への電力供給及びモータ 6への電力供給が断たれる。これにより、力、ご 1は減速を開始する。

[0042] 時刻 t5において、力 ' 1の加速度が所定値ひ L以下になると、第 2の半導体スイツチ 30が〇Nにされ、ブレーキ解放コイル 12に電力が供給される。これにより、ブレーキ装置 9の制動力が解除され、力ご 1の加速度が大きくなる。そして、力 1の加速度が所定値 a Lを超えると、第 2の半導体スィッチ 30が OFFにされ、ブレーキ装置 9の制動力がブレーキ車 8に加えられる。このような第 2の半導体スィッチ 30のスィッチング動作を高速で繰り返すことにより、力ご1の加速度は所定値ひ Lにほぼ保たれる。

[0043] 時刻 t6において、かご 1の速度が第 2の閾値 VL以下になると、第 2の接点 28a， 28 b力 SOFFにされ、第 2のブレーキ制御部 19が無効化される。そして、時刻 t7において、力、ご 1が停止される。

[0044] 上記のようなエレベータ装置では、非常制動時の減速度を制御する第 2のブレーキ制御部 19が、第 1のブレーキ制御部 18とは独立してブレーキ装置 9を制御するので、非常制動時の減速度を抑制しつつ、非常制動の動作をより確実かつ速やかに開始させることができる。

また、第 2のブレーキ制御部 19は、力、ご 1が終端階付近に到達すると無効化されるので、終端階付近では、より確実にかご 1を停止させることができる。

さらに、第 2のブレーキ制御部 19は、力ご 1の減速度が所定値以上になつてから所定時間経過すると無効化されるので、減速度制御を所定時間内に制限することができ、より確実にかご 1を停止させることができる。

[0045] 実施の形態 2.

次に、図 7はこの発明の実施の形態 2によるエレベータ装置のブレーキ装置 9を制御するための制御回路を示す回路図である。図において、第 2のブレーキ制御部 19 は、一対の第 2の接点 28a, 28bと一対の第 3の接点 37a, 37bとを閉成することにより第 2の電源 29からブレーキ解放コイル 12に電力を供給する。

[0046] 図 8は図 7の第 2及び第 3の接点 28a, 28b, 37a, 37bを駆動するための回路を示す回路図である。第 3の接点 37a, 37bは、接点駆動コイル 38を励磁することにより閉成され、接点駆動コイル 38への通電を遮断することにより開放される。接点駆動コィノレ 38には、上部終端検知スィッチ 21、下部終端検知スィッチ 22及びブレーキ制御スィッチ 39が直列に接続されている。この第 3の接点 37a, 37bを駆動するための回路は、第 2の接点 28a， 28bを駆動するための回路に対して並列に接続されている [0047] 第 2のブレーキ制御部 19を構成する第 2のコンピュータは、第 1の減速度監視部である第 1の演算処理部（第 1の CPU) 41と、第 2の減速度監視部である第 2の演算処理部（第 2の CPU) 42とを有している。第 1及び第 2の演算処理部 41 , 42は、それぞれ独立してかご減速度を演算し監視する。第 2の接点 28a, 28bを駆動するためのブレーキ制御スィッチ 36は、第 1の演算処理部 41で生成された駆動指令に応じて閉成 '開放される。第 3の接点 37a， 37bを駆動するためのブレーキ制御スィッチ 39は、第 2の演算処理部 42で生成された駆動指令に応じて閉成 ·開放される。他の構成は、実施の形態 1と同様である。

[0048] このようなエレベータ装置では、第 1及び第 2の演算処理部 41， 42の両方からの駆動指令により第 2及び第 3の接点 28a, 28b, 37a, 37bの全てが閉成されないと、第 2のブレーキ制御部 19が有効化されないので、第 1及び第 2の演算処理部 41 , 42の異常により第 2のブレーキ制御部 19が誤動作するのを防止し、信頼性を向上させること力 Sできる。

[0049] なお、上記の例では、力ご速度検出器 20からの信号に基づいてかご加速度を求めたが、例えば卷上機に設けた回転検出器、又はかごに設けた加速度センサ等からの出力に基づレ、てかご加速度を求めてもょレ、。

また、上記の例では、第 2の接点 28a, 28bを駆動するための駆動指令をコンビュータで生成したが、アナログ信号を処理する電気回路によって駆動指令を生成してあよい。

さらに、上記の例では、終端検知スィッチ 21， 22からの信号により、かご 1が終端階付近に位置することを検出したが、例えば調速機に設けたかご速度検出器、又は卷上機に設けた回転検出器等からの信号に基づいて求めた力 ^位置情報により検出してもよい。

さらにまた、上記の例では、ブレーキ装置 9を卷上機 4に設けたが、他の位置に設けてもよレ、。即ち、ブレーキ装置は、例えばかごに搭載されたかごブレーキや、主索を掴んでかごを制動するロープブレーキ等であってもよい。

また、それぞれ独立して制動.解放動作する複数のブレーキシュ一を有するブレーキ装置を用いてもよい。

Claims

請求の範囲

[1] かご、

上記かごの走行を停止させるブレーキ装置、及び

上記ブレーキ装置を制御するブレーキ制御装置

を備え、

上記ブレーキ制御装置は、異常検出時に上記ブレーキ装置を動作させ上記力ごを非常停止させる第 1のブレーキ制御部と、上記第 1のブレーキ制御部の非常制動動作時に上記力ごの減速度が所定値以上になると、上記ブレーキ装置の制動力を低減させる第 2のブレーキ制御部とを有し、

上記第 2のブレーキ制御部は、上記第 1のブレーキ制御部とは独立して上記ブレーキ装置を制御するエレベータ装置。

[2] 上記力ごの速度が第 1の閾値以上になると上記第 2のブレーキ制御部が有効化され、

上記第 2のブレーキ制御部が有効であるときに、上記力ごの速度が上記第 1の閾値よりも小さい第 2の閾値になると、上記第 2のブレーキ制御部が無効化される請求項 1 記載のエレベータ装置。

[3] 上記第 2のブレーキ制御部は、上記かごが終端階付近に到達すると無効化される請求項 1記載のエレベータ装置。

[4] 上記第 2のブレーキ制御部は、上記第 1のブレーキ制御部の非常制動動作時に上記かごの減速度が所定値以上になつてから所定時間経過すると無効化される請求項 1記載のエレベータ装置。

[5] 上記第 2のブレーキ制御部は、上記かごの減速度をそれぞれ独立して監視する第

1及び第 2の減速度監視部を有し、上記第 1及び第 2の減速度監視部の両方で検出された減速度が所定値以上となったときのみ、上記ブレーキ装置の制動力を低減させる請求項 1記載のエレベータ装置。

[6] 上記ブレーキ装置は、制動力を解除するための電磁力を発生するブレーキ解放コイノレを有し、

上記第 2のブレーキ制御部は、上記ブレーキ解放コイルに直列に接続され、上記ブレーキ解放コイルに流れる電流の大きさを制限するための電流制限抵抗を有している請求項 1記載のエレベータ装置。