WO2007040193A1 - ハイブリッド集積回路装置とその製造方法 - Google Patents

ハイブリッド集積回路装置とその製造方法 Download PDF

Info

Publication number
WO2007040193A1
WO2007040193A1 PCT/JP2006/319672 JP2006319672W WO2007040193A1 WO 2007040193 A1 WO2007040193 A1 WO 2007040193A1 JP 2006319672 W JP2006319672 W JP 2006319672W WO 2007040193 A1 WO2007040193 A1 WO 2007040193A1
Authority
WO
WIPO (PCT)
Prior art keywords
insulating substrate
leg
circuit device
integrated circuit
substrate
Prior art date
Application number
PCT/JP2006/319672
Other languages
English (en)
French (fr)
Inventor
Seitaro Mizuhara
Naoya Tanaka
Original Assignee
Rohm Co., Ltd.
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Rohm Co., Ltd. filed Critical Rohm Co., Ltd.
Priority to US12/083,039 priority Critical patent/US7733668B2/en
Publication of WO2007040193A1 publication Critical patent/WO2007040193A1/ja

Links

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/14—Structural association of two or more printed circuits
    • H05K1/141—One or more single auxiliary printed circuits mounted on a main printed circuit, e.g. modules, adapters
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49805—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers the leads being also applied on the sidewalls or the bottom of the substrate, e.g. leadless packages for surface mounting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/36—Assembling printed circuits with other printed circuits
    • H05K3/368—Assembling printed circuits with other printed circuits parallel to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/14—Structural association of two or more printed circuits
    • H05K1/145—Arrangements wherein electric components are disposed between and simultaneously connected to two planar printed circuit boards, e.g. Cordwood modules
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09145—Edge details
    • H05K2201/09181—Notches in edge pads
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10227—Other objects, e.g. metallic pieces
    • H05K2201/10378—Interposers
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/20—Details of printed circuits not provided for in H05K2201/01 - H05K2201/10
    • H05K2201/2018—Presence of a frame in a printed circuit or printed circuit assembly
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0011—Working of insulating substrates or insulating layers
    • H05K3/0044—Mechanical working of the substrate, e.g. drilling or punching
    • H05K3/0052—Depaneling, i.e. dividing a panel into circuit boards; Working of the edges of circuit boards
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/341—Surface mounted components
    • H05K3/3431—Leadless components
    • H05K3/3442—Leadless components having edge contacts, e.g. leadless chip capacitors, chip carriers
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/403—Edge contacts; Windows or holes in the substrate having plural connections on the walls thereof
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/4913—Assembling to base an electrical component, e.g., capacitor, etc.

Definitions

  • the present invention relates to a hybrid integrated circuit device in which an electronic component is mounted on one or both of upper and lower surfaces of an insulating substrate, and a method for manufacturing the same.
  • Each clip terminal has a clip formed by bending at one end of a wire.
  • Clip terminals are attached to both ends of the insulating substrate, and a plurality of electrodes connected with wiring patterns for electrically connecting each clip terminal to an electronic component mounted on the insulating substrate are arranged at a predetermined pitch. Is formed.
  • Each clip terminal is fixed to the insulating substrate by sandwiching the end of the insulating substrate with a clip at one end and soldering the clip.
  • Patent Document 1 instead of a clip terminal, a corner is formed on one surface (hereinafter referred to as a “lower surface”) of both end portions (end portions where clip terminal mounting regions are formed) instead of clip terminals.
  • a corner is formed on one surface (hereinafter referred to as a “lower surface”) of both end portions (end portions where clip terminal mounting regions are formed) instead of clip terminals.
  • FIG. 13 to FIG. 15 show terminal structures of the hybrid integrated circuit device described in Patent Document 1.
  • a plurality of electronic components 13 are mounted on both surfaces of the insulating substrate 11.
  • a wiring pattern 14 (see FIG. 15) for each electronic component 13 is formed at both ends of the lower surface of the insulating substrate 11.
  • the wiring patterns 14 are provided at intervals of a pitch P along the side surface 11a of the insulating substrate 11.
  • legs 12 made of a rod-shaped insulator having a rectangular cross section are attached to both ends of the bottom surface of the insulating substrate 11 1 so that the legs 12 are horizontally oriented (with the longitudinal axis parallel to the surface of the insulating substrate 11). You will be struck.
  • a plurality of grooves 15 are formed on the side surfaces facing the outside of both legs 12 (hereinafter referred to as "outer side surfaces" t ⁇ ⁇ ).
  • the grooves 15 are provided at intervals of a pitch P in the longitudinal direction of the legs 12.
  • a terminal electrode 16 is formed in the groove 15.
  • Each terminal electrode 16 is electrically connected to a wiring pattern 14 formed on the lower surface of the insulating substrate 11.
  • the hybrid integrated circuit device is mounted on another circuit board by soldering each terminal electrode 16 to a wiring pattern formed on another circuit board such as a mother board.
  • the mounting area of the electronic component 13 is widened without the need to provide a soldering area for terminal connection such as a clip terminal at both ends of the upper surface of the insulating substrate 11. More electronic components 13 can be mounted.
  • Patent Document 1 also describes a method of providing a plurality of terminal electrodes 16 on the outer side surfaces of both legs 12.
  • a material substrate is prepared by arranging a plurality of insulating substrates 11 together.
  • a leg substrate having a width of two legs is fixed on the boundary line of each insulating substrate 11 on the lower surface of the material substrate by bonding.
  • a plurality of through holes are formed at intervals of pitch P on the boundary line of the leg substrate, and each through hole is formed.
  • the through hole is formed by plating the inside of the hole with a conductor.
  • step (4) when the material substrate to which the leg substrate is bonded is cut, each through hole is divided into two parts, so that the divided surface has a semicircular groove 15 Thus, the conductor plated in the groove 15 appears as the terminal electrode 16.
  • Patent Document 1 Japanese Patent Laid-Open No. 2004-172422
  • the leg body 12 since the leg body 12 is fixed to both end portions of the lower surface of the insulating substrate 11 by adhesion, the insulating substrate 11 of both leg bodies 12 is configured.
  • the bond strength to is high.
  • the plurality of terminal electrodes 16 formed on the outer side surface of each leg 11 are composed of only a conductor that covers the groove 15 formed in each leg 11, the conductor and the insulating substrate 11 are As shown in FIG. 15, the connection portion with the formed wiring pattern 14 is linear, and the connection area is extremely small. Therefore, the electrical connection between the terminal electrode 16 and the wiring pattern is uncertain. Therefore, there is a problem that the defective product is likely to be defective at the time of manufacturing because a defective connection is likely to occur at the connection portion between the terminal electrode 16 and the wiring pattern.
  • An object of the present invention is to provide a hybrid integrated circuit device that solves the above-described problems and a manufacturing method thereof.
  • an insulating substrate in which ends of a plurality of wiring patterns for external connection are formed at predetermined intervals on both ends of the lower surface of the substrate, and upper and lower surfaces of the insulating substrate.
  • an electronic component mounted on one or both of them and connected by the wiring pattern, and a pair of insulating layers disposed in both ends of the lower surface of the insulating substrate and extending in a direction along the insulating substrate surface.
  • a rod-shaped leg composed of a body, and each leg is separated at the predetermined interval.
  • a hybrid integrated circuit device including a plurality of terminal electrodes formed in a direction perpendicular to an edge substrate and connected to a wiring pattern formed at a position opposite to the lower surface of the insulating substrate, the insulation of the leg body A plurality of electrodes connected to each terminal electrode are formed on a surface fixed to the substrate, and each leg is soldered to a wiring pattern formed at a position opposite to the lower surface of the insulating substrate.
  • a hybrid integrated circuit device is provided, which is adhered to the insulating substrate by being adhered with a conductive paste.
  • the plurality of terminal electrodes are provided with a plurality of grooves at predetermined intervals on at least the outer side surface of the leg, and each groove Is formed inside.
  • an electrode is formed in each groove, and the plurality of electrode films connect the electrodes in the groove on the outer side surface and the electrodes in the groove on the inner side surface that correspond to each other of the legs. Is formed.
  • a first step of mounting electronic components on both, and a plurality of terminal electrodes are formed at the predetermined intervals in the longitudinal direction of the leg body on the side surface of the rod-shaped leg body having an insulating force, and the leg A second step of forming a plurality of electrodes connected to each terminal electrode on a surface fixed to the insulating substrate of a body, and each electrode formed on the leg at a position opposite to the lower surface of the insulating substrate.
  • the third step prepares a material substrate formed by arranging and integrating a plurality of the legs. A plurality of penetrations along a boundary line of each leg of the material substrate; Through holes are formed at the predetermined intervals and electrodes are formed in the respective through holes to generate through holes to be terminal electrodes and aligned in a direction perpendicular to the boundary line! /
  • the method includes a step of forming an electrode so that a plurality of through holes are connected to each other, and a step of cutting the material substrate for each leg along the boundary line.
  • FIG. 1 is a perspective view showing a hybrid integrated circuit device according to an embodiment of the present invention.
  • FIG. 2 is a side view of FIG.
  • FIG. 3 is an enlarged sectional view taken along line III-III in FIG.
  • FIG. 4 is an enlarged sectional view taken along line IV-IV in FIG.
  • FIG. 5 is a perspective view showing a material substrate for manufacturing a leg used in the present invention.
  • FIG. 6 is an enlarged sectional view taken along line VI-VI in FIG.
  • FIG. 7 is a perspective view showing a state where electrodes are formed on a material substrate.
  • FIG. 9 is a perspective view showing a state in which legs are generated by dividing a material substrate.
  • FIG. 10 is a perspective view showing a state where the legs are supplied to the insulating substrate.
  • FIG. 11 is a perspective view showing a state in which a leg is soldered to an insulating substrate.
  • FIG. 12 is an enlarged sectional view taken along line XII-XII in FIG.
  • FIG. 13 is a perspective view showing a hybrid integrated circuit device according to the invention described in Patent Document 1.
  • FIG. 14 is an enlarged sectional view taken along line XV—XV in FIG.
  • FIG. 15 is a cross-sectional view of the principal part showing the electrical connection between the terminal electrode of the leg part and the wiring pattern in FIG.
  • 1 to 4 show a hybrid integrated circuit device according to an embodiment of the present invention.
  • the surface of the insulating substrate 1 on which the legs 2 are disposed is referred to as The “surface” is the “upper surface”. Further, the surface of the leg 2 that is disposed on the insulating substrate 1 is the “upper surface”, the opposite surface is the “lower surface”, and the surface that is perpendicular to the upper and lower surfaces and that faces the other leg 2 and The opposite surface is referred to as “left and right side surfaces”.
  • a plurality of electronic components 3 are mounted on the upper and lower surfaces of the insulating substrate 1.
  • a wiring pattern 4 (see FIG. 3) for each electronic component 3 is formed at both ends of the lower surface of the insulating substrate 1.
  • the wiring patterns 4 are provided at intervals of the pitch P along the side surface la of the insulating substrate 1.
  • a leg 2 having a rectangular insulating rod-like cross section is attached to both ends of the lower surface of the insulating substrate 1 in a horizontal direction (with the longitudinal axis parallel to the surface of the insulating substrate 1).
  • the leg 2 is made of an insulator such as a heat-resistant synthetic resin.
  • a plurality of grooves 5 having a semicircular cross section extending in the vertical direction are formed on the left and right side surfaces of the leg 2.
  • Each groove 5 is provided at a pitch P, and a terminal electrode 6 is formed in each groove 5.
  • an upper surface electrode film 7 is formed between the two opposing grooves 5 on the upper surface of each leg 2 so as to be connected to the terminal electrodes 6 on the left and right side surfaces.
  • a lower electrode film 8 is formed between the two opposing grooves 5 on the lower surface of each leg 2 so as to be connected to the terminal electrodes 6 on the left and right side surfaces.
  • Each leg 2 is disposed at both ends of the lower surface of the insulating substrate 1, and the terminal electrode 6 is soldered to each wiring pattern 4 formed on the lower surface of the insulating substrate 1. It is fixed to the insulating substrate 1 by being glued or using a conductive paste.
  • each terminal electrode 6 is formed in the groove 5 provided on the side surface of the leg 2, so that molten solder or conductive paste is raised in the groove 5 and bonded to the insulating substrate 1. It will be done. Therefore, both the fixing strength of the leg 2 to the insulating substrate 1 and the electrical connection strength of each terminal electrode 6 formed on the leg 2 to each wiring pattern 4 are improved. As a result, each leg 2 is firmly fixed to the insulating substrate 1, while the terminal electrode 6 formed on each leg 2 and the wiring pattern 4 formed on the insulating substrate 1 are electrically connected. It will be securely and firmly connected.
  • each terminal electrode 6 is more reliably electrically connected to each wiring pattern 4.
  • the hybrid integrated circuit device having the above-described configuration is soldered to another circuit board such as a mother boat. In this case, the reliability and strength of the solder mounting can be improved.
  • the hybrid integrated circuit device having the above-described configuration is manufactured through the steps described below.
  • the insulating substrate 1 is prepared, and the electronic component 3 is mounted thereon.
  • a material substrate A is prepared, which is formed by arranging a plurality of legs 2 and integrating them.
  • a plurality of through holes for forming the grooves 5 are formed at intervals of the pitch P along the boundary line A1 of the legs 2 of the material substrate A.
  • through holes A 2 are generated by forming electrodes (corresponding to the terminal electrodes 6) on the inner surfaces of the respective through holes in the material substrate A.
  • the upper electrode film 7 is formed on the upper surface of the material substrate A so as to connect each through hole A2 in the direction orthogonal to the boundary line A1, and each of the upper surfaces of the material substrate A in the direction orthogonal to the boundary line A1.
  • a bottom electrode film 8 is formed so as to connect the through hole A2.
  • the terminal electrode 6 on the inner surface of each through hole A2 and the electrode films 7 and 8 on the upper and lower surfaces are formed by an appropriate method such as electroless plating.
  • the material substrate A is divided into leg bodies 2 as shown in FIG. 9, by cutting along the boundary lines A 1 by dicing or the like. Then, as shown in FIG. 10, this leg 2 is supplied to the lower surface of the insulating substrate 1, and as shown in FIG. 11 and FIG. By soldering to the wiring pattern 4, the molten solder 9 rises in the grooves 5 on the left and right side surfaces of the leg 2.
  • the hybrid integrated circuit device having the configuration shown in FIGS. 1 to 4 is manufactured through the above steps.
  • a plurality of legs 2 provided with a plurality of grooves 5 on the left and right side surfaces can be easily manufactured simultaneously, so that the hybrid integrated circuit device of the present invention can be manufactured at a low manufacturing cost. can do.

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Combinations Of Printed Boards (AREA)
  • Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)

Abstract

　本発明のハイブリッド集積回路装置は、基板下面の両端部に複数の配線パターンの端部が所定の間隔（Ｐ）で形成された絶縁基板（１）と、この絶縁基板（１）の両面にマウントされ、配線パターンによって接続される電子部品（３）と、絶縁基板（１）の下面の両端部に配設された、当該絶縁基板面に沿う方向に延びる一対の絶縁体からなる棒状の脚体（２）と、各脚体（２）に所定の間隔（Ｐ）で絶縁基板（１）に対して垂直方向に形成され、絶縁基板（１）の下面の対向位置に形成された配線パターンにそれぞれ接続された複数の端子電極（５）とで構成されている。脚体（２）の絶縁基板に固着される面には各端子電極（５）に接続された複数の電極が形成されている。脚体は、各電極が絶縁基板（１）の下面の対向位置に形成された配線パターンにそれぞれ半田付けされるか、或いは、導電性ペーストにて接着されることによって、絶縁基板（１）に固着される。

Description

明 細 書
ノ、イブリツド集積回路装置とその製造方法
技術分野
[0001] 本発明は、絶縁基板における上下両面のうちいずれか一方又は両方に電子部品 をマウントして成るハイブリッド集積回路装置と、その製造方法とに関するものである。 背景技術
[0002] 従来、絶縁基板における上下両面のうちいずれか一方又は両方に電子部品をマウ ントして成るハイブリッド集積回路装置をマザ一ボード等の他の回路基板に取り付け る構成として、絶縁基板の両端部にそれぞれ複数本のクリップ端子を所定のピッチで 配列するとともに、半田付けにより固着し、これらのクリップ端子を介してマザ一ボード などに取り付ける構成が知られている。
[0003] 各クリップ端子は、線材の一方端部に折り曲げ加工によりクリップを形成したもので ある。絶縁基板の両端部にはクリップ端子を取り付けるとともに、各クリップ端子を絶 縁基板にマウントされた電子部品に電気的に接続するための配線パターンが接続さ れた複数の電極が所定のピッチで配列して形成されている。各クリップ端子は、一方 端部のクリップで絶縁基板の端部を挟み込んだ後、当該クリップを半田付けして絶縁 基板に固着されている。
[0004] 近年、ハイブリッド集積回路装置にマウントされる電子部品の数は増加している。一 方、ノ、イブリツド集積回路装置の小型化も要請されている。上記のハイブリッド集積回 路装置は、絶縁基板の両端部にクリップ端子を半田付けするための領域が必要とさ れ、その分電子部品のマウント用領域が狭くなるので、上記のハイブリッド集積回路 装置に対する要望に応えることは困難である。このため、従来、絶縁基板を大きくす ること無ぐし力もマウントされる電子部品の数を増加させることのできるハイブリッド集 積回路装置の端子構造が提案されて!ヽる。
[0005] 例えば、特許文献 1には、クリップ端子に代えて、絶縁基板の両端部 (クリップ端子 の取り付け領域が形成される端部）の一方面 (以下、「下面」という。）に、角柱状の絶 縁体を横向きにして接着し、その絶縁体の外側の面に複数のクリップ端子に相当す る端子電極を形成した端子構造とすることにより、絶縁基板の他方面 (以下、「上面」 という。 )における電子部品のマウント用領域を拡大する方法が提案されている。
[0006] 図 13〜図 15は、特許文献 1に記載のハイブリッド集積回路装置の端子構造を示す である。
[0007] このハイブリッド集積回路装置において、絶縁基板 11の両面には、複数個の電子 部品 13がマウントされている。絶縁基板 11における下面の両端部には、各電子部品 13に対する配線パターン 14 (図 15参照）が形成されている。各配線パターン 14は、 絶縁基板 11の側面 11aに沿ってピッチ Pの間隔で設けられている。また、絶縁基板 1 1における下面の両端部には、断面矩形の棒状の絶縁体からなる脚体 12が横向き にして (長手方向の軸が絶縁基板 11の面と平行になるようにして）取り付けられて ヽ る。
[0008] 両脚体 12の外側に面した側面（以下、「外側側面」 t ヽぅ。）には、それぞれ複数の 溝 15が形成されている。各溝 15は、当該脚体 12の長手方向にピッチ Pの間隔で設 けられている。この溝 15内には、端子電極 16が形成されている。各端子電極 16は、 絶縁基板 11の下面に形成された配線パターン 14に電気的に接続されている。ノ、ィ ブリツド集積回路装置は、各端子電極 16をマザ一ボード等の他の回路基板に形成さ れた配線パターンにそれぞれ半田付けすることにより当該他の回路基板にマウントさ れる。
[0009] このハイブリッド集積回路装置は、絶縁基板 11における上面の両端部に、クリップ 端子のような端子接続用の半田付け領域を設ける必要が無ぐ電子部品 13のマウン ト用領域を広くすることができ、より多くの電子部品 13をマウントすることができる。
[0010] また、特許文献 1には、両脚体 12の外側側面に複数個の端子電極 16を設ける方 法にっ 、ても記載されて 、る。
[0011] その方法の手順は、
(1)複数個の絶縁基板 11を並べて一体ィ匕して成る素材基板を用意する。
(2)この素材基板における下面の各絶縁基板 11の境界線上に脚体 2個分の広さを 有する脚体用基板を接着により固着する。
(3)この脚体用基板の境界線上にピッチ Pの間隔で複数の貫通孔を穿設し、各貫通 孔内を導体でメツキ処理してスルーホールを形成する。このとき、絶縁基板 11のスル 一ホール形成位置には配線パターン 14が形成されているので、各スルーホールと配 線パターン 14が電気的に接続される。
(4)境界線に沿って脚体用基板が接着された素材基板を切断する。
である。
[0012] 手順 (4)にお ヽて、脚体用基板が接着された素材基板が切断されると、各スルーホ ールは二分されるから、その分割された面は半円状の溝 15となり、その溝 15にメツキ された導体が端子電極 16として出現する。
特許文献 1：特開 2004— 172422号公報
発明の開示
発明が解決しょうとする課題
[0013] 特許文献 1に記載のノ、イブリツド集積回路装置においては、絶縁基板 11の下面に おける両端部に脚体 12を接着により固着するという構成であるから、両脚体 12の絶 縁基板 11に対する固着強度は高い。し力しながら、各脚体 11の外側側面に形成さ れる複数の端子電極 16は各脚体 11に形成された溝 15をメツキする導体だけで構成 されるから、この導体と絶縁基板 11に形成された配線パターン 14との接続部分は、 図 15に示されるように、線状となり、接続面積が極めて小さいから、端子電極 16と配 線パターンの電気的な接続が不確実である。従って、端子電極 16と配線パターンの 接続部分に接続不良が発生し易ぐ製造に際しての不良品の発生率が高くなるとい う問題が生じる。
[0014] 本発明は、上記の問題を解消したハイブリッド集積回路装置とその製造方法とを提 供することを技術的課題とするものである。
課題を解決するための手段
[0015] 本発明の第 1の側面によれば、基板下面の両端部に外部接続用の複数の配線パ ターンの端部が所定の間隔で形成された絶縁基板と、この絶縁基板の上下両面のう ち 、ずれか一方又は両方にマウントされ、前記配線パターンによって接続される電子 部品と、前記絶縁基板の下面の両端部に配設された、当該絶縁基板面に沿う方向 に延びる一対の絶縁体からなる棒状の脚体と、各脚体に前記所定の間隔で前記絶 縁基板に対して垂直方向に形成され、前記絶縁基板の下面の対向位置に形成され た配線パターンにそれぞれ接続された複数の端子電極とから成るハイブリッド集積回 路装置において、前記脚体の前記絶縁基板に固着される面に各端子電極に接続さ れた複数の電極が形成され、前記脚体は、各電極が前記絶縁基板の下面の対向位 置に形成された配線パターンにそれぞれ半田付けされるか、或いは、導電性ペース トにて接着されることによって、前記絶縁基板に固着されていることを特徴とするハイ ブリツド集積回路装置が提供される。
[0016] 好ましい実施の形態によれば、請求項 1に記載のハイブリッド集積回路装置におい て、複数の端子電極は、少なくとも前記脚体の外側側面に所定の間隔で複数の溝を 設け、各溝内に形成されている。
[0017] 他の好ましい実施の形態によれば、請求項 2に記載のハイブリッド集積回路装置に おいて、前記脚体の内側側面に外側側面に形成された各溝に対応して複数の溝が 形成されるとともに、各溝内に電極が形成され、前記複数の電極膜は、前記脚体の 対応関係にある外側側面の溝内の電極と内側側面の溝内の電極とをそれぞれ接続 するように形成されている。
[0018] 本発明の第 2の側面によれば、基板下面の両端部に外部接続用の複数の配線パ ターンの端部が所定の間隔で形成された絶縁基板の上下両面のうちいずれか一方 又は両方に電子部品をマウントする第 1の工程と、絶縁体力 なる棒状の脚体の側 面に複数個の端子電極を当該脚体の長手方向に前記所定の間隔で形成するととも に、前記脚体の前記絶縁基板に固着される面に各端子電極に接続された複数の電 極を形成する第 2の工程と、前記脚体に形成された各電極を前記絶縁基板の下面の 対向位置に形成された配線パターンにそれぞれ半田付けするか、或いは、導電性べ 一ストにて接着することによって、前記客体を、前記絶縁基板の下面の両端部に固 着する第 3の工程とを備えていることを特徴とするハイブリッド集積回路装置の製造 方法が提供される。
[0019] 好ましい実施の形態によれば、請求項 4に記載のハイブリッド集積回路装置の製造 方法において、前記第 3の工程は、前記脚体の複数本を並べて一体化して成る素材 基板を用意する工程と、前記素材基板の前記各脚体の境界線に沿って複数個の貫 通孔を前記所定の間隔で穿設する工程と、前記各貫通孔内に電極を形成することに より端子電極となるスルーホールを生成するとともに、前記境界線と直交する方向に 並んで!/、る複数のスルーホールを相互に接続するように電極を形成する工程と、前 記素材基板を前記境界線に沿って脚体ごとに切断する工程とから成る。
[0020] 本発明によれば、脚体と絶縁基板との固着強度を確保することができ、これにより 製造に際しての不良品の発生率を大幅に低減することができる。
図面の簡単な説明
[0021] [図 1]本発明の実施の形態によるハイブリッド集積回路装置を示す斜視図である。
[図 2]図 1の側面図である。
[図 3]図 1の III III視拡大断面図である。
[図 4]図 1の IV— IV視拡大断面図である。
[図 5]本発明に使用する脚体を製造するための素材基板を示す斜視図である。
[図 6]図 5の VI— VI視拡大断面図である。
[図 7]素材基板に電極を形成した状態を示す斜視図である。
[図 8]図 7の VIII— VIII視拡大断面図である。
[図 9]素材基板を分割して脚体を生成した状態を示す斜視図である。
[図 10]脚体を絶縁基板に供給する状態を示す斜視図である。
[図 11]脚体を絶縁基板に半田付けした状態を示す斜視図である。
[図 12]図 11の XII— XII視拡大断面図である。
[図 13]特許文献 1に記載の発明であるハイブリッド集積回路装置を示す斜視図であ る。
[図 14]図 13の XV— XV視拡大断面図である。
[図 15]図 14の脚部の端子電極と配線パターンの電気的な接続を示す要部断面図で ある。
発明を実施するための最良の形態
[0022] 以下、本発明の実施の形態を図面について説明する。
[0023] 図 1〜図 4は、本発明における実施の形態によるハイブリッド集積回路装置を示す。
[0024] このハイブリッド集積回路装置において、絶縁基板 1の脚体 2が配設される面を「下 面」、反対側の面を「上面」とする。また、脚体 2の絶縁基板 1に配設される面を「上面 」、反対側の面を「下面」、上面及び下面に直交する面のうち他の脚体 2と互いに対 面する面及びその対向面を「左右側面」とする。
[0025] 絶縁基板 1の上面及び下面には、複数個の電子部品 3がマウントされている。絶縁 基板 1における下面の両端部には、各電子部品 3に対する配線パターン 4 (図 3参照 )が形成されている。各配線パターン 4は、絶縁基板 1の側面 laに沿ってピッチ Pの 間隔で設けられている。また、絶縁基板 1における下面の両端部には、断面矩形の 棒状の絶縁体力 なる脚体 2が横向きにして (長手方向の軸が絶縁基板 1の面と平 行になるようにして）取り付けられて 、る。
[0026] 脚体 2は、耐熱合成樹脂等のような絶縁体製である。脚体 2の左右側面には、上下 方向に延びる断面半円形状の溝 5が複数個形成されている。各溝 5はピッチ Pの間 隔で設けられ、この各溝 5内には端子電極 6が形成されている。
[0027] また、各脚体 2の上面のうち対向する 2つの溝 5の間には、上面電極膜 7が、左右側 面の端子電極 6に接続するように形成されている。更にまた、各脚体 2の下面のうち 対向する 2つの溝 5の間にも、下面電極膜 8が、左右側面の端子電極 6に接続するよ うに形成されている。
[0028] そして、各脚体 2は、絶縁基板 1の下面の両端部に配設され、端子電極 6が絶縁基 板 1の下面に形成された各配線パターン 4に対して半田付けされるカゝ、或いは、導電 性ペーストを使用して接着されることにより、絶縁基板 1に固着されて 、る。
[0029] この構成により、各端子電極 6は、脚体 2の側面に設けられた溝 5内に形成されてい るので、溝 5内に溶融半田又は導電性ペーストを盛り上げて絶縁基板 1に接着される ことになる。従って、脚体 2における絶縁基板 1に対する固着強度、及び、脚体 2に形 成された各端子電極 6における各配線パターン 4に対する電気的な接続強度の両方 が向上される。この結果、各脚体 2は、絶縁基板 1に対して、強固に固着される一方、 各脚体 2に形成された端子電極 6と絶縁基板 1に形成された配線パターン 4とが電気 的に、確実且つ強固に接続されることになる。
[0030] また、各溝 5内における端子電極 6の相互間に、溶融半田又は導電性ペーストによ るブリッジが発生することを確実に防止することができる。よって、電気的接続不良が 存在するという不良品の発生率を大幅に低減することができる。
[0031] 特に、各脚体 2の絶縁基板 1に対する半田付けに際して、脚体 2の左右側面におけ る溝 5内に溶融半田 9が盛り上がり（図 3参照）、この両側における溶融半田 9の盛り 上がりが脚体 2の、図 3における左右方向へのずれ動きを阻止する。この溶融半田 9 の盛り上がりが脚体 2を所定の位置に保持する、いわゆるセルファライメントの作用を 成すので、脚体 2を絶縁基板 1の側面 laと平行又は略平行に固着することが、正確 に且つ容易にできる。
[0032] また、各脚体 2の上面に上面電極膜 7が形成されていることにより、半田付けの面積 、又は、導電性ペーストによる接着の面積が増大される。よって、各端子電極 6は、各 配線パターン 4に対してより確実に電気的接続がなされる。
[0033] なお、各脚体 2の下面に下面電極膜 8が形成されていることにより、前記した構成の ハイブリッド集積回路装置を、マザ一ボート等の他の回路基板に対して半田付け実 装する場合に、その半田付け実装の確実性及び強度を向上することができる。
[0034] 前記した構成のハイブリッド集積回路装置は、以下に述べる工程を経て製造される
[0035] まず、絶縁基板 1を用意して、これに電子部品 3をマウントする。
[0036] 一方、図 5及び図 6に示すように、複数個の脚体 2を並べて一体化して成る素材基 板 Aを用意する。この素材基板 Aの各脚体 2の境界線 A1に沿って、溝 5を形成する ための複数の貫通孔をピッチ Pの間隔で穿設する。
[0037] 次に、図 7及び図 8に示すように、素材基板 Aにおける各貫通孔の内面に電極 (端 子電極 6に相当）を形成することによりスルーホール A2を生成する。一方、素材基板 Aにおける上面に、境界線 A1と直交する方向に各スルーホール A2を繋ぐように上 面電極膜 7を形成し、素材基板 Aにおける下面に、境界線 A1と直交する方向に各ス ルーホール A2を繋ぐように下面電極膜 8を形成する。なお、各スルーホール A2の内 面における端子電極 6、及び上下面における電極膜 7、 8の形成は、無電解メツキ処 理等の適宜方法によって行う。
[0038] 次に、素材基板 Aを、各境界線 A1に沿ってダイシング等にて切断することにより、 図 9に示すように、各脚体 2に分割する。 [0039] そして、図 10に示すように、この脚体 2を絶縁基板 1の下面に対して供給し、図 11 及び図 12に示すように、脚体 2の各電極膜 8を対応する各配線パターン 4と半田付け することで、脚体 2における左右側面の各溝 5内には、溶融半田 9が盛り上がることに なる。
[0040] 以上の工程により、図 1〜図 4に示す構成のハイブリッド集積回路装置は製造され る。
[0041] 上記製造方法により、左右側面に複数の溝 5が設けられた脚体 2を、複数個同時に 容易に製造することができるので、本願発明のハイブリッド集積回路装置を低い製造 コストにて製造することができる。

Claims

請求の範囲
[1] 基板下面の両端部に外部接続用の複数の配線パターンの端部が所定の間隔で形 成された絶縁基板と、この絶縁基板の上下両面のうちいずれか一方又は両方にマウ ントされ、前記配線パターンによって接続される電子部品と、前記絶縁基板の下面の 両端部に配設された、当該絶縁基板面に沿う方向に延びる一対の絶縁体カゝらなる棒 状の脚体と、各脚体に前記所定の間隔で前記絶縁基板に対して垂直方向に形成さ れ、前記絶縁基板の下面の対向位置に形成された配線パターンにそれぞれ接続さ れた複数の端子電極とから成るハイブリッド集積回路装置において、
前記脚体の前記絶縁基板に固着される面に各端子電極に接続された複数の電極 が形成され、
前記脚体は、各電極が前記絶縁基板の下面の対向位置に形成された配線パター ンにそれぞれ半田付けされる力、或いは、導電性ペーストにて接着されることによつ て、前記絶縁基板に固着されていることを特徴とするハイブリッド集積回路装置。
[2] 請求項 1に記載のハイブリッド集積回路装置にぉ 、て、
複数の端子電極は、少なくとも前記脚体の外側側面に所定の間隔で複数の溝を設 け、各溝内に形成されていることを特徴とするハイブリッド集積回路装置。
[3] 前記請求項 2に記載のハイブリッド集積回路装置において、
前記脚体の内側側面に外側側面に形成された各溝に対応して複数の溝が形成さ れるとともに、各溝内に電極が形成され、
前記複数の電極膜は、前記脚体の対応関係にある外側側面の溝内の電極と内側 側面の溝内の電極とをそれぞれ接続するように形成されて ヽることを特徴とするハイ ブリツド集積回路装置。
[4] 基板下面の両端部に外部接続用の複数の配線パターンの端部が所定の間隔で形 成された絶縁基板の上下両面のうちいずれか一方又は両方に電子部品をマウントす る第 1の工程と、
絶縁体からなる棒状の脚体の側面に複数個の端子電極を当該脚体の長手方向に 前記所定の間隔で形成するとともに、前記脚体の前記絶縁基板に固着される面に各 端子電極に接続された複数の電極を形成する第 2の工程と、 前記脚体に形成された各電極を前記絶縁基板の下面の対向位置に形成された配 線パターンにそれぞれ半田付けする力、或いは、導電性ペーストにて接着することに よって、前記客体を、前記絶縁基板の下面の両端部に固着する第 3の工程と を備えていることを特徴とするハイブリッド集積回路装置の製造方法。
請求項 4に記載のハイブリッド集積回路装置の製造方法において、
前記第 3の工程は、
前記脚体の複数本を並べて一体化して成る素材基板を用意する工程と、 前記素材基板の前記各脚体の境界線に沿って複数個の貫通孔を前記所定の間 隔で穿設する工程と、
前記各貫通孔内に電極を形成することにより端子電極となるスルーホールを生成 するとともに、前記境界線と直交する方向に並んでいる複数のスルーホールを相互 に接続するように電極を形成する工程と、
前記素材基板を前記境界線に沿って脚体ごとに切断する工程と
から成ることを特徴とするハイブリッド集積回路装置の製造方法。
PCT/JP2006/319672 2005-10-03 2006-10-02 ハイブリッド集積回路装置とその製造方法 WO2007040193A1 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
US12/083,039 US7733668B2 (en) 2005-10-03 2006-10-02 Hybrid integrated circuit device and method for manufacturing same

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2005289700A JP4676855B2 (ja) 2005-10-03 2005-10-03 ハイブリッド集積回路装置とその製造方法
JP2005-289700 2005-10-03

Publications (1)

Publication Number Publication Date
WO2007040193A1 true WO2007040193A1 (ja) 2007-04-12

Family

ID=37906234

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2006/319672 WO2007040193A1 (ja) 2005-10-03 2006-10-02 ハイブリッド集積回路装置とその製造方法

Country Status (5)

Country Link
US (1) US7733668B2 (ja)
JP (1) JP4676855B2 (ja)
KR (1) KR101001816B1 (ja)
CN (1) CN100576534C (ja)
WO (1) WO2007040193A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP2166825A1 (de) * 2008-09-17 2010-03-24 Vincotech Holdings S.a.r.l. Lötbares elektronisches Modul mit Schaltungsträger

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102792785A (zh) * 2010-04-13 2012-11-21 株式会社村田制作所 模块基板、模块基板的制造方法、以及端子连接基板
CN101908493B (zh) * 2010-07-07 2011-10-26 天水天光半导体有限责任公司 一种混合集成电路的生产工艺
WO2012056879A1 (ja) * 2010-10-26 2012-05-03 株式会社村田製作所 モジュール基板及びモジュール基板の製造方法
FR3049155B1 (fr) * 2016-03-15 2018-04-13 Alstom Transport Technologies Carte electronique comprenant un circuit intercalaire a demi-trous metallises
JP6572820B2 (ja) * 2016-04-25 2019-09-11 富士通株式会社 電源供給構造
US20220020807A1 (en) * 2020-07-16 2022-01-20 Canon Kabushiki Kaisha Intermediate connection member, method for manufacturing intermediate connection member, electronic module, method for manufacturing electronic module, and electronic equipment
CN116471742A (zh) * 2021-09-23 2023-07-21 荣耀终端有限公司 电路板组件、电子设备以及框架板的制造方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06275774A (ja) * 1993-03-19 1994-09-30 Fujitsu Ltd 回路ユニットの接続装置および該接続装置を用いた回路モジュール
JPH1074887A (ja) * 1996-08-30 1998-03-17 Sony Corp 電子部品及びその製造方法

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0531256U (ja) * 1991-09-30 1993-04-23 ローム株式会社 ハイブリツド集積回路装置
US5588848A (en) * 1994-09-08 1996-12-31 Lucent Technologies Inc. Low inductance surface-mount connectors for interconnecting circuit devices and method for using same
JPH11186688A (ja) * 1997-10-14 1999-07-09 Murata Mfg Co Ltd ハイブリッドｉｃおよびそれを用いた電子装置
JP2004172422A (ja) * 2002-11-20 2004-06-17 Fujitsu Media Device Kk 立体構造基板及びその製造方法
US7246434B1 (en) * 2004-10-11 2007-07-24 Pericom Semiconductor Corp. Method of making a surface mountable PCB module

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06275774A (ja) * 1993-03-19 1994-09-30 Fujitsu Ltd 回路ユニットの接続装置および該接続装置を用いた回路モジュール
JPH1074887A (ja) * 1996-08-30 1998-03-17 Sony Corp 電子部品及びその製造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP2166825A1 (de) * 2008-09-17 2010-03-24 Vincotech Holdings S.a.r.l. Lötbares elektronisches Modul mit Schaltungsträger

Also Published As

Publication number Publication date
CN100576534C (zh) 2009-12-30
KR101001816B1 (ko) 2010-12-15
JP2007103553A (ja) 2007-04-19
JP4676855B2 (ja) 2011-04-27
KR20080039516A (ko) 2008-05-07
CN101268550A (zh) 2008-09-17
US20080278920A1 (en) 2008-11-13
US7733668B2 (en) 2010-06-08

Similar Documents

Publication Publication Date Title
WO2007040193A1 (ja) ハイブリッド集積回路装置とその製造方法
US20030128526A1 (en) Multilayer ceramic electronic component and manufacturing method thereof
US20070170582A1 (en) Component-containing module and method for producing the same
US7479705B2 (en) Semiconductor device
WO2007125849A1 (ja) 基板接合部材ならびにそれを用いた三次元接続構造体
US7972149B2 (en) Board with connection terminals
JPH06295962A (ja) 電子部品搭載用基板およびその製造方法並びに電子部品搭載装置
US20150062854A1 (en) Electronic component module and method of manufacturing the same
JP2001014956A (ja) 集積回路素子接続用ケーブルおよびその製造方法
US9839132B2 (en) Component-embedded substrate
US9585260B2 (en) Electronic component module and manufacturing method thereof
KR20170014958A (ko) 반도체 패키지 및 반도체 패키지의 제조방법
JP2002009217A (ja) 樹脂封止型半導体装置
KR102004777B1 (ko) 패키지 제조 방법 및 그를 이용한 패키지
KR100850457B1 (ko) 양면의 단자가 연결된 기판 및 이를 제조하는 방법
JPH05266936A (ja) リードコムとプリント基板の接合構造
JPH0677623A (ja) 電子回路装置とその製造方法
JP2004087717A (ja) 電子部品
JPH09214093A (ja) 実装回路装置およびその製造方法
JP5255592B2 (ja) 基板
JP2720819B2 (ja) リードフレーム及びこれを用いた配線構造
JPH11345909A (ja) チップサイズパッケ―ジ基板の製法
JPS6022348A (ja) 半導体装置
JP2689956B2 (ja) 半導体装置およびその製造方法
JP2000200848A (ja) 電子部品実装用回路基板及び半導体装置

Legal Events

Date Code Title Description
WWE Wipo information: entry into national phase

Ref document number: 200680034385.7

Country of ref document: CN

121 Ep: the epo has been informed by wipo that ep was designated in this application
WWE Wipo information: entry into national phase

Ref document number: 1020087007281

Country of ref document: KR

NENP Non-entry into the national phase

Ref country code: DE

WWE Wipo information: entry into national phase

Ref document number: 12083039

Country of ref document: US

122 Ep: pct application non-entry in european phase

Ref document number: 06811020

Country of ref document: EP

Kind code of ref document: A1