WO2006019006A1 - 終端回路、試験装置、テストヘッド、及び通信デバイス - Google Patents

終端回路、試験装置、テストヘッド、及び通信デバイス Download PDF

Info

Publication number
WO2006019006A1
WO2006019006A1 PCT/JP2005/014542 JP2005014542W WO2006019006A1 WO 2006019006 A1 WO2006019006 A1 WO 2006019006A1 JP 2005014542 W JP2005014542 W JP 2005014542W WO 2006019006 A1 WO2006019006 A1 WO 2006019006A1
Authority
WO
WIPO (PCT)
Prior art keywords
potential
comparison
terminal
input
current
Prior art date
Application number
PCT/JP2005/014542
Other languages
English (en)
French (fr)
Inventor
Toshiaki Awaji
Takashi Sekino
Original Assignee
Advantest Corporation
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Advantest Corporation filed Critical Advantest Corporation
Priority to DE112005001988T priority Critical patent/DE112005001988T5/de
Publication of WO2006019006A1 publication Critical patent/WO2006019006A1/ja
Priority to US11/706,572 priority patent/US7459897B2/en

Links

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/3181—Functional testing
    • G01R31/319—Tester hardware, i.e. output processing circuits
    • G01R31/31917—Stimuli generation or application of test patterns to the device under test [DUT]
    • G01R31/31924—Voltage or current aspects, e.g. driver, receiver
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/0264—Arrangements for coupling to transmission lines
    • H04L25/0278—Arrangements for impedance matching
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/0264—Arrangements for coupling to transmission lines
    • H04L25/0292—Arrangements specific to the receiver end
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R19/00—Arrangements for measuring currents or voltages or for indicating presence or sign thereof
    • G01R19/165—Indicating that current or voltage is either above or below a predetermined value or within or outside a predetermined range of values
    • G01R19/16533—Indicating that current or voltage is either above or below a predetermined value or within or outside a predetermined range of values characterised by the application
    • G01R19/16557—Logic probes, i.e. circuits indicating logic state (high, low, O)

Definitions

  • Termination circuit test apparatus, test head, and communication device
  • the present invention relates to a termination circuit, a test apparatus, a test head, and a communication device.
  • the present invention relates to a termination circuit that reduces termination overshoot, and a test apparatus, a test head, and a communication device including the termination circuit.
  • FIG. 1 shows a configuration of a termination circuit 10 according to the prior art.
  • the termination circuit 10 includes an amplifier 18, a resistor 22, and a capacitor 24, and an input signal input from the device under test (hereinafter referred to as “DUT”) 12 to the comparators 14 and 16 included in the test head of the test apparatus. It has a function to reduce the overshoot.
  • the input potential V to the comparators 14 and 16 is theoretically (((V ⁇ V) / (R + R)) XR) + V.
  • the output resistance R of the amplifier 18 is finite.
  • the frequency characteristic 3 ⁇ 4 affects the input potential V to the comparators 14 and 16, which is lower than the input signal from the UT12.
  • a capacitor 24 having a large capacitance C is added between the input terminals of the comparators 14 and 16 and the output terminal of the amplifier 18 and between the ground potential.
  • the present invention aims to provide a test apparatus that can solve the above-described problems.
  • Target This object is achieved by a combination of features described in the independent claims.
  • the dependent claims define further advantageous specific examples of the present invention.
  • the potential fluctuation detection unit that detects the fluctuation of the terminal potential to which the input signal is applied and the potential fluctuation detection unit detect that the terminal potential has increased.
  • a first current generation unit is provided for reducing the overshoot of the termination due to the application of the input signal by drawing the termination force current.
  • the potential fluctuation detection unit compares the reference potential with the comparison potential generation unit that generates the comparison potential based on the reference potential, and the comparison potential that has increased with the increase in the terminal potential.
  • the first current generator may draw current into the terminal force based on the comparison result output from the potential comparator.
  • the comparison potential generation unit operates such that the reference potential is input to the non-inverting input terminal, the comparison potential that is the output potential of the comparison potential generation unit is input to the inverting input terminal, and the comparison potential is made equal to the reference potential. Do it.
  • the reference potential is input to the inverting input terminal, the comparison potential that increases as the terminal potential increases is input to the non-inverting input terminal, and the second current generation unit
  • the reference potential may be made equal to the reference potential by lowering the comparison potential by drawing the output terminal current of the comparison potential generation unit that makes the reference potential equal to the reference potential.
  • the potential comparison unit may be faster in operating speed than the comparison potential generation unit.
  • the comparison potential generation unit may be a voltage output type amplifier, and the potential comparison unit may be a current output type amplifier.
  • a test apparatus for testing a device under test, a comparator for comparing an input signal input to the device under test force with a predetermined threshold voltage; A termination circuit that reduces overshoot of the potential at the input terminal of the comparator.
  • the termination circuit includes a potential fluctuation detection unit that detects fluctuations in the potential at the input terminal of the comparator to which the input signal is applied, and a potential fluctuation detection unit. However, the potential at the comparator input increases. When this is detected, the comparator input terminal force also draws current to reduce overshoot of the comparator input terminal due to the input signal being applied.
  • the test head supplies an input signal in which a device under test force is also input to a con- verter that compares the input signal with a predetermined threshold voltage.
  • a con- verter that compares the input signal with a predetermined threshold voltage.
  • the communication device includes a potential fluctuation detection unit that detects a fluctuation in a terminal potential to which an input signal is applied, and a potential fluctuation detection unit in which the terminal potential is increased. And a first current generator that reduces the overshoot of the termination due to the application of the input signal by drawing the termination force current.
  • the termination circuit according to the present invention can sufficiently reduce termination overshoot.
  • FIG. 1 is a diagram showing a configuration of a termination circuit 10 according to a conventional technique.
  • FIG. 2 is a diagram showing an example of a configuration of a termination circuit 100 according to an embodiment of the present invention.
  • FIG. 3 is a diagram showing an example of fluctuations in the terminal potential of the terminal circuit 100.
  • FIG. 2 shows an example of the configuration of the termination circuit 100 according to an embodiment of the present invention.
  • FIG. 3 shows an example of fluctuations in the terminal potential of the terminal circuit 100 according to this embodiment.
  • a termination circuit 100 provided in a test apparatus for testing the DUT 102 will be described.
  • the termination circuit 100 is provided in a test head that supplies an input signal input from the DUT 102 to the comparators 104 and 106 provided in the test module, and reduces the overshoot of the potential at the input terminals of the comparators 104 and 106.
  • the comparators 104 and 106 compare the input signal input from the DUT 102 with a predetermined threshold voltage and output a comparison result.
  • the outputs of the comparators 104 and 106 are compared with the expected value by the expected value comparison unit provided in the test module, and the quality of the DUT 102 is determined based on the comparison result of the expected value comparison unit.
  • the termination circuit 100 may be used as a termination circuit in a bus circuit of a communication device such as a system node that relays communication between a CPU and peripheral circuits. It may be used as a termination circuit in communication devices such as telecommunications equipment.
  • the termination circuit 100 includes an amplifier 108, a capacitor 110, a resistor 120, a resistor 122, an amplifier 124, a current source 126, and a current source 128.
  • the amplifier 108 is an example of the comparison potential generation unit of the present invention
  • the amplifier 124 is an example of the potential comparison unit of the present invention
  • the current source 126 is the present generation unit. It is an example of a bright second current generator
  • the current source 128 is an example of a first current generator of the present invention.
  • the components of the termination circuit 100 excluding the current source 128, that is, the amplifier 108, the capacitor 110, the resistor 120, the resistor 122, the amplifier 124, and the current source 126 are examples of the potential fluctuation detection unit of the present invention. It is.
  • the amplifier 108 generates a comparison potential V based on the reference potential V. Specifically, Ann
  • the reference potential V is input to the non-inverting input terminal and the output potential of the amplifier 108 is
  • the comparison potential V is input to the inverting input terminal, and the comparison potential V is equal to the reference potential V.
  • the output terminal of the amplifier 108 is electrically connected to the termination through the resistor 120, and the amplifier 108 has a function of reducing termination overshoot.
  • the function of the amplifier 108 alone cannot sufficiently reduce the termination overshoot.
  • the comparison potential which is the output potential of the amplifier 108, rises from V to V + AV.
  • the capacitor 110 is provided between the output terminal of the amplifier 108, the resistor 120, and the ground point.
  • the capacitor 110 has a function of reducing termination overshoot together with the amplifier 108. However, even if the capacitor 110 suddenly increases the terminal potential, the terminal overshoot cannot be reduced sufficiently. Therefore, the amplifier 108 and the capacitor 110 have a function of reducing the fluctuation of the terminal potential in the low band portion of the frequency characteristic of the input signal input from the DUT 102.
  • the amplifier 124 detects, via the resistor 120 and the resistor 122, the potential variation of the input terminals (hereinafter referred to as "termination") of the comparators 104 and 106 to which the input signal input from the DUT 102 is applied. To do. Specifically, in the amplifier 124, the reference potential V is input to the inverting input terminal.
  • the comparison potential V + AV which increases as the terminal potential increases, passes through the resistor 122.
  • the voltage V is compared with the reference potential V, and the comparison result is output and supplied to the current sources 126 and 128.
  • the amplifier 124 has an operation speed higher than that of the amplifier 108.
  • the amplifier 108 is a voltage output type amplifier
  • the amplifier 124 is a current output type amplifier.
  • the amplifier 124 has a high bandwidth part of the frequency characteristics of the input signal input from the DUT 102. In minutes, it has the function of reducing fluctuations in the potential of the terminal.
  • the current source 126 is based on the comparison result output from the amplifier 124, and the comparison potential V + AV
  • the source 126 is a constant current source that generates a constant current ⁇ ⁇ .
  • the current source 128 Based on the comparison result output from the amplifier 124, the current source 128 applies an input signal by drawing the termination force current when the amplifier 124 detects that the termination potential has increased. This reduces the overshoot at the end. That is, the potential of the overshoot portion 130 as shown in FIG. 3 can be suppressed.
  • the current source 128 is a constant current source that generates a constant current ⁇ I X n.
  • the potential of the termination circuit 100 is based on the input terminals of the comparators 104 and 106.
  • V + AV -R X ⁇ ⁇ X n V
  • the defense system can be maintained with high accuracy.
  • the amplifier 124 that detects the fluctuation of the termination potential at high speed in the termination circuit 10 according to the conventional technique, and draws a current from the termination.
  • the frequency characteristics can be applied to input signals over a high bandwidth. Even at this time, it is possible to follow up at a high speed and reduce the fluctuation of the potential.As a result, the potential of the overshoot portion 130 at the end as shown in FIG. 3 is sufficiently reduced, and the input signal from the DUT 106 can be supplied with high accuracy.
  • the termination circuit according to the present invention can sufficiently reduce termination overshoot.

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Tests Of Electronic Circuits (AREA)
  • Logic Circuits (AREA)
  • Dc Digital Transmission (AREA)

Abstract

　本発明に係る終端回路は、入力信号が印加される終端の電位の変動を検知する電位変動検知部と、電位変動検知部が、終端の電位が上昇したことを検知した場合に、終端から電流を引き込むことにより、入力信号が印加されることによる終端のオーバーシュートを低減する第１電流発生部とを備え、電位変動検知部は、基準電位に基づいて比較電位を生成する比較電位生成部と、終端の電位の上昇にともなって上昇した比較電位と基準電位とを比較し、比較結果を出力する電位比較部とを有する。

Description

明 細 書
終端回路、試験装置、テストヘッド、及び通信デバイス
技術分野
[0001] 本発明は、終端回路、試験装置、テストヘッド、及び通信デバイスに関する。特に 本発明は、終端のオーバーシュートを低減する終端回路、並びに当該終端回路を備 える試験装置、テストヘッド、及び通信デバイスに関する。文献の参照による組み込 みが認められる指定国については、下記の出願に記載された内容を参照により本出 願に組み込み、本出願の記載の一部とする。
特願 2004— 236432 出願日 平成 16年 8月 16日
背景技術
[0002] 図 1は、従来技術に係る終端回路 10の構成を示す。終端回路 10は、アンプ 18、抵 抗 22、及びコンデンサ 24を備え、被試験デバイス（以下、「DUT」という。 ) 12から試 験装置のテストヘッドが有するコンパレータ 14及び 16に入力される入力信号のォー バーシュートを低減させる機能を有する。ここで、コンパレータ 14及び 16への入力電 位 V は、理論的には、（（(V -V ) / (R +R ) ) XR ) +Vとなる。
CPIN DUT tt DUT term term tt
発明の開示
発明が解決しょうとする課題
[0003] し力しながら、図 1に示した終端回路 10において、アンプ 18の出力抵抗 R は有限
vtt である。そのため、アンプ 18の周波数特性が高帯域にわたり、かつ、アンプ 18が高 利得である場合には、出力抵抗 R の影響を無視することができる力 アンプ 18を
tt 一 般的なオペアンプで構成した場合には、周波数特性力 ¾UT12からの入力信号に比 ベて低ぐコンパレータ 14及び 16への入力電位 V に影響を与えてしまう。一般的
CPIN
には、この対策として、コンパレータ 14及び 16の入力端とアンプ 18の出力端との間と 、グランド電位との間に、大きな容量 C を有するコンデンサ 24を付加する。しかしな
vtt
がら、 DUT12からの入力信号の周波数特性が高帯域である場合には、入力信号に 追従してオーバーシュートを十分に低減させることができない。
[0004] そこで本発明は、上記の課題を解決することができる試験装置を提供することを目 的とする。この目的は請求の範囲における独立項に記載の特徴の組み合わせにより 達成される。また従属項は本発明の更なる有利な具体例を規定する。
課題を解決するための手段
[0005] 本発明の第 1の形態によると、入力信号が印加される終端の電位の変動を検知す る電位変動検知部と、電位変動検知部が、終端の電位が上昇したことを検知した場 合に、終端力 電流を引き込むことにより、入力信号が印加されることによる終端のォ 一バーシュートを低減する第 1電流発生部とを備える。
[0006] 電位変動検知部は、基準電位に基づ ヽて比較電位を生成する比較電位生成部と 、終端の電位の上昇にともなって上昇した比較電位と基準電位とを比較し、比較結 果を出力する電位比較部とを有し、第 1電流発生部は、電位比較部が出力する比較 結果に基づいて、終端力も電流を引き込んでもよい。
[0007] 電位比較部が出力する比較結果に基づいて、比較電位が基準電位より大きい場 合に、比較電位生成部の出力端力 電流を引き込むことにより比較電位と基準電位 とを等しくする第 2電流発生部をさらに備えてもよい。
[0008] 比較電位生成部は、基準電位が非反転入力端子に入力され、比較電位生成部の 出力電位である比較電位が反転入力端子に入力され、比較電位を基準電位と等しく するように動作してちょい。
[0009] 電位比較部は、基準電位が反転入力端子に入力され、終端の電位の上昇にともな つて上昇した比較電位が非反転入力端子に入力され、第 2電流発生部は、比較電 位を基準電位と等しくする比較電位生成部の出力端力 電流を引き込むことにより比 較電位を降下させ、比較電位を基準電位と等しくしてもよい。電位比較部は、比較電 位生成部より動作速度が高速であってもよい。比較電位生成部は、電圧出力型のァ ンプであり、電位比較部は、電流出力型のアンプであってもよい。
[0010] 本発明の第 2の形態によると、被試験デバイスを試験する試験装置であって、被試 験デバイス力 入力される入力信号を予め定められた閾値電圧と比較するコンパレ ータと、コンパレータの入力端の電位のオーバーシュートを低減する終端回路とを備 え、終端回路は、入力信号が印加されるコンパレータの入力端の電位の変動を検知 する電位変動検知部と、電位変動検知部が、コンパレータの入力端の電位が上昇し たことを検知した場合に、コンパレータの入力端力も電流を引き込むことにより、入力 信号が印加されることによるコンパレータの入力端のオーバーシュートを低減する第
1電流発生部とを有する。
[0011] 本発明の第 3の形態によると、入力信号を予め定められた閾値電圧と比較するコン ノルータに、被試験デバイス力も入力される入力信号を供給するテストヘッドであつ て、入力信号が印加されるコンパレータの入力端の電位の変動を検知する電位変動 検知部と、電位変動検知部が、コンパレータの入力端の電位が上昇したことを検知し た場合に、コンパレータの入力端力も電流を引き込むことにより、入力信号が印加さ れることによるコンパレータの入力端のオーバーシュートを低減する第 1電流発生部 とを備える。
[0012] 本発明の第 4の形態によると、通信デバイスは、入力信号が印加される終端の電位 の変動を検知する電位変動検知部と、電位変動検知部が、終端の電位が上昇したこ とを検知した場合に、終端力 電流を引き込むことにより、入力信号が印加されること による終端のオーバーシュートを低減する第 1電流発生部とを備える。
[0013] なお上記の発明の概要は、本発明の必要な特徴の全てを列挙したものではなぐこ れらの特徴群のサブコンビネーションも又発明となりうる。
発明の効果
[0014] 本発明に係る終端回路によれば、終端のオーバーシュートを十分に低減することが できる。
図面の簡単な説明
[0015] [図 1]従来技術に係る終端回路 10の構成を示す図である。
[図 2]本発明の一実施形態に係る終端回路 100の構成の一例を示す図である。
[図 3]終端回路 100の終端の電位の変動の一例を示す図である。
符号の説明
[0016] 100 終端回路
102 DUT
104 コンノ レータ
106 コンノ レータ 108 アンプ
110 コンデンサ
120 抵抗
122 抵抗
124 アンプ
126 電流源
128 電流源
発明を実施するための最良の形態
[0017] 以下、発明の実施の形態を通じて本発明を説明するが、以下の実施形態は請求の 範囲に係る発明を限定するものではなぐ又実施形態の中で説明されている特徴の 組み合わせの全てが発明の解決手段に必須であるとは限らな!/、。
[0018] 図 2は、本発明の一実施形態に係る終端回路 100の構成の一例を示す。また、図 3 は、本実施形態に係る終端回路 100の終端の電位の変動の一例を示す。本実施形 態においては、 DUT102を試験する試験装置が備える終端回路 100について説明 する。終端回路 100は、テストモジュールに設けられたコンパレータ 104及び 106に 、 DUT102から入力される入力信号を供給するテストヘッドに設けられ、コンパレー タ 104及び 106の入力端の電位のオーバーシュートを低減する。
[0019] コンパレータ 104及び 106は、 DUT102から入力される入力信号を予め定められ た閾値電圧と比較して比較結果を出力する。コンパレータ 104及び 106に出力は、 テストモジュールに設けられた期待値比較部により期待値と比較され、期待値比較部 の比較結果に基づ 、て、 DUT102の良否が判定される。
[0020] なお、他の実施形態においては、終端回路 100は、 CPUと周辺回路との通信を中 継するシステムノ ス等の通信デバイスのバス回路における終端回路として用いられ てもよいし、無線遠距離通信機器等の通信デバイスにおける終端回路として用いら れてもよい。
[0021] 終端回路 100は、アンプ 108、コンデンサ 110、抵抗 120、抵抗 122、アンプ 124、 電流源 126、及び電流源 128を有する。アンプ 108は、本発明の比較電位生成部の 一例であり、アンプ 124は、本発明の電位比較部の一例であり、電流源 126は、本発 明の第 2電流発生部の一例であり、電流源 128は、本発明の第 1電流発生部の一例 である。また、終端回路 100の構成要素のうちの電流源 128を除く部分、即ちアンプ 108、コンデンサ 110、抵抗 120、抵抗 122、アンプ 124、及び電流源 126は、本発 明の電位変動検知部の一例である。
[0022] アンプ 108は、基準電位 V に基づいて比較電位 Vを生成する。具体的にはアン
tin tt
プ 108は、基準電位 V が非反転入力端子に入力され、当該アンプ 108の出力電位
tin
である比較電位 Vが反転入力端子に入力され、比較電位 Vを基準電位 V と等しく
tt tt tin するように動作する。アンプ 108の出力端は、抵抗 120を介して終端に電気的に接 続されており、アンプ 108は、終端のオーバーシュートを低減する機能を有する。し 力しながら、アンプ 108の周波数特性は、終端に入力される入力信号の周波数特性 より低帯域であるので、アンプ 108の機能のみでは十分に終端のオーバーシュートを 低減することができず、終端の電位が急激に上昇することによって、アンプ 108の出 力電位である比較電位は、 Vから V + AV に上昇してしまう。
tt tt tt
[0023] コンデンサ 110は、アンプ 108の出力端と抵抗 120との間と、接地点との間に設け られる。コンデンサ 110は、アンプ 108とともに終端のオーバーシュートを低減する機 能を有する。し力しながら、コンデンサ 110によっても、終端の電位が急激に上昇す る場合には、十分に終端のオーバーシュートを低減することができない。そこで、アン プ 108及びコンデンサ 110は、 DUT102から入力される入力信号の周波数特性の 低帯域の部分にお!ヽて、終端の電位の変動を低減する働きを有する。
[0024] アンプ 124は、 DUT102から入力される入力信号が印加されるコンパレータ 104及 び 106の入力端 (以下、「終端」という。）の電位の変動を、抵抗 120及び抵抗 122を 介して検知する。具体的には、アンプ 124は、基準電位 V が反転入力端子に入力
tin
され、終端の電位の上昇にともなって上昇した比較電位 V + AVが抵抗 122を介
tt tt
して非反転入力端子に入力され、比較電位 V + AVが抵抗 122により降下した電
tt tt
位 V と基準電位 V とを比較し、比較結果を出力し、電流源 126及び 128に供給 tmon tin
する。アンプ 124は、アンプ 108より動作速度が高速であり、例えば、アンプ 108が電 圧出力型のアンプであるのに対し、アンプ 124は電流出力型のアンプである。これに より、アンプ 124は、 DUT102から入力される入力信号の周波数特性の高帯域の部 分において、終端の電位の変動を低減する働きを有する。
[0025] 電流源 126は、アンプ 124が出力する比較結果に基づいて、比較電位 V + AV
tt tt が基準電位 V より大きい場合に、アンプ 108の出力端力も電流を引き込むことによ り比較電位 V + AVを降下させ、比較電位と基準電位とを等しくする。なお、電流
tt tt
源 126は、定電流 Δ Ι を発生する定電流源である。
term
[0026] 電流源 128は、アンプ 124が出力する比較結果に基づいて、アンプ 124が終端の 電位が上昇したことを検知した場合に、終端力 電流を引き込むことにより、入力信 号が印加されることによる終端のオーバーシュートを低減する。即ち、図 3に示すよう なオーバーシュート部分 130の電位を抑制することができる。なお、電流源 128は、 定電流 Δ I X nを発生する定電流源である。
term
[0027] ここで、
V =V + AV -R X Δ Ι =V
torn tt tt tmon term tin
であり、終端回路 100の電位は、コンパレータ 104及び 106の入力端を基準とすると
V + AV -R X Δ Ι Χ η
tt tt term term
である。そして、終端の電位を一定とするためには、即ち、
V + AV -R X Δ Ι X n=V
tt tt term term tt
とするためには、
AV =R X Δ Ι Χ η
tt term term
を満たすように、 nを調整する。
[0028] これにより、終端電圧の変動を低減し、かつ、 R で調整することによって終端抵
term
抗制度を高精度に維持することができる。
ここで、通常、
n=R /R
torn term
とする。
[0029] 以上のように、本実施形態に係る終端回路 100によれば、従来技術に係る終端回 路 10に高速で終端の電位の変動を検知するアンプ 124と、終端から電流を引き込 む電流源 128を付加することによって、周波数特性が高帯域にわたる入力信号に対 しても高速で追従して電位の変動を低減させることができ、その結果、図 3に示すよう な終端のオーバーシュート部分 130の電位を十分に低減し、 DUT102からの入力 信号をコンパレータ 104及び 106に精度良く供給することができる。
[0030] 以上、実施形態を用いて本発明を説明したが、本発明の技術的範囲は上記実施 形態に記載の範囲には限定されない。上記実施形態に、多様な変更又は改良をカロ えることができる。そのような変更又は改良を加えた形態も本発明の技術的範囲に含 まれ得ることが、特許請求の範囲の記載から明らかである。
[0031] 以上、実施形態を用いて本発明を説明したが、本発明の技術的範囲は上記実施 形態に記載の範囲には限定されない。上記実施形態に、多様な変更又は改良をカロ えることができる。そのような変更又は改良を加えた形態も本発明の技術的範囲に含 まれ得ることが、請求の範囲の記載から明らかである。
産業上の利用可能性
[0032] 上記説明から明らかなように、本発明に係る終端回路によれば、終端のオーバーシ ユートを十分に低減することができる。

Claims

請求の範囲
[1] 入力信号が印加される終端の電位の変動を検知する電位変動検知部と、
前記電位変動検知部が、前記終端の電位が上昇したことを検知した場合に、前記 終端力 電流を引き込むことにより、前記入力信号が印加されることによる前記終端 のオーバーシュートを低減する第 1電流発生部と
を備える終端回路。
[2] 前記電位変動検知部は、
基準電位に基づいて比較電位を生成する比較電位生成部と、
前記終端の電位の上昇にともなって上昇した前記比較電位と前記基準電位とを比 較し、比較結果を出力する電位比較部と
を有し、
前記第 1電流発生部は、前記電位比較部が出力する前記比較結果に基づいて、 前記終端から電流を引き込む
請求項 1に記載の終端回路。
[3] 前記電位比較部が出力する前記比較結果に基づいて、前記比較電位が前記基準 電位より大きい場合に、前記比較電位生成部の出力端力 電流を引き込むことにより 前記比較電位と前記基準電位とを等しくする第 2電流発生部
をさらに備える請求項 2に記載の終端回路。
[4] 前記比較電位生成部は、前記基準電位が非反転入力端子に入力され、前記比較 電位生成部の出力電位である前記比較電位が反転入力端子に入力され、前記比較 電位を前記基準電位と等しくするように動作する
請求項 3に記載の終端回路。
[5] 前記電位比較部は、前記基準電位が反転入力端子に入力され、前記終端の電位 の上昇にともなって上昇した前記比較電位が非反転入力端子に入力され、
前記第 2電流発生部は、前記比較電位を前記基準電位と等しくする前記比較電位 生成部の出力端力 電流を引き込むことにより前記比較電位を降下させ、前記比較 電位を前記基準電位と等しくする
請求項 3に記載の終端回路。
[6] 前記電位比較部は、前記比較電位生成部より動作速度が高速である 請求項 2に記載の終端回路。
[7] 前記比較電位生成部は、電圧出力型のアンプであり、
前記電位比較部は、電流出力型のアンプである
請求項 4に記載の終端回路。
[8] 被試験デバイスを試験する試験装置であって、
前記被試験デバイスカゝら入力される入力信号を予め定められた閾値電圧と比較す るコンノ レータと、
前記コンパレータの入力端の電位のオーバーシュートを低減する終端回路と を備え、
前記終端回路は、
前記入力信号が印加される前記コンパレータの入力端の電位の変動を検知する電 位変動検知部と、
前記電位変動検知部が、前記コンパレータの入力端の電位が上昇したことを検知 した場合に、前記コンパレータの入力端力も電流を引き込むことにより、前記入力信 号が印加されることによる前記コンパレータの入力端のオーバーシュートを低減する 第 1電流発生部と
を有する試験装置。
[9] 入力信号を予め定められた閾値電圧と比較するコンパレータに、被試験デバイスか ら入力される前記入力信号を供給するテストヘッドであって、
前記入力信号が印加される前記コンパレータの入力端の電位の変動を検知する電 位変動検知部と、
前記電位変動検知部が、前記コンパレータの入力端の電位が上昇したことを検知 した場合に、前記コンパレータの入力端力も電流を引き込むことにより、前記入力信 号が印加されることによる前記コンパレータの入力端のオーバーシュートを低減する 第 1電流発生部と
を備えるテストヘッド。
[10] 入力信号が印加される終端の電位の変動を検知する電位変動検知部と、 前記電位変動検知部が、前記終端の電位が上昇したことを検知した場合に、前記 終端力 電流を引き込むことにより、前記入力信号が印加されることによる前記終端 のオーバーシュートを低減する第 1電流発生部と
を備える通信デバイス。
PCT/JP2005/014542 2004-08-16 2005-08-08 終端回路、試験装置、テストヘッド、及び通信デバイス WO2006019006A1 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
DE112005001988T DE112005001988T5 (de) 2004-08-16 2005-08-08 Abschlussschaltung, Prüfvorrichtung, Prüfkopf und Kommunikationsvorrichtung
US11/706,572 US7459897B2 (en) 2004-08-16 2007-02-14 Terminator circuit, test apparatus, test head, and communication device

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2004236432A JP4429843B2 (ja) 2004-08-16 2004-08-16 終端回路、試験装置、テストヘッド、及び通信デバイス
JP2004-236432 2004-08-16

Related Child Applications (1)

Application Number Title Priority Date Filing Date
US11/706,572 Continuation US7459897B2 (en) 2004-08-16 2007-02-14 Terminator circuit, test apparatus, test head, and communication device

Publications (1)

Publication Number Publication Date
WO2006019006A1 true WO2006019006A1 (ja) 2006-02-23

Family

ID=35907396

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2005/014542 WO2006019006A1 (ja) 2004-08-16 2005-08-08 終端回路、試験装置、テストヘッド、及び通信デバイス

Country Status (4)

Country Link
US (1) US7459897B2 (ja)
JP (1) JP4429843B2 (ja)
DE (1) DE112005001988T5 (ja)
WO (1) WO2006019006A1 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5230146B2 (ja) * 2007-08-29 2013-07-10 三菱電機株式会社 空気調和機、空調システム、通信装置
US10944617B2 (en) * 2018-01-12 2021-03-09 Silicon Laboratories Inc. Apparatus for radio-frequency receiver with in-phase/quadrature calibration and associated methods

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0434382A (ja) * 1990-05-31 1992-02-05 Hitachi Ltd 半導体試験装置
JPH08285926A (ja) * 1995-04-17 1996-11-01 Mitsubishi Electric Corp リンギング防止回路、デバイスアンダーテストボード、ピンエレクトロニクスカード及び半導体装置
JP2001004692A (ja) * 1999-01-01 2001-01-12 Advantest Corp 半導体試験装置

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5223798A (en) * 1990-10-31 1993-06-29 The United States Of America As Represented By The Secretary Of The Navy Method for measuring the resistive transition and critical current in superconductors using pulsed current
US5339025A (en) * 1993-01-28 1994-08-16 The United States Of America As Represented By The Secretary Of The Navy Method for determining the granular nature of superconductors using pulsed current
US6747470B2 (en) * 2001-12-19 2004-06-08 Intel Corporation Method and apparatus for on-die voltage fluctuation detection

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0434382A (ja) * 1990-05-31 1992-02-05 Hitachi Ltd 半導体試験装置
JPH08285926A (ja) * 1995-04-17 1996-11-01 Mitsubishi Electric Corp リンギング防止回路、デバイスアンダーテストボード、ピンエレクトロニクスカード及び半導体装置
JP2001004692A (ja) * 1999-01-01 2001-01-12 Advantest Corp 半導体試験装置

Also Published As

Publication number Publication date
US20070257658A1 (en) 2007-11-08
JP4429843B2 (ja) 2010-03-10
US7459897B2 (en) 2008-12-02
DE112005001988T5 (de) 2007-08-02
JP2006054783A (ja) 2006-02-23

Similar Documents

Publication Publication Date Title
CN109564249B (zh) 电流感测放大器架构和电平移位器
JP2017215303A (ja) 抵抗値測定回路
US20110095817A1 (en) Overcurrent detection circuit and signal amplifying device
US10949375B2 (en) Methods and apparatus for an interface
CN107017852B (zh) 功率放大器的控制电路及其方法和功率放大器***
JP4589240B2 (ja) クランプ回路および試験信号発生装置
CN110118899B (zh) 检测差分信号链的故障状况和信道不平衡的方法和设备
KR100933977B1 (ko) 전송 선로 구동 회로
WO2006019006A1 (ja) 終端回路、試験装置、テストヘッド、及び通信デバイス
CN116055955B (zh) 一种消音电路及芯片
US20220271644A1 (en) Load line circuit and electronic device
CN113726337A (zh) 电流补偿电路及补偿电流的操作方法
JP2007218664A (ja) 電流検出装置
CN113141163B (zh) D类功率放大器电路
JP2007089277A (ja) 電気自動車のリーク検出装置
CN112511115B (zh) 一种复合信号放大电路和信号发生器
KR20140108161A (ko) 연산 증폭기
JP4859353B2 (ja) 増幅回路、及び試験装置
CN115033048B (zh) 具有共模锁定功能的检测电路、***及方法
CN117572288B (zh) 一种短路故障检测电路与检测方法
TWI721750B (zh) Ｄ類功率放大器電路
US20240151766A1 (en) Audio amplifier circuit and audio output device using the same
CN110146755B (zh) 一种汽车电子电气性能测试电路***
US6225835B1 (en) Amplifier free from duty-ratio error
US10680634B1 (en) Dynamic integration time adjustment of a clocked data sampler using a static analog calibration circuit

Legal Events

Date Code Title Description
AK Designated states

Kind code of ref document: A1

Designated state(s): AE AG AL AM AT AU AZ BA BB BG BR BW BY BZ CA CH CN CO CR CU CZ DE DK DM DZ EC EE EG ES FI GB GD GE GH GM HR HU ID IL IN IS JP KE KG KM KP KR KZ LC LK LR LS LT LU LV MA MD MG MK MN MW MX MZ NA NG NI NO NZ OM PG PH PL PT RO RU SC SD SE SG SK SL SM SY TJ TM TN TR TT TZ UA UG US UZ VC VN YU ZA ZM ZW

AL Designated countries for regional patents

Kind code of ref document: A1

Designated state(s): GM KE LS MW MZ NA SD SL SZ TZ UG ZM ZW AM AZ BY KG KZ MD RU TJ TM AT BE BG CH CY CZ DE DK EE ES FI FR GB GR HU IE IS IT LT LU LV MC NL PL PT RO SE SI SK TR BF BJ CF CG CI CM GA GN GQ GW ML MR NE SN TD TG

121 Ep: the epo has been informed by wipo that ep was designated in this application
WWE Wipo information: entry into national phase

Ref document number: 11706572

Country of ref document: US

WWE Wipo information: entry into national phase

Ref document number: 1120050019888

Country of ref document: DE

RET De translation (de og part 6b)

Ref document number: 112005001988

Country of ref document: DE

Date of ref document: 20070802

Kind code of ref document: P

122 Ep: pct application non-entry in european phase
WWP Wipo information: published in national office

Ref document number: 11706572

Country of ref document: US

NENP Non-entry into the national phase

Ref country code: JP