JPH08285926A - リンギング防止回路、デバイスアンダーテストボード、ピンエレクトロニクスカード及び半導体装置 - Google Patents

Abstract

(57)【要約】 【目的】 パルスからリンギングを除去する。 【構成】 緩衝増幅器３０を信号が伝達される経路に直
列に挿入する。緩衝増幅器３０の出力に発生したリンギ
ングをＬ側コンパレータ３１及びＨ側コンパレータ３２
で検出する。リンギングが検出された場合には、Ｌ側電
流供給回路３３またはＨ側電流供給回路３４を通して緩
衝増幅器３０の入力に電流を供給する。 【効果】 Ｌ側及びＨ側電流供給回路３３，３４から電
流を供給することで、リンギングによってオーバーシュ
ートする部分を抑制することができる。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】この発明は、半導体試験装置で用
いられるピンエレクトロニクスカードの入力部並びにＩ
ＣやＬＳＩ内部の出力段回路及び半導体試験装置で用い
られるデバイスアンダーテストボード（以下ＤＵＴボー
ドという。）の出力部でのリンギングの除去に関し、特
に、電気信号が伝達される伝送路からリンギング等のノ
イズを除去するためのリンギング防止回路に関するもの
である。

【０００２】

【従来の技術】図２５は、ＩＣやＬＳＩ等の半導体装置
を試験するために、ＩＣやＬＳＩ等の半導体装置を実装
するＤＵＴボードと半導体試験装置のピンエレクトロニ
クスカードの入力部分とを接続した状態を示す概念図で
ある。図２５において、１は試験の対象となるＩＣやＬ
ＳＩ等の被測定デバイス、２は被測定デバイス１を実装
するＤＵＴボード、３はＤＵＴボード２上に固定されて
被測定デバイス１の保持と電気的な接続とを実現するた
めのソケットやプローバ等のホルダー、４はホルダー３
において被測定デバイス１と接続され被測定デバイス１
の出力部から出力された電気信号を伝達するための伝送
路、５はＤＵＴボード２側に設けられ伝送路４に接続さ
れているコネクタ、６は被測定デバイス１の試験を行う
ための半導体試験装置、７は半導体試験装置６に設けら
れコンパレータ等を含むピンエレクトロニクスカード、
８はピンエレクトロニクスカード７に設けられＤＵＴボ
ード２のコネクタ５と接続されるコネクタである。

【０００３】半導体試験装置６のピンエレクトロニクス
カード７は、被測定デバイス１との入出力インターフェ
ースとなり、試験性能に対する影響は大きい。

【０００４】図２６は図２５に示した半導体試験装置の
ピンエレクトロニクスカード７の構成の概要を示す回路
図である。図２６において、Ｋ１は一方端をコネクタ８
に接続され一方端から他方端へ伝える信号を制御信号に
応じてオンオフするリレー、１１はリレーＫ１の他方端
に接続された入力端子１１ａと電源Ｅ５に接続されて基
準電圧Ｖ_Hthが与えられる端子と電源Ｅ６に接続されて
基準電圧Ｖ_Lthが与えられる端子と基準電圧Ｖ_Hth，Ｖ
_Lthに対して入力端子１１ａの電圧を比較した結果を出
力する出力端子１１ｂとを持つピンエレクトロニクスコ
ンパレータ、１２は試験のために被測定デバイスに与え
る信号を受ける入力端子１２ａとリレーＫ１の他方端に
接続された出力端子１２ｂとを持つピンエレクトロニク
スドライバ、１３は半導体試験装置から被測定デバイス
に与えるための信号に処理を施してピンエレクトロニク
スドライバ１２の入力端子１２ａに与え、ピンエレクト
ロニクスコンパレータ１１の出力端子１１ｂから出力さ
れた信号を半導体試験装置に取り込むための処理を行
い、またリレーＫ１の開閉制御を行うピンエレクトロニ
クス制御回路である。なお、基準電圧Ｖ_Hth＞基準電圧
Ｖ_Lthとする。

【０００５】次に図２５及び図２６に示した従来の半導
体試験装置の動作について説明する。特に、被測定デバ
イス１から出力される信号の処理について説明する。ピ
ンエレクトロニクスカード７では入力信号を処理するた
め、リレーＫ１はオン（閉）状態とし、ピンエレクトロ
ニクスコンパレータ１１がコネクタ８とピンエレクトロ
ニクス制御回路１３との間に接続されるようにする。ピ
ンエレクトロニクスコンパレータ１１の出力端子１１ｂ
の電圧ＶCOは、ピンエレクトロニクスコンパレータの入
力端子１１ａの電圧をＶCiとするとき、ＶCi＞ＶHthな
らばＶCO＝ＶCL、ＶCi＜ＶLthならばＶCO＝ＶCL、ＶLth
＜ＶCi＜ＶHthならばＶCO＝ＶCHなる動作をするものと
する。ただし、電圧ＶCLはピンエレクトロニクス制御回
路１３における低い側の論理レベル、電圧ＶCHはピンエ
レクトロニクス制御回路１３における高い側の論理レベ
ルである。

【０００６】図２７は、ピンエレクトロニクスカードで
処理される信号とピンエレクトロニクスコンパレータで
の処理結果とを示す波形図である。図２７（ａ）に示し
た波形は、ピンエレクトロニクスコンパレータ１１の処
理に適した理想的な電気信号の電圧波形である。図２５
に示した被測定デバイス１の出力回路から図２７（ａ）
に示したような波形を持った信号が出力され、伝送路４
を通過して半導体試験装置６内部のピンエレクトロニク
スカード７のコネクタ８に図２７（ａ）に示した波形を
持った信号が入力されるのが理想的である。そして、ピ
ンエレクトロニクスカードの入出力端子であるコネクタ
８から理想的な信号Ｖiが入力され、リレーＫ１を通過
してピンエレクトロニクスコンパレータ１１に入力され
る。よってピンエレクトロニクスコンパレータの入力端
子１１ａの電圧ＶCiは理想的には図２７（ａ）に示した
波形を持った信号Ｖiとなる。この時、ピンエレクトロ
ニクスドライバ１２の出力インピーダンスは高インピー
ダンス状態（以下Ｈｉ−Ｚ状態という。）となっている
ものとする。従って理想的には、ピンエレクトロニクス
コンパレータ１１の動作により出力端子１１ｂに発生す
る電圧波形は、図２７（ｂ）のようになる。

【０００７】ところが実際は、伝送路４等を波形が通過
する過程で、伝送路４のインダクタンス成分、キャパシ
タンス成分、伝送路４のインピーダンスミスマッチ、伝
送路４に混入される外来ノイズ等により、リンギング等
のノイズが付加された図２８に示す電圧波形を持った信
号がピンエレクトロニクスコンパレータ１１に入力され
る。

【０００８】図２８は、ピンエレクトロニクスカードで
処理される信号とピンエレクトロニクスコンパレータで
の処理結果とを示す波形図である。図２８（ａ）に示し
たような波形を持った信号がピンエレクトロニクスコン
パレータ１１に入力されるとピンエレクトロニクスコン
パレータ１１が誤動作をする場合がある。図２８（ａ）
に示す波形が、ピンエレクトロニクスコンパレータ１１
に入力された時、図２８（ａ）に斜線で示した領域Ｂに
おいて電圧ＶHthを横切る部分と、斜線で示した領域Ｄ
において電圧ＶLthを横切る部分で誤動作を起こす。図
２８（ａ）に示した波形を持った信号がピンエレクトロ
ニクスコンパレータ１１に入力されたとき、ピンエレク
トロニクスコンパレータ１１の出力端子１１ｂに現われ
る波形は図２８（ｂ）のようになる。図２８（ｂ）の斜
線で示した領域Ｅが誤動作が発生している部分である。

【０００９】ピンエレクトロニクスカードは、被測定デ
バイス１と半導体試験装置６のインターフェースであ
り、被測定デバイス１から出力された信号の内容を正確
に半導体試験装置６に伝達しなければならないが、ピン
エレクトロニクスコンパレータ１１において誤動作が発
生するとその目的を果たすことができなくなる。

【００１０】ところで、パルス信号の伝送を行ったり、
処理を行うのは、半導体試験装置に限られるものではな
い。一般的な半導体装置においても、このような場面に
は頻繁に出くわす。図２９は、一般的な半導体装置の構
成図の一部を示す概念図である。図２９において、１４
は半導体装置、１５は半導体装置１４の出力ピン、１６
は出力ピン１５に接続され出力ピン１５に出力信号を与
える出力バッファ、１７は出力バッファ１６に接続され
た伝送路、１８は伝送路１７が伝送する信号を発生して
いる出力段前段回路である。伝送路１７は、半導体装置
１４内で、アルミニウム、ポリシリコン等の配線を含
み、出力ピン１５は、パッド等であってもよい。

【００１１】出力段前段回路１８からある波形を持った
パルス信号が出力され、伝送路１７を介して出力バッフ
ァ１６に伝えられる。低出力インピーダンスを持った出
力バッファ１６から出力ピン１５に伝達され、出力ピン
１５から半導体装置の外へ出力される。出力前段回路１
８から出力された信号の波形及び出力ピン１５に伝達さ
れた波形は、図２７（ａ）に示したようなリンギングの
ない波形が理想的である。

【００１２】ところが、例えば、出力段前段回路１８か
ら図２７（ａ）に示すような波形を持った信号が出力さ
れても、伝送路１７や出力バッファ１６を通過中に、伝
送路１７のインダクタンス成分や周辺回路からのクロス
トークノイズ等により、図２８（ａ）に示したようなリ
ンギング等のノイズがのった波形に変化して出力ピン１
５に伝達される場合がある。

【００１３】

【発明が解決しようとする課題】従来の半導体試験装
置、ＤＵＴボード及び半導体装置は以上のように構成さ
れており、電気信号が伝送路４，１７を通過中にリンギ
ング等のノイズが生じるため、リンギングが付加された
信号を処理すると回路等が誤動作をおこし正確な半導体
装置の試験や適正な半導体装置の動作を得ることができ
なくなるという問題があった。

【００１４】この発明はこのような問題点を解消するた
めになされたもので、信号が伝送路を通過する際などに
リンギング等のノイズが生じても、所定の場所でリンギ
ングを取り除くことによりその場所から次段に続く回路
等に誤動作が起きるのを防止することができるリンギン
グ防止回路を得ることを目的としており、このようなリ
ンギング防止回路を内蔵した半導体試験装置のピンエレ
クトロニクスカード、リンギング防止回路を内蔵したＤ
ＵＴボード及びリンギング防止回路を内蔵した半導体装
置を提供することを目的とする。

【００１５】

【課題を解決するための手段】第１の発明に係るリンギ
ング防止回路は、入力端子及び出力端子を有する緩衝増
幅器と、前記緩衝増幅器の前記出力端子に接続された第
１の入力端子、第１の基準電圧が与えられる第２の入力
端子、及び出力端子を有し、前記第１及び第２の入力端
子の電圧の大小に応じて前記出力端子から第１の制御信
号を出力する第１のコンパレータと、第１の電圧を供給
するための第１の電源に接続された第１の端子、前記緩
衝増幅器の前記入力端子に接続された第２の端子、及び
第１のコンパレータの前記出力端子に接続された制御信
号入力端子を有し、前記第１の制御信号により該第１の
端子から該第２の端子へ流す電流の導通非導通を制御す
る第１の電流供給回路とを備えて構成される。

【００１６】第２の発明に係るリンギング防止回路は、
第１の発明のリンギング防止回路において、前記第１の
電流供給回路は、前記第１の電源に接続された第１の端
子、及び第２の端子を有し、該第１の端子から該第２の
端子へ所定電流を供給するための定電流電源と、前記定
電流電源の前記第１の端子に接続された第１の電流電
極、前記緩衝増幅器の前記入力端子に接続された第２の
電流電極、及び前記第１のコンパレータの前記出力端子
に接続された制御電極を有し、前記制御電極に与えられ
る信号に応じて該第１及び第２の電流電極間に流れる前
記所定電流の導通非導通を制御するスイッチ手段とを備
えて構成される。

【００１７】第３の発明に係るリンギング防止回路は、
第１の発明のリンギング防止回路において、前記第１の
電流供給回路は、前記第１のコンパレータの前記出力端
子に接続された制御電極、前記第１の電源に関連する第
２の電圧が与えられる第１の電流電極、及び第２の電流
電極を有し、前記制御電極に与えられる信号に応じて前
記第１及び第２の電流電極間に流れる電流の導通非導通
を制御するスイッチ手段と、前記第１の電源に接続さ
れ、前記スイッチ手段の前記第２の電流電極に接続され
た第１の電流出力端子、及び前記緩衝増幅器の前記入力
端子に接続された第２の電流出力端子を有し、該第１の
電流出力端子から出力される電流と同じ大きさの電流を
該第２の電流出力端子から出力するカレントミラー回路
とを備えて構成される。

【００１８】第４の発明に係るリンギング防止回路は、
第１の発明のリンギング防止回路において、前記緩衝増
幅器の前記出力端子に接続された第１の入力端子、第２
の基準電圧が与えられる第２の入力端子、及び出力端子
を有し、該第１及び第２の入力端子の電圧の大小に応じ
て該出力端子から第２の制御信号を出力する第２のコン
パレータと、第２の電圧を供給するための第２の電源に
接続された第１の端子、前記緩衝増幅器の前記入力端子
に接続された第２の端子、及び前記緩衝増幅器の前記出
力端子に接続された制御信号入力端子とを有し、前記第
２の制御信号により該第１の端子から該第２の端子へ流
す電流の導通非導通を制御する第２の電流供給回路とを
さらに備えて構成される。

【００１９】第５の発明に係るリンギング防止回路は、
入力端子及び出力端子を有する緩衝増幅器と、前記緩衝
増幅器の前記出力端子に接続された第１の入力端子、第
１の基準電圧が与えられる第２の入力端子、及び出力端
子を有し、前記第１及び第２の入力端子の電圧の大小に
応じて該出力端子から第１の制御信号を出力する第１の
コンパレータと、第１の電圧を供給するための第１の電
源に接続された第１の端子、前記緩衝増幅器の前記入力
端子に接続された第２の端子、前記緩衝増幅器の前記出
力端子に接続された第３の端子、及び前記第１のコンパ
レータの前記出力端子に接続された制御信号入力端子を
有し、前記第１の制御信号により導通非導通の制御がな
されるとともに該第３の端子の電圧に応じた電流を該第
１の端子から該第２の端子へと流す第１の電流供給回路
とを備えて構成される。

【００２０】第６の発明に係るリンギング防止回路は、
第５の発明のリンギング防止回路において、前記緩衝増
幅器の前記出力端子に接続された第１の入力端子、第２
の基準電圧が与えられる第２の入力端子、及び出力端子
を有し、該第１及び第２の入力端子の電圧の大小に応じ
て該出力端子から制御信号を出力する第２のコンパレー
タと、第２の電圧を供給するための第２の電源に接続さ
れた第１の端子、前記緩衝増幅器の前記入力端子に接続
された第２の端子、前記緩衝増幅器の前記出力端子に接
続された第３の端子、及び前記第２のコンパレータの前
記出力端子に接続された制御信号入力端子を有し、前記
第２の制御信号により導通非導通の制御がなされるとと
もに該第３の端子の電圧に応じた電流を該第１の端子か
ら該第２の端子へと流す第２の電流供給回路とをさらに
備えて構成される。

【００２１】第７の発明に係るリンギング防止回路は、
第５の発明のリンギング防止回路において、前記第１の
電流供給回路は、前記第１の電源に関連する第２の電圧
が与えられる第１の電源端子、第２の基準電圧が与えら
れる第１の入力端子、前記緩衝増幅器の前記出力端子に
接続された第２の入力端子、及び出力端子を有し、該第
１の入力端子と該第２の入力端子の端子間の電圧差を増
幅して、前記第２の電圧を基準として出力する差動増幅
回路と、前記差動増幅回路の前記出力端子に接続された
第１の電流電極、前記第１のコンパレータの前記出力端
子に接続された制御電極、及び第２の電流電極を有する
トランジスタと、前記トランジスタの前記第２の電流電
極に接続された第１の電流出力端子、前記緩衝増幅回路
の前記入力端子に接続された第２の電流出力端子、及び
前記第１の電源に接続された電流入力端子を有し、該第
１の電流出力端子から出力される電流と同じ大きさの電
流を該第２の電流出力端子から出力するカレントミラー
回路とを備えて構成される。

【００２２】第８の発明に係るデバイスアンダーテスト
ボードは、テストヘッドとの接続を行うためのコネクタ
と、前記コネクタに信号を伝達するための伝送路と、被
測定デバイスを保持するとともに前記伝送路と前記被測
定デバイスとを電気的に接続するための保持手段と、前
記伝送路に前記緩衝増幅器の前記入力端子を接続すると
ともに前記コネクタに前記緩衝増幅器の前記出力端子を
接続し、前記伝送路を通して伝達された信号のリンギン
グを除去するための第１の発明のリンギング防止回路と
を備えて構成される。

【００２３】第９の発明に係るデバイスアンダーテスト
ボードは、テストヘッドとの接続を行うためのコネクタ
と、前記コネクタに信号を伝達するための伝送路と、被
測定デバイスを保持するとともに前記伝送路と前記被測
定デバイスとを電気的に接続するための保持手段と、前
記伝送路に前記緩衝増幅器の前記入力端子を接続すると
ともに前記コネクタに前記緩衝増幅器の前記出力端子を
接続し、前記伝送路を通して伝達された信号のリンギン
グを除去するための第５の発明のリンギング防止回路と
を備えて構成される。

【００２４】第１０の発明に係るデバイスアンダーテス
トボードは、第８または第９の発明のデバイスアンダー
テストボードにおいて、前記伝送路と前記リンギング防
止回路の前記緩衝増幅器の前記入力端子との間に挿入さ
れ、前記リンギング防止回路から見た前記伝送路側のイ
ンピーダンスを前記伝送路のインピーダンスよりも高く
するための高インピーダンス変換回路をさらに備えて構
成される。

【００２５】第１１の発明に係るピンエレクトロニクス
カードは、被測定デバイスが搭載されたテストボードに
接続されるコネクタと、信号入力端子を有し、該信号入
力端子から入力された信号をテスタの入力とするための
インターフェースを行うインターフェース回路と、前記
コネクタに前記緩衝増幅器の前記入力端子を接続すると
ともに前記インターフェース回路の前記信号入力端子に
前記緩衝増幅器の前記出力端子を接続し、前記信号入力
端子に入力された信号に生じたリンギングを除去するた
めの第１の発明のリンギング防止回路とを備えて構成さ
れる。

【００２６】第１２の発明に係るピンエレクトロニクス
カードは、被測定デバイスが搭載されたテストボードに
接続されるコネクタと、信号入力端子を有し、該信号入
力端子から入力された信号をテスタの入力とするための
インターフェースを行うインターフェース回路と、前記
コネクタに前記緩衝増幅器の前記入力端子に接続すると
ともに前記インターフェース回路の前記信号入力端子に
前記緩衝増幅器の前記出力端子を接続し、前記信号入力
端子に入力された信号に生じたリンギングを除去するた
めの第５の発明のリンギング防止回路とを備えて構成さ
れる。

【００２７】第１３の発明に係るピンエレクトロニクス
カードは、第１１または第１２の発明のピンエレクトロ
ニクスカードにおいて、前記コネクタと前記リンギング
防止回路の前記緩衝増幅器の前記入力端子との間に挿入
され、前記リンギング防止回路から見た前記コネクタ側
のインピーダンスを挿入前に比べて高くするための高イ
ンピーダンス変換回路をさらに備えて構成される。

【００２８】第１４の発明に係る半導体装置は、パルス
信号を生成するパルス信号生成回路と、前記パルス信号
を出力するための出力ピンと、前記出力ピンの近傍に設
けられ、伝送路を通して伝えられる前記パルス信号生成
回路が生成した前記パルス信号を前記緩衝増幅器の前記
入力端子で受けるとともに、リンギングを除去したパル
ス信号を前記緩衝増幅器の前記出力端子から前記出力ピ
ンへ与える第１の発明のリンギング防止回路とを備えて
構成される。

【００２９】第１５の発明に係る半導体装置は、パルス
信号を生成するパルス信号生成回路と、前記パルス信号
を出力するための出力ピンと、前記出力ピンの近傍に設
けられ、伝送路を通して伝えられる前記パルス信号生成
回路が生成した前記パルス信号を前記緩衝増幅器の前記
入力端子で受けるとともに、リンギングを除去したパル
ス信号を前記緩衝増幅器の前記出力端子から前記出力ピ
ンへ与える第５の発明のリンギング防止回路とを備えて
構成される。

【００３０】

【作用】第１、第８及び第１１の発明における第１のコ
ンパレータは、緩衝増幅器の出力端子の電圧が第１の基
準電圧を越えるか否かによってリンギングの発生を検出
する。そして、リンギングが発生したときは、第１のコ
ンパレータの出力に応答して第１の電流供給回路が緩衝
増幅器の入力側へ電流を供給して、緩衝増幅器の出力が
第１の基準電圧を越えてその差が大きくなることを抑制
する。

【００３１】第２の発明における定電流電源は、予め定
められた所定の電流をスイッチ手段に供給するので、信
号の振幅やリンギングの大きさ等に対応して第１の電流
供給回路を構成している素子を調整する必要がなくな
る。

【００３２】第３の発明におけるスイッチ手段は、第１
の電流電極を第１の電源に接続され、第２の電流電極を
カレントミラー回路の第１の電流出力端子に接続されて
おり、第１及び第２の電流電極に緩衝増幅器の入出力の
影響を受けることがないので、緩衝増幅の入力及び出力
の信号のレベルがシフトしても、誤動作を起こすことが
なくなる。

【００３３】第４の発明における第１及び第２のコンパ
レータは、緩衝増幅器の出力端子の電圧が第１または第
２の基準電圧を越えるか否かによってリンギングの発生
を検出する。そして、リンギングが発生したときは、第
１または第２のコンパレータの出力に応答して第１また
は第２の電流供給回路が緩衝増幅器の入力側へ電流を供
給して、緩衝増幅器の出力が第１及び第２の基準電圧を
越えてその差が大きくなることを抑制する。

【００３４】第５、第９及び第１２の発明における第１
のコンパレータは、緩衝増幅器の出力端子の電圧が第１
の基準電圧を越えるか否かによってリンギングの発生を
検出する。そして、リンギングが発生したときは、第１
のコンパレータの出力に応答して第１の電流供給回路が
緩衝増幅器の入力側へ緩衝増幅器の出力に応じた電流を
供給して、緩衝増幅器の出力が第１の基準電圧を越えて
その差が大きくなることを抑制する。

【００３５】第６の発明における第１及び第２のコンパ
レータが緩衝増幅器の出力端子の電圧が第１または第２
の基準電圧を越えるか否かによってリンギングの発生を
検出する。そして、リンギングが発生したときは、第１
及び第２のコンパレータの出力に応答して第１または第
２の電流供給回路が緩衝増幅器の入力側へ緩衝増幅器の
出力に応じた電流を供給して、緩衝増幅器の出力が第１
及び第２の基準電圧を越えてその差が大きくなることを
抑制する。

【００３６】第７の発明における第１のコンパレータ
は、緩衝増幅器の出力端子の電圧が第１の基準電圧を越
えるか否かによってリンギングの発生を検出する。そし
て、リンギングが発生したときは、第１のコンパレータ
の出力に応答して第１の電流供給回路が緩衝増幅器の入
力側へ、差動増幅回路により増幅された緩衝増幅器の出
力に応じた電流を供給して、緩衝増幅器の出力が第１の
基準電圧を越えてその差が大きくなることを抑制する。

【００３７】第１０及び第１３の発明における第１のコ
ンパレータは、緩衝増幅器の出力端子の電圧が第１の基
準電圧を越えるか否かによってリンギングの発生を検出
する。そして、リンギングが発生したときは、第１のコ
ンパレータの出力に応答して第１の電流供給回路が、高
インピーダンス変換回路と緩衝増幅器の入力端子との間
へ電流を供給して、緩衝増幅器の出力が第１の基準電圧
を越えてその差が大きくなることを抑制する。

【００３８】第１４の発明における第１のコンパレータ
は、緩衝増幅器の出力端子の電圧が第１の基準電圧を越
えるか否かによってリンギングの発生を検出する。そし
て、伝送路を通して伝えられたパルス信号にリンギング
が発生したときは、第１のコンパレータの出力に応答し
て第１の電流供給回路が、緩衝増幅器の入力端子へ電流
を供給して、緩衝増幅器の出力が第１の基準電圧を越え
てその差が大きくなることを抑制する。そして、リンギ
ング防止回路中に緩衝増幅器が含まれているため、一般
的に半導体装置の出力に用いられる緩衝増幅器をリンギ
ング防止回路を付加することで省くことができる。

【００３９】第１５の発明における第１のコンパレータ
が緩衝増幅器の出力端子の電圧が第１の基準電圧を越え
るか否かによってリンギングの発生を検出する。そし
て、伝送路を通して伝えられたパルス信号にリンギング
が発生したときは、第１のコンパレータの出力に応答し
て第１の電流供給回路が、緩衝増幅器の入力端子へ緩衝
増幅器の出力に応じた電流を供給して、緩衝増幅器の出
力が第１の基準電圧を越えてその差が大きくなることを
抑制する。そして、リンギング防止回路中に緩衝増幅器
が含まれているため、一般的に半導体装置の出力に用い
られる緩衝増幅器をリンギング防止回路を付加すること
で省くことができる。

【００４０】

【実施例】

実施例１．以下、この発明の第１実施例について図１及
び図２を用いて説明する。図１はこの発明の第１実施例
によるＤＵＴボードの構成を説明するための概念図であ
る。図１には、リンギング防止回路２１を内蔵した第１
実施例によるＤＵＴボード２０と従来の半導体試験装置
のピンエレクトロニクスカード７とについて、半導体装
置を試験する際のこれらの接続関係を示している。図１
において、２１はＤＵＴボード２０のコネクタ５近傍に
設けられ伝送路４に接続された入力端子２１ａとコネク
タ５に接続された出力端子２１ｂとを持つリンギング防
止回路であり、その他図２５と同一符号のものは図２５
の同一符号の部分と同一または相当する部分を示す。

【００４１】リンギング防止回路２１はリンギング防止
回路２１の出力端子２１ｂから出力された信号がコネク
タ５に到達するまでにリンギングが生じるのを防止する
ためにコネクタ５の近傍に設けられている。

【００４２】次に動作について説明する。被測定デバイ
ス１の出力回路からの信号は出力信号のみで、半導体試
験装置のピンエレクトロニクスカード７内部のリレーＫ
１はオン（閉）の状態とする。例えば、被測定デバイス
１の出力回路から図２７（ａ）に示す波形（Ｌレベル電
圧ＶL，Ｈレベル電圧ＶH）が出力され、伝送路４を通過
中にリンギング等のノイズが付加されリンギング防止回
路２１の入力端子２１ａで図２８（ａ）に示す波形にな
ったとする。ここで、入力端子２１ａの電圧をＶriとし
て、電圧ＶriをＧＮＤを基準とした電圧とする。また、
低い側の論理レベルをＬレベル、高い側の論理レベルを
Ｈレベルという。

【００４３】リンギング防止回路２１では、Ｖri＞ＶH
＋ΔＶとＶri＜ＶL−ΔＶのときに動作し、図２８
（ａ）に示した斜線部分Ａ，Ｃのオーバーシュートを抑
制するために電流の供給を行う。なお、リンギング防止
回路２１の詳細な実施内容は実施例６以降に示す。斜線
部分Ａ，Ｃのオーバーシュートを抑制するためにリンギ
ング防止回路２１が動作すると制動係数が大きくなるた
め、図２８（ａ）に示した斜線部分Ｂ，Ｄの振動が小さ
くなり、振動のピーク電圧が電圧ＶH，ＶLにそれぞれ接
近する。

【００４４】このようなリンギング防止回路２１を通過
した後、リンギング防止回路２１の出力端子２１ｂに現
れる波形は図２に示すようなリンギングが抑制された波
形となる。その後、ピンエレクトロニクスコンパレータ
の入力端子１１ａに入力される。入力された信号の電圧
Ｖriは、図２５に示したようなピンエレクトロニクスコ
ンパレータ１１のしきい値電圧ＶHth，ＶLthと比較され
る。比較した結果、ピンエレクトロニクスコンパレータ
１１は、図２７（ｂ）に示す波形をピンエレクトロニク
スコンパレータの出力端子１１ｂから出力し、ピンエレ
クトロニクス制御回路１３がその出力を受け取り、図２
５に示した半導体試験装置６で処理可能な信号に変換し
て内部へ伝える。

【００４５】以上のようなリンギング防止回路２１を半
導体試験装置のピンエレクトロニクスカード７の前段の
ＤＵＴボード２０に挿入することで、伝送路４で混入さ
れたリンギング等のノイズを除去することが可能にな
り、ピンエレクトロニクスコンパレータの誤動作が防止
できる。

【００４６】実施例２．次に、この発明の第２実施例に
ついて図３を用いて説明する。図３はこの発明の第２実
施例によるピンエレクトロニクスカードの構成を説明す
るための概念図である。図３には、従来のＤＵＴボード
２と第２実施例による半導体試験装置のピンエレクトロ
ニクスカード２２とについて、半導体装置の試験を行う
際のそれらの接続関係を示している。

【００４７】図３において、２１はピンエレクトロニク
スカード２２の入力端子２１の近傍に設けられリレーＫ
１を介してコネクタ８に接続された入力端子２１ａとピ
ンエレクトロニクスコンパレータの入力端子１１ａに接
続された出力端子２１ｂとを持つリンギング防止回路、
Ｋ２はコネクタ８に接続された一方端とピンエレクトロ
ニクスドライバの出力端子１２ｂに接続された他方端と
を持つリレーであり、その他図２５と同一符号のものは
図２５の同一符号の部分と同一または相当する部分を示
す。

【００４８】図３に示したピンエレクトロニクスカード
２２が図２６に示したピンエレクトロニクスカードと異
なる点は、リレーＫ１とピンエレクトロニクスコンパレ
ータの入力端子１１ａとの間にリンギング防止回路２１
を挿入したことと、ピンエレクトロニクスドライバの出
力端子１２ｂをリレーＫ２を介してコネクタ８に接続さ
れている点である。ピンエレクトロニクスドライバの出
力端子１２ｂをリレーＫ２を介してコネクタに接続した
のは、ピンエレクトロニクスドライバが動作するときに
は、リンギング防止回路２１の入力端子２１ａとピンエ
レクトロニクスドライバの出力端子１２ｂを接続させな
いためである。仮に、ピンエレクトロニクスドライバの
出力端子１２ｂの電圧がリンギング防止回路２１の動作
電圧になったときでも、リンギング防止回路２１が動作
して電流を供給することがないようにするためである。
従って、リレーＫ１，Ｋ２は相補的に動作させることが
必要である。また、リンギング防止回路２１は、その出
力にリンギングが発生しないようにピンエレクトロニク
スコンパレータの入力端子１１ａの近傍に設けるのが適
当である。

【００４９】次に動作について説明する。半導体装置の
出力回路８からの信号は出力のみで、半導体試験装置の
ピンエレクトロニクスカード２２内部のリレーＫ２はオ
フ（開）、リレーＫ１はオン（閉）の状態とする。

【００５０】例えば、被測定デバイス１の出力回路から
図２７（ａ）に示す波形（Ｌレベル電圧ＶL，Ｈレベル
電圧ＶH）が出力され、伝送路４を通過中にリンギング
等のノイズが付加されリンギング防止回路２１の入力端
子２１ａに伝達されたときには図２８に示す波形になっ
たとする。ここで、入力端子２１ａの電圧をＶriとし
て、電圧ＶriをＧＮＤを基準とした電圧とする。リンギ
ング防止回路２１は、Ｖri＞ＶH＋ΔＶとＶri＜ＶL−Δ
Ｖのときに動作し、図２８（ａ）に示した斜線部分Ａ，
Ｃのオーバーシュートを抑制するために電流の供給を行
う。なお、リンギング防止回路２１の詳細な実施内容は
実施例６以降に示す。斜線部分Ａ，Ｃのオーバーシュー
トを抑制するためにリンギング防止回路２１が動作する
と制動係数が大きくなるため、図２８（ａ）に示した斜
線部分Ｂ，Ｄの振動が小さくなり、振動のピーク電圧が
電圧ＶH，ＶLにそれぞれ接近する。

【００５１】このようなリンギング防止回路２１を通過
した後、リンギング防止回路２１の出力端子２１ｂに現
れる波形は図２に示すようなリンギングが抑制された波
形となる。その後、ピンエレクトロニクスコンパレータ
の入力端子１１ａに入力される。入力された信号の電圧
Ｖriは、図２５に示したようなピンエレクトロニクスコ
ンパレータ１１のしきい値電圧ＶHth，ＶLthと比較され
る。比較した結果、ピンエレクトロニクスコンパレータ
１１は、図２７（ｂ）に示す波形をピンエレクトロニク
スコンパレータの出力端子１１ｂから出力し、ピンエレ
クトロニクス制御回路１３がその出力を受け取り、図２
５に示した半導体試験装置６で処理可能な信号に変換し
て内部へ伝える。

【００５２】以上のようなリンギング防止回路２１を半
導体試験装置のピンエレクトロニクスコンパレータ１１
の入力端子１１ａの前段に挿入することで、伝送路４で
混入したリンギング等のノイズを除去することが可能に
なり、ピンエレクトロニクスコンパレータ１１の誤動作
を防止することができる。また、リンギング防止回路２
１を半導体試験装置のピンエレクトロニクスカード２２
に内蔵することで、被測定デバイスの種類に対応したア
プリケーション毎に準備されるＤＵＴボードの全てにリ
ンギング防止回路２１を設置する必要がなくなり経済的
である。

【００５３】実施例３．次に、この発明の第３実施例に
ついて図４及び図５を用いて説明する。図４はこの発明
の第３実施例によるピンエレクトロニクスカードの構成
を説明するための概念図である。図４には、この発明の
第２実施例によるリンギング防止回路２１と高インピー
ダンス変換回路２４を内蔵したＤＵＴボード２３と従来
の半導体試験装置のピンエレクトロニクスカード７とに
ついて、半導体装置の試験を行う際のそれらの接続関係
を示している。

【００５４】図４に示したＤＵＴボード２３は、図１に
示した第１実施例によるＤＵＴボード２０に対して、さ
らに高インピーダンス変換回路２４を内蔵したことを特
徴とする。高インピーダンス変換回路２４はリンギング
防止回路２１の前段に挿入される。高インピーダンス変
換回路２４はＤＵＴボード２３に内蔵され伝送路４に接
続された一方端２４ａとリンギング防止回路２１の入力
端子２１ａに接続された他方端２４ｂとを有している。
図４において、図１と同一符号のものは図１の同一符号
の部分と同一または相当する部分を示す。リンギング防
止回路２１の前段に高インピーダンス変換回路２４を挿
入することで、リンギング防止回路２１から伝送路４側
を見たときのインピーダンスが高インピーダンス変換回
路２４を挿入する前に比べて大きくなる。

【００５５】次に動作について説明する。被測定デバイ
ス１の出力回路からの信号は出力信号のみで、半導体試
験装置のピンエレクトロニクスカード７内部のリレーＫ
１はオン（閉）の状態とする。

【００５６】被測定デバイス１の出力回路から図２７
（ａ）に示す波形が出力され、伝送路４を通過し、高イ
ンピーダンス変換回路２４で高インピーダンスに変換さ
れ、伝送路４等を通過中にリンギング等のノイズが付加
されリンギング防止回路入力端子２１ａで図２８（ａ）
に示す波形になったとする。

【００５７】リンギング防止回路２１は、第１実施例で
説明したのと同様の動作を行い、リンギング防止回路２
１の入力端子２１ａに図２８（ａ）に示す信号が入力す
ると、Ｖri＞ＶH＋ΔＶとＶri＜ＶL−ΔＶのときリンギ
ング防止回路２１が動作する。

【００５８】その後、図３のピンエレクトロニクスドラ
イバ・コンパレータ１０のピンエレクトロニクスコンパ
レータ入力端子１１ａに入力され、図２６に示したピン
エレクトロニクスコンパレータ１１のしきい値電圧ＶHt
h，ＶLthで比較される。比較された図２７（ｂ）に示す
波形はピンエレクトロニクスコンパレータ出力端子１１
ｂよりピンエレクトロニクス制御回路１３へ出力され
る。

【００５９】以上のようなリンギング防止回路２１を半
導体試験装置のピンエレクトロニクスカード７の前段に
接続されるＤＵＴボード２３に挿入することで、伝送路
４で混入されたリンギング等のノイズを除去することが
可能になり、ピンエレクトロニクスドライバ・コンパレ
ータ中のピンエレクトロニクスコンパレータの誤動作を
防止することができる。

【００６０】リンギング防止回路２１の前段に高インピ
ーダンス変換回路２４を挿入することで、リンギング防
止回路２１が動作して電流を供給する際に伝送路４へ流
れ込む電流が小さくなる。そのため、リンギング防止回
路２１の電流帰還量を小さくすることができる。高イン
ピーダンス変換回路の一例を図５に示す。図５に示した
高インピーダンス変換回路は、その一方端２４ａと他方
端２４ｂとの間に抵抗Ｒ１を接続したものである。

【００６１】実施例４．次に、この発明の第４実施例に
ついて図２、図５及び図６を用いて説明する。図６はこ
の発明の第４実施例によるピンエレクトロニクスカード
の構成を説明するための概念図である。図６には、従来
のＤＵＴボード２と第４実施例による半導体試験装置の
ピンエレクトロニクスカード２５とについて、半導体装
置の試験を行う際のそれらの接続関係を示している。

【００６２】図６に示したピンエレクトロニクスカード
２５は、図３に示したピンエレクトロニクスカード２２
のリンギング防止回路２１の前段に高インピーダンス変
換回路２４を挿入して構成されている。

【００６３】高インピーダンス変換回路２４はピンエレ
クトロニクスカード２５に内蔵されリレーＫ１の他方端
に接続された一方端２４ａとリンギング防止回路２１の
入力端子２１ａに接続された他方端２４ｂとを有してい
る。図６において、図３と同一符号のものは図３の同一
符号の部分と同一または相当する部分を示す。リンギン
グ防止回路２１の前段に高インピーダンス変換回路２４
を挿入することで、リンギング防止回路２１からピンエ
レクトロニクスカード２５のコネクタ８側を見たときの
インピーダンスが高インピーダンス変換回路２４を挿入
する前に比べて大きくなる。

【００６４】次に動作について説明する。被測定デバイ
ス１の出力回路からの信号は出力のみで、半導体試験装
置のピンエレクトロニクスカード２５内部のリレーＫ２
はオフ（開）、リレーＫ１はオン（閉）の状態とする。

【００６５】リンギング防止回路２１は、第２実施例で
説明したのと同様の動作を行い、リンギング防止回路２
１の入力端子２１ａに図２８（ａ）に示す信号が入力す
ると、Ｖri＞ＶH＋ΔＶとＶri＜ＶL−ΔＶのときリンギ
ング防止回路２１が動作する。

【００６６】このようなリンギング防止回路２１を通過
した後、リンギング防止回路２１の出力端子２１ｂに現
れる波形は図２に示すようなリンギングが抑制された波
形となる。その後、ピンエレクトロニクスコンパレータ
の入力端子１１ａに入力される。入力された信号の電圧
Ｖriは、図２５に示したようなピンエレクトロニクスコ
ンパレータ１１のしきい値電圧ＶHth，ＶLthと比較され
る。比較した結果、ピンエレクトロニクスコンパレータ
１１は、図２７（ｂ）に示す波形をピンエレクトロニク
スコンパレータの出力端子１１ｂから出力し、ピンエレ
クトロニクス制御回路１３がその出力を受け取り、図２
５に示した半導体試験装置６で処理可能な信号に変換し
て内部へ伝える。

【００６７】以上のようなリンギング防止回路２１をピ
ンエレクトロニクスドライバ・コンパレータ１０のピン
エレクトロニクスコンパレータの入力の前段に挿入する
ことで、伝送路４で混入されたリンギング等のノイズを
除去することが可能になり、ピンエレクトロニクスコン
パレータの誤動作を防止することができる。

【００６８】リンギング防止回路２１を半導体試験装置
のピンエレクトロニクスカード２５に内蔵することで、
被測定デバイスの種類に対応したアプリケーション毎に
準備されるＤＵＴボードの全てにリンギング防止回路２
１を設置する必要がなくなり経済的である。

【００６９】リンギング防止回路２１の前段に高インピ
ーダンス変換回路２４を挿入することで、リンギング防
止回路２１が動作して電流を供給する際にコネクタ８か
ら外部へ流れ出す電流が小さくなる。そのため、リンギ
ング防止回路２１の電流帰還量を小さくすることができ
る。高インピーダンス変換回路２４には図５に示したも
のを用いる。

【００７０】実施例５．次に、この発明の第５実施例に
よる半導体装置について図７を用いて説明する。図７は
この発明の第５実施例による半導体装置の構成を示す概
念図である。図７に示した半導体装置２６には、リンギ
ング防止回路２１が出力ピン１５の近傍に配設されてい
る。第５実施例による半導体装置２６が、図２９に示し
た半導体装置１４と異なる点は、出力バッファ１６に代
えて、リンギング防止回路２１が用いられている点であ
る。リンギング防止回路２１内には、第６実施例以降で
詳細に説明するように、入力端子２１ａと出力端子２１
ｂ間に緩衝増幅器が設けられているため、出力バッファ
を省くことができる。

【００７１】図７において、２６は半導体装置、１５は
半導体装置２６の出力ピン、２１は入力端子２１ａと出
力ピン１５に接続された出力端子２１ｂとを有し出力ピ
ン１５にリンギングが除去された出力信号を与えるリン
ギング防止回路、１７はリンギング防止回路２１の入力
端子２１ａに接続された伝送路、１８は伝送路１７が伝
送する信号を発生している出力段前段回路である。伝送
路１７は、半導体装置２６内に形成される配線で、アル
ミニウム、ポリシリコン等の配線を含み、出力ピン１５
は、パッド等であってもよい。

【００７２】次に動作について説明する。半導体装置２
６の出力段前段回路１８から、例えば図２７（ａ）に示
す波形を有する出力信号が出力され、半導体装置２６の
内部配線からなる伝送路１７を通過して、リンギング防
止回路２１の入力端子２１ａに伝達される。出力信号が
伝送路１７等を通過中にリンギング等のノイズが付加さ
れリンギング防止回路の入力端子２１ａに到達したとき
には図２８（ａ）に示す波形になったとする。入力端子
２１ａの電圧をＶriとして、電圧ＶriをＧＮＤを基準と
した電圧とする。

【００７３】リンギング防止回路２１では、Ｖri＞ＶH
＋ΔＶとＶri＜ＶL−ΔＶのときに動作し、図２８
（ａ）に示した斜線部分Ａ，Ｃのオーバーシュートを抑
制するために電流の供給を行う。なお、リンギング防止
回路２１の詳細な実施内容は実施例６以降に示す。斜線
部分Ａ，Ｃのオーバーシュートを抑制するためにリンギ
ング防止回路２１が動作すると制動係数が大きくなるた
め、図２８（ａ）に示した斜線部分Ｂ，Ｄの振動が小さ
くなり、振動のピーク電圧が電圧ＶH，ＶLにそれぞれ接
近する。その後、リンギング防止回路２１の出力端子２
１ｂから半導体装置２６の出力ピン１５に図２に示した
ような波形を有する出力信号が伝達される。

【００７４】以上のようなリンギング防止回路２１を半
導体装置２６の出力部分に挿入することで、伝送路１７
で混入されたリンギング等のノイズを除去することが可
能になる。

【００７５】実施例６．次に、この発明の第６実施例に
よるリンギング防止回路について図８から図１２を用い
て説明する。図８は、リンギング防止回路２１の構成を
示すブロック図である。図８において、３０はリンギン
グ防止回路２１の入力端子２１ａに接続した入力端子と
リンギング防止回路２１の出力端子２１ｂに接続した出
力端子とを有する緩衝増幅器、３１は緩衝増幅器３０の
出力端子に接続された反転入力端子と基準電源Ｅ１に接
続された非反転入力と出力端子とを有し緩衝増幅器３０
の出力が基準電源Ｅ１の電圧より小さいか否かを比較す
る低電位側コンパレータ（以下Ｌ側コンパレータとい
う。）、３３はＬ側コンパレータ３１の出力端子から与
えられる信号に応じて緩衝増幅器３０の入力端子に電流
を供給する低電位側電流供給回路（以下Ｌ側電流供給回
路という。）、３２は緩衝増幅器３０の出力端子に接続
された反転入力端子と基準電源Ｅ２に接続された非反転
入力端子と出力端子とを有し緩衝増幅器３０の出力が基
準電源Ｅ２の電圧より大きいか否かを比較する高電位側
コンパレータ（以下Ｈ側コンパレータという。）、３４
はＨ側コンパレータ３２の出力端子から与えられる信号
に応じて緩衝増幅器３０の入力端子から電流を供給する
高電位側電流供給回路（以下Ｈ側電流供給回路とい
う。）であり、その他図１と同一符号のものは図１の同
一符号の部分と同一または相当する部分を示す。緩衝増
幅器３０は、通常ゲイン１で使用する。しかし、緩衝増
幅器３０のゲインは、入力に接続される回路と出力に接
続される回路の仕様に応じて決定されるので、ゲイン１
に限定されるものではない。

【００７６】次に動作について説明する。リンギング防
止回路２１の入力端子２１ａの電圧をＧＮＤを基準とす
ると電圧Ｖri、リンギング等のノイズが付加された波形
のＬ側の収束した電圧（基底線）をＧＮＤを基準とする
電圧ＶL、リンギング等のノイズが付加された波形のＨ
側の収束した電圧（頂部線）をＧＮＤを基準とする電圧
ＶH、基準電源Ｅ１の電圧をＶL−ΔＶ、基準電源Ｅ２の
電圧をＶH＋ΔＶとする。そして、これらの電圧の間に
は、ＶL-ΔＶ＜ＶL＜ＶH＜ＶH＋ΔＶの関係があるもの
とする。ここでΔＶは、Ｌ側コンパレータ３１とＨ側コ
ンパレータ３２の最大オフセット電圧をＶosとするとき
ΔＶ＞Ｖosのように設定される。

【００７７】リンギング防止回路２１の入力端子２１ａ
に図２８（ａ）に示すリンギング等のノイズが付加され
た波形が入力された時、リンギング防止回路２１の出力
側では、緩衝増幅器３０で低インピーダンスになりゲイ
ン１の緩衝増幅器３０の出力の電圧はＶriになる。

【００７８】Ｖri＜ＶL−ΔＶのとき、Ｌ側コンパレー
タ３１の出力はＨレベルとなり、Ｌ側電流供給回路３３
を動作させ緩衝増幅器３０の前段に電流を供給する。

【００７９】Ｖri＞ＶL−ΔＶのとき、Ｌ側コンパレー
タ３１の出力はＬレベルとなり、Ｌ側電流供給回路３３
を動作させず緩衝増幅器３０の前段に電流を供給させな
い。

【００８０】Ｖri＜ＶH＋ΔＶのとき、Ｈ側コンパレー
タ３２の出力はＨレベルとなり、Ｈ側電流供給回路３４
を動作させず緩衝増幅器３０の前段に電流を供給させな
い。

【００８１】Ｖri＞ＶH＋ΔＶのとき、Ｈ側コンパレー
タ３２の出力はＬレベルとなり、Ｈ側電流供給回路３４
を動作させ緩衝増幅器３０の前段に電流（負電流）を供
給する。

【００８２】以上の動作をまとて表１に示す。

【００８３】

【表１】

【００８４】このようにして、リンギング防止回路２１
は図２８（ａ）の斜線部分Ａ，Ｃを除去する。そのとき
斜線部分Ｂ，Ｄは、斜線部分Ａ，Ｃを除去する際に、制
動係数が大きくなるため、図２８（ａ）に示した斜線部
分Ｂ，Ｄの振動が小さくなり、振動のピーク電圧がによ
ってＶHとＶLに接近する。このようなリンギング防止回
路２１を通過した後の出力端子２１ｂの波形は図２のよ
うにＶH＋ΔＶとＶL−ΔＶで制限された波形になる。

【００８５】ディジタル波形を伝達する伝送路の後にこ
のリンギング防止回路２１を挿入すれば、リンギング等
の電圧ノイズを防止し、次段に続く回路等に誤動作を極
力押さえることができる。

【００８６】次に、緩衝増幅器について図１０から図１
２、図３２及び図３３を用いて説明する。図１０はエミ
ッタホロワ型の緩衝増幅器の構成を示す回路図である。
図１０（ａ）、図１０（ｂ）にそれぞれ回路構成が異な
る緩衝増幅器の構成を示している。

【００８７】図１０（ａ）において、３５は緩衝増幅器
の入力端子、４５は緩衝増幅器の出力端子、Ｑ８０は入
力端子３５に接続されたベースと負電源電圧Ｅｍが与え
られるエミッタとコレクタとを有するｎｐｎ形バイポー
ラトランジスタ、３６は正電源電圧Ｅｐが与えられるノ
ードに接続され所定の電流Ｉ１を出力する定電流源、Ｒ
５０は正電源電圧Ｅｐが与えられるノードに定電流源３
６を介して接続された一方端とｎｐｎ形バイポーラトラ
ンジスタＱ８０のコレクタに接続された他方端とを有す
る抵抗、Ｑ８１はｎｐｎ形バイポーラトランジスタＱ８
０のコレクタに接続されたベースと負電源電圧Ｅｍが与
えられるエミッタと緩衝増幅器の出力端子４５に接続さ
れたコレクタとを有するｎｐｎ形バイポーラトランジス
タ、３７は正電源電圧Ｅｐが与えられるノードに接続さ
れ所定の電流Ｉ２を出力する定電流源、Ｒ５１は定電流
源３７に接続された一方端と出力端子４５に接続された
他方端とを有する抵抗である。

【００８８】図１０（ｂ）において、３５は緩衝増幅器
の入力端子、４５は緩衝増幅器の出力端子、Ｑ８２は入
力端子３５に接続されたベースと負電源電圧Ｅｍが与え
られるエミッタとコレクタとを有するｎｐｎ形バイポー
ラトランジスタ、Ｒ５２は正電源電圧Ｅｐが与えられる
一方端とトランジスタＱ８２のコレクタに接続された他
方端とを有する抵抗、Ｑ８３はトランジスタＱ８２のコ
レクタに接続されたベースと負電源電圧Ｅｍが与えられ
るエミッタと出力端子４５に接続されたコレクタとを有
するｎｐｎ形バイポーラトランジスタ、Ｒ５３は正電源
電圧Ｅｐが与えられるノードに接続された一方端と出力
端子４５に接続された他方端とを有する抵抗である。

【００８９】図１０（ａ）及び図１０（ｂ）に示した緩
衝増幅器の各々は、主に、低電位側のリンギングに対応
できる。高電位側のリンギングには、リンギング防止回
路２１の出力電流がＩ２以下の範囲で対応することがで
きる。

【００９０】また、図１０に示したと同様の回路をＭＯ
Ｓトランジスタを用いて構成することもできる。図３２
はソースホロワ型の緩衝増幅器の構成を示す回路図であ
る。図３２（ａ）、図３２（ｂ）にそれぞれ回路構成が
異なる緩衝増幅器の構成を示している。

【００９１】図３２（ａ）において、３５は緩衝増幅器
の入力端子、４５は緩衝増幅器の出力端子、Ｑ９０は入
力端子３５に接続されたゲートと負電源電圧Ｅｍが与え
られるソースとドレインとを有するｎチャネルＭＯＳト
ランジスタ、７６は正電源電圧Ｅｐが与えられるノード
に接続され所定の電流Ｉ１を出力する定電流源、Ｒ６０
は正電源電圧Ｅｐが与えられるノードに定電流源７６を
介して接続された一方端とｎチャネルＭＯＳトランジス
タＱ９０のドレインに接続された他方端とを有する抵
抗、Ｑ９１はｎチャネルＭＯＳトランジスタＱ９０のド
レインに接続されたゲートと負電源電圧Ｅｍが与えられ
るソースと緩衝増幅器の出力端子４５に接続されたドレ
インとを有するｎチャネルＭＯＳトランジスタ、７７は
正電源電圧Ｅｐが与えられるノードに接続され所定の電
流Ｉ２を出力する定電流源、Ｒ６１は定電流源７７に接
続された一方端と出力端子４５に接続された他方端とを
有する抵抗である。

【００９２】図３２（ｂ）において、３５は緩衝増幅器
の入力端子、４５は緩衝増幅器の出力端子、Ｑ９２は入
力端子３５に接続されたゲートと負電源電圧Ｅｍが与え
られるソースとドレインとを有するｎチャネルＭＯＳト
ランジスタ、Ｒ６２は正電源電圧Ｅｐが与えられる一方
端とトランジスタＱ９２のドレインに接続された他方端
とを有する抵抗、Ｑ９３はトランジスタＱ９２のドレイ
ンに接続されたゲートと負電源電圧Ｅｍが与えられるソ
ースと出力端子４５に接続されたドレインとを有するｎ
チャネルＭＯＳトランジスタ、Ｒ６３は正電源電圧Ｅｐ
が与えられるノードに接続された一方端と出力端子４５
に接続された他方端とを有する抵抗である。図３２
（ａ）及び図３２（ｂ）に示した緩衝増幅器の各々も、
主に、低電位側のリンギングに対応できる。高電位側の
リンギングには、リンギング防止回路２１の出力電流が
Ｉ２以下の範囲で対応することができる。

【００９３】図１１及び図１２は、演算増幅器を用いた
緩衝増幅器の構成を示す概念図及び回路図である。図１
１（ａ）において、３５は緩衝増幅器の入力端子、４５
は緩衝増幅器の出力端子、３８は入力端子３５に接続さ
れた非反転入力端子と出力端子４５に接続された反転入
力端子と出力端子４０とを有する差動入力段、４１は差
動入力段の出力端子４０に接続された入力端子４２と出
力端子４５とを有する出力段である。

【００９４】出力段４１の回路構成は、図１１（ｂ）に
示されている。図１１（ｂ）に示した出力段はプッシュ
プル型である。図１１（ｂ）において、Ｑ８４は入力端
子４２に接続されたベースと負電源電圧Ｅｍが与えられ
るエミッタとコレクタとを有するｎｐｎ形バイポーラト
ランジスタ、Ｄ１０はトランジスタＱ８４のコレクタに
接続されたカソードとアノードとを有するダイオード、
４３は正電源電圧Ｅｐが与えられるノードに接続され所
定の電流Ｉを出力する定電流源、Ｄ１１はダイオードＤ
１０のアノードに接続されたカソードと定電流源４３に
接続されたアノードを有するダイオード、Ｑ８５はトラ
ンジスタＱ８４のコレクタに接続されたベースと負電源
電圧Ｅｍが与えられるコレクタと出力端子４５に接続さ
れたエミッタとを有するｐｎｐ形バイポーラトランジス
タ、Ｑ８６は正電源電圧Ｅｐが与えられるコレクタと出
力端子４５に接続されたエミッタとダイオードＤ１１の
アノードに接続されたベースとを有するｎｐｎ形バイポ
ーラトランジスタである。

【００９５】また、図１１（ａ）に示した出力段４１の
回路構成は、図１２に示すようなものであってもよい。
図１２（ａ）に示した出力段は、トーテムポール型の出
力段の一例である。図１２（ａ）において、Ｑ８７は入
力端子４２に接続されたベースと負電源電圧Ｅｍが与え
られるエミッタとコレクタとを有するｎｐｎ形バイポー
ラトランジスタ、Ｄ１２はトランジスタＱ８７のコレク
タに接続されたカソードと出力端子４５に接続されたア
ノードとを有するダイオード、Ｒ５５は正電源電圧Ｅｐ
が与えられる一方端と他方端とを有する抵抗、Ｑ８８は
抵抗Ｒ５５の他方端に接続されたベースと正電源電圧Ｅ
ｐが与えられるコレクタと出力端子に接続されたエミッ
タとを有するｎｐｎ形バイポーラトランジスタである。
ここでは、抵抗Ｒ５５の他方端とダイオードＤ１２のカ
ソードとが接続されている。

【００９６】図１２（ｂ）に示した出力段は、トーテム
ポール型の出力段の他の例である。図１２（ｂ）におい
て図１２（ａ）と同一符号のものは図１２（ａ）の同一
符号の部分と同一または相当する部分である。図１２
（ｂ）において、Ｑ８９は入力端子４２に接続されたベ
ースと負電源電圧Ｅｍが与えられるエミッタとトランジ
スタＱ８７のベースに接続されたコレクタとを有するｎ
ｐｎ形バイポーラトランジスタ、Ｒ５６は出力端子４５
と入力端子４２との間に接続された抵抗、Ｄ１３は抵抗
Ｒ５５の他方端に接続されたアノードとダイオードＤ１
２のカソードに接続されたカソードとを有するダイオー
ドである。図１２（ａ）の出力段では、抵抗Ｒ５５の他
方端とダイオードＤ１２のカソードとが短絡されていた
が、図１２（ｂ）に示す出力段では、抵抗Ｒ５５の他方
端とダイオードＤ１２のカソードとはダイオードＤ１３
を介して接続されている。

【００９７】図３３は、演算増幅器を用いた緩衝増幅器
の構成を示す回路図である。図１１（ａ）に示した出力
段４１の回路構成の他の例は、図３３（ａ）、図３３
（ｂ）に示されている。図３３（ａ）において、Ｑ９４
は入力端子４２に接続されたゲートと負電源電圧Ｅｍが
与えられるソースとドレインとを有するｎチャネルＭＯ
Ｓトランジスタ、９１は正電源電圧Ｅｐが与えられるノ
ードに接続され所定の電流ＩをトランジスタＱ９４のド
レインに対して出力する定電流源、Ｑ９５はトランジス
タＱ９４のドレインに接続されたゲートと負電源電圧Ｅ
ｍが与えられるドレインと出力端子４５に接続されたソ
ースとを有するｐチャネルＭＯＳトランジスタ、Ｑ９６
は正電源電圧Ｅｐが与えられるドレインと出力端子４５
に接続されたソースとトランジスタＱ９４のドレインに
接続されたゲートとを有するｎチャネルＭＯＳトランジ
スタである。

【００９８】また、図３３（ｂ）において、Ｑ９７は入
力端子４２に接続されたゲートとソースとドレインとを
有するｎチャネルＭＯＳトランジスタ、Ｑ９８は負電源
電圧Ｅｍが与えられるソースとトランジスタＱ９７のソ
ースに接続されたドレインとトランジスタＱ９７のソー
スに接続されたゲートとを有するｎチャネルＭＯＳトラ
ンジスタ、９６は正電源電圧Ｅｐが与えられる接続点か
らトランジスタＱ９７のドレインに所定の電流を供給す
る定電流源、Ｑ９９は正電源電圧Ｅｐが与えられるドレ
インとトランジスタＱ９７のドレインに接続されたゲー
トと出力端子に接続されたソースとを有するｎチャネル
ＭＯＳトランジスタ、Ｑ１００は負電源電圧Ｅｍが与え
られるソースとトランジスタＱ９７のソースに接続され
たゲートと出力端子４５に接続されたドレインとを有す
るｎチャネルＭＯＳトランジスタである。

【００９９】なお、第６実施例においては、パルスの基
底線及び頂部線の両側に発生するリンギングを同時に取
り除くことが可能なリンギング防止回路について説明し
たが、例えば、頂部線側のリンギングだけが問題となる
場合には、図９に示すように図８に示したリンギング防
止回路２１からＬ側コンパレータ３１及びＬ側電流供給
回路３３を省略することもできる。基底線側についても
同様である。

【０１００】実施例７．以下、この発明の第７実施例に
よるリンギング防止回路について図１３を用いて説明す
る。図１３はこの発明の第７実施例によるリンギング防
止回路の構成を示す回路図である。

【０１０１】図１３において、４８はリンギング防止回
路２１Ａの正電源端子、４９はリンギング防止回路２１
Ａの負電源端子、５０は入力端子２１ａに接続された非
反転入力端子と出力端子２１ｂに接続された反転入力端
子と出力端子２１ｂに接続された出力端子とを有する演
算増幅器、Ｒ２は正電源端子４８に接続された一方端と
他方端とを有する抵抗、Ｑ１は抵抗Ｒ２の他方端に接続
されたコレクタと演算増幅器５０の非反転入力端子に接
続されたエミッタとＬ側コンパレータ３１の出力端子に
接続されたベースとを有するｎｐｎ形バイポーラトラン
ジスタ、Ｒ３は負電源端子４９に接続された一方端と他
方端とを有する抵抗、Ｑ２は抵抗Ｒ３の他方端に接続さ
れコレクタと演算増幅器５０の非反転入力端子に接続さ
れたエミッタとＨ側コンパレータの出力端子に接続され
たベースとを有するｐｎｐ形バイポーラトランジスタで
あり、その他図８と同一符号のものは図８の同一符号の
部分と同一または相当する部分を示す。なお、図１３に
示したＬ側コンパレータ３１及びＨ側コンパレータ３２
はいずれも正電源端子４８及び負電源端子４９に接続さ
れており、正電源端子４８及び負電源端子４９からリン
ギング防止回路２１Ａに供給される電圧で動作する。

【０１０２】図１３に示すように、Ｌ側電流供給回路３
３Ａは、抵抗Ｒ２とｎｐｎ形トランジスタＱ１で構成さ
れている。また、Ｈ側電流供給回路３４Ａは、抵抗Ｒ３
とｐｎｐ形トランジスタＱ２で構成されている。図１３
では、緩衝増幅器３０が図１１（ａ）に示したような演
算増幅器を用いたボルテージホロワで構成されている例
を示したが、それ以外の構成であっても良く、例えば図
１０に示したようなエミッタホロワを用いて構成するこ
ともでき同様の効果を奏する。

【０１０３】次に動作について説明する。電圧Ｖri、Ｖ
L、ＶH、ＶL−ΔＶ、ＶH＋ΔＶは、第６実施例と同様に
定義されているとする。また、正電源端子４８の電位を
Ｅｐ，負電源端子４９の電位をＥｍ、ｎｐｎ形トランジ
スタＱ１のコレクタ−エミッタ間電圧をＶce1、ｐｎｐ
形トランジスタＱ２のコレクタ−エミッタ間電圧をＶce
2、リンギング防止回路２１の入力端子２１ａの電圧を
Ｖinとする。尚、電圧Ｅｐ、Ｅｍ、ＶＬ、ＶＨ、ＶＬ−
ΔＶ、ＶＨ＋ΔＶの関係は、Ｅｐ＞ＶＨ＋ΔＶ＞ＶＨ＞
ＶＬ＞ＶＬ−ΔＶ＞Ｅｍとする。

【０１０４】リンギング防止回路２１Ａの入力端子２１
ａに図２８（ａ）に示すリンギング等のノイズが付加さ
れた波形が入力された時、出力の電位Ｖriは後述のよう
になる。

【０１０５】Ｖri＜ＶL−ΔＶのとき、Ｌ側コンパレー
タ３１の出力はＨレベルとなり、Ｌ側電流供給回路３３
Ａを動作させ緩衝増幅器３０の前段に電流を供給する。
このとき供給される電流Ｉｐは、Ｉｐ＝（Ｅｐ−Ｖin−
Ｖce1）／Ｒ２となる。

【０１０６】Ｖri＞ＶL−ΔＶのとき、Ｌ側コンパレー
タ３１の出力はＬレベルとなり、Ｌ側電流供給回路３３
Ａを動作させず緩衝増幅器３０の前段に電流を供給させ
ない。

【０１０７】Ｖri＜ＶH＋ΔＶのとき、Ｈ側コンパレー
タ３２の出力はＨレベルとなり、Ｈ側電流供給回路３４
Ａを動作させず緩衝増幅器３０の前段に電流を供給させ
ない。

【０１０８】Ｖri＞ＶH＋ΔＶのとき、Ｈ側コンパレー
タ３２の出力はＬレベルとなり、Ｈ側電流供給回路３４
Ａを動作させ緩衝増幅器３０の前段に電流（負電流）を
供給する。このとき供給される電流Ｉｍは、Ｉｍ＝−
（Ｖin−Ｅｍ−Ｖce2）／Ｒ３となる。

【０１０９】このようにして、リンギング防止回路２１
Ａは図２８（ａ）の斜線部分Ａ，Ｃを除去するように作
用する。そのとき斜線部分Ｂ，Ｄは、斜線部分Ａ，Ｃを
除去する際に、制動係数が大きくなるため、図２８
（ａ）に示した斜線部分Ｂ，Ｄの振動が小さくなり、振
動のピーク電圧がによってＶHとＶLに接近する。このよ
うなリンギング防止回路２１Ａを通過した後の出力端子
２１ｂの波形は図２のようにＶH＋ΔＶとＶL−ΔＶで制
限された波形になる。

【０１１０】ディジタル波形の伝送路の後にこのリンギ
ング防止回路を挿入すれば、リンギング等の電圧ノイズ
を防止し、次段に続く回路等に誤動作を極力押さえるこ
とができる。

【０１１１】第７実施例によるリンギング防止回路で
は、Ｒ２＝Ｒ３かつ（Ｅｐ−Ｖin−Ｖce1）≒（Ｖin−
Ｅｍ−Ｖce2）のときの各々の電流は、Ｉｐ＝Ｉｍとな
る。ところが（Ｅｐ−Ｖin−Ｖce1）と（Ｖin−Ｅｍ−
Ｖce2）の電圧に大きな差があったり、Ｈ側とＬ側のリ
ンギング等のノイズのレベルに大きな差がある場合は、
Ｒ２とＲ３を調整する必要がある。

【０１１２】実施例８．次に、この発明の第８実施例に
よるリンギング防止回路について図１４を用いて説明す
る。図１４はこの発明の第８実施例によるリンギング防
止回路の構成を示す回路図である。

【０１１３】第８実施例によるリンギング防止回路は、
第７実施例によるリンギング防止回路で用いたｎｐｎ形
バイポーラトランジスタＱ１及びｐｎｐ形バイポーラト
ランジスタＱ２に代えて、ｎチャネルＭＯＳトランジス
タＱ３及びｐチャネルＭＯＳトランジスタＱ４を用いて
いる。

【０１１４】図において、Ｌ側電流供給回路３３Ｂは抵
抗Ｒ２とｎチャネルＭＯＳトランジスタＱ３から構成さ
れている。トランジスタＱ３のソースは演算増幅器５０
の非反転入力端子に接続され、ドレインは抵抗Ｒ２の他
方端に接続され、ゲートはＬ側コンパレータ３１の出力
端子に接続されている。Ｈ側電流供給回路３４Ｂは抵抗
Ｒ３とｐチャネルトランジスタＱ４で構成されている。
トランジスタＱ４のソースは演算増幅器５０の非反転入
力端子に接続され、ドレインは抵抗Ｒ３の他方端に接続
され、ゲートはＨ側コンパレータ３２の出力端子に接続
されている。

【０１１５】次に動作について説明する。電位Ｖri、Ｖ
L、ＶH、ＶL−ΔＶ、ＶH＋ΔＶ、Ｅｐ、Ｅｍは第７実施
例と同様に定義されているものとする。ｎチャネルトラ
ンジスタＱ３のソース−ドレイン間電圧をＶsd3、ｐチ
ャネルトランジスタＱ４のソース−ドレイン間電圧をＶ
sd4、リンギング防止回路２１Ｂの入力端子２１ａの電
圧をＶinとする。

【０１１６】リンギング防止回路２１Ｂの入力端子２１
ａに図２８（ａ）に示すリンギング等のノイズが付加さ
れた波形が入力された時、リンギング防止回路２１Ｂの
出力側は、緩衝増幅器３０で低インピーダンスになりゲ
イン１の緩衝増幅器３０の出力の電圧がＶriになる。

【０１１７】Ｖri＜ＶL−ΔＶのとき、Ｌ側コンパレー
タ３１の出力はＨレベルとなり、Ｌ側電流供給回路３３
Ｂを動作させ緩衝増幅器３０の前段に電流を供給する。
このときのＬ側電流供給回路３３Ｂが供給する電流Ｉｐ
は、Ｉｐ＝（Ｅｐ−Ｖin−Ｖsd3）／Ｒ２となる。

【０１１８】Ｖri＞ＶL−ΔＶのとき、Ｌ側コンパレー
タ３１の出力はＬレベルとなり、Ｌ側電流供給回路３３
Ｂを動作させず緩衝増幅器３０の前段に電流を供給させ
ない。

【０１１９】Ｖri＜ＶH＋ΔＶのとき、Ｈ側コンパレー
タ３２の出力はＨレベルとなり、Ｈ側電流供給回路３４
Ｂを動作させず緩衝増幅器３０の前段に電流を供給させ
ない。

【０１２０】Ｖri＞ＶH＋ΔＶのとき、Ｈ側コンパレー
タ３２の出力はＬレベルとなり、Ｈ側電流供給回路３４
Ｂを動作させ緩衝増幅器３０の前段に電流（負電流）を
供給する。このときの電流Ｉｍは、Ｉｍ＝−（Ｖin−Ｅ
ｍ−Ｖsd4）／Ｒ３となる。

【０１２１】第８実施例のリンギング防止回路と第７実
施例のそれとは、使用されているトランジスタの種類が
異なるだけであり、第８実施例によるリンギング防止回
路を用いることにより、第７実施例によるリンギング防
止回路を用いたのと同等の効果が得られる。

【０１２２】実施例９．以下、この発明の第９実施例に
よるリンギング防止回路について図１５を用いて説明す
る。図１５は、この発明の第９実施例によるリンギング
防止回路の構成を示す回路図である。第９実施例による
リンギング防止回路２１Ｃと第７実施例７のリンギング
防止回路２１Ａとの違いは、抵抗Ｒ２，Ｒ３の調整を除
去するためにＬ側電流供給回路３３Ａを構成する抵抗Ｒ
２を定電流源５１に変更し、Ｈ側電流供給回路３４Ａを
構成する抵抗Ｒ３を定電流源５２に変更した点である。

【０１２３】図１５において、Ｌ側電流供給回路３３Ｃ
は定電流源５１とｎｐｎ形バイポーラランジスタＱ１か
ら構成されている。定電流源５１はトランジスタＱ１の
コレクタと正電源端子４８との間に接続されている。Ｈ
側電流供給回路３４Ｃは定電流源５２とｐｎｐ形バイポ
ーラトランジスタＱ２で構成されている。定電流源５２
は負電源端子４９とトランジスタＱ２のコレクタとの間
に接続されている。

【０１２４】次に動作について説明する。電位Ｖri、Ｖ
L、ＶH、ＶL−ΔＶ、ＶH＋ΔＶ、Ｅｐ、Ｅｍは第７実施
例と同様に定義されているものとする。

【０１２５】リンギング防止回路２１Ｃの入力端子２１
に図２８（ａ）に示すリンギング等のノイズが付加され
た波形が入力された時、リンギング防止回路２１Ｃの出
力側では、緩衝増幅器３０で低インピーダンスになりゲ
イン１の緩衝増幅器３０の出力の電位がＶriになる。

【０１２６】Ｖri＜ＶL−ΔＶのとき、Ｌ側コンパレー
タ３１の出力はＨレベルとなり、Ｌ側電流供給回路３３
Ｃを動作させ緩衝増幅器３０の前段に定電流Ｉｐを供給
する。

【０１２７】Ｖri＞ＶL−ΔＶのとき、Ｌ側コンパレー
タ３１の出力はＬレベルとなり、Ｌ側電流供給回路３３
Ｃを動作させず緩衝増幅器３０の前段に電流を供給させ
ない。

【０１２８】Ｖri＜ＶH＋ΔＶのとき、Ｈ側コンパレー
タ３２の出力はＨレベルとなり、Ｈ側電流供給回路３４
Ｃを動作させず緩衝増幅器３０の前段に電流を供給させ
ない。

【０１２９】Ｖri＞ＶH＋ΔＶのとき、Ｈ側コンパレー
タ３２の出力はＬレベルとなり、Ｈ側電流供給回路３４
Ｃを動作させ緩衝増幅器３０の前段に定電流（負電流）
Ｉｍを供給する。

【０１３０】第９実施例のリンギング防止回路２１Ｃと
第７実施例のリンギング防止回路２１Ａとは、トランジ
スタＱ１，Ｑ２のコレクタに電流を供給する手段が異な
るだけであり、第９実施例によるリンギング防止回路２
１Ｃを用いることにより、第７実施例によるリンギング
防止回路２１Ａを用いたのと同等の効果が得られる。第
９実施例によるリンギング防止回路２１Ｃでは、定電流
源５１，５２によって、第７実施例によるリンギング防
止回路２１Ａの抵抗Ｒ２，Ｒ３に必要であった抵抗値の
調整が不要になったが、供給する電流の大きさが決まっ
ているため、大きなリンギング等のノイズがある場合に
は電流能力が不足する場合がある。

【０１３１】実施例１０．次に、この発明の第１０実施
例によるリンギング防止回路について図１６を用いて説
明する。図１６はこの発明の第１０実施例によるリンギ
ング防止回路の構成を示す回路図である。

【０１３２】第１０実施例によるリンギング防止回路２
１Ｄは、第９実施例によるリンギング防止回路２１Ｃで
用いたｎｐｎ形バイポーラトランジスタＱ１及びｐｎｐ
形バイポーラトランジスタＱ２に代えて、ｎチャネルＭ
ＯＳトランジスタＱ３及びｐチャネルＭＯＳトランジス
タＱ４を用いている。

【０１３３】図において、Ｌ側電流供給回路３３Ｄは定
電流源５１とｎチャネルＭＯＳトランジスタＱ３から構
成されている。トランジスタＱ３のソースは演算増幅器
５０の非反転入力端子に接続され、ドレインは定電流源
５１に接続され、ゲートはＬ側コンパレータ３１の出力
端子に接続されている。Ｈ側電流供給回路３４Ｄは定電
流源５２とｐチャネルトランジスタＱ４で構成されてい
る。トランジスタＱ４のソースは演算増幅器５０の非反
転入力端子に接続され、ドレインは定電流源５２に接続
され、ゲートはＨ側コンパレータ３２の出力端子に接続
されている。

【０１３４】次に動作について説明する。電位Ｖri、Ｖ
L、ＶH、ＶL−ΔＶ、ＶH＋ΔＶ、Ｅｐ、Ｅｍは第９実施
例と同様に定義されているものとする。ｎチャネルＭＯ
ＳトランジスタＱ３のソース−ドレイン間電圧をＶsd
3、ｐチャネルＭＯＳトランジスタＱ４のソース−ドレ
イン間電圧をＶsd4、リンギング防止回路２１Ｄの入力
端子２１ａの電圧をＶinとする。

【０１３５】リンギング防止回路２１Ｄの入力端子２１
ａに図２８（ａ）に示すリンギング等のノイズが付加さ
れた波形が入力された時、リンギング防止回路２１Ｄの
出力側は、緩衝増幅器３０で低インピーダンスになりゲ
イン１の緩衝増幅器３０の出力の電圧がＶriになる。

【０１３６】Ｖri＜ＶL−ΔＶのとき、Ｌ側コンパレー
タ３１の出力はＨレベルとなり、Ｌ側電流供給回路３３
Ｄを動作させ緩衝増幅器３０の前段に定電流Ｉｐを供給
する。

【０１３７】Ｖri＞ＶL−ΔＶのとき、Ｌ側コンパレー
タ３１の出力はＬレベルとなり、Ｌ側電流供給回路３３
Ｄを動作させず緩衝増幅器３０の前段に電流を供給させ
ない。

【０１３８】Ｖri＜ＶH＋ΔＶのとき、Ｈ側コンパレー
タ３２の出力はＨレベルとなり、Ｈ側電流供給回路３４
Ｄを動作させず緩衝増幅器３０の前段に電流を供給させ
ない。

【０１３９】Ｖri＞ＶH＋ΔＶのとき、Ｈ側コンパレー
タ３２の出力はＬレベルとなり、Ｈ側電流供給回路３４
Ｄを動作させ緩衝増幅器３０の前段に定電流（負電流）
Ｉｍを供給する。

【０１４０】第１０実施例のリンギング防止回路２１Ｄ
と第９実施例のリンギング防止回路２１Ｃとは、使用さ
れているトランジスタの種類が異なるだけであり、第１
０実施例によるリンギング防止回路２１Ｄを用いること
により、第９実施例によるリンギング防止回路２１Ｃを
用いたのと同等の効果が得られる。

【０１４１】実施例１１．次に、この発明の第１１実施
例によるリンギング防止回路について図１７を用いて説
明する。図１７はこの発明の第１７実施例によるリンギ
ング防止回路の構成を示す回路図である。図１７におい
て、３３Ｅはｎｐｎ形トランジスタＱ５とｐｎｐ形トラ
ンジスタＱ６〜Ｑ８と抵抗Ｒ４〜Ｒ６から構成されたＬ
側電流供給回路、３４Ｅはｐｎｐ形トランジスタＱ９と
ｎｐｎ形トランジスタＱ１０〜Ｑ１２と抵抗Ｒ７〜Ｒ９
で構成されたＨ側電流供給回路であり、その他図１３と
同一符号のものは図１３の同一符号の部分と同一または
相当する部分である。

【０１４２】Ｌ側電流供給回路３３Ｅの構成について説
明する。トランジスタＱ５は、演算増幅器５０の出力端
子に接続されたエミッタと、Ｌ側コンパレータ３１の出
力端子に接続されたベースとコレクタとを有している。
抵抗Ｒ４は、トランジスタＱ５のコレクタに接続された
一方端と、他方端とを有している。トランジスタＱ６
は、抵抗Ｒ４の他方端に接続されたコレクタと、ベース
と、エミッタとを有している。抵抗Ｒ５は、正電源端子
４８に接続された一方端と、トランジスタＱ６のエミッ
タに接続された他方端とを有している。トランジスタＱ
７は、演算増幅器５０の非反転入力端子に接続されたコ
レクタと、エミッタと、トランジスタＱ６のベースに接
続されたベースとを有している。抵抗Ｒ６は、正電源端
子４８に接続された一方端と、トランジスタＱ７のエミ
ッタに接続された他方端とを有している。トランジスタ
Ｑ８は抵抗Ｒ４の他方端に接続されたベースと、トラン
ジスタＱ６のベースに接続されたエミッタと、負電源端
子４９に接続されたコレクタとを有している。

【０１４３】Ｈ側電流供給回路３４Ｅの構成について説
明する。トランジスタＱ９は演算増幅器５０の出力端子
に接続されたエミッタと、Ｈ側コンパレータ３２の出力
端子に接続されたベースと、コレクタとを有している。
抵抗Ｒ７は、トランジスタＱ９のコレクタに接続された
一方端と、他方端とを有している。トランジスタＱ１０
は、抵抗Ｒ７の他方端に接続されたコレクタと、ベース
と、エミッタとを有している。抵抗Ｒ８は、負電源端子
４９に接続された一方端と、トランジスタＱ１０のエミ
ッタに接続された他方端とを有している。トランジスタ
Ｑ１１は、演算増幅器５０の非反転入力端子に接続され
たコレクタと、トランジスタＱ１０のベースに接続され
たベースと、エミッタとを有している。抵抗Ｒ９は、負
電源端子４９に接続された一方端と、トランジスタＱ１
１のエミッタに接続された他方端とを有している。

【０１４４】次に動作について説明する。電位Ｖri、Ｖ
L、ＶH、ＶL−ΔＶ、ＶH＋ΔＶ、Ｅｐ、Ｅｍは第７実施
例と同様に定義されているものとする。

【０１４５】リンギング防止回路２１Ｅの入力端子２１
ａに図２８（ａ）に示すリンギング等のノイズが付加さ
れた波形が入力された時、リンギング防止回路２１Ｅの
出力側では、緩衝増幅器３０で低インピーダンスになり
ゲイン１の緩衝増幅器３０の出力が電位はＶriとする。

【０１４６】Ｖri＜ＶL−ΔＶのとき、Ｌ側コンパレー
タ３１の出力はＨレベルとなり、ｎｐｎ形トランジスタ
Ｑ５のベースに電流を供給し、トランジスタＱ５をオン
状態にする。トランジスタＱ６のベース，エミッタ間電
圧をＶbe6、トランジスタＱ８のベース，エミッタ間電
圧をＶbe8，トランジスタＱ７のベース，エミッタ間電
圧をＶbe7，トランジスタＱ５のコレクタに流れる電流
をＩｃ５、トランジスタＱ７のコレクタに流れる電流を
Ｉｃ７とする。このとき、Ｌ側電流供給回路３３Ｅは、
数１を満たす電流Ｉｃ７を緩衝増幅器３０の前段に供給
する。

【０１４７】

【数１】

【０１４８】このときリンギング等のノイズ電圧が大き
くなるほどＶriが小さくなり、Ｉｃ５は大きくなる。Ｉ
ｃ５が大きくなることによって、Ｉｃ７も大きくなり、
より多くの電流を緩衝増幅器３０の前段に供給する。

【０１４９】Ｖri＞ＶL−ΔＶのとき、Ｌ側コンパレー
タ３１の出力はＬレベルとなり、Ｌ側電流供給回路３３
Ｅを動作させず緩衝増幅器３０の前段に電流を供給させ
ない。

【０１５０】Ｖri＜ＶH＋ΔＶのとき、Ｈ側コンパレー
タ３２の出力はＨレベルとなり、Ｈ側電流供給回路３４
Ｅを動作させず緩衝増幅器３０の前段に電流を供給させ
ない。

【０１５１】Ｖri＞ＶH＋ΔＶのとき、Ｈ側コンパレー
タ３２の出力はＬレベルとなり、ｐｎｐ形トランジスタ
Ｑ９のベースに負の電流を供給し、トランジスタＱ９を
オン状態にする。トランジスタＱ１０のベース，エミッ
タ間電圧をＶbe10、トランジスタＱ１２のベース，エミ
ッタ間電圧をＶbe12，トランジスタＱ１１のベース，エ
ミッタ間電圧をＶbe11，トランジスタＱ９のコレクタに
流れる電流をＩｃ9、トランジスタＱ１１のコレクタに
流れる電流をＩｃ１１とする。このとき、Ｈ側電流供給
回路３４は、数２を満たす負の電流Ｉｃ１１を緩衝増幅
器３０の前段に供給する。

【０１５２】

【数２】

【０１５３】このときリンギング等のノイズ電圧が大き
くなるほどＶriが大きくなり、Ｉｃ９は大きくなる。Ｉ
ｃ９が大きくなることによって、Ｉｃ１１も大きくな
り、より多くの負の電流を緩衝増幅器３０の前段に供給
する。

【０１５４】このようにして、リンギング防止回路２１
Ｅは図２８（ａ）の斜線部分Ａ，Ｃを除去するように作
用する。そのとき斜線部分Ｂ，Ｄは、斜線部分Ａ，Ｃを
除去する際に、制動係数が大きくなるため、図２８
（ａ）に示した斜線部分Ｂ，Ｄの振動が小さくなり、振
動のピーク電圧がＶHとＶLに接近する。このようなリン
ギング防止回路２１Ｅを通過した後の出力端子２１ｂの
波形は図２のようにＶH＋ΔＶとＶL−ΔＶで制限された
波形になる。ディジタル波形の伝送路の後にこのリンギ
ング防止回路を挿入すれば、リンギング等の電圧ノイズ
を防止し、次段に続く回路等に誤動作を極力押さえるこ
とができる。

【０１５５】また、この発明では、リンギング等のノイ
ズの電圧レベルに応じた電流を緩衝増幅器３０の前段に
供給することができるので、大きな電圧ノイズの除去効
果がある。

【０１５６】実施例１２．次に、この発明の第１２実施
例によるリンギング防止回路について図１８を用いて説
明する。図１８は、この発明の第１２実施例によるリン
ギング防止回路の構成を示す回路図である。図１８にお
いて、３３ＦはｎチャネルＭＯＳトランジスタＱ１３と
ｐチャネルＭＯＳトランジスタＱ１４，Ｑ１５と抵抗Ｒ
１０〜Ｒ１２から構成されたＬ側電流供給回路、３４Ｆ
はｐチャネルＭＯＳトランジスタＱ１６とｎチャネルＭ
ＯＳトランジスタＱ１７，Ｑ１８と抵抗Ｒ１３〜Ｒ１５
で構成されたＨ側電流供給回路であり、その他図１１と
同一符号のものは図１１の同一符号の部分と同一または
相当する部分である。

【０１５７】次に動作について説明する。電位Ｖri、Ｖ
L、ＶH、ＶL−ΔＶ、ＶH＋ΔＶ、Ｅｐ、Ｅｍは第７実施
例と同様に定義されているものとする。リンギング防止
回路２１Ｆの入力端子２１ａに図２８（ａ）に示すリン
ギング等のノイズが付加された波形が入力された時、リ
ンギング防止回路２１Ｆの出力側では、緩衝増幅器３０
で低インピーダンスになりゲイン１の緩衝増幅器３０の
出力の電圧がＶriとなる。

【０１５８】Ｖri＜ＶL−ΔＶのとき、Ｌ側コンパレー
タ３１の出力はＨレベルとなり、ｎチャネルＭＯＳトラ
ンジスタＱ１３をオン状態にする。トランジスタＱ１３
のドレイン，ソース間電圧をＶds13、トランジスタＱ１
４のゲート−ソース間電圧をＶgs14，トランジスタＱ１
５のゲート−ソース間電圧をＶgs15，トランジスタＱ１
３のドレインに流れる電流をＩｄ１３、トランジスタＱ
１５のドレインに流れる電流をＩｄ１５とする。このと
き、Ｌ側リンギング防止回路３３Ｆは、数３を満たす電
流Ｉｄ１５を緩衝増幅器３０の前段に供給する。

【０１５９】

【数３】

【０１６０】このときリンギング等のノイズ電圧が大き
くなるほどＶriが小さくなり、Ｉｄ１３は大きくなる。
Ｉｄ１３が大きくなることによって、Ｉｄ１５も大きく
なり、より多くの電流を緩衝増幅器３０の前段に供給す
る。

【０１６１】Ｖri＞ＶL−ΔＶのとき、Ｌ側コンパレー
タ３１の出力はＬレベルとなり、Ｌ側電流供給回路３３
Ｆを動作させず緩衝増幅器３０の前段に電流を供給させ
ない。

【０１６２】Ｖri＜ＶH＋ΔＶのとき、Ｈ側コンパレー
タ３２の出力はＨレベルとなり、Ｈ側電流供給回路３４
Ｆを動作させず緩衝増幅器３０の前段に電流を供給させ
ない。

【０１６３】Ｖri＞ＶH＋ΔＶのとき、Ｈ側コンパレー
タ３２の出力はＬレベルとなり、ｐチャネルＭＯＳトラ
ンジスタＱ１６をオン状態にする。トランジスタＱ１６
のソース，ドレイン間電圧をＶsd16、トランジスタＱ１
７のゲート−ソース間電圧をＶgs17，トランジスタＱ１
８のゲート−ソース間電圧をＶgs18，トランジスタＱ１
６のドレインに流れる電流をＩｄ１６、トランジスタＱ
１８のドレインに流れる電流をＩｄ１８とする。このと
き、Ｈ側電流供給回路３４Ｆは、数４を満たす負の電流
Ｉｄ１８を緩衝増幅器３０の前段に供給する。

【０１６４】

【数４】

【０１６５】このときリンギング等のノイズ電圧が大き
くなるほどＶriが大きくなり、Ｉｄ１６は大きくなる。
Ｉｄ１６が大きくなることによって、Ｉｄ１８も大きく
なり、より多くの負の電流を緩衝増幅器３０の前段に供
給する。

【０１６６】このようにして、図２８（ａ）に示した斜
線部分Ａ，Ｃ及び斜線部分Ｂ，Ｄを除去するようにリン
ギング防止回路２１Ｆは作用し、リンギング防止回路２
１Ｆの出力端子２１ｂの波形は図２のようになる。

【０１６７】第１２実施例によるリンギング防止回路を
用いると、第１１実施例に示したリンギング防止回路を
用いた場合と同等の効果がある。

【０１６８】実施例１３．以下、この発明の第１３実施
例によるリンギング防止回路について図１９を用いて説
明する。図１９はこの発明の第１３実施例によるリンギ
ング防止回路の構成を示す回路図である。第１１及び第
１２実施例によるリンギング防止回路では、リンギング
防止回路２１Ｅ，２１Ｆの入力端子２１ａに入力される
波形は、ＶH−ＶLが一定でない場合やＥｐ−ＶLとＶH−
Ｅｍに差がある場合がある。例えば、第１２実施例によ
るリンギング防止回路２１Ｆでは、その時、緩衝増幅器
３０の前段に供給する電流Ｉｄ１５とＩｄ１８に大きな
ばらつきが生じるため、リンギング防止回路２１Ｆの入
力端子２１ａに入力される波形によって抵抗Ｒ１０〜Ｒ
１５やトランジスタＱ１４，Ｑ１５，Ｑ１７，Ｑ１８の
ゲート長とゲート幅を調整する必要がある。第１３実施
例によるリンギング防止回路は、このような調整を不要
にするよう構成されている。第１１実施例によるリンギ
ング防止回路と第１３実施例によるリンギング防止回路
とが異なる点は、第１３実施例によるリンギング防止回
路が抵抗Ｒ２３，Ｒ２４からなる中点電圧発生回路５５
を有し、トランジスタＱ２０とＱ２４のエミッタを中点
電圧Ｖｍに接続したことである。

【０１６９】図１９において、３３Ｇはｎｐｎ形トラン
ジスタＱ２０とｐｎｐ形トランジスタＱ２１〜Ｑ２３と
抵抗Ｒ１６〜Ｒ１８から構成されたＬ側電流供給回路、
３４Ｇはｐｎｐ形トランジスタＱ２４とｎｐｎ形トラン
ジスタＱ２５〜Ｑ２７と抵抗Ｒ２０〜Ｒ２２で構成され
たＨ側電流供給回路であり、その他図１３と同一符号の
ものは図１３の同一符号の部分と同一または相当する部
分である。なお、抵抗Ｒ１９とｐｎｐ形トランジスタで
構成されたダイオードＤ２０は、低温時のリンギング防
止回路２１Ｇの誤動作を防止するためのものである。

【０１７０】まず、Ｌ側電流供給回路３３Ｇの構成につ
いて説明する。トランジスタＱ２０は、中点電圧発生回
路５５から中間電圧Ｖｍを与えられるエミッタと、Ｌ側
コンパレータ３１の出力端子に接続されたベースと、コ
レクタとを有する。抵抗Ｒ１６は、トランジスタＱ２０
のコレクタに接続された一方端と、他方端とを有する。
トランジスタＱ２１は、抵抗Ｒ１６の他方端に接続され
たコレクタと、ベースと、エミッタとを有する。抵抗Ｒ
１７は、正電源端子４８に接続された一方端と、トラン
ジスタＱ２１のエミッタに接続された他方端とを有す
る。トランジスタＱ２３は、抵抗Ｒ１６の他方端に接続
されたベースと、負電源端子４９に接続されたコレクタ
と、トランジスタＱ２１のベースに接続されたエミッタ
とを有する。トランジスタＱ２２は、演算増幅器５０の
非反転入力端子に接続されたコレクタと、トランジスタ
Ｑ２１のベースに接続されたベースと、エミッタとを有
する。抵抗Ｒ１８は、正電源端子４８に接続された一方
端と、トランジスタＱ２２のエミッタに接続された他方
端とを有する。

【０１７１】なお、抵抗Ｒ１９の一方端は正電源端子４
８に接続され、抵抗Ｒ１９の他方端はダイオードＤ２０
のアノードに接続されている。また、ダイオードＤ２０
のカソードは、トランジスタＱ２３のエミッタに接続さ
れている。

【０１７２】次に、Ｈ側電流供給回路３４Ｇの構成につ
いて説明する。トランジスタＱ２４は、中点発生回路５
５から中間電圧Ｖｍを与えられるエミッタと、Ｈ側コン
パレータ３２の出力端子に接続されたベースと、コレク
タとを有する。抵抗Ｒ２０は、トランジスタＱ２４のコ
レクタに接続された一方端と、他方端とを有する。トラ
ンジスタＱ２５は、抵抗Ｒ２０の他方端に接続されたコ
レクタと、エミッタと、ベースとを有する。抵抗Ｒ２１
は、トランジスタＱ２５のエミッタに接続された一方端
と、負電源端子４９に接続された他方端とを有する。ト
ランジスタＱ２７は、トランジスタＱ２５のベースに接
続されたエミッタと、トランジスタＱ２５のコレクタに
接続されたベースと、正電源端子４８に接続されたコレ
クタとを有する。トランジスタＱ２６は、トランジスタ
Ｑ２５のベースに接続されたベースと、演算増幅器５０
の非反転入力端子に接続されたコレクタと、エミッタと
を有する。抵抗Ｒ２２は、負電源端子４９に接続された
一方端と、トランジスタＱ２６のエミッタに接続された
他方端とを有する。

【０１７３】なお、中点電圧発生回路５５は、正電源端
子４８に接続された一方端と、中点電圧Ｖｍを発生する
ためのノードＭに接続された他方端とを有する抵抗Ｒ２
３と、負電源端子４９に接続された一方端と、中点電圧
を発生するためのノードＭに接続された抵抗Ｒ２４とを
備えて構成されている。

【０１７４】次に動作について説明する。電位Ｖri、Ｖ
L、ＶH、ＶL−ΔＶ、ＶH＋ΔＶ、Ｅｐ、Ｅｍは第７実施
例と同様に定義されているものとする。

【０１７５】リンギング防止回路２１Ｇの入力端子２１
ａに図２８（ａ）に示すリンギング等のノイズが付加さ
れた波形が入力された時、リンギング防止回路２１Ｇの
出力側では、緩衝増幅器３０で低インピーダンスになり
ゲイン１の緩衝増幅器３０の出力が電位はＶriとする。

【０１７６】Ｖri＜ＶL−ΔＶのとき、Ｌ側コンパレー
タ３１の出力はＨレベルとなり、ｎｐｎ形トランジスタ
Ｑ２０のベースに電流を供給し、トランジスタＱ２０を
オン状態にする。トランジスタＱ２１のベース，エミッ
タ間電圧をＶbe21、Ｑ２３のベース，エミッタ間電圧を
Ｖbe23，トランジスタＱ２２のベース，エミッタ間電圧
をＶbe22，トランジスタＱ２０のコレクタに流れる電流
をＩｃ２０、トランジスタＱ２２のコレクタに流れる電
流をＩｃ２２とする。このとき、Ｌ側電流供給回路３３
Ｇは、数５を満たす電流Ｉｃ２２を緩衝増幅器３０の前
段に供給する。

【０１７７】

【数５】

【０１７８】Ｖri＞ＶL−ΔＶのとき、Ｌ側コンパレー
タ３１の出力はＬレベルとなり、Ｌ側電流供給回路３３
Ｇを動作させず緩衝増幅器３０の前段に電流を供給させ
ない。

【０１７９】Ｖri＜ＶH＋ΔＶのとき、Ｈ側コンパレー
タ３２の出力はＨレベルとなり、Ｈ側電流供給回路３４
Ｇを動作させず緩衝増幅器３０の前段に電流を供給させ
ない。

【０１８０】Ｖri＞ＶH＋ΔＶのとき、Ｈ側コンパレー
タ３２の出力はＬレベルとなり、ｐｎｐ形トランジスタ
Ｑ２４のベースに負の電流を供給し、トランジスタＱ２
４をオン状態にする。トランジスタＱ２５のベース，エ
ミッタ間電圧をＶbe25、Ｑ２７のベース，エミッタ間電
圧をＶbe27，トランジスタＱ２６のベース，エミッタ間
電圧をＶbe26，トランジスタＱ２４のコレクタに流れる
電流をＩｃ２４、トランジスタＱ２６のコレクタに流れ
る電流をＩｃ２６とする。このとき、Ｈ側電流供給回路
３３Ｇは、数６を満たす負の電流Ｉｃ２６を緩衝増幅器
３０の前段に供給する。

【０１８１】

【数６】

【０１８２】このようにして、リンギング防止回路２１
Ｇは図２８（ａ）の斜線部分Ａ，Ｃを除去するように作
用する。そのとき斜線部分Ｂ，Ｄは、斜線部分Ａ，Ｃを
除去する際に、制動係数が大きくなるため、図２８
（ａ）に示した斜線部分Ｂ，Ｄの振動が小さくなり、振
動のピーク電圧がによってＶHとＶLに接近する。このよ
うなリンギング防止回路２１Ｇを通過した後の出力端子
２１ｂの波形は図２のようにＶH＋ΔＶとＶL−ΔＶで制
限された波形になる。

【０１８３】ディジタル波形の伝送路の後にこのリンギ
ング防止回路を挿入すれば、リンギング等の電圧ノイズ
を防止し、次段に続く回路等に誤動作を極力押さえるこ
とができる。

【０１８４】第１３実施例によるリンギング防止回路２
１Ｇでは、入力端子２１ａに入力される波形の電圧Ｖri
が、Ｅｐ−Ｖos＜Ｖri＜Ｅｍ−Ｖosであれば、緩衝増幅
器３０の前段に常に一定の電流Ｉｃ２２，Ｉｃ２６を供
給することができる。

【０１８５】実施例１４．次に、この発明の第１４実施
例によるリンギング防止回路について図２０を用いて説
明する。図２０はこの発明の第１４実施例によるリンギ
ング防止回路の構成を示す回路図である。第１４実施例
によるリンギング防止回路は、第１３実施例によるリン
ギング防止回路２１Ｇで用いたバイポーラトランジスタ
Ｑ２０〜Ｑ２７に代えて、ＭＯＳトランジスタＱ３０〜
Ｑ３５を用いて構成したものである。

【０１８６】つまり、図２０に示したリンギング防止回
路２１Ｈは、第１２実施例で示したＣＭＯＳで構成され
たリンギング防止回路２１Ｆの問題を解消したものであ
る。第１４実施例によるリンギング防止回路２１Ｈが、
第１２実施例によるリンギング防止回路２１Ｆと異なる
点は、２つの抵抗からなる中点電圧発生回路を設けコン
パレータで制御されるＨ側及びＬ側電流供給回路のトラ
ンジスタのソースを中点電圧Ｖｍに接続したことであ
る。

【０１８７】図２０において、３３ＨはｎチャネルＭＯ
ＳトランジスタＱ３０とｐチャネルＭＯＳトランジスタ
Ｑ３１，Ｑ３２と抵抗Ｒ２５〜Ｒ２７から構成されたＬ
側電流供給回路、３４ＨはｐチャネルＭＯＳトランジス
タＱ３３とｎチャネルＭＯＳトランジスタＱ３４，Ｑ３
５と抵抗Ｒ２８〜Ｒ３０で構成されたＨ側電流供給回
路、５５は抵抗Ｒ２３，２４で構成された中点電圧発生
回路であり、その他図１３と同一符号のものは図１３の
同一符号の部分と同一または相当する部分である。

【０１８８】まず、Ｌ側電流供給回路３３Ｈの構成につ
いて説明する。トランジスタＱ３０は、中点電圧発生回
路５５から中点電圧Ｖｍを与えられるソースと、Ｌ側コ
ンパレータ３１の出力端子に接続されたゲートと、ドレ
インとを有する。抵抗Ｒ２５は、トランジスタＱ３０の
ドレインに接続された一方端と、他方端とを有する。ト
ランジスタＱ３１は、抵抗Ｒ２５の他方端に接続された
ドレインと、抵抗Ｒ２５の他方端に接続されたゲート
と、ソースとを有する。抵抗Ｒ２６は、正電源端子４８
に接続された一方端と、トランジスタＱ３１のソースに
接続された他方端とを有する。トランジスタＱ３２は、
トランジスタＱ３１のゲートに接続されたゲートと、演
算増幅器５０の非反転入力端子に接続されたドレイン
と、ソースとを有する。抵抗Ｒ２７は、正電源端子４８
に接続された一方端と、トランジスタＱ３２のソースに
接続された他方端とを有する。

【０１８９】次に、Ｈ側電流供給回路３４Ｈの構成につ
いて説明する。トランジスタＱ３３は、中点電圧発生回
路５５から中点電圧Ｖｍが与えられるソースと、Ｈ側コ
ンパレータ３２の出力端子に接続されたゲートと、ドレ
インとを有する。抵抗Ｒ２８は、トランジスタＱ３３の
ドレインに接続された一方端と、他方端とを有する。ト
ランジスタＱ３４は、抵抗Ｒ２８の他方端に接続された
ドレインと、抵抗Ｒ２８の他方端に接続されたゲート
と、ソースとを有する。抵抗Ｒ２９は、負電源端子４９
に接続された一方端と、トランジスタＱ３４のソースに
接続された他方端とを有する。トランジスタＱ３５は、
トランジスタＱ３４のゲートに接続されたゲートと、演
算増幅器５０の非反転入力端子に接続されたドレイン
と、ソースとを有する。抵抗Ｒ３０は、トランジスタＱ
３５のソースに接続された一方端と、負電源端子４９に
接続された他方端とを有する。

【０１９０】中点電圧発生回路５５は、正電源端子４８
に接続された一方端と、中点電圧Ｖｍを発生するための
ノードＭに接続された他方端とを有する抵抗Ｒ２３と、
負電源端子４９に接続された一方端と、中点電圧を発生
するためのノードＭに接続された抵抗Ｒ２４とを備えて
構成されている。

【０１９１】次に動作について説明する。電位Ｖri、Ｖ
L、ＶH、ＶL−ΔＶ、ＶH＋ΔＶ、Ｅｐ、Ｅｍは第７実施
例と同様に定義されているものとする。

【０１９２】リンギング防止回路２１Ｈの入力端子２１
ａに図２８（ａ）に示すリンギング等のノイズが付加さ
れた波形が入力された時、リンギング防止回路２１Ｈの
出力側では、緩衝増幅器３０で低インピーダンスになり
ゲイン１の緩衝増幅器３０の出力が電位はＶriとする。

【０１９３】Ｖri＜ＶL−ΔＶのとき、Ｌ側コンパレー
タ３１の出力はＨレベルとなり、ｎチャネルＭＯＳトラ
ンジスタＱ３０をオン状態にする。トランジスタＱ３０
のドレイン，ソース間電圧をＶds30、トランジスタＱ３
１のゲート−ソース間電圧をＶgs13，Ｑ３２のゲート−
ソース間電圧をＶgs32，Ｑ３０のドレインに流れる電流
をＩｄ３０、Ｑ３２のドレインに流れる電流をＩｄ３２
とする。このとき、Ｌ側電流供給回路３３Ｈは、数７を
満たす電流Ｉｄ３２を緩衝増幅器３０の前段に供給す
る。

【０１９４】

【数７】

【０１９５】Ｖri＞ＶL−ΔＶのとき、Ｌ側コンパレー
タ３１の出力はＬレベルとなり、Ｌ側電流供給回路３３
Ｈを動作させず緩衝増幅器３０の前段に電流を供給させ
ない。

【０１９６】Ｖri＜ＶH＋ΔＶのとき、Ｈ側コンパレー
タ３２の出力はＨレベルとなり、Ｈ側電流供給回路３４
Ｈを動作させず緩衝増幅器３０の前段に電流を供給させ
ない。

【０１９７】Ｖri＞ＶH＋ΔＶのとき、Ｈ側コンパレー
タ３２の出力はＬレベルとなり、ｐチャネルＭＯＳトラ
ンジスタＱ３３をオン状態にする。トランジスタＱ３３
のソース，ドレイン間電圧をＶsd33、トランジスタＱ３
４のゲート−ソース間電圧をＶgs34，トランジスタＱ３
５のゲート−ソース間電圧をＶgs35，トランジスタＱ３
３のドレインに流れる電流をＩｄ３３、トランジスタＱ
３５のドレインに流れる電流をＩｄ３５とする。このと
き、Ｈ側電流供給回路３４Ｈは、数８を満たす負の電流
Ｉｄ３５を緩衝増幅器３０の前段に供給する。

【０１９８】

【数８】

【０１９９】このようにして、リンギング防止回路２１
Ｈは図２８（ａ）の斜線部分Ａ，Ｃを除去するように作
用する。そのとき斜線部分Ｂ，Ｄは、斜線部分Ａ，Ｃを
除去する際に、制動係数が大きくなるため、図２８
（ａ）に示した斜線部分Ｂ，Ｄの振動が小さくなり、振
動のピーク電圧がによってＶHとＶLに接近する。このよ
うなリンギング防止回路２１Ｈを通過した後の出力端子
２１ｂの波形は図２のようにＶH＋ΔＶとＶL−ΔＶで制
限された波形になる。

【０２００】ディジタル波形の伝送路の後にこのリンギ
ング防止回路を挿入すれば、リンギング等の電圧ノイズ
を防止し、次段に続く回路等に誤動作を極力押さえるこ
とができる。

【０２０１】第１４実施例によるリンギング防止回路２
１Ｈを用いれば、第１３実施例によるリンギング防止回
路２１Ｇを用いた場合と同等の効果がある。リンギング
防止回路２１は入力端子２１ａに入力される波形の電圧
Ｖriが、Ｅｐ−Ｖos＜Ｖri＜Ｅｍ−Ｖosであれば、緩衝
増幅器３０の前段に常に一定の電流Ｉｄ３２，Ｉｄ３５
を供給することができる。

【０２０２】実施例１５．次に、この発明の第１５実施
例によるリンギング防止回路について図２１を用いて説
明する。図２１はこの発明の第１５実施例によるリンギ
ング防止回路の構成を示す回路図である。第１３実施例
によるリンギング防止回路２１Ｇの中点電圧発生回路５
５は、抵抗分割で構成されているため、中点部分Ｍに電
流が流れ中点電圧Ｖｍが（Ｅｐ−Ｅｍ）／２と等しくな
らず、緩衝増幅器３０の前段に供給する電流Ｉｃ２２，
Ｉｃ２６が減少することになる。図２１に示すリンギン
グ防止回路２１Ｊは、第１３実施例によるリンギング防
止回路２１Ｇの問題を解消したものである。第１５実施
例に示すリンギング防止回路２１Ｊが第１３実施例に示
したリンギング防止回路２１Ｇと異なる点は、安定した
中点電位を得るために中点電圧発生回路を抵抗分割方式
からプッシュプル方式に変更したことである。

【０２０３】図２１において、５６はｎｐｎ形バイポー
ラトランジスタＱ２８とｐｎｐ形バイポーラトランジス
タＱ２９と定電流源５７とダイオードＤ２１〜Ｄ２３で
構成された中点電圧発生回路であり、その他図１９と同
一符号のものは図１９の同一符号の部分と同一または相
当する部分である。なお、抵抗Ｒ１９とｐｎｐ形トラン
ジスタで構成されたダイオードＤ２０は、低温時のリン
ギング防止回路２１の誤動作を防止するためのものであ
る。ダイオードＤ２１及びＤ２３は、例えばｎｐｎ形ト
ランジスタで構成されている。また、ダイオードＤ２２
はｐｎｐ形トランジスタで構成されている。

【０２０４】図１９に示したリンギング防止回路と図２
１に示したリンギング防止回路との違いは、中点電圧発
生回路の構成の相違だけであるので、中点電圧発生回路
についてのみ説明する。プッシュプル方式の中点電圧発
生回路５６において、定電流源５７は正電源端子４８に
接続されている。トランジスタＱ２８は、正電源端子４
８に接続されたコレクタと、中点電圧Ｖｍを出力するノ
ードＭに接続されたエミッタと、定電流源５７に接続さ
れたベースとを有する。トランジスタＱ２９は負電源端
子４９に接続されたコレクタと、ノードＭに接続された
エミッタと、ベースとを有する。ダイオードＤ２１は定
電流源５７に接続されたアノードと、カソードを有す
る。ダイオードＤ２２は、ダイオードＤ２１のカソード
に接続されたアノードと、トランジスタＱ２９のベース
に接続されたカソードとを有する。ダイオードＤ２３は
負電源端子４９とトランジスタＱ２９のベースとの間に
直列に接続された複数のダイオードで構成され、全ての
ダイオードに順方向のバイアス電圧が印加される。リン
ギングが発生したときの動作については、第１３実施例
で示したリンギング防止回路２１Ｇと同様である。

【０２０５】第１５実施例によるリンギング防止回路２
１Ｊを用いると、第１３実施例に示したリンギング防止
回路２１Ｇを用いた場合と同等の効果がある。第１５実
施例によるリンギング防止回路２１Ｊを用いると、中点
電圧発生回路５６をプッシュプル方式で構成したため、
中点電圧Ｖｍが変化することがほとんどなく、安定した
電流Ｉｃ２２，Ｉｃ２６を緩衝増幅器３０の前段に供給
することができる。

【０２０６】また、本実施例では、中点電圧発生回路５
６をプッシュプル方式で構成したが、温度変化でより安
定した中点電位を得るために半導体のバンドキャップを
利用した回路構成でも同等の効果を奏する。

【０２０７】実施例１６．次に、この発明の第１６実施
例によるリンギング防止回路について図２２を用いて説
明する。図２２はこの発明の第１６実施例によるリンギ
ング防止回路の構成を示す回路図である。第１４実施例
によるリンギング防止回路２１Ｈの中点電圧発生回路５
５は、抵抗分割で構成されているため、中点部分Ｍに電
流が流れ中点電圧Ｖｍが（Ｅｐ−Ｅｍ）／２と等しくな
らず、緩衝増幅器５５の前段に供給する電流Ｉｄ３２，
Ｉｄ３５が減少することになる。図２２に示すリンギン
グ防止回路２１Ｋは、第１４実施例によるリンギング防
止回路２１Ｈの問題を解消したものである。第１６実施
例に示すリンギング防止回路２１Ｋが第１４実施例に示
したリンギング防止回路２１Ｈと異なる点は、安定した
中点電位を得るために中点電圧発生回路を抵抗分割方式
からプッシュプル方式に変更したことである。

【０２０８】図２２において、５８はｎチャネルＭＯＳ
トランジスタＱ４０，Ｑ４２，Ｑ４４、ｐチャネルＭＯ
ＳトランジスタＱ４１，Ｑ４３、定電流源５９から構成
されたプッシュプル方式の中点電圧発生回路であり、そ
の他の図２０と同一符号のものは図２０の同一符号の部
分と同一または相当する部分を示す。温度変化による中
点電位の安定性を保つためトランジスタＱ４４の代わり
に抵抗を用いてもよい。

【０２０９】リンギングが発生したときの動作について
は第１４実施例で示したリンギング防止回路２１Ｈと同
様である。

【０２１０】第１６実施例によるリンギング防止回路２
１Ｋの中点電圧発生回路５８をプッシュプル方式で構成
したため、中点電位Ｖｍが変化することがほとんどな
く、安定した電流Ｉｄ３２，Ｉｄ３５を緩衝増幅器３０
の前段に供給することができる。

【０２１１】また、上記実施例では、中点電圧発生回路
５８をプッシュプル方式で構成したが、温度変化でより
安定した中点電位を得るために半導体のバンドキャップ
を利用した回路構成でも同等の効果を奏する。

【０２１２】実施例１７．次に、この発明の第１７実施
例によるリンギング防止回路について図２３を用いて説
明する。図２３はこの発明の第１７実施例によるリンギ
ング防止回路の構成を示す回路図である。第１５実施例
によるリンギング防止回路２１Ｊでは、リンギング等の
ノイズ電圧の大きい波形がリンギング防止回路２１Ｊの
入力端子２１ａに入力された時は、予め定められている
一定電流Ｉｃ２２，Ｉｃ２６ではリンギング等のノイズ
を十分に防止できなくなる場合がある。図２３に示すリ
ンギング防止回路２１Ｌは、第１５実施例で示したリン
ギング防止回路２１Ｊのこのような問題点を解消したも
のである。第１７実施例のリンギング防止回路２１Ｌが
実施例１５のリンギング防止回路２１Ｊと異なる点は、
リンギング等のノイズ電圧に応じた電流を緩衝増幅器３
０の前段に供給するためにノイズ電圧を増幅するための
差分電圧増幅回路を追加したことである。

【０２１３】図２３において、３３Ｌはｎｐｎ形トラン
ジスタＱ５０とｐｎｐ形トランジスタＱ２１〜Ｑ２３と
抵抗Ｒ１６〜Ｒ１９から構成されたＬ側電流供給回路、
３４Ｌはｐｎｐ形トランジスタＱ５１とｎｐｎ形トラン
ジスタＱ２５〜Ｑ２７と抵抗Ｒ２５〜Ｒ２７で構成され
たＨ側電流供給回路、６２は基準電源Ｅ３，Ｅ４と演算
増幅器５０の出力との差電圧をそれぞれ増幅して、それ
ぞれＬ側電流供給回路３３Ｌ及びＨ側電流供給回路３４
Ｌに対して中点電圧Ｖｍを基準として出力する差分電圧
増幅回路であり、その他図２１と同一符号のものは図２
１の同一符号の部分と同一または相当する部分である。

【０２１４】図２１に示したＬ側電流供給回路３３Ｊと
図２３のＬ側電流供給回路３３Ｌとの回路の接続関係の
違いは、トランジスタＱ２０とトランジスタＱ５０の接
続だけである。トランジスタＱ２０のエミッタが中点電
圧発生回路５６のノードＭに接続されていたのに対し、
トランジスタＱ５０のエミッタが演算増幅器６３の出力
端子に接続されている。

【０２１５】同様に、図２１に示したＬ側電流供給回路
３３Ｊと図２３のＬ側電流供給回路３３Ｌとの回路の接
続関係の違いは、トランジスタＱ２４とトランジスタＱ
５１の接続だけである。トランジスタＱ２４のエミッタ
が中点電圧発生回路５６のノードＭに接続されていたの
に対し、トランジスタＱ５１のエミッタが演算増幅器６
４の出力端子に接続されている。

【０２１６】差分電圧増幅回路６２の構成について説明
する。演算増幅器６３は、その非反転入力端子を抵抗Ｒ
４３を介して中点電圧発生回路５６の中点電圧を発生す
るノードＭに接続されるとともに抵抗Ｒ４７を介して演
算増幅器５０の出力端子に接続され、その反転入力端子
を抵抗Ｒ４５を介して基準電源Ｅ３の正電極に接続さ
れ、その出力端子をトランジスタＱ５０のエミッタに接
続され、抵抗Ｒ４１によってその出力端子と非反転入力
端子を接続されて出力のフィードバックが行われてい
る。抵抗演算増幅器６４は、その非反転入力端子を抵抗
Ｒ４４を介して中点電圧発生回路５６の中点電圧を発生
するノードＭに接続されるとともに抵抗Ｒ４８を介して
基準電源Ｅ４の正電極に接続され、その反転入力端子を
抵抗Ｒ４６を介して演算増幅器５０の出力端子に接続さ
れ、その出力端子をトランジスタＱ５１のエミッタに接
続され、抵抗Ｒ４２によってその出力端子と非反転入力
端子を接続されて出力のフィードバックが行われてい
る。なお、基準電源Ｅ３はＬ側の基準電圧ＶLを発生
し、基準電源Ｅ４はＨ側の基準電圧ＶHを発生する。抵
抗Ｒ４１〜Ｒ４８の抵抗値の関係は、Ｒ４５＝Ｒ４７＝
Ｒ４６＝Ｒ４８＝Ｒｘ，Ｒ４１＝Ｒ４３＝Ｒ４２＝Ｒ４
４＝Ｒｙである。また、抵抗Ｒ１９とｐｎｐ形トランジ
スタで構成されたダイオードＤ２０は、低温時の誤動作
を防止するためのものである。

【０２１７】次に動作について説明する。電位Ｖri、Ｖ
L、ＶH、ＶL−ΔＶ、ＶH＋ΔＶ、Ｅｐ、Ｅｍは第７実施
例と同様に定義されているものとする。但し、Ｖｍ＝
（Ｅｐ−Ｅｍ）／２＋Ｅｍである。

【０２１８】Ｖri＜ＶL−ΔＶのとき、Ｌ側コンパレー
タ３１の出力はＨレベルとなり、ｎｐｎ形トランジスタ
Ｑ５０のベースに電流を供給し、トランジスタＱ５０を
オン状態にする。トランジスタＱ２１のベース，エミッ
タ間電圧をＶbe21、トランジスタＱ２３のベース，エミ
ッタ間電圧をＶbe23，トランジスタＱ２２のベース，エ
ミッタ間電圧をＶbe22，トランジスタＱ５０のコレクタ
に流れる電流をＩｃ５０、トランジスタＱ２２のコレク
タに流れる電流をＩｃ２２、演算増幅器６３の出力電圧
をＶLOとする。このとき、Ｌ側電流供給回路３３Ｌは、
数９を満たす電流Ｉｃ２２を緩衝増幅器３０の前段に供
給する。

【０２１９】

【数９】

【０２２０】Ｖri＞ＶL−ΔＶのとき、Ｌ側コンパレー
タ３１の出力はＬレベルとなり、Ｌ側電流供給回路３３
Ｌを動作させず緩衝増幅器３０の前段に電流を供給させ
ない。

【０２２１】Ｖri＜ＶH＋ΔＶのとき、Ｈ側コンパレー
タ３２の出力はＨレベルとなり、Ｈ側電流供給回路３４
Ｌを動作させず緩衝増幅器３０の前段に電流を供給させ
ない。

【０２２２】Ｖri＞ＶH＋ΔＶのとき、Ｈ側コンパレー
タ３２の出力はＬレベルとなり、ｐｎｐ形トランジスタ
Ｑ５１のベースに負の電流を供給し、トランジスタＱ５
１をオン状態にする。トランジスタＱ２５のベース，エ
ミッタ間電圧をＶbe25、トランジスタＱ２７のベース，
エミッタ間電圧をＶbe27，トランジスタＱ２６のベー
ス，エミッタ間電圧をＶbe26，トランジスタＱ５１のコ
レクタに流れる電流をＩｃ５１、トランジスタＱ２６の
コレクタに流れる電流をＩｃ２６、演算増幅器６４の出
力電圧をＶHOとする。このとき、Ｈ側電流供給回路３４
Ｌは、数１０を満たす負の電流Ｉｃ２６を緩衝増幅器３
０の前段に供給する。

【０２２３】

【数１０】

【０２２４】このようにして、リンギング防止回路２１
Ｌは図２８（ａ）の斜線部分Ａ，Ｃを除去する。そのと
き斜線部分Ｂ，Ｄは、斜線部分Ａ，Ｃを除去する際に、
制動係数が大きくなるため、図２８（ａ）に示した斜線
部分Ｂ，Ｄの振動が小さくなり、振動のピーク電圧がに
よってＶHとＶLに接近する。このようなリンギング防止
回路２１Ｌを通過した後の出力端子２１ｂの波形は図２
のようにＶH＋ΔＶとＶL−ΔＶで制限された波形にな
る。

【０２２５】ディジタル波形を伝達する伝送路の後にこ
のリンギング防止回路２１Ｌを挿入すれば、リンギング
等の電圧ノイズを防止し、次段に続く回路等に誤動作を
極力押さえることができる。

【０２２６】第１７実施例によるリンギング防止回路２
１Ｌでは、リンギング等のノイズ電圧に応じた電流Ｉｃ
２２，Ｉｃ２６を緩衝増幅器３０の前段に供給でき、Ｅ
ｐ−Ｖos＜Ｖri＜Ｅｍ−Ｖosの範囲の全ての入力波形に
対して、抵抗Ｒ１６〜Ｒ２２やトランジスタＱ２１，Ｑ
２２，Ｑ２５，Ｑ２６のエミッタ面積を調整することな
くリンギング等のノイズを防止することができる。

【０２２７】実施例１８．次に、この発明の第１８実施
例によるリンギング防止回路について図２４を用いて説
明する。図２４は、この発明の第１８実施例によるリン
ギング防止回路の構成を示す回路図である。第１６実施
例によるリンギング防止回路２１Ｋでは、リンギング等
のノイズ電圧の大きい波形がリンギング防止回路２１Ｋ
の入力端子２１ａに入力された時は、予め定められた一
定電流Ｉｄ３２，Ｉｄ３５ではリンギング等のノイズを
十分に防止できなくなる場合がある。第１８実施例によ
るリンギング防止回路２１Ｎは、第１６実施例のリンギ
ング防止回路２１Ｋの問題を解消したものである。第１
８実施例によまリンギング防止回路２１Ｎが、第１６実
施例によるリンギング防止回路２１Ｋと異なる点は、リ
ンギング等のノイズ電圧に応じた電流を緩衝増幅器３０
の前段に供給するためにノイズ電圧を増幅するための差
分電圧増幅回路を追加したことである。

【０２２８】図２４において、３３ＮはｎチャネルＭＯ
ＳトランジスタＱ６０とｐチャネルＭＯＳトランジスタ
Ｑ３１，Ｑ３２と抵抗Ｒ２５〜Ｒ２７から構成されたＬ
側電流供給回路、３４ＮはｐチャネルＭＯＳトランジス
タＱ６１とｎチャネルＭＯＳトランジスタＱ３４〜Ｑ３
５と抵抗Ｒ２９〜Ｒ３０で構成されたＨ側電流供給回
路、６２は基準電源Ｅ３，Ｅ４と演算増幅器５０の出力
との差電圧をそれぞれ増幅して、それぞれＬ側電流供給
回路３３Ｎ及びＨ側電流供給回路３４Ｎに対して中点電
圧Ｖｍを基準として出力する差分電圧増幅回路であり、
その他図２２と同一符号のものは図２２の同一符号の部
分と同一または相当する部分である。

【０２２９】図２２に示したＬ側電流供給回路３３Ｈと
図２４のＬ側電流供給回路３３Ｎとの回路の接続関係の
違いは、トランジスタＱ３０とトランジスタＱ６０の接
続だけである。トランジスタＱ３０のエミッタが中点電
圧発生回路５８のノードＭに接続されていたのに対し、
トランジスタＱ５６のエミッタが演算増幅器６３の出力
端子に接続されている。

【０２３０】同様に、図２２に示したＬ側電流供給回路
３３Ｈと図２４のＬ側電流供給回路３３Ｎとの回路の接
続関係の違いは、トランジスタＱ３３とトランジスタＱ
６１の接続だけである。トランジスタＱ３３のエミッタ
が中点電圧発生回路５８のノードＭに接続されていたの
に対し、トランジスタＱ６１のエミッタが演算増幅器６
４の出力端子に接続されている。

【０２３１】差分電圧増幅回路６２の構成については図
２２に示した差分電圧増幅回路６２と同様である。演算
増幅器６３の出力端子がトランジスタＱ６０のドレイン
に接続され、演算増幅器６４の出力端子がトランジスタ
Ｑ５１のドレインに接続されている点が相違するだけで
ある。

【０２３２】次に動作について説明する。電位Ｖri、Ｖ
L、ＶH、ＶL−ΔＶ、ＶH＋ΔＶ、Ｅｐ、Ｅｍは第７実施
例と同様に定義されているものとする。但し、Ｖｍ＝
（Ｅｐ−Ｅｍ）／２＋Ｅｍである。

【０２３３】Ｖri＜ＶL−ΔＶのとき、Ｌ側コンパレー
タ３１の出力はＨレベルとなり、ｎチャネルトランジス
タＱ６０をオン状態にする。トランジスタＱ６０のドレ
イン，ソース間電圧をＶds60、トランジスタＱ３１のゲ
ート−ソース間電圧をＶgs31，トランジスタＱ３２のゲ
ート−ソース間電圧をＶgs32，トランジスタＱ６０のド
レインに流れる電流をＩｄ６０、トランジスタＱ３２の
ドレインに流れる電流をＩｄ３２、演算増幅器６３の出
力電圧をＶLOとする。このとき、Ｌ側電流供給回路３３
Ｎは、数１１を満たす電流Ｉｄ３２を緩衝増幅器３０の
前段に供給する。

【０２３４】

【数１１】

【０２３５】Ｖri＞ＶL−ΔＶのとき、Ｌ側コンパレー
タ３１の出力はＬレベルとなり、Ｌ側電流供給回路３３
Ｎを動作させず緩衝増幅器３０の前段に電流を供給させ
ない。

【０２３６】Ｖri＜ＶH＋ΔＶのとき、Ｈ側コンパレー
タ３２の出力はＨレベルとなり、Ｈ側電流供給回路３４
Ｎを動作させず緩衝増幅器３０の前段に電流を供給させ
ない。

【０２３７】Ｖri＞ＶH＋ΔＶのときＨ側コンパレータ
３２の出力はＬレベルとなり、ｐチャネルトランジスタ
Ｑ６１をオン状態にする。トランジスタＱ６１のソー
ス，ドレイン間電圧をＶsd61、トランジスタＱ３４のゲ
ート−ソース間電圧をＶgs34，トランジスタＱ３５のゲ
ート−ソース間電圧をＶgs35，トランジスタＱ６１のド
レインに流れる電流をＩｄ６１、トランジスタＱ３５の
ドレインに流れる電流をＩｄ３５出力電圧をＶHO、演算
増幅器６４の出力電圧をＶHOとする。このとき、Ｈ側電
流供給回路３４Ｎは、数１２を満たす負の電流Ｉｄ３５
を緩衝増幅器３０の前段に供給する。

【０２３８】

【数１２】

【０２３９】このようにして、第１７実施例と同様に、
図２８の斜線部分Ａ〜Ｄを除去するように、リンギング
防止回路２１Ｎが動作する。ディジタル波形の伝送路の
後に、このリンギング防止回路２１Ｎを挿入すれば、リ
ンギング等の電圧ノイズを防止し、次段に続く回路等に
誤動作を極力押さえることができる。

【０２４０】第１８実施例によるリンギング防止回路２
１Ｎでは、リンギング等のノイズ電圧に応じた電流Ｉｄ
３２，Ｉｄ３５を緩衝増幅器３０の前段に供給でき、Ｅ
ｐ−Ｖos＜Ｖri＜Ｅｍ−Ｖosの範囲の全ての入力波形に
対して、抵抗Ｒ２５〜Ｒ３０やトランジスタＱ３１，Ｑ
３２，Ｑ３４，Ｑ３５のゲート長とゲート幅を調整する
ことなくリンギング等のノイズを防止することができ
る。

【０２４１】なお、上記第７実施例以降のリンギング防
止回路には、緩衝増幅器３０の例として演算増幅器をボ
ルテージホロワに接続したものを用いたが、エミッタホ
ロワ等の緩衝増幅器であってもよく、上記実施例と同様
の効果を奏する。

【０２４２】また、基準電源Ｅ１〜Ｅ４は接地電圧ＧＮ
Ｄに接続されていたが、パルスの基底線など、パルス波
の直流成分に関する値を基準としてもよく、上記実施例
と同様の効果を奏する。パルス波の直流成分を生成する
のは従来からある技術で容易に実現できる。

【０２４３】また、上記各実施例の説明では、リンギン
グ防止回路の動作電圧の範囲について詳しく説明しなか
ったが、図３０に示すように、リンギング防止回路から
電流が供給され始めた時間ｔ_rが、出力波形がＶ_H＋ΔＶ
を横切る時間ｔ_tから波形の電圧値が最高値になったと
きの時間ｔ_pまでの間にある。つまり、次式の関係があ
る。

【０２４４】

【数１３】

【０２４５】そして、リンギング防止の効果は、リンギ
ング防止回路の反応時間（ｔ_r−ｔ_t）が０に接近するほ
ど大きくなる。また、ΔＶが０に接近するほど大きくな
る。なお、図２はリンギング防止回路の反応時間が限り
なく０に近づいた場合の理想的な特性を示す図である。
上記の点を考慮に入れると、図３１に示すような出力波
形が得られる。

【０２４６】

【発明の効果】請求項１、請求項８及び請求項１１記載
の発明のリンギング防止回路、デバイスアンダーテスト
ボード及びピンエレクトロニクスカードによれば、第１
のコンパレータが出力する第１の制御信号により、第１
の電源に接続された第１の端子から緩衝増幅器の入力端
子に接続された第２の端子へ流す電流の導通非導通を制
御する第１の電流供給回路を備えて構成されているの
で、第１のコンパレータが第１の基準電圧との比較によ
りリンギングを検出し、第１の電流供給回路が緩衝増幅
器の入力端子に電流を供給することによって、緩衝増幅
器の出力電圧が第１の基準電圧を大きく越えることを防
止することでリンギングを抑制することができるという
効果がある。

【０２４７】請求項２記載の発明のリンギング防止回路
によれば、第１の電流電極及び緩衝増幅器の入力端子に
接続された第２の電流電極間に流れる電流の導通非導通
を制御するスイッチ手段の第１の電流電極に、第４の端
子から所定電流を供給する定電流源を備えて構成されて
いるので、第１の電流供給回路を構成している素子の調
整が不要になり、リンギング防止回路の取り扱いが容易
になるという効果がある。

【０２４８】請求項３記載の発明のリンギング防止回路
によれば、スイッチ手段に流れる電流と同じ大きさの電
流を、カレントミラー回路の第２の電流出力端子を通し
て緩衝増幅器の入力端子に流すように構成されているの
で、第１の電流供給回路を構成している素子の調整が不
要になり、また緩衝増幅器の入力端子に入力される例え
ばパルスの基底ラインによって左右されないため、リン
ギング防止回路の取り扱いが容易になるという効果があ
る。

【０２４９】請求項４記載の発明のリンギング防止回路
によれば、第１のコンパレータが出力する第１の制御信
号により、第１の電源に接続された第１の端子から緩衝
増幅器の入力端子に接続された第２の端子へ流す電流の
導通非導通を制御する第１の電流供給回路と、第２のコ
ンパレータから出力する第２の制御信号により、第２の
電源に接続された第３の端子から緩衝増幅器の第１の入
力端子に接続された第４の端子へ流す電流の導通非導通
を制御する第２の電流供給回路とを備えて構成されてい
るので、第１及び第２のコンパレータが第１及び第２の
基準電圧との比較によりリンギングを検出し、第１及び
第２の電流供給回路が緩衝増幅器の入力端子に電流を供
給することによって、緩衝増幅器の出力電圧が第１及び
第２の基準電圧を大きく越えることを防止することで、
信号の立ち上がり及び立ち下がりの両方に発生するリン
ギングを抑制することができるという効果がある。

【０２５０】請求項５、請求項９及び請求項１２記載の
発明のリンギング防止回路、デバイスアンダーテストボ
ード及びピンエレクトロニクスカードによれば、第１の
コンパレータが出力する第１の制御信号により、第１の
電源に接続された第１の端子から緩衝増幅器の入力端子
に接続された第２の端子へ流す、緩衝増幅器の出力端子
の電圧に応じた電流の導通非導通を制御する第１の電流
供給回路を備えて構成されているので、第１のコンパレ
ータが第１の基準電圧との比較によりリンギングを検出
し、第１の電流供給回路が緩衝増幅器の入力端子に電流
を供給することによって、緩衝増幅器の出力電圧が第１
の基準電圧を大きく越えることを防止することでリンギ
ングを抑制することができるという効果がある。

【０２５１】請求項６記載の発明のリンギング防止回路
によれば、第１及び第２のコンパレータが出力する第１
及び第２の制御信号により、第１または第２の電源に接
続されたそれぞれの第１の端子から緩衝増幅器の入力端
子に接続されたそれぞれの第２の端子へ流す、緩衝増幅
器の出力端子の電圧に応じた電流の導通非導通を制御す
る第１及び第２の電流供給回路を備えて構成されている
ので、第１及び第２のコンパレータが第１及び第２の基
準電圧との比較によりリンギングを検出し、第１または
第２の電流供給回路が緩衝増幅器の入力端子に電流を供
給することによって、緩衝増幅器の出力電圧が第１及び
第２の基準電圧を大きく越えることを防止することで、
信号の立ち上がり及び立ち下がりの両方に発生するリン
ギングを抑制することができるという効果がある。

【０２５２】請求項７記載の発明のリンギング防止回路
によれば、第２の電圧が与えられる第１の電源端子、第
２の基準電圧が与えられる第１の入力端子、緩衝増幅器
の出力端子に接続された第２の入力端子及びトランジス
タの第１の電流電極に接続された出力端子を有し、第１
の入力端子と第２の入力端子の端子間の電圧差を増幅し
て、第２の電圧を基準としてトランジスタの第１の電流
電極へ出力する差動増幅回路を備えて構成されているの
で、第１のコンパレータが第１の基準電圧との比較によ
りリンギングを検出し、差動増幅回路により増幅された
緩衝増幅器の出力端子の電圧に応じた電流を、第１の電
流供給回路が緩衝増幅器の入力端子へ供給することによ
って、緩衝増幅器の出力電圧が第１の基準電圧を大きく
越えることを防止することでリンギングを抑制すること
ができるという効果がある。

【０２５３】請求項１０記載の発明のデバイスアンダー
テストボードによれば、リンギング防止回路と伝送路と
の間に挿入され、リンギング防止回路から見た前記伝送
路側のインピーダンスを伝送路のインピーダンスよりも
高くするための高インピーダンス変換回路を備え、リン
ギング防止回路が、第１のコンパレータが出力する第１
の制御信号により、第１の電源に接続された第１の端子
から緩衝増幅器の入力端子に接続された第２の端子へ流
す所定の電流の導通非導通を制御する第１の電流供給回
路を備えて構成されているので、第１の電流供給回路が
電流を供給する際に流れる電流を高インピーダンス変換
回路によって小さくすることができるという効果があ
る。

【０２５４】請求項１３記載の発明のピンエレクトロニ
クスカードによれば、リンギング防止回路とコネクタと
の間に挿入され、リンギング防止回路から見たコネクタ
側のインピーダンスを挿入前に比べて高くするための高
インピーダンス変換回路を備え、リンギング防止回路
が、第１のコンパレータが出力する第１の制御信号によ
り、第１の電源に接続された第１の端子から緩衝増幅器
の第１の入力端子に接続された第２の端子へ流す、緩衝
増幅器の第１の出力端子の電圧に応じた電流の導通非導
通を制御する第１の電流供給回路を備えて構成されてい
るので、第１の電流供給回路が電流を供給する際に流れ
る電流を高インピーダンス変換回路によって小さくする
ことができるという効果がある。

【０２５５】請求項１４及び請求項１５記載の発明の半
導体装置によれば、リンギング防止回路を付加すること
で緩衝増幅器を省くことができ、リンギング防止回路を
付加することによる回路規模の拡大を抑制しつつ、リン
ギング防止回路によりリンギングを抑制することができ
るという効果がある。

【図面の簡単な説明】

【図１】 ピンエレクトロニクスカードに接続されたこ
の発明の第１実施例によるＤＵＴボードの構成を示すブ
ロック図である。

【図２】 リンギング防止回路からの出力信号を示す波
形図である。

【図３】 ＤＵＴボードに接続されたこの発明の第２実
施例によるピンエレクトロニクスカードの構成を示すブ
ロック図である。

【図４】 ピンエレクトロニクスカードに接続されたこ
の発明の第３の実施例によるＤＵＴボードの構成を示す
ブロック図である。

【図５】 高インピーダンス変換回路の構成の一例を示
す回路図である。

【図６】 ＤＵＴボードに接続されたこの発明の第４実
施例によるピンエレクトロニクスカードの構成を示すブ
ロック図である。

【図７】 この発明の第５実施例による半導体装置の構
成を示すブロック図である。

【図８】 この発明の第６実施例によるリンギング防止
回路の構成を示すブロック図である。

【図９】 この発明の第６実施例によるリンギング防止
回路の構成の他の態様を示すブロック図である。

【図１０】 この発明で用いられる緩衝増幅器の構成の
第１の例を示す回路図である。

【図１１】 この発明で用いられる緩衝増幅器の構成の
第２の例を示す回路図である。

【図１２】 この発明で用いられる緩衝増幅器の構成の
第３の例を示す回路図である。

【図１３】 この発明の第７実施例によるリンギング防
止回路の構成を示す回路図である。

【図１４】 この発明の第８実施例によるリンギング防
止回路の構成を示す回路図である。

【図１５】 この発明の第９実施例によるリンギング防
止回路の構成を示す回路図である。

【図１６】 この発明の第１０実施例によるリンギング
防止回路の構成を示す回路図である。

【図１７】 この発明の第１１実施例によるリンギング
防止回路の構成を示す回路図である。

【図１８】 この発明の第１２実施例によるリンギング
防止回路の構成を示す回路図である。

【図１９】 この発明の第１３実施例によるリンギング
防止回路の構成を示す回路図である。

【図２０】 この発明の第１４実施例によるリンギング
防止回路の構成を示す回路図である。

【図２１】 この発明の第１５実施例によるリンギング
防止回路の構成を示す回路図である。

【図２２】 この発明の第１６実施例よるリンギング防
止回路の構成を示す回路図である。

【図２３】 この発明の第１７実施例よるリンギング防
止回路の構成を示す回路図である。

【図２４】 この発明の第１８実施例によるリンギング
防止回路の構成を示す回路図である。

【図２５】 半導体装置の試験を行う際の従来のＤＵＴ
ボードと被測定デバイスを試験する従来の試験装置の接
続状態を示すブロック図である。

【図２６】 従来のピンエレクトロニクスカードの構成
を示すブロック図である。

【図２７】 リンギング等のノイズのない理想的な信号
及びその信号を処理した時のピンエレクトロニクスカー
ドの出力の波形図である。

【図２８】 リンギング等のノイズが乗った信号及びそ
の信号を処理したときのピンエレクトロニクスカードの
出力の波形図である。

【図２９】 従来の半導体装置の構成を示すブロック図
である。

【図３０】 リンギング防止回路の動作を説明するため
の波形図である。

【図３１】 この発明のリンギング防止回路の出力を示
す波形図である。

【図３２】 この発明で用いられる緩衝増幅器の構成の
第４の例を示す回路図である。

【図３３】 この発明で用いられる緩衝増幅器の構成の
第５の例を示す回路図である。

【符号の説明】

１ 被測定デバイス、２，１３，２３ ＤＵＴボード、
３ ホルダー、４，１７ 伝送路、５，８ コネクタ、
６ 半導体試験装置、７，２２ ピンエレクトロニクス
カード、８ 半導体装置の出力回路、１０ ピンエレク
トロニクスドライバ・コンパレータ、１１ ピンエレク
トロニクスコンパレータ、１２ ピンエレクトロニクス
ドライバ、１３ ピンエレクトロニクス制御回路、１
２，２５ピンエレクトロニクスカード、２１，２１Ａ〜
２１Ｎ リンギング防止回路、２４ 高インピーダンス
変換回路、２６ 半導体装置、３０ 緩衝増幅器、３１
Ｌ側コンパレータ、３２ Ｈ側コンパレータ、３３，３
３Ａ〜３３Ｎ Ｌ側電流供給回路、３４，３４Ａ〜３４
Ｎ Ｈ側電流供給回路、５５，５６，５８ 中点電圧発
生回路、６２ 差分電圧増幅回路、Ｋ１，Ｋ２，Ｋ３
リレー、Ｅ１〜Ｅ６ 基準電源。

─────────────────────────────────────────────────────

【手続補正書】

【提出日】平成７年１０月１９日

【手続補正１】

【補正対象書類名】明細書

【補正対象項目名】０１８４

【補正方法】変更

【補正内容】

【０１８４】第１３実施例によるリンギング防止回路２
１Ｇでは、入力端子２１ａに入力される波形の電圧Ｖri
が、Ｅｍ＋ΔＶ＜Ｖri＜Ｅｐ−ΔＶであれば、緩衝増幅
器３０の前段に常に一定の電流Ｉｃ２２，Ｉｃ２６を供
給することができる。

【手続補正２】

【補正対象書類名】明細書

【補正対象項目名】０２０１

【補正方法】変更

【補正内容】

【０２０１】第１４実施例によるリンギング防止回路２
１Ｈを用いれば、第１３実施例によるリンギング防止回
路２１Ｇを用いた場合と同等の効果がある。リンギング
防止回路２１は入力端子２１ａに入力される波形の電圧
Ｖriが、Ｅｍ＋ΔＶ＜Ｖri＜Ｅｐ−ΔＶであれば、緩衝
増幅器３０の前段に常に一定の電流Ｉｄ３２，Ｉｄ３５
を供給することができる。

【手続補正３】

【補正対象書類名】明細書

【補正対象項目名】０２２６

【補正方法】変更

【補正内容】

【０２２６】第１７実施例によるリンギング防止回路２
１Ｌでは、リンギング等のノイズ電圧に応じた電流Ｉｃ
２２，Ｉｃ２６を緩衝増幅器３０の前段に供給でき、Ｅ
ｍ＋ΔＶ＜Ｖri＜Ｅｐ−ΔＶの範囲の全ての入力波形に
対して、抵抗Ｒ１６〜Ｒ２２やトランジスタＱ２１，Ｑ
２２，Ｑ２５，Ｑ２６のエミッタ面積を調整することな
くリンギング等のノイズを防止することができる。

【手続補正４】

【補正対象書類名】明細書

【補正対象項目名】０２４０

【補正方法】変更

【補正内容】

【０２４０】第１８実施例によるリンギング防止回路２
１Ｎでは、リンギング等のノイズ電圧に応じた電流Ｉｄ
３２，Ｉｄ３５を緩衝増幅器３０の前段に供給でき、Ｅ
ｍ＋ΔＶ＜Ｖri＜Ｅｐ−ΔＶの範囲の全ての入力波形に
対して、抵抗Ｒ２５〜Ｒ３０やトランジスタＱ３１，Ｑ
３２，Ｑ３４，Ｑ３５のゲート長とゲート幅を調整する
ことなくリンギング等のノイズを防止することができ
る。

Claims (15)

【特許請求の範囲】
1. 【請求項１】 入力端子及び出力端子を有する緩衝増幅
   器と、 前記緩衝増幅器の前記出力端子に接続された第１の入力
   端子、第１の基準電圧が与えられる第２の入力端子、及
   び出力端子を有し、前記第１及び第２の入力端子の電圧
   の大小に応じて前記出力端子から第１の制御信号を出力
   する第１のコンパレータと、 第１の電圧を供給するための第１の電源に接続された第
   １の端子、前記緩衝増幅器の前記入力端子に接続された
   第２の端子、及び第１のコンパレータの前記出力端子に
   接続された制御信号入力端子を有し、前記第１の制御信
   号により該第１の端子から該第２の端子へ流す電流の導
   通非導通を制御する第１の電流供給回路とを備える、リ
   ンギング防止回路。
2. 【請求項２】 前記第１の電流供給回路は、 前記第１の電源に接続された第１の端子、及び第２の端
   子を有し、該第１の端子から該第２の端子へ所定電流を
   供給するための定電流電源と、 前記定電流電源の前記第１の端子に接続された第１の電
   流電極、前記緩衝増幅器の前記入力端子に接続された第
   ２の電流電極、及び前記第１のコンパレータの前記出力
   端子に接続された制御電極を有し、前記制御電極に与え
   られる信号に応じて該第１及び第２の電流電極間に流れ
   る前記所定電流の導通非導通を制御するスイッチ手段と
   を備える、請求項１記載のリンギング防止回路。
3. 【請求項３】 前記第１の電流供給回路は、 前記第１のコンパレータの前記出力端子に接続された制
   御電極、前記第１の電源に関連する第２の電圧が与えら
   れる第１の電流電極、及び第２の電流電極を有し、前記
   制御電極に与えられる信号に応じて前記第１及び第２の
   電流電極間に流れる電流の導通非導通を制御するスイッ
   チ手段と、 前記第１の電源に接続され、前記スイッチ手段の前記第
   ２の電流電極に接続された第１の電流出力端子、及び前
   記緩衝増幅器の前記入力端子に接続された第２の電流出
   力端子を有し、該第１の電流出力端子から出力される電
   流と同じ大きさの電流を該第２の電流出力端子から出力
   するカレントミラー回路とを備える、請求項１記載のリ
   ンギング防止回路。
4. 【請求項４】 前記緩衝増幅器の前記出力端子に接続さ
   れた第１の入力端子、第２の基準電圧が与えられる第２
   の入力端子、及び出力端子を有し、該第１及び第２の入
   力端子の電圧の大小に応じて該出力端子から第２の制御
   信号を出力する第２のコンパレータと、 第２の電圧を供給するための第２の電源に接続された第
   １の端子、前記緩衝増幅器の前記入力端子に接続された
   第２の端子、及び前記緩衝増幅器の前記出力端子に接続
   された制御信号入力端子とを有し、前記第２の制御信号
   により該第１の端子から該第２の端子へ流す電流の導通
   非導通を制御する第２の電流供給回路とをさらに備え
   る、請求項１記載のリンギング防止回路。
5. 【請求項５】 入力端子及び出力端子を有する緩衝増幅
   器と、 前記緩衝増幅器の前記出力端子に接続された第１の入力
   端子、第１の基準電圧が与えられる第２の入力端子、及
   び出力端子を有し、前記第１及び第２の入力端子の電圧
   の大小に応じて該出力端子から第１の制御信号を出力す
   る第１のコンパレータと、 第１の電圧を供給するための第１の電源に接続された第
   １の端子、前記緩衝増幅器の前記入力端子に接続された
   第２の端子、前記緩衝増幅器の前記出力端子に接続され
   た第３の端子、及び前記第１のコンパレータの前記出力
   端子に接続された制御信号入力端子を有し、前記第１の
   制御信号により導通非導通の制御がなされるとともに該
   第３の端子の電圧に応じた電流を該第１の端子から該第
   ２の端子へと流す第１の電流供給回路とを備える、リン
   ギング防止回路。
6. 【請求項６】 前記緩衝増幅器の前記出力端子に接続さ
   れた第１の入力端子、第２の基準電圧が与えられる第２
   の入力端子、及び出力端子を有し、該第１及び第２の入
   力端子の電圧の大小に応じて該出力端子から制御信号を
   出力する第２のコンパレータと、 第２の電圧を供給するための第２の電源に接続された第
   １の端子、前記緩衝増幅器の前記入力端子に接続された
   第２の端子、前記緩衝増幅器の前記出力端子に接続され
   た第３の端子、及び前記第２のコンパレータの前記出力
   端子に接続された制御信号入力端子を有し、前記第２の
   制御信号により導通非導通の制御がなされるとともに該
   第３の端子の電圧に応じた電流を該第１の端子から該第
   ２の端子へと流す第２の電流供給回路とをさらに備え
   る、請求項５記載のリンギング防止回路。
7. 【請求項７】 前記第１の電流供給回路は、 前記第１の電源に関連する第２の電圧が与えられる第１
   の電源端子、第２の基準電圧が与えられる第１の入力端
   子、前記緩衝増幅器の前記出力端子に接続された第２の
   入力端子、及び出力端子を有し、該第１の入力端子と該
   第２の入力端子の端子間の電圧差を増幅して、前記第２
   の電圧を基準として出力する差動増幅回路と、 前記差動増幅回路の前記出力端子に接続された第１の電
   流電極、前記第１のコンパレータの前記出力端子に接続
   された制御電極、及び第２の電流電極を有する トランジスタと、前記トランジスタの前記第２の電流電
   極に接続された第１の電流出力端子、前記緩衝増幅回路
   の前記入力端子に接続された第２の電流出力端子、及び
   前記第１の電源に接続された電流入力端子を有し、該第
   １の電流出力端子から出力される電流と同じ大きさの電
   流を該第２の電流出力端子から出力するカレントミラー
   回路とを備える、請求項５記載のリンギング防止回路。
8. 【請求項８】 テストヘッドとの接続を行うためのコネ
   クタと、 前記コネクタに信号を伝達するための伝送路と、 被測定デバイスを保持するとともに前記伝送路と前記被
   測定デバイスとを電気的に接続するための保持手段と、 前記伝送路に前記緩衝増幅器の前記入力端子を接続する
   とともに前記コネクタに前記緩衝増幅器の前記出力端子
   を接続し、前記伝送路を通して伝達された信号のリンギ
   ングを除去するための請求項１記載のリンギング防止回
   路とを備える、デバイスアンダーテストボード。
9. 【請求項９】 テストヘッドとの接続を行うためのコネ
   クタと、 前記コネクタに信号を伝達するための伝送路と、 被測定デバイスを保持するとともに前記伝送路と前記被
   測定デバイスとを電気的に接続するための保持手段と、 前記伝送路に前記緩衝増幅器の前記入力端子を接続する
   とともに前記コネクタに前記緩衝増幅器の前記出力端子
   を接続し、前記伝送路を通して伝達された信号のリンギ
   ングを除去するための請求項５記載のリンギング防止回
   路とを備える、デバイスアンダーテストボード。
10. 【請求項１０】 前記伝送路と前記リンギング防止回路
    の前記緩衝増幅器の前記入力端子との間に挿入され、前
    記リンギング防止回路から見た前記伝送路側のインピー
    ダンスを前記伝送路のインピーダンスよりも高くするた
    めの高インピーダンス変換回路をさらに備える、請求項
    ８または請求項９記載のデバイスアンダーテストボー
    ド。
11. 【請求項１１】 被測定デバイスが搭載されたテストボ
    ードに接続されるコネクタと、 信号入力端子を有し、該信号入力端子から入力された信
    号をテスタの入力とするためのインターフェースを行う
    インターフェース回路と、 前記コネクタに前記緩衝増幅器の前記入力端子を接続す
    るとともに前記インターフェース回路の前記信号入力端
    子に前記緩衝増幅器の前記出力端子を接続し、前記信号
    入力端子に入力された信号に生じたリンギングを除去す
    るための請求項１記載のリンギング防止回路とを備え
    る、ピンエレクトロニクスカード。
12. 【請求項１２】 被測定デバイスが搭載されたテストボ
    ードに接続されるコネクタと、 信号入力端子を有し、該信号入力端子から入力された信
    号をテスタの入力とするためのインターフェースを行う
    インターフェース回路と、 前記コネクタに前記緩衝増幅器の前記入力端子に接続す
    るとともに前記インターフェース回路の前記信号入力端
    子に前記緩衝増幅器の前記出力端子を接続し、前記信号
    入力端子に入力された信号に生じたリンギングを除去す
    るための請求項５記載のリンギング防止回路とを備え
    る、ピンエレクトロニクスカード。
13. 【請求項１３】 前記コネクタと前記リンギング防止回
    路の前記緩衝増幅器の前記入力端子との間に挿入され、
    前記リンギング防止回路から見た前記コネクタ側のイン
    ピーダンスを挿入前に比べて高くするための高インピー
    ダンス変換回路をさらに備える、請求項１１または請求
    項１２記載のピンエレクトロニクスカード。
14. 【請求項１４】 パルス信号を生成するパルス信号生成
    回路と、 前記パルス信号を出力するための出力ピンと、 前記出力ピンの近傍に設けられ、伝送路を通して伝えら
    れる前記パルス信号生成回路が生成した前記パルス信号
    を前記緩衝増幅器の前記入力端子で受けるとともに、リ
    ンギングを除去したパルス信号を前記緩衝増幅器の前記
    出力端子から前記出力ピンへ与える請求項１記載のリン
    ギング防止回路とを備える半導体装置。
15. 【請求項１５】 パルス信号を生成するパルス信号生成
    回路と、 前記パルス信号を出力するための出力ピンと、 前記出力ピンの近傍に設けられ、伝送路を通して伝えら
    れる前記パルス信号生成回路が生成した前記パルス信号
    を前記緩衝増幅器の前記入力端子で受けるとともに、リ
    ンギングを除去したパルス信号を前記緩衝増幅器の前記
    出力端子から前記出力ピンへ与える請求項５記載のリン
    ギング防止回路とを備える半導体装置。