WO2005032225A1 - セラミック回路基板、その製造方法およびパワーモジュール - Google Patents

セラミック回路基板、その製造方法およびパワーモジュール Download PDF

Info

Publication number
WO2005032225A1
WO2005032225A1 PCT/JP2004/014528 JP2004014528W WO2005032225A1 WO 2005032225 A1 WO2005032225 A1 WO 2005032225A1 JP 2004014528 W JP2004014528 W JP 2004014528W WO 2005032225 A1 WO2005032225 A1 WO 2005032225A1
Authority
WO
WIPO (PCT)
Prior art keywords
ceramic
circuit board
ceramic substrate
brazing material
alloy film
Prior art date
Application number
PCT/JP2004/014528
Other languages
English (en)
French (fr)
Inventor
Yoshiyuki Fukuda
Hiromasa Kato
Original Assignee
Kabushiki Kaisha Toshiba
Toshiba Materials Co., Ltd.
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kabushiki Kaisha Toshiba, Toshiba Materials Co., Ltd. filed Critical Kabushiki Kaisha Toshiba
Priority to US10/572,961 priority Critical patent/US7482685B2/en
Priority to JP2005514299A priority patent/JP4664816B2/ja
Priority to EP04773557A priority patent/EP1667508B1/en
Publication of WO2005032225A1 publication Critical patent/WO2005032225A1/ja

Links

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/38Improvement of the adhesion between the insulating substrate and the metal
    • CCHEMISTRY; METALLURGY
    • C04CEMENTS; CONCRETE; ARTIFICIAL STONE; CERAMICS; REFRACTORIES
    • C04BLIME, MAGNESIA; SLAG; CEMENTS; COMPOSITIONS THEREOF, e.g. MORTARS, CONCRETE OR LIKE BUILDING MATERIALS; ARTIFICIAL STONE; CERAMICS; REFRACTORIES; TREATMENT OF NATURAL STONE
    • C04B35/00Shaped ceramic products characterised by their composition; Ceramics compositions; Processing powders of inorganic compounds preparatory to the manufacturing of ceramic products
    • C04B35/622Forming processes; Processing powders of inorganic compounds preparatory to the manufacturing of ceramic products
    • C04B35/64Burning or sintering processes
    • C04B35/645Pressure sintering
    • CCHEMISTRY; METALLURGY
    • C04CEMENTS; CONCRETE; ARTIFICIAL STONE; CERAMICS; REFRACTORIES
    • C04BLIME, MAGNESIA; SLAG; CEMENTS; COMPOSITIONS THEREOF, e.g. MORTARS, CONCRETE OR LIKE BUILDING MATERIALS; ARTIFICIAL STONE; CERAMICS; REFRACTORIES; TREATMENT OF NATURAL STONE
    • C04B37/00Joining burned ceramic articles with other burned ceramic articles or other articles by heating
    • C04B37/02Joining burned ceramic articles with other burned ceramic articles or other articles by heating with metallic articles
    • C04B37/023Joining burned ceramic articles with other burned ceramic articles or other articles by heating with metallic articles characterised by the interlayer used
    • C04B37/026Joining burned ceramic articles with other burned ceramic articles or other articles by heating with metallic articles characterised by the interlayer used consisting of metals or metal salts
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/02Containers; Seals
    • H01L23/04Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H01L23/053Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having an insulating or insulated base as a mounting for the semiconductor body
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/34Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3735Laminates or multilayers, e.g. direct bond copper ceramic substrates
    • CCHEMISTRY; METALLURGY
    • C04CEMENTS; CONCRETE; ARTIFICIAL STONE; CERAMICS; REFRACTORIES
    • C04BLIME, MAGNESIA; SLAG; CEMENTS; COMPOSITIONS THEREOF, e.g. MORTARS, CONCRETE OR LIKE BUILDING MATERIALS; ARTIFICIAL STONE; CERAMICS; REFRACTORIES; TREATMENT OF NATURAL STONE
    • C04B2235/00Aspects relating to ceramic starting mixtures or sintered ceramic products
    • C04B2235/65Aspects relating to heat treatments of ceramic bodies such as green ceramics or pre-sintered ceramics, e.g. burning, sintering or melting processes
    • C04B2235/658Atmosphere during thermal treatment
    • C04B2235/6581Total pressure below 1 atmosphere, e.g. vacuum
    • CCHEMISTRY; METALLURGY
    • C04CEMENTS; CONCRETE; ARTIFICIAL STONE; CERAMICS; REFRACTORIES
    • C04BLIME, MAGNESIA; SLAG; CEMENTS; COMPOSITIONS THEREOF, e.g. MORTARS, CONCRETE OR LIKE BUILDING MATERIALS; ARTIFICIAL STONE; CERAMICS; REFRACTORIES; TREATMENT OF NATURAL STONE
    • C04B2235/00Aspects relating to ceramic starting mixtures or sintered ceramic products
    • C04B2235/70Aspects relating to sintered or melt-casted ceramic products
    • C04B2235/96Properties of ceramic products, e.g. mechanical properties such as strength, toughness, wear resistance
    • CCHEMISTRY; METALLURGY
    • C04CEMENTS; CONCRETE; ARTIFICIAL STONE; CERAMICS; REFRACTORIES
    • C04BLIME, MAGNESIA; SLAG; CEMENTS; COMPOSITIONS THEREOF, e.g. MORTARS, CONCRETE OR LIKE BUILDING MATERIALS; ARTIFICIAL STONE; CERAMICS; REFRACTORIES; TREATMENT OF NATURAL STONE
    • C04B2235/00Aspects relating to ceramic starting mixtures or sintered ceramic products
    • C04B2235/70Aspects relating to sintered or melt-casted ceramic products
    • C04B2235/96Properties of ceramic products, e.g. mechanical properties such as strength, toughness, wear resistance
    • C04B2235/963Surface properties, e.g. surface roughness
    • CCHEMISTRY; METALLURGY
    • C04CEMENTS; CONCRETE; ARTIFICIAL STONE; CERAMICS; REFRACTORIES
    • C04BLIME, MAGNESIA; SLAG; CEMENTS; COMPOSITIONS THEREOF, e.g. MORTARS, CONCRETE OR LIKE BUILDING MATERIALS; ARTIFICIAL STONE; CERAMICS; REFRACTORIES; TREATMENT OF NATURAL STONE
    • C04B2237/00Aspects relating to ceramic laminates or to joining of ceramic articles with other articles by heating
    • C04B2237/02Aspects relating to interlayers, e.g. used to join ceramic articles with other articles by heating
    • C04B2237/04Ceramic interlayers
    • C04B2237/06Oxidic interlayers
    • C04B2237/064Oxidic interlayers based on alumina or aluminates
    • CCHEMISTRY; METALLURGY
    • C04CEMENTS; CONCRETE; ARTIFICIAL STONE; CERAMICS; REFRACTORIES
    • C04BLIME, MAGNESIA; SLAG; CEMENTS; COMPOSITIONS THEREOF, e.g. MORTARS, CONCRETE OR LIKE BUILDING MATERIALS; ARTIFICIAL STONE; CERAMICS; REFRACTORIES; TREATMENT OF NATURAL STONE
    • C04B2237/00Aspects relating to ceramic laminates or to joining of ceramic articles with other articles by heating
    • C04B2237/02Aspects relating to interlayers, e.g. used to join ceramic articles with other articles by heating
    • C04B2237/12Metallic interlayers
    • C04B2237/121Metallic interlayers based on aluminium
    • CCHEMISTRY; METALLURGY
    • C04CEMENTS; CONCRETE; ARTIFICIAL STONE; CERAMICS; REFRACTORIES
    • C04BLIME, MAGNESIA; SLAG; CEMENTS; COMPOSITIONS THEREOF, e.g. MORTARS, CONCRETE OR LIKE BUILDING MATERIALS; ARTIFICIAL STONE; CERAMICS; REFRACTORIES; TREATMENT OF NATURAL STONE
    • C04B2237/00Aspects relating to ceramic laminates or to joining of ceramic articles with other articles by heating
    • C04B2237/02Aspects relating to interlayers, e.g. used to join ceramic articles with other articles by heating
    • C04B2237/12Metallic interlayers
    • C04B2237/126Metallic interlayers wherein the active component for bonding is not the largest fraction of the interlayer
    • CCHEMISTRY; METALLURGY
    • C04CEMENTS; CONCRETE; ARTIFICIAL STONE; CERAMICS; REFRACTORIES
    • C04BLIME, MAGNESIA; SLAG; CEMENTS; COMPOSITIONS THEREOF, e.g. MORTARS, CONCRETE OR LIKE BUILDING MATERIALS; ARTIFICIAL STONE; CERAMICS; REFRACTORIES; TREATMENT OF NATURAL STONE
    • C04B2237/00Aspects relating to ceramic laminates or to joining of ceramic articles with other articles by heating
    • C04B2237/02Aspects relating to interlayers, e.g. used to join ceramic articles with other articles by heating
    • C04B2237/12Metallic interlayers
    • C04B2237/126Metallic interlayers wherein the active component for bonding is not the largest fraction of the interlayer
    • C04B2237/128The active component for bonding being silicon
    • CCHEMISTRY; METALLURGY
    • C04CEMENTS; CONCRETE; ARTIFICIAL STONE; CERAMICS; REFRACTORIES
    • C04BLIME, MAGNESIA; SLAG; CEMENTS; COMPOSITIONS THEREOF, e.g. MORTARS, CONCRETE OR LIKE BUILDING MATERIALS; ARTIFICIAL STONE; CERAMICS; REFRACTORIES; TREATMENT OF NATURAL STONE
    • C04B2237/00Aspects relating to ceramic laminates or to joining of ceramic articles with other articles by heating
    • C04B2237/30Composition of layers of ceramic laminates or of ceramic or metallic articles to be joined by heating, e.g. Si substrates
    • C04B2237/32Ceramic
    • C04B2237/34Oxidic
    • C04B2237/343Alumina or aluminates
    • CCHEMISTRY; METALLURGY
    • C04CEMENTS; CONCRETE; ARTIFICIAL STONE; CERAMICS; REFRACTORIES
    • C04BLIME, MAGNESIA; SLAG; CEMENTS; COMPOSITIONS THEREOF, e.g. MORTARS, CONCRETE OR LIKE BUILDING MATERIALS; ARTIFICIAL STONE; CERAMICS; REFRACTORIES; TREATMENT OF NATURAL STONE
    • C04B2237/00Aspects relating to ceramic laminates or to joining of ceramic articles with other articles by heating
    • C04B2237/30Composition of layers of ceramic laminates or of ceramic or metallic articles to be joined by heating, e.g. Si substrates
    • C04B2237/32Ceramic
    • C04B2237/36Non-oxidic
    • C04B2237/365Silicon carbide
    • CCHEMISTRY; METALLURGY
    • C04CEMENTS; CONCRETE; ARTIFICIAL STONE; CERAMICS; REFRACTORIES
    • C04BLIME, MAGNESIA; SLAG; CEMENTS; COMPOSITIONS THEREOF, e.g. MORTARS, CONCRETE OR LIKE BUILDING MATERIALS; ARTIFICIAL STONE; CERAMICS; REFRACTORIES; TREATMENT OF NATURAL STONE
    • C04B2237/00Aspects relating to ceramic laminates or to joining of ceramic articles with other articles by heating
    • C04B2237/30Composition of layers of ceramic laminates or of ceramic or metallic articles to be joined by heating, e.g. Si substrates
    • C04B2237/32Ceramic
    • C04B2237/36Non-oxidic
    • C04B2237/366Aluminium nitride
    • CCHEMISTRY; METALLURGY
    • C04CEMENTS; CONCRETE; ARTIFICIAL STONE; CERAMICS; REFRACTORIES
    • C04BLIME, MAGNESIA; SLAG; CEMENTS; COMPOSITIONS THEREOF, e.g. MORTARS, CONCRETE OR LIKE BUILDING MATERIALS; ARTIFICIAL STONE; CERAMICS; REFRACTORIES; TREATMENT OF NATURAL STONE
    • C04B2237/00Aspects relating to ceramic laminates or to joining of ceramic articles with other articles by heating
    • C04B2237/30Composition of layers of ceramic laminates or of ceramic or metallic articles to be joined by heating, e.g. Si substrates
    • C04B2237/32Ceramic
    • C04B2237/36Non-oxidic
    • C04B2237/368Silicon nitride
    • CCHEMISTRY; METALLURGY
    • C04CEMENTS; CONCRETE; ARTIFICIAL STONE; CERAMICS; REFRACTORIES
    • C04BLIME, MAGNESIA; SLAG; CEMENTS; COMPOSITIONS THEREOF, e.g. MORTARS, CONCRETE OR LIKE BUILDING MATERIALS; ARTIFICIAL STONE; CERAMICS; REFRACTORIES; TREATMENT OF NATURAL STONE
    • C04B2237/00Aspects relating to ceramic laminates or to joining of ceramic articles with other articles by heating
    • C04B2237/30Composition of layers of ceramic laminates or of ceramic or metallic articles to be joined by heating, e.g. Si substrates
    • C04B2237/40Metallic
    • C04B2237/402Aluminium
    • CCHEMISTRY; METALLURGY
    • C04CEMENTS; CONCRETE; ARTIFICIAL STONE; CERAMICS; REFRACTORIES
    • C04BLIME, MAGNESIA; SLAG; CEMENTS; COMPOSITIONS THEREOF, e.g. MORTARS, CONCRETE OR LIKE BUILDING MATERIALS; ARTIFICIAL STONE; CERAMICS; REFRACTORIES; TREATMENT OF NATURAL STONE
    • C04B2237/00Aspects relating to ceramic laminates or to joining of ceramic articles with other articles by heating
    • C04B2237/50Processing aspects relating to ceramic laminates or to the joining of ceramic articles with other articles by heating
    • C04B2237/52Pre-treatment of the joining surfaces, e.g. cleaning, machining
    • CCHEMISTRY; METALLURGY
    • C04CEMENTS; CONCRETE; ARTIFICIAL STONE; CERAMICS; REFRACTORIES
    • C04BLIME, MAGNESIA; SLAG; CEMENTS; COMPOSITIONS THEREOF, e.g. MORTARS, CONCRETE OR LIKE BUILDING MATERIALS; ARTIFICIAL STONE; CERAMICS; REFRACTORIES; TREATMENT OF NATURAL STONE
    • C04B2237/00Aspects relating to ceramic laminates or to joining of ceramic articles with other articles by heating
    • C04B2237/50Processing aspects relating to ceramic laminates or to the joining of ceramic articles with other articles by heating
    • C04B2237/70Forming laminates or joined articles comprising layers of a specific, unusual thickness
    • C04B2237/704Forming laminates or joined articles comprising layers of a specific, unusual thickness of one or more of the ceramic layers or articles
    • CCHEMISTRY; METALLURGY
    • C04CEMENTS; CONCRETE; ARTIFICIAL STONE; CERAMICS; REFRACTORIES
    • C04BLIME, MAGNESIA; SLAG; CEMENTS; COMPOSITIONS THEREOF, e.g. MORTARS, CONCRETE OR LIKE BUILDING MATERIALS; ARTIFICIAL STONE; CERAMICS; REFRACTORIES; TREATMENT OF NATURAL STONE
    • C04B2237/00Aspects relating to ceramic laminates or to joining of ceramic articles with other articles by heating
    • C04B2237/50Processing aspects relating to ceramic laminates or to the joining of ceramic articles with other articles by heating
    • C04B2237/70Forming laminates or joined articles comprising layers of a specific, unusual thickness
    • C04B2237/706Forming laminates or joined articles comprising layers of a specific, unusual thickness of one or more of the metallic layers or articles
    • CCHEMISTRY; METALLURGY
    • C04CEMENTS; CONCRETE; ARTIFICIAL STONE; CERAMICS; REFRACTORIES
    • C04BLIME, MAGNESIA; SLAG; CEMENTS; COMPOSITIONS THEREOF, e.g. MORTARS, CONCRETE OR LIKE BUILDING MATERIALS; ARTIFICIAL STONE; CERAMICS; REFRACTORIES; TREATMENT OF NATURAL STONE
    • C04B2237/00Aspects relating to ceramic laminates or to joining of ceramic articles with other articles by heating
    • C04B2237/50Processing aspects relating to ceramic laminates or to the joining of ceramic articles with other articles by heating
    • C04B2237/70Forming laminates or joined articles comprising layers of a specific, unusual thickness
    • C04B2237/708Forming laminates or joined articles comprising layers of a specific, unusual thickness of one or more of the interlayers
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321Disposition
    • H01L2224/32151Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/44Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001Core members of the connector
    • H01L2224/45099Material
    • H01L2224/451Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45117Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/45124Aluminium (Al) as principal constituent
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/44Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001Core members of the connector
    • H01L2224/45099Material
    • H01L2224/451Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144Gold (Au) as principal constituent
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484Connecting portions
    • H01L2224/4847Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond
    • H01L2224/48472Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond the other connecting portion not on the bonding area also being a wedge bond, i.e. wedge-to-wedge
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73251Location after the connecting process on different surfaces
    • H01L2224/73265Layer and wire connectors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92Specific sequence of method steps
    • H01L2224/922Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222Sequential connecting processes
    • H01L2224/92242Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92247Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a wire connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42Wire connectors; Manufacturing methods related thereto
    • H01L24/44Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42Wire connectors; Manufacturing methods related thereto
    • H01L24/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/00014Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01019Potassium [K]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01021Scandium [Sc]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01057Lanthanum [La]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01066Dysprosium [Dy]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01068Erbium [Er]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01079Gold [Au]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013Alloys
    • H01L2924/0132Binary Alloys
    • H01L2924/01322Eutectic Alloys, i.e. obtained by a liquid transforming into two solid phases
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/102Material of the semiconductor or solid state bodies
    • H01L2924/1025Semiconducting materials
    • H01L2924/10251Elemental semiconductors, i.e. Group IV
    • H01L2924/10253Silicon [Si]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/11Device type
    • H01L2924/13Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304Transistor
    • H01L2924/1305Bipolar Junction Transistor [BJT]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/11Device type
    • H01L2924/13Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304Transistor
    • H01L2924/1305Bipolar Junction Transistor [BJT]
    • H01L2924/13055Insulated gate bipolar transistor [IGBT]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161Cap
    • H01L2924/1615Shape
    • H01L2924/16152Cap comprising a cavity for hosting the device, e.g. U-shaped cap
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/03Use of materials for the substrate
    • H05K1/0306Inorganic insulating substrates, e.g. ceramic, glass

Definitions

  • the present invention relates to a ceramic circuit board which is a joined body of a ceramic member and a metal material circuit layer, a method for manufacturing the same, and a power module using the circuit board, and in particular, to effectively generate voids at a joint interface.
  • the present invention relates to a ceramics circuit board, a method of manufacturing the same, and a power module, which can suppress the temperature of the circuit board, can increase the bonding strength of a metal material as a circuit layer, and can greatly improve the heat cycle characteristics.
  • Conventional methods for joining ceramic materials and metal circuit materials include the simultaneous firing method of printing and sintering a high-melting metal paste such as Mo or W on the surface of a ceramic sheet-like molded body, as a circuit component material.
  • Direct joining method in which the circuit layer is integrally joined to the surface of the ceramic substrate using the eutectic reaction between copper and oxygen, and a filter material containing an active metal such as Ti is joined to the metal circuit layer.
  • the active metal method used as a material is widely used.
  • a joined body of a ceramic material and a metal material formed using the above-described joining method is used in various fields, and a typical example thereof is a ceramic circuit board for mounting and joining semiconductor elements and the like.
  • the characteristics required for the ceramic circuit board include good heat dissipation, high structural strength of the ceramic circuit board as a whole, high bonding strength between the ceramic substrate and the metal circuit board,
  • the strength of the substrate is such as good heat cycle characteristics as a substrate.
  • the ceramic substrate constituting the ceramic circuit board conventionally nitrided aluminum (A 1 N), aluminum oxide (A 1 2 ⁇ 3), the sintered body is used, such as silicon nitride (S i 3 N 4) Have been.
  • an aluminum nitride substrate has a thermal conductivity of 160 W / m ⁇ K or more, and is particularly excellent in heat dissipation because it has a higher thermal conductivity than other ceramic substrates.
  • the three-point bending strength (room temperature) of the silicon nitride substrate is 60 OMPa or more, the strength of the circuit board can be improved when used as a constituent material of the ceramic substrate.
  • aluminum oxide substrates have a thermal conductivity of about 2 O WZm.K. Degree, and the three-point bending strength is about 36 OMPa. Therefore, in order to obtain particularly high heat dissipation and structural strength, it can be said that it is preferable to use a nitride ceramic substrate rather than an oxide ceramic substrate as a circuit substrate.
  • the active metal method when focusing on the bonding strength between the ceramic substrate and the metal circuit board, the active metal method is preferable among the above bonding methods.
  • the active metal method uses a metal foil containing at least one active metal such as Ti, Hf, Zr, or Nb, or a paste obtained by adding these active metals to an Ag-Cu brazing material to a ceramic substrate and a metal circuit. This is a method in which both members are joined together by applying a heat treatment after coating between them.
  • a bonding layer made of the nitride of the active metal is formed after the heat treatment, and a stronger bonding state is formed.
  • the joined body of the nitride ceramic and the metal member by the active metal method satisfies the characteristics required for a circuit board, and is used for electronic circuit boards such as a semiconductor module (power module) board on which a power semiconductor element is mounted. Widely used as.
  • a metal circuit layer is formed on one or both sides of a ceramic substrate via a brazing material for an A1-Si or A1-Ge metal layer.
  • Substrates have also been proposed (see, for example, Patent Document 1).
  • Patent Document 1 Japanese Patent Application Laid-Open No. 2001-144442
  • Patent Document 2 Japanese Patent Application Laid-Open No. 2002-11-11211
  • an aluminum alloy plate is used instead of a copper plate as a circuit layer, and an A1 alloy brazing material is used to join the circuit board to a ceramic substrate.
  • Aluminum not only has the conductivity and high heat dissipation property next to copper, but also has the property of being easily plastically deformed by thermal stress, and can prevent cracks of ceramic substrates and solder.
  • the A1-Si alloy bonds with the oxygen present on the surface of the ceramic substrate and joins it.
  • nitride ceramic substrates such as aluminum nitride and silicon nitride, it is represented by alumina.
  • the bondability (wetting between the Al-Si alloy and the ceramic interface) is low because there is little oxygen per unit area of the substrate structure.
  • welding is performed while applying a load at the time of joining.
  • aluminum nitride, especially silicon nitride has a problem due to joining properties, and it has sufficient variation in heat cycle characteristics and can be adequately handled I could't say it was.
  • the present invention has been made to solve the above-mentioned conventional problems, and in particular, it is possible to effectively suppress generation of voids at a bonding interface and increase the bonding strength of a metal material as a circuit layer. It is an object of the present invention to provide a ceramic circuit board, which is capable of greatly improving the heat resistance cycle characteristic, a method of manufacturing the same, and a power module using the circuit board. Disclosure of the invention
  • the present inventors have conducted various studies on a method for effectively preventing and suppressing the dispersion of the A1 element due to the hillock phenomenon in order to achieve the above object.
  • the thickness of the A1 alloy film is as thin as less than 1 m by forming the A1 alloy film of a predetermined thickness on the surface of the ceramic substrate instead of the conventional A1 metal film. It has been found that the hillock phenomenon can be sufficiently suppressed, the generation of voids at the joint surface can be effectively prevented, and the joining and assembling of the circuit board can be facilitated and the manufacturing cost can be greatly reduced.
  • the present invention has been completed based on the above findings.
  • the ceramic circuit board according to the present invention is a ceramic circuit board in which a circuit layer made of a clad material of an A1 plate and an A1-Si brazing material and a ceramic substrate are integrally joined. — The surface on the side of the Si brazing material is bonded to the ceramic substrate via an A1 alloy film having a thickness of less than 1 im formed on the surface of the ceramic substrate.
  • the circuit layer is composed of a clad material of an A1 plate and an A1-Si brazing material, and the thickness of the circuit layer is in the range of 0.15 to 0.5 mm in consideration of the current carrying capacity. Is preferred.
  • the ceramic substrate is formed of an aluminum nitride sintered body or a silicon nitride sintered body.
  • the ceramic substrate constituting the ceramic circuit board according to the present invention is not particularly limited as long as it has a predetermined heat radiation property and structural strength.
  • Aluminum nitride, silicon nitride, sialon (Si-A 1 - O - N) nitride ceramics sintered body such as a sintered body of carbide ceramics such as silicon carbide (S i C), oxidation al Miniumu (a 1 2 ⁇ 3), Jirukonia (Z r 0 2) it is a substrate formed of a sintered body of oxide-based ceramics such can be suitably used.
  • the A1 alloy film formed on the surface of the ceramic substrate improves the wettability of the A1-Si brazing material and increases the bonding strength of the clad material as a circuit layer to the ceramic substrate. It is formed by a method or the like. Further, according to the A1 alloy film, diffusion and movement of the A1 element do not occur even during the heat bonding, and no void is generated due to the diffusion of A1.
  • the thickness of the A 1 alloy film is less than 1.
  • the thickness of the A1 alloy film is set to be less than 1 ⁇ , but the range of 0.1 to 0.5 / xm is more preferable.
  • the A1 alloy film may be selected from Y, Sc, La, Ce, Nd, Sm, Gd, Tb, Dy, Er, Th, and Sr. It is preferable that at least one rare earth element be contained at 1 to 5 at%. As described above, when the A1 alloy film is formed of an alloy containing a predetermined amount of a predetermined rare earth element, the wettability of the brazing filler metal can be more appropriately adjusted, and the wettability is excessively enhanced. This makes it possible to prevent the laminating material from flowing out, further increase the joining strength of the circuit layer, and effectively prevent the occurrence of voids at the joining surface.
  • the A1-Si brazing material preferably has an A1 content of 85% by mass or more and an Si content of 6 to 15% by mass. If the A 1 content and the Si content of the A 1—Si brazing material are within the above range
  • the method of manufacturing a ceramic circuit board according to the present invention as described above includes a ceramic circuit board in which a circuit layer made of a clad material of an A1 plate and an 11S brazing material and an A1 alloy film are integrally joined.
  • a circuit layer made of a clad material of an A1 plate and an A1-Si brazing material and a ceramic substrate having an A1 alloy film formed on its surface are superimposed, and a pressure of 0.2 MPa or more is obtained.
  • a load to be in an atmosphere at a vacuum degree of 10- 2 P a or more and in that joining and the circuit layer and the ceramic substrate is heated at a temperature from 580 to 630.
  • the pressing force at the time of joining is less than 0.2 MPa, the adhesion between the circuit layer made of the gliding material and the ceramic substrate becomes incomplete.
  • the oxidation of A 1—Si progresses, and the wettability is reduced. The property also decreases.
  • the circuit layer made of the above-mentioned clad material is integrally joined to the ceramic substrate on which the A1 alloy film is formed in a short time. It is possible.
  • the power module according to the present invention is a ceramic circuit board obtained by integrally joining a ceramic substrate and a circuit layer made of a cladding material of an eighteenth board and an eighteenth i brazing material.
  • the 1-Si brazing material side surface is mounted on the ceramic circuit board and the ceramic circuit board joined to the ceramic board via an A1 alloy film having a thickness of less than 1 / xm formed on the ceramic board surface.
  • a heat sink that emits heat generated from the semiconductor element via the ceramic circuit board.
  • FIG. 1 is a cross-sectional view showing a configuration of one embodiment of a ceramic circuit board according to the present invention.
  • FIG. 2 is a sectional view showing a configuration example of a power module using the ceramic circuit board according to the present invention.
  • a silicon nitride (Si 3 N 4 ) substrate having a thickness of 0.625 to 1.2 mm was used as a ceramic substrate for each Example and Comparative Example.
  • aluminum (a 1 N) substrate, sialon (S i-a 1 - ⁇ - N) substrate, a silicon carbide (S i C) a substrate and aluminum oxide (a 1 2 0 3) substrate was prepared a number, as a circuit layer
  • the surface roughness (R a) was adjusted to 1 m by blasting and polishing the surface of the ceramic substrate to which the clad material was bonded.
  • an A1 alloy film having a composition and a thickness as shown in Tables 1 to 6 was formed by a vapor deposition method on the circuit layer joining portion of the ceramic substrate whose surface roughness was adjusted.
  • the ceramic circuit board 1 manufactured as described above has a circuit board 2 made of an A1 board and a circuit layer 4 made of a clad material of an A1—Si brazing material layer 3 and an A1 It has a structure integrally joined to the surface of a ceramic substrate 6 on which an alloy film 5 (Example) and an A1 metal film (Comparative Example 1) are formed.
  • the following measurement tests were performed to evaluate the characteristics of the ceramic circuit boards according to the examples and the comparative examples manufactured as described above.
  • the void fraction at the joint surface under the circuit layer of each ceramic circuit board was measured by an ultrasonic flaw detector. This void ratio was determined by image analysis of a shadow image of a bridge existing on a joint surface of 2 O mm square photographed by an ultrasonic flaw detector and measured as a void area ratio per 20 mm joint area.
  • circuit layer 4 of the ceramic circuit board 1 according to each of the examples and the comparative examples was pulled vertically upward in FIG. 1 to obtain a value obtained by dividing the tensile load when the circuit layer 4 was separated from the ceramic substrate 6 by the bonding area. was determined as the bonding strength.
  • Tables 1 to 6 below summarize the measured values, ceramic circuit board specifications, bonding conditions, and other information.
  • Ceramic clad ( ⁇ (Circuit layer) composition First Al alloy on ceramic substrate
  • Example 54 AIN 99AI 6S1 -AI 0.3 3Y-AI 0.3 0.5 10— 2 630 60.3 1
  • Example 59 AIN 95AI 7.5Si-AI 0.15 2Sm- -Al 0.5 0.2 10 " 2 620 54.9 2.4
  • Example 60 Si-AI -0- N 99A! 15Si—Al 0.2 3Y-AI 0.3 0.5 10" 2 625 53.4 2
  • the thickness of the A1 alloy film was Even when the thickness is less than 1 m, the void area ratio is smaller than that of the comparative example, and the diffusion of A1 element and the eruption (hillock phenomenon) at the bonding surface during heating bonding are effective. It was found that it was suppressed. Therefore, it was possible to effectively prevent the occurrence of voids at the joint surface, and it was assured that the joint strength was improved in a direction that greatly increased.
  • the thickness of the A1 alloy film can be reduced to less than 1 ⁇ , the time for forming the A1 alloy film by vapor deposition or the like can be shortened, and the joining operation can be simplified, so that the circuit board can be easily joined and assembled. It has been found that the manufacturing cost can be greatly reduced.
  • Comparative Examples 2 to 7 the composition of the A1 alloy film (Comparative Examples 1 and 7), the joining temperature (Comparative Examples 1 and 5), the composition of the A1-Si brazing material (Comparative Examples) If the values of Example 2 and Comparative Example 4), the thickness of the A1 alloy film (Comparative Example 3), and the pressing force at the time of joining (Comparative Example 6) are out of the preferred ranges specified in the present invention, the circuit is It was found that the bonding strength and void area characteristics of the layer were reduced.
  • FIG. 2 is a cross-sectional view showing a configuration example of a power module according to one embodiment using the ceramic circuit board according to the present invention. That is, on the surface of the A1 circuit board 2 of the ceramic circuit board 1 disposed inside the power module 10 according to the present embodiment, an insulated gate transistor (IGBT) is formed as a power element.
  • the semiconductor chip (semiconductor element) 11 on which is formed is fixed with solder 12.
  • a 1 The circuit board 2 is connected to the collector electrode terminal (not shown) and supplies the collector voltage to the semiconductor chip 11. Both ends of a bonding wire 13 composed of a thin metal wire such as A1 or Au are joined to the gate electrode 14 on the semiconductor chip 11 and the metal film 15 on the ceramic substrate 6 by ultrasonic welding. Since the metal film 15 is connected to the gate electrode terminal (not shown), the bonding wire 13 is electrically connected to the gate electrode terminal, and the bonding wire 13 is connected from the gate electrode terminal. Gate voltage is supplied via Both ends of the bonding wire 16 are bonded to the emitter electrode 17 on the semiconductor element 11 and the metal film 18 on the ceramic substrate 6 by ultrasonic welding. Has been. Since the emitter electrode terminal 19 is attached to the metal film 18 with solder 20, the bonding wire 16 and the emitter electrode terminal 19 are electrically connected, and the bonding wire is connected from the emitter electrode terminal 19 to the bonding wire. The emitter voltage is supplied via 16.
  • a bonding wire 13 composed of a thin metal wire such as A1 or Au are joined
  • a package 29 is composed of an outer case 28 formed of a material such as plastic and a metal substrate 24, and a semiconductor chip 11, a ceramic substrate 6, A1, a circuit layer 2, a metal film 15, 18, the bonding wires 13 and 16, and the emitter electrode terminal 19-part are sealed in a package 29 to constitute one power module 10.
  • the metal substrate 24 can be formed to also serve as a heat sink, a radiation fin (heat sink) may be provided separately from the metal substrate 24. The heat generated by the semiconductor chip 11 is radiated to the lower surface side of the semiconductor chip 11 via the metal substrate 24, thereby cooling the semiconductor chip 11 and maintaining its operation function well. .
  • the generation of voids at the bonding interface of the ceramic substrate can be effectively suppressed, and the bonding strength of the metal material as the circuit layer can be increased.
  • a power module that can significantly improve cycle characteristics is obtained, and sufficient reliability can be secured.
  • the thickness of the A1 alloy film is less than 1 m. Even when the thickness is small, the diffusion of the A 1 element during heating and the ejection at the joining surface (hillock phenomenon) can be effectively suppressed, and the generation of voids at the joining surface can be effectively prevented. Also, the joining and assembling of the circuit boards becomes easy, and the manufacturing cost can be greatly reduced.

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Materials Engineering (AREA)
  • Structural Engineering (AREA)
  • Organic Chemistry (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Inorganic Chemistry (AREA)
  • Ceramic Products (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
  • Manufacturing Of Printed Wiring (AREA)
  • Laminated Bodies (AREA)

Abstract

 Al板から成る回路板2とAl−Siろう材層3とのクラッド材から成る回路層4とセラミックス基板6とを一体に接合したセラミックス回路基板1において、上記クラッド材のAl−Siろう材層3側の表面が、セラミックス基板6表面に形成した厚さ1μm未満のAl合金膜5を介して上記セラミックス基板6に接合されていることを特徴とするセラミックス回路基板1である。上記構成によれば、接合界面でのボイドの発生を効果的に抑制でき回路層としての金属材の接合強度を高くすることが可能であり、耐熱サイクル特性を大幅に改善することが可能なセラミックス回路基板およびその製造方法を提供することができる。

Description

明 細 書 セラミック回路基板、 その製造方法およびパヮ一モジュール 技術分野
本発明は、 セラミックス部材と金属材回路層との接合体であるセラミック回路基 板、 その製造方法、 およびその回路基板を用いたパワーモジュールに係り、 特に接 合界面でのボイドの発生を効果的に抑制でき回路層としての金属材の接合強度を高 くすることが可能であり、 耐熱サイクル特性を大幅に改善することが可能なセラミ ックス回路基板、 その製造方法およびパワーモジュールに関する。 背景技術
セラミックス材と金属回路材との接合方法としては、 従来から M oまたは W等の 高融点金属ペース卜をセラミックスのシー ト状成形体表面に印刷して焼結する同時 焼成法、 回路構成材としての銅と酸素の共晶反応を利用して回路層をセラミックス 基板表面に一体に接合する直接接合法 (D B C法) 、 および T i等の活性金属を含 有するろぅ材を金属回路層の接合材として用いた活性金属法などが広く使用されて いる。
上記のような接合方法を用いて形成されたセラミックス材と金属材との接合体は、 様々な分野に用いられており、 その代表例として半導体素子等を搭載接合するセラ ミックス回路基板が挙げられる。 このセラミックス回路基板に要求される特性とし ては、 放熱性が良好であること、 セラミツ クス回路基板全体としての構造強度が高 いこと、 セラミックス基板と金属回路板との接合強度が高いこと、 回路基板として の耐熱サイクル特性が良好であることなど力 S挙げられる。
また、 セラミックス回路基板を構成するセラミックス基板としては、 従来から窒 化アルミニウム (A 1 N ) 、 酸化アルミニウム (A 1 23 ) 、 窒化珪素 (S i 3 N 4 ) などの焼結体が使用されている。
例えば、 窒化アルミニウム基板は熱伝導率が 1 6 0 W/m · K以上であり、 他の セラミックス基板と比べて高い熱伝導率を具備していることから特に放熱性に優れ ている。 また、 窒化珪素基板は三点曲げ強度 (室温) が 6 0 O M P a以上であるた め、 セラミックス基板構成材として使用した場合には回路基板の強度を向上させる ことができる。 それに対し、 酸化アルミニウム基板は熱伝導率が 2 O WZm . K程 度であり、 また三点曲げ強度も 3 6 OMP a程度である。 そのため、 特に高い放熱 性や構造強度を得るためには、 酸化物系セラミックス基板より窒化物系セラミック ス基板を使用する方が回路基板としては好ましいと言える。
一方、 セラミックス基板と金属回路板との接合強度に着目すると前述の接合方法 の中では活性金属法が好ましい。 活性金属法は、 T i , H f , Z r , Nb等の活性 金属の少なくとも 1種を含む金属箔、 またはこれら活性金属を A g— C uろう材に 添加したペーストをセラミックス基板と金属回路板との間に塗布した後に、 熱処理 することにより両部材を一体に接合する方法である。 窒化物系セラミックス基板を 用いた活性金属法による接合を行う場合には、 熱処理後に前記活性金属の窒化物か ら成る接合層が形成され、 より強固な接合状態が形成される。 このよ うに活性金属 法による窒化物系セラミックスと金属部材との接合体は回路基板として求められる 特性を満たしており、 パワー半導体素子を搭載した半導体モジュール (パワーモジ ユール) 用基板等の電子回路用基板として広く活用されている。
また、 従来の半導体実装用絶縁回路基板として、 例えばセラミ ックス基板の両面 のいずれか一方または双方に A 1 — S i系または A 1 -G e系の金属層用ろう材を 介して金属回路層を積層接着した構造を有し、 上記金属層のビッカース硬度および 厚さと、 上記セラミックス基板の厚さおよび抗折強度を所定値に調整することによ り、 回路基板の耐熱サイクル寿命を延ばした回路基板も提案されている (例えば、 特許文献 1参照。 ) 。
さらに従来のセラミ ックス配線基板として、 ろう材との濡れ性に優れた A 1や N iなどの金属層をセラミックス基板表面に 1〜 1 0 μπιの厚さで形成した配線基板 も提案されている (例えば、 特許文献 2参照。 ) 。
[特許文献 1] 特開 200 1— 1 44 2 34号公報
[特許文献 2] 特開 200 2— 1 1 1 2 1 1号公報
しかしながら、 上記従来の回路基板においては、 構造強度についてはある程度の 改善が達成されているものの、 耐熱サイクル特性については必ずしも現在の技術的 要求を満たしているとは言えなかった。 その理由として、 近年の半導体素子は高容 量化、 高出力化、 高集積化に伴いその発熱量が増大する傾向にあり、 発熱量が増大 すると、 金属回路板とセラミックス基板との熱膨張差によりセラミックス基板やろ ぅ材層にクラックが発生しやすく、 その結果、 セラミ ックス基板の絶縁耐圧の低下 や、 金属回路層の剥離発生という問題が生じていた。 特に、 活性金属法により金属 回路層を接合する場合、 窒化物系セラミックス側に活性金属の窒化物相が形成され る。 この活性金属窒化物相は接合強度の向上には有効に働くが、 上記熱膨張差によ る応力に対し、 応力緩和機能を具備しているとは言えず、 セラミックス基板にクラ ックが発生し易く、 回路基板の耐久性が低くなる難点があつた。
上記のような問題点を解決するために、 回路層としての銅板の代わりに、 アルミ 二ゥム板を用い、 A 1合金ろう材を用いて、 セラミックス基板と接合する方式も採 用されている。 上記アルミニウムは、 銅に次ぐ導電性と高い放熱性を有するだけで なく、 熱応力により塑性変形し易い性質を有し、 セラミックス基板及びはんだ等の クラックを防止できる。 一方、 A 1— S i合金はセラミックス基板表面に存在する 酸素と結合して接合するが、 特に窒化アルミニウム、 窒化けい素などの窒化物系セ ラミックス基板の場合には、 アルミナに代表される酸化物系セラミックス基板と異 なり、 基板組織の単位面積あたりの酸素が少ないため、 接合性 (A l—S i合金と セラミックス界面の濡れ性) が低い。 それを補うために、 接合時に荷重を掛けなが ら接合しているが、 窒化アルミニウム、 特に窒化けい素とは、 接合性に起因する問 題があり、 耐熱サイクル特性のばらつきがあり十分対応できているとは言えなかつ た。
また、 ろう材の濡れ性を向上させるために前記のように、 A 1金属膜を予めセラ ミックス基板表面に形成しておき、 しかる後に接合する方式も採用されていたが、 A 1金属膜中の A 1元素の拡散によって組織表面が部分的に盛り上がる、 いわゆる ヒロック現象 (H i 1 1 r o c k現象) が起こり、 A 1金属膜と A 1— S iろう材 との間にポイド (空隙部) が形成され易く、 金属回路層の接合強度が低下して回路 基板全体としての耐熱サイクル特性が低下し易い難点があった。 また、 A 1金属膜 の厚さが 1〜1 0 m程度に厚く形成されていたために、 A 1金属の蒸着時間が長 くなり、 製造コストが増大化する欠点もあった。
また、 半導体分野において、 L S Iの集積化や高速化が進展していることに加え、 GTOや I GBT ( I n s u l a t e d Ga t e B i o l a r T r a n s i s t o r ) 等のパワーデバイスの用途が拡大しているなどの事情から、 シリコン チップ (半導体素子) の発熱量が増加の一途をたどっている。 そして、 前記パワー モジュールが電気鉄道車両や電気自動車などの長期の信頼性が要求される分野に採 用されるに及んで、 シリコンチップが搭載されている回路基板、 あるいは回路基板 が搭載されているモジユールの放熱特性およぴ耐久性が一層重大な関心事となって いる。 しかしながら、 従来のパワーモジュールにおいては接合部の耐久性が不十分 であり十分な信頼性が確保できない問題点があった。 本発明は、 上記従来の問題点を解決するためになされたものであり、 特に接合界 面でのボイドの発生を効果的に抑制でき回路層としての金属材の接合強度を高くす ることが可能であり、 耐熱サイクル特性を大幅に改善することが可能なセラミツク ス回路基板、 その製造方法およびその回路基板を使用したパワーモジュールを提供 することを目的とする。 発明の開示
本発明者らは上記目的を達成するために、 前記ヒロック現象による A 1元素の 散を効果的に防止抑制する方法について種々検討を行った。 その結果、 特に従来の A 1金属膜に代えてセラミックス基板表面に所定厚さの A 1合金膜を形成すること により、 A 1合金膜の厚さが 1 m未満と薄い場合であっても、 上記ヒロック現象 を十分に抑制でき、 接合面におけるポイドの発生を効果的に防止でき、 また回路基 板の接合組立てが容易になり製造コストも大幅に低減できるとの知見を得た。 本発 明は上記知見に基づいて完成されたものである。
すなわち、 本発明に係るセラミックス回路基板は、 A 1板と A 1— S iろう材と のクラッド材から成る回路層とセラミックス基板とを一体に接合したセラミックス 回路基板において、 上記クラッド材の A 1— S iろう材側の表面が、 セラミックス 基板表面に形成した厚さ 1 i m未満の A 1合金膜を介して上記セラミックス基板に 接合されていることを特徴とする。
本発明において、 回路層は A 1板と A 1— S iろう材とのクラッド材から構成さ れ、 回路層の厚さは通電容量を勘案して 0 . 1 5〜0 . 5 mmの範囲が好ましい。 また、 上記セラミックス回路基板において、 前記セラミックス基板が窒化アルミ ニゥム焼結体または窒化けい素焼結体により形成されていることが好ましい。
本発明に係るセラミックス回路基板を構成するセラミックス基板としては、 所定 の放熱性および構造強度を有する限り、 特に限定されるものではなく、 窒化アルミ 二ゥム, 窒化けい素, サイアロン (S i - A 1 - O - N ) 等の窒化物系セラミック スの焼結体、 炭化けい素 (S i C ) 等の炭化物系セラミックスの焼結体、 酸化アル ミニゥム (A 1 23 ) , ジルコニァ (Z r 0 2 ) 等の酸化物系セラミックスの焼結 体からなる基板が好適に使用できる。 しかしながら、 基板組織表面における酸素濃 度が低い窒化物系セラミックス基板であっても接合性の改善効果が高いため、 特に セラミックス基板が窒化アルミニウム基板または窒化けい素基板である場合に特に 優れた作用効果が得られる。 また、 セラミックス基板表面に形成した A 1合金膜は、 A 1— S iろう材の濡れ 性を改善し回路層としてのクラッド材のセラミックス基板に対する接合強度を高め るものであり、 スパッタリング法や蒸着法などで形成される。 また A 1合金膜によ れば、 加熱接合時においても、 A 1元素の拡散移動は起こらず、 A 1の拡散によつ てポイドが発生することもない。 この A 1合金膜の厚さは 1 未満とされる。 A 1合金膜の厚さが 0. 1 m未満と過小になると上記濡れ性の改善効果が不 ~ 分と なる一方、 1 im以上となるように形成しても、 上記効果は飽和してしまうと共に A 1合金膜の形成に長時間を要することに成り、 製造効率が低下する。 した力 Sつて、 A 1合金膜の厚さは 1 μπι未満とされるが、 0. 1〜0. 5 /xmの範囲がより好ま しい。
また、 上記セラミックス回路基板において、 前記 A 1合金膜は、 Y, S c , L a, C e , Nd, Sm, Gd, Tb, D y, E r, T hおよび S rから選択される少な くとも 1種の希土類元素を 1〜5 a t %含有することが好ましい。 このように、 所 定の希土類元素を所定量含有する合金で A 1合金膜を形成した場合には、 特にろう 材の濡れ性を更に適度に調整することが可能となり、 濡れ性の過度の亢進に るろ ぅ材の流失を防止することが可能となり、 回路層の接合強度をさらに高めることが できる上に、 接合面におけるボイドの発生を効果的に防止することができる。
さらに、 上記セラミックス回路基板において、 前記 A 1— S iろう材の A 1 含有 量が 8 5質量%以上であり、 かつ S i含有量が 6〜 1 5質量%の範囲であることが 好ましい。 この A 1— S iろう材の A 1含有量および S i含有量が上記範囲 |¾であ ると、 A 1より融点が 50〜100°C低くなり、 回路層としての A 1 - S i 金層 の接合が容易である一方、 A l— S iろう材による接合も容易になる。
上記のような本発明に係るセラミックス回路基板の製造方法は、 A 1板と 1一 S iろう材とのクラッド材から成る回路層と A 1合金膜とを一体に接合したセラミ ックス回路基板の製造方法において、 A 1板と A 1— S iろう材とのクラッド材か ら成る回路層と、 表面に A 1合金膜を形成したセラミックス基板とを重ね、 圧力 が 0. 2 MP a以上となるように荷重を加えた状態で、 真空度が 10— 2P a以上で ある雰囲気中で、 温度 580〜630でで加熱して上記回路層とセラミックス基板 とを接合することを特徴とする。
上記製造方法において、 接合時の押圧力が 0. 2MP a未満の場合には、 グラッ ド材から成る回路層とセラミックス基板との密着性が不完全になる。 また、 記真 空度の範囲の雰囲気において、 A 1— S iの酸化が進行し、 濡れ性が低下して接合 性も低下する。 さらに上記接合温度範囲 ( 5 8 0 ~ 6 3 0 °C ) で加熱することによ り、 上記クラッド材からなる回路層を、 A 1合金膜を形成したセラミックス基板に 短時間に一体に接合することが可能である。
また、 本発明に係るパワーモジュールは、 八 1板と八 1 ー 3 iろう材とのクラッ ド材から成る回路層とセラミックス基板とを一体に接合したセラミックス回路基板 であり、 上記クラッド材の A 1—S iろう材側の表面が、 セラミックス基板表面に 形成した厚さ 1 /x m未満の A 1合金膜を介して上記セラミックス基板に接合されて いるセラミックス回路基板と、 上記回路層に搭載された半導 #:素子と、 この半導体 素子から発生した熱を上記セラミックス回路基板を経由して放出するヒートシンク とを備えることを特徴とする。 図面の簡単な説明
第 1図は、 本発明に係るセラミックス回路基板の一実施例の構成を示す断面図で ある。
第 2図は、 本発明に係るセラミックス回路基板を使用したパワーモジュールの構 成例を示す断面図である。 発明を実施するための最良の形態
次に本発明に係るセラミックス回路基板の実施例について添付図面を参照して具 体的に説明する。
[実施例 1〜; 1 1 6および比較例 1 ~ 4 5 ]
各実施例用および比較例用のセラミックス基板として、 表 1〜表 6に示すように、 厚さが 0 . 6 2 5〜 1 . 2 mmの窒化けい素 (S i 3 N 4 ) 基板, 窒化アルミニウム (A 1 N ) 基板, サイアロン (S i— A 1 —〇— N ) 基板, 炭化けい素 (S i C ) 基板および酸化アルミニウム (A 1 2 0 3 ) 基板を多数用意し、 回路層としてのクラ ッド材を接合するセラミックス基板表面に対してブラスト処理と研摩加工とを実施 して表面粗さ (R a ) が 1 mとなるように調整した。
次に、 表面粗さを調整したセラミックス基板の回路層接合箇所に、 表 1〜表 6に 示すような組成および厚さを有する A 1合金膜を蒸着法により形成した。
一方、 表 1〜表 6に示すような組成を有する A 1回路板と A 1— S iろう材とを 7 5 : 2 5の厚さ比で圧延加工して両者を一体に接合した回路層としてのクラッド 材をそれぞれ調製した。 調製した各クラッド材の厚さは表 1〜表 6に示す値に設定 した。
次に、 上記のように調製した回路板としての A 1板と A 1— S iろう材とのクラ ッド材から成る回路層と、 表面に A 1合金膜 (実施例) や A 1金属膜 (比較例 1 ) を形成したセラミックス基板とを重ね、 表 1〜表 6に示す押圧力となるように荷重 を加えた状態で、 表 1〜表 6に示す真空度の雰囲気中で、 表 1〜表 6に示す温度ま で加熱処理して上記回路層とセラミックス基板とを接合することにより、 各実施例 および比較例に係るセラミックス回路基板を製造しこ。
上記製造されたセラミックス回路基板 1は、 第 1図に示すように A 1板から成る 回路板 2と A 1— S iろう材層 3とのクラッド材から成る回路層 4が、 表面に A 1 合金膜 5 (実施例) や A 1金属膜 (比較例 1 ) を形成したセラミックス基板 6の表 面に一体に接合された構造を有する。
上記のように製造された各実施例および比較例に係るセラミックス回路基板の特 性を評価するために、 次のような測定試験を実施した。 まず、 超音波探傷装置によ り各セラミックス回路基板の回路層下部の接合面におけるボイド率を測定した。 こ のボイド率は超音波探傷装置により撮影された 2 O mm四方の接合面に存在するポ ィドの影像を画像解析して求め、 接合面積 2 0 mm口当りのボイド面積率として測 定した。
また、 各実施例および比較例に係るセラミックス回路基板 1の回路層 4を、 第 1 図において垂直上方に引張り上げ回路層 4がセラミックス基板 6から剥離した時の 引張り荷重を接合面積で除した値を接合強度として御 j定した。 各測定値およびセラ ミックス回路基板の仕様、 接合条件等を下記表 1〜麦 6にまとめて示す。
[表 1 ]
セラミックス クラッド ; (ΐ (回路層)構成 セラミックス基板表面の Al合金嚆 接合処理温度
試料 Mo 接合強度 ボイド面 基板種穎 回路板の Al含有量 Al— Siろ ; fel" 全 1¥ 医 Τ J s= Ιχ·
(質量0 /。) (mm) (o %) ( a (NZ20mm d) (%) 実施例 1 Si3N4 98AI 15Si— Al 0.2 5Y— Al 0.5 0.2 600 45 9 実施例 2 Si3N4 97AI .5Si— Al 0.5 4Gd— Al 0.1 1 υ 580 47.3 5.6 実施例 3 AIN 98AI 10Si— Al 0.3 3Er— Al 0.8 0,3 1Γ UΓ2 600 55.8 2.3 実施例 4 AIN 95AI 10^i— Al 1 0 I U 61.9 0.3 実施例 5 Si-Ai -0-N 98AI U.o O U 48.2 7.8 実施例 6 Si— Al— 0— 96A1 D l Al U. 10 一 U. I β
10 O ηU 8.9 旆例 7 SiC 95AI ― Λ Ι
ool Al U. o r I La Al U. 10 41? 3 丰施侧 SjC QQAI I
/.Ool Al u.o Uy Ί I A I U.O U.O 一 2
10 ι υ t . J ■a 1 実施例 9 98AI ■1 2
I 0― A I U. U.o 10 l U 03 2 "7.5 実施例 10 97AI cc; n
U.O Y Al νΛ . 10 DUU 60.4 2.8 実施例 1 1 Si3N4 99AI 15Si— Al 0.2 3Y-AI 0.3 1 10一2 620 58.2 0.7 実施例 12 Si3N4 99AI 15Si-Ai 0.5 1Y-A] 0.1 0.5 2 600 50.3 4.5 実施例 13 Si3N4 97AI 15Si— Al 0.2 3Nd-AI 0.8 0.2 10一2 630 53.6 2.4 実施例 14 Si3N4 96AI 15Si-AI 0.2 3Er-AI 0.5 1.5 10—2 590 61.9 1.4 実施例 15 Si3 4 99AI 12Si-Ai 0.15 3Y-AI 0.1 1 10—2 580 63.3 0 実施例 16 Si3N4 99AI 12Si-AI 0.2 3Y-AI 0.8 2.5 10"2 580 64.5 0 実施例 17 Si3N4 98AI 12Si-AI 0.2 4Sm-AI 0.1 0.5 10—2 580 53.7 2 実施例 18 Si3N4 98AI 12Si-At 0.2 5Gd-Al 0.8 2 10一2 580 64.6 0 実施例 19 Si3N4 95AI 12Si-AI 0.3 4Sc-AI 0.8 1 10—2 580 56.3 0.8 実施例 20 Si3N4 99AI 10Si-AI 0.5 1Y-AI 0.5 0.5 10—2 600 47.8 5.5 実施例 21 Si3N4 98AI 10Si— Al 0.5 1 Er-AI 0.5 2 605 59.2 0.2 実施例 22 Si3N4 97AI 10Si— Al 0.2 2Sr-AI 0.3 1.5 605 61.5 0.4 実施例 23 Si3N4 99AI 10Si— Al 0.15 2Ce-AI 0.3 0.5 10—2 610 55.9 1.6 実施例 24 Si3N4 95A1 10Si-Al 0.5 2Dy - Al 0.8 0.2 10—2 600 48.4 2.2 実施例 25 Si3N4 99AI 7.5Si~AI 0.1 4Th-AI 0.1 1 10—2 605 45.5 6 実施例 26 Si3N4 99AI 7.5Si-AI 0.3 3Y-AI 0.5 2 10"2 600 62.7 0 実施例 27 S13N4 98AI 7.5Si-AI 0.5 5Tb - Al 0.3 1 10—2 615 51.8 3.6 実施例 28 S13 4 98AI 7.5Si-AI 0.3 4La- Al 0.5 1.5 10"2 620 58.9 0.2 実施例 29 S13N4 99AI 7.5Si-AI 0.2 1 Gd-AI 0.2 0.2 10—2 620 51.2 3.3 実施例 30 Si3N4 99AI 7.5Si~A! 0.4 5Er-AI 0.1 0.5 10ー2 615 55.6 1.5
ス クラッド; (回路層)構成 セラミックス基板表面の Al合金膜 接合処理温度
" ι 接合強度 ポイド面 試料 No 问路 ffi Al 有醫 Al— ; 組成 - 全 i -e ϊ J 力 具 度
\ ) st% " n_ \Pa) \ ) CM / flmm n l 、¾Ό 施例' J 31 ' 98AI .
7.5S|— A! 0.3 4Ce-AI 0.2 1 10 615 η 1 'J g y j .O i ~ Al oUy-AI U.o U.o 10 51.6
実施 <5il33 99AI e> r
O l Al U. U U.O 10 57 9 0.9 ま fiMil^ U.O oNd-AI U.o 1 10 630 1 ft 施伢 I35 97/ j ; yj. I Nd Al U.O υ.ζ c n
10 50.9 4. a 卖 /施j ff r ll36 SUN, 95AI β Oθίl Al u. Ud-U.OY-AI U.O 10 2 57 6 1.6
95AI /.O cbi:― Al 0,10 e r— Al U.t) 1 10 58.1 0.8 卖 ½ϊ例 38 97AI 【 U.O u u.oy Ai U. I U.O 10: OiJU 55 8 1.8 実施例 39 Si3N4 95AI U.o oNd La_A! U 1 10 59.6 0.3 実施例 40 98AI 7.5Si— Al 0.5 3 d— a— Al 0.8 0.5 10— 2 615 54.1 1.6 実施例 41 AIN 99AI 15Si -AI 0.2 3Y-AI 0.3 0.5 10 615 58.3 1 実施例 42 AIM 97AI 15Si— Al 0.2 3Nd-AI 0.5 0.5 10—2 615 56.6 1.9 実施例 43 AIN 99AI 12Si-AI 0.15 3Y-AI 0.3 0.5 I t)-2 580 65.7 0 実施例 44 AIN 98AI 12Si— Al 0.2 5Gd-AI 0.6 0.2 10-2 580 56.9 1.8 実施例 45 AIN 99AI !OSi-AI 0.5 3Y-AI 0.3 1.5 10一2 600 63.8 0 実施例 46 AIN 97AI 10Si-AI 0.2 2Sr-AI 0,8 1 10一2 590 59.1 0.5 実施例 47 AIN 99AI 10Si— Al 0.15 2Ce-AI 0.5 0.5 600 57 1.8 実施例 48 AIN 95AI IGSi— 0.5 2Dy-AI 0.2 0.2 U 605 58.6 1.5 実施例 49 AIN 99AI 7.5Si— Al 0.1 4Th-AI 0.2 0.2 605 51.3 4.6 実施例 50 AIN 99AI ■7 5Si— 0.3 3Y-AI 0,3 1 U 610 62.8 0.1 実施例 51 AIN 98AI ■7 5Si— J 0.5 5Tb-AI 0.1 0,2 510 53.6 2.3 実施例 52 AIN 99AI 7 KQi— Al 5Fr-AI 1 5 U 55.5 2 実施例 53 AIN 95AI n 0 ί. I U 64 0 実施例 54 AIN 99AI 6S1 -AI 0.3 3Y-AI 0.3 0.5 10— 2 630 60.3 1 実施例 55 AIN 95AI 6S1 -AI 0.2 3Ce-1.5Sr-AI 0.5 0.5 10— 2 630 59.1 0.2 実施例 56 AIN 95AI 15Sト Al 0.3 3La-2Gd-AI 0.8 1 10—2 620 58.3 0.9 実施例 57 AIN 97AI 12Si— Al 0.5 3.5Er - 0.5Y-AI 0.3 1 10-2 580 62.5 0 実施例 58 AIN 98AI 7.5Si-AI 0.5 2Sr-2Dy-AI 0.6 0.5 10"2 615 58.4 1.2 実施例 59 AIN 95AI 7.5Si-AI 0.15 2Sm - - Al 0.5 0.2 10"2 620 54.9 2.4 実施例 60 Si-AI -0- N 99A! 15Si— Al 0.2 3Y-AI 0.3 0.5 10"2 625 53.4 2
Figure imgf000011_0001
Figure imgf000012_0001
Figure imgf000013_0001
Figure imgf000014_0001
上記表 1〜表 6に示す結果から明らかなように、 セラミックス基板表面に所定厚 さの A 1合金膜を形成した各実施例に係るセラミックス回路基板によれば、 A 1合 金膜の厚さが 1 m未満と薄い場合であっても、 比較例と較べてボイド面積率が小 さく、 加熱接合時における A 1元素の拡散および接合面での噴出し (ヒロック現 象) が効'果的に抑制されていることが判明した。 そのため、 接合面におけるポイド の発生を効果的に防止でき、 接合強度が大幅に増大する方向に改善されることが確 忍できた。 また、 A 1合金膜の厚さが 1 μπι未満と薄くできるため、 蒸着等による A 1合金膜の成膜時間が短縮でき、 かつ接合操作も簡略化できるために、 回路基板 の接合組立てが容易になり製造コストも大幅に低減できることが判明した。
一方、 セラミックス基板表面に予め A 1金属膜を形成した比較例 1に係るセラミ ックス回路基板によれば、 加熱接合時における A 1元素の拡散が顕著であり、 接合 面での A 1元素の噴出し (ヒロック現象) が抑制されておらず、 ポイド面積率の急 増に比例して接合強度も大幅に低下してしまうことが再確認された。
また、 比較例 2〜 7に示すように、 A 1合金膜の組成 (比較例 1および比較例 7 ) 、 接合温度 (比較例 1および比較例 5) 、 A 1— S iろう材組成 (比較例 2お よび比較例 4) 、 A 1合金膜の厚さ (比較例 3) 、 接合時の押圧力 (比較例 6) な どが、 本発明で規定される好ましい範囲を外れる場合には回路層の接合強度および ボイド面積特性が低下することが判明した。
図 2は本発明に係るセラミックス回路基板を使用した一実施例に係るパワーモジ ユールの構成例を示す断面図である。 すなわち、 本実施例に係るパワーモジュール 1 0の内部に配置されたセラミックス回路基板 1の A 1回路板 2の表面には、 パヮ 一素子として I GBT ( I n s u l a t e d Ga t e B i o l a r T r an s i s t o r ) が形成された半導体チップ (半導体素子) 1 1が半田 1 2で固定さ れている。
A 1回路板 2はコレクタ用電極端子 (図示せず) に接続されており、 半導体チッ プ 1 1にコレクタ電圧を供給する。 A 1や Au等の金属細線で構成されるボンディ ングワイア 1 3の両端は、 半導体チップ 1 1上のゲート電極 14とセラミックス基 板 6上の金属膜 1 5に超音波溶接で接合されている。 金属膜 1 5はゲート用電極端 子 (図示せず) に接続されているため、 ボンディングワイア 1 3とゲート用電極端 子とは電気的に接続され、 ゲート用電極端子からボンディングワイア 1 3を介して ゲート電圧が供給される。 また、 ボンディングワイア 16の両端は、 半導体素子 1 1上のエミッタ電極 1 7とセラミックス基板 6上の金属膜 1 8に超音波溶接で接合 されている。 エミッタ用電極端子 1 9は半田 2 0で金属膜 1 8に取り付けられてい るので、 ボンディングワイア 1 6とエミッタ用電極端子 1 9とは電気的に接続され、 エミッタ用電極端子 1 9からボンディングワイア 1 6を介してエミッタ電圧が供給 される。
セラミックス基板 6の下面は、 金属膜 2 2および半田 2 6を介して金属基板 (ヒ ートシンク) 2 4上に接合されている。 プラスチック等の材質で形成された外殻ケ ース 2 8と金属基板 2 4とでパッケージ 2 9が構成され、 半導体チップ 1 1、 セラ ミックス基板 6、 A 1回路層 2、 金属膜 1 5、 1 8、 ボンディングワイア 1 3、 1 6とェミッタ用電極端子 1 9—部分は、 パッケージ 2 9に封止されており、 一つの パワーモジュール 1 0を構成している。 金属基板 2 4はヒートシンクを兼ねるもの として形成できるが、 金属基板 2 4とは別に放熱フィン (ヒートシンク) を設置し ても良い。 半導体チップ 1 1で発生した熱は金属基板 2 4を介して半導体チップ 1 1の下面側に放熱されることにより、 半導体チップ 1 1が冷却されるため、 その動 作機能が良好に維持される。
上記構成を有する実施例に係るパワーモジュールによれば、 セラミックス基板の 接合界面でのボイドの発生を効果的に抑制でき回路層としての金属材の接合強度を 高くすることが可能となるため、 耐熱サイクル特性を大幅に改善することが可能な パワーモジユールが得られ、 十分な信頼性を確保することが可能になる。 産業上の利用可能性
本発明に係るセラミックス回路基板、 その製造方法およびパワーモジュールによ れば、 セラミックス基板表面に所定厚さの A 1合金膜を形成しているため、 この A 1合金膜の厚さが 1 m未満と薄い場合であっても、 加熱接合時における A 1元素 の拡散および接合面での噴出し (ヒロック現象) が効果的に抑制でき、 接合面にお けるボイドの発生を効果的に防止でき、 また回路基板の接合組立てが容易になり製 造コストも大幅に低減できる。

Claims

請 求 の 範 囲
1. A 1板と A 1 - S iろう材とのクラッド材から成る回路層とセラミックス基板 とを一体に接合したセラミックス回路基板において、 上記クラッド材の A 1 - S iろう材側の表面が、 セラミックス基板表面に形成した厚さ 1 m未満の A 1合 金膜を介して上記セラミックス基板に接合されていることを特徴とするセラミツ クス回路基板。
2. 前記セラミックス基板が窒化アルミニウム焼結体, 窒化けい素焼結体, 炭化け い素焼結体およびサイァ口ン焼結体のいずれかにより形成されていることを特徴 とする請求の範囲第 1項記載のセラミックス回路基板。
3. 前記 A 1 - S iろう材の A 1含有量が 8 5質量%以上であり、 かつ S i含有量 が 6〜 1 5質量%の範囲であることを特徴とする請求の範囲第 1項記載のセラミ ックス回路基板。
4. 前記 A 1合金膜は、 Y, S c , L a, C e, Nd, Sm, Gd, Tb, Dy, E r , Thおよび S rから選択される少なくとも 1種の希土類元素を 1〜5 a t %含有することを特徴とする請求の範囲第 1項記載のセラミックス回路基板。
5. A 1板と A 1 - S iろう材とのクラッド材から成る回路層と A 1合金膜とを一 体に接合したセラミックス回路基板の製造方法において、 上記 A 1板と A 1一 S iろう材とのクラッド材から成る回路層と、 表面に A 1合金膜を形成したセラミ ックス基板とを重ね、 押圧力が 2 k g/cm2以上となるように荷重を加えた状 態で、 真空度が 10—2P a以上である雰囲気中で、 温度 580〜630°Cで加熱 して上記回路層とセラミックス基板とを接合することを特徴とするセラミック回 路基板の製造方法。
6. A 1板と A 1— S iろう材とのクラッド材から成る回路層とセラミックス基板 とを一体に接合したセラミックス回路基板であり、 上記クラッド材の A 1— S i ろう材側の表面が、 セラミックス基板表面に形成した厚さ 1; m未満の A 1合金 膜を介して上記セラミックス基板に接合されているセラミックス回路基板と、 上 記回路層に搭載された半導体素子と、 この半導体素子から発生した熱を上記セラ ミックス回路基板を経由して放出するヒートシンクとを備えることを特徴とする ノ ヮ一モジュ一ノレ„
PCT/JP2004/014528 2003-09-25 2004-09-27 セラミック回路基板、その製造方法およびパワーモジュール WO2005032225A1 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
US10/572,961 US7482685B2 (en) 2003-09-25 2004-09-27 Ceramic circuit board, method for making the same, and power module
JP2005514299A JP4664816B2 (ja) 2003-09-25 2004-09-27 セラミック回路基板、その製造方法およびパワーモジュール
EP04773557A EP1667508B1 (en) 2003-09-25 2004-09-27 Ceramic circuit board, method for making the same, and power module

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2003334190 2003-09-25
JP2003-334190 2003-09-25

Publications (1)

Publication Number Publication Date
WO2005032225A1 true WO2005032225A1 (ja) 2005-04-07

Family

ID=34386019

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2004/014528 WO2005032225A1 (ja) 2003-09-25 2004-09-27 セラミック回路基板、その製造方法およびパワーモジュール

Country Status (5)

Country Link
US (1) US7482685B2 (ja)
EP (1) EP1667508B1 (ja)
JP (1) JP4664816B2 (ja)
CN (1) CN100508698C (ja)
WO (1) WO2005032225A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013048294A (ja) * 2006-03-08 2013-03-07 Toshiba Corp 電子部品モジュール

Families Citing this family (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4207896B2 (ja) * 2005-01-19 2009-01-14 富士電機デバイステクノロジー株式会社 半導体装置
JP2006253183A (ja) * 2005-03-08 2006-09-21 Hitachi Ltd 半導体パワーモジュール
US8164176B2 (en) * 2006-10-20 2012-04-24 Infineon Technologies Ag Semiconductor module arrangement
US7808100B2 (en) * 2008-04-21 2010-10-05 Infineon Technologies Ag Power semiconductor module with pressure element and method for fabricating a power semiconductor module with a pressure element
CN102054826B (zh) * 2010-11-04 2013-01-09 嘉兴斯达微电子有限公司 一种新型无底板功率模块
JP5191527B2 (ja) * 2010-11-19 2013-05-08 日本発條株式会社 積層体および積層体の製造方法
CN102593073B (zh) * 2011-01-11 2016-05-04 三菱综合材料株式会社 电源模块用基板的制造方法、电源模块用基板和电源模块
US8804339B2 (en) * 2011-02-28 2014-08-12 Toyota Motor Engineering & Manufacturing North America, Inc. Power electronics assemblies, insulated metal substrate assemblies, and vehicles incorporating the same
DE102011103746A1 (de) * 2011-05-31 2012-12-06 Ixys Semiconductor Gmbh Verfahren zum Fügen von Metall-Keramik-Substraten an Metallkörpern
JP5548167B2 (ja) * 2011-07-11 2014-07-16 日本発條株式会社 積層体及び積層体の製造方法
KR101659194B1 (ko) * 2011-12-20 2016-09-22 가부시끼가이샤 도시바 세라믹 구리 회로 기판과 그것을 사용한 반도체 장치
CN103426993A (zh) * 2012-05-16 2013-12-04 欧司朗股份有限公司 电子模块、照明装置和制造该电子模块的方法
JP6307832B2 (ja) * 2013-01-22 2018-04-11 三菱マテリアル株式会社 パワーモジュール用基板、ヒートシンク付パワーモジュール用基板、ヒートシンク付パワーモジュール
CN103354221B (zh) * 2013-06-17 2016-02-03 苏州晶品光电科技有限公司 用于光学和电子器件的多陶瓷层图案化结构基板
EP3166140B1 (en) * 2014-07-04 2020-06-03 Mitsubishi Materials Corporation Substrate unit for power modules, and power module
CN110690187B (zh) * 2015-09-28 2023-12-12 株式会社东芝 电路基板及半导体装置
CN105948825A (zh) * 2016-05-31 2016-09-21 佛山市康荣精细陶瓷有限公司 一种用于钎焊的陶瓷复合层及其制作方法
US10399906B2 (en) 2016-09-20 2019-09-03 Ngk Insulators, Ltd. Sialon sintered body, method for producing the same, composite substrate, and electronic device
CN106486865A (zh) * 2016-12-23 2017-03-08 深圳巴斯巴科技发展有限公司 一种新型高效铝排
CN115295523A (zh) * 2017-03-30 2022-11-04 株式会社东芝 陶瓷铜电路基板及使用了其的半导体装置
US11043465B2 (en) * 2017-05-11 2021-06-22 Sumitomo Electric Industries, Ltd. Semiconductor device
FR3087264B1 (fr) * 2018-10-11 2020-11-06 Safran Electronics & Defense Assemblage electronique et dispositif de mesure de pression a durabilite amelioree
JP7346178B2 (ja) * 2019-09-05 2023-09-19 株式会社東芝 半導体装置
CN112447616A (zh) * 2020-11-19 2021-03-05 中车永济电机有限公司 一种新型SiC IGBT器件一体化底板结构
US11737736B2 (en) * 2021-06-11 2023-08-29 GE Precision Healthcare LLC Ultrasound imaging probe with improved heat dissipation

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05166968A (ja) * 1991-12-17 1993-07-02 Mitsubishi Materials Corp 半導体装置の実装構造
JPH0959074A (ja) 1995-08-21 1997-03-04 Ngk Spark Plug Co Ltd セラミックス部材とアルミニウム部材との接合体の製造方法
JPH1065296A (ja) 1996-08-22 1998-03-06 Mitsubishi Materials Corp セラミック回路基板
JP2001144234A (ja) * 1999-11-16 2001-05-25 Mitsubishi Materials Corp 半導体実装用絶縁回路基板
JP2002111211A (ja) * 2000-09-28 2002-04-12 Kyocera Corp セラミック配線基板

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2159632A5 (ja) * 1971-11-05 1973-06-22 Thomson Csf
JPS61291943A (ja) * 1985-06-19 1986-12-22 Masaaki Naga メタライズ用合金
JPS61291942A (ja) * 1985-06-19 1986-12-22 Masaaki Naga メタライズ用合金
DE69033718T2 (de) * 1989-10-09 2001-11-15 Mitsubishi Materials Corp Keramisches Substrat angewendet zum Herstellen einer elektrischen oder elektronischen Schaltung
US5213877A (en) * 1991-05-02 1993-05-25 Mitsubishi Materials Corporation Ceramic substrate used for fabricating electric or electronic circuit
JPH05277722A (ja) * 1992-03-18 1993-10-26 Toshiba Corp 材料接合方法
EP0661748A1 (en) * 1993-12-28 1995-07-05 Hitachi, Ltd. Semiconductor device
DE69517248T2 (de) * 1994-07-15 2000-10-12 Mitsubishi Materials Corp Keramik-Gehäuse mit hoher Wärmeabstrahlung
JPH09110547A (ja) * 1995-10-11 1997-04-28 Ngk Spark Plug Co Ltd セラミックス部材とアルミニウム部材との接合体の製造方法
US6033787A (en) * 1996-08-22 2000-03-07 Mitsubishi Materials Corporation Ceramic circuit board with heat sink
KR100371974B1 (ko) * 1997-05-26 2003-02-17 스미토모덴키고교가부시키가이샤 구리회로접합기판 및 그 제조방법
JP3864282B2 (ja) * 1998-09-22 2006-12-27 三菱マテリアル株式会社 パワーモジュール用基板及びその製造方法並びにこの基板を用いた半導体装置
JP3690944B2 (ja) * 1999-08-16 2005-08-31 電気化学工業株式会社 セラミックス回路基板
JP4649027B2 (ja) * 1999-09-28 2011-03-09 株式会社東芝 セラミックス回路基板
JP4134537B2 (ja) * 2000-08-09 2008-08-20 三菱マテリアル株式会社 パワーモジュール及びヒートシンク付パワーモジュール
JP3648189B2 (ja) * 2001-09-28 2005-05-18 同和鉱業株式会社 金属−セラミックス回路基板
JP2003163315A (ja) * 2001-11-29 2003-06-06 Denki Kagaku Kogyo Kk モジュール

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05166968A (ja) * 1991-12-17 1993-07-02 Mitsubishi Materials Corp 半導体装置の実装構造
JPH0959074A (ja) 1995-08-21 1997-03-04 Ngk Spark Plug Co Ltd セラミックス部材とアルミニウム部材との接合体の製造方法
JPH1065296A (ja) 1996-08-22 1998-03-06 Mitsubishi Materials Corp セラミック回路基板
JP2001144234A (ja) * 1999-11-16 2001-05-25 Mitsubishi Materials Corp 半導体実装用絶縁回路基板
JP2002111211A (ja) * 2000-09-28 2002-04-12 Kyocera Corp セラミック配線基板

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
See also references of EP1667508A4 *

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013048294A (ja) * 2006-03-08 2013-03-07 Toshiba Corp 電子部品モジュール

Also Published As

Publication number Publication date
JPWO2005032225A1 (ja) 2006-12-07
EP1667508A1 (en) 2006-06-07
JP4664816B2 (ja) 2011-04-06
US7482685B2 (en) 2009-01-27
EP1667508B1 (en) 2012-07-11
CN1857043A (zh) 2006-11-01
EP1667508A4 (en) 2008-03-12
CN100508698C (zh) 2009-07-01
US20070160858A1 (en) 2007-07-12

Similar Documents

Publication Publication Date Title
WO2005032225A1 (ja) セラミック回路基板、その製造方法およびパワーモジュール
JP5656962B2 (ja) 電子部品モジュール
JPH08509844A (ja) 緩衝層を有する電力半導体素子
JP2003017627A (ja) セラミックス回路基板およびそれを用いた半導体モジュール
KR20110033117A (ko) 파워 모듈용 기판, 파워 모듈, 및 파워 모듈용 기판의 제조 방법
JP2013118299A (ja) パワーモジュール用基板
JP3152344B2 (ja) セラミック回路基板
JP2001044345A (ja) 基板一体型構造体
KR102466817B1 (ko) 세라믹스/알루미늄 접합체, 절연 회로 기판, led 모듈, 세라믹스 부재, 세라믹스/알루미늄 접합체의 제조 방법, 절연 회로 기판의 제조 방법
JP5825380B2 (ja) 銅/セラミックス接合体、及び、パワーモジュール用基板
JP6645368B2 (ja) 接合体、パワーモジュール用基板、接合体の製造方法、及び、パワーモジュール用基板の製造方法
JP6819299B2 (ja) 接合体、パワーモジュール用基板、接合体の製造方法及びパワーモジュール用基板の製造方法
JP2003168770A (ja) 窒化ケイ素回路基板
JP2003007895A (ja) ヒートシンク付回路基板
JP5016756B2 (ja) 窒化物系セラミックス部材と金属部材の接合体およびそれを用いた窒化物系セラミックス回路基板
TWI708754B (zh) 接合體,電源模組用基板,電源模組,接合體的製造方法及電源模組用基板的製造方法
US20210005544A1 (en) Electronic-component-mounted module
JP2003092383A (ja) パワー半導体装置およびそのヒートシンク
JP2021165227A (ja) 銅/セラミックス接合体、及び、絶縁回路基板
JP2000086368A (ja) 窒化物セラミックス基板
JP6756189B2 (ja) ヒートシンク付パワーモジュール用基板、及びヒートシンク付パワーモジュール用基板の製造方法
JP2001308519A (ja) 窒化アルミニウム回路基板
WO2021111846A1 (ja) パワー半導体装置及びその製造方法
JPH0997865A (ja) 放熱部品
JP2000349098A (ja) セラミック基板と半導体素子の接合体及びその製造方法

Legal Events

Date Code Title Description
WWE Wipo information: entry into national phase

Ref document number: 200480027637.4

Country of ref document: CN

AK Designated states

Kind code of ref document: A1

Designated state(s): AE AG AL AM AT AU AZ BA BB BG BR BW BY BZ CA CH CN CO CR CU CZ DE DK DM DZ EC EE EG ES FI GB GD GE GH GM HR HU ID IL IN IS JP KE KG KP KR KZ LC LK LR LS LT LU LV MA MD MG MK MN MW MX MZ NA NI NO NZ OM PG PH PL PT RO RU SC SD SE SG SK SL SY TJ TM TN TR TT TZ UA UG US UZ VC VN YU ZA ZM ZW

AL Designated countries for regional patents

Kind code of ref document: A1

Designated state(s): BW GH GM KE LS MW MZ NA SD SL SZ TZ UG ZM ZW AM AZ BY KG KZ MD RU TJ TM AT BE BG CH CY CZ DE DK EE ES FI FR GB GR HU IE IT LU MC NL PL PT RO SE SI SK TR BF BJ CF CG CI CM GA GN GQ GW ML MR NE SN TD TG

121 Ep: the epo has been informed by wipo that ep was designated in this application
WWE Wipo information: entry into national phase

Ref document number: 2005514299

Country of ref document: JP

WWE Wipo information: entry into national phase

Ref document number: 2004773557

Country of ref document: EP

WWP Wipo information: published in national office

Ref document number: 2004773557

Country of ref document: EP

WWE Wipo information: entry into national phase

Ref document number: 2007160858

Country of ref document: US

Ref document number: 10572961

Country of ref document: US

WWP Wipo information: published in national office

Ref document number: 10572961

Country of ref document: US