WO2000011822A1 - Dispositif et procede de modulation, dispositif et procede de demodulation et support associe - Google Patents

Dispositif et procede de modulation, dispositif et procede de demodulation et support associe Download PDF

Info

Publication number
WO2000011822A1
WO2000011822A1 PCT/JP1999/004562 JP9904562W WO0011822A1 WO 2000011822 A1 WO2000011822 A1 WO 2000011822A1 JP 9904562 W JP9904562 W JP 9904562W WO 0011822 A1 WO0011822 A1 WO 0011822A1
Authority
WO
WIPO (PCT)
Prior art keywords
synchronization signal
code
bits
pattern
sync
Prior art date
Application number
PCT/JP1999/004562
Other languages
English (en)
French (fr)
Other versions
WO2000011822A8 (fr
Inventor
Toshiyuki Nakagawa
Yoshihide Shinpuku
Tatsuya Narahara
Original Assignee
Sony Corporation
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corporation filed Critical Sony Corporation
Priority to DE69923841T priority Critical patent/DE69923841T2/de
Priority to US09/530,074 priority patent/US6879637B1/en
Priority to EP99938615A priority patent/EP1083687B1/en
Publication of WO2000011822A1 publication Critical patent/WO2000011822A1/ja
Publication of WO2000011822A8 publication Critical patent/WO2000011822A8/ja
Priority to US11/078,129 priority patent/US7050506B2/en
Priority to US11/077,878 priority patent/US6983022B2/en
Priority to US11/088,350 priority patent/US7054373B2/en
Priority to US11/088,464 priority patent/US7046736B2/en
Priority to US11/088,338 priority patent/US7046735B2/en
Priority to US11/088,712 priority patent/US7190726B2/en
Priority to US11/248,464 priority patent/US7266153B2/en
Priority to US11/336,061 priority patent/US7200175B2/en
Priority to US11/525,484 priority patent/US7283592B2/en
Priority to US11/811,023 priority patent/US7526032B2/en

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M7/00—Conversion of a code where information is represented by a given sequence or number of digits to a code where the same, similar or subset of information is represented by a different sequence or number of digits
    • H03M7/30—Compression; Expansion; Suppression of unnecessary data, e.g. redundancy reduction
    • H03M7/40—Conversion to or from variable length codes, e.g. Shannon-Fano code, Huffman code, Morse code
    • H03M7/42—Conversion to or from variable length codes, e.g. Shannon-Fano code, Huffman code, Morse code using table look-up for the coding or decoding process, e.g. using read-only memory
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
    • G11B20/10—Digital recording or reproducing
    • G11B20/14—Digital recording or reproducing using self-clocking codes
    • G11B20/1403—Digital recording or reproducing using self-clocking codes characterised by the use of two levels
    • G11B20/1423—Code representation depending on subsequent bits, e.g. delay modulation, double density code, Miller code
    • G11B20/1426—Code representation depending on subsequent bits, e.g. delay modulation, double density code, Miller code conversion to or from block codes or representations thereof
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
    • G11B20/10—Digital recording or reproducing
    • G11B20/14—Digital recording or reproducing using self-clocking codes
    • G11B20/1403—Digital recording or reproducing using self-clocking codes characterised by the use of two levels
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M5/00—Conversion of the form of the representation of individual digits
    • H03M5/02—Conversion to or from representation by pulses
    • H03M5/04—Conversion to or from representation by pulses the pulses having two levels
    • H03M5/14—Code representation, e.g. transition, for a given bit cell depending on the information in one or more adjacent bit cells, e.g. delay modulation code, double density code
    • H03M5/145—Conversion to or from block codes or representations thereof
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00—Arrangements for synchronising receiver with transmitter
    • H04L7/04—Speed or phase control by synchronisation signals
    • H04L7/041—Speed or phase control by synchronisation signals using special codes as synchronising signal
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00—Arrangements for synchronising receiver with transmitter
    • H04L7/04—Speed or phase control by synchronisation signals
    • H04L7/041—Speed or phase control by synchronisation signals using special codes as synchronising signal
    • H04L7/044—Speed or phase control by synchronisation signals using special codes as synchronising signal using a single bit, e.g. start stop bit
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
    • G11B20/10—Digital recording or reproducing
    • G11B20/12—Formatting, e.g. arrangement of data block or words on the record carriers
    • G11B2020/1264—Formatting, e.g. arrangement of data block or words on the record carriers wherein the formatting concerns a specific kind of data
    • G11B2020/1265—Control data, system data or management information, i.e. data used to access or process user data
    • G11B2020/1287—Synchronisation pattern, e.g. VCO fields
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
    • G11B20/10—Digital recording or reproducing
    • G11B20/14—Digital recording or reproducing using self-clocking codes
    • G11B20/1403—Digital recording or reproducing using self-clocking codes characterised by the use of two levels
    • G11B20/1423—Code representation depending on subsequent bits, e.g. delay modulation, double density code, Miller code
    • G11B20/1426—Code representation depending on subsequent bits, e.g. delay modulation, double density code, Miller code conversion to or from block codes or representations thereof
    • G11B2020/1453—17PP modulation, i.e. the parity preserving RLL(1,7) code with rate 2/3 used on Blu-Ray discs
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
    • G11B20/10—Digital recording or reproducing
    • G11B20/14—Digital recording or reproducing using self-clocking codes
    • G11B20/1403—Digital recording or reproducing using self-clocking codes characterised by the use of two levels
    • G11B20/1423—Code representation depending on subsequent bits, e.g. delay modulation, double density code, Miller code
    • G11B20/1426—Code representation depending on subsequent bits, e.g. delay modulation, double density code, Miller code conversion to or from block codes or representations thereof
    • G11B2020/1457—Code representation depending on subsequent bits, e.g. delay modulation, double density code, Miller code conversion to or from block codes or representations thereof wherein DC control is performed by calculating a digital sum value [DSV]
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00—Arrangements for synchronising receiver with transmitter
    • H04L7/0079—Receiver details
    • H04L7/0083—Receiver details taking measures against momentary loss of synchronisation, e.g. inhibiting the synchronisation, using idle words or using redundant clocks

Definitions

  • the present invention is a modulation device and method, a demodulation apparatus and method, and a providing medium body, in particular, to be suitable for recording the data transmission or recording medium
  • the present invention relates to a modulation device and method for modulating data, a demodulation device and method for demodulating modulated data, and a providing medium for transmitting or recording the modulated data.
  • block codes are known.
  • this block code a data string is divided into units of mxi bits (hereinafter simply referred to as "de-language"), and the de-language is formed of a code word composed of n X i bits according to an appropriate coding rule. Is converted to When i is 1, this code is a fixed-length code.When a plurality of i can be selected, i.e., a predetermined i in the range of 1 to i niax (maximum i) is selected and converted. Then, it becomes a variable length code.
  • This block-coded code is represented as a variable-length code (d, k; m, n; r).
  • i is called the constraint length
  • imax is called the maximum constraint length r.
  • the minimum run d indicates the minimum number of consecutive “0” s between consecutive “1” s in the code sequence
  • the maximum run k indicates the minimum number of consecutive “1” s in the code sequence. It indicates the maximum number of consecutive "0" s in between.
  • NRZI-modulated variable-length code For compact disks and minidisks, NRZI (Non Return to Zero Inverted) modulation is performed on the variable-length code obtained as described above so that it is inverted with "1" and non-inverted with "0".
  • NRZI-modulated variable-length code hereinafter, NRZI-modulated variable-length code is referred to as a level code).
  • the minimum inversion interval of the level code is Tmin and the maximum inversion interval is Tmax
  • the minimum inversion interval Tmin is longer, that is, the minimum run d is larger.
  • the maximum inversion interval Tmax is short, that is, the maximum run k is small, and various modulation methods have been proposed.
  • RLL (1-7) is a modulation method used for recording on a magnetic disk or a magneto-optical disk.
  • the parameter of this modulation method is (1,7; 2,3; 2), and the minimum inversion interval Tmin obtained by (d + 1) T is 2T from (1 + 1) T.
  • the detection window width Tw obtained by (m / n) T is 0.67 (2 2/3) T data.
  • the RLLU-7) code conversion template is, for example, a table as shown in Table 1.
  • the frequency of occurrence is 2T, which is Tmin, the most, and edge information such as 2T and 3T that follows 3 ⁇ , 4T follows. If 2T occurs frequently, it is advantageous for quick playback, but if 2T continues, the recording waveform tends to be distorted (2T waveform output is small, defocusing and ⁇ Sensitive to tilt). In addition, continuous recording of minimum marks at higher linear densities is not affected by disturbances such as noise. It is susceptible to errors and the reproduced data is apt to cause errors.
  • the conversion table of the code RMLU-7) is, for example, as follows. This is the table shown in FIG.
  • the maximum constraint length r is 3.
  • DSL Digital Sum Value
  • DSV control means that the channel bit sequence is converted to NRZI (that is, level coded), and the code is added by setting the bit sequence (a symbol of the data) to "1" as +1 and "0" to -1. This means control to reduce the absolute value of the sum (DSV) when it is moved.
  • DSV is a measure of the DC component of the code string, and reducing the absolute value of DSV suppresses the DC component of the code string.
  • 2 ⁇ (d + 1) bits are usually used.
  • 2 ⁇ (1 + 1) 24 bits are used.
  • a complete DSV control that can keep the minimum run and the maximum run and that can be inverted or not inverted is performed.
  • the DSV control bits are basically redundant bits. Therefore, considering the efficiency of code conversion, it is better to have as few DSV control bits as possible.
  • the conversion table of the 1,7PP code proposed by the applicant of the present invention in Japanese Patent Application No. Hei 10-150280 is as follows, for example.
  • the uncertain code is "00" by the code word string immediately before it. "0” or "10 1" is selected.
  • one channel bit of the immediately preceding codeword string is "1”
  • the conversion of (11) is converted to "000” to keep the minimum run. If one channel bit of the previous code word string is "0”, it is set to "10 1" to keep the maximum run.
  • the conversion table in Table 3 has a replacement code in the conversion table that limits the continuation of the minimum run.
  • the sequence (1 10 1 1 1) refers to the code word sequence that follows, and if it is "0 10", it is replaced by "00 1 000 000”. If the subsequent codeword string is not "0 10", it is converted to "* 0 * 010 * 0 *".
  • the continuation of the minimum run is restricted, and the minimum run is repeated up to six times.
  • the conversion table in Table 3 shows that the number of "1" in the elements of the data string and the number of "1” in the elements of the codeword string to be converted is the remainder when dividing it by 2. Both have a conversion rule that is the same at 1 or 0.
  • the element (000001) of the data string corresponds to the code word string of "0 10 1 00 100", but each of the elements of "1"
  • the number is one in the data sequence and three in the corresponding codeword sequence, and the remainder after dividing by 2 matches 1 in both cases.
  • the elements (0 0 0 0 0 0 0) of the data sequence correspond to the code word string of "0 1 0 1 0 0 0 0 0 0", but the number of "1" s Has zero data strings and two corresponding codeword strings, and in both cases, the remainder when divided by 2 matches 0.
  • the maximum constraint length r 4.
  • the i 24 transform code has a permutation code to achieve the maximum run k 2 7.
  • the data sequence is modulated according to the conversion table in Table 3, and the modulated channel bit sequence can be DSV-controlled at a predetermined interval as before, but the data sequence and the converted codeword sequence can be controlled.
  • DSV control can be performed more efficiently.
  • DSV control must be performed on the channel bit string, and to maintain the minimum run, as described above, At least two channel bits are required, and the redundancy is greater.
  • DSV control can be performed within the data sequence, so that efficient DSV control can be performed and the minimum run repetition is limited. Therefore, a code suitable for high linear density recording / reproduction is generated.
  • the synchronization signal has a pattern that can be reliably distinguished from the others.
  • the synchronization signals have a pattern that can identify the synchronization signals as reliably as possible.
  • the recording medium such as a magnetic disk, a magneto-optical disk, or an optical disk
  • a code having a minimum run d-2 1 is selected as a modulation code, and furthermore, distortion during recording and reproduction is reduced. Therefore, when the 1,7PP code is selected as a code suitable for higher-density recording and reproduction, a synchronization signal corresponding to this is required ( disclosure of the present invention.
  • the purpose of the present invention is to provide a more reliable synchronization signal pattern.
  • the modulation device includes a synchronization signal adding unit that adds a synchronization signal having a pattern that breaks the maximum run to the code string, following the minimum run.
  • the modulation method according to the present invention includes a synchronization signal adding step of adding a synchronization signal having a pattern that breaks the maximum run to the code string, following the minimum run.
  • a providing medium provides a modulation device, comprising: a synchronization device for adding a synchronization signal having a pattern that breaks a maximum run following a minimum run to a code sequence.
  • a modulation device for adding a synchronization signal having a pattern that breaks a maximum run following a minimum run to a code sequence.
  • the demodulation device includes a synchronization signal detection unit that detects a synchronization signal having a pattern that breaks the maximum run, following the minimum run, from the code string.
  • the demodulation method includes a synchronization signal detecting step of detecting a synchronization signal having a pattern that breaks the maximum run, following the minimum run, from the code string.
  • a providing medium is a computer-readable medium that causes a demodulation device to execute a process including a synchronization signal detection step of detecting, from a code string, a synchronization signal having a pattern that breaks a maximum run, following a minimum run. Provide a program.
  • a synchronization signal having a pattern that breaks the maximum run is added to the code string, following the minimum run.
  • FIG. 1 is a block diagram showing a configuration of an embodiment of a modulation device.
  • FIG. 2 is a block diagram showing a configuration of another embodiment of the modulation device.
  • FIG. 3 is a block diagram illustrating a configuration of an embodiment of a demodulation device.
  • BEST MODE FOR CARRYING OUT THE INVENTION Embodiments of the present invention will be described below, but in order to clarify the correspondence between each means of the invention described in the claims and the following embodiments.
  • the features of the present invention are described as follows by adding the reference symbols of the corresponding embodiment (however, an example) in parentheses after each means. However, of course, this description does not mean that each means is limited to those described.
  • the modulation apparatus includes a synchronization signal adding unit (for example, a SYNC bit insertion unit 14 in FIG. 1) for adding a synchronization signal having a pattern that breaks the maximum run to the code string following the minimum run. .
  • a synchronization signal adding unit for example, a SYNC bit insertion unit 14 in FIG. 1
  • SYNC bit insertion unit 14 in FIG. 1 for adding a synchronization signal having a pattern that breaks the maximum run to the code string following the minimum run.
  • the demodulation device includes a synchronization signal detection unit (for example, a SYNC / Sync ID identification unit 33 in FIG. 3) that detects a synchronization signal having a pattern that breaks the maximum run, following the minimum run, from the code string. Prepare.
  • a synchronization signal detection unit for example, a SYNC / Sync ID identification unit 33 in FIG. 3
  • the synchronization signal pattern in Table 3 is a pattern having the following features.
  • the code generated by the conversion table shown in Table 3 has a variable length structure.
  • a termination table is provided for terminating at an arbitrary position, and is used as needed.
  • the pattern of the synchronization signal is the minimum run at the connection with the code word string immediately before and after.
  • a connection pattern is provided to keep d and the maximum run k, and a pattern for the synchronization signal is provided between them (the connection pattern can be considered as a part of the pattern for the synchronization signal).
  • the leading "#" is a connection bit, giving either 0 or 1.
  • the second channel bit is set to "0" to keep the minimum run. 2T is given by the 3rd and 4th channel bits.
  • 9T which is k28, is given twice consecutively as a synchronization signal pattern. That is, there are eight "0" s between "1" and "1". Do this twice.
  • the termination table is as shown in Table 4.
  • connection bit "#" of the synchronization signal pattern is given to distinguish between the case where the termination table is used and the case where it is not used. That is, “1” is given to the first channel bit of the synchronization signal pattern when the terminal code is used, and “0” is given otherwise. By doing so, it is possible to discriminate between the case where the terminal table is used and the case where the terminal table is not used at the time of demodulation.
  • the sync signal pattern is now given in (2 3 + 1) channel bits with higher detectability, but if more than two types of sync signals are needed, the (2 3 + 1) channel bits Therefore, it is difficult to realize a synchronization signal.
  • Two or more types of synchronization signal patterns in the conversion templates in Tables 3 and 4 are defined as in Table 5.
  • the sync signal pattern is chosen so that the minimum run is respected and the minimum run repetition is limited to six times as shown in Table 3.
  • the synchronization signal pattern is selected so that the maximum run does not occur except for the synchronization signal detection pattern.
  • the connection method with the data string is the same as in Table 4.
  • the distance between the synchronization signal patterns is 2 or more, the following seven patterns can be selected.
  • Two or more distances means that when each sync signal pattern is detected (reproduced data is a level code), 30 channels of the sync signal are detected.
  • the following three synchronization signal patterns can be selected as the synchronization signal pattern that is DC-free.
  • DC free means that the DSV value of the 30 channel bits of each synchronization signal pattern is zero.
  • the synchronization signal patterns in Table 7 are DC-free, and the distance between each synchronization signal pattern is 2 or more.
  • each sync signal pattern is chosen to be a replaceable set of 0s and 1s, the following three sync signal patterns can be selected.
  • DC control of the subsequent data conversion sequence can be performed by the last one channel bit, and efficient DSV control can be realized in the synchronization signal portion.
  • the modulator performs DSV control by selecting the last bit "1" and "0" in accordance with the result of the DSV value of the following sequence in the synchronization signal pattern in Table 8. .
  • the three types of synchronization signal patterns are determined without looking at the last one bit.
  • FIG. 1 is a block diagram showing a configuration of an embodiment of a modulation device that inserts synchronization signals at predetermined intervals.
  • the DSV bit determination / insertion unit 11 first performs DSV control at an arbitrary interval based on the data string, determines “1” or “0” of the DSV control bit, and determines it at an arbitrary interval.
  • the data is then supplied to the modulator 12 and the SYNC / SyncID determiner 13.
  • Modulating section 12 modulates the data string into which the DSV control bit has been inserted, and outputs the obtained code string to SYNC bit input section 14.
  • the SYNC / SyncID determination section 13 determines the pattern of the synchronization signal (Sync) inserted into the data stream at predetermined intervals, and supplies the result to the SYNC bit insertion section 14.
  • Sync synchronization signal
  • the SYNC bit input unit 14 inserts the synchronization signal determined by the SYNC / SyncID determination unit 13 into the code string input from the modulation unit 12 and supplies the same to the NRZI conversion unit 15.
  • the NRZI conversion section 15 performs NRZI modulation on the code string supplied from the SYNC bit input section 14, converts the code string into a recording waveform string, and outputs the recording waveform string.
  • the timing management unit 16 generates a timing signal, and generates a DSV bit determination / insertion unit 11, a modulation unit 12, a SYNC / SyncID determination unit 13, a SYNC bit input unit 14, and an NRZI conversion unit 1. 5 to manage these evenings.
  • the SYNC bit input unit 14 inserts the synchronization signal determined by the SYNC / Sync ID determination unit 13 as described above into the code string. After the synchronization signal has been inserted, the process starts from the top of the conversion table.
  • DSV control is performed at a predetermined interval, and a synchronization signal is inserted at a predetermined interval.
  • the DSV bit determination / insertion unit 11 calculates the integrated DSV value up to a certain position and the DSV value of the next predetermined interval, and adds the DSV value to the smaller DSV control bit. Decide “1" or "0" of this, and insert this into the queue. Since the DSV value cannot be determined only by the data sequence, the DSV bit determination / insertion unit 11 generates a codeword sequence from the data sequence using a conversion table, and obtains the DSV value based on the codeword sequence.
  • the bit string into which the DSV value has been inserted is modulated (converted) by the modulator 12 based on the conversion table, and the result is supplied to the SYNC bit inserter 14.
  • the modulation unit 12 stores the interval of the synchronization signal, modulates the signal to the vicinity of the synchronization signal, and if conversion cannot be performed using the normal conversion table, that is, if it is necessary to use the termination table shown in Table 4, the information is used as the SYNC Output to / Sync ID determination unit 13.
  • the SYNC / Sync ID determination unit 13 similarly stores the interval between the synchronization signals, and determines the value of the first connection bit of the synchronization signal according to the state immediately before the insertion of the synchronization signal.
  • "0" is set in the first connection bit.
  • the SYNC / Sync ID determination unit 13 refers to the built-in termination table. And set "1" to the first connection bit of the synchronization signal.
  • the previous 24 bits of the synchronization signal are determined. Further, the value of the latter 6 bits is set as the Sync ID bit of the synchronization signal.
  • the Sync ID bit for example, as shown in Table 6, one of seven types of sync signal patterns each having a distance of 2 from each other is set.
  • the synchronization signal is determined, and the SYNC bit input unit 14 inserts the determined synchronization signal into the code string.
  • the synchronization signal is determined using the termination table built in the SYNC / Sync ID determination section 13, the synchronization signal including the value obtained from the termination table is inserted in the SYNC bit input section 14. Is done.
  • the NRZI conversion section 15 converts the channel bit string into which the DSV control is performed and into which the synchronization signal is inserted, into a recording code.
  • FIG. 2 is a block diagram showing a configuration of another embodiment of the modulation device. As described in the specific example of FIG. 1, it is necessary to perform modulation and NRZI conversion for calculating the DSV value. Further, since the synchronization signal portion also performs DSV control, it is necessary to perform ZI conversion. Thus, the modulation device can be configured in the order shown in FIG.
  • the control bit input unit 21 inserts a bit for performing DSV control in a predetermined number of bits and supplies the bit to the modulation unit 12. Since this predetermined number of bits is considered including the synchronization signal, the control bit input unit 21 does not necessarily need to provide only one type of bit number (a plurality of types of bits). May be given).
  • Modulating section 12 converts the data string supplied from control bit inserting section 21 to create a channel bit string. Also, the modulation section 12 When data cannot be converted immediately before the synchronization signal, a signal is output to the SYNC / Sync ID input unit 22 so as to use the termination table.
  • the SYNC / Sync ID insertion unit 22 inserts a synchronization signal at a predetermined interval between modulated codewords.
  • the SYNC / Sync ID input section 22 has a termination table, modulates using a termination table if necessary, and adds a 30-bit synchronization signal pattern to the channel bit string. Is inserted.
  • the codeword string including the synchronization signal and the DSV control bit is level-encoded by the NRZI conversion section 15. Then, the DSV control bit / SYNC determination unit 23 calculates the DSV value based on the supplied level encoding sequence, and finally determines the value of the DSV control bit, and at the same time, determines the value of the synchronization signal. Also determine the pattern.
  • the output of the DSV control bit / SYNC deciding unit 23 is a recording code string, which is the same as the final output of the modulation device in FIG.
  • the evening management section 16 generates a timing signal and generates a control bit insertion section 21, a modulation section 12, a SYNC / Sync ID input section 22, an NRZ hiding section 15, and a DSV control bit.
  • SYNC / SYNC determiner 23 to manage these timings.
  • the control bit input unit 21 outputs a bit sequence in which the DSV control bit input at a predetermined interval is set to “1” and a DSV control bit “0” based on the input data sequence. Generates the set bit sequence.
  • the modulation of these two types of data is performed in the following modulation section 12.
  • the modulation section 12 has a built-in conversion table.
  • STOC / Sync ID insertion section 22 inserts a synchronization signal into each modulated signal at predetermined intervals.
  • the SYNC / Sync ID insertion unit 22 has a built-in termination table and converts a data sequence terminated to sandwich a synchronization signal into a codeword sequence here.
  • the code word sequence is The signal is level-encoded by the NRZ I-encoding unit 15. At this point, the DSV control bit has not yet been determined for the channel bit sequence, and there are two types of level code sequences. Then, the DSV bit / SYNC determination unit 23 calculates each DSV value, selects a channel bit string in which the integrated DSV is suppressed, and determines this. Here, at the same time, the pattern of the synchronization signal is determined. The determined code word sequence (channel bit sequence) is output as a data sequence subjected to DSV control.
  • the present invention is applied to this.
  • FIG. 3 is a block diagram illustrating a configuration of a demodulation device that demodulates reproduction data including a synchronization signal.
  • the comparator Z inverse NRZ I conversion section 31 compares the signal transmitted via the transmission path or the signal reproduced from the recording medium, converts the signal into an inverse NRZ I (to an edge code), and The result is supplied to the demodulation unit 32 and the SYNC / Sync ID identification unit 33.
  • the demodulation unit 32 demodulates the edge-encoded digital signal based on a demodulation table (inverse conversion table) and outputs the demodulated signal to the SYNC bit extraction unit 34.
  • the SYNC / Sync ID identification unit 33 detects a synchronization signal (Sync) inserted at a predetermined interval, and when the reverse conversion termination table of the termination table is used immediately before the synchronization signal portion, this synchronization signal is detected.
  • the information is supplied to the demodulation unit 32, and the Sync ID is identified based on the last 6 bits of the synchronization signal.
  • the SYNC bit extraction section 34 extracts a synchronization signal.
  • the DSV bit extracting unit 35 removes the DSV control bits in the data sequence inserted at an arbitrary interval from the demodulated data sequence, and outputs the original data sequence.
  • the buffer 36 temporarily stores the serial data input from the DSV bit extracting unit 35, reads out the serial data at a predetermined transfer rate, and outputs the read data.
  • the evening timing management section 37 generates a timing signal, and outputs a comparison / inverse NRZ I conversion section 31, a demodulation section 32, a SYNC / Sync ID identification section 33, and a SYNC bit extraction section 3. 4.
  • the data is supplied to the DSV bit extraction section 35 and the buffer 36, and the timing of these is managed.
  • the SYNC / Sync ID identification unit 33 determines the position of the synchronization signal by its own pattern, and since the synchronization signal is received at a predetermined interval, the position is also determined by counting the predetermined interval. Can be determined. When the position of the synchronization signal is determined, the demodulation immediately before that is performed, including the termination table. On the other hand, immediately after the synchronization signal, a termination table is not required, and demodulation can be performed with the normal table in Table 3.
  • the SYNC bit extraction unit 34 removes a predetermined number of bits of the synchronization signal, thereby achieving consistency with the demodulation unit 32.
  • the signal transmitted via the transmission path or the signal reproduced from the storage medium is input to the comparator / inverse NRZ I / I conversion section 31 where the signal is compared and the edge of the signal is inverted by the inverse NRZ I code 1 ". , And supplied to the demodulation unit 32 and the SYNC / Sync ID identification unit 33.
  • This digital signal is demodulated in the demodulation unit 32 based on the inverse conversion table shown in Table 3.
  • the demodulation unit 32 has the inverse conversion table shown in Table 3, but does not necessarily have to have the terminal inverse conversion table. In this case, the reverse conversion may not be possible immediately before the synchronization signal is inserted.
  • the SYNC / Sync ID identification unit 33 compensates for this.
  • the SYNC / Sync ID identification unit 33 supplies the detection information of the synchronization signal to the demodulation unit 32, and the demodulation unit 32 starts demodulation in synchronization with this.
  • the SYNC / Sync ID identification unit 33 indicates the portion of 2 T—9 T—9 T of the portion given as the pattern of the synchronization signal. “X 0 1 0 1 0 0 0 0 0 0 0 0 0 1 0 0 0 0 0 0 1 0 "is detected. Since the pattern of this synchronization signal includes 9 T which is a unique pattern, it is not detected from other information code word strings. Further, once the sync signal pattern is detected, the SYNC / Sync ID discriminating section 33 should detect the sync signal pattern at a predetermined interval by an internal power source or the like thereafter. Can be.
  • the SYNC / Sync ID identification unit 33 also has a reverse conversion table of the termination table, and the code word generated by the termination table used for termination immediately before the synchronization signal. Is demodulated, and the result is supplied to the demodulation unit 32. After all, either the demodulation unit 32 or the SYNC / Sync ID identification unit 33 may have the terminal reverse conversion table.
  • the SYNC / Sync ID identification unit 33 further identifies two or more types of synchronization signals following the synchronization signal pattern 2T-1 9T-9T. For each synchronization signal, for example, a pattern having a strong detection capability is selected.
  • the 30 bits of the synchronization signal are removed by the SYNC bit extraction section 34, and the DSV bit extraction section 35 removes the DSV control bits inserted at predetermined intervals.
  • the reverse conversion table is as shown in Table 9 below.
  • the terminal The inverse conversion table is, for example, as shown in Table 10 below.
  • the synchronizing signal shown in Table 6 the synchronizing signal has seven types of synchronizing signal IDs, the detection capabilities of each are two distances away, and the detection capability of the synchronizing signal ID is enhanced. Despite having the above properties, DSV control within one bit is possible, and there is no change in the efficiency of DSV control.
  • the minimum run d l
  • the maximum run k 7
  • the conversion rate m / n 2/3
  • the variable length has a replacement code that limits the number of repetitions of the minimum run length.
  • a recording medium such as a magnetic disk, a CD-R0M, or a solid-state memory, as well as a communication medium such as a network or a satellite may be used.
  • a communication medium such as a network or a satellite.
  • a synchronization signal having a pattern that breaks the maximum run is added to the code string following the minimum run, so that more reliable It is possible to provide a synchronization signal pattern.
  • a synchronization signal having a pattern that breaks the maximum run is detected from the code string, following the minimum run, so that the synchronization signal pattern can be more reliably detected. It becomes possible to detect.

Landscapes

  • Engineering & Computer Science (AREA)
  • Signal Processing (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Theoretical Computer Science (AREA)
  • Signal Processing For Digital Recording And Reproducing (AREA)

Description

明細 : 変調装置及び方法、 復調装置及び方法、 並びに提供媒体 技術分野 本発明は、 変調装置及び方法、 復調装置及び方法、 並びに提供媒 体に関し、 特に、 データ伝送や記録媒体への記録に適するようにデ 一夕を変調する変調装置及び方法、 変調されたデ一夕を復調する復 調装置及び方法、 並びに変調されたデ一夕を伝送又は記録する提供 媒体に関する。 背景技術 データを所定の伝送路で伝送する、 又は例えば磁気ディスク、 光 ディスク、 光磁気ディスク等の記録媒体に記録するとき、 伝送や記 録に適するようにデータの変調が行われる。 このような変調方法の
1つとして、 ブロック符号が知られている。 このブロック符号は、 データ列を m x iビッ 卜からなる単位 （以下、 単にデ一夕語と称す る） にブロック化し、 このデ一夕語を適当な符号則に従って n X i ビッ トからなる符号語に変換するものである。 そして、 この符号は、 iが 1のとき、 固定長符号となり、 また、 iが複数個選べるとき、 す なわち、 1乃至 i niax (最大の i ) の範囲の所定の iを選択して変換 したとき、 可変長符号となる。 このブロック符号化された符号は、 可変長符号（d，k;m, n ; r )と表される。 ここで iは、 拘束長と称され、 imaxは、 最大拘束長 rと称される。 また、 最小ラン dは、 符号系列内の連続する" 1" の間に入る、 連 続する" 0" の最小の個数を示し、 最大ラン kは、 符号系列内の連 続する" 1" の間に入る、 連続する" 0" の最大の個数を示してい る。
コンパク トディスクやミニディスク等においては、 上述のように して得られた可変長符号に対して、 " 1" で反転、 " 0" で無反転 とする NRZI (NonReturn to Zero Inverted) 変調を行い、 NRZI変調 された可変長符号 （以下、 NRZI変調された可変長符号を、 レベル符 号と称する） を記録する。
また、 レベル符号を、 " 1" から" 0" あるいは" 0" から" 1 " に反転したとき、 すなわちエッジとなったとき、 " 1" とする、 逆 NRZI変調を行うと、 元の EFM符号や R U-7)符号と同じ符号列を得 ることができる。 この逆 NRZI符号列は、 エッジ符号と称する。
レベル符号の最小反転間隔を Tminとし、 最大反転間隔を Tmaxと するとき、 線速方向に高密度の記録を行うためには、 最小反転間隔 Tminは長い方が、 すなわち最小ラン dは大きい方が良く、 また、 ク 口ックの再生の面からは最大反転間隔 Tmaxは短い方が、 すなわち最 大ラン kは小さい方が望ましく、 種々の変調方法が提案されている。 例えば、 磁気ディスク又は光磁気ディスク等の記録で用いられる 変調方式として RLL( 1-7)がある。 この変調方式のパラメ一夕は（1,7 ;2,3;2)であり、 （d + 1 )Tで求められる最小反転間隔 Tminは、 （1 + 1 ) Tより、 2 Tとなる。 デ一夕列のビッ ト間隔を T dataとすると、 この最小反転間隔 Tminは、 （m/n)x Tmin=( 2/3 )x 2より、 1. 33 Tdataとなる。 また、 （ k + 1 ) Tで求められる最大反転間 隔 T maxは 8 (= 7 + 1 ) T (= 2/3 x 8 Tdata= 5 - 3 3 T dat a) となる。 さらに、 （m/n)Tで求められる検出窓幅 Twは、 0. 6 7 (二 2/3 ) T dataとなる。
RLLU- 7)符号の変換テ一プルは、 例えば、 表 1に示すようなテー ブルである。
表 1 RLL(1,7;2,3;2)
Figure imgf000005_0001
ここで、 変換テーブル内の記号 xは、 次に続くチャネルビッ トが" 0" であるとき" 1 " を与え、 又は次に続くチャネルビッ トが" 1 " であるとき" 0" を与える。 最大拘束長 rは 2である。
ところで、 RLLU- 7)による変調を行ったチャネルビッ ト列は、 発 生頻度としては Tminである 2 Tが一番多く、 以下 3 Τ , 4 Tと続く 2 Tや 3 Tのようなエツジ情報が早い周期で多く発生すると、 ク口 ック再生には有利であるが、 2 Tが連続しつづけると、 記録波形に 歪みが生じやすくなる （ 2 Tの波形出力は小さく、 デフォーカスや 夕ンジェンシャル · チルトによる影響を受けやすい） 。 また、 さら に高線密度で、 最小マークの連続した記録は、 ノイズ等の外乱の影 響を受けやすく、 再生データに誤りが生じやすい。
そこで、 本願出願人は特願平 9— 1 33379号として、 Tminが 所定の回数以上連続するのを制限することを提案したが、 その符号 である RMLU-7)の変換テーブルは、 例えば、 表 2に示すテーブルで ある。
表 2 RML(1,7;2,3;3) デ一夕 符号
1 = 1 11 OOx
10 010
01 10x
i = 2 0011 000 OOx
0010 000 010
0001 100 OOx
0000 100 010
1 = 3 100110 100 000 010 ここで、 変換テーブル内の記号 Xは、 次に来るチャネルビッ トが
" 0" であるとき" 1" を与え、 また次に来るチャネルビッ 卜が" 1 " であるとき" 0" を与える。 最大拘束長 rは 3である。
表 2を使用した変換は、 デ一夕列が" 10" となった場合、 さら に次の 4デ一夕を参照し、 合計 6データ列が" 100 1 10" とな つたとき、 最小ラン dの繰り返しを制限する符号" 100 000 0 1 0" を与える。 この変換により得られる符号の最小ラン dの繰 り返しは、 最大で 5回までになる。
ところで、 記録媒体への記録及び、 データの伝送の際には、 各媒 体 （伝送） に適した符号化変調が行われるが、 これら変調符号に直 流成分が含まれているとき、 例えばディスク装置のサーボの制御に おける トラッキングエラーなどの、 各種のエラー信号に変動が生じ やすくなつたり、 あるいはジッターが発生しやすくなったりする。 したがって、 直流成分はなるべく含まない方が良い。
ここで、 上述した可変長の最小ラン d = 1で、 変換率 m= 2、 及 び n= 3の RLL符号は、 DSV (Digital Sum Value) 制御が行われてい ない。 DSV制御とは、 チャネルビッ ト列を NRZI化し （すなわちレベル 符号化する） 、 そのビッ ト列 （デ一夕のシンボル） の" 1 " を + 1、 " 0" を— 1として符号を加算していったときその総和 （DSV) の絶 対値を小さくする制御を意味する。 DSVは符号列の直流成分の目安と なり、 DSVの絶対値を小さくすることは、 符号列の直流成分を抑制す ることとなる。
この DSV制御を行う DSV制御ビッ トとしては、 通常、 2 x(d + l ) ビッ トが使用され、 例えば、 d二 1の場合、 2 X ( 1 + 1 )二 4ビヅ トである。 このとき、 任意の間隔において、 最小ラン及び最大ラン を守ることができ、 かつ反転又は非反転も可能な完全な DSV制御が行 われる。
しかし、 DSV制御ビッ トは、 基本的には冗長ビッ トである。 したが つて、 符号変換の効率から考えれば、 DSV制御ビッ トはなるべく少な い方が良い。
そこで、 DSV制御ビッ トを、 1 x(d + 1 )、 すなわち d = 1の場合 では、 1 x( 1 + 1 )= 2ビッ トとしても、 任意の間隔において、 反 転/非反転も可能な完全な DSV制御が行われる。 但し、 最小ランは守 られるが、 最大ランは大きくなり、 （k+ 2 )となる。 記録符号とし て最小ランは必ず守る必要があるが、 最大ランについてはその限り ではない。 場合によっては、 最大ランを破るパターンを同期信号に 用いるフォーマッ トが存在する （DVDの EFMプラスは最大ラン 1 1 T だが、 フォーマツ トの都合上 1 4 Tを許している） 。
そして、 表 2の RML符号の基本性能を保ったまま、 これらよりもさ らに効率が良く DSV制御を行えるテ一ブルとして、 1，7PP ( Parity p reserve Prohibit rmtr) 符号がある。 1 , 7PP符号は、 ラン制限 d二 1、 k = 7であり、 その上に最小ランの連続を制限し、 さらにデー 夕語と符号語の対応した要素に規則を与えた変調符号である。
本願出願人が特願平 1 0— 1 5 0 2 8 0号にて提案している 1，7P P符号の変換テーブルは、 例えば、 以下の通りである。
(以下、 余白）
表 3 1,7PP(1,7;2,3;4)
Figure imgf000009_0001
表 3は、 最小ラン d = l、 最大ラン k= 7で、 変換テーブル内の 要素に不確定符号を有する。 不確定符号は、 変換するデ一夕列 2ビ ッ トが （ 1 1 ) であったとき、 その直前の符号語列によって" 00 0" あるいは" 10 1" が選択される。 直前の符号語列の 1チヤネ ルビッ 卜が" 1 " であったとき、 最小ランを守るために、 （ 1 1 ) の変換は、 " 000 " となる。 また直前の符号語列の 1チヤネルビ ッ 卜が" 0" であったときは、 " 10 1" とし、 最大ランを守れる ようにする。
表 3の変換テーブルは、 可変長構造のテーブルである。 すなわち 拘束長 i二 1における変換符号は、 必要数の 4つ （2 mx i )= 2 ~( 2 x 1 )= 4 ) よりも少ない 3つで構成されている。 すなわちデ一 夕列を変換する際に、 拘束長 i = 1だけでは変換できないデータ列 が存在する。 結局、 表 3の変換テーブルにおいて、 全てのデ一夕列 に対応するため、 すなわち変換テーブルとして成り立つためには、 拘束長 i二 3までを要する。
また、 表 3の変換テーブルは、 変換テ一ブル内に、 最小ランの連 続を制限する、 置き換え符号を有する。 例えば、 デ一夕列 （ 1 10 1 1 1) は、 さらに後ろに続く符号語列を参照し、 それが" 0 10 " であったとき、 " 00 1 000 000 " に置き換えられる。 後 ろに続く符号語列が" 0 10" 以外であれば" * 0 * 0 10 * 0 *" に変換される。 これによつて、 データ変換後の符号語列は、 最 小ランの連続が制限され、 最小ランの繰り返しは、 最大でも 6回ま でとなる。
さらに表 3の変換テーブルは、 デ一夕列の要素内の" 1" の個数 と、 変換される符号語列の要素内の" 1" の個数が、 それを 2で割 つた時の余りが、 どちらも 1あるいは 0で同一となるような変換規 則を有する。 例えば、 データ列の要素 （ 00000 1 ) は" 0 10 1 00 100 " の符号語列に対応しているが、 それぞれ" 1" の 個数は、 デ一夕列では 1個、 対応する符号語列では 3個であり、 ど ちらも 2で割った余りが 1で一致する。 同様にして、 デ一夕列の要 素 （ 0 0 0 0 0 0 ) は、 " 0 1 0 1 0 0 0 0 0 " の符号語列に対 応しているが、 それぞれ" 1 " の個数は、 データ列が 0個、 対応す る符号語列は 2個であり、 どちらも 2で割つた余りが 0で一致する。 そして、 表 3の変換テーブルは、 最大拘束長 r = 4である。 i 二 4の変換符号は、 最大ラン k 二 7を実現するための、 置き換え符号 を有する。
表 3の変換テーブルに従ってデータ列を変調し、 変調後のチヤネ ルビッ 卜列を、 所定の間隔で、 これまでと同様に DSV制御することが できるが、 データ列と、 変換された符号語列の関係を生かして、 さ らに効率良く DSV制御を行うことができる。
すなわち、 変換テ一ブルが、 デ一夕列の要素内の" 1 " の個数と、 変換される符号語列の要素内の" 1 " の個数が、 それを 2で割った 時の余りが、 どちらも 1あるいは 0で同一となるような変換規則を 有するとき、 チャネルビッ トで、 「反転」 を表す" 1 " 、 あるいは 「非反転」 を表す" 0 " の DSV制御ビッ トを挿入することは、 デ一夕 ビッ ト列内に、 「反転」 するならば" 1 " を挾み、 「非反転」 なら ば" 0 " の DSV制御ビッ トを揷入することと等価になる。
例えば表 3において、 デ一夕変換する 3 ビッ トが" 0 0 1 " と続 いたとき、 その後ろにおいて DSV制御ビッ トを挾むとすると、 データ 変換は、 （ 0 0 1 — X ) ( Xは 1 ビッ トで、 0又は 1 ) となる。 こ こで Xに" 0 " を与えれば、 表 3の変換テ一プルは、 データ 符号
0010 010 000
となり、 また、 " を与えれば、 データ 符号
0011 010 100
となる。 符号語列を NRZI変調して、 レベル符号を求めると、 れら は
Figure imgf000012_0001
となり、 レベル符号列の最後の 3ビッ トが相互に反転している。 す なわち、 DSV制御ビッ ト Xの" 1 " と" 0 " を選択することによって. デ一夕列内においても、 DSV制御を行うことができる。
DSV制御による冗長度を考えると、 データ列内において 1 ビッ 卜の DSV制御を行うことは、 チャネルビッ ト列で表現すれば、 表 3では変 換率 m= 2、 n = 3であるから、 1 . 5チャネルビッ トで DSV制御を 行うことに相当する。 ここで例えば表 1のような RLL(1- 7)テ一プル において DSV制御を行うには、 チャネルビッ ト列において DSV制御を 行うことになり、 最小ランを守るためには、 上述の通り、 少なくと も 2チャネルビッ トが必要であり、 冗長度は、 より大きくなる。
表 3の変換テ一ブルは、 データ列内で DSV制御が行えるので、 効率 の良い DSV制御が行えるとともに、 最小ランの繰り返しが制限されて いるので、 高線密度記録再生に適している符号を生成する。
そして、 この表 3の変換テーブルを実際に用いるためには、 記録 された符号列を再生するとき、 例えばデ一夕の先頭を識別するため の同期信号を与える必要がある。 同期信号は、 他と確実に区別でき るようなパターンを有することが望ましい。 また、 複数の同期信号 を与える必要があるときは、 同期信号は、 同期信号同士の識別もな るべく確実にできるようなパターンを有することが望ましい。
以上のように、 磁気ディスク、 光磁気ディスク、 又は光ディスク 等の記録媒体を高密度化していった場合、 変調符号として最小ラン d 二 1である符号を選び、 さらに記録 再生時の歪みを少なくする ことでエラーの発生を抑え、 より高密度記録再生に適した符号とし て 1 , 7PP符号を選択したとき、 これに対応した同期信号が必要となる ( 発明の開示 本発明はこのような状況に鑑みてなされたものであり、 より確実 な同期信号パターンを与えることを目的とする。
本発明に係る変調装置は、 符号列に最小ランに続き、 最大ランを 破るパターンを有する同期信号を付加する同期信号付加手段を備え る。
本発明に係る変調方法は、 符号列に最小ランに続き、 最大ランを 破るパターンを有する同期信号を付加する同期信号付加ステップを 含む。
本発明に係る提供媒体は、 変調装置に、 符号列に最小ランに続き、 最大ランを破るパターンを有する同期信号を付加する同期信号付加 ステップを含む処理を実行させるコンピュータが読み取り可能なプ 口グラムを提供する。
本発明に係る復調装置は、 符号列から、 最小ランに続き、 最大ラ ンを破るパターンを有する同期信号を検出する同期信号検出手段を 備える。
本発明に係る復調方法は、 符号列から、 最小ランに続き、 最大ラ ンを破るパターンを有する同期信号を検出する同期信号検出ステツ プを含む。
本発明に係る提供媒体は、 復調装置に、 符号列から、 最小ランに 続き、 最大ランを破るパターンを有する同期信号を検出する同期信 号検出ステップを含む処理を実行させるコンピュータが読み取り可 能なプログラムを提供する。
そして、 本発明に係る変調装置及び方法、 並びに本発明に係る提 供媒体においては、 符号列に最小ランに続き、 最大ランを破るパ夕 ーンを有する同期信号を付加する。
また、 本発明に係る復調装置及び方法、 並びに本発明に係る提供 媒体においては、 符号列から、 最小ランに続き、 最大ランを破るパ ターンを有する同期信号を検出する。 図面の簡単な説明 図 1は、 変調装置の一実施の形態の構成を示すプロック図である。 図 2は、 変調装置の他の実施の形態の構成を示すプロック図であ る。
図 3は、 復調装置の一実施の形態の構成を示すプロック図である。 発明を実施するための最良の形態 以下に本発明の実施の形態を説明するが、 請求の範囲に記載の発 明の各手段と以下の実施の形態との対応関係を明らかにするために、 各手段の後の括弧内に、 対応する実施の形態 （但し一例） の指示符 号を付加して本発明の特徴を記述すると、 次のようになる。 但し勿 論この記載は、 各手段を記載したものに限定することを意味するも のではない。
すなわち、 本発明に係る変調装置は、 符号列に最小ランに続き、 最大ランを破るパターンを有する同期信号を付加する同期信号付加 手段 （例えば、 図 1の SYNCビッ ト挿入部 1 4 ) を備える。
本発明に係る復調装置は、 符号列から、 最小ランに続き、 最大ラ ンを破るパターンを有する同期信号を検出する同期信号検出手段 (例えば、 図 3の SYNC/Sync ID識別部 3 3 ) を備える。
表 3における、 同期信号のパターンは、 表 4に示すように、 以下 の特徴を有するパターンとされる。
( 1 ) ( T max + 1 ) - ( T max + 1 ), すなわち 9 T一 9 Tを与える。 これにより、 最大ランを破るパターンを 2回連続させるので、 検出 能力が強くできる。
( 2 ) 9 Τ— 9 Τの前において、 デ一夕変調列が何であっても、 Τ maxが現れないように、 2 Tを与える。 すなわち、 挿入される同期信 号の直前デ一夕部分との組合せに 8 T— 9 T _ 9 Tのパターンが現 れないように、 短いランを挟む。 仮に 8 T— 9 T一 9 Tがあると、 この前半部分の 8 T— 9 Tにおいて、 検出パターン 9 T— 9 Tとの 検出距離が 1 となり、 検出能力が劣化し、 誤りやすくなつてしまう。 そこで予め 2 Tを入れ、 このようなことをなくす。 9 T— 9 Tの前 に 3 Tや 4 Tを与えることもできるが、 むしろ冗長となる。 2 Tが、 最も効率が良い。
( 3 ) 2 T - 9 T - 9 Tの前に、 接続用のビッ トとして 2ビッ トを 配置する。 これによつて、 任窟の位置で同期信号が挿入でき、 さら に挿入位置でデータを終端させることができる。
表 4
Sync & Termination
#01 010 000 000 010 000 000 010 ( 23+1 channel bits )
# = 0 not terminate case
# = 1 terminate case
Termination table
00 000
0000 010 100
ところで、 表 3に示した変換テーブルによって発生された符号語 列 （チャネルビッ ト列） 中の任意の位置に同期信号を挿入する場合、 表 3に示した変換テーブルによって生成した符号は可変長構造のた めに、 任意の位置で終端させるために終端用テーブルを与え、 必要 に応じて用いるようにする。
表 3において、 任意の位置で同期信号を挿入する際、 同期信号の パターンは、 まず直前直後の符号語列との接続において、 最小ラン d及び最大ラン kを守るように接続パターンを与え、 これらの間に 同期信号用のパターンを与える （接続パターンは同期信号用のパ夕 ーンの一部として考えることもできる） 。 与えられた同期信号パ夕 —ンは、 表 3の変換率 m = 2、 n = 3より、 3で割り切れるビッ ト 数である 2 4ビッ トとし、 具体的には、 表 4に示すように、 " # 0 1 0 1 0 0 0 0 0 0 0 0 1 0 0 0 0 0 0 0 0 1 0 " のパ夕一 ンとする。 先頭の" # " は接続用のビッ 卜で、 0か 1のどちらかを 与える。 2チャネルビッ ト目は、 最小ランを守るために" 0 " を与 える。 3チャネルビッ ト目と 4チャネルビッ ト目で 2 Tを与える。 そして、 5チャネルビッ ト目から、 同期信号パターンとして、 k二 8となる 9 Tを 2回連続して与える。 すなわち" 1 " と" 1 " の間 に、 " 0 " が 8つ並ぶ。 これを 2回続ける。 同期信号パターンの最 後のチャネルビッ トの" 1 " は、 最大ランを決定する。 ここまでで 2 3チャネルビッ トである。 さらに、 最後に接続用の 1 ビッ ト" 0 " を付加する。 これによつて、 後続のビッ 卜に関わらず、 最小ラン d = 1を守ることができる。
ここで、 終端用テーブルと、 同期信号パターンの接続用ビッ ト" # " の説明をする。 終端用テーブルは、 表 4に示すように、
00 000
0000 010 100
となる。 終端用テーブルが必要となるのは、 最小ランの連続を制限 するなどのための置き換え符号でない変換符号の存在する拘束長 r のそれぞれにおいて、 変換符号が 4つよりも小さいようなときであ る。 すなわち表 3では、 拘束長 i = 1における変換符号は 3つであ るから終端用テ一プルが必要となる。 また拘束長 i = 2における変 換符号も 3つであるから終端用テーブルが必要となる。 拘束長 i = 3における変換符号は 5つあり、 そのうち 1つが置き換え符号で、 4つが変換符号であり、 必要数を持っているので終端されている。 拘束長 i = 4における変換符号はいずれも置き換え符号であるため、 終端を考慮しなくてよい。 したがって、 終端用テーブルには、 拘束 長 i = lの （ 0 0 ) と i = 2の （ 0 0 0 0 ) を与える。
同期信号パターンの接続用ビッ ト" # " は、 終端用テーブルを用 いる場合と用いない場合を区別するために与える。 すなわち同期信 号信号パターンの先頭の 1チャネルビッ ト目の" # " は、 終端符号 を用いたときは 「 1」 を与え、 そうでないときは 「0」 を与える。 こうすることによって、 復調時において、 間違いなく終端用テープ ルを用いる場合と用いない場合を識別することができる。
これで同期信号パターンは、 より検出能力の高い（ 2 3 + 1 )チヤ ネルビッ トで与えられたが、 さらに、 2以上の種類の同期信号が必 要な場合、 （ 2 3 + 1 )チャネルビッ トでは同期信号の実現が困難で ある。
そこで、 上述の 2 4チャネルビッ トに加えて、 後方にさらに 6ビ ッ トを追加し、 合計 3 0チャネルビッ トを与えたときの同期信号の 種類を以下に示す。
表 3及び表 4の変換テ一プルにおける、 2以上の種類の同期信号 パターンは、 表 5のように規定される。 同期信号パターンは、 最小 ランが守られるとともに、 最小ランの繰り返しが表 3にあるとおり、 6回までに制限されるように選択される。 また、 最大ランが、 同期 信号検出パターン以外では発生しないように、 同期信号パターンは、 選択される。 データ列との接続の方法は、 表 4と同様である。
Figure imgf000019_0001
o o o o o o C o o
>
Ό o
5 o o o CD
> < Ό >
> =>
o C5 > »■
o o
y 30CIlannelsHt Sncl,l. 表 5に示すように、 同期信号ビッ 卜に 3 0 ビッ トを与えたとき、 諸規則を守るように選ぶと、 1 5通りの同期信号パターンを得るこ とができる。 これらからさらに、 以下のようなそれぞれの場合で同 期信号パ夕一ンを決定することができる。
すなわち、 各同期信号パターン同士の距離が 2以上取れているも のを選ぶと、 次の 7通りを選ぶことができる。
表 6
30channel -bit Syncs
#01 010 000 000 010 000 000 010 000 001
#01 010 000 000 010 000 000 010 000 100
#01 010 000 000 010 000 000 010 001 001
#01 010 000 000 010 000 000 010 010 000
#01 010 000 000 010 000 000 010 010 010
#01 010 000 000 010 000 000 010 100 001
#01 010 000 000 010 000 000 010 101 000
# 二 0 not terminate case
# ： 1 terminate case
Terminat ion tabl e
00 000
OOOC ) 010 100
距離が 2以上取れているとは、 それぞれの同期信号パターンを、 検出したとき （再生データはレベル符号） 、 同期信号の 3 0チヤネ ルビッ ト中で少なく とも 2ケ所以上が異なっていることを意味する, 表 6の同期信号パターンは、 後ろ 6ビッ トでこのような条件を満た すように選択される。 表 6は、 同期信号として多くの種類が必要な 場合に有効である。
DCフリ一である同期信号パ夕一ンとして、 次の 3通りの同期信号 パターンが選択できる。
表 7
30 channel - bit Syncs
#01 010 000 000 010 000 000 010 001 000
#01 010 000 000 010 000 000 010 010 001
#01 010 000 000 010 000 000 010 100 010 ff = 0 not terminate case
# 二 1 terminate case
Termination table
00 000
0000 010 100
DCフリーとは、 それぞれの同期信号パターンの 3 0チャネルビッ 卜の DSV値がゼロであることを意味している。 表 7の同期信号パ夕一 ンは、 DCフリーであるとともに、 各同期信号パターン同士の距離が 2以上取れている。
各同期信号パターンの最後のビッ トを 0と 1の置き換え可能なセ ッ トとなるように選ぶと、 次の 3通りの同期信号パターンを選ぶこ とができる
表 8
30channel-bit Syncs
#01 010 000 000 010 000 000 010 001 OOx
#01 010 000 000 010 000 000 010 010 OOx
#01 010 000 000 010 000 000 010 101 OOx
X ： 0 or 1
# 二 0 not terminate case
# 二 1 terminate case
Termination table
00 000
000 010 100
置き換え可能な同期信号パターンのセッ トは、 最後の 1チャネル ビッ 卜によって後ろのデ一夕変換列の DC制御が可能で、 同期信号部 分において、 効率の良い DSV制御が実現できる。 変調装置は、 表 8の 同期信号パターンで、 後ろに続くデ一夕列の DSV値の結果に対応して. 最後のビッ トの" 1 " と" 0 " を選択することで DSV制御を行う。 ま た、 3種類の同期信号パターンは、 後ろ 1 ビッ トを見ないで決定さ れる。
本発明に係る変調装置の一実施の形態を図面を参照しながら説明 する。 この実施の形態は、 デ一夕列を表 3の可変長符号（d，k;m，n; r) = (l,7;2,3;4)に変換する変調装置に、 本発明を適用したものであ る。
図 1は、 所定の間隔で同期信号を挿入する変調装置の一実施の形 態の構成を示すプロック図である。 DSVビッ ト決定/挿入部 1 1は、 データ列に基づいて、 まず任意の間隔で DSV制御を行い、 DSV制御ビ ッ 卜の" 1 " あるいは" 0" を決定し、 それを任意の間隔で挿入し、 そのデ一夕列を変調部 1 2及び SYNC/SyncID決定部 1 3に供給する。 変調部 1 2は、 DSV制御ビッ トの挿入されたデ一夕列を変調し、 得ら れた符号列を SYNCビッ ト揷入部 14に出力する。 SYNC/SyncID決定部 1 3は、 所定の間隔でデ一夕列に挿入される同期信号 （Sync) のパ 夕一ンを決定し、 その結果を SYNCビッ ト挿入部 1 4に供給する。
SYNCビッ ト揷入部 14は、 変調部 1 2から入力された符号列に、 SYNC/SyncID決定部 1 3が決定した同期信号を挿入し、 NRZI化部 1 5 に供給する。 NRZI化部 1 5は、 SYNCビヅ ト揷入部 1 4から供給され る符号列を N R Z I変調して記録波形列に変換し、 記録波形列を出力す る。 タイ ミング管理部 1 6は、 タイ ミング信号を生成し、 DSVビッ ト 決定/挿入部 1 1、 変調部 1 2、 SYNC/SyncID決定部 1 3、 SYNCビッ ト揷入部 1 4及び NRZI化部 1 5に供給して、 これらの夕イ ミングを 管理する。
SYNC/SyncID決定部 1 3は、 表 3の同期信号パターンである 30符 号語を使用するとき、 最初の 24符号語を、 " X 0 1 0 1 0 00 0 000 0 1 0 000 000 0 1 0" に設定する。 " X" は、 同期信号の挿入により区切られた直前の変換符号語列 （DSV制御ビッ トは含んで良い） に依存して決定され、 直前のデータ変換に終端用 テーブルを用いた場合、 " X" =" 1 " と設定され、 そうでない場 合、 " X" -" 0" と設定される。 すなわち、 " X" は、 同期信号 の挿入に当たり、 最小ラン及び最大ランを守るように決定される。
SYNCビッ ト揷入部 1 4は、 SYNC/Sync ID決定部 1 3が上述のように 決定した同期信号を、 符号列に挿入する。 同期信号が挿入された後、 処理は、 変換テーブルの先頭からスタートする。
次に、 この実施の形態の動作について説明する。
デ一夕列は、 所定の間隔で DSV制御が行われ、 さらにまた、 所定の 間隔で同期信号が挿入される。 DSVビッ ト決定/挿入部 1 1は、 ある 位置までの積算 DSVの値と、 次の所定の間隔の区間の DSV値を計算し、 これらを合計した DSV値が小さくなる方の DSV制御ビッ トの" 1 " あ るいは" 0 " を決定し、 これをデ一夕列に挿入する。 DSV値は、 デー 夕列だけでは判定できないので、 DSVビッ ト決定/挿入部 1 1は、 変 換テーブルを用いてデータ列より符号語列を発生させ、 これを基に DSV値を求める。
DSV値の挿入されたビッ ト列は、 変調部 1 2で変換テーブルを基づ いて変調 （変換） され、 その結果が SYNCビッ ト挿入部 1 4に供給さ れる。 変調部 1 2は、 同期信号の間隔を記憶し、 同期信号付近まで 変調を行い、 通常の変換テーブルで変換できない場合、 すなわち表 4にある終端用テーブルを用いる必要がある場合、 その情報を SYNC /Sync ID決定部 1 3に出力する。
SYNC/Sync ID決定部 1 3は、 同様に同期信号の間隔を記憶し、 同期 信号の挿入される直前の状態に対応して、 同期信号の先頭の接続ビ ッ 卜の値を決定する。 通常の変換テ一ブルでデータ変換を行った場 合、 先頭の接続ビッ 卜には" 0 " が設定される。 また、 通常の変換 テ一ブルで行うことができず、 終端用テーブルを用いる必要がある とき、 SYNC/Sync ID決定部 1 3は、 内蔵する終端用テーブルを参照し て、 同期信号の先頭の接続ビッ トに" 1 " を設定する。
このように同期信号のうち前の 2 4ビッ 卜が決定される。 そして さらに、 後の 6ビッ トは、 同期信号の Sync IDビッ トとしての値が設 定される。 Sync IDビッ トとしては、 例えば、 表 6に示すように、 そ れぞれがお互いに距離 2を持った 7種類の同期信号パターンのいず れかが設定される。
以上のようにして、 同期信号が決定され、 SYNCビッ ト揷入部 1 4 において、 符号列に、 決定された同期信号が挿入される。 SYNC/Syn c ID決定部 1 3に内蔵される終端用テーブルを用いて同期信号が決定 された場合、 終端用テーブルにより得られた値を含む同期信号が、 SYNCビッ ト揷入部 1 4において挿入される。
最後に、 NRZ I化部 1 5は、 これら DSV制御が行われ、 さらに同期信 号が挿入されたチャネルビッ ト列を記録符号に変換する。
図 2は、 変調装置の他の実施の形態の構成を示すプロック図であ る。 図 1の具体例で説明した通り、 DSV値の計算のために、 変調及び NRZI化を行う必要がある。 さらに同期信号部分も DSV制御を行うので、 Z I化を行う必要がある。 これより、 図 2のような順序で変調装置 を構成することができる。
図 2の変調装置では、 コントロ一ルビッ ト揷入部 2 1が、 所定の ビッ ト数単位で DSV制御を行うビッ トを挿入し、 変調部 1 2に供給す る。 この所定のビッ ト数は、 同期信号をも含んで考慮されるので、 コン トロ一ルビッ ト揷入部 2 1は、 必ずしも一種類限りのビッ ト数 を与えなくてもよい （複数の種類のビッ トを与えても良い） 。 変調 部 1 2は、 コントロールビッ ト挿入部 2 1から供給されるデータ列 を変換し、 チャネルビッ ト列を作成する。 また、 変調部 1 2におい て、 同期信号の直前においてデータ変換できなかったとき、 終端用 テーブルを用いるように、 SYNC/Sync ID揷入部 2 2に信号が出力され る。
SYNC/Sync ID挿入部 2 2は、 同期信号を、 変調された符号語の所定 の間隔において挿入する。 SYNC/Sync ID揷入部 2 2は、 終端用テープ ルを有し、 必要に応じて終端用テ一ブルを用いて変調を行い、 チヤ ネルビッ ト列に同期信号パ夕一ンの 3 0 ビッ トが挿入される。 同期 信号及び DSV制御ビッ トを含んだ符号語列は、 NRZ I化部 1 5で、 レべ ル符号化される。 そして、 DSV制御ビッ 卜/ SYNC決定部 2 3は、 供給 されるレベル符号化列をもとに DSV値を計算し、 最終的に DSV制御ビ ッ トの値を決定し、 同時に、 同期信号のパターンも決定する。 DSV制 御ビッ ト/ SYNC決定部 2 3の出力は、 記録符号列であり、 図 1の変調 装置の最終出力と同じである。 夕イ ミング管理部 1 6は、 タイ ミン グ信号を生成して、 コントロールビッ ト挿入部 2 1、 変調部 1 2、 SYNC/Sync ID揷入部 2 2、 NRZ H匕部 1 5及び DSV制御ビッ ト /SYNC決定 部 2 3に供給し、 これらのタイ ミングを管理する。
次に、 図 2に示す変調装置の動作を説明する。 コントロールビッ ト揷入部 2 1は、 入力されたデータ列に基づいて、 所定の間隔で揷 入される DSV制御ビッ トに" 1 " を設定したビッ ト列、 及び DSV制御 ビッ ト" 0 " を設定したビッ ト列を生成する。 この 2種類のデ一夕 列の変調は、 次の変調部 1 2で行われる。 変調部 1 2は、 変換テー ブルを内蔵している。 さらに、 STOC/Sync ID挿入部 2 2は、 それぞれ 変調された信号に所定の間隔で同期信号を挿入する。 SYNC/Sync ID挿 入部 2 2は、 終端用テーブルを内蔵し、 同期信号を挟むために終端 されたデ一夕列を、 ここで符号語列に変換する。 その符号語列は、 NRZ I化部 1 5でレベル符号化される。 この時点で、 チャネルビッ ト 列は、 まだ DSV制御ビッ トが決定されておらず、 2種類のレベル符号 列が存在する。 そして、 DSVビヅ ト /SYNC決定部 2 3は、 それぞれの DSV値を計算し、 積算された DSVが抑制される方のチャネルビッ ト列 を選択して、 これを決定する。 ここで同時に、 同期信号のパターン が決定されることになる。 決定された符号語列 （チャネルビッ ト 列） は、 DSV制御が行われたデータ列として出力される。
続いて、 本発明に係る復調装置の一実施の形態を図面を参照しな がら説明する。 この実施の形態は、 データ列を表 3の可変長符号（d, k ;m，n ; r ) = ( l，7 ; 2, 3 ; 4 )に変換した変調符号語列を復調する復調装置 に、 本発明を適用したものである。
図 3は、 同期信号が含まれた再生データを復調する復調装置の構 成を示すブロック図である。 コンパレート Z逆 NRZ I化部 3 1は、 伝 送路を介して伝送されてきた信号、 又は記録媒体から再生された信 号をコンパレートするとともに、 逆 NRZ I化し （エッジ符号にし） 、 その結果を、 復調部 3 2及び SYNC/Sync ID識別部 3 3に供給する。 復 調部 3 2は、 エッジ符号化されたデジタル信号を復調テーブル （逆 変換テーブル） に基づいて復調し、 SYNCビッ ト取出部 3 4に出力す る。 SYNC/Sync ID識別部 3 3は、 所定の間隔で挿入されている同期信 号 （Sync ) を検出して、 同期信号部分の直前において終端用テープ ルの逆変換終端テーブルが用いられる場合、 この情報を復調部 3 2 に供給し、 また、 同期信号の後ろ 6ビッ トに基づいて Sync IDを識別 する。 SYNCビッ ト取出部 3 4は、 同期信号を取り出す。 DSVビッ ト取 出部 3 5は、 復調されたデータ列より、 任意の間隔で挿入されてい るデータ列内の DSV制御ビッ トを取り除き、 元のデータ列を出力する。 バッファ 3 6は、 DSVビッ ト取出部 3 5から入力されたシリアルデ一 夕を一旦記憶し、 所定の転送レートで読み出して出力する。 夕イ ミ ング管理部 3 7は、 タイ ミング信号を生成して、 コンパレート/逆 NRZ I化部 3 1、 復調部 3 2、 SYNC/Sync ID識別部 3 3、 SYNCビッ ト取 出部 3 4、 DSVビッ ト取出部 3 5、 及びバッファ 3 6に供給し、 これ らの夕イ ミングを管理する。
SYNC/Sync ID識別部 3 3は、 同期信号の位置をその固有のパターン によって決定するとともに、 所定の間隔で同期信号が入っているの で、 その所定の間隔をカウントすることによってもその位置を定め ることができる。 同期信号の位置が判明したとき、 その直前付近の 復調は、 終端用テーブルを含めて行われる。 一方、 同期信号の直後 において、 終端用テーブルは不要であり、 表 3の通常テーブルで復 調ができる。
SYNCビッ ト取出部 3 4は、 上述したようにして直前の復調が行わ れた後、 所定の同期信号のビッ ト数だけ取り除き、 復調部 3 2と整 合性を取れる。
次に、 復調装置の動作について説明する。
伝送路を介して伝送されてきた信号、 あるいは記憶媒体から再生 された信号は、 コンパレート/逆 NRZ I化部 3 1に入力され、 コンパ レートされるとともに、 逆 NRZ I符号 1 " がエッジを示す符号） のデジタル信号とされ、 復調部 3 2及び SYNC/Sync ID識別部 3 3に供 給される。
このデジタル信号は、 復調部 3 2において、 表 3の逆変換テープ ルに基づいて復調される。 復調部 3 2は、 表 3の逆変換テーブルを 有するが、 終端用の逆変換テーブルは必ずしも持たなくてもよい。 その場合、 同期信号が挿入された直前部分で逆変換が不可能となる ときがあるが、 このときは SYNC/Sync ID識別部 3 3において、 これを 補う。 SYNC/Sync ID識別部 3 3は、 同期信号の検出情報を復調部 3 2 に供給し、 復調部 3 2は、 これに同期して復調を開始する。
SYNC/Sync ID識別部 3 3は、 同期信号のパターンとして与えられた 部分の、 2 T— 9 T — 9 Tの部分を示す" X 0 1 0 1 0 0 0 0 0 0 0 0 1 0 0 0 0 0 0 0 0 1 0 " を検出する。 この同期信号の パターンは固有なパターンである 9 Tを含むので、 他の情報符号語 列内からは、 検出されることはない。 また、 SYNC/Sync ID識別部 3 3 は、 一度同期信号のパターンを検出したならば、 それ以後は内部力 ゥン夕等によって、 所定の間隔の同期信号のパ夕一ンを検出するこ とができる。
SYNC/Sync ID識別部 3 3は、 また、 終端用テ一ブルの逆変換テープ ルも有し、 同期信号の直前において、 終端のために用いられた終端 用テ一ブルによって作られた符号語を復調し、 この結果を復調部 3 2に供給する。 結局、 終端の逆変換テーブルは、 復調部 3 2又は SY NC/Sync ID識別部 3 3のいずれかが持てばよい。
SYNC/Sync ID識別部 3 3は、 さらに、 同期信号のパターンである 2 T一 9 T— 9 Tの後ろに続く、 2以上の種類の同期信号を識別する。 それぞれの同期信号は、 例えば検出能力が強いパターンが選択され ている。
同期信号の 3 0ビッ トは、 SYNCビヅ ト取出部 3 4において取り除 かれ、 さらに、 DSVビッ ト取出部 3 5においては、 所定の間隔で挿入 されている DSV制御ビッ 卜が取り除かれる。
逆変換テーブルは例えば、 次の表 9のようになる。 また、 終端の 逆変換テーブルは、 例えば、 次の表 1 0のようになる 表 9 逆変換テ一ブル l,7PP-(d,k;m,n;r)=(l,7;2,3;4) r=4 符号語列 復調データ列
1: :1 101 11
000 11
001 10
010 01
i: =2 010 100 0011
010 000(not 100) 0010
000 100 0001
=3 000 100 100 000011
000 100 000(not 100) 000010
010 100 100 000001
010 100 000(not 100) 000000 i: =3 ： Prohibit Repeated
Minimum Transition
Runlength
001 000 000(not 100) 00001000 i: =4 ： limits k to 7
000 100 100 100 00001000
010 100 100 100 00000000 表 1 0 逆変換テーブル
Termination table
000 00
010 100 0000
以上のように、 同期信号を決定し、 挿入することによって、 最小 ラン d 二 1は守られる。 最小ランの繰り返しは、 最大で 6回までに 制限されたままである。 最大ラン k = 7よりも大きいランは、 同期 信号内以外では発生しない。 同期信号内において、 k = 8である 9 Tを 2回連続させることによって、 検出能力は強化される。 表 6に 示すような同期信号では、 同期信号は、 7種類の同期信号 IDを有し、 それぞれの検出能力は距離が 2取れており、 同期信号 IDの検出能力 が強化されている。 以上の性質を有しながら、 デ一夕ビッ ト内の DS V制御は可能であり、 効率の良い DSV制御を行えることに変わりはな い。
ゆえに、 最小ラン d = l、 最大ラン k = 7、 変換率 m/ n = 2 / 3の可変長であり、 最小ラン長の繰り返し回数を制限する置き換え 符号を有し、 また、 変換テーブルの要素内の" 1 " の個数と、 変換 される符号語列の要素内の" 0 " の個数が、 2で割った時の余りが、 どちらも 1あるいは 0で一致するような変換テ一プルにおいて、 所 定の位置に同期信号を挿入すると、 最小ラン及び最小ランの繰り返 し制限を変化させることなく、 かつその同期信号にユニークな信号 パターンを与え、 かつ同期信号を検出能力が強くなるように選んだ ので、 より安定に、 かつ確実に同期信号の検出ができる。 また、 同 期信号の入る切れ目ではデ一夕列は必ず終端できるので、 復調の際、 同期信号の前後でのデ一夕の管理が容易になり、 より安定した復調 ができる。
なお、 上述のような処理を行うコンピュータプログラムをユーザ に提供する提供媒体としては、 磁気ディスク、 CD- R0M、 固体メモリ などの記録媒体の他、 ネッ トワーク、 衛星などの通信媒体を利用す ることができる。 産業上の利用可能性 本発明に係る変調装置及び方法、 並びに提供媒体によれば、 符号 列に最小ランに続き、 最大ランを破るパターンを有する同期信号を 付加するようにしたので、 より確実な同期信号パターンを与えるこ とが可能になる。
本発明に係る復調装置及び方法、 並びに提供媒体によれば、 符号 列から、 最小ランに続き、 最大ランを破るパターンを有する同期信 号を検出するようにしたので、 より確実に同期信号パターンを検出 することが可能になる。

Claims

請求の範囲
1. 基本デ一夕長が mビッ トのデ一夕を、 基本符号長が nビッ トの 可変長符号（d,k;m，n;r)に変調する変調装置において、
符号列に最小ランに続き、 最大ランを破るパターンを有する同期 信号を付加する同期信号付加手段を備える変調装置。
2. 上記最大ランを破るパターンは、 2回連続することを特徴とす る請求の範囲第 1項に記載の変調装置。
3. 上記同期信号は、 2種類以上の相互に識別可能なパターンを有 することを特徴とする請求の範囲第 1項に記載の変調装置。
4. 上記 2種類以上のパターンを有する同期信号は、 それぞれのパ ターン同士における検出距離が 2以上となるように、 選ばれている ことを特徴とする請求の範囲第 1項に記載の変調装置。
5. 上記 2種類以上のパターンを有する同期信号は、 DCフリーとな るようなパターンが選ばれていることを特徴とする請求の範囲第 1 項に記載の変調装置。
6. 上記 2種類以上のパターンを有する同期信号は、 2つで 1組と して与えられ、 これを DSV制御のために切り替えることができるよう に選らばれることを特徴とする請求の範囲第 1項に記載の変調装置。
7. 基本デ一夕長が mビッ トのデ一夕を、 基本符号長が nビッ トの 可変長符号（d,k;m，n;r)に変調する変調方法において、
符号列に最小ランに続き、 最大ランを破るパターンを有する同期 信号を付加する同期信号付加ステップを含む変調方法。
8. 基本データ長が mビッ トのデ一夕を、 基本符号長が nビッ トの 可変長符号（d,k;m,n;r)に変調する変調装置に、 符号列に最小ランに 続き、 最大ランを破るパターンを有する同期信号を付加する同期信 号付加ステツプを含む処理を実行させるコンピュータが読み取り可 能なプログラムを提供する提供媒体。
9. 基本符号長が nビッ トの可変長符号（d，k;m,n;r)を、 基本データ 長が mビッ トのデ一夕に復調する復調装置において、
符号列から、 最小ランに続き、 最大ランを破るパターンを有する 同期信号を検出する同期信号検出手段を備える復調装置。
1 0. 基本符号長が nビッ トの可変長符号（d，k;m，n;r)を、 基本デ一 夕長が mビッ トのデ一夕に復調する復調方法において、
符号列から、 最小ランに続き、 最大ランを破るパターンを有する 同期信号を検出する同期信号検出ステツプを含む復調方法。
1 1. 基本符号長が nビッ トの可変長符号（d，k;m,n;r)を、 基本デー 夕長が mビッ トのデ一夕に復調する復調装置に、 符号列から、 最小 ランに続き、 最大ランを破るパターンを有する同期信号を検出する 同期信号検出ステツプを含む処理を実行させるコンピュータが読み 取り可能なプログラムを提供する提供媒体。
PCT/JP1999/004562 1998-08-24 1999-08-24 Dispositif et procede de modulation, dispositif et procede de demodulation et support associe WO2000011822A1 (fr)

Priority Applications (13)

Application Number Priority Date Filing Date Title
DE69923841T DE69923841T2 (de) 1998-08-24 1999-08-24 Verfahren und vorrichtung zur modulation und demodulation von daten mittels eines kodes variabler länge
US09/530,074 US6879637B1 (en) 1998-08-24 1999-08-24 Method and apparatus for modulating and demodulating data into a variable length code and a providing medium for implementing the method
EP99938615A EP1083687B1 (en) 1998-08-24 1999-08-24 Method and device for modulating and demodulating data using a variable length code
US11/078,129 US7050506B2 (en) 1998-08-24 2005-03-10 Method and apparatus for modulating and demodulating data into a variable-length code and providing a sync signal to the train of codes
US11/077,878 US6983022B2 (en) 1998-08-24 2005-03-10 Method and apparatus for modulating and demodulating data into a variable-length code and providing a sync signal to the train of codes
US11/088,712 US7190726B2 (en) 1998-08-24 2005-03-24 Method and apparatus for modulating and demodulating data into a variable-length code and providing a sync signal to the train of codes
US11/088,338 US7046735B2 (en) 1998-08-24 2005-03-24 Method and apparatus for modulating and demodulating data into a variable-length code and providing a sync signal to the train of codes
US11/088,350 US7054373B2 (en) 1998-08-24 2005-03-24 Method and apparatus for modulating and demodulating data into a variable-length code and providing a sync signal to the train of codes
US11/088,464 US7046736B2 (en) 1998-08-24 2005-03-24 Method and apparatus for modulating and demodulating data into a variable-length code and providing a sync signal to the train of codes
US11/248,464 US7266153B2 (en) 1998-08-24 2005-10-12 Method and apparatus for modulating and demodulating data into a variable length code and a providing medium for implementing the method
US11/336,061 US7200175B2 (en) 1998-08-24 2006-01-20 Data-modulating apparatus, data-modulating method, data-demodulating apparatus, data-demodulating method, and data-providing medium
US11/525,484 US7283592B2 (en) 1998-08-24 2006-09-22 Method and apparatus for modulating and demodulating data into a variable length code and a providing medium for implementing the method
US11/811,023 US7526032B2 (en) 1998-08-24 2007-06-08 Sync signal insertion that breaks a maximum bit-run and has a particular detection distance between two or more sync patterns

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP23704498A JP3870573B2 (ja) 1998-08-24 1998-08-24 変調装置および方法、記録媒体、並びに復調装置および方法
JP10/237044 1998-08-24

Related Child Applications (7)

Application Number Title Priority Date Filing Date
US09530074 A-371-Of-International 1999-08-24
US11/077,878 Continuation US6983022B2 (en) 1998-08-24 2005-03-10 Method and apparatus for modulating and demodulating data into a variable-length code and providing a sync signal to the train of codes
US11/078,129 Continuation US7050506B2 (en) 1998-08-24 2005-03-10 Method and apparatus for modulating and demodulating data into a variable-length code and providing a sync signal to the train of codes
US11/088,464 Continuation US7046736B2 (en) 1998-08-24 2005-03-24 Method and apparatus for modulating and demodulating data into a variable-length code and providing a sync signal to the train of codes
US11/088,338 Continuation US7046735B2 (en) 1998-08-24 2005-03-24 Method and apparatus for modulating and demodulating data into a variable-length code and providing a sync signal to the train of codes
US11/088,712 Continuation US7190726B2 (en) 1998-08-24 2005-03-24 Method and apparatus for modulating and demodulating data into a variable-length code and providing a sync signal to the train of codes
US11/088,350 Continuation US7054373B2 (en) 1998-08-24 2005-03-24 Method and apparatus for modulating and demodulating data into a variable-length code and providing a sync signal to the train of codes

Publications (2)

Publication Number Publication Date
WO2000011822A1 true WO2000011822A1 (fr) 2000-03-02
WO2000011822A8 WO2000011822A8 (fr) 2000-05-04

Family

ID=17009583

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP1999/004562 WO2000011822A1 (fr) 1998-08-24 1999-08-24 Dispositif et procede de modulation, dispositif et procede de demodulation et support associe

Country Status (7)

Country Link
US (11) US6879637B1 (ja)
EP (1) EP1083687B1 (ja)
JP (1) JP3870573B2 (ja)
KR (1) KR100675029B1 (ja)
CN (1) CN1114273C (ja)
DE (1) DE69923841T2 (ja)
WO (1) WO2000011822A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7916606B2 (en) * 2004-06-18 2011-03-29 Sony Corporation Information recording medium, mastering device, identification information recording device, identification information reproduction device, mastering method, identification information recording method, and identification information reproduction method

Families Citing this family (39)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3870573B2 (ja) * 1998-08-24 2007-01-17 ソニー株式会社 変調装置および方法、記録媒体、並びに復調装置および方法
MXPA03005783A (es) 2000-12-26 2004-01-26 Matsushita Electric Ind Co Ltd Medio de grabacion, metodo de grabacion, metodo de reproduccion, aparato de grabacion y aparato de reproduccion.
JP2002304859A (ja) 2001-02-02 2002-10-18 Victor Co Of Japan Ltd 同期信号生成方法、記録装置、伝送装置、記録媒体及び伝送媒体
KR100475604B1 (ko) * 2001-03-09 2005-03-10 엘지전자 주식회사 재생전용 광디스크와, 그 재생전용 광디스크 장치에서의재생방법
KR100554782B1 (ko) * 2001-03-24 2006-02-22 엘지전자 주식회사 변조 데이터에 동기 데이터를 삽입하는 방법과, 그에 따른기록매체
JP4784030B2 (ja) * 2001-09-21 2011-09-28 ソニー株式会社 記録装置、再生装置、記録方法、再生方法
US6577255B2 (en) 2001-10-29 2003-06-10 Victor Company Of Japan, Ltd. Method and apparatus for encoding digital data
JP4132804B2 (ja) * 2001-12-11 2008-08-13 ソニー株式会社 変調装置および方法、記録媒体、並びにプログラム
JP2003208764A (ja) * 2002-01-16 2003-07-25 Sony Corp 変調装置および方法、記録媒体、並びにプログラム
AU2003201837A1 (en) * 2002-04-01 2003-10-23 Sony Corporation Storage medium and storage medium recording method
TWI359409B (en) * 2002-06-05 2012-03-01 Lg Electronics Inc High-density optical disc, method for recording an
AU2005202347B2 (en) * 2002-06-05 2009-05-28 Lg Electronics Inc. Recording medium with a linking area including a synch pattern thereon and apparatus and methods for forming, recording, and reproducing the recording medium
EP1571666A3 (en) * 2002-06-05 2010-04-14 Lg Electronics Inc. Recording medium with a linking area including scrambling data thereon and apparatus and methods for forming, recording, and reproducing the recording medium
JP3757918B2 (ja) 2002-08-20 2006-03-22 日本電気株式会社 符号化変調方法および変調装置、復調方法および復調装置
JP4130884B2 (ja) * 2002-09-09 2008-08-06 ソニー株式会社 再生装置、再生方法
US7623586B2 (en) * 2002-10-23 2009-11-24 Panasonic Corporation Frequency and phase control apparatus and maximum likelihood decoder
JP2004265469A (ja) * 2003-02-19 2004-09-24 Sony Corp データ記録方法および装置、データ記録媒体、データ再生方法および装置、データ送信方法および装置、データ受信方法および装置
JP3967691B2 (ja) * 2003-03-31 2007-08-29 株式会社東芝 情報記憶媒体と情報再生装置と情報記録再生装置
TWI225730B (en) * 2003-12-31 2004-12-21 Ind Tech Res Inst Type-dependent coding method with type control
US7457363B2 (en) * 2004-06-30 2008-11-25 Intel Corporation Method and apparatus for multi-threaded variable length coding
KR100565079B1 (ko) * 2004-09-08 2006-03-30 삼성전자주식회사 코드 생성 방법, 변조 장치 및 변조 방법
EP1869677A2 (en) * 2005-04-04 2007-12-26 Koninklijke Philips Electronics N.V. Method for providing an output signal for storing of user data on a data carrier
KR100717854B1 (ko) * 2005-06-24 2007-05-14 엘지전자 주식회사 근접장 방식 및 원격장 방식 호환 광 디스크 드라이브에서광 디스크 매질 확인 방법 및 이를 이용한 광 디스크 장치
KR20070001430A (ko) * 2005-06-29 2007-01-04 엘지전자 주식회사 기록매체의 데이터 재생 방법 및 장치
US7843366B2 (en) * 2005-08-10 2010-11-30 Lsi Corporation DVD EFM modulation architecture using two passes to reduce circuit size
JP4839784B2 (ja) * 2005-11-10 2011-12-21 ソニー株式会社 変調テーブル、変調装置および方法、プログラム、並びに記録媒体
JP4692234B2 (ja) * 2005-11-10 2011-06-01 ソニー株式会社 変調テーブル、変調装置および方法、プログラム、並びに記録媒体
JP4826888B2 (ja) * 2005-11-10 2011-11-30 ソニー株式会社 復調テーブル、復調装置および復調方法、プログラム、並びに記録媒体
JP2007213655A (ja) * 2006-02-08 2007-08-23 Sony Corp 変調テーブル、変調装置および方法、プログラム、並びに記録媒体
JP4983032B2 (ja) * 2006-02-08 2012-07-25 ソニー株式会社 復調テーブル、復調装置および方法、プログラム、並びに記録媒体
US7348900B1 (en) * 2006-03-07 2008-03-25 Mediatek Inc. Method and apparatus for encoding/decoding in fixed length
JP4839966B2 (ja) * 2006-06-02 2011-12-21 ソニー株式会社 再生装置、シンク信号検出方法
DE202006009188U1 (de) * 2006-06-12 2007-10-18 Brose Fahrzeugteile Gmbh & Co. Kommanditgesellschaft, Coburg Einklemmsensor
US8264906B2 (en) * 2007-05-29 2012-09-11 Rambus Inc. Adjusting clock error across a circuit interface
US8494065B2 (en) * 2008-06-09 2013-07-23 Qualcomm Incorporated Interference reduction between OFDM carriers by frequency offset optimization
JP4997211B2 (ja) * 2008-10-23 2012-08-08 株式会社日立製作所 光ディスク、光ディスク記録方法及び装置、光ディスク再生方法及び装置
JP2011091700A (ja) * 2009-10-23 2011-05-06 Sony Corp データ復調装置および方法、並びにプログラム
JP5286246B2 (ja) * 2009-12-28 2013-09-11 株式会社日立製作所 情報処理装置
US8934528B2 (en) * 2011-03-30 2015-01-13 Silicon Laboratories Inc. Transition interval coding for serial communication

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62272726A (ja) * 1986-05-21 1987-11-26 Oki Electric Ind Co Ltd 符号化回路
JPH09162857A (ja) * 1995-12-05 1997-06-20 Toshiba Corp ディジタルデータの伝送方法

Family Cites Families (35)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4817146A (en) * 1984-10-17 1989-03-28 General Electric Company Cryptographic digital signal transceiver method and apparatus
JP2534778B2 (ja) * 1989-09-26 1996-09-18 株式会社日立製作所 情報記録／再生方式および情報記録／再生装置
US5151699A (en) * 1990-09-05 1992-09-29 Pioneer Electronic Corporation Data converting apparatus
DE69227795T2 (de) * 1991-03-30 1999-05-27 Kabushiki Kaisha Toshiba, Kawasaki, Kanagawa Kodiereinrichtung für digitale Signale mit verbesserter Kanal-Blockkodierung
JP3334810B2 (ja) * 1992-02-14 2002-10-15 ソニー株式会社 符号化方法、再生方法、および、再生装置
TW219416B (ja) * 1992-03-10 1994-01-21 Sony Co Ltd
JPH05314661A (ja) * 1992-05-08 1993-11-26 Ricoh Co Ltd 光情報記録媒体
JP3427392B2 (ja) * 1992-05-25 2003-07-14 ソニー株式会社 符号化方法
JP3428039B2 (ja) * 1992-06-30 2003-07-22 ソニー株式会社 同期信号検出器、同期信号検出方法及び復号化装置
JPH06197024A (ja) * 1992-11-09 1994-07-15 Sony Corp 変調方法、変調装置及び復調装置
US5615056A (en) * 1992-12-04 1997-03-25 Sony Corporation Apparatus for recording and reproducing a digital video and audio signal
JP3083011B2 (ja) * 1992-12-28 2000-09-04 キヤノン株式会社 データ記録方法及び装置
JP3127655B2 (ja) * 1993-03-22 2001-01-29 ソニー株式会社 変調装置及び復調装置
JP3227901B2 (ja) 1993-05-21 2001-11-12 ソニー株式会社 変調方法及び復調装置
EP0660325B1 (en) * 1993-12-21 1999-11-10 Sony Corporation Method and apparatus for recording data on recording medium
JPH07303709A (ja) 1994-05-12 1995-11-21 Yoshiaki Seki 遠赤外線温熱器
JP3338181B2 (ja) 1994-06-22 2002-10-28 三洋電機株式会社 符号化方法
JP3617074B2 (ja) * 1994-06-30 2005-02-02 ソニー株式会社 データ変調装置およびデータ復調装置
US5781131A (en) * 1994-12-12 1998-07-14 Sony Corporation Data encoding method and data decoding method
JPH08194906A (ja) * 1995-01-20 1996-07-30 Fujitsu Ltd ディスク装置
JP3464558B2 (ja) 1995-03-31 2003-11-10 富士通株式会社 エンコード装置及び記憶装置
US6415398B1 (en) * 1995-09-29 2002-07-02 Kabushiki Kaisha Toshiba Coding system and decoding system
US6493838B1 (en) * 1995-09-29 2002-12-10 Kabushiki Kaisha Toshiba Coding apparatus and decoding apparatus for transmission/storage of information
JPH09219646A (ja) 1995-12-06 1997-08-19 Sony Corp 変調方法および装置並びに復調方法および装置
JP3498771B2 (ja) 1996-02-26 2004-02-16 ソニー株式会社 変調装置および方法
JPH1174868A (ja) * 1996-09-02 1999-03-16 Toshiba Corp 情報伝送方法およびその方法が適用される情報伝送システムにおける符号化装置／復号化装置、並びに符号化・多重化装置／復号化・逆多重化装置
JP3760966B2 (ja) 1997-05-23 2006-03-29 ソニー株式会社 変調装置および方法、並びに記録媒体
JP3760961B2 (ja) 1997-09-11 2006-03-29 ソニー株式会社 変調装置および変調方法、復調装置および復調方法、並びに記録媒体
JP3760963B2 (ja) * 1997-11-07 2006-03-29 ソニー株式会社 変調装置および方法、復調装置および方法、並びに記録媒体
JPH11154841A (ja) 1997-11-20 1999-06-08 Fujitsu General Ltd 車内音場制御装置
JP3717024B2 (ja) * 1997-12-12 2005-11-16 ソニー株式会社 復調装置および方法
JP3985173B2 (ja) * 1998-05-29 2007-10-03 ソニー株式会社 変調装置および方法、復調装置および方法、並びにデータ格納媒体
JP3870573B2 (ja) * 1998-08-24 2007-01-17 ソニー株式会社 変調装置および方法、記録媒体、並びに復調装置および方法
JP4009798B2 (ja) * 1998-08-24 2007-11-21 ソニー株式会社 復調装置および方法
KR100370223B1 (ko) * 2001-02-05 2003-02-05 삼성전자 주식회사 데이터 기록/재생 장치 및 그 방법과 데이터 부호화 방법

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62272726A (ja) * 1986-05-21 1987-11-26 Oki Electric Ind Co Ltd 符号化回路
JPH09162857A (ja) * 1995-12-05 1997-06-20 Toshiba Corp ディジタルデータの伝送方法

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
See also references of EP1083687A4 *

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7916606B2 (en) * 2004-06-18 2011-03-29 Sony Corporation Information recording medium, mastering device, identification information recording device, identification information reproduction device, mastering method, identification information recording method, and identification information reproduction method

Also Published As

Publication number Publication date
US20070242756A1 (en) 2007-10-18
US20050174263A1 (en) 2005-08-11
US7283592B2 (en) 2007-10-16
US7526032B2 (en) 2009-04-28
CN1275262A (zh) 2000-11-29
US20050190084A1 (en) 2005-09-01
US7046736B2 (en) 2006-05-16
EP1083687A4 (en) 2003-07-30
US7200175B2 (en) 2007-04-03
US20050162291A1 (en) 2005-07-28
CN1114273C (zh) 2003-07-09
JP2000068846A (ja) 2000-03-03
US6983022B2 (en) 2006-01-03
US20060029141A1 (en) 2006-02-09
KR20010031355A (ko) 2001-04-16
KR100675029B1 (ko) 2007-01-29
US7050506B2 (en) 2006-05-23
US20070014370A1 (en) 2007-01-18
US20050156760A1 (en) 2005-07-21
WO2000011822A8 (fr) 2000-05-04
US7190726B2 (en) 2007-03-13
US7046735B2 (en) 2006-05-16
EP1083687B1 (en) 2005-02-23
US7266153B2 (en) 2007-09-04
JP3870573B2 (ja) 2007-01-17
US20050168355A1 (en) 2005-08-04
EP1083687A1 (en) 2001-03-14
US20060115006A1 (en) 2006-06-01
US7054373B2 (en) 2006-05-30
DE69923841T2 (de) 2006-01-12
US6879637B1 (en) 2005-04-12
DE69923841D1 (de) 2005-03-31
US20050162290A1 (en) 2005-07-28

Similar Documents

Publication Publication Date Title
WO2000011822A1 (fr) Dispositif et procede de modulation, dispositif et procede de demodulation et support associe
JP2004507018A (ja) ２次的情報信号のｒｌｌコードシーケンスへの付加及びｒｌｌコードシーケンスから２次的情報信号を取り出すための装置及び方法
JP3722331B2 (ja) 変調装置および方法、並びに記録媒体
JP4032329B2 (ja) 変調装置および方法、並びに記録媒体
JP3717024B2 (ja) 復調装置および方法
JP4207073B2 (ja) 変調装置および方法、記録媒体、並びに復調装置および方法
JP2000068850A (ja) 復調装置および方法、並びに提供媒体
JP3760966B2 (ja) 変調装置および方法、並びに記録媒体
JP4155312B2 (ja) 変調装置および方法、記録媒体、並びに復調装置および方法
JP4479855B2 (ja) 変調装置、変調方法、記録媒体
JP4366662B2 (ja) 変調装置、変調方法、記録媒体
JP4919121B2 (ja) 変調装置、変調方法、および記録媒体
JP2000068847A (ja) 変調装置および方法、復調装置および方法、並びに提供媒体
JP2000068849A (ja) 変調装置および方法、復調装置および方法、並びに提供媒体
JP2000068848A (ja) 変調装置および方法、復調装置および方法、並びに提供媒体
JP2009266378A (ja) 変調装置、変調方法、記録媒体

Legal Events

Date Code Title Description
WWE Wipo information: entry into national phase

Ref document number: 99801422.2

Country of ref document: CN

AK Designated states

Kind code of ref document: A1

Designated state(s): CN KR US

AL Designated countries for regional patents

Kind code of ref document: A1

Designated state(s): AT BE CH CY DE DK ES FI FR GB GR IE IT LU MC NL PT SE

WWE Wipo information: entry into national phase

Ref document number: 1020007004349

Country of ref document: KR

121 Ep: the epo has been informed by wipo that ep was designated in this application
AK Designated states

Kind code of ref document: C1

Designated state(s): CN KR US

AL Designated countries for regional patents

Kind code of ref document: C1

Designated state(s): AT BE CH CY DE DK ES FI FR GB GR IE IT LU MC NL PT SE

WR Later publication of a revised version of an international search report
WWE Wipo information: entry into national phase

Ref document number: 1999938615

Country of ref document: EP

WWE Wipo information: entry into national phase

Ref document number: 09530074

Country of ref document: US

WWP Wipo information: published in national office

Ref document number: 1999938615

Country of ref document: EP

WWP Wipo information: published in national office

Ref document number: 1020007004349

Country of ref document: KR

WWG Wipo information: grant in national office

Ref document number: 1999938615

Country of ref document: EP

WWG Wipo information: grant in national office

Ref document number: 1020007004349

Country of ref document: KR