WO1995032520A1 - Electronic device package and its manufacture - Google Patents

Electronic device package and its manufacture Download PDF

Info

Publication number
WO1995032520A1
WO1995032520A1 PCT/JP1995/000977 JP9500977W WO9532520A1 WO 1995032520 A1 WO1995032520 A1 WO 1995032520A1 JP 9500977 W JP9500977 W JP 9500977W WO 9532520 A1 WO9532520 A1 WO 9532520A1
Authority
WO
WIPO (PCT)
Prior art keywords
electronic element
mold
package
spacer
manufacturing
Prior art date
Application number
PCT/JP1995/000977
Other languages
English (en)
French (fr)
Inventor
Hideharu Tanaka
Kazuhiro Taguchi
Yoshikazu Maeda
Original Assignee
Toray Industries, Inc.
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toray Industries, Inc. filed Critical Toray Industries, Inc.
Priority to KR1019950705781A priority Critical patent/KR960703272A/ko
Publication of WO1995032520A1 publication Critical patent/WO1995032520A1/ja

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/565—Moulds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/50—Tape automated bonding [TAB] connectors, i.e. film carriers; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting

Definitions

  • the present invention relates to an electronic element package in which an electronic element is protected by a protection member, and a method for manufacturing the same.
  • Electronic devices such as ICs
  • ICs are generally sealed with protective members and used as independent electronic device packages, unless they are directly mounted on an electronic circuit board.
  • This electronic element package is used, for example, by soldering the lead wire to an electronic circuit board or inserting it into a socket soldered to the electronic circuit board.
  • TAB Tape Automated Bonding
  • the following steps are performed to manufacture an electronic element package. That is,
  • a conductive pattern with a thickness of 10 zm is formed on a substrate tape made of polyimide or the like to produce a film carrier.
  • a portion corresponding to the electrode of the electronic element and a portion of the substrate tape in the vicinity of the portion and in close contact with the conductive pattern are removed by a method such as etching or the like.
  • the conductive pattern is projected from the outside toward the inside of the device hole, and a lead line (the side of the lead line projecting into the device hole is referred to as an “inner hole”). And the side connected to the external circuit etc. is called the "outer lead").
  • a metal column jig called a bonding tool which presses the tip of the inner lead to the semiconductor electrode via conductive bumps while heating and mechanically and electrically joins them.
  • (7) Encapsulate the package with resin etc. to enclose the electronic element,
  • TAB technology is that since the electrodes of the electronic element and the inner leads can be connected at the same time, productivity can be increased compared to methods such as wire bonding.
  • productivity can be increased compared to methods such as wire bonding.
  • the electronic element has a large number of electrodes. Therefore, the recent trend of increasing the number of electrodes in electronic devices has further emphasized the superiority of TAB technology.
  • TAB technology Another feature of TAB technology is that it is easy to reduce the thickness of electronic device packages. It is said that thinning of portable electronic devices such as calculators cannot be considered without TAB technology.
  • transfer bump TAB technology as an improved technology of the TAB technology.
  • this transfer bump TAB technology instead of forming a conductive bump on the electrode side of the electronic element in the above step (4), a conductive bump separately formed on the inner lead side is bonded first, and then a conductive bump is formed on the inner lead side. The inner lead is joined to the electrode of the electronic element.
  • This transfer bump TAB technology does not require a conductive bump to be formed directly on the electrode of an electronic device, and can be widely used for ordinary electronic devices that do not have a special design or process.
  • TAB technology there are various variations of TAB technology.
  • the lead wire and the electrode of the electronic element are joined by a method such as wire bonding.
  • a method such as wire bonding.
  • an electronic element to which a lead wire such as an inner lead is joined is placed inside a mold formed by combining upper and lower dies. It is widely practiced to inject a molding material such as a resin into the mold to produce a mold package.
  • FIG. 5 is a plan view of a film carrier-bonded electronic device manufactured by the method for manufacturing an electronic device package.
  • the electrodes arranged on the four sides of the electronic element 27 An inner lead 22 formed by etching or the like in close contact with the substrate film 21 of the Lum carrier is joined.
  • the inner lead 22 is connected at the same time by a dam bar 24 integrally formed therewith.
  • FIG. 6 is a cross-sectional view showing a state in which the film carrier-bonded electronic device of FIG. 5 is placed in a mold to form a package.
  • An electronic element 27 in which a film carrier inner lead 22 is joined to an electrode is sandwiched between an upper mold 28 and a lower mold 29, and is placed inside a mold formed therebetween. ing.
  • a mold material 31 is injected from the gate 30 into the mold, and fills the mold so as to include the electronic element 27.
  • the dam bar 24 fills the gap between the upper mold 28 and the lower mold 29 in the outer peripheral portion of the package, so that the molding material 31 does not leak from this gap.
  • the electronic element 27 is supported by the inner lead 22 and held in a state of being floated on the mold die 2 so as not to come into contact with the mold.
  • the upper mold 28 and the lower mold 29 are removed, and the part extending from the inner lead 22 (or outer lead 23) package is shaped to form an electronic element package. It is said that.
  • the present inventors have found that in such a conventional method of manufacturing an electronic element package, the yield when manufacturing a thin electronic element package may be reduced, or the reliability of the manufactured electronic element package may be reduced. I found that. That is, if the electronic element 27 held in the mold by the inner lead 22 happens to be slightly inclined or the flow of the molding material 31 is uneven, the flow of the molding material 31 In some cases, the lead wire / electronic element 27 was exposed to the outside of the package due to the force of, or was greatly inclined inside the package. If a part of the lead wire / electronic element 27 is exposed to the outside of the package, the reliability of the electronic element 27 is greatly impaired. If the inclination of the electronic element 27 exceeds a certain range, defects such as contact between the inner leads 22 or disconnection of the inner leads 22 occur. This tendency is stronger as the package is thinner, so the yield decreases as the package becomes thinner.
  • the reliability of the electronic element package in which the electronic element is greatly inclined inside the package, was low because undue stress was applied to the lead wires and the like, and the bondability with the electrodes was deteriorated.
  • the electronic element package according to the present invention includes: an electronic element; a protection member including the electronic element; a lead wire joined to the electronic element and exposed to the outside of the protection member; and the electronic element surface of the protection member. And a spacer provided between the lead wires.
  • an electronic element formed by joining one end of a lead wire is placed in a mold, a molding material is injected into the mold, and the mold is removed.
  • the spacer is provided with a covering member made of the same material as the protective member on an outer edge surface side of the protective member.
  • the lead wire is bonded to an electrode of the electronic element via a conductive bump.
  • another aspect of the electronic element package of the present invention is an electronic element, an inner lead having one end joined to an electrode of the electronic element and a part of a substrate film of a film carrier adhered to the electronic element, A protective member encapsulated therein and molded so as to expose the other end of the inner lead to the outside, and an outer edge surface of the substrate film which is parallel to the electronic element surface of the protective member. And a plurality of said inner leads are in close contact with each other.
  • an electronic element having one end of a lead wire is placed in a mold, a molding material is injected into the mold, and then the mold is removed.
  • a spacer is provided between a surface of the mold that is parallel to the electronic device surface and the lead wire, and the mold material is injected into the mold. It is characterized by doing.
  • the lead wire is bonded to an electrode of the electronic element via a conductive bump.
  • the mold is molded into the mold while urging the spacer toward a surface parallel to the electronic element surface of the mold. It is characterized by injecting a material.
  • the mold material is injected in a direction in which the spacer is urged against a surface of the mold die parallel to the electronic element. It is characterized by.
  • the spacer is urged against a surface parallel to the electronic element surface of the mold by the elastic force of the lead wire. It is characterized in that a mold material is injected into the mold while the mold material is being injected.
  • the spacer used is one closely attached to a plurality of lead wires.
  • an electronic element is bonded to an inner lead of a film carrier, the electronic element is placed in a mold, and a molding material is injected into the mold. Thereafter, when manufacturing the electronic element package by removing the mold, a part of the inner lead placed in the mold is in close contact with a part of the substrate film of the film carrier. It is characterized by the use of such a device.
  • a contact portion of the substrate film with the inner lead is formed such that a side of the mold is coated with a material of the same type as the molding material. It is characterized by.
  • the inclination of the electronic element inside the package can be reduced.
  • undue stress is not applied to the lead wire even in a thin package, and the reliability of the package is high.
  • the inclination of the electronic element does not extremely increase in the mold, and the electronic element is mounted outside the package. Yields can be improved because defects such as exposure, lead wires contacting each other at the time of packaging, and breakage of the lead wires do not easily occur.
  • an electronic element package of the present invention since the position of the electronic element in the mold is stable and a defect is unlikely to occur, an electronic element package can be manufactured with good yield. it can.
  • FIG. 1 is a plan view showing one embodiment of a film carrier bonded electronic element used in the method of manufacturing an electronic element package of the present invention.
  • FIG. 2 is a view showing one step of an embodiment of a method for manufacturing an electronic element package according to the present invention.
  • FIG. 3 is a view showing a step of another embodiment of the method of manufacturing an electronic element package according to the present invention.
  • FIG. 4 is a view showing one embodiment of the electronic element package of the present invention.
  • FIG. 5 is a plan view showing an example of a film carrier bonded electronic element used in a conventional method for manufacturing an electronic element package.
  • FIG. 6 is a diagram illustrating an example of a conventional electronic element package.
  • FIG. 7 is a plan view showing another embodiment of the film carrier-bonded electronic device used in the method for manufacturing an electronic device package of the present invention.
  • FIG. 8 is a plan view showing another embodiment of the film carrier-bonded electronic element used in the method of manufacturing an electronic element package according to the present invention.
  • 1 2 Covering member, 1 3: Electronic element package, 2 1: Film carrier, 2 2: Inner lead, 2 3: Outer lead, 2 4: Dam bar,
  • the electronic element various semiconductor ICs and LSIs, dielectric optical circuit elements, and the like are preferably used.
  • the protective member is defined as a member to which moisture, harmful rays or heat reaches the electronic element. It is a member that protects the electronic element by encapsulating it (wrapping it so that the electronic element is not exposed to the outside) so that it does not occur.
  • a paste-like inorganic or organic material that has been solidified by physical stimulus such as heating or irradiation or by the passage of time is preferably used.
  • a mixture of various thermosetting resins, such as epoxy, and a filler, such as a hardening agent and silica is injected into a mold in which electronic elements are placed, and heated.
  • the powder of the above mixture is formed into a tablet in advance, and is supplied to the entrance (gate) of the mold, and is heated and pressurized to be melted and pasted into the mold.
  • the supply method transfer-mold method
  • the supply method is also preferably performed.
  • the lead wire may be any member that is joined to the electronic element and exposed to the outside of the package.
  • conductive foil called inner lead terlead of TAB technology, bond wire of wire-to-bond technology, or conductive lead wire bonded to this.
  • Film carrier inner leads and outer leads in TAB technology are preferred because they have adequate rigidity.
  • the lead wire may or may not have conductivity.
  • the lead wire may transmit a signal or power to an electronic element, but need not necessarily have such a function. It only needs to be exposed outside the package and does not need to be extended.
  • “parallel to” a certain surface means extending one-dimensionally or two-dimensionally in a direction substantially parallel to the surface.
  • the outer edge surface parallel to the electronic element surface of the protective member (the surface having the largest area or the surface facing the electronic device) is the outer surface of the protective member, Refers to a surface that is roughly parallel to the electronic element surface.
  • the surface parallel to the mold-type electronic element surface refers to a mold-type inner surface that is oriented substantially parallel to the electronic element surface.
  • the spacer keeps the lead wire constant from the outer edge of the protective member so that the lead wire does not touch (or is exposed to the outside) the outer edge of the protective member when packaging the electronic element. Used to separate by the above distance. For example, when an electronic device with a lead wire is placed in a mold and the molding material is injected into the mold, the spacer is located between the mold and the lead wire. It has the effect of keeping the distance between the molds greater than the thickness of the spacer. Since the lead wire is bonded to the electronic element, the distance between the electronic element and the mold is constant. Thus, the electronic element can be prevented from being exposed to the outside of the package or greatly tilted inside the package.
  • the spacer By placing the spacer between the lead wire bonded to two or more sides of the electronic element and the mold, the inclination of the electronic element inside the package can be effectively suppressed. . As a result, unreasonable stress or the like is not applied to the lead wire, and disconnection of the lead wire can be prevented.
  • the spacer When placing a spacer between a lead wire joined to electrodes along a plurality of sides and a mold, the spacer should be provided on all sides where the lead wire is provided. In order to secure the strength of the spacer, it is preferable that adjacent spacers are connected as shown in FIG. 1, for example. In FIG. 1, all spacers along the four sides are connected, and are substantially integrated.
  • the spacer is limited to one that is continuously provided as a piece corresponding to the side between the lead wire bonded to a plurality of electrodes provided on one side and the mold. Not done. That is, as shown in FIG. 8, the spacers arranged on one side may be composed of a plurality of pieces instead of a continuous piece.
  • the spacer itself may or may not be exposed outside the package. However, depending on the combination of the material of the spacer and the material of the protective material of the package, there is a gap between the spacer and the package due to the aging of the package, and moisture enters the package through the gap. There may be a risk. In such a case, it is preferable to cover the surface of the spouter with a material having a good affinity for the protective member.
  • the degree of freedom in setting the position where the molding material is injected into the mold can be increased. This is because the flow force of the molding material is applied to the direction in which the electronic element and the lead wire are urged toward the side where the spacer is located, and the electronic element is not exposed to the outside of the package. It is. Rather, it is preferable to apply such a force to stabilize the position of the electronic element in the mold.
  • the spacer is in close contact with the lead wire because the spacer does not move when the molding material is poured into the mold. It is also preferable that the spacer be in close contact with a plurality of lead wires and connect the lead wires. This makes it possible to supplement the rigidity of the lead wires and reduce the possibility that the lead wires come into contact with each other when the molding material is injected into the mold.
  • a spacer is provided in the direction along only the two opposing sides of the electronic element as shown in FIG. 7 or arranged on one side as shown in FIG. In a continuous piece of sousa Instead, it can be preferably used because it can be filled into the mold while maintaining good flow of the mold material by using a plurality of pieces.
  • the spacer may be on the side of the electronic element with respect to the lead wire or on the opposite side.
  • the spacer may be provided on both the electronic element side of the lead wire and the opposite side. In this case, it is preferable that the electronic element does not tilt or is exposed to the outside of the package regardless of the direction in which the force of the flow of the molding material is applied.
  • the force of the flow of the molding material is applied to the side where the electronic element or lead wire has no spacer, for example, the elasticity of the lead wire
  • the molding material is preferable to inject the molding material into the mold while applying a force to the surface of the mold that is parallel to the electronic element surface by force or the like.
  • the elastic force of the lead wire it is preferable to use the elastic force of the lead wire to apply the bias.
  • the protective member is provided with a covering member, the covering member is that having a material of the molding material and the same type (molding material chemically affinity It is preferable to consist of This makes it difficult for the spacer to be exposed to the outer edge of the package and hardly generates a gap between the spacer and the molding material, thereby reducing the possibility of water being transmitted to the lead wire.
  • the thickness of the covering member is preferably about 20 to 200 ⁇ m.
  • a part of the substrate film of the film carrier can be left on the inner lead and used as a spacer.
  • the substrate film of the film carrier 1 may be etched so that the spacer 5 remains in the inner lead 2 of the film carrier 1.
  • the conductive pattern such as the inner lead 2 is formed by, for example, electrolytic plating, the adhesion between the inner lead 2 and the spacer 5 is generally improved. It is easy to raise it. Further, it is easy to form a spacer in close contact with a plurality of inner leads. Due to such characteristics, an electronic element package manufactured by TAB technology is preferable as an application target of the present invention.
  • an upper mold and a lower mold as shown in FIG. 3 are combined, and a mold having a package shape in the gap is preferably used.
  • metal or ceramic is used as the material of the mold.
  • the position where the mold material is injected is such that the force of the flow of the mold material is applied to the side where there is no spacer in the electronic element or lead wire. It is preferable to decide not to apply strong bias. For example, when the spacer 5 is provided between the upper die 8 and the electronic element 7 as shown in FIG. 3, the injection position (gate 10) of the molding material is set to the lower die 9 side as shown in FIG. It is preferable to provide it.
  • the injection position of the molding material may be provided on both the upper die 8 side and the lower die 9 side, and the injection amount of the lower die 9 may be larger than the injection amount of the upper die 8.
  • the force of the flow of the molding material is not applied in the direction in which the electronic element 7 or the like is urged to the side where the spacer is not provided, and sufficient molding material is applied to the upper die 8 side of the electronic element 7. Can be supplied, so it is preferable.
  • the molding when the spacer is urged toward the mold by the force of the flow of the molding material, the molding can be performed in a state where the spacer is almost in close contact with the mold.
  • the outer edge surface of the electronic element package is substantially parallel to the electronic element surface, and the inclination of the electronic element in the package can be minimized.
  • the thickness of the spacer is about half of the thickness of the electronic element package minus the thickness of the lead wire, the electronic element is securely placed almost in the center of the package. Can be preferred.
  • the electronic device package of the present invention was manufactured through the steps shown in FIGS.
  • Film Carrier 1 (1) Conductive patterns such as inner leads 2 water leads 3 and dam bars 4 are formed on the polyimide substrate film by electrolytic plating.
  • the substrate film is etched to form a device hole 6 while leaving the spacer 5;
  • the inner lead 2 of the film carrier 1 was joined to the electrodes arranged on the four sides of the electronic element 7 by an inner bonder commonly used in TAB technology.
  • the electronic element 7 having the film carrier bonded thereto is placed inside a mold formed between the upper mold 8 and the lower mold 9 and the molding material 11 is moved to the lower mold. It was injected from the gate 10 provided in 9 and heated. At this time, the distance between the surface of the inner lead 2 and the surface parallel to the surface of the electronic element 7 of the upper mold 8 was made shorter than the thickness of the spacer 5. Thus, the spacer 5 was urged against the surface parallel to the surface by the elastic force of the inner lead 2. Further, a gate 10 is provided on the side of the lower mold 9 so that the force of the flow of the molding material 11 is slightly applied to the spacer 5 side with respect to the electronic element 7 binary lead 2.
  • the molding material was a mixture of epoxy resin and filler and hardener.
  • the thickness of the electronic element package 13 was very thin, 0.5 mm, there were almost no defects such as the electronic element being exposed to the outside of the package and being greatly inclined inside the package. Did not.
  • FIG. 4 is a cross-sectional view showing a step corresponding to FIG.
  • a covering member 12 was provided on the surface of the spacer 5 with the same material as the molding material 11.
  • the thickness of the covering member 12 was 40 m.
  • the coating member 12 was formed by applying a drawing-type resin coating device only to a portion of the film carrier 1 that was in close contact with the spacer 5 before being bonded to the electronic element 7.
  • the spacer was not exposed to the outside of the package, and there was almost no possibility of moisture entering between the protective member and the spacer.
  • Example 3 An electronic element package similar to that of Example 1 was manufactured except that only a spacer extending in a direction along two opposing sides of the electronic element was provided, and a resin having a high degree of sharpness was used as the resin.
  • FIG. 7 is a plan view showing a step corresponding to FIG. The spacer 5 was provided in such a manner as to be parallel to the resin flow direction during resin injection. As a result, even when a resin having a high viscosity was used, the resin could be filled into the mold while maintaining good flow, and an electronic element package could be manufactured.
  • FIG. 8 is a plan view showing a process corresponding to FIG.
  • the spacers 5 were provided as a plurality of independent pieces as shown in FIG.
  • the degree of freedom of the resin flow on the upper surface of the electronic element was increased, and the resin could be filled into the mold while maintaining a good flow even when a high-viscosity resin was used, thereby producing an electronic element package.

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)

Description

明现曞
電子玠子パッケヌゞおよびその補造方法
技術分野
本発明は、 保護郚材により電子玠子を保護した電子玠子パッケヌゞおよびその 補造方法に関するものである。
^
I Cなどの電子玠子は、 電子回路基板に盎接実装される堎合を陀き、 䞀般に保 護郚材により封止されお独立した電子玠子パッケヌゞずしお䜿甚される堎合が倚 い。 この電子玠子パッケヌゞは、 たずえば、 そのリヌ ド線を電子回路基板にはん だ付けしたり電子回路基板にはんだ付けされた゜ケッ 卜に差し蟌んで甚いる。 こ のような電子玠子パッケヌゞを補造する技術の䞀぀ずしお T A B (Tape Automated Bonding) 技 がある 0
T A B技術では、 たずえば以䞋に掲げるような各工皋を実斜しお電子玠子パッ ケヌゞを補造する。 すなわち、
( 1 ) 電子玠子の倖瞁郚に蚭けられた電極に察応する䜍眮から接続したい倖郚回 路の接続郚䜍 前蚘電子玠子を接続する電気回路基板等のパタヌンたたは゜ケッ ト に察応する䜍眮に達する厚さ数 1 0 z mの導電パタヌンを、 ポリむ ミ ドなど を玠材ずする基板テヌプ䞊に圢成し、 フィルムキダリアを䜜補する、
( 2 ) 前蚘フィルムキダリァのうち前蚘電子玠子の電極に察応する郚䜍ずその近 傍および前蚘導電パタヌンに密着しおいた郚分の基板テヌプの䞀郚を゚ッチング 等の方法によっお陀去しお このようにしお圢成された孔は 「デバむスホヌル」 ず呌ばれる 、 前蚘導電パタヌンが倖偎からデバむスホヌル内偎方向に突出する ようにし、 リヌ ド線 このリヌ ド線のデバむスホヌルに突出する偎は 「むンナヌ リ䞀ド」 、 倖郚回路等ず接続される偎は 「アりタヌリ䞀ド」 ず呌ばれる を圢成 する、
( 3 ) むンナヌリヌ ドに金や錫等のめっきを斜す、
( 4 ) 電子玠子の電極に金などを材料ずする導電バンプを蚭ける、
( 5 ) ィンナヌリヌ ドの先端に察応する電極が䜍眮するように電子玠子を䜍眮決 めする、
( 6 ) ボンディ ングツヌルず呌ばれる金属補の柱状治具で、 導電バンプを介しお むンナヌリヌ ドの先端を半導䜓の電極に加熱しながら圧接し、 これらを機械的お よび電気的に接合する、 ( 7 ) 電子玠子などを包むように暹脂などで封止しおパッケヌゞ化する、
( 8 ) パッケヌゞの倖偎に延出したィンナヌリ䞀ドたたはアりタヌリ䞀ドを倖郚 回路 ゜ケッ 卜 に接続 挿入 しゃすい圢に敎圢する、
ずいうものである。
この T A B技術の特長は、 電子玠子の各電極ずィ ンナヌリヌ ドを同時に接続す るこずができるため、 ワむダヌボンディ ングなどの方法に比べお生産性を高める こずができる点などである。 特に、 電子玠子が倚数の電極をも぀ほど有利ずなる。 したがっお、 最近の電子玠子の電極数の増倧傟向は、 T A B技術の優䜍性をたす たす際立たせおいる。
たた、 T A B技術のもう䞀぀の特長は、 電子玠子パッケヌゞの厚みを薄くする こずが容易である点である。 電卓などの携垯甚電子機噚の薄型化は、 T A B技術 なしでは考えられないずされる。
たた、 この T A B技術の改良技術ずしお転写バンプ T A B技術がある。 この転 写バンプ T A B技術では、 䞊蚘  4 ) の工皋で電子玠子の電極偎に導電バンプを 圢成する代わりに、 ィンナヌリ䞀ド偎に別途圢成した導電バンプを先に接合し、 埌で導電バンプ付きィンナヌリ䞀ドを電子玠子の電極に接合するずいう ものであ る。 この転写バンプ T A B技術は、 電子玠子の電極に盎接導電バンプを圢成する 必芁がないため、 そのための特別な蚭蚈や工皋を持たない通垞の電子玠子に広く 䜿甚するこずができる。 このほか T A B技術にはさたざたなバリ゚ヌショ ンがあ る。
たた、 䞊蚘  1 ) 〜  6 ) の代わりにワむダヌボンディ ングなどの方法により リ䞀ド線ず電子玠子の電極を接合し、 以䞋は T A B技術の䞊蚘工皋  7 ) ~ ( 8 ) ず同様に電子玠子を封止しおパッケヌゞ化し、 パッケヌゞから延出する リ䞀ド線 を敎圢しお電子玠子パッケヌゞを補造する技術もある。
䞊蚘  7 ) の工皋で電子玠子を封止する方法ずしおは、 䞊䞋の金型などを合わ せお぀く るモヌルド型の内郚にィンナヌリ䞀ドなどのリ䞀ド線を接合した電子玠 子を眮き、 このモヌルド型内に暹脂などのモヌルド材を泚入しおモヌルドパッケ ヌゞを補造するこずが広く行なわれおいる。
このような電子玠子パッケヌゞの補造方法の䟋ずしお、 特開平 5 - 3 4 3 4 7 7号公報に蚘茉された電子玠子パッケヌゞの補造方法が知られおいる。
図 5は、 この電子玠子パッケヌゞの補造方法で䜜補されるフィルムキダ リァ接 合枈み電子玠子の平面図である。 電子玠子 2 7の四蟺に配眮された電極に、 フィ ルムキダ リアの基板フィルム 2 1 に密着し゚ッチングなどにより圢成されたィ ン ナヌリヌ ド 2 2が接合されおいる。 このむ ンナヌリヌ ド 2 2は同時にこれず䞀䜓 的に圢成されたダムバヌ 2 4により連絡されおいる。
図 6は、 図 5のフむルムキダ リァ接合枈み電子玠子をモヌルド型内に眮いおパ ッケヌゞ化する様子を瀺す断面図である。 フィルムキダ リァのィ ンナヌリ䞀ド 2 2が電極に接合された電子玠子 2 7が䞊金型 2 8 ず䞋金型 2 9に挟たれ、 これら の間に圢成されるモヌルド型の内郚に眮かれおいる。 このモヌルド型の内郚にゲ 䞀卜 3 0からモヌルド材 3 1が泚入され、 電子玠子 2 7を内包するようにモヌル ド型内に充満する。 このずき、 ダムバヌ 2 4はパッケヌゞ倖呚郚における䞊金型 2 8 ず䞋金型 2 9ずの隙間を埋め、 モヌルド材 3 1がこの隙間から挏出しないよ うにな぀おいる。 たた、 モヌルド材の泚入前には、 電子玠子 2 7はモヌルド型に 接觊するこずがないように、 ィンナヌリヌ ド 2 2に支えられおモヌルド型內に浮 いた状態で保持されおいる。
モヌルド材 3 1が固化した埌に䞊金型 2 8 ず䞋金型 2 9を陀去し、 ィンナヌリ ヌ ド 2 2 (たたはアりタヌリヌ ド 2 3 ) のパッケヌゞから延出する郚分を敎圢し お電子玠子パッケヌゞずするずいうものである。
本発明者らは、 このような埓来の電子玠子パッケヌゞの補造方法では、 薄型の 電子玠子パッケヌゞを補造する際の歩留たりが䜎䞋したり、 補造された電子玠子 パッケヌゞの信頌性が䜎䞋する堎合があるこずを芋出した。 すなわち、 むンナヌ リヌ ド 2 2によっおモヌルド型内に保持されおいる電子玠子 2 7がたたたたわず かに傟いおいたり、 モヌルド材 3 1の流れが䞍均等であったりするず、 モヌルド 材 3 1の流れによる力を受けおリ― ド線ゃ電子玠子 2 7の䞀郚がパッケヌゞ倖郚 に露出したり、 パッケヌゞ内郚で倧きく傟く こずがあった。 リヌ ド線ゃ電子玠子 2 7の䞀郚がパッケヌゞ倖郚に露出するず電子玠子 2 7の信頌性が倧きく損なわ れる。 たた、 電子玠子 2 7の傟きが䞀定の範囲を越えるずィンナヌリヌ ド 2 2同 士で接觊するあるいはィンナヌリヌ ド 2 2が断線するなどの䞍良が発生するので ある。 この傟向はパッケヌゞが薄型であるほど匷いため、 パッケヌゞが薄くなる ほど歩留たりが䜎䞋する。
たた、 パッケヌゞ内郚で電子玠子が倧きく傟いおいる電子玠子パッケヌゞは、 リ䞀ド線などに䞍圓な応力がかかり電極ずの接合性が悪化するため信頌性が䜎か ぀た。
本発明の目的は、 䞊蚘埓来の技術の問題点を解消しょうずするものであり、 薄 型の電子玠子パッケヌゞであっおも、 パッケヌゞ倖郚に電子玠子が露出せず、 パ ッケヌゞ内郚で電子玠子が傟いおいない信頌性の高い電子玠子パッケヌゞを提䟛 するこず、 およびパッケヌゞ内郚での電子玠子の傟きや電子玠子のパッケヌゞ倖 郚ぞの露出を抑制するこずにより歩留たりよく電子玠子パッケヌゞを補造する方 法を提䟛するこずにある。
発明の開瀺
本発明の電子玠子パッケヌゞは、 電子玠子ず、 前蚘電子玠子を内包する保護郚 材ず、 前蚘電子玠子に接合され前蚘保護郚材の倖郚に露出する リヌ ド線ず、 前蚘 保護郚材の前蚘電子玠子面に䞊向する倖緣面および前蚘リ䞀ド線の間に蚭けられ たスぺヌザずを備えたこずを特城ずしおいる。
たた、 本発明の電子玠子パッケヌゞの別の態様は、 リヌ ド線の䞀端を接合され おなる電子玠子がモヌルド型内に眮かれ、 前蚘モヌルド型内にモヌルド材を泚入 され、 前蚘モヌルド型を陀去されおなる電子玠子パッケヌゞであっお、 か぀、 前 蚘モヌルド型の前蚘電子玠子面に䞊向する面ず前蚘リ䞀ド線ずの間にスぺヌサを 蚭けられお前蚘モヌルド型内に前蚘モヌルド材を泚入されおなるこずを特城ずし おいる。
たた、 本発明の電子玠子パッケヌゞの奜たしい態様は、 前蚘スぺヌサは、 前蚘 保護郚材の倖瞁面偎に前蚘保護郚材ず同皮の材質からなる被芆郚材を備えおなる こずを特城ずしおいる。
たた、 本発明の電子玠子パッケヌゞの奜た しい態様は、 前蚘リヌ ド線は、 導電 バンプを介しお前蚘電子玠子の電極に接合されおなるこずを特城ずしおいる。 たた、 本発明の電子玠子パッケヌゞの別の態様は、 電子玠子ず、 前蚘電子玠子 の電極に䞀端を接合されか぀フィルムキダリアの基板フィル厶の䞀郚が密着した ィンナヌリ䞀ドず、 前蚘電子玠子を内包しか぀前蚘ィンナヌリ䞀ドの他端を倖郚 に露出するようにモヌルド成圢された保護郚材を有し、 か぀、 前蚘基板フィルム 力、'、 前蚘保護郚材の前蚘電子玠子面に䞊向する倖瞁面に䞊向しお耇数の前蚘ィン ナヌリ䞀ドに密着されおなるこずを特城ずしおいる。
たた、 本発明の電子玠子パッケヌゞの補造方法は、 リヌ ド線の䞀端を接合され おなる電子玠子をモヌルド型内に眮き、 該モヌルド型内にモヌルド材を泚入し、 しかる埌、 前蚘モヌルド型を陀去しお電子玠子パッケヌゞを補造するに際しお、 前蚘モヌルド型の前蚘電子玠子面に䞊向する面ず前蚘リ䞀ド線ずの間にスぺヌサ を蚭けお前蚘モヌルド型内に前蚘モヌルド材を泚入するこずを特城ずしおいる。 たた、 本発明の電子玠子パッケヌゞの補造方法の奜た しい態様は、 前蚘リヌ ド 線は、 導電バンプを介しお前蚘電子玠子の電極に接合されおいるこずを特城ずし おいる。
たた、 本発明の電子玠子パッケヌゞの補造方法の奜た しい態様は、 前蚘スぺ䞀 サを、 前蚘モヌルド型の前蚘電子玠子面ず䞊向する面に向けお付勢しながら前蚘 モヌルド型内にモヌルド材を泚入するこずを特城ずしおいる。
たた、 本発明の電子玠子パッケヌゞの補造方法の奜た しい態様は、 前蚘スぺヌ ザが前蚘モヌルド型の前蚘電子玠子に䞊向する面に察しお付勢される向きに前蚘 モヌルド材を泚入するこずを特城ずしおいる。
たた、 本発明の電子玠子パッケヌゞの補造方法の奜た しい態様は、 前蚘スぺヌ サを前蚘リ䞀ド線の匟性力により前蚘モヌルド型の前蚘電子玠子面に䞊向する面 に察しお付勢しながら前蚘モヌルド型内にモヌルド材を泚入するこずを特城ずし おいる。
たた、 本発明の電子玠子パッケヌゞの補造方法の奜たしい態様は、 前蚘スぺヌ ザずしおは、 前蚘モヌルド型の偎が前蚘モヌルド材ず同皮の材質により被芆され たものを甚いるこずを特城ずしおいる。
たた、 本発明の電子玠子パッケヌゞの補造方法の奜たしい態様は、 前蚘スぺヌ サずしおは、 耇数のリ䞀ド線に密着されたものを甚いるこ.ずを特城ずしおいる。 たた、 本発明の電子玠子パッケヌゞの補造方法の別の態様は、 フィルムキダリ ァのむンナヌリヌ ドに電子玠子を接合し、 該電子玠子をモヌルド型内に眮き、 該 モヌルド型内にモヌルド材を泚入し、 しかる埌、 前蚘モヌルド型を陀去せしめお 電子玠子パッケヌゞを補造するに際しお、 前蚘ィンナヌリ䞀ドのうち前蚘モヌル ド型内に眮かれる郚䜍が、 前蚘フィルムキダ リァの基板フィルムの䞀郚ず密着さ れおなるものを甚いるこずを特城ずしおいる。
たた、 本発明の電子玠子パッケヌゞの補造方法の別の態様は、 前蚘基板フィル ムの前蚘ィンナヌリ䞀ドずの密着郚は、 前蚘モヌルド型の偎が前蚘モヌルド材ず 同皮の材質により被芆されおなるこずを特城ずしおいる。
本発明の電子玠子パッケヌゞによれば、 パッケヌゞ内郚における電子玠子の傟 きを小さくするこずができる。 これにより、 薄型パッケヌゞにおいおもリヌ ド線 に䞍圓な応力が加わるこずがないため、 パッケ䞀ゞの信頌性が高い。
たた、 本発明の電子玠子パッケヌゞの補造方法によれば、 モヌルド型内におい お電子玠子の傟きが極端に増倧するこずがなく、 パッケヌゞの倖郚に電子玠子が 露出したり、 パッケヌゞ化の際にリ䞀 ド線同士が接觊したり リ䞀 ド線が断線する ずいった䞍良が発生しにく く歩留たりを向䞊するこずができる。
たた、 本発明の電子玠子パッケヌゞの補造方法によれば、 モヌルド型内の電子 玠子の䜍眮が安定し、 䞍良が発生しにく いため、 歩留た りよく電子玠子パッケ䞀 ゞを補造するこずができる。
図面の簡単な説明
図 1は、 本発明の電子玠子パッケヌゞの補造方法に甚いられるフィルムキダ リ ァ接合枈み電子玠子の䞀実斜䟋を瀺す平面図である。
図 2は、 本発明の電子玠子パッケヌゞの補造方法の䞀実斜䟋の䞀工皋を瀺す図 である。
図 3は、 本発明の電子玠子パッケヌゞの補造方法の他の䞀実斜䟋の䞀工皋を瀺 す図である。
図 4は、 本発明の電子玠子パッケヌゞの䞀実斜䟋を瀺す図である。
図 5は、 埓来の電子玠子パッケヌゞの補造方法に甚いられるフィルムキダ リァ 接合枈み電子玠子の䟋を瀺す平面図である。
図 6は、 埓来の電子玠子パッケヌゞの䟋を瀺す図である。
図 7は、 本発明の電子玠子パッケヌゞの補造方法に甚いられるフィルムキダリ ァ接合枈み電子玠子の他の䞀実斜䟋を瀺す平面図である。
図 8は、 本発明の電子玠子パッケヌゞの補造方法に甚いられるフィルムキダ リ ァ接合枈み電子玠子の他の䞀実斜䟋を瀺す平面図である。
図面における笊号は、 次のものを衚す。
1 : フィルムキャリア、 2 : むンナヌリヌ ド、 3 : アりタヌリヌ ド、 4  ダムバヌ、 5  スぺヌサ、 6  デバむスホヌル、 7  電子玠子、 8  䞊金型、 9  䞋金型、 1 0 : ゲヌ ト、 1 1 : モヌルド材、
1 2 : 被芆郚材、 1 3  電子玠子パッケヌゞ、 2 1 : フィルムキャリア、 2 2 : むンナヌリヌ ド、 2 3 : アりタヌリヌ ド、 2 4  ダムバヌ、
2 6 : デバむスホヌル、 2 7  電子玠子、 2 8  䞊金型、 2 9  䞋金型、 3 0  ゲヌ 卜、 3 1 : モヌルド材
発明を実斜するための最良の圢態
本発明においお電子玠子ずしおは、 各皮半導䜓補の I Cや L S Iや誘電䜓補の 光回路玠子などが奜た しく甚いられる。
本発明においお保護郚材ずは、 電子玠子に氎分や有害な光線あるいは熱が達す るこずがないように、 電子玠子を内包 電子玠子が倖郚に露出するこずがないよ うに包みこむこず しお保護する郚材であり、 かかる目的を達成するものならば なんでもよい。 たずえば、 はじめペヌス 卜状の無機あるいは有機の材料を加熱や 攟射線の照射などの物理的刺激や時間経過により固化したものが奜た しく甚いら れる。 たずえば、 ゚ポキシなどの各皮の熱硬化性暹脂などず硬化材ゃシリカなど のフむラ䞀の混合物を、 電子玠子を眮いたモヌルド型内に泚入し、 加熱するなど の方法により圢成される。 たた、 䞊蚘の混合物の粉末をあらかじめタブレツ ト状 に圢成しおおき、 これをモヌルド型の入り口 ゲヌ ト に䟛絊しお、 加熱加圧す るこずで溶融させペヌス ト状にしおモヌルド型内に䟛絊する方法  トランスファ 䞀モヌルド法 も奜た しく行なわれる。
本発明においおリ䞀ド線ずしおは、 電子玠子に接合されパッケヌゞの倖郚に露 出する郚材であれば䜕でもよい。 たずえば、 T A B技術のむンナヌリヌ ドゃァゥ タヌリヌ ドずよばれる導電性の箔を加工したものや、 ワむダ䞀ボンディ ング技術 のボンディ ングワむダやこれに接合する導電性のリ䞀ド線などが奜た しく甚いら れる。 T A B技術におけるフィル厶キダ リァのィンナ䞀.リ䞀ドゃアりタヌリ䞀ド は適圓な剛性を持っおいるため奜たしい。 たた、 リヌ ド線は導電性を有するもの であっおもよく、 そうでなくおもよい。 たたリヌ ド線は信号や電力を電子玠子に 䌝達するものであっおもよいが、 必ずしもかかる機胜を有するものである必芁は ない。 たたパッケヌゞの倖偎に露出しおおればよく、 延出しおいる必芁はない。 たた、 本発明においお、 ある面に 「䞊向する」 ずは、 その面に沿っお抂略平行 な方向に䞀次元的たたは二次元的に延びるこずを指す。 たずえば、 保護郚材の電 子玠子面 電子玠子を構成する面のうち最も面積の倧きい面たたはこれに察向す る面 に䞊向する倖瞁面ずは、 保護郚材の倖緣面であっお、 電子玠子面に抂略平 行な向きの面を指す。 同様にモヌルド型の電子玠子面に䞊向する面ずは、 モヌル ド型の内面であっお電子玠子面に抂略平行な向きの面を指す。
本発明においお、 スぺヌサは電子玠子をパッケヌゞ化する際にリ䞀ド線が保護 郚材の倖瞁に觊れる あるいは倖郚に露出する こずがないように、 リヌ ド線を 保護郚材の倖瞁から䞀定以䞊の距離だけ離間するために甚いる。 たずえば、 リヌ ド線を接合された電子玠子をモヌルド型内に眮き、 モヌルド型内にモヌルド材を 泚入する堎合は、 スぺヌサはモヌルド型ずリヌ ド線の間にあっお、 リヌ ド線ずモ ヌルド型の間の距離をスぺヌザの厚さ以䞊に保぀䜜甚を有する。 リ䞀ド線は電子 玠子に接合されおいるため、 これにより電子玠子ずモヌルド型の間の距離も䞀定 以䞊に保぀こずができ、 電子玠子がパッケヌゞ倖郚に露出したりパッケヌゞ内郚 で倧きく傟く こずを防ぐこずができる。 たた、 スぺ䞀サを電子玠子の 2以䞊の蟺 に接合されたリ䞀ド線ずモヌルド型の間に眮く こずにより、 電子玠子のパッケヌ ゞ内郚での傟きを効果的に抑制するこずができる。 これにより、 リヌ ド線に䞍圓 な応力などが加わるこずがなく、 リヌ ド線の断線などを防ぐこずができる。 たた, 耇数の蟺に沿う電極に接合されたリ䞀ド線ずモヌルド型ずの間にスぺヌサを眮く ずきは、 そのリ䞀ド線が蚭けられおいる党おの蟺にスぺヌサを蚭けるのが奜たし く、 スぺヌザの匷床を確保するためには䟋えば図 1に瀺すように隣り合うスぺ䞀 ザが結合しおいるこずが奜た しい。 図 1では 4蟺に沿う方向のすべおのスぺヌサ が結合しおおり、 実質的に䞀䜓ずなっおいる。 䞀方、 スぺヌサは、 䞀の蟺に蚭け られた耇数の電極に接合されたリ䞀ド線ずモヌルド型ずの間においお、 その蟺に 察応する䞀片ずしお連続しお蚭けられおいるものに限定されない。 すなわち、 図 8に瀺すように、 䞀の蟺に配眮されたスぺ䞀サは、 連続した䞀片ではなく、 耇数 の片からなるものでもよい。
なお、 スぺヌサ自身はパッケヌゞ倖郚に露出しおも露出しなくおもよい。 ただ し、 スぺヌザの材質ずパッケヌゞの保護郚材の材質の組み合わせによっおは、 パ ッケヌゞの経時倉化によりスぺヌザずパッケヌゞの間に隙間ができ、 この隙間よ り氎分等がパッケヌゞ内に進入するおそれがある堎合がある。 このような堎合は スぺ䞀ザの衚面を保護郚材ず芪和性のよい材質で被芆するのがよい。
たた、 スぺヌサを蚭けるこずにより、 モヌルド型にモヌルド材を泚入する䜍眮 の蚭定の自由床を高めるこずができる。 これは、 モヌルド材の流れの力が電子玠 子やリ䞀ド線に察しおスぺヌザのある偎に付勢される向きに加わるこずが、 電子 玠子をパッケヌゞ倖郚に露出させるこずがないためである。 むしろこのような向 きの力が加わるこずにより、 電子玠子のモヌルド型内の䜍眮を安定化するため奜 たしい。
たた、 スぺヌサはリヌ ド線ず密着しおいるず、 モヌルド材がモヌルド型内に泚 入されるずきにスぺヌザが移動するこずがなく奜たしい。 たた、 スぺヌサは耇数 のリヌ ド線ず密着しおリヌ ド線同士を連絡するこずも奜たしい。 これにより、 リ 䞀ド線の剛性を補い、 モヌルド材がモヌルド型内に泚入されるずきにリヌ ド線同 士が接觊する可胜性を䜎枛するこずができる。 䞀方、 モヌルド材の粘床が比范的 高い堎合、 図 7に瀺すように電子玠子の察向する 2蟺のみに沿う方向にスぺヌサ を蚭けたり、 図 8に瀺すように䞀の蟺に配眮されたスぺヌザが連続した䞀片では なく、 耇数の片からなるものずするこずにより、 モヌルド材の流れを良奜に保ち ながらモヌルド型に充填できるので奜た しく採甚できる。
たた、 スぺヌサはリ䞀ド線に察しお電子玠子の偎にあっおもその反察偎にあ぀ おもよい。 モヌルド材をモヌルド型に泚入する際に、 電子玠子およびリヌ ド線に スぺ䞀ザがない偎の向きにモヌルド材の流れの匷い力が加わらなければよい。 た た、 スぺヌサをリヌ ド線の電子玠子偎ずその反察偎の䞡方に蚭けおもよい。 この 堎合は、 モヌルド材の流れの力がどのような向きに加わっおも電子玠子が傟いた りパッケヌゞ倖郚に露出したりするこずがなく奜たしい。
たた、 パッケヌゞ圢状やモヌルド型の圢状などの郜合䞊、 電子玠子たたはリヌ ド線にスぺヌザがない偎の向きにモヌルド材の流れの力が加わる堎合には、 たず えばリ䞀ド線の匟性力などにより、 スぺヌザが電子玠子面に䞊向するモヌルド型 の面に察しお付勢しながらモヌルド型内にモヌルド材を泚入するのが奜たしい。 たた、 モヌルド材の流れの力が電子玠子やリ䞀ド線に察しおスぺヌザがない偎に 加わらない堎合でも、 リ䞀ド線などの匟性力を利甚しおかかる付勢を行なうのが 奜たしい。 たた、 スぺヌザがモヌルド型の電子玠子面に䞊向する面に察しお付勢 される向きにモヌルド材の流れの力が加わるようにモヌルド材を泚入するのが、 さらに奜たしい。
このように付勢するこずによりモヌルド材の泚入䞭の電子玠子やリ䞀ド線の䜍 眮が安定し、 電子玠子やリ䞀ド線がパッケヌゞ倖郚に露出したり電子玠子が傟く こずを防ぐこずができる。
たた、 スぺ䞀ザの保護郚材の倖緣面偎には被芆郚材を備えおいるのが奜たしい c たた、 被芆郚材はモヌルド材ず同皮の材質 モヌルド材ず化孊的に芪和性を有す るもの からなるこずが奜た しい。 これにより、 スぺヌザがパッケヌゞの倖瞁に 露出しにく く、 スぺヌザずモヌルド材の間に隙間が発生しにくいため、 氎分がリ ヌ ド線に䌝わる可胜性を䜎枛するこずができる。 被芆郚材の厚さは、 2 0〜2 0 0 β m皋床が奜たしい。
たた、 T A B技術では、 フィルムキャ リアの基板フィルムの䞀郚をむンナヌリ ヌ ドに残し、 これをスぺ䞀サずしお甚いるこずができる。 これは、 たずえば、 図 1のように、 フィルムキダリア 1のィンナヌリ䞀 ド 2にスぺ䞀サ 5が残るように フィルムキダリァ 1の基板フィルムをェッチングすればよい。 フィルムキダ リァ の補造工皋においお、 むンナヌリヌ ド 2などの導電パタヌンは、 たずえば電解め ぀きなどにより圢成するため、 ã‚€ ンナ䞀リヌ ド 2ずスぺ䞀サ 5の密着性を䞀般に 高くするこずが容易である。 たた、 耇数のィ ンナヌリヌ ドず密着したスぺ䞀サを 圢成するこずが容易である。 このような特性から、 T A B技術で補造する電子玠 子パッケヌゞは本発明の適甚察象ずしお奜た しい。
たた、 本発明においおモヌルド型ずしおは、 図 3に瀺したような䞊金型ず䞋金 型を組み合わせ、 その間隙にパッケヌゞの圢状を有するモヌルド型が奜た しく甚 いられる。 たた、 モヌルド型の材質ずしおは金属やセラ ミ ックなどが甚いられる c モヌルド材を泚入する䜍眮は、 モヌルド材の流れの力が電子玠子やリ䞀ド線にス ぺヌサのない偎ぞの匷い付勢を行なうこずのないように決定するのが奜た しい。 たずえば、 図 3のようにスぺヌサ 5を䞊金型 8 ず電子玠子 7の間に蚭けるずきは、 モヌルド材の泚入䜍眮 ゲヌ ト 1 0 ) は図 3のように䞋金型 9偎に蚭けるのが奜 たしい。 このような䜍眮からモヌルド材を泚入すれば、 スぺヌザがモヌルド型の 面に付勢される方向の力が加わる堎合が倚いので、 奜た しい。 たた、 モヌルド材 の泚入䜍眮を䞊金型 8偎ず䞋金型 9偎の䞡方に蚭け、 䞋金型 9偎の泚入量を䞊金 型 8の泚入量より倚くするようにしおもよい。 この堎合は、 モヌルド材の流れの 力が電子玠子 7などにスぺヌサのない偎に付勢される方向には加わらず、 か぀、 電子玠子 7の䞊金型 8偎にも十分なモヌルド材を䟛絊するこずができるので、 奜 たしい。
さらに積極的にモヌルド材の流れの力によりスぺヌサをモヌルド型の偎に付勢 しょうずするずきは、 たずえば図 3で䞋金型 9の電子玠子 7に䞊向する面にゲヌ 卜を蚭けおもよい。
たた、 モヌルド材の流れの力によりスぺヌザにモヌルド型の偎に付勢するずき は、 スぺヌザがモヌルド型にほが密着した状態でモヌルドするこずができる。 こ の堎合は、 電子玠子パッケヌゞの倖瞁面ず電子玠子面がほが平行ずなり、 パッケ ヌゞ内での電子玠子の傟きを最小限ずするこずができるため、 奜たしい。 たた、 このような堎合は、 スぺヌザの厚さを、 電子玠子パッケヌゞの厚さからリヌ ド線 の厚さを枛じたものの半分皋床ずすれば、 電子玠子をパッケヌゞのほが䞭倮に確 実に配眮するこずができ、 奜た しい。
実斜䟋
[実斜䟋 1 ]
図 1〜 3に瀺す工皋を経お本発明の電子玠子パッケヌゞを補造した。
たず、 図 1 に瀺すようなフィルムキャ リア接合枈み電子玠子を補造した。 フィ ル厶キダ リァ 1 は、 ( 1 ) ポリィ ミ ドの基板フィルムに、 電解め぀き法によりむ ンナヌリヌ ド 2ゃァ りタ䞀リヌ ド 3およびダムバヌ 4などの導電パタヌンを圢成し、
( 2 ) ぀づいお基板フむルムを゚ッチングしおスぺヌサ 5を残しおデバむスホヌ ノレ 6を圢成する、
こずにより䜜補した。 このフィルムキャ リア 1のむンナヌリヌ ド 2を T A B技術 で通垞甚いられるィンナ䞀リ䞀ドボンダ䞀により電子玠子 7の四蟺に配眮された 電極に接合した。
぀づいお、 図 2のように、 䞊金型 8 ず䞋金型 9の間に圢成されたモヌルド型の 内郚に䞊蚘のフィルムキャリア接合枈みの電子玠子 7を眮き、 モヌルド材 1 1を 䞋金型 9に蚭けたゲヌ ト 1 0から泚入し、 加熱した。 このずき、 ィンナヌリ䞀ド 2の面ず䞊金型 8の電子玠子 7の面に䞊向する面の距離を、 スぺヌサ 5の厚みよ りも短く した。 これにより、 スぺヌサ 5ã‚’ã‚€ ンナヌリヌ ド 2の匟性力により面に 䞊向する面に察しお付勢した。 たた、 ゲヌ ト 1 0を䞋金型 9の偎に蚭け、 モヌル ド材 1 1の流れの力が電子玠子 7ゃィンナヌリ䞀ド 2に察しスぺヌサ 5の偎に若 干加わるようにした。 なお、 モヌルド材ぱポキシ暹脂にフィラヌず硬化材を混 入したものを甚いた。
加熱埌、 図 3のように䞊金型 8 ず䞋金型 9を陀去し、 電子玠子パッケヌゞ 1 3 の補造を完了した。
この電子玠子パッケヌゞ 1 3の厚みは 0 . 5 m mず非垞に薄いものであ぀たが、 電子玠子 7力、'パッケヌゞ倖郚に露出したり、 ハ°ッケヌゞ内郚で倧きく傟くなどの 䞍良はほずんど発生しなかった。
[実斜䟋 2 ]
スぺヌサ衚面に被芆郚材を蚭けたほかは実斜䟋 1 ず同様の電子玠子パッケヌゞ を補造した。 図 4は、 図 2に察応する工皋を瀺す断面図である。 スぺヌサ 5の衚 面にモヌルド材 1 1 ず同皮の材料で被芆郚材 1 2を蚭けた。 被芆郚材 1 2の厚さ は 4 0 mずした。 被芆郚材 1 2は電子玠子 7 ず接合する前のフィルムキダ リア 1のスぺ䞀サ 5に密着する郚䜍のみに描画型の暹脂塗垃装眮により塗垃しお圢成 した。
完成した電子玠子パッケヌゞは、 パッケヌゞ倖郚にスぺヌザが露出するこずが なく、 保護郚材ずスぺヌサずの間から氎分が入り蟌む可胜性がほずんどなくな぀ た。
[実斜䟋 3 ] スぺ䞀サを電子玠子の察向する 2蟺に沿う方向に延びるもののみ蚭け、 暹脂ず しお拈床の高いものを甚いたほかは実斜䟋 1 ず同様の電子玠子パッケヌゞを補造 した。 図 7は、 図 1 に察応する工皋を瀺す平面図である。 スぺヌサ 5は暹脂泚入 時の暹脂流動方向に察しお平行になるような配眮で蚭けた。 これにより、 粘床の 高い暹脂を甚いた堎合にも流動を良奜に保ちながら暹脂をモヌルド型に充填でき、 電子玠子パッケヌゞを補造できた。
[実斜䟋 4 ]
耇数の独立したスぺヌサを電子玠子の 4蟺に沿う方向に蚭けたほかは実斜䟋 1 ず同様の電子玠子パッケヌゞを補造した。 図 8は、 図 1 に察応する工皋を瀺す平 面図である。 スぺヌサ 5は、 図 8に瀺すように耇数の独立した片ずし、 䞍連続な 配眮で蚭けた。 これにより、 電子玠子の䞊面における暹脂の流動の自由床が高く なり、 粘床の高い暹脂を甚いた堎合にも流動を良奜に保ちながら暹脂をモヌルド 型に充填でき、 電子玠子パッケヌゞを補造できた。
産業䞊の利甚可胜性
本発明によれば、 薄型の電子玠子パッケヌゞであっおも、 パッケヌゞ倖郚に電 子玠子が露出せず、 パッケヌゞ内郚で電子玠子が傟いおいない信頌性の高い電子 玠子パッケヌゞを提䟛でき、 パッケヌゞ内郚での電子玠子の傟きや電子玠子のパ ッケヌゞ倖郚ぞの露出を抑制するこずにより歩留たりよく電子玠子パッケヌゞを 補造する方法を提䟛できる。

Claims

請求の範囲
1 . 電子玠子ず、 前蚘電子玠子を内包する保護郚材ず、 前蚘電子玠子に接合され 前蚘保護郚材の倖郚に露出する リ䞀ド線ず、 前蚘保護郚材の前蚘電子玠子面に䞊 向する倖緣面および前蚘リ䞀ド線の間に蚭けられたスぺヌザずを備えたこずを特 城ずする電子玠子パッケヌゞ。
2 . リヌ ド線の䞀端を接合されおなる電子玠子がモヌルド型内に眮かれ、 前蚘モ —ルド型内にモヌルド材を泚入され、 前蚘モヌルド型を陀去されおなる電子玠子 パッケヌゞであっお、 か぀、 前蚘モヌルド型の前蚘電子玠子面に䞊向する面ず前 蚘リ䞀ド線ずの間にスぺヌサを蚭けられお前蚘モヌルド型内に前蚘モヌルド材を 泚入されおなるこずを特城ずする電子玠子パッケヌゞ。
3 . 前蚘スぺヌサは、 前蚘保護郚材の倖瞁面偎に前蚘保護郚材ず同皮の材質から なる被芆郚材を備えおなるこずを特城ずする請求項 1 たたは 2に蚘茉の電子玠子 ノボ ッゲヌ ン 0
4 . 前蚘リヌ ド線は、 導電バンプを介しお前蚘電子玠子の電極に接合されおなる こずを特城ずする請求項 1 〜 3のいずれかに蚘茉の電子玠子パッケヌゞ。
5 . 電子玠子ず、 前蚘電子玠子の電極に䞀端を接合されか぀フィルムキャリアの 基板フむルムの䞀郚が密着したィンナヌリヌ ドず、 前蚘電子玠子を内包しか぀前 蚘ィンナヌリ䞀ドの他端を倖郚に露出するようにモヌルド成圢された保護郚材を 有し、 か぀、 前蚘基板フィルムが、 前蚘保護郚材の前蚘電子玠子面に䞊向する倖 瞁面に䞊向しお耇数の前蚘ィンナヌリ䞀ドに密着されおなるこずを特城ずする電 子玠子パッケヌゞ。
6 . リヌ ド線の䞀端を接合されおなる電子玠子をモヌルド型内に眮き、 該モヌル ド型内にモヌルド材を泚入し、 しかる埌、 前蚘モヌルド型を陀去しお電子玠子パ ッケヌゞを補造するに際しお、 前蚘モヌルド型の前蚘電子玠子面に䞊向する面ず 前蚘リ䞀ド線ずの間にスぺヌサを蚭けお前蚘モヌルド型内に前蚘モヌルド材を泚 入するこずを特城ずする電子玠子パッケヌゞの補造方法。
7 . 前蚘リヌ ド線は、 導電バンプを介しお前蚘電子玠子の電極に接合されおいる こずを特城ずする請求項 6に蚘茉の電子玠子パッケヌゞの補造方法。
8 . 前蚘スぺヌサを、 前蚘モヌルド型の前蚘電子玠子面ず䞊向する面に向けお付 勢しながら前蚘モヌルド型内にモヌルド材を泚入するこずを特城ずする請求項 6 たたは 7に蚘茉の電子玠子パッケヌゞの補造方法。
9 . 前蚘スぺヌザが前蚘モヌルド型の前蚘電子玠子に䞊向する面に察しお付勢さ れる向きに前蚘モヌルド材を泚入するこずを特城ずする請求項 8に蚘茉の電子玠 子パッケヌゞの補造方法。
1 0 . 前蚘スぺ䞀サを前蚘リヌ ド線の匟性力により前蚘モヌルド型の前蚘電子玠 子面に䞊向する面に察しお付勢しながら前蚘モヌルド型内にモヌルド材を泚入す るこずを特城ずする請求項 8たたは 9に蚘茉の電子玠子パッケヌゞの補造方法。
1 1 . 前蚘スぺヌサずしおは、 前蚘モヌルド型の偎が前蚘モヌルド材ず同皮の材 質により被芆されたものを甚いるこずを特城ずする請求項 6〜 1 0のいずれかに 蚘茉の電子玠子パッケヌゞの補造方法。
1 2 . 前蚘スぺ䞀サずしおは、 耇数のリヌ ド線に密着されたものを甚いるこずを 特城ずする請求項 6〜 1 1のいずれかに蚘茉の電子玠子パッケヌゞの補造方法。
1 3 . フィルムキダリアのィンナヌリヌ ドに電子玠子を接合し、 該電子玠子をモ 䞀ルド型内に眮き、 該モヌルド型内にモヌルド材を泚入し、 しかる埌、 前蚘モヌ ルド型を陀去せしめお電子玠子パッケヌゞを補造するに際しお、 前蚘ィ ンナヌリ 䞀ドのうち前蚘モヌルド型内に眮かれる郚䜍が、 前蚘フィル厶キダ リァの基板フ ィルムの䞀郚ず密着されおなるものを甚いるこずを特城ずする電子玠子パッケ䞀 ゞの補造方法。
1 4 . 前蚘基板フィルムの前蚘むンナ䞀リヌ ドずの密着郚は、 前蚘モヌルド型の 偎が前蚘モヌルド材ず同皮の材質により被芆されおなるこずを特城ずする請求項 1 3に蚘茉の電子玠子パッケヌゞの補造方法。
PCT/JP1995/000977 1994-05-23 1995-05-22 Electronic device package and its manufacture WO1995032520A1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019950705781A KR960703272A (ko) 1994-05-23 1995-05-22 전자소자 팩쌀읎지 및 ê·ž 제조방법 (electronic device package and method for manufacturing the same)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP6/108592 1994-05-23
JP10859294 1994-05-23

Publications (1)

Publication Number Publication Date
WO1995032520A1 true WO1995032520A1 (en) 1995-11-30

Family

ID=14488723

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP1995/000977 WO1995032520A1 (en) 1994-05-23 1995-05-22 Electronic device package and its manufacture

Country Status (2)

Country Link
KR (1) KR960703272A (ja)
WO (1) WO1995032520A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE19921867A1 (de) * 1999-05-11 2000-11-30 Siemens Ag Verfahren zur Herstellung eines Halbleiterelements mit mindestens einem verkapselten Chip auf einem Substrat

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5754356A (ja) * 1980-08-05 1982-03-31 Gao Ges Automation Org
JPS61268417A (ja) * 1985-05-23 1986-11-27 Ryoden Kasei Co Ltd 暹脂成圢䜓の補造方法
JPS63190363A (ja) * 1987-02-02 1988-08-05 Matsushita Electronics Corp パワ−パツケ−ゞ
JPH0590317A (ja) * 1991-09-27 1993-04-09 Rohm Co Ltd 電子郚品におけるモヌルド郚の成圢方法
JPH06334109A (ja) * 1993-05-27 1994-12-02 Hitachi Cable Ltd 半導䜓装眮甚リヌドフレヌムず半導䜓装眮の補造方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5754356A (ja) * 1980-08-05 1982-03-31 Gao Ges Automation Org
JPS61268417A (ja) * 1985-05-23 1986-11-27 Ryoden Kasei Co Ltd 暹脂成圢䜓の補造方法
JPS63190363A (ja) * 1987-02-02 1988-08-05 Matsushita Electronics Corp パワ−パツケ−ゞ
JPH0590317A (ja) * 1991-09-27 1993-04-09 Rohm Co Ltd 電子郚品におけるモヌルド郚の成圢方法
JPH06334109A (ja) * 1993-05-27 1994-12-02 Hitachi Cable Ltd 半導䜓装眮甚リヌドフレヌムず半導䜓装眮の補造方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE19921867A1 (de) * 1999-05-11 2000-11-30 Siemens Ag Verfahren zur Herstellung eines Halbleiterelements mit mindestens einem verkapselten Chip auf einem Substrat
DE19921867C2 (de) * 1999-05-11 2001-08-30 Infineon Technologies Ag Verfahren zur Herstellung eines Halbleiterbauelements mit mindestens einem verkapselten Chip auf einem Substrat

Also Published As

Publication number Publication date
KR960703272A (ko) 1996-06-19

Similar Documents

Publication Publication Date Title
US6498055B2 (en) Semiconductor device, method of manufacturing semiconductor device, resin molding die, and semiconductor manufacturing system
JP3359846B2 (ja) 半導䜓装眮
US6624006B2 (en) Methods of attaching a semiconductor chip to a leadframe with a footprint of about the same size as the chip
KR100386061B1 (ko) 크랙을방지하Ʞ위한개량된구조륌가지는반도첎장치및늬읎드프레임
US20020109216A1 (en) Integrated electronic device and integration method
JPH11260856A (ja) 半導䜓装眮及びその補造方法䞊びに半導䜓装眮の実装構造
JP2001077232A (ja) 半導䜓装眮およびその補造方法
JP2003170465A (ja) 半導䜓パッケヌゞの補造方法およびそのための封止金型
JP2002329828A (ja) 半導䜓装眮
WO1995032520A1 (en) Electronic device package and its manufacture
JPH0269945A (ja) 半導䜓装眮及びその補造方法
JPH0845976A (ja) 電子玠子パッケヌゞおよびその補造方法
JPH06209071A (ja) 暹脂封止半導䜓装眮およびその補造方法
JP3514516B2 (ja) 半導䜓装眮の補造方法
JP4840305B2 (ja) 半導䜓装眮の補造方法
JPS62229949A (ja) 暹脂封止型半導䜓装眮の補造方法
JPH09199631A (ja) 半導䜓装眮の構造ず補造方法
JPH1098077A (ja) 半導䜓装眮の補造方法
JP3145892B2 (ja) 暹脂封止型半導䜓装眮
JP2001257305A (ja) 暹脂封止型半導䜓装眮及びその補造方法
JP2001326237A (ja) 暹脂封止方法
CN115083923A (zh) 制造半富䜓噚件的方法和盞应的半富䜓噚件
JP2002164497A (ja) 半導䜓装眮およびその補造方法
JP3434226B2 (ja) 固定リヌドフレヌムおよびその補造方法
JP2005191229A (ja) 半導䜓装眮の補造方法

Legal Events

Date Code Title Description
AK Designated states

Kind code of ref document: A1

Designated state(s): KR US

ENP Entry into the national phase

Ref country code: US

Ref document number: 1996 586675

Date of ref document: 19960415

Kind code of ref document: A

Format of ref document f/p: F