KR960703272A - 전자소자 팩케이지 및 그 제조방법 (electronic device package and method for manufacturing the same) - Google Patents

전자소자 팩케이지 및 그 제조방법 (electronic device package and method for manufacturing the same) Download PDF

Info

Publication number
KR960703272A
KR960703272A KR1019950705781A KR19950705781A KR960703272A KR 960703272 A KR960703272 A KR 960703272A KR 1019950705781 A KR1019950705781 A KR 1019950705781A KR 19950705781 A KR19950705781 A KR 19950705781A KR 960703272 A KR960703272 A KR 960703272A
Authority
KR
South Korea
Prior art keywords
electronic device
mold
device package
manufacturing
package according
Prior art date
Application number
KR1019950705781A
Other languages
English (en)
Inventor
히데하루 타나카
카주히로 타구치
요시카주 마에다
Original Assignee
마에다 카츠노수케
토오레 카부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 마에다 카츠노수케, 토오레 카부시키가이샤 filed Critical 마에다 카츠노수케
Publication of KR960703272A publication Critical patent/KR960703272A/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/565—Moulds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/50—Tape automated bonding [TAB] connectors, i.e. film carriers; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)

Abstract

본 발명은, 박형의 전자소자 팩케이지에 있어서도 전자소자가 팩케이지 내부에서 기울어 지던가, 팩케이지 외부로 노출하던가 하는 일이 없는 신뢰성이 높은 전자소자 팩케이지 및 제조방법의 제공을 목적으로 한다.
본 발명의 전자소자 팩케이지의 제조방법에서는, 전자소자면에 병향하는 몰드형의 면과 상기한 전자소자와 접합된 리이드선과의 사이에 스페이서를 설치하여, 몰드재를 몰드형에 주입한다. 이에 의하여, 전자소자가 팩케이지외부로 노출되던가, 팩케이지 내부에서 크게 기운다던가 하는 일이 없고, 신뢰성이 높은 전자소자 팩케이지를 수율좋게 제조할 수 있다.

Description

전자소자 팩케이지 및 그 제조방법 (ELECTRONIC DEVICE PACKAGE AND METHOD FOR MANUFACTURING THE SAME)
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1도는 본 발명의 전자소자 팩케이지의 제조방법에 사용되는 필름 캐리어 접합완료 전자소자의 일 실시예를 표시하는 평면도이다.

Claims (14)

  1. 전자소자와, 상기한 전자 소자론 내포하는 보호부재와, 상기한 전자소자에 접합되어 상기한 보호부재의 외부에 노출하는 리이드선과, 상기한 보호부재의 상기한 전자소자면에 병향하는 외연면 및 상기한 리이드선의 사이에 설치된 스페이서를 구비한 것을 특징으로 하는 전자소자 팩케이지.
  2. 리이드선의 일단을 접합하여서 이루어진 전자소자가 몰드형 내에 놓여지고, 상기한 몰드형 내에 몰드재가 주입되고, 상기한 몰드형을, 제거하여서 이루어진 전자소자 팩케이지로서, 또한, 상기한 몰드형틀의 상기한 전자소자면에 병향하는 면과 상기한 리이드선과의 사이에 스페이서를 설치하여서 상기한 몰드형 내에 상기한 몰드재를 주입하여 이루어진 것을 특징으로 하는 전자소자 팩케이지.
  3. 제1항 또는 재2항에 있어서, 상기한 스페이서는, 상기한 보호부재의 외연면측에 상기한 보호부재와 동종의 재질로 이루어진 피복부재를 구비한 것을 특징으로 하는 전자소자 팩케이지.
  4. 제1항 내지 제3항 중 어느 한 항에 있어서, 상기한 리이드선은, 도전 뱀프(vamp)를 개재하여 상기한 전자소자의 전극에 접합되어 있는 것을 특징으로 하는 전자소자 팩케이지.
  5. 전자소자와, 상기한 전자소자의 전극에 일단을 접합하고, 또한 필름캐리어의 일부가 밀착한 인너리이드와, 상기한 전자소자를 내포하고, 또한 상기한 인너리이드의 타단을 외부에 노출하도록 몰드성형된 보호부재를 보유하고, 또한, 상기한 기판필름이, 상기한 보호부재의 상기한 전자소자면에 병향하는 외연면에 병향하여 복수의 인너리이드에 밀착하여 이루어진 것을 특징으로 하는 전자소자 팩케이지.
  6. 리이드선의 일단을 접합하여서 이루어진 전자소자를 몰드형 내에 놓고, 그 몰드형 내에 몰드재를 주입하고, 그런 연후, 상기한 몰드형을 제거해서 전자소자 팩케이지를 제조함에 있어서, 상기한 몰드형의 상기한 전자소자면에 병향하는 면과 상기한 리이드선과의 사이에 스페이서를 설치해서 상기한 몰드형 내에 상기한 몰드재를 주입하는 것을 특징으로 하는 전자소자 팩케이지의 제조방법.
  7. 제6항에 있어서, 상기한 리이드선은, 도전뱀프(vamp)개재하여 상기한 전자소자의 전극에 접합되어 있는 것을 특징으로 하는 전자소자 팩케이지의 제조방법.
  8. 제6항 또는 제7항에 있어서, 상기한 스페이서를 상기한 몰드형의 상기한 전자 소자면과 병향하는 면을 향해서 힘을 가하면서 상기한 몰드형 내에 몰드재를 주입하는 것을 특징으로 하는 전자소자 팩케이지의 제조방법.
  9. 제8항에 있어서, 상기한 스페이서가 상기 몰드형의 상기한 전자소자에 병향하는 면에 대하여 힘이 가해지는 방향으로 상기한 몰드재를 주입하는 것을 특징으로 하는 전자소자 팩케이지의 제조방법.
  10. 제8항 또는 제9항에 있어서, 상기한 스페이서를 상기한 리이드선의 탄성력에 의하여 상기한 몰드형의 상기한 전자소자면에 병향하는 면에 대하여 힘을 받으면서 상기한 몰드형 내에 몰드재를 주입하는 것을 특징으로 하는 전자소자 팩케이지의 제조방법.
  11. 제6항 내지 제10항 중 어느 한 항에 있어서, 상기한 스페이서로서는, 상기한 몰드형의 측이 상기한 몰드재와 동정의 재료로 피복된 것을 사용하는 것을 특징으로 하는 전자소자 팩케이지의 제조방법.
  12. 제6항 내지 제11항의 어느 한 항에 있어서, 상기한 스페이로서는, 복수의 리이드선에 밀착된 것을 사용하는 특징으로 하는 전자소자 팩케이지의 제조방법.
  13. 필름캐리어의 인너리이드에 전자소자를 접합하고, 그 전자소자를 몰드형 내에 놓고, 피 몰드형 내에 몰드재를 주입하고, 그런 후, 상기한 몰드형을 제거시켜서 전자소자 팩케이지론 제조함에 있어서, 상기한 인너리이드 중 상기한 몰드형 내에 놓이는 부위가, 상기한 필름캐리어의 기판필름의 일부와 밀착시킨 것을 사용하는 것을 특징으로 하는 전자소자 팩케이지의 제조방법.
  14. 제13항에 있어서, 상기한 필름의 상기한 인너 리이드와의 밀착부는, 상기한 몰드형의 측이 상기한 몰드재와 동종의 재질로 피복되어 있는 것을 특징으로 하는 전자소자 팩케이지의 제조방법.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019950705781A 1994-05-23 1995-05-22 전자소자 팩케이지 및 그 제조방법 (electronic device package and method for manufacturing the same) KR960703272A (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP94-108592 1994-05-23
JP10859294 1994-05-23
PCT/JP1995/000977 WO1995032520A1 (en) 1994-05-23 1995-05-22 Electronic device package and its manufacture

Publications (1)

Publication Number Publication Date
KR960703272A true KR960703272A (ko) 1996-06-19

Family

ID=14488723

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019950705781A KR960703272A (ko) 1994-05-23 1995-05-22 전자소자 팩케이지 및 그 제조방법 (electronic device package and method for manufacturing the same)

Country Status (2)

Country Link
KR (1) KR960703272A (ko)
WO (1) WO1995032520A1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE19921867C2 (de) * 1999-05-11 2001-08-30 Infineon Technologies Ag Verfahren zur Herstellung eines Halbleiterbauelements mit mindestens einem verkapselten Chip auf einem Substrat

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3051195C2 (de) * 1980-08-05 1997-08-28 Gao Ges Automation Org Trägerelement zum Einbau in Ausweiskarten
JPS61268417A (ja) * 1985-05-23 1986-11-27 Ryoden Kasei Co Ltd 樹脂成形体の製造方法
JPS63190363A (ja) * 1987-02-02 1988-08-05 Matsushita Electronics Corp パワ−パツケ−ジ
JP2925375B2 (ja) * 1991-09-27 1999-07-28 ローム株式会社 電子部品におけるモールド部の成形方法
JPH06334109A (ja) * 1993-05-27 1994-12-02 Hitachi Cable Ltd 半導体装置用リードフレームと半導体装置の製造方法

Also Published As

Publication number Publication date
WO1995032520A1 (en) 1995-11-30

Similar Documents

Publication Publication Date Title
JPH05270183A (ja) Ｉｃモジュール用支持体
KR940022807A (ko) 반도체장치 및 반도체장치용 금형
KR930003335A (ko) 반도체 칩모듈 및 그 제조방법
SE9403573D0 (sv) Sprutning av kapsel på optokomponent
TW428214B (en) Semiconductor device, method making the same, and electronic device using the same
KR950021435A (ko) 수지 봉지형 반도체 장치 및 그 제조 방법
JPS6436496A (en) Carrier element incorporated into identification card
KR910019184A (ko) 반도체 장치와 그 제조방법, 리이드프레임 및 메모리 카드와 그 제조방법
JPS56104459A (en) Semiconductor device
KR960002077A (ko) 집적 회로 카드조립 방법과 그에 따른 전자 집적회로 카드
KR960703272A (ko) 전자소자 팩케이지 및 그 제조방법 (electronic device package and method for manufacturing the same)
IT1092425B (it) Dispositivo semiconduttore e metodo di incapsulamento dello stesso
KR940016718A (ko) 성형 반도체장치 및 성형 반도체장치의 제조방법
JPS642399A (en) Semiconductor device
JPS6337641A (ja) リ−ドフレ−ム
KR920007131A (ko) 반도체 장치
JPS6020142A (ja) Ｉｓｆｅｔセンサ−の実装方法
JPS58194382A (ja) 発光装置用電極構体
JP2815984B2 (ja) 半導体装置
JPS641262A (en) Electronic device and manufacture thereof
JPH0366150A (ja) 半導体集積回路装置
KR960032660A (ko) 반도체 장치 및 그 조립 방법
JPS647643A (en) Semiconductor device
JPH01269598A (ja) Ｉｃカード
JPS5839039A (ja) 樹脂封止形半導体装置

Legal Events

Date Code Title Description
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid