JPH1098077A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPH1098077A JPH1098077A JP27182296A JP27182296A JPH1098077A JP H1098077 A JPH1098077 A JP H1098077A JP 27182296 A JP27182296 A JP 27182296A JP 27182296 A JP27182296 A JP 27182296A JP H1098077 A JPH1098077 A JP H1098077A
- Authority
- JP
- Japan
- Prior art keywords
- resin
- fence
- semiconductor chip
- mounting substrate
- mounting
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies
- H01L24/741—Apparatus for manufacturing means for bonding, e.g. connectors
- H01L24/743—Apparatus for manufacturing layer connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/27—Manufacturing methods
- H01L2224/27011—Involving a permanent auxiliary member, i.e. a member which is left at least partly in the finished device, e.g. coating, dummy feature
- H01L2224/27013—Involving a permanent auxiliary member, i.e. a member which is left at least partly in the finished device, e.g. coating, dummy feature for holding or confining the layer connector, e.g. solder flow barrier
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73201—Location after the connecting process on the same surface
- H01L2224/73203—Bump and layer connectors
- H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
- H01L2224/83009—Pre-treatment of the layer connector or the bonding area
- H01L2224/83051—Forming additional members, e.g. dam structures
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
- H01L2224/92—Specific sequence of method steps
- H01L2224/921—Connecting a surface with connectors of different types
- H01L2224/9212—Sequential connecting processes
- H01L2224/92122—Sequential connecting processes the first connecting process involving a bump connector
- H01L2224/92125—Sequential connecting processes the first connecting process involving a bump connector the second connecting process involving a layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01004—Beryllium [Be]
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
- Wire Bonding (AREA)
- Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
Abstract
(57)【要約】
【課題】 樹脂封止を併用したフェイスダウン・ボンデ
ィングの信頼性を向上させる。 【解決手段】 予めプリント配線パターン２が形成され
た実装基板１上において、半導体チップ１０の実装領域
の周囲にカルコゲナイド・ガラスを被着させ、絶縁フェ
ンス３を形成する。絶縁フェンス３はディスペンサを用
いた塗布またはスクリーン印刷により形成され、その一
辺には開口３ａが設けられる。半導体チップ１０のフェ
イスダウン・ボンディングを行った後、開口３ａ側を高
くするごとく実装基板１を傾斜させ、ディスペンサ・ノ
ズル２０を用いて開口３ａから封止用樹脂Ｒを注入す
る。絶縁フェンス３が、不要部への封止用樹脂Ｒの流出
を防止する。また、樹脂の流れがほぼ１方向となるので
気泡が発生せず、さらに半導体チップ１０の側面にも十
分量の樹脂が回り込み、樹脂封止が良好に行われる。
ィングの信頼性を向上させる。 【解決手段】 予めプリント配線パターン２が形成され
た実装基板１上において、半導体チップ１０の実装領域
の周囲にカルコゲナイド・ガラスを被着させ、絶縁フェ
ンス３を形成する。絶縁フェンス３はディスペンサを用
いた塗布またはスクリーン印刷により形成され、その一
辺には開口３ａが設けられる。半導体チップ１０のフェ
イスダウン・ボンディングを行った後、開口３ａ側を高
くするごとく実装基板１を傾斜させ、ディスペンサ・ノ
ズル２０を用いて開口３ａから封止用樹脂Ｒを注入す
る。絶縁フェンス３が、不要部への封止用樹脂Ｒの流出
を防止する。また、樹脂の流れがほぼ１方向となるので
気泡が発生せず、さらに半導体チップ１０の側面にも十
分量の樹脂が回り込み、樹脂封止が良好に行われる。
Description
【０００１】
【発明の属する技術分野】本発明は、半導体チップを実
装基板上にフェイスダウン式にボンディングした後に樹
脂封止を行う半導体装置の製造方法に関し、特に簡易な
工程で生産性良く、しかも信頼性の高いチップ実装を行
う方法に関する。
装基板上にフェイスダウン式にボンディングした後に樹
脂封止を行う半導体装置の製造方法に関し、特に簡易な
工程で生産性良く、しかも信頼性の高いチップ実装を行
う方法に関する。
【０００２】
【従来の技術】半導体チップの実装分野で用いられてい
るボンディング方法のひとつに、フェイスダウン・ボン
ディング法がある。これは、ボンディング・ワイヤを使
用しないいわゆるワイヤレス・ボンディング法の一種で
あり、半導体チップの素子形成面側にすべてのパッド電
極部とこれに接続するバンプやビーム・リードを形成し
ておき、この素子形成面を下向き（フェイスダウン）に
して実装基板上の配線パターンに直接的に接続する方法
である。
るボンディング方法のひとつに、フェイスダウン・ボン
ディング法がある。これは、ボンディング・ワイヤを使
用しないいわゆるワイヤレス・ボンディング法の一種で
あり、半導体チップの素子形成面側にすべてのパッド電
極部とこれに接続するバンプやビーム・リードを形成し
ておき、この素子形成面を下向き（フェイスダウン）に
して実装基板上の配線パターンに直接的に接続する方法
である。
【０００３】中でも、上記バンプとしてＣｕボールやＳ
ｎ−Ｐｂハンダ・バンプを用いるフリップ・チップ・ボ
ンディング法はフェイスダウン・ボンディング法の代表
例である。このボンディングは、予備ハンダ付けを施さ
れた実装基板上の配線パターンに上記のボールやバンプ
を位置合わせして押し付け、加熱溶着させることにより
行われ、アセンブリ工程が合理化できることから、ハイ
ブリッドＩＣの実装や大型コンピュータ用途に広く利用
されている。
ｎ−Ｐｂハンダ・バンプを用いるフリップ・チップ・ボ
ンディング法はフェイスダウン・ボンディング法の代表
例である。このボンディングは、予備ハンダ付けを施さ
れた実装基板上の配線パターンに上記のボールやバンプ
を位置合わせして押し付け、加熱溶着させることにより
行われ、アセンブリ工程が合理化できることから、ハイ
ブリッドＩＣの実装や大型コンピュータ用途に広く利用
されている。
【０００４】フリップ・チップ・ボンディングは、上述
のように素子形成面が下向きとなるため、究極的な高密
度実装を目指してパッケージを廃止する、いわゆるベア
チップ実装化を進める上では有利である。しかし、現状
ではまだ何らかの封止手段が併用される場合が多い。こ
の封止手段としては、樹脂封止が広く利用されている。
たとえば特開平１−２２６１６１号公報には、実装基板
とこの上に実装された半導体チップとの間のギャップに
絶縁性樹脂を充填し、これを硬化収縮させる方法が開示
されている。この公報に記載の技術では、実装基板上の
配線パターンと半導体チップのパッド電極部との間の電
気的接続にも樹脂（ただし、導電性の熱硬化性樹脂）が
用いられており、上記の絶縁性樹脂の硬化収縮は、導電
性樹脂による電気的接続を安定化するものと位置づけら
れている。
のように素子形成面が下向きとなるため、究極的な高密
度実装を目指してパッケージを廃止する、いわゆるベア
チップ実装化を進める上では有利である。しかし、現状
ではまだ何らかの封止手段が併用される場合が多い。こ
の封止手段としては、樹脂封止が広く利用されている。
たとえば特開平１−２２６１６１号公報には、実装基板
とこの上に実装された半導体チップとの間のギャップに
絶縁性樹脂を充填し、これを硬化収縮させる方法が開示
されている。この公報に記載の技術では、実装基板上の
配線パターンと半導体チップのパッド電極部との間の電
気的接続にも樹脂（ただし、導電性の熱硬化性樹脂）が
用いられており、上記の絶縁性樹脂の硬化収縮は、導電
性樹脂による電気的接続を安定化するものと位置づけら
れている。
【０００５】また、特公平２−７１８０号公報には、半
導体チップの電極パッド上に金属突起を設けておき、予
め実装基板上に盛られた光硬化性または熱硬化性の樹脂
層の上から半導体チップを押し下げて金属突起と実装基
板上の配線パターンとを圧接させた後、上記の樹脂層を
硬化させる方法が開示されている。この技術によると、
電気的接続にハンダを必要としないので、電極材料の選
択の幅が広がる。また、実装基板と半導体チップとの電
気的接続は金属突起、実装基板上における半導体チップ
の固定は樹脂層と、各部材に明確な役割分担をさせるこ
とにより、実装基板の膨張や反りに起因する接続不良が
回避されている。
導体チップの電極パッド上に金属突起を設けておき、予
め実装基板上に盛られた光硬化性または熱硬化性の樹脂
層の上から半導体チップを押し下げて金属突起と実装基
板上の配線パターンとを圧接させた後、上記の樹脂層を
硬化させる方法が開示されている。この技術によると、
電気的接続にハンダを必要としないので、電極材料の選
択の幅が広がる。また、実装基板と半導体チップとの電
気的接続は金属突起、実装基板上における半導体チップ
の固定は樹脂層と、各部材に明確な役割分担をさせるこ
とにより、実装基板の膨張や反りに起因する接続不良が
回避されている。
【０００６】
【発明が解決しようとする課題】しかしながら、これら
の従来技術にも問題点がある。まず、上述の特開平１−
２２６１６１号公報に記載される技術では、実装基板と
半導体チップとの間のギャップに絶縁性樹脂を充填する
際に、実装基板を傾斜させて樹脂の流れを促している。
しかし、このような充填を絶縁性樹脂を過不足無く用い
て行うことは実際には難しく、多くの場合は余剰の絶縁
性樹脂が不要部まで流出することになる。特に、実装基
板上に大きさの異なる複数の半導体チップが同時に実装
される場合は、たとえ絶縁性樹脂の粘性や供給量、およ
び実装基板の傾斜角度を最適化しても、過不足の無い充
填は困難である。余剰樹脂の流出を防止するために、予
め半導体チップを周囲をとり囲む枠体を併用する方法も
知られているが、枠体をセットする工程が増える他、枠
体そのもののコストも加算されることになり、必ずしも
有利な解決策であるとは言えない。さらに、半導体チッ
プと実装基板との接続を導電性樹脂を用いて行っている
ので、電気的接続の信頼性が不足する。
の従来技術にも問題点がある。まず、上述の特開平１−
２２６１６１号公報に記載される技術では、実装基板と
半導体チップとの間のギャップに絶縁性樹脂を充填する
際に、実装基板を傾斜させて樹脂の流れを促している。
しかし、このような充填を絶縁性樹脂を過不足無く用い
て行うことは実際には難しく、多くの場合は余剰の絶縁
性樹脂が不要部まで流出することになる。特に、実装基
板上に大きさの異なる複数の半導体チップが同時に実装
される場合は、たとえ絶縁性樹脂の粘性や供給量、およ
び実装基板の傾斜角度を最適化しても、過不足の無い充
填は困難である。余剰樹脂の流出を防止するために、予
め半導体チップを周囲をとり囲む枠体を併用する方法も
知られているが、枠体をセットする工程が増える他、枠
体そのもののコストも加算されることになり、必ずしも
有利な解決策であるとは言えない。さらに、半導体チッ
プと実装基板との接続を導電性樹脂を用いて行っている
ので、電気的接続の信頼性が不足する。
【０００７】一方、特公平２−７１８０号公報に記載さ
れる技術では、予め実装基板上に盛られた光硬化性ある
いは熱硬化性の樹脂層の上から半導体チップを押し下げ
る際に、該半導体チップの素子形成面に気泡が残る虞れ
が大きく、よって脱泡工程が余分に必要となる。また、
半導体チップの側壁面には、絶縁性樹脂が付着しにく
い。そこで本発明は、これらの従来の問題点を解決し、
簡易な工程で生産性良く、しかも信頼性の高いボンディ
ングを行う半導体装置の製造方法を提供することを目的
とする。
れる技術では、予め実装基板上に盛られた光硬化性ある
いは熱硬化性の樹脂層の上から半導体チップを押し下げ
る際に、該半導体チップの素子形成面に気泡が残る虞れ
が大きく、よって脱泡工程が余分に必要となる。また、
半導体チップの側壁面には、絶縁性樹脂が付着しにく
い。そこで本発明は、これらの従来の問題点を解決し、
簡易な工程で生産性良く、しかも信頼性の高いボンディ
ングを行う半導体装置の製造方法を提供することを目的
とする。
【０００８】
【課題を解決するための手段】本発明の半導体装置の製
造方法は、樹脂封止を併用するフェイスダウン・ボンデ
ィングを行う際に、実装基板上に実装される半導体チッ
プの周囲に第１の絶縁材料を被着させることにより一端
に開放部を有するフェンス状部材を形成した後、この開
放部を通じて供給される第２の絶縁材料により半導体チ
ップと前記フェンス状部材との間、および半導体チップ
と前記実装基板との間の間隙を充填し、この後、第２の
絶縁材料を熱硬化させて封止層を形成することにより、
上述の目的を達成しようとするものである。
造方法は、樹脂封止を併用するフェイスダウン・ボンデ
ィングを行う際に、実装基板上に実装される半導体チッ
プの周囲に第１の絶縁材料を被着させることにより一端
に開放部を有するフェンス状部材を形成した後、この開
放部を通じて供給される第２の絶縁材料により半導体チ
ップと前記フェンス状部材との間、および半導体チップ
と前記実装基板との間の間隙を充填し、この後、第２の
絶縁材料を熱硬化させて封止層を形成することにより、
上述の目的を達成しようとするものである。
【０００９】
【発明の実施の形態】本発明は、従来から一部で用いら
れていた枠材の代わりにフェンス状部材を使用するもの
である。このフェンス状部材は、枠材のように実装基板
とは独立の部品として取り扱われる類のものではなく、
第１の絶縁材料を実装基板上に被着させることにより所
定のパターンに形成されるものである。このため、形成
パターンを自在に選択することができ、また枠材のよう
に実装基板上に固定するための接着剤も必要としない。
れていた枠材の代わりにフェンス状部材を使用するもの
である。このフェンス状部材は、枠材のように実装基板
とは独立の部品として取り扱われる類のものではなく、
第１の絶縁材料を実装基板上に被着させることにより所
定のパターンに形成されるものである。このため、形成
パターンを自在に選択することができ、また枠材のよう
に実装基板上に固定するための接着剤も必要としない。
【００１０】かかるフェンス状部材は、半導体チップの
周囲を所定の距離をもって周回し、該半導体チップと実
装基板との間に注入される封止材料の流出を食い止める
働きをする。しかも、このフェンス状部材は一端が開放
されており、この開放部から封止材料を導入可能となさ
れているので、フェンス状部材の内側における封止材料
の流れはほぼ一方向となる。したがって、封止材料中に
気泡が発生する虞れがほとんど無い。また、封止材料の
注入時に上記開放部側を高くするように実装基板を傾斜
させれば、封止材料の流れが一層スムースになり、信頼
性の高い封止が可能となる。
周囲を所定の距離をもって周回し、該半導体チップと実
装基板との間に注入される封止材料の流出を食い止める
働きをする。しかも、このフェンス状部材は一端が開放
されており、この開放部から封止材料を導入可能となさ
れているので、フェンス状部材の内側における封止材料
の流れはほぼ一方向となる。したがって、封止材料中に
気泡が発生する虞れがほとんど無い。また、封止材料の
注入時に上記開放部側を高くするように実装基板を傾斜
させれば、封止材料の流れが一層スムースになり、信頼
性の高い封止が可能となる。
【００１１】上記フェンス状部材は、実装基板上へ流体
として供給可能な絶縁材料を用いて構成することが好適
であり、その被着方法としてはたとえばスクリーン印刷
やディスペンサ・ノズルからの吐出が好適である。な
お、実装基板上へのフェンス状部材の形成と半導体チッ
プのフリップ・チップ・ボンディングとは、どちらが先
に行われても構わない。ただし、半導体チップのボンデ
ィングを先に行った場合には、スクリーン印刷を行うこ
とはできないので、フェンス状部材の形成はディスペン
サ・ノズルを用いて行われることになる。したがって、
フェンス状部材を先に形成しておいた方が、形成方法の
選択幅が広く、またたとえばディスペンサ・ノズルと半
導体チップとの接触による故障や接続不良が発生する懸
念もない。
として供給可能な絶縁材料を用いて構成することが好適
であり、その被着方法としてはたとえばスクリーン印刷
やディスペンサ・ノズルからの吐出が好適である。な
お、実装基板上へのフェンス状部材の形成と半導体チッ
プのフリップ・チップ・ボンディングとは、どちらが先
に行われても構わない。ただし、半導体チップのボンデ
ィングを先に行った場合には、スクリーン印刷を行うこ
とはできないので、フェンス状部材の形成はディスペン
サ・ノズルを用いて行われることになる。したがって、
フェンス状部材を先に形成しておいた方が、形成方法の
選択幅が広く、またたとえばディスペンサ・ノズルと半
導体チップとの接触による故障や接続不良が発生する懸
念もない。
【００１２】また本発明では、封止材料である第２の絶
縁材料をフェンス状部材の形成後に注入する。したがっ
て、この第２の絶縁材料の硬化温度を、第１の絶縁材料
の軟化温度よりも低く選択しておくと、すでに形成され
たフェンス状部材を変形させる虞れがなく、好都合であ
る。もちろん、実装基板上に予め形成されている配線パ
ターンの耐熱性は、これらフェンス状部材や封止材料よ
りも優れていなければならず、実装基板の耐熱性はさら
に優れていなければならないことは、言うまでもない。
したがって、本発明に関連する部材は、耐熱温度の高い
方から低い方へ（１）実装基板、（２）配線パターン、
（３）フェンス状部材を構成する第１の絶縁材料、
（４）封止材料となる第２の絶縁材料、の順となる必要
がある。各部材間の耐熱温度差は、おおよそ５０〜１０
０℃程度確保しておけば十分である。
縁材料をフェンス状部材の形成後に注入する。したがっ
て、この第２の絶縁材料の硬化温度を、第１の絶縁材料
の軟化温度よりも低く選択しておくと、すでに形成され
たフェンス状部材を変形させる虞れがなく、好都合であ
る。もちろん、実装基板上に予め形成されている配線パ
ターンの耐熱性は、これらフェンス状部材や封止材料よ
りも優れていなければならず、実装基板の耐熱性はさら
に優れていなければならないことは、言うまでもない。
したがって、本発明に関連する部材は、耐熱温度の高い
方から低い方へ（１）実装基板、（２）配線パターン、
（３）フェンス状部材を構成する第１の絶縁材料、
（４）封止材料となる第２の絶縁材料、の順となる必要
がある。各部材間の耐熱温度差は、おおよそ５０〜１０
０℃程度確保しておけば十分である。
【００１３】上記実装基板の構成材料としては、たとえ
ば耐熱温度がおおよそ４００℃以上のセラミクス，ガラ
ス，ポリ塩化ビフェニル（ＰＣＢ）等の耐熱絶縁材料を
用いることができる。上記配線パターンの構成材料とし
ては、液相線溶解温度が３００℃程度のいわゆる高温ハ
ンダが用いられる。この高温ハンダの代表例は、たとえ
ば90Ｐｂ−10Ｓｎ，95Ｐｂ−5 Ｓｎ，97.5Ｐｂ−2.5 Ａ
ｇ，97.5Ｐｂ−1.5 Ａｇ−1 Ｓｎである。上記フェンス
状部材の構成材料としては、２００℃付近で軟化する樹
脂や低融点ガラスが用いられる。低融点ガラスの代表は
Ａｓ−Ｓｅ−Ｔｌ系，Ａｓ−Ｓ−Ｔｌ系，Ａｓ−Ｓ−Ｓ
ｅ系等の種類が知られるカルコゲナイド・ガラスであ
る。さらに、上記封止材料としては、１５０℃付近で硬
化するような熱硬化性エポキシ樹脂を用いることができ
る。なお、ここで光硬化性樹脂を使用しても良く、この
場合には封止材料の耐熱温度に関する考慮は不要とな
る。
ば耐熱温度がおおよそ４００℃以上のセラミクス，ガラ
ス，ポリ塩化ビフェニル（ＰＣＢ）等の耐熱絶縁材料を
用いることができる。上記配線パターンの構成材料とし
ては、液相線溶解温度が３００℃程度のいわゆる高温ハ
ンダが用いられる。この高温ハンダの代表例は、たとえ
ば90Ｐｂ−10Ｓｎ，95Ｐｂ−5 Ｓｎ，97.5Ｐｂ−2.5 Ａ
ｇ，97.5Ｐｂ−1.5 Ａｇ−1 Ｓｎである。上記フェンス
状部材の構成材料としては、２００℃付近で軟化する樹
脂や低融点ガラスが用いられる。低融点ガラスの代表は
Ａｓ−Ｓｅ−Ｔｌ系，Ａｓ−Ｓ−Ｔｌ系，Ａｓ−Ｓ−Ｓ
ｅ系等の種類が知られるカルコゲナイド・ガラスであ
る。さらに、上記封止材料としては、１５０℃付近で硬
化するような熱硬化性エポキシ樹脂を用いることができ
る。なお、ここで光硬化性樹脂を使用しても良く、この
場合には封止材料の耐熱温度に関する考慮は不要とな
る。
【００１４】
【実施例】以下、本発明の具体的な実施例について説明
する。ここでは、実装基板上にディスペンサ・ノズルか
らの吐出により予め絶縁フェンスを形成しておき、その
内側に正方形の半導体チップをフリップ・チップ・ボン
ディングした後、間隙をエポキシ系熱硬化性樹脂で封止
した。このプロセスを、図１ないし図３を参照しながら
説明する。
する。ここでは、実装基板上にディスペンサ・ノズルか
らの吐出により予め絶縁フェンスを形成しておき、その
内側に正方形の半導体チップをフリップ・チップ・ボン
ディングした後、間隙をエポキシ系熱硬化性樹脂で封止
した。このプロセスを、図１ないし図３を参照しながら
説明する。
【００１５】図１は、予めプリント配線パターン２が形
成された実装基板１上において、半導体チップ１０の実
装予定領域の周囲に絶縁フェンスが３が形成された状態
を示す図であり、（ａ）は概略斜視図、（ｂ）はその基
板部分のＡ−Ａ線断面図である。ここでは一例として、
上記実装基板１をアルミナ系セラミクス、上記プリント
配線パターン２を90Ｐｂ−10Ｓｎ、絶縁フェンス３をＡ
ｓ−Ｓ−Ｔｌ系低融点ガラスをそれぞれ用いて構成し
た。
成された実装基板１上において、半導体チップ１０の実
装予定領域の周囲に絶縁フェンスが３が形成された状態
を示す図であり、（ａ）は概略斜視図、（ｂ）はその基
板部分のＡ−Ａ線断面図である。ここでは一例として、
上記実装基板１をアルミナ系セラミクス、上記プリント
配線パターン２を90Ｐｂ−10Ｓｎ、絶縁フェンス３をＡ
ｓ−Ｓ−Ｔｌ系低融点ガラスをそれぞれ用いて構成し
た。
【００１６】上記絶縁フェンス３は、ディスペンサ・ノ
ズル（図示せず。）を用いて低融点ガラスを実装基板１
上へ吐出することにより形成されている。そのパターン
は、半導体チップ１０の３辺にはほぼ沿うが、残る１辺
には開口３ａを設けて大きく開放させたものとする。こ
の開口３ａは、後工程で封止用樹脂Ｒ（図２参照。）の
注入口となる部分である。絶縁フェンス３の高さは、ボ
ンディング終了時の半導体チップ１０の基板面からの高
さと同等以下で良い。この高さが余り高いと、封止用樹
脂Ｒが半導体チップ１０の裏面（実装終了時に表側を向
く面）を覆い、放熱効果を低下させる虞れがある。な
お、この絶縁フェンス３には、ハンダ残渣や異物による
短絡を防止する効果もある。半導体チップ１０の素子形
成面には、ボンディング・パッド（図示せず。）上にハ
ンダ・バンプ１１が形成されている。このハンダ・バン
プ１１と実装基板１上のプリント配線パターンのリード
部とを位置合わせをしながらボンディングを行った。
ズル（図示せず。）を用いて低融点ガラスを実装基板１
上へ吐出することにより形成されている。そのパターン
は、半導体チップ１０の３辺にはほぼ沿うが、残る１辺
には開口３ａを設けて大きく開放させたものとする。こ
の開口３ａは、後工程で封止用樹脂Ｒ（図２参照。）の
注入口となる部分である。絶縁フェンス３の高さは、ボ
ンディング終了時の半導体チップ１０の基板面からの高
さと同等以下で良い。この高さが余り高いと、封止用樹
脂Ｒが半導体チップ１０の裏面（実装終了時に表側を向
く面）を覆い、放熱効果を低下させる虞れがある。な
お、この絶縁フェンス３には、ハンダ残渣や異物による
短絡を防止する効果もある。半導体チップ１０の素子形
成面には、ボンディング・パッド（図示せず。）上にハ
ンダ・バンプ１１が形成されている。このハンダ・バン
プ１１と実装基板１上のプリント配線パターンのリード
部とを位置合わせをしながらボンディングを行った。
【００１７】次に、ボンディングされた半導体チップ１
０の素子形成面を外部環境から遮断するための、封止用
樹脂Ｒの注入を行った。ここでは、封止用樹脂Ｒとして
熱硬化性エポキシ樹脂を使用した。この注入は、図２に
示されるように、ディスペンサ・ノズル２０を用い上記
開口３ａを通じて行う。このとき、開口３ａ側を高くし
た状態で実装基板１を所定角度θだけ傾斜させながら注
入を行うと、封止用樹脂Ｒの流れがスムースとなる。封
止用樹脂Ｒの流れは絶縁フェンス３で堰止められ、不要
部への流出を防止することができた。本発明ではこのよ
うに封止用樹脂Ｒの供給方向がほぼ１方向となり、しか
も半導体チップ１０の実装後にその側面側から供給が行
われるため、たとえば予め実装基板上に盛られた樹脂層
の上から半導体チップを押し下げる従来の方法に比べ
て、気泡の発生を著しく低減させることができる。な
お、微細なリード間の隙間へも封止用樹脂Ｒを行き渡ら
せるために、傾斜させた実装基板１にさらに別方向への
傾斜，揺動，回転を与えることは任意である。
０の素子形成面を外部環境から遮断するための、封止用
樹脂Ｒの注入を行った。ここでは、封止用樹脂Ｒとして
熱硬化性エポキシ樹脂を使用した。この注入は、図２に
示されるように、ディスペンサ・ノズル２０を用い上記
開口３ａを通じて行う。このとき、開口３ａ側を高くし
た状態で実装基板１を所定角度θだけ傾斜させながら注
入を行うと、封止用樹脂Ｒの流れがスムースとなる。封
止用樹脂Ｒの流れは絶縁フェンス３で堰止められ、不要
部への流出を防止することができた。本発明ではこのよ
うに封止用樹脂Ｒの供給方向がほぼ１方向となり、しか
も半導体チップ１０の実装後にその側面側から供給が行
われるため、たとえば予め実装基板上に盛られた樹脂層
の上から半導体チップを押し下げる従来の方法に比べ
て、気泡の発生を著しく低減させることができる。な
お、微細なリード間の隙間へも封止用樹脂Ｒを行き渡ら
せるために、傾斜させた実装基板１にさらに別方向への
傾斜，揺動，回転を与えることは任意である。
【００１８】封止用樹脂Ｒの注入後は実装基板１を水平
に静置し、熱処理を行って封止用樹脂Ｒを硬化させた。
この結果、図３に示されるような樹脂封止層４が形成さ
れた。この熱処理は、絶縁フェンス３の耐熱温度より低
い温度領域で行っているので、絶縁フェンス３の変形は
生じなかった。上記樹脂封止層４は、（ｂ）図のＢ−Ｂ
線断面図にも示されるように、半導体チップ１０の素子
形成面側と実装基板１との間の隙間、および半導体チッ
プ１０の側面と絶縁フェンス３との間の隙間を充填して
いる。また、絶縁フェンス３の高さが半導体チップ１０
の実装高さよりも低く設定されていることにより、適量
の封止用樹脂Ｒで効果的な封止が行われている。しかも
半導体チップ１０の裏面が封止用樹脂Ｒに被覆されずに
露出した状態となっているので、放熱効果も十分であ
る。
に静置し、熱処理を行って封止用樹脂Ｒを硬化させた。
この結果、図３に示されるような樹脂封止層４が形成さ
れた。この熱処理は、絶縁フェンス３の耐熱温度より低
い温度領域で行っているので、絶縁フェンス３の変形は
生じなかった。上記樹脂封止層４は、（ｂ）図のＢ−Ｂ
線断面図にも示されるように、半導体チップ１０の素子
形成面側と実装基板１との間の隙間、および半導体チッ
プ１０の側面と絶縁フェンス３との間の隙間を充填して
いる。また、絶縁フェンス３の高さが半導体チップ１０
の実装高さよりも低く設定されていることにより、適量
の封止用樹脂Ｒで効果的な封止が行われている。しかも
半導体チップ１０の裏面が封止用樹脂Ｒに被覆されずに
露出した状態となっているので、放熱効果も十分であ
る。
【００１９】以上、本発明の具体的な実施例について説
明したが、本発明はこれに何ら限定されるものではな
い。たとえば、各部材の構成材料は、前述の耐熱温度に
関する要件を満たす限りにおいて、適宜変更や選択が可
能である。また、絶縁フェンスの形成は、半導体チップ
のボンディング前にスクリーン印刷により行っても、あ
るいはボンディング後にディスペンサ・ノズルを用いて
行っても良い。
明したが、本発明はこれに何ら限定されるものではな
い。たとえば、各部材の構成材料は、前述の耐熱温度に
関する要件を満たす限りにおいて、適宜変更や選択が可
能である。また、絶縁フェンスの形成は、半導体チップ
のボンディング前にスクリーン印刷により行っても、あ
るいはボンディング後にディスペンサ・ノズルを用いて
行っても良い。
【００２０】
【発明の効果】以上の説明からも明らかなように、本発
明によれば、簡易かつコストの低い方法により、樹脂封
止を併用した信頼性の高いフェイスダウン・ボンディン
グを行うことが可能となる。
明によれば、簡易かつコストの低い方法により、樹脂封
止を併用した信頼性の高いフェイスダウン・ボンディン
グを行うことが可能となる。
【図１】本発明を適用したフリップチップ・ボンディン
グのプロセス例において、実装基板上に絶縁フェンスを
形成した状態を示す図であり、（ａ）図は実装基板とそ
の上に実装される半導体チップの概略斜視図、（ｂ）図
は基板部分のＡ−Ａ線断面図である。
グのプロセス例において、実装基板上に絶縁フェンスを
形成した状態を示す図であり、（ａ）図は実装基板とそ
の上に実装される半導体チップの概略斜視図、（ｂ）図
は基板部分のＡ−Ａ線断面図である。
【図２】半導体チップが実装された実装基板を傾斜させ
ながら封止用樹脂を注入している状態を示す図であり、
（ａ）図は半導体チップが実装された実装基板の概略斜
視図、（ｂ）図はそのＡ−Ａ線断面図である。
ながら封止用樹脂を注入している状態を示す図であり、
（ａ）図は半導体チップが実装された実装基板の概略斜
視図、（ｂ）図はそのＡ−Ａ線断面図である。
【図３】樹脂封止層が形成された状態を示す図であり、
（ａ）図は半導体チップが樹脂封止された実装基板の概
略斜視図、（ｂ）図はそのＢ−Ｂ線断面図である。
（ａ）図は半導体チップが樹脂封止された実装基板の概
略斜視図、（ｂ）図はそのＢ−Ｂ線断面図である。
１ 実装基板 ２ プリント配線パターン ３ 絶縁フェンス ３ａ 開口 ４ 樹脂封止層 １０ 半導体チップ １１ ハンダ・バンプ ２０ ディスペンサ・ノズル Ｒ 封止用樹脂
Claims (4)
- 【請求項１】 予め配線パターンが形成された実装基板
上に素子形成面を対向させるごとく実装される半導体チ
ップの周囲に第１の絶縁材料を被着させることにより、
一端に開放部を有するフェンス状部材を形成する第１工
程と、 前記フェンス状部材の開放部を通じて第２の絶縁材料を
供給することにより、半導体チップと前記フェンス状部
材との間、および半導体チップと前記実装基板との間の
間隙を該第２の絶縁材料で充填する第２工程と、 前記第２の絶縁材料を熱硬化させて封止層を形成する第
３工程とを有する半導体装置の製造方法。 - 【請求項２】 前記第２の絶縁材料の硬化温度を、前記
第１の絶縁材料の軟化温度よりも低く選択する請求項１
記載の半導体装置の製造方法。 - 【請求項３】 前記フェンス状部材を、半導体チップの
実装前に予め前記実装基板上に形成しておく請求項１記
載の半導体装置の製造方法。 - 【請求項４】 前記第２工程では、前記フェンス状部材
の開放部側を相対的に高くするごとく前記実装基板を傾
斜させる請求項１記載の半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP27182296A JPH1098077A (ja) | 1996-09-20 | 1996-09-20 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP27182296A JPH1098077A (ja) | 1996-09-20 | 1996-09-20 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH1098077A true JPH1098077A (ja) | 1998-04-14 |
Family
ID=17505341
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP27182296A Pending JPH1098077A (ja) | 1996-09-20 | 1996-09-20 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH1098077A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6376918B1 (en) * | 1996-03-07 | 2002-04-23 | Micron Technology, Inc. | Underfill of a bumped or raised die utilizing a barrier adjacent to the side wall of slip chip |
| JP2003007766A (ja) * | 2001-06-21 | 2003-01-10 | Rohm Co Ltd | 半導体電子部品 |
| JP2006066551A (ja) * | 2004-08-25 | 2006-03-09 | Renesas Technology Corp | 半導体装置の製造方法 |
| JP2010087294A (ja) * | 2008-09-30 | 2010-04-15 | Toshiba Corp | プリント回路板及びプリント回路板を備えた電子機器 |
-
1996
- 1996-09-20 JP JP27182296A patent/JPH1098077A/ja active Pending
Cited By (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6376918B1 (en) * | 1996-03-07 | 2002-04-23 | Micron Technology, Inc. | Underfill of a bumped or raised die utilizing a barrier adjacent to the side wall of slip chip |
| US6455933B1 (en) | 1996-03-07 | 2002-09-24 | Micron Technology, Inc. | Underfill of a bumped or raised die utilizing a barrier adjacent to the side wall of flip chip |
| US6815817B2 (en) | 1996-03-07 | 2004-11-09 | Micron Technology, Inc. | Underfill of a bumped or raised die utilizing barrier adjacent to the side wall of a flip-chip |
| JP2003007766A (ja) * | 2001-06-21 | 2003-01-10 | Rohm Co Ltd | 半導体電子部品 |
| JP4727850B2 (ja) * | 2001-06-21 | 2011-07-20 | ローム株式会社 | 半導体電子部品 |
| JP2006066551A (ja) * | 2004-08-25 | 2006-03-09 | Renesas Technology Corp | 半導体装置の製造方法 |
| JP4565931B2 (ja) * | 2004-08-25 | 2010-10-20 | ルネサスエレクトロニクス株式会社 | 半導体装置の製造方法 |
| JP2010087294A (ja) * | 2008-09-30 | 2010-04-15 | Toshiba Corp | プリント回路板及びプリント回路板を備えた電子機器 |
| JP4560113B2 (ja) * | 2008-09-30 | 2010-10-13 | 株式会社東芝 | プリント回路板及びプリント回路板を備えた電子機器 |
| US7916496B2 (en) | 2008-09-30 | 2011-03-29 | Kabushiki Kaisha Toshiba | Printed circuit board and electronic apparatus having printed circuit board |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6324069B1 (en) | Chip package with molded underfill | |
| US6373142B1 (en) | Method of adding filler into a non-filled underfill system by using a highly filled fillet | |
| JPH09237806A (ja) | 半導体装置とその製造方法及びこの半導体装置を用いた実装構造体とその製造方法 | |
| JP2003007902A (ja) | 電子部品の実装基板及び実装構造 | |
| JP2907188B2 (ja) | 半導体装置、半導体装置の実装方法、および半導体装置の製造方法 | |
| JP2000260819A (ja) | 半導体装置の製造方法 | |
| KR0179644B1 (ko) | 반도체 칩 본딩방법 | |
| KR20020044577A (ko) | 개선된 플립-칩 결합 패키지 | |
| JPH10112478A (ja) | ボールグリッドアレイ半導体装置及びその実装方法 | |
| JP2004282042A (ja) | 半導体デバイスのアセンブリ法 | |
| JP3176028B2 (ja) | フリップチップ実装方法及びフリップチップ実装構造 | |
| JP3565092B2 (ja) | 半導体装置の製造方法 | |
| JPH1098077A (ja) | 半導体装置の製造方法 | |
| JP2005340450A (ja) | 半導体装置及びその製造方法、回路基板並びに電子機器 | |
| JPH10112476A (ja) | 半導体装置の製造方法 | |
| JP3708478B2 (ja) | 電子部品の実装方法 | |
| JP4324773B2 (ja) | 半導体装置の製造方法 | |
| JP3014577B2 (ja) | 半導体装置の製造方法 | |
| JP4200090B2 (ja) | 半導体装置の製造方法 | |
| JPH11111755A (ja) | 半導体装置の製造方法 | |
| JP2004063524A (ja) | 実装装置及びその実装方法若しくはプリント配線基板 | |
| JPH11274235A (ja) | 半導体装置およびその製造方法 | |
| JPH08241900A (ja) | フリップチップ実装体の樹脂封止方法 | |
| JP2000228424A (ja) | 半導体装置および半導体装置の製造方法 | |
| JPH0888464A (ja) | フリップチップ実装方法 |