JP2001326237A - 樹脂封止方法 - Google Patents
樹脂封止方法Info
- Publication number
- JP2001326237A JP2001326237A JP2000141916A JP2000141916A JP2001326237A JP 2001326237 A JP2001326237 A JP 2001326237A JP 2000141916 A JP2000141916 A JP 2000141916A JP 2000141916 A JP2000141916 A JP 2000141916A JP 2001326237 A JP2001326237 A JP 2001326237A
- Authority
- JP
- Japan
- Prior art keywords
- resin
- electronic component
- sealing
- mounting
- board
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
Landscapes
- Injection Moulding Of Plastics Or The Like (AREA)
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
- Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
Abstract
(57)【要約】
【課題】 電子部品が実装された実装基板を樹脂封止す
る場合に、端子接合部の信頼性や成形品質を高めた樹脂
封止方法を提供する。 【解決手段】 半導体パッケージ２を実装基板１に実装
した際に該半導体パッケージ２と実装基板１との間に形
成される隙間３に接着剤、エラストマー、絶縁樹脂など
の封止材４を充填した後、実装基板１をモールド金型で
クランプして半導体パッケージ２を樹脂封止する。
る場合に、端子接合部の信頼性や成形品質を高めた樹脂
封止方法を提供する。 【解決手段】 半導体パッケージ２を実装基板１に実装
した際に該半導体パッケージ２と実装基板１との間に形
成される隙間３に接着剤、エラストマー、絶縁樹脂など
の封止材４を充填した後、実装基板１をモールド金型で
クランプして半導体パッケージ２を樹脂封止する。
Description
【０００１】
【発明の属する利用分野】本発明は、半導体パッケージ
やベアチップなどの電子部品を実装基板に位置合わせし
て外部リードを基板側接合部にはんだにより接合するこ
とにより基板実装した後、該実装基板に実装された電子
部品の外部リードを含む外周を樹脂封止する樹脂封止方
法に関する。
やベアチップなどの電子部品を実装基板に位置合わせし
て外部リードを基板側接合部にはんだにより接合するこ
とにより基板実装した後、該実装基板に実装された電子
部品の外部リードを含む外周を樹脂封止する樹脂封止方
法に関する。
【０００２】
【従来の技術】例えば、車載用の電子部品の製造におい
て、ＤＩＰ（Ｄｕａｌ・Ｉｎｌｉｎｅ・Ｐａｃｋａｇ
ｅ）、ＳＯＰ（Ｓｍａｌｌ・Ｏｕｔｌｉｎｅ・Ｐａｃｋ
ａｇｅ）、ＳＯＪ（Ｓｍａｌｌ・Ｏｕｔｌｉｎｅ・Ｊ-
ｌｅａｄｅｄ・Ｐａｃｋａｇｅ）、ＱＦＰ（Ｑｕａｄ・
Ｆｌａｔ・Ｐａｃｋａｇｅ）などの半導体パッケージ、
ＢＧＡ（Ｂａｌｌ・Ｇｒｉｄ・Ａｒｒａｙ）タイプの半
導体パッケージ、更にはベアチップを基板実装した後、
これらの半導体パッケージやベアチップを含む基板面を
樹脂封止する方法が行われている（以下「オーバーモー
ルド」と言う）。このオーバーモールドは、基板実装さ
れた半導体パッケージやベアチップなどの電子部品を機
械的、熱的に保護したり、実装基板を補強したりするた
めに行われている。
て、ＤＩＰ（Ｄｕａｌ・Ｉｎｌｉｎｅ・Ｐａｃｋａｇ
ｅ）、ＳＯＰ（Ｓｍａｌｌ・Ｏｕｔｌｉｎｅ・Ｐａｃｋ
ａｇｅ）、ＳＯＪ（Ｓｍａｌｌ・Ｏｕｔｌｉｎｅ・Ｊ-
ｌｅａｄｅｄ・Ｐａｃｋａｇｅ）、ＱＦＰ（Ｑｕａｄ・
Ｆｌａｔ・Ｐａｃｋａｇｅ）などの半導体パッケージ、
ＢＧＡ（Ｂａｌｌ・Ｇｒｉｄ・Ａｒｒａｙ）タイプの半
導体パッケージ、更にはベアチップを基板実装した後、
これらの半導体パッケージやベアチップを含む基板面を
樹脂封止する方法が行われている（以下「オーバーモー
ルド」と言う）。このオーバーモールドは、基板実装さ
れた半導体パッケージやベアチップなどの電子部品を機
械的、熱的に保護したり、実装基板を補強したりするた
めに行われている。
【０００３】
【発明が解決しようとする課題】しかしながら、電子部
品を実装基板上に位置合わせして外部リードを基板側接
合部（ランド部）にはんだにより接合して基板実装した
後、この実装基板をモールド金型にクランプしてトラン
スファ成形すると、モールド金型の加熱温度は、はんだ
の融点温度（およそ１８３度）以下にもかかわらず、樹
脂の温度がはんだ融点温度以上に上昇してはんだを溶か
してしまうという不具合が生じている。また、溶融した
はんだがパッケージ樹脂部５８と樹脂との間に形成され
る間隙を低圧側となる内方に移動して固まり易いことが
判明している。
品を実装基板上に位置合わせして外部リードを基板側接
合部（ランド部）にはんだにより接合して基板実装した
後、この実装基板をモールド金型にクランプしてトラン
スファ成形すると、モールド金型の加熱温度は、はんだ
の融点温度（およそ１８３度）以下にもかかわらず、樹
脂の温度がはんだ融点温度以上に上昇してはんだを溶か
してしまうという不具合が生じている。また、溶融した
はんだがパッケージ樹脂部５８と樹脂との間に形成され
る間隙を低圧側となる内方に移動して固まり易いことが
判明している。
【０００４】このオーバーモールドにおいて生ずる不具
合について図８を参照して具体的に説明する。図８にお
いて、左半分は半導体パッケージ５１と実装基板５２と
の隙間５３に樹脂５４の充填が完了前の状態を示すもの
であり、右半分は樹脂５４を充填後の状態を示すもので
ある。
合について図８を参照して具体的に説明する。図８にお
いて、左半分は半導体パッケージ５１と実装基板５２と
の隙間５３に樹脂５４の充填が完了前の状態を示すもの
であり、右半分は樹脂５４を充填後の状態を示すもので
ある。
【０００５】半導体パッケージ５１を実装基板５２に位
置合わせして外部リード５５を基板側接合部５６にはん
だ５７により接合した後、実装基板５２はモールド金型
（図示せず）のキャビティ凹部に搬入され、樹脂タブレ
ットはポットに投入される。樹脂タブレットはモールド
金型（通常温度１８０度程度）より加熱されて溶融し始
める。このとき、樹脂の温度は急激に上がり、モールド
金型の表面温度は樹脂に吸熱される分だけわずかに下が
る。しかしながら、樹脂量に比べてモールド金型の重量
（比重）の方がはるかに大きく、更には、熱源であるヒ
ータの容量の方がはるかに大きいため、樹脂付近の金型
表面温度の低下は実際には解らない程度となる。溶融し
た樹脂５４は、モールド金型が型締めされるとプランジ
ャにより送り出される。樹脂５４が金型表面に形成され
た樹脂路を圧送りされる間に金型の温度と同じ温度まで
上昇して、溶融状態のまま金型ランナ・ゲートを通過し
てキャビティに充填される。このとき、樹脂５４が半導
体パッケージ５１と実装基板５２との隙間５３に進入し
て半導体パッケージ５１を含む基板面がオーバーモール
ドされる（図８左半分参照）。
置合わせして外部リード５５を基板側接合部５６にはん
だ５７により接合した後、実装基板５２はモールド金型
（図示せず）のキャビティ凹部に搬入され、樹脂タブレ
ットはポットに投入される。樹脂タブレットはモールド
金型（通常温度１８０度程度）より加熱されて溶融し始
める。このとき、樹脂の温度は急激に上がり、モールド
金型の表面温度は樹脂に吸熱される分だけわずかに下が
る。しかしながら、樹脂量に比べてモールド金型の重量
（比重）の方がはるかに大きく、更には、熱源であるヒ
ータの容量の方がはるかに大きいため、樹脂付近の金型
表面温度の低下は実際には解らない程度となる。溶融し
た樹脂５４は、モールド金型が型締めされるとプランジ
ャにより送り出される。樹脂５４が金型表面に形成され
た樹脂路を圧送りされる間に金型の温度と同じ温度まで
上昇して、溶融状態のまま金型ランナ・ゲートを通過し
てキャビティに充填される。このとき、樹脂５４が半導
体パッケージ５１と実装基板５２との隙間５３に進入し
て半導体パッケージ５１を含む基板面がオーバーモール
ドされる（図８左半分参照）。
【０００６】ところが、樹脂充填後、しばらくすると樹
脂５４の硬化が始まる。硬化はモールド金型より多くの
熱量をもらった先頭側の樹脂５４より始まる。樹脂５４
の硬化が始めると、硬化反応熱が発生するため樹脂温度
は金型温度（１８０度）を徐々に超えてはんだ接合部に
あるはんだ５７を溶かすほどの温度に上昇する。更に硬
化が進むと、樹脂５４がシュリンクするため、境界面で
剥離が起こる場合がある。ここでは、外部リード５５と
樹脂５４との間及びパッケージ樹脂部５８とオーバーモ
ールド用樹脂５４との間に僅かな間隙５９が生じる。こ
の間隙５９に溶融したはんだ５７が毛細管現象により移
動し始め、本来あるべき外部リード５５のはんだ接合部
よりパッケージ樹脂部５８の側面及び底面部などに移動
する（図８右半分参照）。
脂５４の硬化が始まる。硬化はモールド金型より多くの
熱量をもらった先頭側の樹脂５４より始まる。樹脂５４
の硬化が始めると、硬化反応熱が発生するため樹脂温度
は金型温度（１８０度）を徐々に超えてはんだ接合部に
あるはんだ５７を溶かすほどの温度に上昇する。更に硬
化が進むと、樹脂５４がシュリンクするため、境界面で
剥離が起こる場合がある。ここでは、外部リード５５と
樹脂５４との間及びパッケージ樹脂部５８とオーバーモ
ールド用樹脂５４との間に僅かな間隙５９が生じる。こ
の間隙５９に溶融したはんだ５７が毛細管現象により移
動し始め、本来あるべき外部リード５５のはんだ接合部
よりパッケージ樹脂部５８の側面及び底面部などに移動
する（図８右半分参照）。
【０００７】この結果、半導体パッケージ５１の外部リ
ード５７の接合部に空洞６０が生じて接合強度が低下し
たり、接続不良が生じたりするうえに、移動したはんだ
５７による回路のショートや回路特性が出し難い等の問
題が生じて、不良品の発生率が高まるという問題点が発
生した。
ード５７の接合部に空洞６０が生じて接合強度が低下し
たり、接続不良が生じたりするうえに、移動したはんだ
５７による回路のショートや回路特性が出し難い等の問
題が生じて、不良品の発生率が高まるという問題点が発
生した。
【０００８】本発明の目的は、上記従来技術の課題を解
決し、電子部品が実装された実装基板を樹脂封止する場
合に、端子接合部の信頼性や成形品質を高めた樹脂封止
方法を提供することにある。
決し、電子部品が実装された実装基板を樹脂封止する場
合に、端子接合部の信頼性や成形品質を高めた樹脂封止
方法を提供することにある。
【０００９】
【課題を解決するための手段】上記課題を解決するた
め、本発明は次の構成を備える。即ち、外部リードを基
板側接合部にはんだにより接合することにより電子部品
を基板実装した後、該電子部品の外部リードを含む外周
を樹脂封止する樹脂封止方法において、電子部品を実装
基板に実装した際に該電子部品と実装基板との間に形成
される隙間に接着剤、エラストマー、絶縁樹脂などの封
止材を充填した後、実装基板をモールド金型でクランプ
して電子部品を樹脂封止することを特徴とする。
め、本発明は次の構成を備える。即ち、外部リードを基
板側接合部にはんだにより接合することにより電子部品
を基板実装した後、該電子部品の外部リードを含む外周
を樹脂封止する樹脂封止方法において、電子部品を実装
基板に実装した際に該電子部品と実装基板との間に形成
される隙間に接着剤、エラストマー、絶縁樹脂などの封
止材を充填した後、実装基板をモールド金型でクランプ
して電子部品を樹脂封止することを特徴とする。
【００１０】また、封止材は電子部品より延出した外部
リードによって囲まれた内側の領域全体まで充填しても
良く、また封止材は電子部品より延出した外部リードの
先端と基板側接続部以外の該外部リードを含む領域まで
充填しても良い。また、基板実装された電子部品を樹脂
封止する樹脂量を減少させて樹脂封止するようにしても
良い。この場合には、電子部品のはんだ接合部の樹脂厚
を薄くなるように樹脂封止するのが好ましい。また、は
んだが溶融しないように金型ヒータにより加熱される樹
脂及び金型温度を抑制制御して樹脂封止することを特徴
とする。また、実装基板の片面又は両面に電子部品が搭
載されており、該電子部品が搭載された実装基板の片面
全体又は両面全体のいずれを樹脂封止しても良い。
リードによって囲まれた内側の領域全体まで充填しても
良く、また封止材は電子部品より延出した外部リードの
先端と基板側接続部以外の該外部リードを含む領域まで
充填しても良い。また、基板実装された電子部品を樹脂
封止する樹脂量を減少させて樹脂封止するようにしても
良い。この場合には、電子部品のはんだ接合部の樹脂厚
を薄くなるように樹脂封止するのが好ましい。また、は
んだが溶融しないように金型ヒータにより加熱される樹
脂及び金型温度を抑制制御して樹脂封止することを特徴
とする。また、実装基板の片面又は両面に電子部品が搭
載されており、該電子部品が搭載された実装基板の片面
全体又は両面全体のいずれを樹脂封止しても良い。
【００１１】
【発明の実施の形態】以下、本発明に係る樹脂封止方法
の好適な実施の形態について添付図面と共に詳述する。 [第１実施例]本実施例は、電子部品を基板に接合するは
んだが溶融しても溶融したはんだの移動空間を無くすた
め、基板実装された電子部品と実装基板との隙間に予め
封止材を充填するようにしたものである。図１（ａ）
（ｂ）〜図３（ａ）（ｂ）は実装基板と半導体パッケー
ジとの間に封止材を充填した状態を示す上視図及び正面
図、図４（ａ）（ｂ）及び図５（ａ）（ｂ）は樹脂封止
前後の実装基板の上視図及び正面図である。
の好適な実施の形態について添付図面と共に詳述する。 [第１実施例]本実施例は、電子部品を基板に接合するは
んだが溶融しても溶融したはんだの移動空間を無くすた
め、基板実装された電子部品と実装基板との隙間に予め
封止材を充填するようにしたものである。図１（ａ）
（ｂ）〜図３（ａ）（ｂ）は実装基板と半導体パッケー
ジとの間に封止材を充填した状態を示す上視図及び正面
図、図４（ａ）（ｂ）及び図５（ａ）（ｂ）は樹脂封止
前後の実装基板の上視図及び正面図である。
【００１２】図４（ａ）（ｂ）において、本実施例で樹
脂封止される実装基板について説明する。１は実装基板
であり両面に配線パターンが形成された回路基板が用い
られる。この実装基板１の両面には、配線パターンに接
続する基板側接合部（ランド部）が保護膜層（ソルダレ
ジスト層）より露出形成されている。実装基板１の一端
側には、電子機器に搭載して電気的に接続可能な基板端
子１ａが形成されている。半導体パッケージ２は実装基
板１の片面又は両面に搭載されており、外部接続端子
（外部リード、はんだボール）５が基板側接合部にはん
だを介して接合されている。半導体パッケージ２の一例
としては、ＤＩＰ、ＳＯＰ、ＳＯＪ、ＱＦＰなどの半導
体パッケージ２ａ、ＢＧＡタイプの半導体パッケージ２
ｂ、チップサイズパッケージ（図示せず）などが搭載さ
れ、更には抵抗、コンデンサやベアチップ（図示せず）
なども搭載される。
脂封止される実装基板について説明する。１は実装基板
であり両面に配線パターンが形成された回路基板が用い
られる。この実装基板１の両面には、配線パターンに接
続する基板側接合部（ランド部）が保護膜層（ソルダレ
ジスト層）より露出形成されている。実装基板１の一端
側には、電子機器に搭載して電気的に接続可能な基板端
子１ａが形成されている。半導体パッケージ２は実装基
板１の片面又は両面に搭載されており、外部接続端子
（外部リード、はんだボール）５が基板側接合部にはん
だを介して接合されている。半導体パッケージ２の一例
としては、ＤＩＰ、ＳＯＰ、ＳＯＪ、ＱＦＰなどの半導
体パッケージ２ａ、ＢＧＡタイプの半導体パッケージ２
ｂ、チップサイズパッケージ（図示せず）などが搭載さ
れ、更には抵抗、コンデンサやベアチップ（図示せず）
なども搭載される。
【００１３】図１（ａ）（ｂ）〜図３（ａ）（ｂ）にお
いて、実装基板１の両面に半導体パッケージ２を位置合
わせして外部接続端子５を基板側接合部にはんだを介し
て接合する。そして、半導体パッケージ２と実装基板１
との隙間３に、接着剤、絶縁樹脂又はエラストマーなど
の封止材４を充填しておく。この封止材４の充填方法
は、トランスファ成形法やポッティング法によって封止
樹脂を充填しても良く、或いは半導体パッケージ２を基
板実装する際に、例えばスタッドバンプなどをエラスト
マーを挿通させて基板実装し、はんだリフローにより密
着させても良い。更には端子部分のみをシリコンボンド
で予め樹脂成形しておいても良い。
いて、実装基板１の両面に半導体パッケージ２を位置合
わせして外部接続端子５を基板側接合部にはんだを介し
て接合する。そして、半導体パッケージ２と実装基板１
との隙間３に、接着剤、絶縁樹脂又はエラストマーなど
の封止材４を充填しておく。この封止材４の充填方法
は、トランスファ成形法やポッティング法によって封止
樹脂を充填しても良く、或いは半導体パッケージ２を基
板実装する際に、例えばスタッドバンプなどをエラスト
マーを挿通させて基板実装し、はんだリフローにより密
着させても良い。更には端子部分のみをシリコンボンド
で予め樹脂成形しておいても良い。
【００１４】また、封止材４の充填エリアは、図１
（ａ）（ｂ）に示すように、半導体パッケージ２と実装
基板１との隙間３のみに充填しておく場合、図２（ａ）
（ｂ）に示すように、半導体パッケージ２と実装基板１
との隙間３及び半導体パッケージ２より延出した外部リ
ード５によって囲まれた内側の領域全体まで充填してお
く場合、更には図３（ａ）（ｂ）に示すように、半導体
パッケージ２と実装基板１との隙間３及び半導体パッケ
ージ２より延出した外部リード５の先端と基板側接続部
以外の該外部リード５を含む領域まで充填しておく場合
のいずれを採用しても良い。このように、半導体パッケ
ージ２と実装基板１との隙間３へはんだが移動する空間
を無くすことにより、基板実装された半導体パッケージ
２を樹脂封止する際のはんだの移動を抑制することがで
きる。
（ａ）（ｂ）に示すように、半導体パッケージ２と実装
基板１との隙間３のみに充填しておく場合、図２（ａ）
（ｂ）に示すように、半導体パッケージ２と実装基板１
との隙間３及び半導体パッケージ２より延出した外部リ
ード５によって囲まれた内側の領域全体まで充填してお
く場合、更には図３（ａ）（ｂ）に示すように、半導体
パッケージ２と実装基板１との隙間３及び半導体パッケ
ージ２より延出した外部リード５の先端と基板側接続部
以外の該外部リード５を含む領域まで充填しておく場合
のいずれを採用しても良い。このように、半導体パッケ
ージ２と実装基板１との隙間３へはんだが移動する空間
を無くすことにより、基板実装された半導体パッケージ
２を樹脂封止する際のはんだの移動を抑制することがで
きる。
【００１５】上記封止材４が充填された実装基板１を公
知のトランスファ成形装置に備えたモールド金型に搬入
して樹脂封止する。図４（ａ）（ｂ）において、実装基
板１の両面を樹脂封止する場合には、金型ゲート６は基
板端部に位置合わせして形成されている。図示しないポ
ットより封止樹脂７が圧送されて実装基板１の両面が樹
脂封止される。樹脂封止後の状態を図５（ａ）（ｂ）に
示す。
知のトランスファ成形装置に備えたモールド金型に搬入
して樹脂封止する。図４（ａ）（ｂ）において、実装基
板１の両面を樹脂封止する場合には、金型ゲート６は基
板端部に位置合わせして形成されている。図示しないポ
ットより封止樹脂７が圧送されて実装基板１の両面が樹
脂封止される。樹脂封止後の状態を図５（ａ）（ｂ）に
示す。
【００１６】このとき、半導体パッケージ２と実装基板
１との隙間３には、予め封止材４が充填されているの
で、外部リード５の接合部のはんだが樹脂圧が低圧側と
なる隙間３に向かって流れ出すことはなく、はんだ流れ
量を減少若しくは無くして外部リード５の接合不良やは
んだ流れによる回路のショートなどの不具合を防止で
き、不良品の発生率を低減して歩留まりを向上させるこ
とができる。また、狭い隙間３を封止樹脂７が流れるこ
とが無いため、ボイドの発生も抑制でき、成形品質を向
上させることができる。
１との隙間３には、予め封止材４が充填されているの
で、外部リード５の接合部のはんだが樹脂圧が低圧側と
なる隙間３に向かって流れ出すことはなく、はんだ流れ
量を減少若しくは無くして外部リード５の接合不良やは
んだ流れによる回路のショートなどの不具合を防止で
き、不良品の発生率を低減して歩留まりを向上させるこ
とができる。また、狭い隙間３を封止樹脂７が流れるこ
とが無いため、ボイドの発生も抑制でき、成形品質を向
上させることができる。
【００１７】[第２実施例]外部リード５のはんだ接合部
を高温はんだ（固相線温度２６８度以上のはんだ）にす
る方法も考えられるが、高温はんだにするためには、基
板に表面実装などの半導体を接合するための通常のはん
だリフロー（通常の共晶はんだの固相線温度１８３度）
を変える必要があり、他の半導体部品などの接合信頼性
に影響がでてくる場合があるので採用し難い。
を高温はんだ（固相線温度２６８度以上のはんだ）にす
る方法も考えられるが、高温はんだにするためには、基
板に表面実装などの半導体を接合するための通常のはん
だリフロー（通常の共晶はんだの固相線温度１８３度）
を変える必要があり、他の半導体部品などの接合信頼性
に影響がでてくる場合があるので採用し難い。
【００１８】そこで、封止樹脂７の硬化反応熱が発生し
ても、発熱量がはんだ溶融に至らないように樹脂の容積
を減少させて封止しても良い。具体的には、モールド金
型のキャビティ凹部を半導体パッケージ２やベアチップ
に対応して形成してオーバーモールドすることにより封
止樹脂７の樹脂量（容積）を減らしたり、はんだ接続部
の樹脂厚を薄くなるように樹脂封止しても良い（図６、
図７参照）。図６（ａ）（ｂ）は、半導体パッケージ２
ａ、２ｂの表面や半導体チップの表面を露出させてオー
バーモールドした実施例を示すものである。また、図７
（ａ）（ｂ）は実装基板１に実装される半導体パッケー
ジ２ａ、２ｂや半導体チップの形態に応じてキャビティ
凹部が形成されたモールド金型を用いてオーバーモール
ドした実施例を示すものである。尚、低温成形用樹脂
（約１６５度以下）を使用して樹脂封止する方法もある
が、基板実装された電子部品の使用温度が高くなるよう
な場合には信頼性が低下するため、好ましくない。
ても、発熱量がはんだ溶融に至らないように樹脂の容積
を減少させて封止しても良い。具体的には、モールド金
型のキャビティ凹部を半導体パッケージ２やベアチップ
に対応して形成してオーバーモールドすることにより封
止樹脂７の樹脂量（容積）を減らしたり、はんだ接続部
の樹脂厚を薄くなるように樹脂封止しても良い（図６、
図７参照）。図６（ａ）（ｂ）は、半導体パッケージ２
ａ、２ｂの表面や半導体チップの表面を露出させてオー
バーモールドした実施例を示すものである。また、図７
（ａ）（ｂ）は実装基板１に実装される半導体パッケー
ジ２ａ、２ｂや半導体チップの形態に応じてキャビティ
凹部が形成されたモールド金型を用いてオーバーモール
ドした実施例を示すものである。尚、低温成形用樹脂
（約１６５度以下）を使用して樹脂封止する方法もある
が、基板実装された電子部品の使用温度が高くなるよう
な場合には信頼性が低下するため、好ましくない。
【００１９】また、はんだが溶融しないように樹脂及び
金型温度を制御するようにしても良い。具体的には、キ
ャビティへ樹脂注入後、封止樹脂７の硬化が始まる時間
を考慮してタイマー制御により金型ヒータの加熱量を抑
えるか金型ヒータへの通電を遮断して樹脂及び金型温度
を抑制制御する。また、封止樹脂７に近接したキャビテ
ィ凹部に温度センサを設けて、該温度センサの検出温度
により金型ヒータの加熱量を調整して樹脂及び金型温度
を抑制制御するようにしても良い。
金型温度を制御するようにしても良い。具体的には、キ
ャビティへ樹脂注入後、封止樹脂７の硬化が始まる時間
を考慮してタイマー制御により金型ヒータの加熱量を抑
えるか金型ヒータへの通電を遮断して樹脂及び金型温度
を抑制制御する。また、封止樹脂７に近接したキャビテ
ィ凹部に温度センサを設けて、該温度センサの検出温度
により金型ヒータの加熱量を調整して樹脂及び金型温度
を抑制制御するようにしても良い。
【００２０】上記樹脂封止方法によれば、半導体パッケ
ージ２やベアチップなどの電子部品を実装基板１に搭載
する際に、封止樹脂７の温度がはんだ溶融温度より低い
温度でオーバーモールドできるので、はんだ流れが生ず
るおそれが無い。
ージ２やベアチップなどの電子部品を実装基板１に搭載
する際に、封止樹脂７の温度がはんだ溶融温度より低い
温度でオーバーモールドできるので、はんだ流れが生ず
るおそれが無い。
【００２１】本発明の好適な実施例について種々述べて
きたが、本発明は上述の実施例に限定されるのではな
く、例えば実装基板１に搭載される電子部品は任意であ
り、封止材４の材質も任意である。また、樹脂注入時の
温度制御も封止樹脂７の種類によって様々な温度に設定
しても良く、実装基板１は両面モールドする場合に限ら
ず片面モールドする場合にも適用可能である等、発明の
精神を逸脱しない範囲で多くの改変を施し得るのはもち
ろんである。
きたが、本発明は上述の実施例に限定されるのではな
く、例えば実装基板１に搭載される電子部品は任意であ
り、封止材４の材質も任意である。また、樹脂注入時の
温度制御も封止樹脂７の種類によって様々な温度に設定
しても良く、実装基板１は両面モールドする場合に限ら
ず片面モールドする場合にも適用可能である等、発明の
精神を逸脱しない範囲で多くの改変を施し得るのはもち
ろんである。
【００２２】
【発明の効果】本発明に係る、樹脂封止方法を用いる
と、電子部品と実装基板との隙間には、予め封止材が充
填されているので、樹脂封止する際に外部リードの接合
部のはんだが樹脂圧が低圧側となる隙間に向かって流れ
出すことはなく、はんだ流れ量を減少若しくは無くして
外部リードの接合不良やはんだ流れによる回路のショー
トなどの不具合を防止でき、不良品の発生率を低減して
歩留まりを向上させることができる。また、狭い隙間を
封止樹脂が流れることが無いため、ボイドの発生も抑制
でき、成形品質を向上させることができる。また、封止
樹脂に硬化反応熱が発生しても、はんだ溶融が無いよう
樹脂量を減らして樹脂封止したり、外部リード接合部の
樹脂厚を薄くすることによっても、該接合部のはんだ流
れを抑制することができる。また、オーバーモールドす
る際にはんだが溶融しないように金型ヒータにより加熱
される樹脂及び金型温度を抑制制御して樹脂封止するこ
とにより、外部リードを基板側接合部に接合するはんだ
が溶融して流れることを防止できる。
と、電子部品と実装基板との隙間には、予め封止材が充
填されているので、樹脂封止する際に外部リードの接合
部のはんだが樹脂圧が低圧側となる隙間に向かって流れ
出すことはなく、はんだ流れ量を減少若しくは無くして
外部リードの接合不良やはんだ流れによる回路のショー
トなどの不具合を防止でき、不良品の発生率を低減して
歩留まりを向上させることができる。また、狭い隙間を
封止樹脂が流れることが無いため、ボイドの発生も抑制
でき、成形品質を向上させることができる。また、封止
樹脂に硬化反応熱が発生しても、はんだ溶融が無いよう
樹脂量を減らして樹脂封止したり、外部リード接合部の
樹脂厚を薄くすることによっても、該接合部のはんだ流
れを抑制することができる。また、オーバーモールドす
る際にはんだが溶融しないように金型ヒータにより加熱
される樹脂及び金型温度を抑制制御して樹脂封止するこ
とにより、外部リードを基板側接合部に接合するはんだ
が溶融して流れることを防止できる。
【図１】第１実施例に係る実装基板と半導体パッケージ
との間に封止材を充填した状態を示す説明図である。
との間に封止材を充填した状態を示す説明図である。
【図２】第１実施例に係る実装基板と半導体パッケージ
との間に封止材を充填した状態を示す説明図である。
との間に封止材を充填した状態を示す説明図である。
【図３】第１実施例に係る実装基板と半導体パッケージ
との間に封止材を充填した状態を示す説明図である。
との間に封止材を充填した状態を示す説明図である。
【図４】オーバーモールド前の実装基板の上視図及び正
面図である。
面図である。
【図５】オーバーモールド後の実装基板の上視図及び正
面図である。
面図である。
【図６】第２実施例に係るオーバーモールド後の実装基
板の上視図及び正面図である。
板の上視図及び正面図である。
【図７】第２実施例に係るオーバーモールド後の実装基
板の上視図及び正面図である。
板の上視図及び正面図である。
【図８】従来の半導体パッケージをオーバーモールドす
る際の樹脂充填完了前後の状態を示す説明図である。
る際の樹脂充填完了前後の状態を示す説明図である。
１ 実装基板 ２ 半導体パッケージ ３ 隙間 ４ 封止材 ５ 外部リード ６ 金型ゲート ７ 封止樹脂
フロントページの続き (51)Int.Cl.7 識別記号 ＦＩ テーマコート゛(参考） Ｈ０１Ｌ 23/31 Ｂ２９Ｌ 31:34 25/16 Ｈ０１Ｌ 23/30 Ｂ // Ｂ２９Ｌ 31:34
Claims (7)
- 【請求項１】 外部リードを基板側接合部にはんだによ
り接合することにより電子部品を基板実装した後、該電
子部品の外部リードを含む外周を樹脂封止する樹脂封止
方法において、 前記電子部品を実装基板に実装した際に該電子部品と実
装基板との間に形成される隙間に接着剤、エラストマ
ー、絶縁樹脂などの封止材を充填した後、前記実装基板
をモールド金型でクランプして前記電子部品を樹脂封止
することを特徴とする樹脂封止方法。 - 【請求項２】 前記封止材は前記電子部品より延出した
外部リードによって囲まれた内側の領域全体まで充填す
ることを特徴とする請求項１記載の樹脂封止方法。 - 【請求項３】 前記封止材は前記電子部品より延出した
外部リードの先端と基板側接続部以外の該外部リードを
含む領域まで充填することを特徴とする請求項１記載の
樹脂封止方法。 - 【請求項４】 基板実装された前記電子部品を樹脂封止
する樹脂量を減少させて樹脂封止することを特徴とする
請求項１記載の樹脂封止方法。 - 【請求項５】 前記電子部品のはんだ接合部の樹脂厚を
薄くなるように樹脂封止することを特徴とする請求項４
記載の樹脂封止方法。 - 【請求項６】 外部リードを基板側接合部にはんだによ
り接合することにより電子部品を基板実装した後、該電
子部品の外部リードを含む外周を樹脂封止する樹脂封止
方法において、 前記はんだが溶融しないように金型ヒータにより加熱さ
れる樹脂及び金型温度を抑制制御して樹脂封止すること
を特徴とする樹脂封止方法。 - 【請求項７】 前記実装基板の片面又は両面に前記電子
部品が搭載されており、該電子部品が搭載された前記実
装基板の片面全体又は両面全体を樹脂封止することを特
徴とする請求項１、２、３、４、５又は請求項６記載の
樹脂封止方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000141916A JP2001326237A (ja) | 2000-05-15 | 2000-05-15 | 樹脂封止方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000141916A JP2001326237A (ja) | 2000-05-15 | 2000-05-15 | 樹脂封止方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2001326237A true JP2001326237A (ja) | 2001-11-22 |
Family
ID=18648967
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000141916A Pending JP2001326237A (ja) | 2000-05-15 | 2000-05-15 | 樹脂封止方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2001326237A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008300588A (ja) * | 2007-05-31 | 2008-12-11 | Renesas Technology Corp | 電子装置及びその製造方法 |
| JP2009088351A (ja) * | 2007-10-01 | 2009-04-23 | Denso Corp | 電子回路装置の製造方法および電子回路装置 |
| CN113748510A (zh) * | 2019-06-24 | 2021-12-03 | 株式会社村田制作所 | 电子模块 |
-
2000
- 2000-05-15 JP JP2000141916A patent/JP2001326237A/ja active Pending
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008300588A (ja) * | 2007-05-31 | 2008-12-11 | Renesas Technology Corp | 電子装置及びその製造方法 |
| JP2009088351A (ja) * | 2007-10-01 | 2009-04-23 | Denso Corp | 電子回路装置の製造方法および電子回路装置 |
| KR101006666B1 (ko) | 2007-10-01 | 2011-01-10 | 가부시키가이샤 덴소 | 전자 회로 장치 및 이의 제조 방법 |
| US8300419B2 (en) | 2007-10-01 | 2012-10-30 | Denso Corporation | Electronic circuit device and method of making the same |
| CN101404863B (zh) * | 2007-10-01 | 2015-04-15 | 株式会社电装 | 电子电路器件及其制造方法 |
| CN113748510A (zh) * | 2019-06-24 | 2021-12-03 | 株式会社村田制作所 | 电子模块 |
| CN113748510B (zh) * | 2019-06-24 | 2024-03-08 | 株式会社村田制作所 | 电子模块 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6693349B2 (en) | Semiconductor chip package having a leadframe with a footprint of about the same size as the chip | |
| US6001672A (en) | Method for transfer molding encapsulation of a semiconductor die with attached heat sink | |
| US20060290008A1 (en) | SMT passive device noflow underfill methodology and structure | |
| JP2004530307A (ja) | チップのリードフレーム | |
| JPH1064932A (ja) | 集積回路のパッケージング方法 | |
| US20020089836A1 (en) | Injection molded underfill package and method of assembly | |
| JP3281859B2 (ja) | 混成集積回路装置の製造方法 | |
| JP2001144230A (ja) | 半導体装置及びその製造方法 | |
| KR100343150B1 (ko) | 금속터미널을구비하는전력반도체모쥴,전력반도체모쥴의금속터미널제조방법및전력반도체모쥴의제조방법 | |
| JP2001326237A (ja) | 樹脂封止方法 | |
| KR100674501B1 (ko) | 플립 칩 본딩 기술을 이용한 반도체 칩 실장 방법 | |
| JPH1084055A (ja) | 半導体装置及びその製造方法 | |
| TW202240803A (zh) | 半導體覆晶封裝結構及方法 | |
| JPH06232207A (ja) | 半導体装置の封止方法と封止構造 | |
| JPH06232208A (ja) | 半導体装置の封止方法と封止構造 | |
| JPH0794674A (ja) | 半導体装置およびその製造方法 | |
| WO1995032520A1 (en) | Electronic device package and its manufacture | |
| JPH11345815A (ja) | 電子部品の製造方法、電子部品の製造装置、および電子部品 | |
| JP2005191229A (ja) | 半導体装置の製造方法 | |
| JPH0845976A (ja) | 電子素子パッケージおよびその製造方法 | |
| KR20030012503A (ko) | 반도체 패캐이지를 위한 패캐이징 방법 | |
| JPH03242944A (ja) | 半導体装置の封止方法 | |
| JPH07115102A (ja) | 封止型半導体装置およびその製造方法 | |
| JP2003174051A (ja) | 半導体装置及び半導体装置の製造方法 | |
| KR20000013584U (ko) | 이·피·비·지·에이 패키지구조 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20070315 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20071010 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090728 |
|
| A02 | Decision of refusal |
Effective date: 20091124 Free format text: JAPANESE INTERMEDIATE CODE: A02 |