TWI782939B - 具有整合式被動構件的接合結構 - Google Patents

具有整合式被動構件的接合結構 Download PDF

Info

Publication number
TWI782939B
TWI782939B TW106146265A TW106146265A TWI782939B TW I782939 B TWI782939 B TW I782939B TW 106146265 A TW106146265 A TW 106146265A TW 106146265 A TW106146265 A TW 106146265A TW I782939 B TWI782939 B TW I782939B
Authority
TW
Taiwan
Prior art keywords
capacitor
insulating
insulating substrate
passive
terminal
Prior art date
Application number
TW106146265A
Other languages
English (en)
Other versions
TW201841336A (zh
Inventor
貝高森 哈巴
伊利亞 莫海默德
拉杰詡 卡特卡
加百列Ｚ 古發拉
賈維爾Ａ 迪拉克魯茲
少武 黃
蘿拉 威爾 麥卡雷米
Original Assignee
美商英帆薩斯邦德科技有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 美商英帆薩斯邦德科技有限公司 filed Critical 美商英帆薩斯邦德科技有限公司
Publication of TW201841336A publication Critical patent/TW201841336A/zh
Application granted granted Critical
Publication of TWI782939B publication Critical patent/TWI782939B/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G2/00—Details of capacitors not covered by a single one of groups H01G4/00-H01G11/00
    • H01G2/02—Mountings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/018—Dielectrics
    • H01G4/06—Solid dielectrics
    • H01G4/08—Inorganic dielectrics
    • H01G4/12—Ceramic dielectrics
    • H01G4/1209—Ceramic dielectrics characterised by the ceramic dielectric material
    • H01G4/1236—Ceramic dielectrics characterised by the ceramic dielectric material based on zirconium oxides or zirconates
    • H01G4/1245—Ceramic dielectrics characterised by the ceramic dielectric material based on zirconium oxides or zirconates containing also titanates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/228—Terminals
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/30—Stacked capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/40—Structural combinations of fixed capacitors with other electric elements, the structure mainly consisting of a capacitor, e.g. RC combinations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49822—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5222—Capacitive arrangements or effects of, or between wiring layers
    • H01L23/5223—Capacitor integral with wiring layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/07—Structure, shape, material or disposition of the bonding areas after the connecting process
    • H01L24/08—Structure, shape, material or disposition of the bonding areas after the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/38—Multiple capacitors, i.e. structural combinations of fixed capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
    • H01L2223/64—Impedance arrangements
    • H01L2223/66—High-frequency adaptations
    • H01L2223/6661—High-frequency adaptations for passive devices
    • H01L2223/6666—High-frequency adaptations for passive devices for decoupling, e.g. bypass capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
    • H01L2223/64—Impedance arrangements
    • H01L2223/66—High-frequency adaptations
    • H01L2223/6661—High-frequency adaptations for passive devices
    • H01L2223/6672—High-frequency adaptations for passive devices for integrated passive components, e.g. semiconductor device with passive components only
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/03—Manufacturing methods
    • H01L2224/038—Post-treatment of the bonding area
    • H01L2224/0383—Reworking, e.g. shaping
    • H01L2224/03845—Chemical mechanical polishing [CMP]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05005—Structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/0501—Shape
    • H01L2224/05016—Shape in side view
    • H01L2224/05017—Shape in side view comprising protrusions or indentations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05556—Shape in side view
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05567—Disposition the external layer being at least partially embedded in the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05575—Plural external layers
    • H01L2224/05576—Plural external layers being mutually engaged together, e.g. through inserts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05647—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/05686—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/07—Structure, shape, material or disposition of the bonding areas after the connecting process
    • H01L2224/08—Structure, shape, material or disposition of the bonding areas after the connecting process of an individual bonding area
    • H01L2224/0805—Shape
    • H01L2224/0807—Shape of bonding interfaces, e.g. interlocking features
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/07—Structure, shape, material or disposition of the bonding areas after the connecting process
    • H01L2224/08—Structure, shape, material or disposition of the bonding areas after the connecting process of an individual bonding area
    • H01L2224/081—Disposition
    • H01L2224/0812—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/08151—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding the bonding area connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/08221—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding the bonding area connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/08265—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding the bonding area connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being a discrete passive component
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16265—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being a discrete passive component
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32265—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being a discrete passive component
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/80001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by connecting a bonding area directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/802—Applying energy for connecting
    • H01L2224/80201—Compression bonding
    • H01L2224/80203—Thermocompression bonding, e.g. diffusion bonding, pressure joining, thermocompression welding or solid-state welding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/80001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by connecting a bonding area directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/808—Bonding techniques
    • H01L2224/80894—Direct bonding, i.e. joining surfaces by means of intermolecular attracting interactions at their interfaces, e.g. covalent bonds, van der Waals forces
    • H01L2224/80895—Direct bonding, i.e. joining surfaces by means of intermolecular attracting interactions at their interfaces, e.g. covalent bonds, van der Waals forces between electrically conductive surfaces, e.g. copper-copper direct bonding, surface activated bonding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/80001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by connecting a bonding area directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/808—Bonding techniques
    • H01L2224/80894—Direct bonding, i.e. joining surfaces by means of intermolecular attracting interactions at their interfaces, e.g. covalent bonds, van der Waals forces
    • H01L2224/80896—Direct bonding, i.e. joining surfaces by means of intermolecular attracting interactions at their interfaces, e.g. covalent bonds, van der Waals forces between electrically insulating surfaces, e.g. oxide or nitride layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/80001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by connecting a bonding area directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/80909—Post-treatment of the bonding area
    • H01L2224/80948—Thermal treatments, e.g. annealing, controlled cooling
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/66—High-frequency adaptations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/19011—Structure including integrated passive components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19041—Component type being a capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19102—Disposition of discrete passive components in a stacked assembly with the semiconductor or solid state device
    • H01L2924/19103—Disposition of discrete passive components in a stacked assembly with the semiconductor or solid state device interposed between the semiconductor or solid-state device and the die mounting substrate, i.e. chip-on-passive
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0216—Reduction of cross-talk, noise or electromagnetic interference
    • H05K1/023—Reduction of cross-talk, noise or electromagnetic interference using auxiliary mounted passive components or auxiliary substances
    • H05K1/0231—Capacitors or dielectric substances
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/182—Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
    • H05K1/185—Components encapsulated in the insulating substrate of the printed circuit or incorporated in internal layers of a multilayer circuit
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10007—Types of components
    • H05K2201/10015—Non-printed capacitor

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Inorganic Chemistry (AREA)
  • Geometry (AREA)
  • Electromagnetism (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Ceramic Capacitors (AREA)
  • Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
  • Wire Bonding (AREA)
  • Materials Engineering (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)
  • Laminated Bodies (AREA)

Abstract

在各種具體實例中，揭示一種接合結構。該接合結構可包括一元件及一被動電子構件，該被動電子構件具有接合至該元件之一第一表面及與該第一表面相對之一第二表面。該被動電子構件可包含：一第一陽極端子，其接合至該元件之一對應的第二陽極端子；及一第一陰極端子，其接合至該元件之一對應的第二陰極端子。該第一陽極端子及該第一陰極端子可安置於該被動電子構件之該第一表面上。

Description

具有整合式被動構件的接合結構 〔對相關申請案之交叉參考〕
本申請案主張2016年12月29日申請之美國臨時專利申請案第62/440,161號及2017年6月12日申請之美國臨時專利申請案第62/518,472號的優先權，該等申請案中之每一者的全部內容以全文引用之方式且出於所有目的而併入本文中。
本申請案亦涉及2017年2月7日申請之美國專利申請案第15/426,942號，該申請案以全文引用之方式且出於所有目的而併入本文中。
本領域係關於具有整合式被動構件的接合結構。
諸如電容器、電阻器及電感器之被動電子構件在電子系統中起重要的作用。舉例而言，被動構件有助於使信號平滑且提高系統之主動裝置的效能。由於被動構件佔用積體裝置晶粒、封裝及/或系統板上之寶貴空間，因此以高效方式併有被動構件可具有挑戰性。因此，仍持續需要被動電子構件至電子系統中之改良併入。
本發明的態樣提供一種微電子裝置，其包含：一第一絕緣基板；一電容器，其具有一第一表面及與該第一表面相對之一第二表面，該電容器之該第一表面機械地耦接至該第一絕緣基板；一第二絕緣基板，該電容器之該第 二表面機械地耦接至該第二絕緣基板，使得該電容器安置於該第一絕緣基板與該第二絕緣基板之間；一絕緣元件，其安置於該第一絕緣基板與該第二絕緣基板之間；及一第一互連件，其延伸貫穿該第一絕緣基板以電連接至該電容器之一第一端子。
本發明的另一態樣提供一種接合結構，其包含微電子裝置及一元件，該元件直接接合至該微電子裝置而無介入之一黏著劑。
本發明的又另一態樣提供一種微電子裝置，其包含：一絕緣材料，其具有一第一表面及與該第一表面相對之一第二表面；一電容器，其至少部分地嵌入於該絕緣材料內處於該第一表面與該第二表面之間；及一互連層，其安置於該第一表面上且經配置以將該電容器之一或多個端子電耦接至該絕緣材料之該第一表面處或延伸貫穿該絕緣材料之該第一表面的一或多個互連件。
本發明的又另一態樣提供一種接合結構，其包含：一元件；及一被動電子構件，其具有接合至該元件之一第一表面及與該第一表面相對之一第二表面，該被動電子構件包含：一第一陽極端子，其接合至該元件之一對應的第二陽極端子；及一第一陰極端子，其接合至該元件之一對應的第二陰極端子，該第一陽極端子及該第一陰極端子安置於該被動電子構件之該第一表面上。
本發明的又另一態樣提供一種接合結構，其包含：一元件；及一被動電子構件，其直接接合至該元件而無介入之一黏著劑。
1‧‧‧接合結構
2‧‧‧半導體元件
3‧‧‧被動電子構件
4‧‧‧電接點/互連件
5‧‧‧封裝基板
6‧‧‧焊球
7a‧‧‧非導電場區
7b‧‧‧非導電場區
8a‧‧‧接合層
8b‧‧‧接合層
9a‧‧‧導電特徵/陽極端子
9a'‧‧‧導電特徵/陰極端子
9b‧‧‧導電特徵/陽極端子
9b'‧‧‧導電特徵/陰極端子
10‧‧‧介電質或非導電層/介電層
11‧‧‧作用表面
12‧‧‧第一表面
13‧‧‧第二外表面
14‧‧‧內部導電跡線
15‧‧‧通孔
16‧‧‧導電層
17‧‧‧互連結構
18‧‧‧電路徑或互連件
18a‧‧‧第一導電互連件/第一互連件結構
18b‧‧‧第二導電互連件/第二互連件結構
18c‧‧‧第三導電互連件/第三互連件結構
19‧‧‧縱向導電部分
20‧‧‧側向導電部分
21‧‧‧接觸襯墊
24‧‧‧直接接合界面
37‧‧‧塊體材料部分
70‧‧‧用於形成接合結構的方法
72‧‧‧區塊
74‧‧‧區塊
80‧‧‧電子系統
82‧‧‧裝置封裝
110‧‧‧高K介電層
120‧‧‧第一電極
121‧‧‧第二電極
122‧‧‧基底
123‧‧‧間隙
125‧‧‧接地電極
126‧‧‧電源電極
127‧‧‧電源電極
205‧‧‧絕緣基底
210‧‧‧介電質
210a‧‧‧第一絕緣體
210b‧‧‧第二絕緣體
220‧‧‧電容器
220a‧‧‧上部電容器
220b‧‧‧下部電容器
221a‧‧‧第一電極
221b‧‧‧第二電極
225‧‧‧豎直部分
226‧‧‧側向部分
231a‧‧‧第一上部端子
231b‧‧‧第二上部端子
232a‧‧‧第一下部端子
232b‧‧‧第二下部端子
233‧‧‧第二貫穿信號端子
234‧‧‧第一貫穿信號端子
235‧‧‧貫穿信號連接器/貫穿信號互連件/貫穿導電通孔/穿孔
235a‧‧‧第一通孔部分
235b‧‧‧第二通孔部分
236‧‧‧延伸部分
237‧‧‧豎直連接器
240a‧‧‧上部部分
240b‧‧‧下部部分
250‧‧‧絕緣材料層/絕緣層
250a‧‧‧第一黏著層/第一黏著劑
250b‧‧‧第二黏著層/第二黏著劑
251a‧‧‧第一邊緣連接器
251b‧‧‧第二邊緣連接器
252a‧‧‧第一重佈層(RDL)
252b‧‧‧第二重佈層(RDL)
253a‧‧‧第一導電跡線
253b‧‧‧第二導電跡線
254a‧‧‧第一各別互連件
254b‧‧‧第二各別互連件
260a‧‧‧第一絕緣層
260b‧‧‧第二絕緣層
260c‧‧‧中間第三絕緣層
261‧‧‧邊緣部分/側邊緣/側表面
262‧‧‧間隙
263‧‧‧載體
264a‧‧‧上表面/第一表面
264b‧‧‧下表面
265a‧‧‧第一表面
265b‧‧‧第二表面
266a‧‧‧重佈層(RDL)絕緣層/重佈層(RDL)絕緣體
266b‧‧‧重佈層(RDL)絕緣層/重佈層(RDL)絕緣體
267‧‧‧空腔
268‧‧‧低CTE絕緣填充劑
269‧‧‧模製化合物
270‧‧‧基板層/絕緣基板
270a‧‧‧第一絕緣基板
270b‧‧‧第二絕緣基板/第二基板層
270c‧‧‧第三絕緣基板/第三基板層
270d‧‧‧絕緣基板
275‧‧‧導電接觸襯墊
276‧‧‧導電黏著劑
277‧‧‧載體
A‧‧‧曲線
B‧‧‧曲線
C‧‧‧曲線
C‧‧‧電容
D‧‧‧曲線
E‧‧‧曲線
F‧‧‧曲線
l‧‧‧高度
p 1 ‧‧‧上部間距
p 2 ‧‧‧下部間距
w‧‧‧寬度
圖1A係根據各種具體實例之安裝至諸如封裝基板之載體的接合結構之示意性側視圖。
圖1B係在形成接合結構之前的元件及被動電子構件之示意性側視圖。
圖2係圖1A中所展示之接合結構的部分之示意性放大側視橫截 面圖。
圖3A係經組態用於相對低速連接之被動電子構件的一部分之示意性側視截面圖。
圖3B係圖3A之被動電子構件之示意性電路圖。
圖4A係經組態用於相對高速連接之被動電子構件的一部分之示意性側視截面圖。
圖4B係圖4A之被動電子構件之示意性電路圖。
圖5A係併有高K介電材料以界定電容性薄片之被動電子構件之示意性側視截面圖。
圖5B係圖5A之被動電子構件之示意性側視截面圖，其中接合層設置於經圖案化電極上方。
圖5C係在接合之前的半導體元件之一部分之示意性側視截面圖。
圖5D係接合結構之示意性側視截面圖，在該接合結構中，半導體元件直接接合至包括高K介電材料之被動構件。
圖5E係在移除犧牲基底之後的圖5D之接合結構之示意性側視截面圖。
圖5F係具有整合之電源電極及接地電極之被動電子構件之示意性側視截面圖。
圖5G係圖5F之被動電子構件之俯視平面圖。
圖5H係根據另一具體實例之被動電子構件之示意性側視截面圖。
圖5I係圖5H之被動電子構件之俯視平面圖。
圖6係具有不同被動電子構件之各種裝置的依據頻率而變化之轉 移阻抗的曲線圖。
圖7A係根據另一具體實例之被動電子構件之示意性側視截面圖。
圖7B係根據又一具體實例之被動電子構件之示意性側視截面圖。
圖7C係根據另一具體實例之被動電子構件之示意性側視橫截面圖。
圖7D係被動電子構件之示意性側視橫截面圖，在該被動電子構件中，電容器可由對準纖維界定。
圖8A係在形成被動電子構件之前的第一絕緣層、複數個電容器及第二絕緣層之示意性側視截面圖。
圖8B係在形成被動電子構件之前的第一絕緣層、複數個電容器、第二絕緣層及安置於第一絕緣層與第二絕緣層之間的中間第三絕緣層之示意性側視截面圖。
圖8C係在形成被動電子構件之前的嵌入於絕緣層中之電容器之示意性側視截面圖。
圖8D係使用圖8A至8C中所展示之技術中之任一者形成的被動電子構件之示意性橫截面圖。
圖8E係圖8D中所展示之被動電子構件之示意性側視截面圖，其中一或多個重佈層(RDL)塗覆至被動電子構件。
圖9A係根據各種具體實例之用於形成被動電子構件中的絕緣層之示意性側視截面圖。
圖9B係圖9A之絕緣層之示意性側視截面圖，該絕緣層具有形成於其中之一或多個空腔。
圖9C係示意性側視截面圖，其中一或多個電容器設置於空腔中。
圖9D係在第一RDL設置於絕緣層上之後的圖9C之裝置之示意性側視截面圖。
圖9E係在第二RDL設置於絕緣層之相對側上之後的被動電子構件之示意性側視截面圖。
圖10A係根據另一具體實例之用以形成被動電子構件的第一絕緣載體之示意性側視截面圖。
圖10B係第一絕緣載體之示意性側視截面圖，該第一絕緣載體具有沈積於其上之第一黏著劑。
圖10C係第一絕緣載體之示意性側視截面圖，該第一絕緣載體具有藉助於第一黏著劑接合至其之複數個電容器。
圖10D係部分界定構件之示意性側視截面圖，在該部分界定構件中，第二絕緣載體層藉助於第二黏著層黏附至第一黏著層。
圖10E係被動電子構件之示意性側視截面圖，該被動電子構件具有界定於其中以用於與外部元件電連通的各種互連件及跡線。
圖10F係部分製造之被動電子構件之示意性側視截面圖，該被動電子構件包含嵌入於絕緣層中之電容器，該絕緣層包含複數種黏著劑及一模製化合物。
圖10G係根據各種具體實例之被動電子構件之示意性側視截面圖。
圖11A係根據另一具體實例之用以形成被動電子構件的第一絕緣載體之示意性側視截面圖。
圖11B係第一絕緣載體之示意性側視截面圖，該第一絕緣載體具有沈積於其上之第一黏著劑。
圖11C係第一絕緣載體之示意性側視截面圖，該第一絕緣載體具有藉助於第一黏著劑接合至第一絕緣載體之複數個電容器及第三絕緣載體。
圖11D係部分界定構件之示意性側視截面圖，在該部分界定構件中，第二絕緣載體層藉助於第二黏著層黏附至第一黏著層及第三載體。
圖11E係被動電子構件之示意性側視截面圖，該被動電子構件具有界定於其中以用於與外部元件電連通的各種互連件及跡線。
圖11F係部分製造之被動電子構件之示意性側視截面圖，該被動電子構件包含嵌入於絕緣層中之電容器，該絕緣層包含複數種黏著劑及一模製化合物。
圖11G係根據各種具體實例之被動電子構件之示意性側視截面圖。
圖11H係具有額外絕緣載體層之被動電子構件之示意性側視截面圖。
圖11I係被動電子構件之示意性側視截面圖，該被動電子構件具有在該被動構件上方之額外絕緣載體層及模製化合物。
圖12A係根據另一具體實例之第一絕緣載體之示意性側視截面圖，該第一絕緣載體用以形成被動電子構件且在其上具有複數個接觸襯墊。
圖12B係第一絕緣載體之示意性側視截面圖，該第一絕緣載體具有包含將電容器電及機械連接至其之焊料的第一黏著劑。
圖12C係第一絕緣載體之示意性側視截面圖，該第一絕緣載體具有複數個電容器及安置於電容器周圍之模製化合物。
圖12D係部分界定構件之示意性側視截面圖，在該部分界定構件中，第二絕緣載體層藉助於第二黏著層黏附至第一黏著層及模製化合物。
圖12E係被動電子構件之示意性側視截面圖，該被動電子構件具 有界定於其中以用於與外部元件電連通的各種互連件及跡線。
圖13A係根據另一具體實例之第一絕緣載體之示意性側視截面圖，該第一絕緣載體用以形成被動電子構件且在其上具有複數個接觸襯墊。
圖13B係第一絕緣載體之示意性側視截面圖，該第一絕緣載體具有包含將電容器電及機械連接至其之焊料的第一黏著劑。
圖13C係第一絕緣載體之示意性側視截面圖，該第一絕緣載體具有黏附至其且安置於電容器周圍之絕緣載體。
圖13D係圖13C之部分界定構件之示意性側視截面圖，在該部分界定構件中，模製化合物塗覆於電容器周圍。
圖13E係部分界定構件之示意性側視截面圖，其中第二絕緣載體設置於電容器上方。
圖13F係被動電子構件之示意性側視截面圖，該被動電子構件具有界定於其中以用於與外部元件電連通的各種互連件及跡線。
圖14A係載體之示意性側視截面圖，該載體具有藉助於黏著層而安裝至其之複數個電容器。
圖14B係根據各種具體實例之被動電子構件之示意性側視截面圖。
圖15係說明根據各種具體實例之用於形成接合結構的方法之流程圖。
圖16係根據各種具體實例之併有一或多個接合結構的電子系統之示意性示意圖。
本文中所揭示之各種具體實例係關於一種接合結構，其包含半導體元件及直接接合至半導體元件而無介入之黏著劑的被動電子構件。在各種具 體實例中，被動電子構件包含電容器。在其他具體實例中，被動電子構件可包含其他裝置，諸如電感器、電阻器、電壓調節器、濾波器及/或諧振器。有益地，被動電子構件可整合至直接接合至半導體元件(諸如，積體裝置晶粒)之被動構件層中。在所說明之具體實例中，例如，被動構件層可安置於半導體元件與諸如介入件、系統基板等之另一系統構件之間。本文中所描述之被動電子構件可藉此減少在積體裝置處、在封裝處及/或在系統板處由被動構件佔用之空間。此外，相較於安裝至封裝基板或系統板之被動裝置，將被動電子構件定位成較接近半導體元件之主動構件可有益地減小總電感，此情形可改良半導體元件之頻寬及信號完整性。另外，相較於安裝至晶粒之離散被動元件，由所揭示具體實例提供之總電容實現顯著較高之電容(及減小之電感)。
在各種具體實例中，被動構件可包含具有巨大電容之分層電容器結構。在一些具體實例中，例如，可用分層電容器產生高介電常數(高K)晶圓或薄片。晶圓至晶圓接合層可設置於諸如第一半導體元件或晶圓(例如，包含複數個處理器之處理器晶圓)之第一元件及諸如第二半導體元件或晶圓(例如，界定一個或複數個電容器之電容器晶圓)上。本文中所揭示之第一元件及第二元件可包含由半導體材料形成之半導體元件，或可包含其他非半導體元件，諸如各種類型之光學裝置(例如，透鏡、濾光片、波導等)。在各種具體實例中，可添加及製備額外的直接接合層以用於直接接合至電容器晶圓及處理器晶圓兩者。本文中所揭示之分層電容器結構可用作串聯連接至信號路徑之交流電(AC)耦合電容器以濾出信號之直流電(DC)分量從而用於平衡的高速發信。分層電容器結構亦可用作具有高電容以及極低寄生電感及電阻之去耦電容器以用於減小系統電力輸送網路(PDN)阻抗。結果展示該電容器結構相較於使用安裝至晶粒或封裝基板之離散電容器實現對所有頻率範圍之操作且PDN阻抗減小超過1000倍。
半導體元件與被動構件之間的直接接合可包括半導體元件(例如，處理器晶粒或晶圓)及被動構件之對應導電特徵(例如，半導體元件之接合襯墊與被動構件之對應接觸襯墊)之間的直接接合而無介入之黏著劑，但不限於此。在一些具體實例中，導電特徵可由非導電場區包圍。為實現直接接合，在一些具體實例中，可製備導電特徵及非導電場區之各別接合表面以用於接合。製備可包括設置具有諸如金屬接合襯墊或接點之經曝露導電特徵的非導電層，諸如氧化矽。導電特徵及非導電場區之接合表面可經拋光至極高光滑度(例如，小於20nm表面粗糙度，或更特定而言，小於5nm表面粗糙度)。在一些具體實例中，待接合之表面可能以合適的物種終止且在接合之前被活化。舉例而言，在一些具體實例中，待接合之接合層的諸如氧化矽材料之非導電表面(例如，場區)可經極輕微蝕刻以用於活化且曝露於含氮溶液並以含氮物種終止。作為一個實例，待接合之表面(例如，場區)可在極輕微蝕刻之後曝露於氨浸漬液，及/或曝露於含氮電漿(在具有或不具有單獨蝕刻之情況下)。在直接接合互連(DBI)製程中，晶粒及被動構件層之非導電特徵甚至在室溫下且在不施加外部壓力之情況下亦可接合至彼此，同時晶粒及被動構件層之導電特徵亦可直接接合至彼此而無任何介入之黏著層。藉由DBI進行之接合相比凡得瓦爾力(Van der Waals)接合形成更強接合，包括所關注表面之間的顯著共價鍵合。
在一些具體實例中，各別導電特徵可與半導體元件及被動構件之外表面(例如，場區)齊平。在其他具體實例中，導電特徵可在外表面上方延伸。在另外其他具體實例中，半導體元件及被動構件層中之一者或兩者的導電特徵相對於半導體元件及被動構件之外表面(例如，非導電場區)而凹入。舉例而言，導電特徵可相對於場區凹入小於20nm，例如小於10nm。
一旦各別表面經製備，半導體元件之非導電場區(諸如，氧化矽)便可接觸被動構件之對應非導電區。經活化表面之相互作用可使半導體元件之 非導電區在無介入之黏著劑，不施加外部壓力，不施加電壓且在室溫下之情況下與被動構件之對應非導電區直接接合。在各種具體實例中，非導電區之接合力可包括大於凡得瓦爾力鍵且在導電特徵之間施加顯著力的共價鍵。在任何熱處理之前，介電質至介電質表面之接合能量可在150至300mJ/m2之範圍內，其在一段時間的熱處理之後可增加至1500至4000mJ/m2。無關於導電特徵與非導電區齊平抑或凹入，非導電區之直接接合皆可促進導電特徵之間的直接金屬至金屬接合。在各種具體實例中，半導體元件及被動構件可在至少接合非導電區之後受到加熱。如上文所指出，此熱處理可加強非導電區之間、導電特徵之間及/或相對的導電區與非導電區之間的接合。在導電特徵中之一者或兩者凹入的具體實例中，半導體元件及被動構件層之導電特徵之間可存在初始間隙，且在最初接合非導電區之後進行加熱可使導電元件膨脹以封閉間隙。無關於是否存在初始間隙，加熱皆可產生或增加相對部分之導電元件之間的壓力，輔助導電特徵之接合且形成直接的電及機械連接。
在一些具體實例中，可藉由設置具有通常沿非平行於(例如，大體上垂直於)元件(例如，半導體元件)之主側表面之方向安置的電極表面的電容器來改良電容。相較於用於產生側向延伸之鰭片的多個層及遮罩，提供升高之表面的起伏可相對簡單地經圖案化。電容器可包含第一電極及第二電極，該等電極包括沿非平行方向延伸且藉由介入之介電質隔開的主表面。電容器之豎直安置之起伏(例如，溝槽)可具有高的縱橫比，例如，第一電極沿非平行方向之第一高度可長於電容器沿主側表面之寬度。可由第一高度除以寬度定義之縱橫比可大於5：1。在此等具體實例中，相對於半導體元件主要豎直地設置電容器可有益地增加電極之總表面積，從而相對於其他配置改良電容。
結合所揭示之具體實例中之每一者使用的直接接合製程之額外細節可見於美國專利第7,126,212號、第8,153,505號、第7,622,324號、第7,602,070 號、第8,163,373號、第8,389,378號及第8,735,219號中，且可見於美國專利申請案第14/835,379號、第62/278,354號、第62/303,930號及第15/137,930號中，該等申請案中之每一者的內容特此以全文引用之方式且出於所有目的而併入本文中。
圖1A係根據各種具體實例之安裝至諸如封裝基板5之載體的接合結構1之示意性側視圖。所說明載體包含封裝基板，但在其他具體實例中，載體可包含積體裝置晶粒或任何其他合適的元件。封裝基板5可包含經組態以安裝至系統主機板之任何合適的基板。舉例而言，在各種具體實例中，封裝基板5可包含印刷電路板(PCB)、介入件、引線框、陶瓷基板、聚合物基板或任何其他合適的載體。如圖1A中所展示，封裝基板5可包含複數個焊球6以提供與系統主機板(圖中未示)之電連接。在其他具體實例中，封裝基板5可用其他方式電連接至系統主機板。
在圖1A中，接合結構1包含元件(例如，半導體元件2)及與元件2直接電及機械連接之被動電子構件3。圖1A中所說明之元件2包含諸如處理器晶粒之半導體元件，但可使用其他類型之積體裝置晶粒或半導體元件。舉例而言，在其他具體實例中，元件2可包含記憶體晶粒、微機電系統(MEMS)晶粒、光學裝置或晶粒、介入件、重建晶粒或晶圓，或任何其他合適的裝置或元件。在各種具體實例中，本文中所說明之元件2可替代地包含非半導體元件，使得被動電子構件3可機械及電連接至其他類型之元件，諸如光學元件(例如，光學透鏡、波導、濾光片等)，其可能包含或可能不包含半導體材料。
如本文中所解釋，在各種應用(諸如，高速通信或電源晶粒)中，以下情形可能係重要的：在半導體元件2之主動電路系統附近設置被動電子構件(諸如，電容器)以便減小總阻抗及/或電感，此情形因此可改良信號完整性且減少切換雜訊。因此，如圖1A中所展示，被動電子構件3可接合至半導體元件2 之作用表面11，亦即，主動電子電路系統可界定於半導體元件2之作用表面11處或附近。在所說明之具體實例中，被動電子構件3直接接合至半導體元件2之作用表面11而無介入之黏著劑。然而，在其他具體實例中，被動電子構件3可例如藉助於利用回焊之微凸塊陣列、導電柱或藉由熱壓接合而黏附至半導體元件2。有益地，相較於將被動裝置安裝於系統板或封裝基板處之系統，將被動電子構件3接合至半導體元件2之前部或作用表面11可減小信號線之長度及總阻抗及/或電感。被動構件3可藉由起作用以使其中之有雜訊構件寂靜來降低半導體元件2之電壓要求。此外，將被動電子構件3接合至半導體元件2可減小封裝之總尺寸，此係因為被動元件佔用接合至半導體元件2之薄層。然而，熟習此項技術者將瞭解，載體與半導體元件之間的被動電子構件之直接接合例如藉助於其背面上之矽穿孔(TSV)進行。
如圖1A中所展示，被動電子構件3可包含直接接合至半導體元件2之第一表面12及與被動電子構件3之第一表面12相對的第二外表面13。複數個電接點4(例如，焊球)可設置於被動電子構件3之第二外表面13上。複數個電接點4可經組態以電連接至外部半導體元件，諸如圖1A中所展示之封裝基板5(例如，印刷電路板、介入件等)。替代地，第二表面13可具有經曝露接點或襯墊，該等經曝露接點或襯墊經組態以用於直接接合連接至充當用於接合結構之載體的另一元件，諸如另一半導體元件(例如，晶粒或介入件)。
如圖1A中所展示，被動電子構件3可覆蓋半導體元件2之作用表面11的大部分(例如，可安置於作用表面11的大部分上方)，例如用於處理或其他現行任務之半導體元件2之表面的大部分。舉例而言，在各種具體實例中，被動電子構件3可覆蓋半導體元件2之作用表面11的至少55%、至少65%、至少75%、至少85%、至少95%、至少99%或至少100%。在圖1A中，單一整體被動構件3經展示為實質上覆蓋半導體元件2之整個作用表面11；然而，在其他具體實 例中，被動構件3可包含經接合以覆蓋元件2之作用表面11之大部分的複數個離散或單獨的被動構件。另外，在其他具體實例中，被動電子構件3可機械及電連接至半導體元件2之背面，亦即，與作用表面11相對之表面。在此類配置中，元件2內之導體的長度可充分短以便即使被動構件3安裝至元件2之背面，亦充分減小相對於至封裝基板上之單獨表面安裝式被動元件的佈線的阻抗。此外，如圖1A中所展示，被動電子構件3可包含接合(例如，直接接合而無介入之黏著劑)至半導體元件2之薄片，亦即，被動電子構件3可經設定尺寸以便具有顯著大於其厚度之側向寬度。舉例而言，被動電子構件3之側向寬度(例如，如沿平行於元件2之作用表面11的方向界定)可能係構件3之其厚度(例如，如沿垂直於元件2之作用表面11的方向界定)的至少3倍、至少5倍、至少10倍或至少50倍。
被動電子構件3可設置於犧牲晶圓(例如，矽或玻璃)上，且半導體元件2亦可設置於晶圓上。兩個晶圓可在晶圓層級(例如，晶圓至晶圓或W2W)處直接接合至彼此，使得複數個被動構件3可接合至對應複數個半導體元件2，此情形可改良製造產出率。在接合之後，晶圓之基底材料可在切割之前或之後經薄化或移除。在其他具體實例中，被動電子構件3可經抓取及置放於半導體元件2上，或可使用其他處理技術接合至半導體元件2。
圖1B係在形成接合結構1之前的半導體元件2與被動電子構件3之示意性側視圖，該半導體元件包含塊體材料部分37(例如，塊體半導體材料)及作用表面11。除非另外指出，否則圖1B之特徵可相同或大體上類似於圖1A之相似編號特徵。如上文所解釋，被動構件3及半導體元件2可包含各別接合層8a、8b(亦參見圖2)。在所說明之具體實例中，被動電子構件3之接合層8a可包含由諸如氧化矽材料形式之非導電場區(參見圖2)包圍的一個或複數個導電特徵9a、9a'，諸如金屬。類似地，接合層8b可包含由諸如氧化矽之非導電場區(參見圖2)包圍的一個或複數個導電特徵9b、9b'，諸如金屬。導電特徵9a、9a'、9b、 9b'可充當電互連件以提供半導體元件2與被動構件3之間的電連通。導電特徵9a、9a'、9b、9b'可包含任何合適的金屬或導體，諸如銅。如上文所解釋，導電特徵9a、9a'、9b、9b'可凹入於非導電場區之外表面下方，可突出於非導電場區之外表面上方或可與其齊平。
在圖1B之具體實例中，導電特徵9a可包含第一端子(例如，電容性裝置之陽極)，且另一導電特徵9a'可包含類型不同於第一端子之第二端子(例如，電容性裝置之陰極)。類似地，導電特徵9b可包含元件2之第一端子(例如，陽極)，且另一導電特徵9a'可包含元件2的類型不同於第一端子的第二端子(例如，陰極)。有益地，本文中所揭示之各種具體實例可包括被動電子構件3之相同第一表面12上的陽極及陰極兩者(例如，導電特徵9a、9a')。因此，半導體元件2之各別陽極端子9b可接合及電連接至被動電子構件3之安置於第一表面12上之對應的各別陽極端子9a。半導體元件2之各別陰極端子9b'可接合及電連接至被動電子構件3之安置於第一表面12上之對應的各別陰極端子9a'。
有利地，在被動電子構件3之相同第一表面12上設置陽極端子9a及陰極端子9a'可實現兩個結構沿被動構件3之相同側的晶圓層級接合(例如，半導體元件2與被動構件3之接合)。因此，在本文中所揭示之具體實例中，被動構件3之每一相對側可包含一個或複數個陽極及一個或複數個陰極(例如，不同類型之端子)。在各種具體實例中，構件3之一側或兩側可包含一或多個虛設端子。元件(諸如，半導體元件2)可具有連接(例如，接合)至被動構件之一側(例如，第一側)上之對應陽極及陰極端子的接點。第二元件(諸如，另一半導體元件、封裝基板等)可具有連接(例如，接合)至被動構件3之相對側(例如，第二側)上之對應的第二陽極及陰極端子的接點。在圖1B之所說明之具體實例中，例如，元件2可連接至被動構件3之第一側上的類型不同之對應的第一端子及第二端子(例如，陽極及陰極端子)。諸如封裝基板之另一元件(圖中未示) 可例如藉助於互連件4(其可包含焊球)連接至被動構件3之第二相對側上的類型不同之對應的第一端子及第二端子(例如，陽極及陰極端子)。
在各種具體實例中，陽極端子9a、9b直接接合至彼此而無介入之黏著劑。類似地，陰極端子9a'、9b'亦可直接接合至彼此而無介入之黏著劑。在各種具體實例中，各別陽極端子9a、9b及陰極端子9a'、9b'可藉助於熱壓接合來連接。在其他具體實例中，各別陽極端子9a、9b及陰極端子9a'、9b'可按其他方式連接，例如藉助於導電黏著劑，諸如焊料、各向異性導電膜等。此外，如圖1B中所展示，被動構件3之各種部分可具有不同類型之互連件及/或被動構件。舉例而言，被動電子構件3之一個部分可包含類似於圖2中所說明之部分的多層電容性部分，且被動電子構件3之另一部分可包含類似於圖4A中所展示之互連件的串聯電容性互連件。在被動電子構件之另外其他部分中，可設置低電阻電路徑(例如，貫穿互連件)，諸如圖3A中所展示之路徑。此外，被動電子構件，諸如圖7A至圖7C中所展示之彼等被動電子構件亦可包括在構件之相同側上的陽極及陰極端子9a、9a'。
圖2係恰好在直接接合之前的圖1A至圖1B中所展示之半導體元件2及被動電子構件3的部分之示意性放大側視橫截面圖。如上文所解釋，被動構件3可包含接合層8a，且半導體元件2可包含接合層8b。在所說明之具體實例中，接合層8a可包含由諸如氧化矽材料形式之非導電場區7a包圍的一個或複數個導電特徵9a、9a'，諸如金屬。類似地，接合層8b可包含由諸如氧化矽之非導電場區7b包圍的一個或複數個導電特徵9b、9b'，諸如金屬。導電特徵9a、9a'、9b、9b'可充當電互連件以提供半導體元件2與被動構件3之間的電連通。導電特徵9a、9a'、9b、9b'可包含任何合適的金屬或導體，諸如銅。如上文所解釋，導電特徵9a、9a'、9b、9b'可凹入於非導電場區7a、7b之外表面下方，可突出於非導電場區之外表面上方或可與其齊平。非導電場區7a、7b可包含可經製備以用於 直接接合之任何合適的非導電材料，諸如氧化矽、未經摻雜或經極輕微摻雜之矽、氮化矽等。
如上文所解釋，接合層8a、8b可經拋光(例如，藉由化學機械拋光或CMP)至極低表面粗糙度(例如，小於20nm，或更特定而言小於5nm之RMS粗糙度)。如上文所解釋，接合層8a、8b(例如，非導電場區7a、7b)可例如藉助於曝露於含氮電漿(例如，在反應性離子蝕刻中)或藉由極輕微蝕刻及隨後曝露於含氮(例如，氨)溶液來活化且以諸如氮氣之合適物種終止。在一些具體實例中，接合層8a、8b可在室溫下接合在一起以形成場區7a、7b之間的直接接合。半導體元件2及被動構件3可經加熱以加強場區7a、7b之間的接合，及/或使導電特徵9a及9b以及9a'及9b'膨脹且形成電連接。有益地，使用直接接合可提供半導體元件2與被動構件3之間的低阻抗及低電感電路徑，此情形可改良電源或信號完整性。
如圖2中所展示，半導體元件2可包含內部導電跡線14及通孔15以在半導體元件2內及/或在半導體元件2與被動電子構件3之間投送電信號。電信號可經由導電特徵9a、9a'及9b、9b'(其分別可直接接合至彼此)傳遞至被動電子構件3及/或自被動電子構件傳遞。導電特徵9a、9a'可界定、可充當或可連接至被動電子構件3之第一表面12處或附近的接觸襯墊21。如圖2中所展示，在各種具體實例中，被動電子構件3可包含藉由一個或複數個介電質或非導電層10隔開之複數個(例如，兩個或大於兩個，或三個或大於三個)導電層16。如圖2中所展示，接合結構1可包括界定互連結構17之導電特徵9a、9a'、9b、9b'，該互連結構包括接觸襯墊21及在半導體元件2與被動電子構件3之第二表面13上的電接點4之間的電路徑或互連件18。在圖2中，複數個導電特徵9a、9a'、9b、9b'展示於接合層8a、8b中之每一者上，此情形可減少表面凹陷。然而，在其他具體實例中，接觸襯墊21可界定為充分小以便在處理期間避免凹陷效應。在此類配置中， 每一接觸襯墊21可包含一個導電特徵。
儘管圖2說明三個接觸襯墊21及三個互連件4，但在各種具體實例中，接觸襯墊21及互連件4之數目可不同。舉例而言，在一些具體實例中，半導體元件2及/或被動構件3上之接觸襯墊21的間距可小於互連件4之間距。在各種實施中，例如，互連件4之間距可顯著大於接觸襯墊21之間距，例如，互連件4之間距可能係接觸襯墊21之間距的至少10倍、至少20倍、至少30倍。作為一實例，互連件4之間距可在100微米至300微米之範圍內，或在100微米至200微米之範圍內(例如，約150微米)。接觸襯墊21之間距可在0.5微米至50微米之範圍內，在0.5微米至20微米之範圍內或在1微米至10微米之範圍內(例如，約5微米)。
在一些具體實例中，第一導電互連件18a自第一表面12(或接觸襯墊21)延伸至被動電子構件3之第二表面13處的對應電接點4。第二導電互連件18b及第三導電互連件18c亦可自接觸襯墊21延伸至第二表面13處之對應電接點4。在圖2中，例如，導電互連件18a至18c中之每一者可包含自第一表面12處或附近之對應接觸襯墊21延伸至對應電接點4之縱向導電部分19。如圖2中所展示，縱向部分19可豎直地延伸貫穿被動電子構件3之厚度(例如，橫向於半導體元件2之作用表面11)。導電互連件18a至18c可包括自縱向導電部分19側向地向外延伸之一或多個側向導電部分20。縱向導電部分19可界定電阻式電路徑，且一或多個側向導電部分20可界定與電阻式電路徑並聯之電容性電路徑。如圖2中所展示，第一互連件18a之一或多個側向導電部分20可與第二互連件18b之側向部分20交錯，且可藉由介入之介電層10分離。類似地，第二互連件18b之側向導電部分20可與第三互連件18c之側向部分20交錯，且可藉由介入之介電層10分離。各別互連件18a至18c之側向部分20的交錯可至少部分地界定各別電容性電路徑，使得每一側向部分20充當電容器之電極且介入之介電層10充當電容器介電質。在各種具體實例中，介電層10可包含高K介電層，諸如鈦酸鹽(BaxSr1-xTiO3、 Bi4Ti3O12、PbZrxTi1-xO3)、鈮酸鹽(LiNbO3)及/或鋯酸鹽(BaZrO3、CaZrO3等)。在其他具體實例中，介電層10可包含任何合適的介電材料，諸如氧化矽、氮化矽等。在一些具體實例中，介電層可具有在1至1000之範圍內的介電常數。在一些具體實例中，介電層可具有在1至10之範圍內的介電常數。如上文結合圖1B所解釋，在所說明之具體實例中，被動構件3之陽極及陰極端子可沿構件3之相同側安置。
在各種具體實例中，第一互連結構18a及第三互連結構18c可經組態以連接至電源，且第二互連結構18b可經組態以連接至電接地，或反之亦然。圖2之被動電子構件3可有益地充當在電源與接地之間並聯地連接的多層解耦電容器以減小電力輸送網路(PDN)阻抗，從而改良電源完整性。此外，在半導體元件2之作用表面11附近(例如，在處理晶粒之開關附近)設置解耦電容器(例如，由互連結構18a至18c界定之電容器)可進一步改良接合結構1之電源完整性。晶粒之核心區中的解耦電容(諸如，由所揭示之具體實例提供的電容)可向電子裝置中之計算引擎提供穩定的電源供應器。增加此解耦電容在電壓擺動中提供更大的穩定性，此情形減小在時序分析中被考慮以考量電壓不確定性的額外容限之量。相比之下，在平行板結構中添加解耦電容提供相對較小之電容值。深溝槽電容器可提供較高電容，但佔用寶貴的佔據面積，此情形可增添電子裝置之面積及成本。
圖3A係經組態用於相對低速連接之被動電子構件3的一部分之示意性側視截面圖。圖3B係圖3A之被動電子構件3之示意性電路圖。如圖3A中所展示，被動構件3可包含在被動構件3之第一表面12與第二表面13之間的具有低電阻及低電容之電路徑18。舉例而言，在圖3A中，路徑18可包括直接連接接觸襯墊21與電接點4之縱向導電部分19。縱向導電部分19用以使接觸襯墊21與節點4之間的信號短路。另外，如圖3A中所展示，側向導電部分20可安置成自縱向 導電部分19偏移。側向導電部分20可沿被動構件3之厚度彼此隔開，且可藉由介入之介電層10分離。界定於圖3A至圖3B之被動構件3中的電路徑18可適合於相對低速連接，此係因為縱向導電部分19使接觸襯墊21與電接點4之間的連接短路。
圖4A係經組態用於高速串聯鏈路發信之被動電子構件3的一部分之示意性側視截面圖。圖4B係圖4A之被動電子構件3之示意性電路圖。在串聯鏈路中，被動電子構件3可充當DC阻隔電容器，其可服務於各種目的。舉例而言，被動電子構件3可調節平均DC偏壓位準(例如，濾出DC分量)，可保護傳輸器/接收器免受可能由於不良的電力開啟定序而出現的過載事件，及/或可充當偵測線路何時斷開連接之電路的部分。在此等應用中，DC阻隔電容器不使通過其之信號的高頻分量失真。在各種具體實例中，除信號之DC分量以外，所有高頻分量可通過而無任何失真。因此，可提供大的電容值與低的連接寄生電阻及/或電感。對於至少500MHz之頻率，圖4A至圖4B之具體實例可能係有益的，但在其他具體實例中，可結合所揭示之具體實例使用較低頻率範圍。如圖4A中所展示，被動電子構件3可包含電路徑，該電路徑包括安置於接觸襯墊21與電接點4之間的多層電容器。實際上，不同於圖3A之具體實例，在圖4A中，接觸襯墊21與接點4之間的路徑18係貫穿被動電子構件3之厚度的由複數個側向導電部分20界定之電容性電路徑，該複數個側向導電部分藉由介入之介電層10隔開。圖4A中所展示之多個層在電學上可充當串聯地電連接之多個電容器。由圖4A之路徑18提供的有效電容可在10nF/mm2至1μF/mm2之範圍內。有益地，在所說明之具體實例中，沿電路徑18界定之電容器可濾出信號之DC分量以提供平衡的高速發信(例如，路徑18可充當高通濾波器)。此外，將被動構件3定位成較接近半導體元件2之主動電路系統可進一步改良接合結構1之效能且可減少反射雜訊。
圖5A至圖5I說明另一具體實例，其中被動電子構件3接合(例如，直接接合)至半導體元件2。如上文結合圖1B所解釋，在圖5A至圖5I中，被動電 子構件3之陽極及陰極端子可沿構件3之相同側或表面安置。在各種配置中，被動構件3可包含高介電常數(高K)薄膜電容器層及用於與諸如處理器之其他構件直接接合及整合的整合式互連件。舉例而言，在圖5A至圖5I之具體實例中，被動構件3可包含具有大於5、大於10、大於20或大於100之介電常數的介電材料。此類高K材料可能難以製造，且可能在可能不適合於曝露其他類型之裝置(例如，處理器或其他半導體製造件)之高溫下處理，使得難以將此等材料整合至習知半導體裝置中。因此，在本文中所揭示之具體實例中，半導體元件2可在一個設施(例如，互補金屬氧化物半導體或CMOS設施)中製造，且被動構件3可在可適應高K材料之處理參數的另一設施中製造。半導體元件2及被動構件3可具備接合層，且可直接接合以便連接半導體元件2與被動構件3。因此，本文中所揭示之具體實例可實現薄膜高K介電材料之單獨製造及與任何合適類型之半導體或光學元件的後續整合。
圖5A係併有高K介電材料以界定電容性薄片之被動電子構件3之示意性側視截面圖。被動電子構件3可包含基底122，其上可界定電容性薄片。基底122可犧牲，使得可在將被動構件3接合至半導體元件2之前移除基底122。在各種具體實例中，基底122可包含半導體材料，諸如矽。第一電極120可按任何合適的方式形成於基底122上。舉例而言，第一電極120可使用金屬有機化學氣相沈積(MOCVD)製程、物理氣相沈積(PVD)或濺鍍製程或溶膠-凝膠製程(旋塗及固化)沈積於基底122上。第一電極120可包含耐火金屬，諸如鉑(Pt)或釕(Ru)。在所說明之具體實例中，第一電極120可沈積為基底122之上的連續或毯覆式膜，且可充當用於多個電容器之共同電極。
高K介電層110可沈積或以其他方式形成於第一電極120上。舉例而言，在各種具體實例中，介電層110可使用CVD、PVD、粉末燒結或其他合適技術來沈積。有益地，介電層110可具有大於5、大於10、大於20、大於100或大 於200(例如，約300)或大於1000之介電常數。在各種具體實例中，例如，介電層可包含複合氧化物高K材料，諸如三元氧化物鈦酸鍶鋇(BaSrTiO3或BST)、其他鈦酸鹽(BaxSr1-xTiO3、Bi4Ti3O12、PbZrxTi1-xO3)、鈮酸鹽(LiNbO3)及/或鋯酸鹽(BaZrO3、CaZrO3等)。因此，不同於圖2至圖4B之具體實例，僅單一薄介電層(而非交替的多個層與導體)可供被動構件3使用。在一些具體實例中，可設置多個介電材料層以形成介電層110。
第二電極121可沈積於介電層110上。第二電極121可能係任何合適的導電材料，諸如耐火金屬，且特定而言，貴金屬(例如，Pt或Ru)。第一電極120及第二電極121中之一者或兩者的耐火或貴金屬(例如，Pt)可有益地形成肖特基障壁(相對於歐姆接觸)，其可改良電容器之效能。因此，在所說明之具體實例中，電極120、121之耐火或貴金屬可保留於最終接合結構1中以提供改良效能。在一些具體實例中，第一電極120及/或第二電極121之貴或耐火金屬可鍍有另一金屬(例如，銅)以減小電阻。然而，在其他具體實例中，可在形成被動構件3之後移除且用另一金屬(例如，銅)替換第一電極120及/或第二電極121以充當第一電極120及第二電極121。
第二電極121可經圖案化以界定第二電極121之部分之間的數個間隙123。將電極圖案化成複數個部分可界定由被動電子構件3提供之總電容。舉例而言，第二電極121之較大部分可提供增加之面積及增加之電容，而第二電極121之較小部分可提供減小之面積及減小之電容。在各種具體實例中，被動構件3可包含電容性單元之陣列，其中單元類似於圖5A中所說明之單元。在一些具體實例中，被動構件3可包括每單位面積之有效電容係至少5nFmm2、至少10nF/mm2、至少20nF/mm2、至少50nF/mm2、至少100nF/mm2或至少200nF/mm2的單元。舉例而言，在各種具體實例中，被動構件3可包括每單位面積之有效電容在5nF/mm2至400nF/mm2之範圍內、在10nF/mm2至300nF/mm2之範圍內、在 10nF/mm2至250nF/mm2之範圍內、在10nF/mm2至150nF/mm2之範圍內或在10nF/mm2至100nF/mm2之範圍內的單元。在一些具體實例中，例如，被動構件3可包括每單位面積之有效電容在1nF/mm2至10nF/mm2之範圍內、在10nF/mm2至100nF/mm2之範圍內、在100nF/mm2至400nF/mm2之範圍內或超過400nF/mm2(例如，在400nF/mm2至1000nF/mm2之範圍內)的單元。有益地，可僅使用高K介電材料，使得不存在與高K材料串聯之低K材料。藉由僅使用高K材料，可改良被動構件3之總電容。
圖5B係圖5A之被動電子構件3之示意性側視截面圖，其中接合層8a設置於第二經圖案化電極121上方。接合層8a可充當諸如重佈層(RDL)之互連層以將被動電子構件3接合至其他結構，諸如元件2。舉例而言，如上文所解釋，接合層8a可包含連接至或界定接觸襯墊且包圍非導電場區7a之導電特徵9a。導電特徵9a可包含任何合適的金屬，諸如銅。場區7a可包含任何合適的非導電材料，諸如氧化矽。在一些具體實例中，如圖5B中所展示，非導電場區7a可安置於圖5A之間隙123中，以便將第二電極121之經圖案化部分電分離以界定單獨的電容性單元。有利地，將接合層8a(例如，具有諸如銅之金屬)設置於被動電子構件3上可使得能夠使用低溫退火(例如，低於150℃)，以改良直接接合且減少或消除材料歸因於不同熱膨脹係數(CTE)之熱失配。圖5C係在接合之前的半導體元件2之一部分之示意性側視截面圖。半導體元件2可相同或大體上類似於圖2中所展示之半導體元件2，其中跡線14及通孔15在導電特徵9b與主動電路系統之間提供與元件2之電連通。
圖5D係接合結構1之示意性側視截面圖，在該接合結構中，半導體元件2直接接合至包括高K介電材料之被動構件3。如上文所解釋，被動構件3及半導體元件2之接合層8a、8b可經拋光至極低表面粗糙度。拋光表面可經活化且以所要物種(諸如，氮氣)終止。接合層8a、8b可直接接觸(例如，在室溫 下)以形成諸如氧化物材料之各別場區7a、7b之間的強接合。結構1可經加熱以增加接合強度且引起導電特徵9a、9b之間的電連接。因此，如圖5D中所展示，被動電子構件3可沿直接接合界面24直接接合至半導體元件2而無介入之黏著劑。有益地，使用直接接合可提供半導體元件2與被動構件3之間的低阻抗及低電感電路徑，此情形可改良電源或信號完整性。然而，在其他具體實例中，導電特徵9a、9b可藉由導電黏著劑(例如，焊料)黏附至彼此或可使用熱壓接合技術接合。
如圖5E中所展示，基底122可自被動電子構件3之背面經移除(例如，藉由研磨、拋光、蝕刻等)。在一些具體實例中，第一電極120亦可經圖案化以進一步界定構件3之電容。舉例而言，貴或耐火金屬可在處理期間用以界定被動電子構件3。在一些配置中，可能需要在耐火金屬上添加或沈積額外金屬電極以減小襯墊電阻或滿足特定整合要求。然而，在其他具體實例中，充當第一電極120及第二電極121之貴或耐火金屬可能不被移除，且因此可保留於所得接合結構1中。此等貴或耐火金屬可能或可能不經圖案化以產生額外離散電極區。在其他具體實例中，第一電極120及/或第二電極121可包含可經移除且用其他金屬替換之犧牲材料。在圖5E中，被動電子構件3經說明為在側向上寬於半導體元件2。然而，應瞭解，被動電子構件3可僅覆蓋半導體元件2之一部分。舉例而言，如上文所解釋，被動構件3可覆蓋半導體元件2之作用表面11的至少55%、至少65%、至少75%、至少85%、至少95%、至少99%或至少100%。
圖5F係具有整合之電源電極126(或信號電極)及接地電極125的被動電子構件3之示意性側視截面圖。圖5G係圖5F之被動電子構件3之俯視平面圖。如圖5F中所展示，接地電極125可自第一表面12延伸貫穿場區7a及介電層110，且可接觸第一電極120。在各種具體實例中，第一電極120可連接至電接地，其可在與半導體元件2連接時提供接地接腳或端子。圖5A及圖5B中所展示之電源 電極126可包含第一表面12與第一電極120之間的電容性電路徑。因此，當連接至半導體元件2時，可在第一表面12(藉助於導電特徵9a及/或接觸襯墊21)與第一電極120之部分之間傳送電力，第一電極之該等部分又可連接至諸如封裝基板5之另一結構。儘管未說明，但第一電極120可經圖案化或可經移除且由互連層(諸如，線金屬化層之後端)替換以便沿預界定之電路徑提供電力。
圖5H係根據另一具體實例之被動電子構件3之示意性側視截面圖。圖5I係圖5H之被動電子構件3之俯視平面圖。不同於圖5F及圖5G之具體實例，在圖5H及圖5I中，除展示於圖5F及圖5G中之電源電極126及接地電極125以外，被動電子構件3亦可包括被短路之電源電極127。如圖5H中所展示，例如，一些電源電極127可藉助於直接導電互連件連接至構件3之第二表面13。因此，在圖5H及圖5I中，電源電極126可包含導電特徵9a(或接觸襯墊21)與第二表面13之間的電容性電路徑，而被短路之電源電極127可包含導電特徵9a(或接觸襯墊21)與第二表面13之間的導電或電阻性電路徑。
因此，在圖5A至圖5I之具體實例中，高K薄膜介電材料可用以界定被動電子構件3。在一些具體實例中，被動構件3可在一個設施中製造以便形成高K材料及電極(其可包含適合於接觸高K材料之貴或耐火金屬)，且半導體元件2可在另一設施中形成以形成元件2之主動構件及互連件。有益地，可提供貴或耐火金屬以實現高溫處理。如上文所解釋，在一些具體實例中，貴或耐火金屬可經移除且由諸如銅之其他金屬或由其他金屬化或佈線層替換。在其他具體實例中，貴或耐火金屬可保持於最終接合結構1中。被動構件3可接合(例如，直接接合)至半導體元件2，此情形可提供低阻抗及低電感連接以改良接合結構1之信號及/或電源完整性。
圖6係各種裝置之轉移阻抗依據信號頻率而變化的曲線圖，包括無電容性元件之處理器晶粒(曲線A)、上面安裝有100nF離散電容器之處理器 晶粒(曲線B)、具有安裝至封裝基板之100nF電容器的處理器晶粒(曲線C)、具有類似於圖1至圖5I之具體實例中所揭示之彼等電容性薄片的100nF電容性薄片的處理器晶粒(曲線D)、具有類似於圖1至圖5I之具體實例中所揭示之彼等電容性薄片的10nF電容性薄片的處理器晶粒(曲線E)，及具有類似於圖1至圖5I之具體實例中所揭示之彼等電容性薄片的1nF電容性薄片的處理器晶粒(曲線F)如圖6中所展示，以曲線A、B及C反映之習知裝置在超過500MHz及/或超過1GHz之頻率下具有相對較高之轉移阻抗值。超過500MHz或1GHz下之此類高阻抗可降低處理器晶粒之電源或信號完整性。相比之下，如以曲線D、E及F所反映，本文中所揭示之具體實例使得能夠顯著減小在超過500MHz，例如1GHz或超過1GHz之頻率下的阻抗，此情形可提供在此等較高頻率下之改良的信號或電源完整性。舉例而言，本文中所揭示之具體實例可提供在1GHz下之比以曲線A至C所展示之習知裝置之阻抗小至少10倍，例如至少100倍的阻抗。在相同的電容位準下，直接接合式電容薄片展示優於安裝於處理器晶粒或封裝基板上之離散電容器的改良效能。此外，如圖6中所展示，本文中所揭示之具體實例可能甚至在顯著較低之有效電容下(例如，在低至約1nF或10nF之電容下)仍提供減小之阻抗。因此，本文中所揭示之具體實例可在有效電容值處於約0.5nF至10mF之範圍內、在約0.5nF至1mF之範圍內、在約0.5nF至1μF之範圍內、在約0.5nF至150nF之範圍內、在約1nF至100nF之範圍內或在約1nF至10nF之範圍內的情況下有利地提供減小之阻抗。
圖7A係根據另一具體實例之被動電子構件3之示意性側視截面圖。除非另外指出，否則圖7A之被動電子構件3可接合至本文中所描述之元件2(其可包含半導體元件或非半導體元件)。在各種具體實例中，被動電子構件可包含直接接合至元件2(圖7A中未展示)而無介入之黏著劑的第一表面12。第二表面13可電連接至封裝基板(諸如，基板5)或其他封裝或系統結構。圖7A中所 展示之被動構件3有益地包含電容器，在電容器中，電極表面之大部分係非平行於(例如，大體上垂直於)元件2及表面12、13而安置。舉例而言，如圖7A中所展示，可界定一或多個電容器220，在電容器中，電極表面之大部分大體上平行於z軸而延伸，z軸可能非平行於或垂直於被動元件3之主表面(例如，x-y平面)，例如表面12、13。
在圖7A中所說明之具體實例中，電容器220可包含藉由介入之介電質210彼此隔開的第一電極221a(其可包含陽極及陰極中之一者)及第二電極221b(其可包含陽極及陰極中之另一者)。如上文結合圖1B所解釋，在圖7A中，被動電子構件3之陽極及陰極端子可沿構件3之相同側或表面安置。電容器220可界定於基底205內，基底205可包含絕緣或介電材料，諸如矽、氧化矽等。電極221a、221b及介電質210可包括主要沿非平行於表面12、13的對應於圖7A中之z軸的方向延伸的主表面。在各種具體實例中，電容器220可具有沿x軸延伸之蛇形剖面。舉例而言，如圖7A中所展示，電極221a、221b及介電質210可具有大體上豎直，例如沿非平行於或垂直於第一表面12及第二表面13之z軸延伸的各別豎直部分225。豎直部分225可藉由電極221a、22b及介電質210之對應側向部分226連接，使得豎直部分225及側向部分226界定被動元件3內之大體上蛇形的電容器。如圖7A中所展示，可沿整個蛇形電容器220在兩個電極221a、221b之間提供電容C。在各種具體實例中，沿電容器220之總電容C可在100nF/mm2至20μF/mm2之範圍內或在100nF/mm2至10μF/mm2之範圍內。有益地，使用蛇形電容器可顯著增加電極221a、221b之總表面積，且因此可相應地增加由被動元件2提供之總電容，在蛇形電容器中，電容器220之主要表面沿平行(或接***行)於豎直z軸之平面安放。電極221a、221b可包含任何合適類型之導體，諸如鋁、矽、摻雜矽、鎳或其他材料。介電質210可包含任何合適的介電材料，諸如氧化鋁、氧化矽等。在一些具體實例中，可藉由使用諸如HfO2、ZrO2、BST、SBT等之高介 電材料(例如，k>10)來提供增加之電容。
電容器220可藉助於上部端子231a、231b電連接至元件2(圖中未示)，且藉助於下部端子232a、232b連接至封裝基板5(圖中未示)或另一元件。如圖7A中所展示，第一端子231a可提供至第一電極221a之電連通。第二端子231b可提供至第二電極221b之電連通，該第二端子之類型可不同於第一端子231a。舉例而言，如圖7A中所展示，第一端子231a可延伸貫穿絕緣基底205以接觸第一電極221a之上部部分，且可在被動構件3之第一表面12處曝露。第二端子231b可延伸貫穿絕緣基底205且可接觸第二電極221b之延伸部分236。如圖7A中所展示，例如，第二電極221b之延伸部分236可延伸貫穿第一電極221a之材料，其中介電質210介入於第一電極221a與第二電極221b之延伸部分236之間。電連接至電容器220之另外其他方式可能係合適的。
另外，如圖7A中所展示，第一下部端子232a可提供至第一電極221a之電連通。第二下部端子232b可提供至第二電極221b之電連通。因此，在各種具體實例中，在第一表面12處，上部端子231a可電連接至第一電極221a(例如，陽極或陰極中之一者)，且上部端子231b可電連接至第二電極221b(例如，陽極及陰極中之另一者)。在第二表面13處，下部端子232a可電連接至第一電極221a(例如，陽極或陰極中之一者)，且下部端子232b可電連接至第二電極221b(例如，陽極及陰極中之另一者)。因此，每一表面12、13可包含陽極及陰極端子(例如，不同類型之端子)。
被動電子構件3亦可具有延伸貫穿被動電子構件3之厚度的貫穿信號連接器235。貫穿信號連接器235可包含提供第一表面12上之第一貫穿信號端子234與第二表面13上之第二貫穿信號端子233之間的導電路徑的導體。上部端子231a、231b、下部端子232a、232b及貫穿信號端子234、233中之任一者或全部可經組態以用於直接接合至元件2及/或系統板。因此，圖7A中所展示之被動 電子構件3可有益地提供電容性路徑及導電貫穿信號路徑。因此，可與積體電路一致地設置具有相對較高電容之被動裝置，而不佔用用於系統之單獨佔據面積，不干擾直接信號連接。以電極表面之大部分沿(或接***行於)豎直方向的方式安置電容器220可藉由顯著增加電極221a、221b之有效表面積來有益地改良電容。
如圖7A中所展示，相比下部端子232a、232b與貫穿信號端子233，上部端子231a、231b與貫穿信號端子234可按更細微的間距側向隔開。舉例而言，在各種具體實例中，第一表面12上之端子(例如，端子231a、231b及234)的上部間距p 1 可按小於50微米或小於40微米之間距隔開。在各種具體實例中，上部間距p 1 可在0.5微米至50微米之範圍內，在0.5微米至40微米之範圍內，在0.5微米至20微米之範圍內，在0.5微米至10微米之範圍內或在1微米至10微米之範圍內。上部端子231a、231b及端子234之細微間距可提供用於連接至元件2之相對較高數目個通道。相比之下，下部端子232a、232b及端子233之下部間距p 2 可經選擇以用於合適連接至系統主機板。下部間距p 2 可小於200微米或小於150微米。舉例而言，下部間距p 2 可在50微米至200微米之範圍內或在50微米至150微米之範圍內。因此，被動構件用以既提供高電容被動裝置且亦充當介入件而不佔用單獨佔據面積。
可按任何合適的方式界定豎直電容器220。舉例而言，可自多孔矽、多孔鋁等之初始平坦薄片界定第二電極221b。可遮罩及蝕刻平坦薄片之上表面使得可將通道蝕刻至第二電極221b材料之薄片中。介電質210可貼合地沈積至多孔鋁或多孔矽之經蝕刻表面上方的通道中。舉例而言，介電質210可藉由物理氣相沈積(PVD)、化學氣相沈積(CVD)或原子層沈積(ALD)來沈積。額外導電材料(例如，鋁)可沈積、塗佈或以其他方式塗覆於介電質210上方以界定第一電極221a。在一些具體實例中，第一電極221a及第二電極221b可包含相同 材料。在其他具體實例中，第一電極221a及第二電極221b可包含不同材料。有利地，相較於水平鰭片，具有豎直通道或鰭片之所說明結構可易於用較少遮罩步驟來界定。
圖7B係根據另一具體實例之被動電子構件3之示意性側視截面圖。除非另外指出，否則圖7B中之參考數字係指相同或類似於圖7A中之相似編號構件的特徵。舉例而言，如同圖7A，圖7B之被動電子構件3可包含電容器220，在該電容器中，電極表面之大部分豎直地定位且該電容器沿x軸界定蛇形圖案。第一電極221a及第二電極221b之主表面以及介入之介電質210可主要非平行或垂直於第一表面12及第二表面13而延伸。如同圖7A，第一上部端子231a可在第一表面12處或附近電連接至第一電極221a。另外，如同圖7A，在圖7B中，被動構件3之每一表面12、13可包含陽極及陰極端子，使得陽極及陰極端子可沿構件3之相同側或表面安置(例如，表面12處之端子231、231b及表面13處之端子232a、232b)。然而，不同於第二電極221b之延伸部分236接觸對應之第二上部端子221b的圖7A中，在圖7B中，單獨的豎直連接器237可向下延伸至被動元件3中以將第二上部端子231b與第二電極221b電連接。
圖7C係被動電子構件3之示意性側視橫截面圖，在該被動電子構件中，可沿第二電極221b之兩側界定一或多個蛇形電容器。在各種具體實例中，多個單獨的電容器可界定於被動電子構件3內。除非另外指出，否則圖7C中之參考數字係指相同或類似於圖7A及圖7B中之相似編號構件的特徵。如同圖7A至圖7B，圖7C之被動電子構件3的電極表面之大部分可相對於第一表面12及第二表面13大體上豎直且非平行地延伸。另外，如同圖7A至圖7B，在圖7C中，被動構件3之每一表面12、13可包含陽極及陰極端子，使得陽極及陰極端子可沿構件3之相同側或表面安置(例如，表面12處之端子231、231b及表面13處之端子232a、232b)。然而，不同於圖7A至圖7B之具體實例，在圖7C中，上部電容器220a可 界定於被動構件3之上部部分240a中，且下部電容器220b可界定於被動構件3之下部部分240b中。在圖7C之具體實例中，鋁或矽之初始平坦薄片的兩側可經遮罩且同時經蝕刻以界定第二電極221b內之通道。介電質210可沈積於上部部分240a及下部部分240b兩者上。類似地，導電材料可沈積於上部部分240a及下部部分240b上之介電質210上方以界定第一電極221a。圖7C之具體實例可有益地進一步增加電極221a、221b之總表面積且因此增加被動電子構件3之總電容。
圖7D係被動電子構件3之示意性側視橫截面圖，在該被動電子構件中，電容器220可由沿非平行方向z延伸之對準纖維(例如，碳纖維)界定。除非另外指出，否則圖7D中之參考數字係指相同或類似於圖7A至圖7C中之相似編號構件的特徵。如同圖7A至圖7C，圖7D之被動電子構件3可具有可相對於第一表面12及第二表面13大體上豎直且非平行地延伸的電極表面之大部分。另外，如同圖7A至圖7C，在圖7D中，被動構件3之每一表面12、13可包含陽極及陰極端子，使得陽極及陰極端子可沿構件3之相同側或表面安置(例如，表面12處之端子231a、231b及表面13處之端子232a、232b)。在此等具體實例中，纖維(諸如，狹長之碳纖維)可充當第二電極221b。纖維可塗佈有非導電材料以界定介電質210，且可隨後塗佈有導電材料以界定第一電極221a。形成豎直電容器220之另外其他方式可能係合適的。
圖7A至圖7D中所展示之電容器220可係狹長的，例如，電容器220之電極表面沿非平行方向z的高度l(例如，其可由電極221a、221b之長度界定)可長於電容器220之起伏沿主側表面x-y的對應寬度w。如圖7A至圖7D中所展示，可根據電容器220之間距界定寬度w，例如電容器之單一起伏的寬度。電容器220之縱橫比可由l除以w界定。在各種配置中，縱橫比可大於5：1。有益地，相較於其他被動裝置，圖7A至圖7D中所說明之狹長電容器220可提供增加之電極表面積而無需更多遮罩步驟。甚至在與低介電常數材料一起使用時，增加之表面積 亦可顯著增加總電容。
如本文中所解釋，作為各種微電子封裝方案之部分，諸如晶粒或晶圓之各種類型的元件可按三維配置堆疊。此可包括在較大基底晶粒或晶圓上堆疊一或多個晶粒或晶圓之層，以豎直配置堆疊多個晶粒或晶圓，及兩者之各種組合。堆疊中之晶粒可包括記憶體裝置、邏輯裝置、處理器、離散裝置及其類似者。舉例而言，在本文中所揭示之各種具體實例中，極小或薄剖面電容器可嵌入於絕緣材料內，且可包括於經堆疊晶粒配置中以解耦鄰近接合裝置。
晶粒或晶圓可使用包括以下各者之各種接合技術以堆疊配置接合：直接接合、非黏著技術，諸如上文所揭示之直接接合技術(參見例如以全文引用之方式併入本文中的美國專利第7,485,968號)。當使用直接接合技術接合堆疊晶片時，需要待接合之晶粒的表面極扁平且平滑。舉例而言，如上文所解釋，該等表面之表面拓樸應具有極小變化，使得該等表面可緊密地配合以形成持續接合。亦需要表面潔淨且不含雜質、粒子或其他殘餘物。
根據本文中所揭示之各種具體實例，電容器(例如，多層電容器或其他被動構件)可嵌入於諸如陶瓷或聚合物之絕緣材料內，以形成晶圓層級可堆疊電容器或其他被動裝置。在各種具體實例中，使用陶瓷、聚合物或其類似者產生裝置，該裝置可經平坦化以具有相比在某些其他習知絕緣材料之情況下可能之表面更光滑的接合表面。舉例而言，在各種具體實例中，可使用共燒陶瓷、液晶聚合物(LCP)、玻璃、矽或其他半導體及類似材料。在一些實施中，陶瓷經預製，或膏狀物或液體可用以形成裝置之自調平接合表面。電容器裝置之接合表面可在燒製之後經平坦化以準備用於接合。
待嵌入之電容器可包含單層或多層構件(用以提供所要之電容)，其具有用以電耦接電容器之端子的邊緣導體。電容器中之一或多者可使用多種技術嵌入於絕緣材料(諸如，諸圖中所說明之「生片」)中。在第一具體實 例中，電容器可沈積於絕緣材料(例如，預共燒陶瓷)層上，且另一絕緣材料層可置放或沈積於電容器上方。兩個絕緣材料層可被按壓在一起，包夾電容器，且組合可經燒製。絕緣材料層可在燒製期間接合在一起，形成一體的裝置，其中電容器嵌入於內部。因此，在各種具體實例中，電容器之介電材料可與絕緣材料層單片地整合。
在多層電容器較厚之具體實例中，額外之絕緣材料層可置放於頂部絕緣層與底部絕緣層之間及電容器周圍(形成包括電容器之中間層)。當該組合被燒製時，所有絕緣材料層可接合在一起，形成一體的裝置。在各種具體實例中，任何數目個絕緣層可與任何數目個電容器或電容器層一起使用以形成裝置。替代地，電容器可塗佈有液體或膏狀絕緣材料，其可經燒製或固化以使絕緣材料凝固且形成嵌入之裝置。
在各種具體實例中，絕緣材料可經選擇以具有低的熱膨脹係數(CTE)或具有接近將接合至電容性裝置之晶粒(在一些實例中，其可由矽製成)之CTE值的值。舉例而言，電容性裝置之CTE可經選擇為類似於待接合至電容性裝置之邏輯裝置、處理器等之CTE，使得裝置之組合可視需要封裝在一起(例如，以堆疊配置)。
通孔可貫穿絕緣材料形成於電容性裝置中，以允許貫穿電容性裝置或至嵌入之電容器之信號或電力傳送。在各種實施中，通孔可在燒製電容性裝置之前或之後形成。在一些具體實例中，重佈層可形成於電容性裝置之一個或兩個表面上，該等重佈層可視需要耦接至通孔。
另外，導電跡線可耦接至電容器之邊緣連接器以在電容性裝置之一個或兩個表面上形成用於電容器之外部端子。舉例而言，電容器之端子可一個位於電容性裝置之每一表面上(例如，陽極及陰極端子可處於電容性裝置之相對側上)，兩個在電容性裝置之單一表面上(例如，陽極及陰極端子可處於電 容性裝置之相同側或表面上)，或對於邊緣連接器中之每一者，可存在處於電容性裝置之每一側上的端子(例如，電容性裝置之每一表面可包含陽極及陰極端子兩者)。因此，例如，兩個端子可連接至電容器之一個邊緣連接器，且可經組態以將電源信號自電容性裝置之一側攜載至另一側。兩個其他端子可連接至電容器之第二邊緣連接器，且可經組態以將接地自電容性裝置之一側提供至另一側。在此組態中，電容器之一側耦接至電源信號，且電容器之另一側耦接至接地。端子可視需要耦接至通孔中之一或多者或耦接至重佈層(RDL)(在一個或兩個表面上)。當電容性裝置待使用直接接合技術接合時，端子、通孔及/或RDL連接件可形成為電容性裝置之一或多個表面上的直接接合互連件。在此等狀況下，互連件中之至少一些可具有在一微米之範圍內的間距，其中通孔可具有在10至15微米之範圍內的大小。在一具體實例中，可僅在電容性裝置之一個表面上使用直接接合互連件，其中電容器之端子在一個表面上。
在另一具體實例中，一或多個空腔可形成於經預燒絕緣材料層之表面中。電容器可沈積於每一空腔內，且通孔可形成於絕緣層內(以任何次序)。重佈層可形成於層及電容器上方，將電容器嵌入於裝置內。相對表面可經平坦化，且另一RDL視需要形成於經平坦化表面上。
所描述之技術可引起較少處理步驟、較高製造產出率及改良之良率。所揭示技術之其他優點對於熟習此項技術者亦將係顯而易見的。
圖8A至圖8C說明根據各種具體實例之用於將電容器220嵌入於絕緣層中的各種技術。圖8D至圖8E係可使用圖8A至圖8C中所展示之技術中之任一者形成的被動電子構件3之示意性側視截面圖。圖8A係在形成被動電子構件之前的第一絕緣層260a、複數個電容器220及第二絕緣層260b之示意性側視截面圖。圖8A至圖8C中所展示之具體實例說明可用於晶圓層級處理中之複數個電容器220。在其他具體實例中，可設置僅一個電容器220。電容器220可包含任何合 適類型之電容器，包括例如：單層電容器，其具有在兩個導電電極層之間的單一介電層；或多層電容器，其具有在複數個導電電極層之間的複數個介電層。電容器220亦可類似或相同於本文中所揭示之電容性結構中之任一者，包括水平地或豎直地定向之電容器。第一絕緣層260a及第二絕緣層260b可包含任何合適類型之絕緣或非導電材料，諸如陶瓷、玻璃或聚合物。在各種具體實例中，第一絕緣層260a及第二絕緣層260b可包含陶瓷，諸如氧化鋁。在其他具體實例中，第一絕緣層260a及第二絕緣層260b可包含聚合物，諸如液晶聚合物(LCP)。
在各種具體實例中，第一絕緣層260a及第二絕緣層260b可包含軟或可撓性陶瓷生片，例如陶瓷薄片，其當在合適燒製溫度下或高於合適燒製溫度經加熱或燒製時硬化以形成較堅固陶瓷材料。在此等具體實例中，電容器220可設置於第一絕緣層260a上。第二絕緣層260b可設置(例如，沈積)於電容器220上。第一層260a及第二層260b可被按壓在一起，使得第一層260a及第二層260b在間隙262中及電容器220之邊緣部分261周圍彼此接觸。在各種具體實例中，第一層260a及第二層260b可因此在電容器262周圍貼合，且可在被按壓時彼此接觸。在按壓之後，第一層260a及第二層260b以及嵌入之電容器220可在處於或高於陶瓷燒製溫度之溫度下燒製或共燒，以便使第一層260a及第二層260b融合或摻混在一起以形成較硬或較堅固結構。
在各種具體實例中，第一層260a及第二層260b可包含相同材料。在其他具體實例中，第一層260a及第二層260b可包含不同材料。在第一層260a及第二層260b包含不同材料之配置中，材料可經選擇使得材料在相同燒製或共燒溫度下或大約相同燒製或共燒溫度(例如，第一層260a及第二層260b充分硬化之溫度或溫度範圍)下硬化。舉例而言，一些材料可包含高溫陶瓷(例如，具有處於或高於1000℃之燒製溫度)或低溫陶瓷(例如，具有處於或高於500℃或處於或高於600℃，例如在500℃與1200℃之間或550℃與1100℃之間的燒製溫 度的彼等陶瓷)。所得被動電子構件3說明於下文更詳細描述之圖8D中。
圖8B係在形成被動電子構件之前的第一絕緣層260a、複數個電容器220、第二絕緣層260b及安置於第一絕緣層260a與第二絕緣層260b之間的中間第三絕緣層260c之示意性側視截面圖。除非另外指出，否則圖8B之具體實例大體上類似或相同於圖8A之具體實例。舉例而言，類似於圖8A，用於形成圖8B之被動構件的方法亦可形成圖8D中所展示之被動構件3。然而，不同於圖8A中，在圖8B中，中間第三絕緣層260c可在燒製之前沈積於電容器220之側邊緣261周圍。有益地，第三中間層260c可具有經選擇使得第一層260a及第二層260b可在施加極少壓力或不施加壓力之情況下接觸中間層260c的厚度。在其他配置中，可施加壓力以使第一層260a接觸第三層260c且使第三層260c接觸第二層260b。在將第一層260a及第二層260b按壓在一起(其中第三層260c介入於其間)之後，第一層260a、第二層260b、第三層260c及電容器220可在足以使層260a至260c融合或以其他方式接合在一起以形成整體或一體之裝置(例如，圖8D中所展示之一體的被動構件3)的溫度下共燒。
圖8C係在形成被動電子構件之前的嵌入於絕緣層260中之電容器220之示意性側視截面圖。除非另外指出，否則圖8C之具體實例大體上類似或相同於圖8A至圖8B之具體實例。舉例而言，類似於圖8A至圖8B中，用於形成圖8B之被動構件的方法亦可形成圖8D中所展示之被動構件3。然而，在圖8A至圖8B之具體實例中，第一、第二及第三絕緣層260a至260c可在沈積或連接至電容器220之前形成。不同於圖8A至圖8B之具體實例，在圖8C之具體實例中，粉末或其他固體混合物可設置於載體263上。電容器220可設置於粉末或混合物上方，且溶液可被添加至粉末或混合物。溶液可使粉末或混合物變厚成軟的可撓性絕緣層260(例如，軟陶瓷或聚合物)。所得軟的可撓性層260可經模製或以其他方式形成於電容器220上方或周圍以將電容器220嵌入於絕緣層260內。在將絕 緣層260模製或形成於電容器220上方之後，絕緣層260及電容器260可在足以使層260融合、混合或以其他方式接合在一起以形成整體或一體的裝置(例如，圖8D中所展示之一體的被動構件3)的溫度下共燒。可在共燒之後移除載體263。圖8C之具體實例可有益地實現被動構件之形成而不利用多個沈積製程，諸如圖8A至圖8B中所展示之彼等製程。確切而言，基底絕緣層260可在電容器220周圍形成且經共燒以用相對較少之製程步驟形成被動構件3。
圖8D係使用圖8A至8C中所展示之技術中之任一者形成的被動電子構件3之示意性橫截面圖。被動電子構件3可包括類似或相同於圖7A至圖7D中所展示之彼等特徵的特徵，使得圖8D中之參考數字可表示類似於圖7A至圖7D之相似參考數字的構件，除所指出處以外。在共燒圖8A至圖8C之結構之後，電容器220可嵌入於絕緣材料層250內。在所說明之具體實例中，例如，電容器220可完全嵌入於層250中，使得絕緣材料層250沿電容器220之側邊緣261以及沿電容器220之上表面264a及下表面264b安置。在圖8D中，絕緣材料層250可包含藉由燒製或共燒圖8A至圖8C所展示之總成而形成的第一絕緣體210a。因此，第一絕緣體210a可包含經硬化陶瓷、聚合物、玻璃等。
如同圖7A至圖7D，圖8D中所展示之電容器220可藉由第一電極221a、第二電極221b及介入第一電極221a與第二電極221b之間的第二絕緣體210b而界定。第一絕緣體210a及第二絕緣體210b可經選擇以便具有類似共燒溫度及/或具有匹配被動電子構件3待接合之構件(例如，可包含矽之半導體元件2)的相對較低CTE。在各種具體實例中，絕緣體210a、210b包含相同材料。在其他具體實例中，絕緣體210a、210b包含各自具有燒製溫度之不同材料，在該等燒製溫度下，層210a、210b皆硬化且彼此合併或融合。因此，在共燒圖8A至圖8C中之任一者中所展示的總成之後，第一絕緣體210a及第二絕緣體210b可彼此合併或混合以形成單片地整合及一體或整體的結構。舉例而言，共燒第一絕緣體210a 及第二絕緣體210b可使第一絕緣體210a之部分與第二絕緣體210b之部分例如在兩個絕緣體210a、210b之間的邊界處合併或混合。因此，在圖8D之具體實例中，層250之單片地整合之絕緣體210a可與電容器220之絕緣體210b無縫地整合。如上文所解釋，在各種具體實例中，絕緣體210a、210b在各種具體實例中可包含介電質，例如陶瓷介電質。在其他具體實例中，絕緣體210a及/或210b可包含聚合物、玻璃等。
在各種具體實例中，如同圖7A至圖7D之具體實例，電容器220可包含連接至對應的第一電極221a之第一端子232a。第二端子232b可連接至電容器220之對應的第二電極221b。第一端子232a及第二端子232b中之每一者可至少部分地藉由電極221a、221b之各別最外層(例如，安置於電容器220之各別上表面264a及下表面264b處或附近的彼等電極221a、221b)及藉由電連接各別交替之電極221a、221b的邊緣連接器251a、251b而界定。舉例而言，如圖8D中所展示，第一邊緣連接器251a可相對於電極221a豎直地(例如，非平行地)安置，且可電連接電極221a之各別末端。類似地，第二邊緣連接器251b可相對於電極221b豎直地(例如，非平行地)安置，且可電連接電極221b之各別末端。如上文所解釋，電極221a、221b可屬於不同類型，例如，一個電極221a可包含陽極且另一電極221b可包含陰極，或反之亦然。
此外，如同圖7A至圖7B之具體實例，一或多個貫穿信號連接器235(例如，導電通孔)可自絕緣層250之第一表面265a貫穿被動電子構件3之厚度延伸至絕緣層250之第二表面265b。在一些具體實例中，貫穿信號連接器235可在共燒及形成被動構件3之後形成。舉例而言，在一些具體實例中，絕緣層260a、260b及/或260c及電容器220可共燒以形成被動構件。隨後，可貫穿絕緣層250設置(例如，鑽出、蝕刻等)孔，且可在孔中設置或沈積貫穿信號連接器235。在信號連接器235係在燒製之後形成的此配置中，用於連接器235之導電材料可 能不能夠耐受在燒製或共燒製程期間使用之高溫。然而，在其他具體實例中，連接器235可包含導體，該導體具有經組態以耐受用於燒製結構之高溫的材料屬性。在此類配置中，連接器235可連同電容器220及絕緣層260a至260c一起共燒。
圖8E係圖8D中所展示之被動電子構件3之示意性側視截面圖，其中一或多個重佈層(RDL)252a、252b(例如，互連層)塗覆至被動電子構件3。RDL 252a、252b可設置於絕緣層250之第一表面265a及第二表面265b中之至少一者上。在一些具體實例中，RDL 252a、252b可在設置於構件3上之前經預形成。舉例而言，在一些具體實例中，RDL 252a、252b可經預形成且直接接合至構件3而無介入之黏著劑。在其他配置中，RDL 252a、252b可按多個層建置於絕緣層250上方。RDL 252a、252b可經組態以在電容器220之選定端子與被動電子構件3待連接的元件之對應端子或接觸襯墊之間投送電信號。舉例而言，在圖8E之具體實例中，第一RDL 252a可設置於絕緣層250之第一表面265a上方。第二RDL 252b可設置於絕緣層250之第二表面265b上方。RDL 252a、252b可包含至少部分地嵌入於對應的RDL絕緣層266a、266b中之複數個金屬跡線。被動構件3之第一表面12可界定於RDL 252a之上表面處，且被動構件3之第二表面13可界定於RDL 252b之下表面處。
如圖8E中所展示，RDL 252a、252b之第一導電跡線253a或導電通孔可在第一端子232a處或藉助於第一端子232a電連接至電容器之第一電極或端子221a。如所展示，跡線253a或通孔(亦被稱作互連件)可延伸貫穿絕緣材料之至少一部分或絕緣體210b以連接至電容器之各別端子。類似地，各別RDL 252a、252b之第二導電跡線253b可在第二端子232b處或藉助於第二端子232b電連接至第二電極221b。在所說明之具體實例中，端子232a、232b可至少部分地藉由邊緣連接器251a、252b之各別部分(其連接交錯之電極221a、221b)且藉由最外電極221a、221b(例如，在電容器220之各別第一表面265a或第二表面265b 處或附近的電極221a、221b)。因此，至各別電極221a、222b之電連接可形成為至邊緣連接器251a、251b及/或至表面265a、265b處之最外電極221a、221b。
跡線253a、253b可將端子232a、232b電連接至絕緣材料層250之第一表面265a或第二表面265b處的各別互連件254a、254b。如圖8E中所展示，互連件254a、254b可延伸貫穿RDL絕緣體266a、266b，且可在第一表面12及第二表面13處曝露。在各種具體實例中，如下文所解釋，絕緣層266a、266b可充當互連件(或其部分)可延伸貫穿以連接至電容器之各別層或基板。互連件254a、254b之曝露表面可經組態以電連接至其他元件，諸如元件2(例如，半導體元件，諸如積體裝置晶粒)、封裝基板、介入件等。如本文中所解釋，在各種具體實例中，RDL絕緣層266a、266b以及在表面12、13處之互連件254a、254b之曝露表面可經拋光及製備以用於直接接合。絕緣層266a、266b及經曝露互連件254a、254b可直接接合至其他元件之對應絕緣及/或導電特徵而無介入之黏著劑。在一些具體實例中，元件可接合至構件3之兩個表面12、13。在其他具體實例中，元件可接合至被動構件3之僅一個表面12或13。在另外其他具體實例中，絕緣層266a、266b及/或互連件254a、254b可藉由各種黏著劑接合至其他元件。
如同上文所描述之具體實例，在一些配置中，被動構件3之每一表面12、13可包含連接至電容器220之每一側上的不同類型之端子232a、232b的第一各別互連件254a及第二各別互連件254b。舉例而言，絕緣材料250之表面265a、265b中之每一者可包含陽極及陰極端子。然而，在其他具體實例中，一個表面265a可包含陽極端子，且另一表面265b可包含陰極端子。本文中可基於例如RDL 252a、252b之結構及其投送電信號之方式而提供端子之另外其他組合。舉例而言，在本文中所揭示之具體實例中，一些端子232a可連接至電源，且其他端子232b可連接至電接地，或反之亦然。
圖9A至9E說明根據各種具體實例之用於形成被動電子構件3的 製程。除非另外指出，否則圖9A至圖9E之構件可類似或相同於圖7A至圖8E之相似編號構件。圖9A係絕緣層250之示意性側視截面圖。絕緣層250可包含任何合適類型之絕緣體，諸如陶瓷、聚合物、玻璃、半導體(例如，矽)等。轉向圖9A，可例如藉由蝕刻、鑽孔等在絕緣層250中形成一或多個空腔267。亦可貫穿絕緣層250之厚度之至少一部分設置貫穿信號互連件235(或導電通孔)。舉例而言，在一些具體實例中，可形成(例如，鑽出、蝕刻等)孔，且可在孔中設置導電材料以形成通孔或互連件235。在圖9C中，一或多個電容器220可設置於空腔267中。在一些具體實例中，低CTE絕緣填充物268可設置於空腔267中之電容器220上方及/或周圍，以便支撐、穩定化電容器220及/或減小其上之應力。
如圖9D中所展示，第一RDL 252a可設置於絕緣層250之第一表面265a上方。第一RDL 252a中之互連件254a可連接至電容器220之對應端子232a，且第一RDL 252a中之其他互連件254b(圖中未示)可連接至電容器220之對應端子232b。舉例而言，互連件254a、254b之部分可延伸貫穿RDL 252a、252b之絕緣層266a、266b(其可充當絕緣層或基板)以連接至電容器。在圖9E中，絕緣材料250之背面可經部分地移除(例如，拋光、研磨、蝕刻等)以曝露電容器220之表面264b及通孔235之末端。第二RLD 252b可設置於絕緣材料250之表面265b及電容器220之表面264b上方。如上文所解釋，RDL 252a、252b可接合(例如，在一些配置中，直接接合)至絕緣層250及電容器220。在其他具體實例中，RDL 252a、252b可用其他方式，例如使用黏著劑接合。在另外其他具體實例中，RDL 252a、252b可逐層建置。
如同圖8D至圖8E之具體實例，在圖9E中，電容器3可嵌入於絕緣層250中，該絕緣層可充當絕緣層266a、266b之間的絕緣元件。舉例而言，如圖9E中所展示，絕緣層250可沿電容器220之側邊緣261安置，且可覆蓋側邊緣261之大部分，例如側邊緣261之全部或實質上整個側邊緣。在圖9E之具體實例中， RDL 252a、252b可設置於電容器220之上表面264a及下表面264b上方。然而，不同於圖8D至圖8E，在圖9E中，電容器3並不與絕緣材料250單片地整合，而是***於空腔267(具有填充物268)中。如同本文中所揭示之其他具體實例，被動構件3之每一表面12、13可包含不同類型之端子，例如每一表面12、13可包含陽極端子或互連件及陰極端子或互連件。在其他具體實例中，一個表面12可僅包含陽極端子或互連件，且另一表面13可僅包含陰極端子或互連件，或反之亦然。在各種具體實例中，構件之第一表面12上的互連件254a及/或254b之間距可具有小於第二表面13上之互連件254a、254b之間距的間距。舉例而言，第一表面12上之互連件254a及/或254b可隔開且經組態以用於直接接合至另一元件。在一些具體實例中，第一表面12上之互連件254a及/或254b的間距可能係50微米或小於50微米，10微米或小於10微米，或1微米或小於1微米。在一些具體實例中，電容器220之端子可連接至第一表面12處之RDL的對應互連件254a及/或254b，且可能不連接至第二表面13處之任何互連件，或反之亦然。
圖10A至圖10G說明用於形成被動電子構件3之另一方法，在該被動電子構件中，被動構件嵌入於絕緣層250中。圖10A係第一絕緣基板270a之示意性側視截面圖。第一絕緣基板270a可包含任何合適類型之絕緣體，諸如陶瓷、聚合物、玻璃、絕緣複合物等。有益地，基板270a、270b可包含熱膨脹係數(CTE)不超過6ppm/℃或不超過5ppm/℃之材料。在各種具體實例中，基板270a、270b之CTE可在2ppm/℃至6ppm/℃之範圍內，在3ppm/℃至6ppm/℃之範圍內或在3ppm/℃至5ppm/℃之範圍內。在各種具體實例中，基板270a、270b可包含相同材料。在其他具體實例中，基板270a、270b可包含不同材料。轉向圖10B，第一黏著劑250a可塗覆或沈積於第一絕緣基板270a上。第一黏著劑250a可包含任何合適類型之黏著劑，諸如絕緣黏著劑。在各種具體實例中，第一黏著劑250a可包含非導電環氧樹脂。
在圖10C中，電容器220可設置(例如，置放、沈積等)於第一黏著層250a上。在一些具體實例中，電容器220可部分地嵌入於第一黏著層250a內，使得第一黏著層250a之至少一部分沿電容器220之側邊緣261安置且第一黏著層250a之至少另一部分沿電容器220之第二表面264b安置。在圖10D中，第二黏著層250b可設置或塗覆於電容器220上方及周圍。如圖10D中所展示，第二黏著層250b之至少一部分可沿電容器220之側邊緣261安置，且第二黏著層250b之至少另一部分可沿電容器220之第一表面264a安置。第二絕緣基板270b(其可包含與第一基板270a相同的絕緣材料或不同的絕緣材料)。因此，在圖10D中，絕緣層250可包含第一黏著層250a及第二黏著層250b，且電容器220可全部嵌入於絕緣層內。
轉向圖10E，導電互連件可形成於被動構件3中。舉例而言，貫穿導電通孔235可設置於貫穿被動構件3之厚度而設置的貫穿孔中，以便提供構件3中之貫穿電連通。另外，互連件254a、254b可形成於絕緣基板270a、270b之對應孔中，以便與電容器220之對應端子232a、232b電連接。因此，在本文中所揭示之具體實例中，絕緣基板270a、270b可充當互連層以提供與其他元件或裝置之電連通。如同本文中所揭示之其他具體實例，被動構件3之每一表面12、13可包含不同類型之端子，例如每一表面12、13可包含陽極端子或互連件254a及陰極端子或互連件254b。在其他具體實例中，一個表面12可僅包含陽極端子或互連件，且另一表面13可僅包含陰極端子或互連件，或反之亦然。
如圖10E中所展示，黏著劑250a、250b可充當安置於第一基板與第二基板之間的絕緣元件。互連件254a、254b可充當延伸貫穿絕緣元件之至少一部分(例如，第一黏著劑250a及第二黏著劑250b之部分)的導電通孔。另外，互連件254a、254b可延伸貫穿基板270a、270b以連接至電容器。黏著劑250a、250b可鄰近於(及/或接觸)電容器220之側邊緣而安置。如所展示，電容器220可安 置於第一基板270a與第二基板270b之間的第一區中，且絕緣元件(例如，絕緣材料250之黏著劑250a、250b)可安置於第一基板270a與第二基板270b之間的不同的第二區中。有益地，使用低CTE基板270a、270b及介入之絕緣材料250可向整個被動構件3提供低的總有效CTE，該CTE接近於被動構件3待安裝至的例如半導體或矽基板的構件之CTE。在此類配置中，有益地，被動構件3(例如，包括圖10E中所展示之絕緣及導電材料)之總有效CTE可能不超過8ppm/℃，不超過7ppm/℃或不超過6ppm/℃。在各種具體實例中，被動構件3(在本文中亦被稱作微電子裝置)之總有效CTE可在3ppm/℃至7ppm/℃之範圍內，在4ppm/℃至8ppm/℃之範圍內或在4ppm/℃至7ppm/℃之範圍內。
圖10F說明在圖10C中所展示之步驟之後的用於形成被動構件的替代方法。舉例而言，在將電容器220設置於圖10C中之第一黏著層250a上之後，替代如圖10D中所展示將第二黏著劑250b設置於電容器220及第一黏著層250a上方，可將模製化合物269至少設置於電容器220之側邊緣261周圍。模製化合物269可包含絕緣層250之絕緣子層，例如模製化合物269可包含非導電環氧樹脂、囊封物等。在一些具體實例中，模製化合物269可僅塗覆於側邊緣261周圍。在其他具體實例中，模製化合物269可塗覆於電容器之側邊緣261及表面264a周圍。可用任何合適的方式移除模製化合物269之在表面264a上方的部分。
另外，如圖10F中所展示，第二黏著層250b(其可包含非導電或絕緣黏著劑)可塗覆於第一表面264a及模製化合物269之上表面上方。第二絕緣基板270b可設置於第二黏著層250b上方。因此，在圖10F之具體實例中，絕緣層250可包含第一黏著層250a及第二黏著層250b以及模製化合物269。電容器220可嵌入於(例如，完全嵌入於)絕緣層250中。轉向圖10G，如同圖10E，可設置穿孔235及互連件254a、254b以分別提供貫穿構件3及至電容器220之電連通。
黏著劑250a、250b及模製化合物269可充當安置於第一基板270a 與第二基板270b之間的絕緣元件。互連件254a、254b可充當延伸貫穿絕緣元件之至少一部分(例如，第一黏著劑250a及第二黏著劑250b之部分)的導電通孔。另外，互連件254a、254b可延伸貫穿基板270a、270b以連接至電容器。在圖10G中，黏著劑250a、250b可鄰近於(及/或接觸)電容器220之上表面而安置。模製化合物269可鄰近於(及或接觸)電容器220之側邊緣而安置。因此，電容器220可嵌入於絕緣元件內(例如，嵌入於黏著劑250a、250b及模製化合物269內)。如所展示，電容器220可安置於第一基板270a與第二基板270b之間的第一區中，且絕緣元件(例如，絕緣材料250之黏著劑250a、250b)之至少一部分可安置於第一基板270a與第二基板270b之間的不同的第二區中。有益地，使用低CTE基板270a、270b及介入之絕緣材料250可向整個被動構件3提供低的總有效CTE，該CTE接近於被動構件3待安裝至的例如半導體或矽基板的構件之CTE。在此類配置中，有益地，被動構件3(例如，包括圖10G中所展示之絕緣及導電材料)之總有效CTE可能不超過8ppm/℃，不超過7ppm/℃或不超過6ppm/℃。在各種具體實例中，被動構件3(在本文中亦被稱作微電子裝置)之總有效CTE可在3ppm/℃至7ppm/℃之範圍內，在4ppm/℃至8ppm/℃之範圍內或在4ppm/℃至7ppm/℃之範圍內。圖10A至圖10G之構件3可包含層壓結構，在該層壓結構中，複數個基板(諸如，基板270a、270b)可例如藉助於一或多種黏著劑及/或藉助於模製化合物而耦接至一或多個電容器。在所說明之具體實例中，基板270a、270b可包含經層壓或塗覆至電容器220而不使用沈積製程沈積之材料或層。
圖11A至圖11G說明用於形成被動電子構件3之另一方法，在該被動電子構件中，被動構件嵌入於絕緣層250中。圖11A至圖11B分別大體上相同於圖10A至圖10B。然而，在圖11C中，第三絕緣基板270c可設置於第一黏著層250a上方及電容器220周圍。第三絕緣基板270c可與基板270a、270b具有相同材料。在其他具體實例中，第三基板270c之材料可不同於基板270a、270b之材料。第一 黏著層250a可設置於第二表面264b上方及側邊緣261之部分上方。如圖11C中所展示，有益地，可貫穿第三絕緣基板270設置第一通孔部分235a。第一通孔部分235a可界定貫穿信號通孔或互連件235之一部分。
如同圖10D，在圖11D中，第二黏著劑250b可設置於電容器220上方及周圍。舉例而言，第二黏著層250b可設置於電容器220之側邊緣261的部分周圍及電容器220之第一表面264a上方。第二絕緣基板270b可設置或沈積於第二黏著層250b上方。因此，在圖11D中，電容器220可嵌入於可包含第一黏著層250a及第二黏著層250b之絕緣層250中。在所說明之具體實例中，例如，電容器220可完全或全部嵌入於絕緣層250中，使得絕緣層之部分覆蓋電容器220之大部分或全部表面。
轉向圖11E，可設置互連件254a、254b以連接至電容器220之端子232a、232b。第二通孔部分235b可設置於第一絕緣基板270a及第二絕緣基板270b中之每一者中。第二通孔部分235b可電連接至貫穿第三絕緣基板270c形成之第一通孔部分235a。舉例而言，在一些具體實例中，第一通孔部分235a可直接接合至對應的第二通孔部分235b而無介入之黏著劑。在其他具體實例中，第一通路部分235a可藉由導電黏著劑接合至第二通孔部分235b。有利地，使用第三絕緣基板270c中之第一通孔部分235a可實現所得穿孔或互連件235之逐層建構，而不設置貫穿絕緣層250之穿孔。實情為，第三絕緣基板270c之厚度可與電容器220之厚度大約相同，使得無需貫穿絕緣層250形成單獨通孔。
如上所述，黏著劑250a、250b及第三基板270c可充當安置於第一基板270a與第二基板270b之間的絕緣元件。互連件254a、254b可充當延伸貫穿絕緣元件之至少一部分(例如，第一黏著劑250a及第二黏著劑250b之部分)的導電通孔。另外，互連件254a、254b可延伸貫穿基板270a、270b以連接至電容器。在圖11E中，絕緣材料250可鄰近於(及/或接觸)電容器220之上表面及電容器220 之側邊緣而安置。電容器220可因此嵌入於絕緣元件內。如所展示，電容器220可安置於第一基板270a與第二基板270b之間的第一區中，且絕緣元件之至少一部分(例如，黏著劑250a、250b及第三基板270c之部分)可安置於第一基板270a與第二基板270b之間的不同的第二區中。有益地，使用低CTE基板270a、270b、第三介入基板270c及介入之絕緣材料250可向整個被動構件3提供低的總有效CTE，該CTE接近於被動構件3待安裝至的例如半導體或矽基板的構件之CTE。在此類配置中，有益地，被動構件3(例如，包括圖11E中所展示之絕緣及導電材料)之總有效CTE可能不超過8ppm/℃，不超過7ppm/℃或不超過6ppm/℃。在各種具體實例中，被動構件3(在本文中亦被稱作微電子裝置)之總有效CTE可在3ppm/℃至7ppm/℃之範圍內，在4ppm/℃至8ppm/℃之範圍內或在4ppm/℃至7ppm/℃之範圍內。
圖11F說明在圖11C中所展示之步驟之後的用於形成被動構件的替代方法。舉例而言，在於圖11C中將電容器220設置於第一黏著層250a上之後，替代如圖11D中所展示將第二黏著劑250b設置於電容器220、第三基板270c及第一黏著層250a上方，可至少在電容器220之側邊緣261周圍設置模製化合物269。模製化合物269可包含絕緣層250之絕緣子層，例如模製化合物269可包含非導電環氧樹脂、囊封物等。在一些具體實例中，模製化合物269可僅塗覆於側邊緣261周圍。在其他具體實例中，模製化合物269可塗覆於電容器之側邊緣261及表面264a周圍。可用任何合適的方式移除模製化合物269之在表面264a上方的部分。
另外，如圖11F中所展示，第二黏著層250b(其可包含非導電或絕緣黏著劑)可塗覆於第一表面264a及模製化合物269之上表面上方。第二絕緣基板270b可設置於第二黏著層250b上方。因此，在圖11F之具體實例中，絕緣層250可包含第一黏著層250a及第二黏著層250b以及模製化合物269。電容器220可嵌入於(例如，完全嵌入於)絕緣層250中。轉向圖11G，如同圖11E，可設置穿 孔235及互連件254a、254b以分別提供貫穿構件3及至電容器220之電連通。
黏著劑250a、250b及模製化合物269(例如，絕緣材料250)可充當安置於第一基板270a與第二基板270b之間的絕緣元件。互連件254a、254b可充當延伸貫穿絕緣元件之至少一部分(例如，第一黏著劑250a及第二黏著劑250b之部分)的導電通孔。另外，互連件254a、254b可延伸貫穿基板270a、270b以連接至電容器。在圖11G中，黏著劑250a、250b可鄰近於(及/或接觸)電容器220之上表面而安置。模製化合物269可鄰近於(及或接觸)電容器220之側邊緣而安置。因此，電容器220可嵌入於絕緣元件內(例如，嵌入於黏著劑250a、250b及模製化合物269內)。如所展示，電容器220可安置於第一基板270a與第二基板270b之間的第一區中，且絕緣元件(例如，絕緣材料250之黏著劑250a、250b及模製化合物269)之至少一部分可安置於第一基板270a與第二基板270b之間的不同的第二區中。有益地，使用低CTE基板270a、270b及介入之絕緣元件可向整個被動構件3提供低的總有效CTE，該CTE接近於被動構件3待安裝至的例如半導體或矽基板的構件之CTE。在此類配置中，有益地，被動構件3(例如，包括圖11G中所展示之絕緣及導電材料)之總有效CTE可能不超過8ppm/℃，不超過7ppm/℃或不超過6ppm/℃。在各種具體實例中，被動構件3(在本文中亦被稱作微電子裝置)之總有效CTE可在3ppm/℃至7ppm/℃之範圍內，在4ppm/℃至8ppm/℃之範圍內或在4ppm/℃至7ppm/℃之範圍內。
圖11H及圖11I分別說明圖11E及圖11G之替代配置。在圖11H中，例如，額外的絕緣基板270d可設置於電容器220周圍。基板270d可包含相同或不同於基板270a至270c之材料。在圖11I中，可設置模製化合物269作為絕緣層250之部分。圖11H及圖11I之特徵可另外大體上類似於上文在圖11A至圖11G中所解釋之特徵。圖11A至圖11I之構件3可包含層壓結構，在該層壓結構中，複數個基板(諸如，基板270a、270b)可例如藉助於一或多種黏著劑、藉由介入之第三 基板270c及/或藉助於模製化合物而耦接至一或多個電容器。在所說明之具體實例中，基板270a、270b可包含經層壓或塗覆至電容器220而不使用沈積製程沈積之材料或層。
圖12A至圖12E說明用於形成被動電子構件3之另一方法。在圖12A中，第一絕緣基板270a可具有在其外表面上之複數個導電接觸襯墊275。在圖12B中，電容器220可藉助於在所說明之具體實例中包含焊料的第一黏著劑，例如藉助於導電黏著劑276連接至基板270a之接觸襯墊275。在其他具體實例中，電容器220可藉由直接接合來連接至接觸襯墊275而無介入之黏著劑。轉向圖12C，模製化合物269可設置於電容器220周圍及/或上方及基板層270a之表面上方。
在圖12D中，黏著層250b可塗覆於模製化合物269之上表面上方及電容器220之第一表面264a上方。第二絕緣基板270b可設置於黏著層250b上方。因此，在圖12D之具體實例中，電容器220可嵌入於絕緣層250中，該絕緣層可藉由模製化合物269(其塗覆於電容器220之第二表面264b及側邊緣261上方)及黏著層250b(其塗覆於電容器220之第一表面264a上方)界定。在所說明之具體實例中，電容器220可完全或全部嵌入於絕緣層250中。在圖12E中，如上文所解釋，各種跡線及互連件254a、254b可穿透絕緣層250之一部分以連接至電容器220之端子。
絕緣材料250(例如，黏著劑250b及模製化合物269)可充當安置於第一基板270a與第二基板270b之間的絕緣元件。互連件254a、254b可充當延伸貫穿絕緣元件之至少一部分(例如，黏著劑250b之部分)的導電通孔。另外，互連件254a、254b可延伸貫穿基板270a、270b以連接至電容器。在圖12E中，模製化合物269可鄰近於電容器220之側邊緣而安置。因此，電容器220可嵌入於絕緣元件內(例如，嵌入於黏著劑250b及模製化合物269內)。如所展示，電容器 220可安置於第一基板270a與第二基板270b之間的第一區中，且絕緣元件之至少一部分可安置於第一基板270a與第二基板270b之間的不同的第二區中。有益地，使用低CTE基板270a、270b及介入之絕緣元件可向整個被動構件3提供低的總有效CTE，該CTE接近於被動構件3待安裝至的例如半導體或矽基板的構件之CTE。在此類配置中，有益地，被動構件3(例如，包括圖12E中所展示之絕緣及導電材料)之總有效CTE可能不超過8ppm/℃，不超過7ppm/℃或不超過6ppm/℃。在各種具體實例中，被動構件3(在本文中亦被稱作微電子裝置)之總有效CTE可在3ppm/℃至7ppm/℃之範圍內，在4ppm/℃至8ppm/℃之範圍內或在4ppm/℃至7ppm/℃之範圍內。圖12A至圖12E之構件3可包含層壓結構，在該層壓結構中，複數個基板(諸如，基板270a、270b)可例如藉助於一或多種黏著劑及/或藉助於模製化合物而耦接至一或多個電容器。在所說明之具體實例中，基板270a、270b可包含經層壓或塗覆至電容器220而不使用沈積製程沈積之材料或層。
圖13A至圖13E說明用於形成被動電子構件3之另一方法。在圖13A中，第一絕緣基板270a可具有在其外表面上之複數個導電接觸襯墊275。在圖13B中，電容器220可藉助於在所說明之具體實例中包含焊料的第一黏著劑，例如藉助於導電黏著劑276連接至基板270a之接觸襯墊275。在其他具體實例中，電容器220可藉由直接接合來連接至接觸襯墊275而無介入之黏著劑。轉向圖13C，具有第一通孔部分235a之第三絕緣基板270c可黏附至可包含非導電黏著劑之第一黏著層250a。在圖13D中，模製化合物269可設置於電容器220之表面264b之下及側邊緣261周圍。在圖13E中，第二黏著層250b可塗覆於電容器之第一表面264a上方，以及模製化合物269及第三基板層270c之上表面上方。第二基板層270b可設置於第二黏著層250b上方。在圖13F中，如上文所解釋，可設置各種互連件254及穿孔235。
黏著劑250a、250b、模製化合物269及基板270c可充當安置於第一基板270a與第二基板270b之間的絕緣元件。互連件254a、254b可充當延伸貫穿絕緣元件之至少一部分的導電通孔。另外，互連件254a、254b可延伸貫穿基板270a、270b以連接至電容器。在圖11G中，模製化合物269可鄰近於(及或接觸)電容器220之側邊緣而安置。電容器220可因此嵌入於絕緣元件內。如所展示，電容器220可安置於第一基板270a與第二基板270b之間的第一區中，且絕緣元件之至少一部分可安置於第一基板270a與第二基板270b之間的不同的第二區中。有益地，使用低CTE基板270a、270b及介入之絕緣元件可向整個被動構件3提供低的總有效CTE，該CTE接近於被動構件3待安裝至的例如半導體或矽基板的構件之CTE。在此類配置中，有益地，被動構件3(例如，包括圖13F中所展示之絕緣及導電材料)之總有效CTE可能不超過8ppm/℃，不超過7ppm/℃或不超過6ppm/℃。在各種具體實例中，被動構件3(在本文中亦被稱作微電子裝置)之總有效CTE可在3ppm/℃至7ppm/℃之範圍內，在4ppm/℃至8ppm/℃之範圍內或在4ppm/℃至7ppm/℃之範圍內。圖13A至圖13F之構件3可包含層壓結構，在該層壓結構中，複數個基板(諸如，基板270a、270b)可例如藉助於一或多種黏著劑、介入之第三基板270c及/或藉助於模製化合物而耦接至一或多個電容器。在所說明之具體實例中，基板270a、270b可包含經層壓或塗覆至電容器220而不使用沈積製程沈積之材料或層。
圖14A及圖14B說明用於形成被動電子構件3之技術之另一具體實例。在圖14A中，可設置載體277。黏著層250a可塗覆於載體277上方。基板層270可藉由黏著層250a黏附至載體277，且電容器220可塗覆於基板層270a之空腔內(或基板層270可塗覆於先前所沈積之電容器220周圍)。模製化合物269(其可具有低CTE，如上文所解釋)可塗覆於電容器220周圍，例如電容器220之側表面261周圍。絕緣層250可至少部分地藉由模製化合物269及黏著層250a界定，使 得電容器220嵌入於絕緣層250中，例如部分地嵌入於絕緣層250中。在各種具體實例中，可移除載體277，且RDL 252a、252b可設置於電容器220、模製化合物269及絕緣基板270之相對側上。在圖14A至圖14B中，互連件254a、254b可延伸貫穿RDL 252a、252b之絕緣部分(參見上文之層266a、266b)以連接至電容器220之端子。被動構件3(例如，包括圖14B中所展示之絕緣及導電材料)之總有效CTE可能不超過8ppm/℃，不超過7ppm/℃或不超過6ppm/℃。在各種具體實例中，被動構件3(在本文中亦被稱作微電子裝置)之總有效CTE可在3ppm/℃至7ppm/℃之範圍內，在4ppm/℃至8ppm/℃之範圍內或在4ppm/℃至7ppm/℃之範圍內。如上所述，構件3可包含層壓結構。
如本文中所解釋，圖8A至圖14B之被動構件3(例如，微電子構件)之具體實例可接合(例如，直接接合而無介入之黏著劑)至一或多個其他元件(諸如，一或多個半導體元件)。在一些具體實例中，圖8A至圖14B之被動構件3可直接接合至構件3之一側上的元件。在其他具體實例中，被動構件3可直接接合至被動構件3之相對側上的元件，使得被動構件3處於該等元件之間。實際上，對於本文中所揭示之具體實例中之任一者及/或全部，可實現此類接合結構。
圖15係說明根據各種具體實例之用於形成接合結構的方法70之流程圖。方法70可在區塊72中開始以設置具有一或多個主動裝置之元件。在各種具體實例中，該元件可包含半導體元件。在其他具體實例中，該元件可包含可能或可能不包含半導體材料之材料。在利用諸如處理器晶粒之半導體元件的具體實例中，該元件可在半導體處理設施中製造以使用半導體處理技術(諸如，互補金屬氧化物半導體或CMOS處理)在晶圓上界定主動裝置。用於直接接合之接合層可在半導體處理設施中使用半導體處理技術而形成於該元件上。舉例而言，如上文所解釋，導電特徵及非導電場區可界定於該元件之外表面處或附近。 有益地，接合層可使得能夠使用低溫退火以改良接合且減少熱失配。
在區塊74中，被動電子構件可直接接合至元件而無介入之黏著劑。在各種具體實例中，被動電子構件之陽極及陰極端子可沿被動構件之相同側設置。被動構件可能係本文中所描述之任何合適的被動構件，包括電容器。在一些具體實例中，該電容器可具有由高K介電質界定之巨大電容。在其他具體實例中，該電容器可包含具有較低介電常數之介電質，諸如氧化矽或氮化矽。在一些具體實例中，被動電子構件可在不同於用以製造元件之半導體處理設施的設施中製造。在一些具體實例中，在不同設施中製造被動構件可使得能夠使用高溫處理以形成高K介電層。如同元件，接合層亦可形成於被動電子構件上。
如上文所解釋，包含元件之晶圓及包含被動電子構件之晶圓可經製備以用於直接接合。舉例而言，接合層可經拋光至極高表面光滑度，且可經活化及以所要物種終止。非導電場區可在室溫下彼此接觸以形成直接接合。元件及被動構件可經加熱以加強接合及/或引起導電特徵之間的電接觸。
在一些具體實例中，在直接接合之後，額外互連件可設置於接合結構上以提供與封裝基板之下一層級連通。舉例而言，可移除諸如基底122之任何暫時性載體。可設置導電佈線材料之一或多個層(諸如，後段製程或BEOL層)以改良與其他構件(諸如，封裝基板、介入件或其他晶粒)之電連接的可靠性。接合晶圓可例如藉由鋸切單體化。單體化之接合結構可經裝配至封裝中，例如，該等結構可附接至封裝基板。
在諸如圖7A至圖7B中所展示之具體實例的一些具體實例中，被動電子構件可包含一個或複數個狹長電容器，在電容器中，電極表面之大部分經豎直安置。元件可界定主側表面。電容器可包含沿非平行於構件之主側表面之方向延伸的第一電極及第二電極之主表面，其中第一電極及第二電極藉由介電質隔開。在一些具體實例中，電容器可藉由設置沿非平行方向延伸之複數種 纖維以界定複數個電容器來界定。複數種纖維可充當第一電極，且塗佈有非導電材料以界定介電質並隨後塗佈有導電材料以界定第二電極。形成電容器之另外其他方式可能係合適的。
在諸如圖8A至圖14B中所展示之彼等具體實例的一些具體實例中，被動電子構件可包含嵌入於絕緣層中之電容器。在一些具體實例中，如上文所解釋，電容器可設置於一或多個生片之間，且電容器及生片可經共燒以形成經硬化之被動電子構件。在其他具體實例中，電容器可設置於絕緣層之空腔中。在另外其他具體實例中，電容器可設置於第一黏著層上，且第二黏著層可設置於電容器上方。第一絕緣載體層及第二絕緣載體層可分別耦接至第一黏著層及第二黏著層。在一些具體實例中，模製化合物可設置於被動構件周圍處於第一黏著層與第二黏著層之間。
圖16係根據各種具體實例之併有一或多個接合結構1的電子系統80之示意性示意圖。系統80可包含任何合適類型之電子裝置，諸如行動電子裝置(例如，智慧型手機、平板計算裝置、膝上型電腦等)、桌上型電腦、汽車或其構件、立體聲系統、醫療裝置、攝影機或任何其他合適類型的系統。在一些具體實例中，電子系統80可包含微處理器、圖形處理器、電子記錄裝置或數位記憶體。系統80可包括一或多個裝置封裝82，其例如藉助於一或多個主機板而機械及電連接至系統80。每一封裝82可包含一或多個接合結構1。圖16中所展示之系統80可包含本文中所展示及描述之結構1及被動構件3中之任一者。
在一個具體實例中，揭示一種接合結構。該接合結構包括元件及直接接合至該元件而無介入之黏著劑的被動電子構件。在一些具體實例中，該被動電子構件包含電容器。
在另一具體實例中，揭示一種接合結構。該接合結構可包括一元件，該元件具有在該元件之作用表面處或附近的一或多個主動裝置。該接合結 構可包含接合至該元件之被動電子構件。該被動電子構件可包含一薄片，該薄片之側向寬度係其厚度之至少三倍，該薄片覆蓋該元件之作用表面的大部分。在一些具體實例中，該被動電子構件可包含電容器。
在另一具體實例中，揭示一種形成接合結構之方法。該方法可包括設置具有一或多個主動裝置之元件。該方法可包括將被動電子構件直接接合至該元件而無介入之黏著劑。在一些具體實例中，該被動電子構件可包含電容器。
在一個具體實例中，揭示一種微電子裝置。微電子構件可包含具有第一表面及第二表面之絕緣材料層。多層電容器可嵌入於絕緣材料層內處於第一表面與第二表面之間。一或多個導電通孔可自第一表面至第二表面貫穿絕緣材料層而形成。重佈層可安置於第一表面及第二表面中之至少一者上，且經配置以將電容器之一或多個端子電耦接至第一表面及第二表面中之至少一者處的一或多個互連件。
在一些具體實例中，該重佈層可經組態以將多層電容器之兩個端子電耦接至第一表面處之至少兩個互連件但不耦接至第二表面處之互連件。該重佈層可具有實質上平坦之表面，且一或多個互連件具有1微米或小於1微米之間距。絕緣材料可包含陶瓷、玻璃或液晶聚合物。
在另一具體實例中，揭示一種用於形成微電子裝置之方法。該方法可包含在第一絕緣材料層上沈積多層電容器。該方法可包含在多層電容器及第一絕緣材料層上方沈積第二絕緣材料層。該方法可包含在多層電容器及第一絕緣材料層上方按壓第二絕緣材料層。該方法可包含共燒第二絕緣材料層、多層電容器及第一絕緣材料層以形成一體的裝置。
在一些具體實例中，該方法可包含在按壓及共燒之前，在第一層與第二層之間及在電容器周圍沈積中間絕緣材料層。該方法可包含在共燒之後 形成貫穿第一及第二絕緣材料層之一或多個通孔。該方法可包含在共燒之前形成貫穿第一及第二絕緣材料層之一或多個通孔。該方法可包含在第一或第二絕緣材料層之外表面上形成重佈層，該重佈層包括耦接至電容器之一或多個端子的一或多個電互連件。該重佈層可包括耦接至電容器之端子中之每一者的至少一個互連件。該方法可包含藉由直接接合技術將重佈層接合至經製備之接合表面而無黏著劑。
在另一具體實例中，揭示一種用於形成微電子裝置之方法。該方法可包含在絕緣層之表面中形成空腔。該方法可包含形成貫穿絕緣層之厚度之至少一部分的一或多個通孔。該方法可包含將多層電容器沈積至空腔中。該方法可包含在電容器及絕緣層上方形成重佈層，該重佈層包括耦接至電容器之一或多個端子的一或多個電互連件。
在一些具體實例中，該方法可包含平坦化絕緣層之與重佈層相對的表面，及在經平坦化表面上形成另一重佈層。該另一重佈層可包括耦接至電容器之一或多個端子的一或多個電互連件。
在另一具體實例中，揭示一種接合結構。該接合結構可包含元件及被動電子構件，該被動電子構件具有接合至該元件之第一表面及與該第一表面相對之第二表面。該被動電子構件可包含第一表面與第二表面之間的電容器。該電容器可包含在電容器之第一表面上的第一及第二端子、電連接至第一端子之第一導電電極、電連接至第二端子之第二導電電極，及第一導電電極與第二導電電極之間的高K介電質。
在一些具體實例中，該高K介電質包含陶瓷。該元件可直接接合至被動電子構件而無介入之黏著劑。該陶瓷介電質可包含鈦酸鹽、鈮酸及鋯酸鹽中之至少一者。
在另一具體實例中，揭示一種微電子裝置。該微電子裝置可包括 具有第一表面及第二表面之絕緣材料。電容器可嵌入於絕緣材料內處於第一表面與第二表面之間，該電容器與絕緣材料單片地整合以界定單片結構。第一互連件可在第一表面處或貫穿第一表面安置且電連接至電容器之第一端子。該電容器可包含陶瓷介電質。該陶瓷介電質可包含氧化鋁。該電容器可包含多層電容器，該多層電容器具有在複數個導電層之間的複數個介電層。該陶瓷介電質可與絕緣材料單片地整合。重佈層(RDL)可連接至第一表面及第二表面中之一者，該第一互連件至少部分地安置於RDL中。第二互連件可安置於第一表面處且電連接至電容器之第二端子，第一端子之類型不同於第二端子。貫穿導電通孔可自第一表面貫穿絕緣層延伸至第二表面。絕緣材料層可沿電容器之上表面，沿電容器之下表面及沿電容器之側邊緣安置。
在另一具體實例中，揭示一種微電子裝置。該微電子裝置可包含具有第一表面及與該第一表面相對之第二表面的絕緣材料。電容器可至少部分地嵌入於絕緣材料內處於第一表面與第二表面之間。互連層可安置於第一表面上，且可經配置以將電容器之一或多個端子電耦接至絕緣材料之第一表面處或延伸貫穿絕緣材料之第一表面的一或多個互連件。
在一些具體實例中，該電容器可完全嵌入於絕緣材料內。該電容器可部分地嵌入於絕緣材料內，該絕緣材料沿電容器之外部側邊緣安置。該微電子裝置可包含第一絕緣基板，其中電容器之第一表面藉助於第一黏著劑機械地耦接至第一絕緣基板，該絕緣材料包含第一黏著劑。該微電子裝置可包含第二絕緣基板，電容器之第二表面藉助於第二黏著劑機械地耦接至第二絕緣基板，該絕緣材料進一步包含第二黏著劑。模製化合物可安置於電容器之部分周圍，該絕緣材料進一步包含模製化合物。第三中間絕緣基板可安置於電容器周圍處於第一絕緣基板與第二絕緣基板之間。在一些具體實例中，該第一黏著劑可包含焊料。第二互連層可安置於第二表面上，且可經配置以將電容器之一或 多個端子電耦接至絕緣材料之第二表面處的一或多個互連件。該微電子裝置可包括互連層中之第一互連件及第二互連件，該第一互連件連接至電容器的在電容器之第一側處的第一端子且該第二互連件連接至第一側處之第二端子，該第一端子之類型不同於該第二端子。該微電子裝置可包括在電容器之第二側處的第三端子及在第二側處之第四端子，該第三端子之類型不同於該第四端子。在一些具體實例中，該絕緣材料層包含多個層。該微電子裝置可包括延伸貫穿絕緣材料之導電穿孔。在一些具體實例中，接合結構可包含微電子裝置及元件，該元件直接接合至該微電子裝置而無介入之黏著劑。
在另一具體實例中，揭示一種微電子裝置。該微電子構件可包含第一絕緣基板以及具有第一表面及與該第一表面相對之第二表面的電容器，該電容器之第一表面機械地耦接至第一絕緣基板。該微電子裝置可包括第二絕緣基板，電容器之第二表面機械地耦接至第二絕緣基板使得該電容器安置於第一絕緣基板與第二絕緣基板之間。絕緣元件可安置於第一絕緣基板與第二絕緣基板之間。第一互連件可延伸貫穿第一絕緣基板以電連接至電容器之第一端子。
在一些具體實例中，電容器之第一表面可藉助於第一黏著劑機械地耦接至第一絕緣基板，絕緣元件包含第一黏著劑。電容器之第二表面可藉助於第二黏著劑機械地耦接至第二絕緣基板，絕緣元件進一步包含第二黏著劑。在一些具體實例中，該第一黏著劑可包含焊料。該絕緣元件可包含安置於電容器之部分周圍的模製化合物。該絕緣元件可包含安置於電容器周圍處於第一絕緣基板與第二絕緣基板之間的第三中間絕緣基板。第一絕緣基板及第二絕緣基板中之一或多者的熱膨脹係數(CTE)可能不超過5ppm/℃。第一絕緣基板及第二絕緣基板中之一或多者的CTE可在2ppm/℃至5ppm/℃之範圍內。微電子裝置之總有效熱膨脹係數(CTE)可能不超過7ppm/℃。總有效CTE可在3ppm/℃至7ppm/℃之範圍內。第二互連件可延伸貫穿第一絕緣基板，第一互連件連接至電 容器的在電容器之第一側處的第一端子且該第二互連件連接至第一側處之第二端子，該第一端子之類型不同於該第二端子。該微電子構件可包含在電容器之第二側處的第三端子及在第二側處之第四端子，該第三端子之類型不同於該第四端子。該絕緣元件之至少一部分可鄰近於電容器之側邊緣而安置。電容器可安置於第一基板與第二基板之間的第一區中，且絕緣元件之至少一部分安置於第一基板與第二基板之間的第二區中，該第一區與該第二區彼此不同。接合結構可包含微電子裝置及元件，該元件直接接合至該微電子裝置而無介入之黏著劑。
在另一具體實例中，揭示一種形成微電子裝置之方法。該方法可包含將電容器之第一表面機械地耦接至第一絕緣基板。該方法可包含將電容器之第二表面機械地耦接至第二絕緣基板，使得電容器安置於第一絕緣基板與第二絕緣基板之間。該方法可包含將絕緣元件安置於第一絕緣基板與第二絕緣基板之間。該方法可包含設置延伸貫穿第一絕緣基板以電連接至電容器之第一端子的第一互連件。
在一些具體實例中，該方法可包含藉由黏著劑將電容器黏附至第一絕緣基板。該方法可包含藉由第二黏著劑將第二基板黏附至電容器。該方法可包含將模製化合物設置於電容器之至少一部分周圍處於第一絕緣基板與第二絕緣基板之間。
在另一具體實例中，揭示一種接合結構。該接合結構可包含元件及被動電子構件，該被動電子構件具有接合至該元件之第一表面及與該第一表面相對之第二表面。該被動電子構件可包含：第一陽極端子，其接合至元件之對應的第二陽極端子；及第一陰極端子，其接合至元件之對應的第二陰極端子，第一陽極端子及第一陰極端子安置於被動電子構件之第一表面上。
在一些具體實例中，該被動電子構件直接接合至該元件而無介入 之黏著劑。該被動電子構件可包含電容器。該電容器可包含藉由複數個介電層隔開之三個或大於三個金屬層。該被動電子構件可包含該被動電子構件之第二表面上的第三陽極端子及第三陰極端子。該元件可包含半導體元件。該接合結構可包含被動電子構件之第二表面上的複數個電接點，該複數個電接點經組態以電連接至外部構件。該接合結構可包含界定該元件與該複數個電接點中之第一電接點之間的電路徑的互連結構。該互連結構可包含自第一表面延伸至第一電接點之導電互連件，該導電互連件嵌入安置於第一表面與第二表面之間的介電質內。該導電互連件可包含自第一表面處或附近之第一接觸襯墊延伸至第一電接點之縱向導電部分及自該縱向導電部分側向地向外延伸之一或多個側向導電部分，該縱向導電部分界定電阻性電路徑且該一或多個側向導電部分界定與該電阻性電路徑並聯之電容性電路徑。該元件可界定主側表面，且該電容器包含沿非平行於主側表面之方向延伸的第一電極表面及第二電極表面，第一電極表面及第二電極表面藉由介電質隔開。第一電極表面沿非平行方向之第一高度可長於電容器之起伏沿主側表面的寬度。縱橫比可由第一高度除以寬度定義，該縱橫比大於5：1。第一電極表面及第二電極表面中之至少一者可包含鋁、矽、摻雜矽或鎳。該電容器可包含延伸貫穿被動電子構件之蛇形圖案。該蛇形圖案可包含第一電極表面及第二電極表面之各別豎直部分以及第一電極表面及第二電極表面之連接豎直部分的對應側向部分。
在另一具體實例中，揭示一種接合結構。該接合結構可包含元件，該元件具有在該元件之作用表面處或附近的一或多個主動裝置，該作用表面界定接合結構之主側表面。該接合結構可包含接合至該元件之被動電子構件，該被動電子構件包含電容器，該電容器具有沿非平行於主側表面之方向延伸的第一電極表面及第二電極表面，第一電極表面及第二電極表面藉由介電質隔開。
在一些具體實例中，該被動電子構件可直接接合至該元件而無介入之黏著劑。第一電極表面沿非平行方向之第一高度可長於電容器之起伏沿主側表面的寬度。縱橫比可由第一高度除以寬度定義，該縱橫比大於5：1。第一電極表面及第二電極表面中之至少一者可包含鋁。該電容器可包含延伸貫穿被動電子構件之蛇形圖案。該蛇形圖案可包含第一電極表面及第二電極表面之各別豎直部分以及第一電極表面及第二電極表面之連接豎直部分的對應側向部分。接合結構可包含電連接至第一電極表面之第一端子及電連接至第二電極表面之第二端子，該第一端子及該第二端子係在被動電子構件之上表面處曝露。第二電極表面之延伸部分可延伸貫穿第一電極表面以連接至第二端子。
在另一具體實例中，揭示一種接合結構。該接合結構可包含元件及被動電子構件，該被動電子構件具有接合至該元件之第一表面及與該第一表面相對之第二表面。該被動電子構件可包含被動裝置。該被動裝置可包括被動電子構件之第一表面上的第一端子及第二端子、電連接至第一端子之第一導電互連件、電連接至第二端子之第二導電互連件以及在第一導電互連件與第二導電互連件之間的介電質。
在一些具體實例中，該元件可直接接合至該被動電子構件而無介入之黏著劑。該被動裝置可包含電容器。
在另一具體實例中，揭示一種接合結構。該接合結構可包含元件及直接接合至該元件而無介入之黏著劑的被動電子構件。
在一些具體實例中，該被動電子構件可包含電容器。該電容器可包含藉由複數個介電層隔開之三個或大於三個金屬層。該電容器可包含具有在1至10之範圍內之介電常數的介電層。該被動電子構件可包含第一電極、第二電極及在第一電極與第二電極之間的介電材料，其中介電材料包含高K介電質。高K介電質可包含鈦酸鹽(BaxSr1-xTiO3、Bi4Ti3O12、PbZrxTi1-xO3)、鈮酸鹽(LiNbO3) 及/或鋯酸鹽(BaZrO3、CaZrO3)。該第一電極可包含貴金屬。該被動電子構件可具有在1nF/mm2至1μF/mm2之範圍內的每單位面積電容。該被動電子構件可具有在5nF/mm2至400nF/mm2之範圍內的每單位面積電容。該被動電子構件可具有在100nF/mm2至400nF/mm2之範圍內的每單位面積電容。該被動電子構件可具有在400nF/mm2至1000nF/mm2之範圍內的每單位面積電容。該接合結構可包直接接合至該元件而無介入之黏著劑的複數個被動電子構件。該被動構件可設置於直接接合至該元件之被動構件層內，該被動構件層覆蓋該元件之大部分。該被動構件可包含直接接合至該元件之第一表面及與該第一表面相對之第二外表面。該接合結構可包含在第二外表面上之複數個電接點，該複數個電接點經組態以電連接至外部構件。該接合結構可包含界定該元件與該複數個電接點中之第一電接點之間的電路徑的互連結構。該互連結構可包含自第一表面延伸至第一電接點之導電互連件，該導電互連件嵌入安置於第一表面與第二表面之間的介電質內。該導電互連件可包含自第一表面處或附近之第一接觸襯墊延伸至第一電接點之縱向導電部分及自該縱向導電部分側向地向外延伸之一或多個側向導電部分，該縱向導電部分界定電阻性電路徑且該一或多個側向導電部分界定與該電阻性電路徑並聯之電容性電路徑。該接合結構可包含第二互連結構，該第二互連結構包含自第一表面延伸至該複數個電接點中之第二電接點的第二導電互連件。該第二導電互連件可包含自第一表面處或附近之第二接觸襯墊延伸至第一電接點之第二縱向導電部分及自該第二縱向導電部分側向地向外延伸之一或多個第二側向導電部分，該第二縱向導電部分界定第二電阻性電路徑且該一或多個第二側向導電部分界定與該第二電阻性電路徑並聯之第二電容性電路徑。該一或多個側向導電部分及該一或多個第二側向導電部分可彼此交錯且藉由介入之介電材料分離。該互連結構及該第二互連結構中之一者可經組態以連接至電源，且其中該互連結構及該第二互連結構中之另一者可經組態以 連接至電接地。該被動電子構件可包含安置於被動電子構件之相對的第一表面與第二表面之間的複數個交替的導電及介電特徵。該被動電子構件可包含在直接接合至該元件之該被動電子構件之第一表面處的第一電極、在該被動電子構件之第二外表面處的第二電極以及介入之介電材料，該第一電極經圖案化成具有介入之介電質的複數個接合襯墊。該第二電極可包含貴金屬。該貴金屬可包含鉑或釕。該介入之介電材料包含高K介電質。該介入之介電材料可包含複合氧化物。該介入之介電材料可包含鈦酸鹽(BaxSr1-xTiO3、Bi4Ti3O12、PbZrxTi1-xO3)、鈮酸鹽(LiNbO3)及/或鋯酸鹽(BaZrO3、CaZrO3)。
在另一具體實例中，揭示一種接合結構。該接合結構可包含：元件，其具有在該元件之作用表面處或附近的一或多個主動裝置；及被動電子構件，其接合至該元件，該被動電子構件包含薄片，該薄片之側向寬度係其厚度的至少三倍，該薄片覆蓋該元件之作用表面的大部分。
在一些具體實例中，該被動電子構件可包含電容性薄片。該被動電子構件可直接接合至元件而無介入之黏著劑。
在另一具體實例中，揭示一種形成接合結構之方法。該方法可包括設置具有一或多個主動裝置之元件。該方法可包含將被動電子構件直接接合至該元件而無介入之黏著劑。
在一些具體實例中，該方法可包含在被動電子構件中形成藉由複數個介電層隔開之三個或大於三個金屬層。該被動電子構件可包含薄片，該薄片之側向寬度係其厚度之至少三倍，該方法包含藉由該薄片覆蓋該元件之作用表面的大部分。該方法可包含形成該被動電子構件以包括：第一電極，其包含耐火金屬；第二電極；及介入之介電層，其具有大於10之介電常數。該方法可包含圖案化該第二電極以界定該第二電極之複數個部分。該方法可包含在第一設施中形成被動電子構件及在不同於第一設施之第二設施中形成元件。
出於概述所揭示之具體實例及所達成的優於先前技術之優點之目的，已在本文中對某些目標及優點加以描述。當然應理解，根據任何特定具體實例，未必可達成所有此等目標或優點。因此，例如，熟習此項技術者將認識到，可按如本文中所教示或建議來達成或最佳化一個優點或一組優點而未必達成如本文中可能教示或建議的其他目標或優點的方式來體現或進行所揭示之實施。
所有此等具體實例意欲在本發明之範圍內。對於熟習此項技術者而言，此等及其他具體實例將自具體實例之參看附圖的以下詳細描述變得顯而易見，但申請專利範圍不限於所揭示之任何特定具體實例。儘管本文中已揭示此某些具體實例及實例，但熟習此項技術者將理解，所揭示之實施超出特定揭示之具體實例而擴展至其他替代性具體實例及/或用途及明顯修改及其等效物。另外，雖然已展示且詳細地描述若干變化，但基於本發明，其他修改對於熟習此項技術者而言將顯而易見。亦預期，可進行具體實例之特定特徵及態樣的各種組合或子組合且其仍在範圍內。應理解，所揭示之具體實例之各種特徵及態樣可彼此組合或彼此取代，以便形成所揭示實施之變化模式。因此，本文中所揭示的主題之範圍意欲不應受上文所描述的特定所揭示具體實例限制，而應僅由對以下申請專利範圍之正確閱讀來判定。
1‧‧‧接合結構
2‧‧‧半導體元件
3‧‧‧被動電子構件
4‧‧‧電接點/互連件
5‧‧‧封裝基板
6‧‧‧焊球
11‧‧‧作用表面
12‧‧‧第一表面
13‧‧‧第二外表面

Claims (20)

  1. 一種微電子裝置，其包含：非沉積的第一絕緣基板；電容器，其具有第一表面及與該第一表面相對之第二表面，該電容器之該第一表面機械地耦接至非沉積的該第一絕緣基板，該第一表面包括至少一端子並且該第二表面包括至少一端子；第二絕緣基板，該電容器之該第二表面機械地耦接至該第二絕緣基板，使得該電容器安置於非沉積的該第一絕緣基板與該第二絕緣基板之間；絕緣元件，其包括第一黏著劑和第二黏著劑，該絕緣元件安置於該第一絕緣基板與該第二絕緣基板之間；及第一互連件，其延伸貫穿非沉積的該第一絕緣基板和該絕緣元件的部分以電連接至該電容器之第一端子，其中該電容器之該第一表面藉由該第一黏著劑機械地耦接至非沉積的該第一絕緣基板，且該電容器之該第二表面藉由該第二黏著劑機械地耦接至該第二絕緣基板，其中非沉積的該第一絕緣基板和該第一黏著劑是由不同材料所形成，且該第二絕緣基板和該第二黏著劑是由不同材料所形成。
  2. 如申請專利範圍第1項之微電子裝置，其中該絕緣元件包含安置於該電容器之部分周圍的模製化合物。
  3. 如申請專利範圍第1項之微電子裝置，其中該絕緣元件包含安置於該電容器周圍處於非沉積的該第一絕緣基板與該第二絕緣基板之間的第三中間絕緣基板。
  4. 如申請專利範圍第1項之微電子裝置，其中非沉積的該第一絕緣基板及該第二絕緣基板中之一或多者的熱膨脹係數(CTE)不超過5ppm/℃。
  5. 如申請專利範圍第1項之微電子裝置，其中該微電子裝置之總有效熱膨脹係數(CTE)不超過7ppm/℃。
  6. 如申請專利範圍第1項之微電子裝置，其進一步包含延伸貫穿非沉積的該第一絕緣基板之第二互連件，該第一互連件連接至在該電容器之第一側的該電容器的該至少一端子中的第一端子且該第二互連件連接至該第一側的該至少一端子中的第二端子，該第一端子之類型不同於該第二端子。
  7. 如申請專利範圍第6項之微電子裝置，其進一步包含在該電容器之第二側的該至少一端子中的第三端子及在該第二側的該至少一端子中的第四端子，該第三端子之類型不同於該第四端子。
  8. 如申請專利範圍第1項之微電子裝置，其中面向該電容器的非沉積的該第一絕緣基板的底部表面包括實質上平坦表面。
  9. 如申請專利範圍第8項之微電子裝置，其中面向該電容器的該第二絕緣基板的上方表面包括實質上平坦表面。
  10. 如申請專利範圍第1項之微電子裝置，其中該第一互連件包括延伸貫穿非沉積的該第一絕緣基板的第一部分和延伸貫穿該絕緣元件的第二部分，該第一部分直接安置在該第二部分之上。
  11. 一種接合結構，其包含如申請專利範圍第1項之微電子裝置及元件，該元件直接接合至該微電子裝置而無介入之黏著劑。
  12. 一種微電子裝置，其包含：絕緣材料，其具有第一表面及與該第一表面相對之第二表面；電容器，其至少部分地嵌入於該絕緣材料內處於該第一表面與該第二表面之間；實質上平坦且非沉積的第一絕緣基板，該第一絕緣基板藉由第一黏著劑機械地耦接至該電容器且安置在該絕緣材料的該第一表面之上，實質上平坦且非 沉積的該第一絕緣基板包括互連層，該互連層安置在該絕緣材料的該第一表面上且被配置以將該電容器之一或多個端子電耦接至該絕緣材料之該第一表面處或延伸貫穿該絕緣材料之該第一表面的一或多個互連件；實質上平坦且非沉積的第二絕緣基板，該第二絕緣基板藉由第二黏著劑機械地耦接至該電容器且安置在該絕緣材料的該第二表面之上；以及元件，該元件具有非導電區，該非導電區在沒有介入之黏著劑下直接接合至實質上平坦且非沉積的該第一絕緣基板。
  13. 如申請專利範圍第12項之微電子裝置，其中該電容器完全嵌入於該絕緣材料內。
  14. 如申請專利範圍第12項之微電子裝置，其中該絕緣材料包括該第一黏著劑和該第二黏著劑。
  15. 如申請專利範圍第12項之微電子裝置，其進一步包含安置於該電容器之部分周圍的模製化合物，該絕緣材料進一步包含該模製化合物。
  16. 如申請專利範圍第12項之微電子裝置，其中實質上平坦且非沉積的該第一絕緣基板包括延伸貫穿實質上平坦的該第一絕緣基板的互連件。
  17. 一種接合結構，其包含：元件；以及被動電子構件，其包括非沉積的第一絕緣基板、第二絕緣基板以及電容器，該被動電子構件具有在沒有介入之黏著劑的情況下直接接合至該元件之第一表面及與該第一表面相對之第二表面，該被動電子構件包含：第一陽極端子，其在沒有介入之黏著劑的情況下直接接合至該元件之對應的第二陽極端子；第一陰極端子，其在沒有介入之黏著劑的情況下直接接合至該元件之對應的第二陰極端子；以及第一非導電場區，其直接接合至該元件的對應的第二非導電場區，該第一陽極端子及該第一陰極端子安置於該被動電子構件之該第一表面上， 其中該電容器的第一表面藉由第一黏著劑機械地耦接至非沉積的該第一絕緣基板，以及該電容器的第二表面藉由第二黏著劑機械地耦接至該第二絕緣基板。
  18. 如申請專利範圍第17項之接合結構，其中該電容器之介電材料包含高K介電質。
  19. 如申請專利範圍第17項之接合結構，其中該電容器包含延伸貫穿該被動電子構件之蛇形圖案。
  20. 如申請專利範圍第17項之接合結構，其中該被動電子構件包含延伸貫穿該被動電子構件之貫穿信號導體。
TW106146265A 2016-12-29 2017-12-28 具有整合式被動構件的接合結構 TWI782939B (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US201662440161P 2016-12-29 2016-12-29
US62/440,161 2016-12-29
US201762518472P 2017-06-12 2017-06-12
US62/518,472 2017-06-12

Publications (2)

Publication Number Publication Date
TW201841336A TW201841336A (zh) 2018-11-16
TWI782939B true TWI782939B (zh) 2022-11-11

Family

ID=62708436

Family Applications (2)

Application Number Title Priority Date Filing Date
TW106146265A TWI782939B (zh) 2016-12-29 2017-12-28 具有整合式被動構件的接合結構
TW111138839A TWI837879B (zh) 2016-12-29 2017-12-28 具有整合式被動構件的接合結構

Family Applications After (1)

Application Number Title Priority Date Filing Date
TW111138839A TWI837879B (zh) 2016-12-29 2017-12-28 具有整合式被動構件的接合結構

Country Status (5)

Country Link
US (2) US11626363B2 (zh)
JP (2) JP2020503692A (zh)
KR (2) KR20190092584A (zh)
TW (2) TWI782939B (zh)
WO (1) WO2018126052A1 (zh)

Families Citing this family (86)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6984571B1 (en) 1999-10-01 2006-01-10 Ziptronix, Inc. Three dimensional device integration method and integrated device
US7109092B2 (en) 2003-05-19 2006-09-19 Ziptronix, Inc. Method of room temperature covalent bonding
US7485968B2 (en) 2005-08-11 2009-02-03 Ziptronix, Inc. 3D IC method and device
US8735219B2 (en) 2012-08-30 2014-05-27 Ziptronix, Inc. Heterogeneous annealing method and device
US20150262902A1 (en) 2014-03-12 2015-09-17 Invensas Corporation Integrated circuits protected by substrates with cavities, and methods of manufacture
US11069734B2 (en) 2014-12-11 2021-07-20 Invensas Corporation Image sensor device
US9741620B2 (en) 2015-06-24 2017-08-22 Invensas Corporation Structures and methods for reliable packages
US10886250B2 (en) 2015-07-10 2021-01-05 Invensas Corporation Structures and methods for low temperature bonding using nanoparticles
US9953941B2 (en) 2015-08-25 2018-04-24 Invensas Bonding Technologies, Inc. Conductive barrier direct hybrid bonding
US9852988B2 (en) 2015-12-18 2017-12-26 Invensas Bonding Technologies, Inc. Increased contact alignment tolerance for direct bonding
US10446532B2 (en) 2016-01-13 2019-10-15 Invensas Bonding Technologies, Inc. Systems and methods for efficient transfer of semiconductor elements
US20170325327A1 (en) * 2016-04-07 2017-11-09 Massachusetts Institute Of Technology Printed circuit board for high power components
US10204893B2 (en) 2016-05-19 2019-02-12 Invensas Bonding Technologies, Inc. Stacked dies and methods for forming bonded structures
US10446487B2 (en) 2016-09-30 2019-10-15 Invensas Bonding Technologies, Inc. Interface structures and methods for forming same
US10580735B2 (en) 2016-10-07 2020-03-03 Xcelsis Corporation Stacked IC structure with system level wiring on multiple sides of the IC die
US10719762B2 (en) 2017-08-03 2020-07-21 Xcelsis Corporation Three dimensional chip structure implementing machine trained network
TW202414634A (zh) 2016-10-27 2024-04-01 美商艾德亞半導體科技有限責任公司 用於低溫接合的結構和方法
US10002844B1 (en) 2016-12-21 2018-06-19 Invensas Bonding Technologies, Inc. Bonded structures
KR20190092584A (ko) 2016-12-29 2019-08-07 인벤사스 본딩 테크놀로지스 인코포레이티드 집적된 수동 컴포넌트를 구비한 접합된 구조체
US10276909B2 (en) 2016-12-30 2019-04-30 Invensas Bonding Technologies, Inc. Structure comprising at least a first element bonded to a carrier having a closed metallic channel waveguide formed therein
JP7030825B2 (ja) 2017-02-09 2022-03-07 インヴェンサス ボンディング テクノロジーズ インコーポレイテッド 接合構造物
WO2018169968A1 (en) 2017-03-16 2018-09-20 Invensas Corporation Direct-bonded led arrays and applications
US10515913B2 (en) 2017-03-17 2019-12-24 Invensas Bonding Technologies, Inc. Multi-metal contact structure
US10508030B2 (en) 2017-03-21 2019-12-17 Invensas Bonding Technologies, Inc. Seal for microelectronic assembly
WO2018183739A1 (en) 2017-03-31 2018-10-04 Invensas Bonding Technologies, Inc. Interface structures and methods for forming same
US10269756B2 (en) 2017-04-21 2019-04-23 Invensas Bonding Technologies, Inc. Die processing
US10879212B2 (en) 2017-05-11 2020-12-29 Invensas Bonding Technologies, Inc. Processed stacked dies
US10446441B2 (en) 2017-06-05 2019-10-15 Invensas Corporation Flat metal features for microelectronics applications
US10217720B2 (en) 2017-06-15 2019-02-26 Invensas Corporation Multi-chip modules formed using wafer-level processing of a reconstitute wafer
US10840205B2 (en) 2017-09-24 2020-11-17 Invensas Bonding Technologies, Inc. Chemical mechanical polishing for hybrid bonding
US11195748B2 (en) 2017-09-27 2021-12-07 Invensas Corporation Interconnect structures and methods for forming same
US11031285B2 (en) 2017-10-06 2021-06-08 Invensas Bonding Technologies, Inc. Diffusion barrier collar for interconnects
US10923408B2 (en) 2017-12-22 2021-02-16 Invensas Bonding Technologies, Inc. Cavity packages
US11380597B2 (en) 2017-12-22 2022-07-05 Invensas Bonding Technologies, Inc. Bonded structures
US10727219B2 (en) 2018-02-15 2020-07-28 Invensas Bonding Technologies, Inc. Techniques for processing devices
US11169326B2 (en) 2018-02-26 2021-11-09 Invensas Bonding Technologies, Inc. Integrated optical waveguides, direct-bonded waveguide interface joints, optical routing and interconnects
US11056348B2 (en) 2018-04-05 2021-07-06 Invensas Bonding Technologies, Inc. Bonding surfaces for microelectronics
US10790262B2 (en) 2018-04-11 2020-09-29 Invensas Bonding Technologies, Inc. Low temperature bonded structures
US10964664B2 (en) 2018-04-20 2021-03-30 Invensas Bonding Technologies, Inc. DBI to Si bonding for simplified handle wafer
US11004757B2 (en) 2018-05-14 2021-05-11 Invensas Bonding Technologies, Inc. Bonded structures
US11276676B2 (en) 2018-05-15 2022-03-15 Invensas Bonding Technologies, Inc. Stacked devices and methods of fabrication
US10475786B1 (en) * 2018-05-23 2019-11-12 Texas Instruments Incorporated Packaged semiconductor device
CN112585740A (zh) 2018-06-13 2021-03-30 伊文萨思粘合技术公司 作为焊盘的tsv
US11393779B2 (en) 2018-06-13 2022-07-19 Invensas Bonding Technologies, Inc. Large metal pads over TSV
US10910344B2 (en) 2018-06-22 2021-02-02 Xcelsis Corporation Systems and methods for releveled bump planes for chiplets
US11355438B2 (en) 2018-06-29 2022-06-07 Intel Corporation Hybrid fan-out architecture with EMIB and glass core for heterogeneous die integration applications
WO2020010056A1 (en) 2018-07-03 2020-01-09 Invensas Bonding Technologies, Inc. Techniques for joining dissimilar materials in microelectronics
US11462419B2 (en) 2018-07-06 2022-10-04 Invensas Bonding Technologies, Inc. Microelectronic assemblies
US11158606B2 (en) 2018-07-06 2021-10-26 Invensas Bonding Technologies, Inc. Molded direct bonded and interconnected stack
US11515291B2 (en) 2018-08-28 2022-11-29 Adeia Semiconductor Inc. Integrated voltage regulator and passive components
US20200075533A1 (en) 2018-08-29 2020-03-05 Invensas Bonding Technologies, Inc. Bond enhancement in microelectronics by trapping contaminants and arresting cracks during direct-bonding processes
US11011494B2 (en) 2018-08-31 2021-05-18 Invensas Bonding Technologies, Inc. Layer structures for making direct metal-to-metal bonds at low temperatures in microelectronics
US11158573B2 (en) 2018-10-22 2021-10-26 Invensas Bonding Technologies, Inc. Interconnect structures
US11244920B2 (en) 2018-12-18 2022-02-08 Invensas Bonding Technologies, Inc. Method and structures for low temperature device bonding
US11476213B2 (en) 2019-01-14 2022-10-18 Invensas Bonding Technologies, Inc. Bonded structures without intervening adhesive
US11901281B2 (en) 2019-03-11 2024-02-13 Adeia Semiconductor Bonding Technologies Inc. Bonded structures with integrated passive component
US10854578B2 (en) 2019-03-29 2020-12-01 Invensas Corporation Diffused bitline replacement in stacked wafer memory
US11830804B2 (en) 2019-04-02 2023-11-28 Invensas Llc Over and under interconnects
US11610846B2 (en) 2019-04-12 2023-03-21 Adeia Semiconductor Bonding Technologies Inc. Protective elements for bonded structures including an obstructive element
US11373963B2 (en) 2019-04-12 2022-06-28 Invensas Bonding Technologies, Inc. Protective elements for bonded structures
US11205625B2 (en) 2019-04-12 2021-12-21 Invensas Bonding Technologies, Inc. Wafer-level bonding of obstructive elements
US11355404B2 (en) 2019-04-22 2022-06-07 Invensas Bonding Technologies, Inc. Mitigating surface damage of probe pads in preparation for direct bonding of a substrate
US11574862B2 (en) * 2019-04-23 2023-02-07 Intel Corporation Optimal signal routing performance through dielectric material configuration designs in package substrate
US11385278B2 (en) 2019-05-23 2022-07-12 Invensas Bonding Technologies, Inc. Security circuitry for bonded structures
US11296053B2 (en) 2019-06-26 2022-04-05 Invensas Bonding Technologies, Inc. Direct bonded stack structures for increased reliability and improved yield in microelectronics
US11862602B2 (en) 2019-11-07 2024-01-02 Adeia Semiconductor Technologies Llc Scalable architecture for reduced cycles across SOC
US11762200B2 (en) 2019-12-17 2023-09-19 Adeia Semiconductor Bonding Technologies Inc. Bonded optical devices
US11876076B2 (en) 2019-12-20 2024-01-16 Adeia Semiconductor Technologies Llc Apparatus for non-volatile random access memory stacks
KR20220120631A (ko) 2019-12-23 2022-08-30 인벤사스 본딩 테크놀로지스 인코포레이티드 결합형 구조체를 위한 전기적 리던던시
US11721653B2 (en) 2019-12-23 2023-08-08 Adeia Semiconductor Bonding Technologies Inc. Circuitry for electrical redundancy in bonded structures
CN115943489A (zh) 2020-03-19 2023-04-07 隔热半导体粘合技术公司 用于直接键合结构的尺寸补偿控制
US11742314B2 (en) 2020-03-31 2023-08-29 Adeia Semiconductor Bonding Technologies Inc. Reliable hybrid bonded apparatus
JP6967627B2 (ja) * 2020-05-08 2021-11-17 アオイ電子株式会社 半導体装置
WO2021236361A1 (en) 2020-05-19 2021-11-25 Invensas Bonding Technologies, Inc. Laterally unconfined structure
US11631647B2 (en) 2020-06-30 2023-04-18 Adeia Semiconductor Bonding Technologies Inc. Integrated device packages with integrated device die and dummy element
US11587894B2 (en) * 2020-07-09 2023-02-21 Taiwan Semiconductor Manufacturing Company, Ltd. Package and method of fabricating the same
US11764177B2 (en) 2020-09-04 2023-09-19 Adeia Semiconductor Bonding Technologies Inc. Bonded structure with interconnect structure
US11728273B2 (en) 2020-09-04 2023-08-15 Adeia Semiconductor Bonding Technologies Inc. Bonded structure with interconnect structure
CN114188480A (zh) * 2020-09-14 2022-03-15 安徽寒武纪信息科技有限公司 一种电容器结构及其形成电容器结构的方法
US11264357B1 (en) 2020-10-20 2022-03-01 Invensas Corporation Mixed exposure for large die
CN112770542B (zh) * 2020-12-10 2021-10-29 珠海越亚半导体股份有限公司 实现立体封装的基板制作方法
JP2022142498A (ja) * 2021-03-16 2022-09-30 キオクシア株式会社 半導体記憶装置および半導体記憶装置の製造方法
US20220406649A1 (en) * 2021-06-22 2022-12-22 Texas Instruments Incorporated Passive component q factor enhancement with elevated resistance region of substrate
WO2023145454A1 (ja) * 2022-01-27 2023-08-03 ローム株式会社 コンデンサ装置および半導体装置
US20230282726A1 (en) * 2022-03-04 2023-09-07 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device and manufacturing method
WO2024097034A1 (en) * 2022-10-31 2024-05-10 KYOCERA AVX Components Corporation Chip-on-interposer assembly containing a decoupling capacitor

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20130242517A1 (en) * 2010-03-30 2013-09-19 Murata Manufacturing Co., Ltd. Component assembly
US20140273347A1 (en) * 2013-03-15 2014-09-18 Taiwan Semiconductor Manufacturing Company, Ltd. Methods for Hybrid Wafer Bonding Integrated with CMOS Processing

Family Cites Families (293)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0272642A (ja) 1988-09-07 1990-03-12 Nec Corp 基板の接続構造および接続方法
JPH0344067A (ja) 1989-07-11 1991-02-25 Nec Corp 半導体基板の積層方法
CA2083072C (en) 1991-11-21 1998-02-03 Shinichi Hasegawa Method for manufacturing polyimide multilayer wiring substrate
US6008126A (en) 1992-04-08 1999-12-28 Elm Technology Corporation Membrane dielectric isolation IC fabrication
US5471090A (en) 1993-03-08 1995-11-28 International Business Machines Corporation Electronic structures having a joining geometry providing reduced capacitive loading
EP0651449B1 (en) 1993-11-01 2002-02-13 Matsushita Electric Industrial Co., Ltd. Electronic component and method for producing the same
US5408053A (en) 1993-11-30 1995-04-18 Hughes Aircraft Company Layered planar transmission lines
KR960009074A (ko) 1994-08-29 1996-03-22 모리시다 요이치 반도체 장치 및 그 제조방법
DE4433330C2 (de) 1994-09-19 1997-01-30 Fraunhofer Ges Forschung Verfahren zur Herstellung von Halbleiterstrukturen mit vorteilhaften Hochfrequenzeigenschaften sowie eine Halbleiterwaferstruktur
JP3979687B2 (ja) 1995-10-26 2007-09-19 アプライド マテリアルズ インコーポレイテッド ハロゲンをドープした酸化珪素膜の膜安定性を改良する方法
JP3210889B2 (ja) 1997-01-14 2001-09-25 シャープ株式会社 直交２偏波導波管入力装置およびそれを用いた衛星放送受信用のコンバータ
US6221753B1 (en) 1997-01-24 2001-04-24 Micron Technology, Inc. Flip chip technique for chip assembly
JP4032454B2 (ja) 1997-06-27 2008-01-16 ソニー株式会社 三次元回路素子の製造方法
US6097096A (en) 1997-07-11 2000-08-01 Advanced Micro Devices Metal attachment method and structure for attaching substrates at low temperatures
JP3307307B2 (ja) * 1997-12-19 2002-07-24 株式会社村田製作所 多層型高周波電子部品
JP2000100679A (ja) 1998-09-22 2000-04-07 Canon Inc 薄片化による基板間微小領域固相接合法及び素子構造
JP3792445B2 (ja) 1999-03-30 2006-07-05 日本特殊陶業株式会社 コンデンサ付属配線基板
JP3532788B2 (ja) 1999-04-13 2004-05-31 唯知 須賀 半導体装置及びその製造方法
JP2001102479A (ja) 1999-09-27 2001-04-13 Toshiba Corp 半導体集積回路装置およびその製造方法
US6984571B1 (en) 1999-10-01 2006-01-10 Ziptronix, Inc. Three dimensional device integration method and integrated device
US6300161B1 (en) 2000-02-15 2001-10-09 Alpine Microsystems, Inc. Module and method for interconnecting integrated circuits that facilitates high speed signal propagation with reduced noise
US6902987B1 (en) 2000-02-16 2005-06-07 Ziptronix, Inc. Method for low temperature bonding and bonded structure
US6418029B1 (en) 2000-02-28 2002-07-09 Mckee James S. Interconnect system having vertically mounted passive components on an underside of a substrate
JP4322402B2 (ja) 2000-06-22 2009-09-02 大日本印刷株式会社 プリント配線基板及びその製造方法
JP3440057B2 (ja) 2000-07-05 2003-08-25 唯知 須賀 半導体装置およびその製造方法
US6970362B1 (en) 2000-07-31 2005-11-29 Intel Corporation Electronic assemblies and systems comprising interposer with embedded capacitors
US6423640B1 (en) 2000-08-09 2002-07-23 Taiwan Semiconductor Manufacturing Co., Ltd. Headless CMP process for oxide planarization
JP2002353416A (ja) 2001-05-25 2002-12-06 Sony Corp 半導体記憶装置およびその製造方法
JP2003043281A (ja) 2001-07-26 2003-02-13 Kyocera Chemical Corp 光導波回路及びその製造方法
US6740922B2 (en) 2001-08-14 2004-05-25 Agere Systems Inc. Interdigitated capacitor and method of manufacturing thereof
TW506083B (en) 2001-11-28 2002-10-11 Ind Tech Res Inst Method of using nano-tube to increase semiconductor device capacitance
US6759692B1 (en) 2002-02-04 2004-07-06 Ixys Corporation Gate driver with level shift circuit
US6638808B1 (en) 2002-02-04 2003-10-28 Ixys Corporation Method of manufacturing gate driver with level shift circuit
US6897492B2 (en) 2002-02-04 2005-05-24 Ixys Corporation Power device with bi-directional level shift circuit
US6887769B2 (en) 2002-02-06 2005-05-03 Intel Corporation Dielectric recess for wafer-to-wafer and die-to-die metal bonding and method of fabricating the same
US6762076B2 (en) 2002-02-20 2004-07-13 Intel Corporation Process of vertically stacking multiple wafers supporting different active integrated circuit (IC) devices
US6713871B2 (en) 2002-05-21 2004-03-30 Intel Corporation Surface mount solder method and apparatus for decoupling capacitance and process of making
US7105980B2 (en) 2002-07-03 2006-09-12 Sawtek, Inc. Saw filter device and method employing normal temperature bonding for producing desirable filter production and performance characteristics
JP4083502B2 (ja) 2002-08-19 2008-04-30 株式会社フジミインコーポレーテッド 研磨方法及びそれに用いられる研磨用組成物
US7023093B2 (en) 2002-10-24 2006-04-04 International Business Machines Corporation Very low effective dielectric constant interconnect Structures and methods for fabricating the same
US7354798B2 (en) 2002-12-20 2008-04-08 International Business Machines Corporation Three-dimensional device fabrication method
US6962835B2 (en) 2003-02-07 2005-11-08 Ziptronix, Inc. Method for room temperature metal direct bonding
US6908027B2 (en) 2003-03-31 2005-06-21 Intel Corporation Complete device layer transfer without edge exclusion via direct wafer bonding and constrained bond-strengthening process
US7109092B2 (en) 2003-05-19 2006-09-19 Ziptronix, Inc. Method of room temperature covalent bonding
TWI275168B (en) 2003-06-06 2007-03-01 Sanyo Electric Co Semiconductor device and method for making the same
US6867073B1 (en) 2003-10-21 2005-03-15 Ziptronix, Inc. Single mask via method and device
US6943294B2 (en) 2003-12-22 2005-09-13 Intel Corporation Integrating passive components on spacer in stacked dies
US7132743B2 (en) 2003-12-23 2006-11-07 Intel Corporation Integrated circuit package substrate having a thin film capacitor structure
JP2005191156A (ja) 2003-12-25 2005-07-14 Mitsubishi Electric Corp 電気部品内蔵配線板およびその製造方法
JP4260650B2 (ja) 2004-02-26 2009-04-30 新光電気工業株式会社 光電気複合基板及びその製造方法
US7842948B2 (en) 2004-02-27 2010-11-30 Nvidia Corporation Flip chip semiconductor die internal signal access system and method
TW200535878A (en) 2004-04-16 2005-11-01 Ind Tech Res Inst Tunable passive device
US7186625B2 (en) 2004-05-27 2007-03-06 International Business Machines Corporation High density MIMCAP with a unit repeatable structure
JP4657640B2 (ja) 2004-07-21 2011-03-23 株式会社日立製作所 半導体装置
JP2006086155A (ja) * 2004-09-14 2006-03-30 Matsushita Electric Ind Co Ltd 半導体装置及びその製造方法
US20060057945A1 (en) 2004-09-16 2006-03-16 Chia-Lin Hsu Chemical mechanical polishing process
US20060076634A1 (en) 2004-09-27 2006-04-13 Lauren Palmateer Method and system for packaging MEMS devices with incorporated getter
US7680464B2 (en) 2004-12-30 2010-03-16 Valeo Radar Systems, Inc. Waveguide—printed wiring board (PWB) interconnection
GB0505680D0 (en) 2005-03-22 2005-04-27 Cambridge Display Tech Ltd Apparatus and method for increased device lifetime in an organic electro-luminescent device
JP2006324567A (ja) * 2005-05-20 2006-11-30 Matsushita Electric Ind Co Ltd 部品内蔵基板とその製造方法
US7355836B2 (en) 2005-06-07 2008-04-08 Intel Corporation Array capacitor for decoupling multiple voltage rails
US7291842B2 (en) 2005-06-14 2007-11-06 Varian Medical Systems Technologies, Inc. Photoconductor imagers with sandwich structure
JP4572759B2 (ja) 2005-07-06 2010-11-04 セイコーエプソン株式会社 半導体装置及び電子機器
US7485968B2 (en) 2005-08-11 2009-02-03 Ziptronix, Inc. 3D IC method and device
JP4509972B2 (ja) * 2005-09-01 2010-07-21 日本特殊陶業株式会社 配線基板、埋め込み用セラミックチップ
US7705691B2 (en) 2005-10-18 2010-04-27 Agency For Science, Technology & Research Capacitor interconnection
US7193423B1 (en) 2005-12-12 2007-03-20 International Business Machines Corporation Wafer-to-wafer alignments
TWI305119B (en) * 2005-12-22 2009-01-01 Phoenix Prec Technology Corp Circuit board structure having capacitance array and embedded electronic component and method for fabricating the same
TWI299552B (en) 2006-03-24 2008-08-01 Advanced Semiconductor Eng Package structure
US7972683B2 (en) 2006-03-28 2011-07-05 Innovative Micro Technology Wafer bonding material with embedded conductive particles
US7750488B2 (en) 2006-07-10 2010-07-06 Tezzaron Semiconductor, Inc. Method for bonding wafers to produce stacked integrated circuits
US7633112B2 (en) 2006-08-24 2009-12-15 Samsung Electronics Co., Ltd. Metal-insulator-metal capacitor and method of manufacturing the same
US20080124835A1 (en) 2006-11-03 2008-05-29 International Business Machines Corporation Hermetic seal and reliable bonding structures for 3d applications
US7803693B2 (en) 2007-02-15 2010-09-28 John Trezza Bowed wafer hybridization compensation
DE102007009383A1 (de) 2007-02-20 2008-08-21 Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. Halbleiteranordnung und Verfahren zu deren Herstellung
JP2008258258A (ja) 2007-04-02 2008-10-23 Sanyo Electric Co Ltd 半導体装置
US7899407B2 (en) 2007-05-01 2011-03-01 Broadcom Corporation High frequency signal combining
JP2009048937A (ja) 2007-08-22 2009-03-05 Rohm Co Ltd カーボンファイバー製造法、カーボンファイバー電子源およびフィールドエミッションディスプレイ装置
WO2009055140A1 (en) 2007-10-26 2009-04-30 Hvvi Semiconductors, Inc. Semiconductor structure and method of manufacture
US7924113B2 (en) 2008-02-15 2011-04-12 Realtek Semiconductor Corp. Integrated front-end passive equalizer and method thereof
JP2009239247A (ja) * 2008-03-27 2009-10-15 Ibiden Co Ltd 多層プリント配線板の製造方法
US8349635B1 (en) 2008-05-20 2013-01-08 Silicon Laboratories Inc. Encapsulated MEMS device and method to form the same
TWI400731B (zh) * 2008-08-29 2013-07-01 Ind Tech Res Inst 電容元件及其製造方法
US9893004B2 (en) 2011-07-27 2018-02-13 Broadpak Corporation Semiconductor interposer integration
JP2010103982A (ja) 2008-09-25 2010-05-06 Sony Corp ミリ波伝送装置、ミリ波伝送方法、ミリ波伝送システム
US8344503B2 (en) * 2008-11-25 2013-01-01 Freescale Semiconductor, Inc. 3-D circuits with integrated passive devices
US7854173B2 (en) 2008-11-28 2010-12-21 The Hong Kong Polytechnic University Strain sensor
KR100945800B1 (ko) 2008-12-09 2010-03-05 김영혜 이종 접합 웨이퍼 제조방법
US20100178418A1 (en) 2009-01-09 2010-07-15 Enis Tuncer Device fabrication method for high power density capacitors
DE112010001453B4 (de) 2009-03-31 2017-06-22 Kyocera Corp. Leiterplatte, Wellenleiterstruktur, Hochfrequenzmodul und Radarvorrichtung
US8476165B2 (en) 2009-04-01 2013-07-02 Tokyo Electron Limited Method for thinning a bonding wafer
US8416079B2 (en) 2009-06-02 2013-04-09 3M Innovative Properties Company Switching radio frequency identification (RFID) tags
US8143135B2 (en) 2009-10-08 2012-03-27 International Business Machines Corporation Embedded series deep trench capacitors and methods of manufacture
US8482132B2 (en) 2009-10-08 2013-07-09 International Business Machines Corporation Pad bonding employing a self-aligned plated liner for adhesion enhancement
FR2954585B1 (fr) 2009-12-23 2012-03-02 Soitec Silicon Insulator Technologies Procede de realisation d'une heterostructure avec minimisation de contrainte
US9219023B2 (en) * 2010-01-19 2015-12-22 Globalfoundries Inc. 3D chip stack having encapsulated chip-in-chip
WO2011114774A1 (ja) * 2010-03-18 2011-09-22 日本電気株式会社 半導体素子内蔵基板およびその製造方法
US9048112B2 (en) 2010-06-29 2015-06-02 Qualcomm Incorporated Integrated voltage regulator with embedded passive device(s) for a stacked IC
EP2592915B1 (en) * 2010-07-06 2022-01-26 Fujikura, Ltd. Manufacturing method for laminated wiring board
JP5517800B2 (ja) 2010-07-09 2014-06-11 キヤノン株式会社 固体撮像装置用の部材および固体撮像装置の製造方法
US8405135B2 (en) 2010-10-05 2013-03-26 International Business Machines Corporation 3D via capacitor with a floating conductive plate for improved reliability
FR2966283B1 (fr) 2010-10-14 2012-11-30 Soi Tec Silicon On Insulator Tech Sa Procede pour realiser une structure de collage
US8377798B2 (en) 2010-11-10 2013-02-19 Taiwan Semiconductor Manufacturing Co., Ltd Method and structure for wafer to wafer bonding in semiconductor packaging
US8476146B2 (en) 2010-12-03 2013-07-02 Taiwan Semiconductor Manufacturing Company, Ltd. Reducing wafer distortion through a low CTE layer
KR101141457B1 (ko) * 2010-12-08 2012-05-04 삼성전기주식회사 적층 세라믹 콘덴서 및 그 제조방법
TWI405322B (zh) 2010-12-29 2013-08-11 Ind Tech Res Inst 內藏電容基板模組
FR2970594B1 (fr) 2011-01-13 2013-01-18 Batscap Sa Ensemble de stockage d'energie electrique a element empile en accordeon
US8620164B2 (en) 2011-01-20 2013-12-31 Intel Corporation Hybrid III-V silicon laser formed by direct bonding
US8988299B2 (en) 2011-02-17 2015-03-24 International Business Machines Corporation Integrated antenna for RFIC package applications
US8686537B2 (en) 2011-03-03 2014-04-01 Skyworks Solutions, Inc. Apparatus and methods for reducing impact of high RF loss plating
WO2012125237A2 (en) 2011-03-15 2012-09-20 Rambus Inc. Area and power efficient clock generation
US8716105B2 (en) 2011-03-31 2014-05-06 Soitec Methods for bonding semiconductor structures involving annealing processes, and bonded semiconductor structures and intermediate structures formed using such methods
US8501537B2 (en) 2011-03-31 2013-08-06 Soitec Methods for bonding semiconductor structures involving annealing processes, and bonded semiconductor structures formed using such methods
KR20230130169A (ko) 2011-05-24 2023-09-11 소니그룹주식회사 반도체 장치
JP5982748B2 (ja) 2011-08-01 2016-08-31 ソニー株式会社 半導体装置、半導体装置の製造方法、および電子機器
WO2013009698A1 (en) 2011-07-08 2013-01-17 Medias Llc Devices for receiving periodic charging
US8697493B2 (en) 2011-07-18 2014-04-15 Soitec Bonding surfaces for direct bonding of semiconductor structures
US9324659B2 (en) 2011-08-01 2016-04-26 Stats Chippac, Ltd. Semiconductor device and method of forming POP with stacked semiconductor die and bumps formed directly on the lower die
US8441131B2 (en) 2011-09-12 2013-05-14 Globalfoundries Inc. Strain-compensating fill patterns for controlling semiconductor chip package interactions
TWI438882B (zh) * 2011-11-01 2014-05-21 Unimicron Technology Corp 嵌埋電容元件之封裝基板及其製法
JP5703206B2 (ja) 2011-12-19 2015-04-15 株式会社日立製作所 半導体装置、信号伝送システム及び信号伝送方法
US8590389B2 (en) * 2012-02-10 2013-11-26 Metrodyne Microsystems Corporation, R.O.C. MEMS pressure sensor device and manufacturing method thereof
KR101326999B1 (ko) * 2012-03-07 2013-11-13 엘지이노텍 주식회사 인쇄회로기판 및 그의 제조 방법
US20130265733A1 (en) 2012-04-04 2013-10-10 Texas Instruments Incorporated Interchip communication using an embedded dielectric waveguide
CN103377911B (zh) 2012-04-16 2016-09-21 中国科学院微电子研究所 提高化学机械平坦化工艺均匀性的方法
US9142517B2 (en) 2012-06-05 2015-09-22 Taiwan Semiconductor Manufacturing Company, Ltd. Hybrid bonding mechanisms for semiconductor wafers
US8809123B2 (en) 2012-06-05 2014-08-19 Taiwan Semiconductor Manufacturing Company, Ltd. Three dimensional integrated circuit structures and hybrid bonding methods for semiconductor wafers
US8698323B2 (en) 2012-06-18 2014-04-15 Invensas Corporation Microelectronic assembly tolerant to misplacement of microelectronic elements therein
US9502424B2 (en) 2012-06-29 2016-11-22 Qualcomm Incorporated Integrated circuit device featuring an antifuse and method of making same
US9343393B2 (en) 2012-08-15 2016-05-17 Industrial Technology Research Institute Semiconductor substrate assembly with embedded resistance element
TWI497661B (zh) 2012-08-15 2015-08-21 Ind Tech Res Inst 半導體基板
US8829673B2 (en) 2012-08-17 2014-09-09 Taiwan Semiconductor Manufacturing Company, Ltd. Bonded structures for package and substrate
US8735219B2 (en) 2012-08-30 2014-05-27 Ziptronix, Inc. Heterogeneous annealing method and device
KR101420517B1 (ko) * 2012-10-31 2014-07-16 삼성전기주식회사 적층 세라믹 캐패시터 및 이를 포함하는 인쇄회로기판
US9386701B2 (en) * 2012-11-30 2016-07-05 Samsung Electro-Mechanics Co., Ltd. Electronic component embedded printed circuit board
DE102012224310A1 (de) 2012-12-21 2014-06-26 Tesa Se Gettermaterial enthaltendes Klebeband
US20140175655A1 (en) 2012-12-22 2014-06-26 Industrial Technology Research Institute Chip bonding structure and manufacturing method thereof
KR101375938B1 (ko) 2012-12-27 2014-03-21 한국과학기술원 저전력, 고속 멀티-채널 유전체 웨이브가이드를 이용한 칩-대-칩 인터페이스
KR101472638B1 (ko) * 2012-12-31 2014-12-15 삼성전기주식회사 수동소자 내장기판
US8916448B2 (en) 2013-01-09 2014-12-23 International Business Machines Corporation Metal to metal bonding for stacked (3D) integrated circuits
US9299649B2 (en) 2013-02-08 2016-03-29 Taiwan Semiconductor Manufacturing Company, Ltd. 3D packages and methods for forming the same
TWI518991B (zh) 2013-02-08 2016-01-21 Sj Antenna Design Integrated antenna and integrated circuit components of the shielding module
US8946784B2 (en) 2013-02-18 2015-02-03 Taiwan Semiconductor Manufacturing Company, Ltd. Method and apparatus for image sensor packaging
US9263186B2 (en) 2013-03-05 2016-02-16 Qualcomm Incorporated DC/ AC dual function Power Delivery Network (PDN) decoupling capacitor
US9105485B2 (en) 2013-03-08 2015-08-11 Taiwan Semiconductor Manufacturing Company, Ltd. Bonding structures and methods of forming the same
US9029983B2 (en) 2013-03-12 2015-05-12 Qualcomm Incorporated Metal-insulator-metal (MIM) capacitor
US9443796B2 (en) 2013-03-15 2016-09-13 Taiwan Semiconductor Manufacturing Company, Ltd. Air trench in packages incorporating hybrid bonding
US8802538B1 (en) 2013-03-15 2014-08-12 Taiwan Semiconductor Manufacturing Company, Ltd. Methods for hybrid wafer bonding
JP2014192321A (ja) * 2013-03-27 2014-10-06 Ibiden Co Ltd 電子部品内蔵配線板およびその製造方法
US9064937B2 (en) 2013-05-30 2015-06-23 International Business Machines Corporation Substrate bonding with diffusion barrier structures
US9929050B2 (en) 2013-07-16 2018-03-27 Taiwan Semiconductor Manufacturing Company, Ltd. Mechanisms for forming three-dimensional integrated circuit (3DIC) stacking structure
US9723716B2 (en) 2013-09-27 2017-08-01 Infineon Technologies Ag Contact pad structure, an electronic component, and a method for manufacturing a contact pad structure
US9257399B2 (en) 2013-10-17 2016-02-09 Taiwan Semiconductor Manufacturing Company, Ltd. 3D integrated circuit and methods of forming the same
JP2015115446A (ja) 2013-12-11 2015-06-22 株式会社東芝 半導体装置の製造方法
US9437572B2 (en) 2013-12-18 2016-09-06 Taiwan Semiconductor Manufacturing Company, Ltd. Conductive pad structure for hybrid bonding and methods of forming same
US9508637B2 (en) 2014-01-06 2016-11-29 Taiwan Semiconductor Manufacturing Company, Ltd. Protrusion bump pads for bond-on-trace processing
US10090327B2 (en) 2014-01-17 2018-10-02 Taiwan Semiconductor Manufacturing Co., Ltd Semiconductor device and method for forming the same
WO2015116749A1 (en) 2014-01-31 2015-08-06 Corning Incorporated Methods and apparatus for providing an interposer for interconnecting semiconductor chips
US20150262902A1 (en) 2014-03-12 2015-09-17 Invensas Corporation Integrated circuits protected by substrates with cavities, and methods of manufacture
US9418924B2 (en) * 2014-03-20 2016-08-16 Invensas Corporation Stacked die integrated circuit
US9299736B2 (en) 2014-03-28 2016-03-29 Taiwan Semiconductor Manufacturing Company, Ltd. Hybrid bonding with uniform pattern density
US9230941B2 (en) 2014-03-28 2016-01-05 Taiwan Semiconductor Manufacturing Company, Ltd. Bonding structure for stacked semiconductor devices
US9853361B2 (en) 2014-05-02 2017-12-26 The Invention Science Fund I Llc Surface scattering antennas with lumped elements
US9165793B1 (en) * 2014-05-02 2015-10-20 Invensas Corporation Making electrical components in handle wafers of integrated circuit packages
US9472458B2 (en) 2014-06-04 2016-10-18 Semiconductor Components Industries, Llc Method of reducing residual contamination in singulated semiconductor die
KR102275705B1 (ko) 2014-07-11 2021-07-09 삼성전자주식회사 웨이퍼 대 웨이퍼 접합 구조
US9372316B2 (en) 2014-09-11 2016-06-21 Taiwan Semiconductor Manufacturing Co., Ltd. Silicon interface for dielectric slab waveguide
US9536848B2 (en) 2014-10-16 2017-01-03 Globalfoundries Inc. Bond pad structure for low temperature flip chip bonding
US9394161B2 (en) 2014-11-14 2016-07-19 Taiwan Semiconductor Manufacturing Co., Ltd. MEMS and CMOS integration with low-temperature bonding
DE102014117723B4 (de) 2014-12-02 2019-01-24 Infineon Technologies Ag Halbleitervorrichtung und Verfahren zum Herstellen einer Halbleitervorrichtung
US11069734B2 (en) 2014-12-11 2021-07-20 Invensas Corporation Image sensor device
US20160372449A1 (en) 2014-12-24 2016-12-22 Intel Corporation Integrated passive components in a stacked integrated circuit package
JP2016143853A (ja) 2015-02-05 2016-08-08 富士通株式会社 積層型半導体装置
US20160254345A1 (en) 2015-02-27 2016-09-01 Globalfoundries Inc. Metal-insulator-metal capacitor architecture
US9537199B2 (en) 2015-03-19 2017-01-03 International Business Machines Corporation Package structure having an integrated waveguide configured to communicate between first and second integrated circuit chips
KR101681410B1 (ko) 2015-04-20 2016-11-30 삼성전기주식회사 커패시터 부품
WO2016170894A1 (ja) * 2015-04-21 2016-10-27 株式会社村田製作所 配線基板及び積層チップコンデンサ
US9741620B2 (en) 2015-06-24 2017-08-22 Invensas Corporation Structures and methods for reliable packages
US9656852B2 (en) 2015-07-06 2017-05-23 Taiwan Semiconductor Manufacturing Company Ltd. CMOS-MEMS device structure, bonding mesa structure and associated method
US10886250B2 (en) 2015-07-10 2021-01-05 Invensas Corporation Structures and methods for low temperature bonding using nanoparticles
CN108025907A (zh) 2015-07-15 2018-05-11 迪维科·迈克尔 可调谐电抗装置以及制造和使用该装置的方法
US10075657B2 (en) 2015-07-21 2018-09-11 Fermi Research Alliance, Llc Edgeless large area camera system
US9728521B2 (en) 2015-07-23 2017-08-08 Taiwan Semiconductor Manufacturing Co., Ltd. Hybrid bond using a copper alloy for yield improvement
US9559081B1 (en) 2015-08-21 2017-01-31 Apple Inc. Independent 3D stacking
US9953941B2 (en) 2015-08-25 2018-04-24 Invensas Bonding Technologies, Inc. Conductive barrier direct hybrid bonding
US9627373B2 (en) 2015-08-25 2017-04-18 International Business Machines Corporation CMOS compatible fuse or resistor using self-aligned contacts
US9496239B1 (en) 2015-12-11 2016-11-15 International Business Machines Corporation Nitride-enriched oxide-to-oxide 3D wafer bonding
US9852988B2 (en) 2015-12-18 2017-12-26 Invensas Bonding Technologies, Inc. Increased contact alignment tolerance for direct bonding
US9881882B2 (en) 2016-01-06 2018-01-30 Mediatek Inc. Semiconductor package with three-dimensional antenna
US9923011B2 (en) 2016-01-12 2018-03-20 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor device structure with stacked semiconductor dies
US10446532B2 (en) 2016-01-13 2019-10-15 Invensas Bonding Technologies, Inc. Systems and methods for efficient transfer of semiconductor elements
US10636767B2 (en) 2016-02-29 2020-04-28 Invensas Corporation Correction die for wafer/die stack
WO2017159377A1 (ja) * 2016-03-18 2017-09-21 株式会社村田製作所 積層コンデンサ内蔵基板
US10026716B2 (en) 2016-04-15 2018-07-17 Taiwan Semiconductor Manufacturing Company, Ltd. 3DIC formation with dies bonded to formed RDLs
US10204893B2 (en) 2016-05-19 2019-02-12 Invensas Bonding Technologies, Inc. Stacked dies and methods for forming bonded structures
US10522400B2 (en) 2016-05-27 2019-12-31 Taiwan Semiconductor Manufacturing Co., Ltd. Embedded temperature control system for a biosensor
KR102505856B1 (ko) 2016-06-09 2023-03-03 삼성전자 주식회사 웨이퍼 대 웨이퍼 접합 구조체
US9941241B2 (en) 2016-06-30 2018-04-10 International Business Machines Corporation Method for wafer-wafer bonding
US9892961B1 (en) 2016-08-09 2018-02-13 International Business Machines Corporation Air gap spacer formation for nano-scale semiconductor devices
US10446487B2 (en) 2016-09-30 2019-10-15 Invensas Bonding Technologies, Inc. Interface structures and methods for forming same
US10719762B2 (en) 2017-08-03 2020-07-21 Xcelsis Corporation Three dimensional chip structure implementing machine trained network
US10672663B2 (en) 2016-10-07 2020-06-02 Xcelsis Corporation 3D chip sharing power circuit
US10580735B2 (en) 2016-10-07 2020-03-03 Xcelsis Corporation Stacked IC structure with system level wiring on multiple sides of the IC die
US10163750B2 (en) 2016-12-05 2018-12-25 Taiwan Semiconductor Manufacturing Company, Ltd. Package structure for heat dissipation
US10453832B2 (en) 2016-12-15 2019-10-22 Taiwan Semiconductor Manufacturing Co., Ltd. Seal ring structures and methods of forming same
US10002844B1 (en) 2016-12-21 2018-06-19 Invensas Bonding Technologies, Inc. Bonded structures
US20180182665A1 (en) 2016-12-28 2018-06-28 Invensas Bonding Technologies, Inc. Processed Substrate
US10707087B2 (en) 2016-12-28 2020-07-07 Invensas Bonding Technologies, Inc. Processing stacked substrates
US20180190583A1 (en) 2016-12-29 2018-07-05 Invensas Bonding Technologies, Inc. Bonded structures with integrated passive component
KR20190092584A (ko) 2016-12-29 2019-08-07 인벤사스 본딩 테크놀로지스 인코포레이티드 집적된 수동 컴포넌트를 구비한 접합된 구조체
US10276909B2 (en) 2016-12-30 2019-04-30 Invensas Bonding Technologies, Inc. Structure comprising at least a first element bonded to a carrier having a closed metallic channel waveguide formed therein
US10431614B2 (en) 2017-02-01 2019-10-01 Semiconductor Components Industries, Llc Edge seals for semiconductor packages
JP7030825B2 (ja) 2017-02-09 2022-03-07 インヴェンサス ボンディング テクノロジーズ インコーポレイテッド 接合構造物
WO2018169968A1 (en) 2017-03-16 2018-09-20 Invensas Corporation Direct-bonded led arrays and applications
US10515913B2 (en) 2017-03-17 2019-12-24 Invensas Bonding Technologies, Inc. Multi-metal contact structure
US10508030B2 (en) 2017-03-21 2019-12-17 Invensas Bonding Technologies, Inc. Seal for microelectronic assembly
JP6640780B2 (ja) 2017-03-22 2020-02-05 キオクシア株式会社 半導体装置の製造方法および半導体装置
WO2018183739A1 (en) 2017-03-31 2018-10-04 Invensas Bonding Technologies, Inc. Interface structures and methods for forming same
US10269756B2 (en) 2017-04-21 2019-04-23 Invensas Bonding Technologies, Inc. Die processing
US10580823B2 (en) 2017-05-03 2020-03-03 United Microelectronics Corp. Wafer level packaging method
US10879212B2 (en) 2017-05-11 2020-12-29 Invensas Bonding Technologies, Inc. Processed stacked dies
US10446441B2 (en) 2017-06-05 2019-10-15 Invensas Corporation Flat metal features for microelectronics applications
US10217720B2 (en) 2017-06-15 2019-02-26 Invensas Corporation Multi-chip modules formed using wafer-level processing of a reconstitute wafer
US10840205B2 (en) 2017-09-24 2020-11-17 Invensas Bonding Technologies, Inc. Chemical mechanical polishing for hybrid bonding
US11195748B2 (en) 2017-09-27 2021-12-07 Invensas Corporation Interconnect structures and methods for forming same
US11031285B2 (en) 2017-10-06 2021-06-08 Invensas Bonding Technologies, Inc. Diffusion barrier collar for interconnects
US11251157B2 (en) 2017-11-01 2022-02-15 Taiwan Semiconductor Manufacturing Company, Ltd. Die stack structure with hybrid bonding structure and method of fabricating the same and package
US11011503B2 (en) 2017-12-15 2021-05-18 Invensas Bonding Technologies, Inc. Direct-bonded optoelectronic interconnect for high-density integrated photonics
US11380597B2 (en) 2017-12-22 2022-07-05 Invensas Bonding Technologies, Inc. Bonded structures
US10923408B2 (en) 2017-12-22 2021-02-16 Invensas Bonding Technologies, Inc. Cavity packages
US11127738B2 (en) 2018-02-09 2021-09-21 Xcelsis Corporation Back biasing of FD-SOI circuit blocks
US10727219B2 (en) 2018-02-15 2020-07-28 Invensas Bonding Technologies, Inc. Techniques for processing devices
US11169326B2 (en) 2018-02-26 2021-11-09 Invensas Bonding Technologies, Inc. Integrated optical waveguides, direct-bonded waveguide interface joints, optical routing and interconnects
US11256004B2 (en) 2018-03-20 2022-02-22 Invensas Bonding Technologies, Inc. Direct-bonded lamination for improved image clarity in optical devices
US10991804B2 (en) 2018-03-29 2021-04-27 Xcelsis Corporation Transistor level interconnection methodologies utilizing 3D interconnects
US11056348B2 (en) 2018-04-05 2021-07-06 Invensas Bonding Technologies, Inc. Bonding surfaces for microelectronics
US10790262B2 (en) 2018-04-11 2020-09-29 Invensas Bonding Technologies, Inc. Low temperature bonded structures
US10964664B2 (en) 2018-04-20 2021-03-30 Invensas Bonding Technologies, Inc. DBI to Si bonding for simplified handle wafer
US11398258B2 (en) 2018-04-30 2022-07-26 Invensas Llc Multi-die module with low power operation
US10403577B1 (en) 2018-05-03 2019-09-03 Invensas Corporation Dielets on flexible and stretchable packaging for microelectronics
US11004757B2 (en) 2018-05-14 2021-05-11 Invensas Bonding Technologies, Inc. Bonded structures
US11276676B2 (en) 2018-05-15 2022-03-15 Invensas Bonding Technologies, Inc. Stacked devices and methods of fabrication
US10923413B2 (en) 2018-05-30 2021-02-16 Xcelsis Corporation Hard IP blocks with physically bidirectional passageways
WO2019241367A1 (en) 2018-06-12 2019-12-19 Invensas Bonding Technologies, Inc. Interlayer connection of stacked microelectronic components
CN112585740A (zh) 2018-06-13 2021-03-30 伊文萨思粘合技术公司 作为焊盘的tsv
US11393779B2 (en) 2018-06-13 2022-07-19 Invensas Bonding Technologies, Inc. Large metal pads over TSV
US10910344B2 (en) 2018-06-22 2021-02-02 Xcelsis Corporation Systems and methods for releveled bump planes for chiplets
WO2020010056A1 (en) 2018-07-03 2020-01-09 Invensas Bonding Technologies, Inc. Techniques for joining dissimilar materials in microelectronics
US11462419B2 (en) 2018-07-06 2022-10-04 Invensas Bonding Technologies, Inc. Microelectronic assemblies
US11158606B2 (en) 2018-07-06 2021-10-26 Invensas Bonding Technologies, Inc. Molded direct bonded and interconnected stack
US20200035641A1 (en) 2018-07-26 2020-01-30 Invensas Bonding Technologies, Inc. Post cmp processing for hybrid bonding
US11515291B2 (en) 2018-08-28 2022-11-29 Adeia Semiconductor Inc. Integrated voltage regulator and passive components
US20200075533A1 (en) 2018-08-29 2020-03-05 Invensas Bonding Technologies, Inc. Bond enhancement in microelectronics by trapping contaminants and arresting cracks during direct-bonding processes
US11011494B2 (en) 2018-08-31 2021-05-18 Invensas Bonding Technologies, Inc. Layer structures for making direct metal-to-metal bonds at low temperatures in microelectronics
US10796990B2 (en) 2018-09-19 2020-10-06 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor structure, package structure, and manufacturing method thereof
US11158573B2 (en) 2018-10-22 2021-10-26 Invensas Bonding Technologies, Inc. Interconnect structures
US11244920B2 (en) 2018-12-18 2022-02-08 Invensas Bonding Technologies, Inc. Method and structures for low temperature device bonding
US11476213B2 (en) 2019-01-14 2022-10-18 Invensas Bonding Technologies, Inc. Bonded structures without intervening adhesive
US11387202B2 (en) 2019-03-01 2022-07-12 Invensas Llc Nanowire bonding interconnect for fine-pitch microelectronics
US11901281B2 (en) 2019-03-11 2024-02-13 Adeia Semiconductor Bonding Technologies Inc. Bonded structures with integrated passive component
US10854578B2 (en) 2019-03-29 2020-12-01 Invensas Corporation Diffused bitline replacement in stacked wafer memory
US11373963B2 (en) 2019-04-12 2022-06-28 Invensas Bonding Technologies, Inc. Protective elements for bonded structures
US11205625B2 (en) 2019-04-12 2021-12-21 Invensas Bonding Technologies, Inc. Wafer-level bonding of obstructive elements
US11610846B2 (en) 2019-04-12 2023-03-21 Adeia Semiconductor Bonding Technologies Inc. Protective elements for bonded structures including an obstructive element
US11355404B2 (en) 2019-04-22 2022-06-07 Invensas Bonding Technologies, Inc. Mitigating surface damage of probe pads in preparation for direct bonding of a substrate
US11385278B2 (en) 2019-05-23 2022-07-12 Invensas Bonding Technologies, Inc. Security circuitry for bonded structures
US20200395321A1 (en) 2019-06-12 2020-12-17 Invensas Bonding Technologies, Inc. Sealed bonded structures and methods for forming the same
US11296053B2 (en) 2019-06-26 2022-04-05 Invensas Bonding Technologies, Inc. Direct bonded stack structures for increased reliability and improved yield in microelectronics
US20210098412A1 (en) 2019-09-26 2021-04-01 Invensas Bonding Technologies, Inc. Direct gang bonding methods and structures
US20210118864A1 (en) 2019-10-21 2021-04-22 Invensas Corporation Non-Volatile Dynamic Random Access Memory
US11862602B2 (en) 2019-11-07 2024-01-02 Adeia Semiconductor Technologies Llc Scalable architecture for reduced cycles across SOC
US11762200B2 (en) 2019-12-17 2023-09-19 Adeia Semiconductor Bonding Technologies Inc. Bonded optical devices
US11876076B2 (en) 2019-12-20 2024-01-16 Adeia Semiconductor Technologies Llc Apparatus for non-volatile random access memory stacks
KR20220120631A (ko) 2019-12-23 2022-08-30 인벤사스 본딩 테크놀로지스 인코포레이티드 결합형 구조체를 위한 전기적 리던던시
US11721653B2 (en) 2019-12-23 2023-08-08 Adeia Semiconductor Bonding Technologies Inc. Circuitry for electrical redundancy in bonded structures
US20210242152A1 (en) 2020-02-05 2021-08-05 Invensas Bonding Technologies, Inc. Selective alteration of interconnect pads for direct bonding
CN115943489A (zh) 2020-03-19 2023-04-07 隔热半导体粘合技术公司 用于直接键合结构的尺寸补偿控制
US11742314B2 (en) 2020-03-31 2023-08-29 Adeia Semiconductor Bonding Technologies Inc. Reliable hybrid bonded apparatus
WO2021236361A1 (en) 2020-05-19 2021-11-25 Invensas Bonding Technologies, Inc. Laterally unconfined structure
US11631647B2 (en) 2020-06-30 2023-04-18 Adeia Semiconductor Bonding Technologies Inc. Integrated device packages with integrated device die and dummy element
US11764177B2 (en) 2020-09-04 2023-09-19 Adeia Semiconductor Bonding Technologies Inc. Bonded structure with interconnect structure
US11728273B2 (en) 2020-09-04 2023-08-15 Adeia Semiconductor Bonding Technologies Inc. Bonded structure with interconnect structure
US11264357B1 (en) 2020-10-20 2022-03-01 Invensas Corporation Mixed exposure for large die
WO2022094579A1 (en) 2020-10-29 2022-05-05 Invensas Bonding Technologies, Inc. Direct bonding methods and structures
WO2022094587A1 (en) 2020-10-29 2022-05-05 Invensas Bonding Technologies, Inc. Direct bonding methods and structures
JP2024501016A (ja) 2020-12-28 2024-01-10 アデイア セミコンダクター ボンディング テクノロジーズ インコーポレイテッド 基板貫通ビアを有する構造体及びそれを形成する方法
US20220208650A1 (en) 2020-12-28 2022-06-30 Invensas Bonding Technologies, Inc. Structures with through-substrate vias and methods for forming the same
CN116848631A (zh) 2020-12-30 2023-10-03 美商艾德亚半导体接合科技有限公司 具有导电特征的结构及其形成方法
TW202243197A (zh) 2020-12-30 2022-11-01 美商英帆薩斯邦德科技有限公司 直接接合結構
EP4302325A1 (en) 2021-03-03 2024-01-10 Adeia Semiconductor Bonding Technologies Inc. Contact structures for direct bonding
KR20230164153A (ko) 2021-03-31 2023-12-01 아데이아 세미컨덕터 본딩 테크놀로지스 인코포레이티드 캐리어의 직접 결합 및 분리
US20220320035A1 (en) 2021-03-31 2022-10-06 Invensas Bonding Technologies, Inc. Direct bonding methods and structures
JP2024515032A (ja) 2021-03-31 2024-04-04 アデイア セミコンダクター ボンディング テクノロジーズ インコーポレイテッド 担体の直接接合及び剥離

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20130242517A1 (en) * 2010-03-30 2013-09-19 Murata Manufacturing Co., Ltd. Component assembly
US20140273347A1 (en) * 2013-03-15 2014-09-18 Taiwan Semiconductor Manufacturing Company, Ltd. Methods for Hybrid Wafer Bonding Integrated with CMOS Processing

Also Published As

Publication number Publication date
TWI837879B (zh) 2024-04-01
KR20230156179A (ko) 2023-11-13
JP2023022078A (ja) 2023-02-14
JP2020503692A (ja) 2020-01-30
TW202312420A (zh) 2023-03-16
KR20190092584A (ko) 2019-08-07
WO2018126052A1 (en) 2018-07-05
US20230317591A1 (en) 2023-10-05
US20180190580A1 (en) 2018-07-05
TW201841336A (zh) 2018-11-16
US11626363B2 (en) 2023-04-11

Similar Documents

Publication Publication Date Title
TWI782939B (zh) 具有整合式被動構件的接合結構
US11901281B2 (en) Bonded structures with integrated passive component
US20180190583A1 (en) Bonded structures with integrated passive component
US10541230B2 (en) Semiconductor device and method for manufacturing same
TWI390644B (zh) 形成整合被動元件模組的半導體裝置和方法
EP2649640B1 (en) High density three-dimensional integrated capacitors
US8847365B2 (en) Inductors and methods for integrated circuits
US9660016B2 (en) Method of manufacturing a capacitor
US6624501B2 (en) Capacitor and semiconductor device
US8034704B2 (en) Method for manufacturing semiconductor device and semiconductor device
US7884458B2 (en) Decoupling capacitor, wafer stack package including the decoupling capacitor, and method of fabricating the wafer stack package
JP7052824B2 (ja) 薄膜型ｌｃ部品およびその実装構造
TWI524505B (zh) 半導體裝置及其製造方法
TW201036104A (en) Minimum cost method for forming high density passive capacitors for replacement of discrete board capacitors using a minimum cost 3D wafer-to-wafer modular integration scheme
TW201630008A (zh) 具有與電容器串聯的至少一個通孔的芯片用聚合物框架
WO2014130959A1 (en) Carrier-less silicon interposer
US10453774B1 (en) Thermally enhanced substrate
KR20130075552A (ko) 반도체 패키지 및 그의 제조 방법
US9640477B1 (en) Semiconductor package and method of producing the semiconductor package
CN114093852A (zh) 一种三维堆叠电容集成结构及其制作方法
TWI832249B (zh) 電容結構、半導體結構及其製造方法
CN107564826B (zh) 一种用于制作三维无源集成器件的键合体及器件制作方法
CN111128973A (zh) 晶圆堆叠方法与晶圆堆叠结构
KR20140088756A (ko) 고집적의 다층 인터포저 및 그 제조방법