JP2006324567A - 部品内蔵基板とその製造方法 - Google Patents

部品内蔵基板とその製造方法 Download PDF

Info

Publication number
JP2006324567A
JP2006324567A JP2005147864A JP2005147864A JP2006324567A JP 2006324567 A JP2006324567 A JP 2006324567A JP 2005147864 A JP2005147864 A JP 2005147864A JP 2005147864 A JP2005147864 A JP 2005147864A JP 2006324567 A JP2006324567 A JP 2006324567A
Authority
JP
Japan
Prior art keywords
resin
component
circuit board
resin flow
embedded
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2005147864A
Other languages
English (en)
Inventor
Kazuhiko Honjo
和彦 本城
Toshihiko Mori
敏彦 森
Eiji Kawamoto
英司 川本
Junichi Kimura
潤一 木村
Motoyoshi Kitagawa
元祥 北川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP2005147864A priority Critical patent/JP2006324567A/ja
Priority to US11/434,763 priority patent/US7694415B2/en
Priority to CNB2006100809100A priority patent/CN100525580C/zh
Publication of JP2006324567A publication Critical patent/JP2006324567A/ja
Priority to US12/709,573 priority patent/US20100147569A1/en
Priority to US12/709,575 priority patent/US20100146779A1/en
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/182—Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
    • H05K1/185—Components encapsulated in the insulating substrate of the printed circuit or incorporated in internal layers of a multilayer circuit
    • H05K1/186—Components encapsulated in the insulating substrate of the printed circuit or incorporated in internal layers of a multilayer circuit manufactured by mounting on or connecting to patterned circuits before or during embedding
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/22—Secondary treatment of printed circuits
    • H05K3/28—Applying non-metallic protective coatings
    • H05K3/284—Applying non-metallic protective coatings for encapsulating mounted components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00011—Not relevant to the scope of the group, the symbol of which is combined with the symbol of this group
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H01L2924/3511—Warping
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/4652—Adding a circuit layer by laminating a metal foil or a preformed metal foil pattern
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/4913—Assembling to base an electrical component, e.g., capacitor, etc.
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/4913—Assembling to base an electrical component, e.g., capacitor, etc.
    • Y10T29/49144—Assembling to base an electrical component, e.g., capacitor, etc. by metal fusion
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/4913—Assembling to base an electrical component, e.g., capacitor, etc.
    • Y10T29/49146—Assembling to base an electrical component, e.g., capacitor, etc. with encapsulating, e.g., potting, etc.

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Non-Metallic Protective Coatings For Printed Circuits (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
  • Parts Printed On Printed Circuit Boards (AREA)

Abstract

【課題】接続信頼性の高い部品内蔵基板を得る。
【解決手段】電子部品１０５，１０６に対応した位置に前記電子部品１０５，１０６を覆うように形成された樹脂流動埋設部１０８ａと、この樹脂流動埋設部１０８ａを囲うとともに、回路基板１０１上面と平行に配設された基材１０９ａと、少なくとも基材１０９ａと前記回路基板１０１との間に設けられた接着樹脂１１０ｃとを有し、前記樹脂流動埋設部１０８ａは前記接着樹脂１１０と同一の樹脂で充満されたものである。これにより、部品内蔵基板を圧着するときの加圧によって基材１０９ａが樹脂１１０を圧縮し、樹脂１１０が回路基板１０１と平行な方向へ流れ易くなる。従って、樹脂１１０が樹脂流動埋設部１０８ａに隙間なく充填されて、空気等が残ることはない。
【選択図】図１

Description

本発明は、電子部品が内蔵された部品内蔵基板とその製造方法に関するものである。
以下、従来の電子部品が埋設された部品内蔵基板について説明する。従来の電子部品が埋設された部品内蔵基板は、図１７に示すような構成となっていた。即ち、図１７において、１は金属ベース部材からなる基板であり、この基板１の上方には熱可塑性樹脂で形成された基板２ａ〜２ｅが積層されていた。
そして、この基板２ｃ，２ｄ内に電子部品３を埋設すべく孔４が設けられていた。５は、基板２ａ〜２ｅに設けられたパターンであり、６は基板２ａ〜２ｅに設けられたビアホール７内に充填された導電ペーストである。また、８は電子部品３の両端に設けられた電極であり、導電ペースト６と導通するようになっていた。
ここで、導電ペースト６は錫粒と銀粒の混合物である。また、電極８と導電ペースト６が充填されたビアホール７を精密に合わせるため、孔４と電子部品３とのクリアランスは電子部品３の全周にわたって２０μｍとしており、電子部品３の外形寸法と略同一寸法になっていた。
以上のように構成された部品内蔵基板を、温度２５０℃〜３５０℃、圧力１〜１０ＭＰａ、時間１０〜２０分で加熱圧着して部品内蔵基板を形成していた。即ち、この加熱圧着により、錫が溶融して銀と一体化するとともに、電子部品３の電極８と接続されて、電子部品３が電気的・機械的に固定されていた。
なお、この出願の発明に関連する先行技術文献情報としては、例えば、特許文献１が知られている。
特開２００３−８６９４９号公報
しかしながらこのような従来の電子部品が埋設された部品内蔵基板では、電子部品３の実装密度が上がると以下のような問題があった。即ち、図１８に示すように、例えば基板２ｃに電子部品３ａ〜３ｅが１００μｍの狭ピッチ９で装着されたとすると、図１９にその断面を示すように、この電子部品３ａと３ｂ間に設けられる桟１０ａの幅１１は、６０μｍ（１００μｍ−２０μｍ×２）となる。一方、基板２ｃの厚み１２は７５μｍであり、桟１０ａの幅１１は基板２ｃの厚みより細くなってしまい、その製造は物理的に困難なものである。
そこで、図２０にその平面図、図２１にその断面図で示すように、狭ピッチ９で装着された電子部品３ａ〜３ｅを含む孔１３を設けることも考えられる。しかしこのような場合、例えば電子部品３ａと３ｂの間１４ａには十分に樹脂１５が充填されず、空気１６が残る場合がある。このような状態の基板２ｃがリフロー炉などで半田付けされたとすると、このときのリフロー温度で空気１６が膨張して電子部品３ａ，３ｂ間に大きな負荷が加わることになる。このときの負荷で電子部品３の接続が損なわれる恐れがある。即ち、導電ペースト６の導通が切断したり、樹脂封止後にヒビが生じてこのヒビから水分が浸入して電極８が錆びて絶縁不良になることも考えられる。
本発明はこのような問題を解決したもので、接続信頼性の高い部品内蔵基板を提供することを目的としたものである。
この目的を達成するために本発明の部品内蔵基板における部品内蔵層には、前記電子部品に対応した位置に前記電子部品を覆うように形成された樹脂流動埋設部と、この樹脂流動埋設部を囲うとともに、前記回路基板上面と平行に配設された樹脂流速加速体と、この樹脂流速加速体と前記回路基板との間に設けられた接着樹脂とを有し、前記樹脂流動埋設部は前記接着樹脂と同一の樹脂で充満されたものである。
本発明における部品内蔵層には、電子部品に対応した位置に前記電子部品を覆うように形成された樹脂流動埋設部と、この樹脂流動埋設部を囲うとともに、前記回路基板上面と平行に配設された樹脂流速加速体と、この樹脂流速加速体と前記回路基板との間に設けられた接着樹脂とを有し、前記樹脂流動埋設部は前記接着樹脂と同一の樹脂で充満されたものである。これにより、部品内蔵基板を圧着するときの加圧によって樹脂流速加速体が樹脂を圧縮し、樹脂が基板と平行な方向へ流れ易くなる。従って、樹脂が樹脂流動埋設部に隙間なく充填されて、空気等が残ることはない。以上のことより、空気が熱膨張することによる負荷により接続が損なわれることはなく接続の信頼性が向上する。
なお、樹脂流速加速体と回路基板との間に接着樹脂を有しているので、樹脂流速加速体と回路基板とが剥離しにくい。
また、樹脂流動埋設部と接着樹脂とは同一の樹脂であるので、温度に対する熱膨張係数が同じである。従って、樹脂流動埋設部と接着樹脂との境界部において、熱変化などによる伸縮量が異なることによって生じる破損などは起こり難くなる。
（実施の形態１）
以下、本発明の実施の形態１について、図面を用いて説明する。図１は、本発明の実施の形態１における部品内蔵基板の断面図であり、図２は、同部品内蔵基板の製造方法のフローチャートであり、図３から図１２は、本実施の形態１における部品内蔵基板の製造方法の各工程の詳細図である。なお、図１から図１２において、従来と同じものは同じ番号とし、その説明は簡略化してある。
まず図１を用いて本実施の形態における部品内蔵基板の構成を説明する。図１において、１０１は熱硬化性樹脂による回路基板であり多層に形成されている。そして、この層内はインナービア（図示せず）で各層の上面と下面が接続されている。また、各層の上面には銅箔１４５（導体パターンの一例として用いた）が敷設され、各電子回路を形成している。
そして、この回路基板１０１の上面には、ランドパターン１０４ａ，１０４ｂが形成されており、この回路基板１０１の上面に載置された半導体素子（電子部品の一例として用いた）１０５とランドパターン１０４ａの間ははんだバンプ１０２で接続され、一方抵抗（電子部品の一例として用いた）１０６とランドパターン１０４ｂとの間は、はんだ１０７で接続されている。
なお、このはんだ１０７やバンプ１０２には、錫・銀・銅系を用いた鉛フリーはんだを用いている。これは有害な物質を含まず、環境へ悪影響を与えないためである。また、このはんだ１０７やバンプ１０２の代わりに、熱硬化性を有する導電性接着剤を用いることもできる。導電性接着剤を用いると、この導電性接着剤ははんだより溶融温度が高いので、例えば、近傍ではんだ接続等をして高温環境にしても半導体素子１０５や抵抗１０６が回路基板１０１から外れることはない。
１０８は、回路基板１０１と銅箔１４５との間に挟まれた熱硬化性樹脂による部品内蔵層であり、半導体素子１０５や抵抗１０６の外周を隙間がないように覆っている。
ここで、部品内蔵層１０８は、半導体素子１０５や、抵抗１０６を覆う樹脂流動埋設部１０８ａと、この樹脂流動埋設部１０８ａの外側を覆うように基材入り樹脂部１０９が設けられている。そして、この基材入り樹脂部１０９は、複数の基材１０９ａ（樹脂流速加速体の一例として用いた）と複数の樹脂１１０ｂ，１１０ｃ（接着樹脂の一例として用いた）とが交互に重なって積層されている。樹脂１１０ｃは最下層の基材と回路基板１０１との間に設けられ、樹脂１１０ｄは、最上層の基材と銅箔１４５との間に設けられる。なお本実施の形態において、基材１０９ａの厚みは約８０μｍであり、樹脂１１０ｂの厚みは、約１０μｍであり、樹脂１１０ｃ，１１０ｄの厚みは約５μｍである。
以上のように基材１０９ａを積層する構成によって、後述する一体化工程において、回路基板１０１上に積層された樹脂１１０は、基材１０９ａによって回路基板１０１の面方向に対して流動が加速されるので、樹脂が樹脂流動埋設部に隙間なく充填されて、空気等が残ることはない。したがって、この空気が熱膨張することによる負荷により接続が損なわれることはなく接続の信頼性が向上する。
樹脂流動埋設部１０８ａは樹脂１１０と同じく、熱硬化性樹脂のエポキシ樹脂となる。このように樹脂流動埋設部１０８ａと樹脂１１０とは同じ樹脂であるので、温度に対する熱膨張係数が同じである。従って、熱変化などによる伸縮量が同じとなるので、樹脂流動埋設部１０８ａと樹脂１１０との境界部において破損などは起こり難くなる。
また、基材１０９ａと回路基板１０１との間に樹脂１１０ｃを有しているので、部品内蔵層１０８と回路基板１０１との間での剥離は起こり難い。さらに、基材１０９ａと銅箔１４５との間には、樹脂１１０ｄを有しているので、部品内蔵層１０８と銅箔１４５との間での剥離は起こり難い。
さらに、基材１０９ａには、ガラス織布を用いているので、樹脂流動埋設部１０８ａがエポキシ樹脂のみの領域となることによる、曲げ強度の低下を抑え、熱変動での伸縮などを小さくすることができる。
なお本実施の形態では、ガラス繊維による織布を用いたが、これは不織布や、アラミド繊維などのような他の繊維によるものを用いても良い。さらに、樹脂流動埋設部１０８ａと樹脂１１０にエポキシ樹脂を用いたが、これは他の熱硬化性樹脂や熱可塑性樹脂を用いた場合でも、本実施の形態と同じ効果を奏することができる。
次に、本実施の形態における部品内蔵基板の製造方法における各工程について、図２に示す工程の順に図３から図１６を用いて説明する。図２は本実施の形態１における部品内蔵基板の製造フローチャートであり、図３は、フラックス塗布工程における部品内蔵基板の断面図である。図２、図３において、１１１は、フラックス塗布工程である。このフラックス塗布工程１１１では、半導体素子１０５（図５に示す）を装着するためのランドパターン１０４ａ上に、メタルスクリーン（図示せず）によってフラックス１１２を印刷する。
図４は、本実施の形態におけるクリームはんだ印刷工程における部品内蔵基板の断面図である。図２、図４において、１１３は、フラックス塗布工程１１１の後に設けられたクリームはんだ印刷工程である。このクリームはんだ印刷工程１１３では、抵抗１０６（図５に示す）を装着するためのランドパターン１０４ｂ上にスクリーン１３１を用いて、クリームはんだ１０７（接続固定材の一例として用いた）を印刷する。なお、このスクリーンはステンレス製のメタルスクリーンを用い、このスクリーン１３１には、フラックス１１２が塗布された位置に凹部１２６を形成してある。そしてこの凹部１２６は、クリームはんだ１０７印刷時に、フラックス１１２がスクリーン１３１に付着することを防ぐものである。
図５は、本実施の形態１の電子部品装着工程における部品内蔵基板の断面図である。図２、図５において、１１４はクリームはんだ印刷工程の後に設けられた電子部品装着工程であり、この電子部品装着工程１１４では、半導体素子１０５や抵抗１０６などが、自動実装機によって回路基板１０１の所定位置に装着される。なお、この半導体素子１０５の下面１０５ａ側には、複数のはんだバンプ１０２が形成されているものを用いる。
図６は、本実施の形態１のリフロー工程における部品内蔵基板の断面図である。図２、図６において、１１５は電子部品装着工程の後に設けられたリフロー工程であり、このリフロー工程１１５では、クリームはんだ１０７を融点温度よりも高くすることによって、クリームはんだ１０７を溶融させて、抵抗１０６とランドパターン１０４ｂ、半導体素子１０５のバンプ１０２とランドパターン１０４ａとをはんだ付け固定している。なお、本実施の形態１においては、このリフロー工程１１５は窒素雰囲気で行っている。これによって、回路基板１０１の表面の酸化を抑えることができ、回路基板１０１とプリプレグ１４１ａ（図７に示す）との密着性を良くしている。
なお、このリフロー工程１１５の後に洗浄工程（図示せず）で洗浄し、フラックス１１２の残渣やはんだボールなどを清浄化している。そしてさらに、Ｏ2アッシャー処理や、シランカップリング処理などを行うとさらに良い。これは、これらの表面改質処理によって、回路基板１０１とプリプレグとの密着性を向上させることができるためである。
なお本実施の形態において、リフローはんだ付けを用いているのは、品質が高く良質なはんだ付けをするためであり、このリフローはんだ付けによれば、セルフアライメント効果によって、リフローはんだ付けされた部品は定位置に固定される。従って、部品が精度良く固定されるので、この部品に続くパターン線路の長さが一定になる。つまり、パターン線路をインダクタとして用いるような場合において、インダクタンス値が一定になり、電気性能が定められた値になる。このことは高周波回路においては特に重要なことである。
図７は、本実施の形態のプリプレグ積層工程における部品内蔵基板の断面図であり、図８は、同、部品内蔵基板の要部拡大断面図である。図２、図７、図８において、孔付プリプレグ１４１は、孔加工工程１１７で、プリプレグ１４１に予め半導体素子１０５と、抵抗１０６が挿入される孔１４２が加工される。そして、プリプレグ積層工程１１６は、リフロー工程の後に設けられ、回路基板１０１上に孔付プリプレグ１４１を積層する工程である。ここで、プリプレグ１４１には、基材１０９ａと樹脂１１０ｃ、予めガラス織布による基材１０９ａ（樹脂流速加速体の一例として用いた）にエポキシ樹脂を含浸させたものを用いている。そして図８に示すようにプリプレグ１４１を回路基板１０１上に積層されることとなる。これによって、回路基板１０１上には基材１０９ａと樹脂１１０ｂ，１１０ｃ，１１０ｄとが交互に積み重なった積層体が完成する。なお、本実施の形態におけるプリプレグ１４１は、約８０μｍの基材１０９ａに樹脂１１０が含浸されて、約１２０μｍの厚みとなっている。
なお、孔１４２と抵抗１０６の外周との間に空隙１４４を設けているので、抵抗１０６が装着された回路基板１０１に、孔付プリプレグ１４１を容易に積層することができる。
また、半導体素子１０５や抵抗１０６はリフローはんだ付けによって装着されるので、クリームはんだ１０７の溶融によるセルフアライメント効果で、位置精度良く所定の位置へ装着される。つまり、半導体素子１０５や抵抗１０６の位置精度が良好であるので、空隙１４４を小さくすることができる。従って、樹脂１１０が空隙１５６，１５７へ流入しやすくできる。なお、本実施の形態において、空隙１４４は、約０．２ｍｍとしている。これにより、たとえ抵抗１０６の装着位置が、所定の位置よりもずれて装着されたとしても容易にプリプレグ１４１を積層することができる。
さらに、予め基材１０９ａに対して樹脂１１０ｂ，１１０ｃ，１１０ｄが含浸されたプリプレグ１４１を用いるので、例えば基材１０９ａと樹脂１１０ｂとに対して孔１４２を同時に加工することができるので、生産性が良い。また、基材１０９ａと樹脂１１０などを夫々個別に積層する必要が無く、積層回数を少なくできる。従って生産性が良好である。
そして、プリプレグ１４１の最上面には孔１４２が設けられていないプリプレグ１４１ａが載置され、さらにこのプリプレグ１４１ａの上面全体に銅箔１４５が設けられる。そして積層工程１１６では、回路基板１０１側より順に、約２０μｍの厚みの樹脂１１０ｃの上に約８０μｍの基材１０９ａ、そしてこの基材１０９ａの上に４０μｍの樹脂１１０ｂが積層されることとなる。また、最上層の基材１０９ａと銅箔１４５との間には、約２０μｍの厚みの樹脂１１０ｄが積層されることとなる。
なお本実施の形態ではプリプレグ１４１ａと銅箔１４５を用いたが、これに代えていわゆる硬化済みの回路基板（片面、両面あるいは多層基板などにかかわらず）を用いても良い。このように予め硬化された基板間を用いれば、後述する冷却工程でのプリプレグ１４１の熱収縮によるソリが小さくできる。また、本実施の形態では、半導体素子１０５と抵抗１０６との間隔が狭いために、複数の電子部品に対応して１個の孔１４２を設けた。しかし電子部品間の間隔が充分にあり、この間の隙間にプリプレグ１４１これは夫々の部品毎に対応して孔を設けても良い。ただしこの場合にもプリプレグ１４１の装着性を保つ為に、夫々の電子部品とその電子部品夫々に対応する孔との間には、空隙を設けておくことが必要である。また、この場合夫々の電子部品の高さに応じて孔の深さも変えておくと良い。このようにすれば、樹脂を埋設する体積が小さくなり樹脂が確実に充填されるためである。
次に１１８（図２に示す）は、プリプレグ積層工程で積層された回路基板１０１とプリプレグ１４１と銅箔１４５とを、はんだ１０７が溶融しない程度の温度で加熱圧着し、一体化する一体化工程である。以下にこの一体化工程１１８について、図２に示す工程の順で説明する。
図９は、本実施の形態１の一体化工程における一体化手段の断面図であり、図９を用いて、この一体化手段について詳細に説明する。１５１，１５２はプラテンであり、このプラテン１５２側に回路基板１０１が搭載される。そしてこれらプラテン１５１，１５２と、伸縮壁１５３とで密封容器１５４が構成される。そして、この密封容器１５４には吸引機が接続されている。１６０は、プラテン１５１，１５２内に埋め込まれたヒータであり、このヒータによってプリプレグ１４１を加熱する。
駆動部１６２とプラテン１５２との間には、減速機構１６３が挿入される。そしてこの減速機構１６３では、回転運動を往復運動へと変換するとともに、回転を減速している。制御回路（図示せず）は駆動部１６２と、ヒータ１６０とへ接続され、それらを動作させるためのタイミングを管理している。ここで、樹脂１１０は温度によって粘度が変化するため、樹脂１１０を所要の粘度とすべく、ヒータ１６０の温度コントロールを行う。
では、次にこのようにして構成された一体化手段を用いた一体化工程について詳細に説明する。図１０は、本実施の形態の真空化工程における一体化手段の断面図である。図２、図９、図１０において、１１９は、プリプレグ積層工程の後に設けられた真空化工程である。この真空化工程１１９において、プリプレグ積層工程１１６でプリプレグ１４１が回路基板１０１上に積層された部品内蔵基板を、プラテン１５１，１５２と、伸縮壁１５３によって構成された密封容器１５４内に収納する。なお、本実施の形態１において、プラテン１５１側は固定であり、プラテン１５２側が可動するものである。
そして、吸引機によって、プラテン１５２に設けられた孔１５５から密封容器１５４内の空気を抜き取り、密封容器１５４内を略真空状態にする。このとき、孔１４２内を略真空とすることが重要である。これは、孔１４２内を真空とすることで、後述する強制流入工程１２２で、プリプレグ１４１中の樹脂１１０を、孔１４２内そして、回路基板１０１と半導体素子１０５との間の隙間１５６や、回路基板１０１と抵抗１０６間の隙間１５７などへ確実に充填するためである。本実施の形態１における隙間１５６は、約４０μｍから約３５０μｍの寸法であり、隙間１５７は約１０μｍから約４０μｍである。
なお、本実施の形態１においては説明の便宜上、半導体素子１０５を１個、抵抗１０６を２個のみ装着したものを用いて説明している。しかし、実際にはさらに多くの電子部品が回路基板１０１上に装着される。また、部品内蔵基板の生産性を考慮すると、回路基板１０１のサイズは大きい方が望ましい。従って、実際にはもっと多くの箇所に空隙１４４や隙間１５６，１５７を有することとなる訳である。
そこで真空化工程１１９においては、これら数多くの空隙１４４や隙間１５６，１５７に存在する空気を完全に吸引することが重要となる。これは、プリプレグ１４１内に空気が残ると、ボイドが発生しやすくなるためである。そこで、本実施の形態における積層工程１１６ではこのボイドを発生し難くするために、常温において粘性を有していない板体状のプリプレグ１４１を積層し、真空化工程１１９で、プリプレグ１４１が軟化する前に、孔１４２内を真空としている。これにより、プリプレグ１４１に粘性が生じ、プリプレグ１４１同士やプリプレグ１４１と回路基板１０１とが粘着する前に孔１４２内の空気を抜くことができる。ただし、遅くともプリプレグ１４１の温度がガラス転移点よりも低い温度のうちに、真空化工程１１９を完了することが重要である。これによって、各プリプレグ１４１同士の間の隙間や、プリプレグ１４１と回路基板１０１との間の隙間などから完全に空気を抜くことができるので、空隙１４４や隙間１５６，１５７を確りと真空にすることができ、ボイドが発生し難くなる。
なお本実施の形態では、真空化工程１１９の開始と同時にヒータ１６０をオンとして、プラテン１５１，１５２への加熱を開始するとともに、駆動部１６２によりプラテン１５１，１５２を駆動し、部品内蔵基板へ所定の圧力を加える。そしてこれにより、伸縮壁１５３，１５３が縮まり、図９に示すように、プラテン１５２が矢印Ａ方向へと持ち上げられる。そして、図１０に示すように、回路基板１０１と積層されたプリプレグ１４１と銅箔１４５とは完全にプラテン１５１とプラテン１５２との間で規定の圧力で圧縮された状態となる。なお、本実施の形態では、ヒータ１６０の温度は約１１０℃の温度とし、圧力は約平方センチメートル当たり４０ｋｇの圧力としている。
図１１は、本実施の形態の軟化工程における一体化手段の断面図である。図２、図１１において、１２０は、真空化工程の後に設けられた軟化工程である。本実施の形態においては、真空化工程１１９によってプラテン１５１，１５２が回路基板１０１と銅箔１４５とに接触した時点からプリプレグ１４１は加熱される。そして、ヒータ１６０の熱により、プリプレグ１４１に含浸した樹脂１１０を軟化させる。本実施の形態においては樹脂１１０の温度を約１１０℃まで上昇させて、粘度を約２４００ｐａ・ｓまで低下させる。
プリプレグ１４１は、プラテン１５１，１５２によって圧縮されているので、プラテンを銅箔１４５の表面に密着させることができる。従って、ヒータ１６０の熱を確実にプリプレグ１４１へ伝えることができ、エネルギー効率が良く、省エネルギーな加熱手段を実現できる。
次に図１２は、本実施の形態の強制流入工程における一体化手段の断面図である。図２および図１２において、１２２は、軟化工程１２０の後に設けられた強制流入工程である。この強制流入工程１２２では、各プリプレグ１４１は、約９０μｍの厚みにまで圧縮される。そしてこのとき、プリプレグ１４１の樹脂１１０ｂ，１１０ｃ，１１０ｄは、基材１０９ａに沿って矢印Ｂ（図８に示す）の方向へと流れ、孔１４２内へ流出する。そして最終的に樹脂１１０ｂ，１１０ｃ，１１０ｄから流れ出した樹脂によって空隙１４４や隙間１５６，１５７全体が充填されることとなる。
ここで、樹脂１１０の流速を大きくするためには、樹脂１１０の粘度を出来るだけ長い時間の間低い状態に保つことが望ましい。そのために、樹脂１１０を供給圧力下においてできる限り短い時間で流動できる粘度とすることが重要である。そのために本実施の形態における軟化工程１２０におけるプリプレグの温度は、毎分約４．５℃の傾斜で上昇させている。そしてさらに、強制流入工程１２２においてプリプレグ１４１は、３０分の間１１０℃の温度に保持されるとともに、４０ｋｇ／ｃｍ2の圧力で圧縮が行われる。
これによってプリプレグ１４１の粘度は急激に小さくなり、加熱開始から約１５分で流動が開始できる粘度にまで達する。そして開始から約２５分後に粘度は最も小さくなり、約１５００ｐａ・ｓにまで達する。そして開始から５０分まで１１０℃を維持している。このように本実施の形態では、最低粘度の状態を出来る限り長い時間維持するために、樹脂１１０の粘度をできるだけ早く小さくし、空隙１４４や隙間１５６，１５７への充填を開始するタイミングを早くするとともに、１１０℃の温度を所定の時間維持することにより、熱硬化性樹脂であるために発生する加熱に伴う付加重合反応による軟化をできるだけ遅くし、加熱による粘度の上昇を抑制している。
ここで、軟化工程１２０においてプラテン１５１，１５２は、回路基板１０１やプリプレグ１４１を上下方向から挟んで加熱するので、これらプラテン１５１，１５２に設けられたヒータ１６０から近い場所と、遠い場所との間に温度差が生じ易い。一般に隙間１５６，１５７は、プラテン１５１，１５２から離れた位置に形成される。つまり、この隙間１５６，１５７の温度は樹脂１１０の温度よりも低い箇所もある。そしてこのように隙間１５６，１５７と樹脂１１０との温度が均一となる前に、隙間１５６，１５７へ樹脂１１０が流入してしまうと、先端部の樹脂１１０ａの温度が低下する。その結果、隙間１５６，１５７へ流入した樹脂１１０ａの粘度が大きくなり、強制流入工程１２２においてそれ以上に樹脂１１０ａが隙間へ流れ込まず、ボイドなどの発生要因となってしまう。
そこで、本実施の形態では、強制流入工程１２２では約３０分の間１１０℃の温度を維持させている。これによって、隙間１５６，１５７の温度も樹脂１１０の温度とを同一とし、樹脂１１０の温度低下による流入停止を防止している。なお、プラテン１５２の移動は、ストッパ１６１に当接することで静止する。
そして、このようにして樹脂１１０を隙間１５６，１５７へ充填した後に、硬化工程１２３（図２に示す）によって樹脂１１０を硬化させる。この硬化工程１２３は、はんだバンプ１０２やはんだ１０７の液相線温度以下で加熱し、プリプレグ１４１の流動性を失わせて、プリプレグ１４１を完全に硬化させる加熱工程を行う。
ここで加熱工程では、はんだバンプ１０２、はんだ１０７の液相線温度よりも低い温度で、プリプレグ１４１が流動性を失うようにすることが重要となる。ここで、はんだバンプ１０２、はんだ１０７には、融点が約２１７℃の鉛フリーはんだを用いているので、加熱工程での樹脂１１０が流動性を失う温度は、少なくとも約２００℃以下とすることが望ましい。そこで、本実施の形態における加熱工程での圧力は、樹脂１１０が約１５０℃で流動性を失うように４０ｋｇ／ｃｍ2の圧力としている。なお、このときの樹脂１１０の粘度は、約２４０００ｐａ・ｓである。
このように、加熱工程では、まず樹脂１１０の流動性を完全に失わせた後に、樹脂１１０の温度を２００℃まで上昇して硬化させる。従って、この加熱工程において、樹脂１１０は約１５０℃で流動性を失うので、半導体素子１０５と回路基板１０１との間や、抵抗１０６と回路基板１０１との間での接続が外れることはない。
次にプリプレグ１４１の硬化が完了すると、冷却工程１２４（図２に示す）へ移る。この冷却工程１２４では、ゆっくりとした勾配で冷却を行う。そのために、プラテン１５１，１５２に挟んだ状態のままで、ヒータ１６０の温度を制御しながら徐冷する。なおこの徐冷は、ガラス転移点以下（ＴＭＡ測定法で１６０℃）の温度となるまで行い、その後プラテン１５１，１５２内に水を注入し、水冷によって急冷を行う。これにより、銅箔１４５や樹脂１１０との線膨張係数の差によって生じる縮み量の差を小さくでき、部品内蔵基板のソリを小さくできる。また、回路基板１０１上の導体と、樹脂１１０との界面での剥離などを防止することができる。
図１３は、本実施の形態の切断工程における切断手段の断面図である。図２、図１３において、１２５は、強制流入工程１２２によって、回路基板１０１の外側へ流れ出した樹脂１７２を切除する切断工程である。この切断工程１２５において、１７１は部品内蔵基板を切断するダイシング歯であり、この切断工程１２５でダイシング歯１７１を回転させて、不要な樹脂１７２を切除する。なお、本実施の形態においては、不要な樹脂１７２部分のみを切除するのではなく、回路基板１０１と樹脂１７２との双方を切断している。これは、回路基板１０１の端部より内側を切断することにより、部品内蔵基板の寸法を、回路基板１０１の伸縮などによらず、略一定寸法とするためである。
以上のように、一体化工程１１８では、軟化工程１２０によって急激に流動可能な温度まで加熱し、加熱・圧縮工程１１８ａでは、プリプレグ１４１と回路基板１０１へ与える温度上昇を抑え、略一定の温度で維持しながら圧縮し、回路基板１０１とプリプレグ１４１とを一体化することで、部品内蔵層１０８を完成する。
次に、一体化工程１１８において、樹脂１１０が隙間１５６，１５７へ注入される動作について詳細に説明する。そこでまず樹脂１１０の温度と、圧力ならびに粘度特性との関係について図面を用いて説明する。図１４は、粘度試験器にて測定した樹脂１１０の粘度特性図であり、横軸２０１が温度であり、第１の縦軸２０２は粘度を示している。図１４において特性２０３は、軟化工程１２０と強制流入工程１２２における温度上昇の傾斜を一定とした場合の粘度曲線であり、特性２０４は、軟化工程１２０に対して強制流入工程１２２の温度上昇の傾斜を小さくした場合の粘度特性である。
軟化工程１２０と強制流入工程１２２における温度上昇を一定の傾斜となるようにした場合、昇温速度が小さくなり粘度の低下は小さくなる。これにより、最低粘度２１７の値が大きくなってしまうこととなる。従って強制流入工程１２２において樹脂１１０が隙間１５６へ流れ込み難くなってしまうこととなる。一方、強制流入工程１２２での温度上昇の傾斜を小さくあるいは略一定とし、その分軟化工程１２０における昇温速度を大きくした場合の方が、粘度の低下が大きく、最低粘度２０７の値が小さくなる。
この場合、樹脂１１０は、常温においては粘性を有せず、温度が上昇するにつれて軟化し粘度が低下する。温度２０６において最低粘度２０７となり、この温度２０６以上で粘度が増加し、硬化が促進される。本実施の形態における樹脂１１０では、温度２０６が約１３３℃である場合に最低粘度２０７は約１１５０ｐａ・ｓとなる。
ここで、樹脂１１０の流動は、この樹脂１１０へ加えられる圧力と、樹脂１１０の粘度（温度）によって決定づけられる。例えば本実施の形態のようにプラテン１５２の圧力が４０ｋｇ／ｃｍ2である場合、樹脂１１０は、温度２１１で流動を開始する流動開始粘度２１２となる。つまり、樹脂１１０は、常温から温度２１１までの温度領域２１３において板体状であり、流動はしない。本実施の形態のように圧力が４０ｋｇ／ｃｍ2である場合には、流動開始粘度は２４０００ｐａ・ｓであり、そのときの、温度２１１は約９０℃である。
次に、この温度２１１を超えると、樹脂１１０の粘度は、温度２０６で最低粘度２０７まで低下する。そこで強制流入工程１２２は、温度２１１と温度２０６との間の温度領域２１４で行われる。
この強制流入工程１２２が完了すると、硬化工程１２３で樹脂１１０を硬化するが、この硬化工程１２３においてもプラテン１５２の圧力は４０ｋｇ／ｃｍ2としている。エポキシ樹脂１１０は、温度２０６以上の温度領域２１５になると徐々に硬化を始め、温度２１６で流動性を失う流動開始粘度２１２となる。なお、本実施の形態の圧力において、樹脂１１０が流動性を失う温度は、１５０℃であり、その粘度は２４０００ｐａ・ｓである。
以上のようなことより、軟化工程１２０での温度上昇に比べ、強制流入工程１２２での温度上昇を小さくするとともに、強制流入工程１２２での温度を温度２１１（流動開始粘度２１２）と温度２０６（最低粘度２０７）との間の温度とすれば、規定の供給圧力で樹脂１１０は容易に隙間１５６へ流れ込むことが可能な粘度を長い時間維持させることができる。これにより、樹脂１１０は圧力で強制的に流動し、孔１４２や隙間１５６が樹脂１１０で確実に充填されることとなる。
ここで、エポキシ樹脂が隙間１５６へ流動する動作について図面を用いて説明する。図１５は、本実施の形態の強制流入工程における半導体素子１０５の要部拡大図であり、図１６は本実施の形態の一体化工程１１８における特性図である。図１５において、樹脂１１０は、プラテン１５２の圧縮により、その先端部の樹脂１１０ａが隙間１５６へ流入する。このとき、空隙１４４に比べて隙間１５６は非常に小さく、樹脂１１０ａは、縮小管を通過する粘性流体と考えられる。従って、半導体素子１０５の角１０５ｂの近傍で渦２２１が発生し、圧力損失が発生する。
また、はんだバンプ１０２においては、縮小管の後に拡大管を通過する粘性流体として考えられ、縮小管と拡大管とを繰返し通過することとなるのであるから、はんだバンプ１０２を通過する樹脂１１０も、大きな圧力損失が発生し、樹脂１１０の流速が低下する。従って、この樹脂１１０の流れが停止しないように、樹脂１１０の流速をできる限り大きくすることが重要である。
そこで、本願では樹脂流動埋設部１０８ａにガラス織布の基材１０９ａを設け、樹脂１１０が流れる断面積を小さくしている。つまり、樹脂１１０は基材１０９ａ内をＢ矢印（図８に示す）方向に移動し難い。また、プリプレグ１４１には孔１４２が加工されているので、一体化工程１１８での圧縮力は、基材１０９ａと樹脂１１０とに集中する。さらに、圧縮樹脂１１０は基材１０９ａで挟まれた小さな断面積の空間を流れることとなる。これにより、プラテン１５２による圧縮量（あるいは圧縮圧力）に対する樹脂１１０の流速を大きくすることができる。従って、樹脂の粘性力に比べて樹脂の速度により生じる慣性力が大きくなるので、樹脂１１０の流速が加速されることとなると考えられる。この結果、樹脂１１０の流速が大きくなるので、空隙１４４や、隙間１５６などに対しても確実に樹脂１１０を流入させることができることとなる。
ではここで、本実施の形態における実際の一体化工程１１８での温度、圧力などについて図面を用いて説明する。図１６（ａ）は、本実施の形態における時間と樹脂温度および粘度との関係図であり、図１６（ｂ）は圧力、図１６（ｃ）は真空度を示している。図１６（ａ），（ｂ），（ｃ）において、横軸２３１は時間であり、図１６（ａ）の第１縦軸２３２が温度、第２縦軸２３３が粘度を示す。また、図１６（ｂ）の縦軸２３４は圧力であり、図１６（ｃ）の縦軸２３５は真空度を示している。
図１６（ｃ）において、本実施の形態の真空化工程１１９では、時間２３６で真空度２３７とする。具体的には、時間２３６は約４分であり、真空度２３７は約３７ｔｏｒｒとしている。なお、このとき同時にプリプレグ１４１への圧力の供給を開始し、約１分で規定の４０ｋｇ／ｃｍ2の圧力に達する。そしてさらに、ヒータ１６０の加熱も同時にスタートしておく。
図１６（ａ）において特性曲線２３８はプリプレグ１４１の温度であり、特性曲線２３９は樹脂１１０の粘度を示している。真空化工程１１９が完了した後の軟化工程１２０では、樹脂１１０を流動可能とすべく、温度２４０にまで上昇させる。なお本実施の形態における温度２４０は、約９０℃である。そして温度上昇の傾斜を約４．５℃／分とすることで、開始より約１５分で温度は温度２４０となり、粘度は粘度２４８にまで下げることができる。なお、本実施の形態において用いた樹脂１１０は、温度が９０℃となると約２４０００ｐａ・ｓとなり、プラテン１５２の圧力（４０ｋｇ／ｃｍ2）の圧力に対して、流動を開始する粘度となる。
強制流入工程１２２は、軟化工程１２０で樹脂１１０を流動可能な粘度まで下げた後に行われ、圧力２４９を供給した状態のままで、温度をさらに温度２４１にまで上げ、この温度２４１を約３０分間維持することで樹脂１１０を隙間１５６へ強制的に流れ込ませる工程である。ここで、軟化工程１２０では出来る限り早く粘度２４８以下となるように素早く加熱し、強制流入工程１２２では、樹脂１１０の温度を温度２４１で略一定に保つと良い。これは、樹脂１１０の負荷重合反応を進行し難くし、長時間低い粘度を維持させるためである。
これによって、粘度２４８を過ぎてから３０分経過した時点においても、樹脂１１０は流動可能な状態が維持され、圧力２４９によって樹脂１１０を確りと隙間１５６へ流動させることができる。なお、本実施の形態における温度２４１は約１１０℃であり、粘度２４２は、約３５５０ｐａ・ｓである。
ここで、樹脂１１０が流動性を失うときに樹脂１１０に加えられる圧力よりも、流動開始させるときに樹脂１１０に加えられる圧力を大きくすると良い。これは、樹脂１１０を空隙１４４や隙間１５６へ流れ込ませるときの圧力が大きい方が、樹脂１１０の流動速度が大きくなり、樹脂は空隙１４４や隙間１５６に確りと充填されるためである。
そこで本実施の形態の積層工程１１６で積層されるプリプレグ１４１は、半導体素子１０５や抵抗１０６の上や周囲に空隙１４４を設けておく。つまり、一体化工程１１８ａにおけるプラテン１５２の圧力は、当初プリプレグ１４１の孔１４２を除いた部分の面１４６（図８に示す）に対して集中することとなる。これにより樹脂１１０にはプラテン１５２が供給する圧力よりも大きな圧力が加わることとなる。また、孔１４２は半導体素子１０５あるいは抵抗１０６の夫々に設けるのではなく、これら半導体素子１０５や抵抗１０６全てを囲むようにしている。これにより例えば本実施の形態において孔１４２は、基板１０１全体の約１／２の面積を占めているので、樹脂１１０には８０ｋｇ／ｃｍ2という大きな圧力を加えることができることとなる。これにより、樹脂１１０は本来の流動開始粘度２１２よりも大きな粘度（低い温度）で流動可能となるので、樹脂１１０が流動可能な時間を長くできる。従って、強制流入工程１２２においてさらに容易に樹脂１１０を、空隙１４４や隙間１５６に確実に充填することができる。
次に強制流入工程１２２で樹脂１１０の隙間１５６への充填が完了した後に、硬化工程１２３が行われる。この硬化工程１２３では、樹脂１１０の温度を圧力２４９において樹脂１１０が流動を失う温度である温度２４５以上の温度にまで上昇させる。これにより樹脂１１０は完全に流動しない状態となる。なお、本実施の形態において圧力２４９で流動性を失う粘度は、流動を開始する粘度２４８と略同じであるので、約２４０００ｐａ・ｓである。そして硬化工程１２３では樹脂１１０の温度を２００℃まで上げ、約６０分間維持して完全に硬化させる。
以上のような部品内蔵基板の製造法を用いることにより、基材１０９ａを設けることで、樹脂１１０の流速を大きくすることができ、半導体素子１０５や抵抗１０６と回路基板１０１との間の隙間１５６，１５７へ樹脂１１０を容易に流入させることができるので、中間材などを用いなくても半導体素子１０５や抵抗１０６と回路基板１０１との間に樹脂１１０を確実に充填することができる。従って、予め半導体素子１０５や抵抗１０６などと回路基板１０１との間の隙間１５６，１５７に、中間材などを充填することなく、プリプレグ１４１と回路基板１０１との一体化工程１１８で同時に隙間１５６，１５７へ樹脂１１０を確実に充填することができる部品内蔵基板の製造方法を提供することができる。
また、中間材を別途注入する工程が必要なく、また中間材も不必要となるので、低価格な部品内蔵基板を実現できる。さらに、強制流入工程１２２において狭い隙間１５６，１５７へ確りと樹脂１１０を充填できる。従って、ボイドの発生もしにくくなり、信頼性の高い部品内蔵基板を実現することができる。
ここで、樹脂１１０が空隙１４４や隙間１５６へ完全に充填が完了することによって、プラテン１５２の圧力は面１４６（図８に示す）と孔１４２内に充満した樹脂との双方に供給されることとなる。これによりプラテン１５２が供給する圧力を受ける樹脂の面積が大きくなる（本実施の形態では約２倍となる）ので、樹脂１１０に加わる圧力は小さくなる。このように予め半導体素子１０５や抵抗１０６に対して空隙１４４を有するような孔１４２を設けるだけで、流動可能となる時間を長くできるという効果がある。さらに、流動開始時点でプラテン１５２に供給する圧力も小さくできるので、駆動部を小型化できる。従って、設備が小型かつ低価格となる。
そして本実施の形態では、プラテン１５２の圧力は４０ｋｇ／ｃｍ2という大きな圧力で圧縮できる。これは、積層工程１１６において、半導体素子１０５や抵抗１０６の上方にも空隙１４２を有するようにプリプレグ１４１を積層するので、プラテン１５２の圧力が直接に導体素子１０５や抵抗１０６に加わらないためである。このように大きな圧力を供給できるので、樹脂１１０は確実に空隙１４４や隙間１５６へ充填されることができる。
なお、プリプレグ１４１は熱硬化性樹脂であるので、一旦熱硬化された後は、たとえ再度加熱されても可塑状態には戻らない。従って、一旦樹脂１１０で封止された半導体素子１０５の固定は保持される。また、ガラス織布にエポキシ樹脂が含浸されているので、軟化工程１２０や、強制流入工程１２２において、樹脂１１０を流動させても、基板としての体裁を維持することができるので、寸法精度の良好な部品内蔵基板を実現することができる。
さらに、圧力２４９において樹脂１１０が流動性を失う温度２４５は、はんだ１０７の融点よりも低くすることが重要である。これは、軟化工程１２３の加熱によりはんだ１０７が溶ける前に樹脂１１０が固まっているようにするためである。つまり、はんだ１０７が溶ける温度において、樹脂１１０は、はんだ１０７の周りを覆った状態で固まっているので、たとえはんだ１０７が溶けてもはんだ１０７が流れ出さないので、信頼性が良好である。
さらにまた、硬化工程１２３の温度２４６（図１６）は、はんだ１０７の溶融点以下としている。つまり、はんだ１０７には硬化工程１２３の温度より溶融点の高い高温はんだを用いている。このようにすれば、硬化工程１２３の熱ではんだ１０７が溶けることがないので、さらに信頼性の高い配線基板が実現できる。
また、この強制流入工程における温度は半導体素子１０５や抵抗１０６を接続固定するはんだが溶融しない程度に低い温度（１５０℃）で一体化するので、この一体化により接続固定が破壊されることはなく、半導体素子１０５と抵抗１０６は強固な接続固定を保つことができる。
更にまた、半導体素子１０５と抵抗１０６は回路基板１０１に装着されているので、この回路基板１０１の状態で検査をすることができ、部品内蔵基板完成後における良品率が向上する。
なお、本実施の形態においては、プリプレグ１４１を複数枚積層したが、これは基材１０９ａと、樹脂１１０とを夫々別に積層しても良い。このようにすれば、適宜製品の厚さなどに応じて樹脂１１０の流動速度を適宜変化させることができる。
さらに、本実施の形態では強制流入工程１２２の温度は一旦温度２４１を超えるオーバーシュート部２４７（図１６）を設けている。これにより、軟化工程１２０での温度上昇の傾斜を大きくすることができるので、素早く樹脂１１０の粘度を下げることができる。したがって、強制流入工程１２２において長い時の間低い粘度を維持でき、樹脂１１０の流動性が良くなる。ここで、本実施の形態におけるオーバーシュート部２４７での最高温度は、１１５℃としている。なおこのオーバーシュート部２４７における最高温度は、供給圧力で硬化を開始する温度２４４（１２５℃）よりも低くしておくことが重要である。
なお、積層工程１１６において、基板１０１上に積層される樹脂１１０の量は、空隙１４２や隙間１５６が完全に樹脂１１０で充満しても余りあるような樹脂量が供給されることが必要である。これは、プリプレグ１４１の厚みのばらつきや、基材１０９ａのばらつきや、圧力、温度などの条件のばらつきなどを含めても、樹脂１１０を確実に空隙１４４や隙間１５６へ充填させるためである。ところが、この供給量は多すぎると基板１０１の外周からはみ出す樹脂が多くなるので非常に不経済となる。そこで、本願では、基材１０９ａを設けることによって樹脂１１０の流れを加速しているので、できる限り樹脂１１０の余りが少なくなるような樹脂量で空隙１４４や隙間１５６を樹脂１１０で充満することができる。
また、この樹脂１１０の過供給により、一体化工程１１８ａにおいて空隙１４４や隙間１５６内の樹脂圧が大きくなり、ストレスとして残留しソリを発生することや、極端な場合には部品を破壊するようなこともある。そこで、この一体化工程１１８ａでの圧縮は、基材１０９ａと基板１０１との間や、基材１０９ａ同士の間および、基材１０９ａと銅箔１４５との間に、夫々樹脂層１１０が残るように圧縮することが重要である。これにより、積層工程１１６において過供給された樹脂１１０は、基板１０１の外周方向へ流れ易くなる。
つまり、基材１０９ａと基板１０１との間や、基材１０９ａ同士の間および、基材１０９ａと銅箔１４５とを完全に密着させないことで、基材１０９ａが圧縮されたときに、過供給による余分な樹脂分をこれら樹脂層１１０部分を通過して外周側へと流動させている。これによって、一体化工程１１８ａにおいて空隙１４４や隙間１５６内の樹脂圧の上昇が小さくなるので、ソリや部品の破壊などが発生し難くなる。
以上のように、複数の基材１０９ａ（樹脂流速加速体の一例として用いた）と複数の樹脂１１０ｂ，１１０ｃ（接着樹脂の一例として用いた）とが交互に重なって積層された基材入り樹脂部１０９を設けたり、加熱条件により樹脂１１０が流動可能となる時間を長くしたり、あるいは樹脂１１０に加えられる圧力を変化させるなどによって、樹脂１１０を孔１４２内に流れやすくすることで、従来のように半導体素子１０５と抵抗１０６との間に基材１０９ａを設けなくても、隙間を樹脂で完全に充填することが可能となる。これにより、半導体素子１０５と抵抗１０６との間に基材１０９ａを設けなくても良い。従って、半導体素子１０５と抵抗１０６などの電子部品間を小さくできるので、電子部品を高密度に実装できる。その結果、部品内蔵基板の小型化が可能となり、これを用いたモジュールなども小型化できるという効果を有する。
本発明にかかる部品内蔵基板とその製造方法は、接続信頼性の高い部品内蔵基板を得ることができるという効果を有し、リフローはんだ付けなど部品が実装される基板に対して利用すると有用である。
本発明の実施の形態１における部品内蔵基板の断面図 同、部品内蔵基板の製造方法の製造フローチャート 同、フラックス塗布工程における部品内蔵基板の断面図 同、クリームはんだ印刷工程における部品内蔵基板の断面図 同、電子部品装着工程における部品内蔵基板の断面図 同、リフロー工程における部品内蔵基板の断面図 同、プリプレグ積層工程における部品内蔵基板の断面図 同、プリプレグ積層工程における部品内蔵基板の要部拡大断面図 同、真空化工程における部品内蔵基板の断面図 同、真空化工程における部品内蔵基板の断面図 同、軟化工程における部品内蔵基板の断面図 同、強制流入工程における部品内蔵基板の断面図 同、切断工程における部品内蔵基板の断面図 同、エポキシ樹脂の粘度特性と、プラテンの圧力特性図 同、半導体素子の隙間の拡大図 （ａ）同、一体化工程における温度特性図、（ｂ）同、一体化工程における圧力特性図、（ｃ）同、一体化工程における気圧特性図 従来の部品内蔵基板の分解断面図 同、上からの断面図 同、要部断面図 同、要部平面図 同、要部断面図
符号の説明
１０１ 回路基板
１０５ 半導体素子
１０６ 抵抗
１０８ 部品内蔵層
１０８ａ 樹脂流動埋設部
１０９ａ 基材
１１０ 樹脂
１４５ 銅箔

Claims (10)

  1. 回路基板と、この回路基板の上面に装着された電子部品と、この電子部品を覆うとともに、前記回路基板の前記電子部品装着面側に設けられた部品内蔵層と、この部品内蔵層の上に設けられた導体パターンとを備え、前記回路基板と部品内蔵層と導体パターンとが圧着されて形成された部品内蔵基板において、前記部品内蔵層には、前記電子部品に対応した位置に前記電子部品を覆うように形成された樹脂流動埋設部と、この樹脂流動埋設部を囲うとともに、前記回路基板上面と平行に配設された樹脂流速加速体と、この樹脂流速加速体と前記回路基板との間に設けられた接着樹脂とを有し、前記樹脂流動埋設部は前記接着樹脂と同一の樹脂で充満された部品内蔵基板。
  2. 樹脂流速加速体は、板状とした請求項１に記載の部品内蔵基板。
  3. 樹脂部には複数の樹脂流速加速体が配設されるとともに、これらの樹脂流速加速体の間に樹脂層が形成された請求項２に記載の部品内蔵基板。
  4. 樹脂流速加速体には、織布あるいは不織布を用いた請求項１に記載の部品内蔵基板。
  5. 複数個の電子部品が埋設された部品内蔵基板の製造方法であって、前記部品内蔵基板の製造方法は、樹脂製のシートと樹脂流速加速体とに孔を加工する孔加工工程と、回路基板の上面に電子部品を装着する装着工程と、この後で前記孔が前記電子部品の外周を囲むように前記シートを積層する積層工程と、この積層工程の後で、前記シートと前記回路基板とを加熱圧着して一体化する一体化工程とを有し、前記積層工程では樹脂流速加速体を前記シートの上に積層するとともに、前記加熱圧着工程では、前記回路基板と前記シートと前記樹脂流速加速体との積層体を圧縮し、前記樹脂を前記孔側へ流動させて、前記樹脂を前記孔に充填する部品内蔵基板の製造方法。
  6. シートと樹脂流速加速体とは、予め一体となって形成された請求項５に記載の部品内蔵基板の製造方法。
  7. シートは、樹脂流速加速体の上側にも設けられた請求項５に記載の部品内蔵基板の製造方法。
  8. 積層工程では、樹脂流速加速体とシートとが複数枚交互に積層した請求項５に記載の部品内蔵基板の製造方法。
  9. 一体化工程では、樹脂流速加速体間に樹脂層を形成するように圧縮した請求項８に記載の部品内蔵基板の製造方法。
  10. 一体化工程では、回路基板と樹脂流速加速体間に樹脂層を形成するように圧縮した請求項５に記載の部品内蔵基板の製造方法。
JP2005147864A 2005-05-20 2005-05-20 部品内蔵基板とその製造方法 Pending JP2006324567A (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2005147864A JP2006324567A (ja) 2005-05-20 2005-05-20 部品内蔵基板とその製造方法
US11/434,763 US7694415B2 (en) 2005-05-20 2006-05-17 Method of manufacturing component-embedded printed wiring board
CNB2006100809100A CN100525580C (zh) 2005-05-20 2006-05-22 部件内置基板和部件内置基板的制造方法
US12/709,573 US20100147569A1 (en) 2005-05-20 2010-02-22 Component-embedded printed wiring board
US12/709,575 US20100146779A1 (en) 2005-05-20 2010-02-22 Method of manufacturing component-embedded printed wiring board

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005147864A JP2006324567A (ja) 2005-05-20 2005-05-20 部品内蔵基板とその製造方法

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2005260123A Division JP2006324621A (ja) 2005-09-08 2005-09-08 部品内蔵基板とその製造方法

Publications (1)

Publication Number Publication Date
JP2006324567A true JP2006324567A (ja) 2006-11-30

Family

ID=37426056

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005147864A Pending JP2006324567A (ja) 2005-05-20 2005-05-20 部品内蔵基板とその製造方法

Country Status (3)

Country Link
US (3) US7694415B2 (ja)
JP (1) JP2006324567A (ja)
CN (1) CN100525580C (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2020262965A1 (ko) * 2019-06-24 2020-12-30 삼성전자 주식회사 플렉서블 디스플레이를 포함하는 전자 장치

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102007024189A1 (de) * 2007-05-24 2008-11-27 Robert Bosch Gmbh Verfahren zur Herstellung einer elektronischen Baugruppe
US8246867B2 (en) * 2009-10-16 2012-08-21 Corning Incorporated Method for assembling an optoelectronic device
JP5586313B2 (ja) * 2010-04-23 2014-09-10 京セラケミカル株式会社 接着剤層の形成方法、及び接着剤組成物
KR101713640B1 (ko) * 2010-09-10 2017-03-08 메이코 일렉트로닉스 컴파니 리미티드 부품 내장 기판
CN102249723B (zh) * 2011-05-06 2013-01-16 安徽华东光电技术研究所 一种复合材料的高效率钎焊方法
WO2012157426A1 (ja) * 2011-05-13 2012-11-22 イビデン株式会社 配線板及びその製造方法
US10784221B2 (en) * 2011-12-06 2020-09-22 Taiwan Semiconductor Manufacturing Company, Ltd. Method of processing solder bump by vacuum annealing
JP2013211519A (ja) 2012-02-29 2013-10-10 Ngk Spark Plug Co Ltd 多層配線基板の製造方法
JP6649770B2 (ja) * 2014-02-21 2020-02-19 三井金属鉱業株式会社 内蔵キャパシタ層形成用銅張積層板、多層プリント配線板及び多層プリント配線板の製造方法
DE102014109779A1 (de) * 2014-06-13 2015-12-17 Osram Opto Semiconductors Gmbh Verfahren zum Herstellen einer Anordnung mit einem Bauteil
KR102139755B1 (ko) * 2015-01-22 2020-07-31 삼성전기주식회사 인쇄회로기판 및 그 제조방법
WO2016194434A1 (ja) * 2015-05-29 2016-12-08 株式会社村田製作所 接合用部材および接合方法
TWI782939B (zh) * 2016-12-29 2022-11-11 美商英帆薩斯邦德科技有限公司 具有整合式被動構件的接合結構
US11901281B2 (en) 2019-03-11 2024-02-13 Adeia Semiconductor Bonding Technologies Inc. Bonded structures with integrated passive component

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002093957A (ja) * 2000-09-11 2002-03-29 Sony Corp 電子回路装置およびその製造方法
JP2002270712A (ja) * 2001-03-14 2002-09-20 Sony Corp 半導体素子内蔵多層配線基板と半導体素子内蔵装置、およびそれらの製造方法
JP2003174141A (ja) * 2001-09-27 2003-06-20 Dt Circuit Technology Co Ltd 半導体装置及びその製造方法
JP2004087957A (ja) * 2002-08-28 2004-03-18 Fujitsu Ltd 部品内蔵プリント配線板、およびその部品内蔵プリント配線板の製造方法
JP2004311736A (ja) * 2003-04-08 2004-11-04 Nec Toppan Circuit Solutions Inc チップ部品内蔵ビルドアップ多層配線板の製造方法

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW569424B (en) * 2000-03-17 2004-01-01 Matsushita Electric Ind Co Ltd Module with embedded electric elements and the manufacturing method thereof
KR100488412B1 (ko) * 2001-06-13 2005-05-11 가부시키가이샤 덴소 내장된 전기소자를 갖는 인쇄 배선 기판 및 그 제조 방법
JP3867593B2 (ja) 2001-06-13 2007-01-10 株式会社デンソー プリント基板の製造方法およびその製造方法によって形成されるプリント基板

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002093957A (ja) * 2000-09-11 2002-03-29 Sony Corp 電子回路装置およびその製造方法
JP2002270712A (ja) * 2001-03-14 2002-09-20 Sony Corp 半導体素子内蔵多層配線基板と半導体素子内蔵装置、およびそれらの製造方法
JP2003174141A (ja) * 2001-09-27 2003-06-20 Dt Circuit Technology Co Ltd 半導体装置及びその製造方法
JP2004087957A (ja) * 2002-08-28 2004-03-18 Fujitsu Ltd 部品内蔵プリント配線板、およびその部品内蔵プリント配線板の製造方法
JP2004311736A (ja) * 2003-04-08 2004-11-04 Nec Toppan Circuit Solutions Inc チップ部品内蔵ビルドアップ多層配線板の製造方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2020262965A1 (ko) * 2019-06-24 2020-12-30 삼성전자 주식회사 플렉서블 디스플레이를 포함하는 전자 장치
US11997225B2 (en) 2019-06-24 2024-05-28 Samsung Electronics Co., Ltd. Electronic device comprising flexible display

Also Published As

Publication number Publication date
CN1867224A (zh) 2006-11-22
US20100146779A1 (en) 2010-06-17
US20060260122A1 (en) 2006-11-23
CN100525580C (zh) 2009-08-05
US7694415B2 (en) 2010-04-13
US20100147569A1 (en) 2010-06-17

Similar Documents

Publication Publication Date Title
JP2006324567A (ja) 部品内蔵基板とその製造方法
KR100274360B1 (ko) 돌기전극을가진프린트배선기판과그제조방법
US20050233122A1 (en) Manufacturing method of laminated substrate, and manufacturing apparatus of semiconductor device for module and laminated substrate for use therein
JP4251144B2 (ja) 積層基板の製造方法
WO2007046459A1 (ja) 多層プリント配線基板及びその製造方法
WO2018066462A1 (ja) 半導体チップの実装装置、および、半導体装置の製造方法
JP2013004823A (ja) 半導体装置の製造方法
WO2009107342A1 (ja) 電子部品モジュールの製造方法
JP2011233915A (ja) 複合配線基板およびその製造方法、ならびに電子部品の実装体および製造方法
KR20060037238A (ko) 회로 기판의 제조 방법
JP2007194516A (ja) 複合配線基板およびその製造方法、ならびに電子部品の実装体および製造方法
JP2006324621A (ja) 部品内蔵基板とその製造方法
JP4215024B2 (ja) 積層基板の製造方法
KR100895241B1 (ko) 패키지용 기판 제조방법
JP4214945B2 (ja) 積層基板の製造方法
JP4218576B2 (ja) 積層基板の製造方法
JP4251108B2 (ja) 積層基板の製造方法
JP4461903B2 (ja) 積層基板の製造方法とこれに用いる製造設備
EP3366092A1 (en) Using a partially uncured component carrier body for manufacturing component carrier
JP2006253277A (ja) モジュール用半導体素子と、これを用いたモジュールおよび、前記モジュールの製造方法
JP2010161425A (ja) モジュールの製造方法と、その製造設備
JP4933893B2 (ja) 熱プレス方法
JP2006179782A (ja) 半導体基板の製造方法
JP2006253276A (ja) 積層基板の製造方法
JP2005310874A (ja) 積層基板の製造方法とこれに用いる製造設備

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20080311

RD01 Notification of change of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7421

Effective date: 20080414

RD01 Notification of change of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7421

Effective date: 20091126

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100511

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100623

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20101012

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20110301