TWI760199B - 記憶體裝置以及包括其的記憶體系統 - Google Patents

記憶體裝置以及包括其的記憶體系統 Download PDF

Info

Publication number
TWI760199B
TWI760199B TW110115257A TW110115257A TWI760199B TW I760199 B TWI760199 B TW I760199B TW 110115257 A TW110115257 A TW 110115257A TW 110115257 A TW110115257 A TW 110115257A TW I760199 B TWI760199 B TW I760199B
Authority
TW
Taiwan
Prior art keywords
data
dbi
bit
data bus
bus inversion
Prior art date
Application number
TW110115257A
Other languages
English (en)
Other versions
TW202147131A (zh
Inventor
朴宰佑
崔榮暾
崔楨煥
兪昌植
Original Assignee
南韓商三星電子股份有限公司
漢陽大學校產學協力團
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 南韓商三星電子股份有限公司, 漢陽大學校產學協力團 filed Critical 南韓商三星電子股份有限公司
Publication of TW202147131A publication Critical patent/TW202147131A/zh
Application granted granted Critical
Publication of TWI760199B publication Critical patent/TWI760199B/zh

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1006—Data managing, e.g. manipulating data before writing or reading out, data bus switches or control circuits therefor
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/0264—Arrangements for coupling to transmission lines
    • H04L25/0272—Arrangements for coupling to multiple lines, e.g. for differential transmission
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1048—Data bus control circuits, e.g. precharging, presetting, equalising
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/40—Bus structure
    • G06F13/4004—Coupling between buses
    • G06F13/4022—Coupling between buses using switching circuits, e.g. switching matrix, connection or expansion network
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/14—Channel dividing arrangements, i.e. in which a single bit stream is divided between several baseband channels and reassembled at the receiver
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/38—Synchronous or start-stop systems, e.g. for Baudot code
    • H04L25/40—Transmitting circuits; Receiving circuits
    • H04L25/49—Transmitting circuits; Receiving circuits using code conversion at the transmitter; using predistortion; using insertion of idle bits for obtaining a desired frequency spectrum; using three or more amplitude levels ; Baseband coding techniques specific to data transmission systems
    • H04L25/4917—Transmitting circuits; Receiving circuits using code conversion at the transmitter; using predistortion; using insertion of idle bits for obtaining a desired frequency spectrum; using three or more amplitude levels ; Baseband coding techniques specific to data transmission systems using multilevel codes
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Spectroscopy & Molecular Physics (AREA)
  • General Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Dc Digital Transmission (AREA)

Abstract

提供一種記憶體裝置以及一種包括所述記憶體裝置的記憶體系統。所述記憶體裝置可包括：資料匯流排反轉（DBI）模式選擇器，被配置以根據多位元資料自分別對應於多個DBI模式的多個多位元DBI訊號中選擇第一多位元DBI訊號；多模式DBI編碼器，被配置以藉由根據所述第一多位元DBI訊號對所述多位元資料進行DBI編碼來產生經編碼多位元資料；以及收發機，被配置以藉由資料通道傳輸對應於所述經編碼多位元資料的資料符號以及藉由DBI通道傳輸對應於所述第一多位元DBI訊號的DBI符號。

Description

記憶體裝置以及包括其的記憶體系統
實施例是有關於一種記憶體裝置，且更具體而言有關於一種記憶體裝置以及一種包括所述記憶體裝置的記憶體系統。 [相關申請案的交叉參考]
於2020年6月2日在韓國智慧財產局中提出申請且標題為：「記憶體裝置以及包括其的記憶體系統（Memory Device and Memory System Including the Same）」的韓國專利申請案第10-2020-0066716號全文併入本案供參考。
記憶體系統可包括傳輸裝置及接收裝置，且傳輸裝置及接收裝置可藉由多個資料通道傳輸及接收資料。為降低資料傳輸及接收的功耗，可使用如資料匯流排反轉（data bus inversion，DBI）等資料編碼方法。詳言之，傳輸裝置可藉由使用DBI編碼方法選擇性地反轉資料的至少一些位元來產生傳輸資料，且可傳輸指示資料的所述至少一些位元與傳輸資料一起被反轉的DBI訊號，此可有助於降低資料傳輸的整體功耗。
實施例是有關於一種記憶體裝置，所述記憶體裝置包括：資料匯流排反轉（DBI）模式選擇器，被配置以根據多位元資料自分別對應於多個DBI模式的多個多位元DBI訊號中選擇第一多位元DBI訊號；多模式DBI編碼器，被配置以藉由根據第一多位元DBI訊號對多位元資料進行DBI編碼來產生經編碼多位元資料；以及收發機，被配置以藉由資料通道傳輸對應於經編碼多位元資料的資料符號以及藉由DBI通道傳輸對應於第一多位元DBI訊號的DBI符號。
實施例亦有關於一種記憶體裝置，所述記憶體裝置包括：收發機，被配置以分別藉由資料通道及資料匯流排反轉（DBI）通道接收資料符號及DBI符號，自所接收的資料符號產生經編碼多位元資料，且自所接收的DBI符號產生多位元DBI訊號；以及多模式DBI解碼器，被配置以藉由根據多位元DBI訊號對經編碼多位元資料進行DBI解碼來產生多位元資料。
實施例亦有關於一種記憶體系統，所述記憶體系統包括：傳輸裝置，被配置以根據多位元資料匯流排反轉（DBI）訊號對多條多位元資料進行DBI編碼，藉由多個資料通道傳輸對應於多條經編碼多位元資料的多個資料符號，且藉由DBI通道傳輸對應於多位元DBI訊號的DBI符號；以及接收裝置，被配置以藉由所述多個資料通道接收所述多個資料符號，藉由DBI通道接收DBI符號，且根據多位元DBI訊號藉由對對應於所述多個資料符號的所述多條經編碼多位元資料進行DBI解碼來產生所述多條多位元資料。
實施例亦有關於一種計算系統，所述計算系統包括：處理器；以及記憶體，被配置以藉由多個資料通道及至少一個資料匯流排反轉（DBI）通道與處理器進行通訊。可藉由所述多個資料通道分別傳輸及接收對應於多位元資料的資料符號，可藉由所述至少一個DBI通道傳輸及接收對應於指示多個DBI模式中的一者的多位元DBI訊號的DBI符號，且可根據多位元DBI訊號對多位元資料進行DBI編碼。
實施例亦有關於一種記憶體裝置，所述記憶體裝置包括：資料匯流排反轉（DBI）模式選擇器，被配置以根據2位元資料選擇對應於四個DBI模式中的一者的2位元DBI訊號；DBI編碼器，被配置以藉由根據所選擇的2位元DBI訊號對2位元資料進行DBI編碼來產生經編碼2位元資料；以及收發機，被配置以藉由資料通道傳輸對應於經編碼2位元資料的資料符號以及藉由DBI通道傳輸對應於2位元DBI訊號的DBI符號。
實施例亦有關於一種記憶體系統，所述記憶體系統包括：傳輸裝置，被配置以根據2位元資料匯流排反轉（DBI）訊號對多條2位元資料進行DBI編碼，藉由多個資料通道傳輸對應於多條經編碼2位元資料的多個資料符號，且藉由DBI通道傳輸對應於2位元DBI訊號的DBI符號；以及接收裝置，被配置以藉由所述多個資料通道接收所述多個資料符號，藉由DBI通道接收DBI符號，且根據2位元DBI訊號藉由對對應於所述多個資料符號的所述多條經編碼2位元資料進行DBI解碼來產生2位元資料。
圖1是示出根據示例性實施例的記憶體系統10的方塊圖。
參照圖1，記憶體系統10可包括傳輸裝置100及接收裝置200。傳輸裝置100可包括多模式DBI編碼器110、DBI模式選擇器120、資料發射機130及DBI發射機140。接收裝置200可包括資料接收機210、DBI接收機220及多模式DBI解碼器230。傳輸裝置100與接收裝置200可藉由多個資料通道DQ及至少一個DBI線路或DBI通道DBI_L彼此進行通訊。在示例性實施例中，資料發射機130及資料接收機210可為資料收發機，且DBI發射機140及DBI接收機220可為DBI收發機。
在示例性實施例中，多模式DBI編碼器110的數目及資料發射機130的數目可對應於資料通道DQ的數目。舉例而言，當資料通道DQ包括8個資料通道時，傳輸裝置100可包括8個多模式DBI編碼器110及8個資料發射機130。在示例性實施例中，DBI模式選擇器120的數目及DBI發射機140的數目可對應於DBI通道DBI_L的數目。舉例而言，當所述至少一個DBI通道DBI_L包括一個DBI通道時，傳輸裝置100可包括一個DBI模式選擇器120及一個DBI發射機140。
在示例性實施例中，資料接收機210的數目及多模式DBI解碼器230的數目可對應於資料通道DQ的數目。舉例而言，當資料通道DQ包括8個資料通道時，接收裝置200可包括8個資料接收機210及8個多模式DBI解碼器230。在示例性實施例中，DBI接收機220的數目可對應於DBI通道DBI_L的數目。舉例而言，當所述至少一個DBI通道DBI_L包括一個DBI通道時，接收裝置200可包括一個DBI接收機220。
在示例性實施例中，傳輸裝置100可為資料處理裝置，且接收裝置200可為記憶體裝置。然而，在示例性實施例中，傳輸裝置100可為記憶體裝置，且接收裝置200可為資料處理裝置。此外，在一實施例中，傳輸裝置100與接收裝置200二者均可為記憶體裝置。在本說明書中，用語「記憶體裝置」可包括任何包括多個記憶體胞元的裝置。舉例而言，記憶體胞元可為動態隨機存取記憶體（dynamic random access memory，DRAM）胞元。
在示例性實施例中，傳輸裝置100及接收裝置200可根據脈波振幅調變（PAM）方案傳輸及接收資料。在示例性實施例中，傳輸裝置100能夠藉由使用PAM方案自多位元資料產生具有不同電壓位準中的一者的符號來在單一符號週期內傳輸所述多位元資料中所包括的多個位元，藉此提高記憶體系統10的資料傳輸速度。舉例而言，傳輸裝置100及接收裝置200可根據PAM-4方案傳輸及接收資料。下文將參照圖2及圖3闡述根據PAM-4方法傳輸及接收資料的方法。
多模式DBI編碼器110可接收多位元資料。此外，多模式DBI編碼器110可自DBI模式選擇器120接收多位元DBI訊號DBI_MD，且根據接收的多位元DBI訊號DBI_MD對多位元資料資料進行編碼，藉此產生經編碼多位元資料E_DATA。多位元資料DATA可為N位元資料，其中N可為2或大於2的整數。在示例性實施例中，多位元資料DATA可為2位元資料（「00」、「01」、「10」或「11」）。下文將參照圖5至圖7B闡述對多模式DBI編碼器110的操作的詳細說明。
DBI模式選擇器120可根據多位元資料DATA自分別對應於多個DBI模式的多個多位元DBI訊號中選擇一個多位元DBI訊號DBI_MD。在示例性實施例中，當多位元資料DATA包括2位元資料時，多位元DBI訊號DBI_MD可為2位元訊號。在示例性實施例中，當多位元資料DATA包括3位元資料時，多位元DBI訊號DBI_MD可為3位元訊號。然而，多位元資料DATA可為3位元資料，且多位元DBI訊號DBI_MD可為2位元訊號。下文將參照圖4闡述對DBI模式選擇器120的操作的詳細說明。
資料發射機130可自經編碼多位元資料E_DATA產生資料符號D_SB，且藉由資料通道DQ將所產生的資料符號D_SB傳輸至接收裝置200。舉例而言，資料發射機130可使用PAM-4方案產生具有第一電壓位準至第四電壓位準（例如，圖2中的V0至V3）中的一個電壓位準的資料符號D_SB。DBI發射機140可自多位元DBI訊號DBI_MD產生DBI符號DBI_SB，且藉由DBI通道DBI_L將所產生的DBI符號DBI_SB傳輸至接收裝置200。舉例而言，DBI發射機140可使用PAM-4方案自多位元DBI訊號DBI_MD產生具有第一電壓位準至第四電壓位準中的一者的DBI符號DBI_SB。
資料接收機210可藉由資料通道DQ自傳輸裝置100接收資料符號D_SB，且自所接收的資料符號D_SB產生經編碼多位元資料E_DATA。舉例而言，資料接收機210可使用PAM-4方案自具有第一電壓位準至第四電壓位準中的一者的資料符號D_SB產生經編碼多位元資料E_DATA。DBI接收機220可藉由DBI通道DBI_L自傳輸裝置100接收DBI符號DBI_SB，且自所接收的DBI符號DBI_SB產生多位元DBI訊號DBI_MD。舉例而言，DBI接收機220可使用PAM-4方案自具有第一電壓位準至第四電壓位準中的一者的DBI符號DBI_SB產生多位元DBI訊號DBI_MD。
圖2是示出根據示例性實施例的PAM-4方案中相應資料符號的電壓位準的實例的曲線圖。在圖2中，水平軸線代表時間，且垂直軸線代表電壓。
一起參照圖1及圖2，多位元資料DATA可為2位元資料，且資料發射機130可每符號週期傳輸2位元資料。舉例而言，在第一符號週期SP0中可產生具有對應於資料「00」的第一電壓位準V0的符號，在第二符號週期SP1中可產生具有對應於資料「01」的第二電壓位準V1的符號，在第三符號週期SP2中可產生具有對應於資料「10」的第三電壓位準V2的符號，且在第四符號週期SP3中可產生具有對應於資料「11」的第四電壓位準V3的符號。在第一符號週期SP0至第四符號週期SP3中產生的符號可根據資料而變化。
圖3示出根據示例性實施例的PAM-4方案中資料符號的成本的實例。
一起參照圖1至圖3，舉例而言，在PAM-4方案中，2位元資料「00」、「01」、「10」及「11」可分別對應於符號0、1、2及3。圖3示出針對每一符號的傳輸驅動器TX的等效電路圖以及隨傳輸驅動器TX的等效電阻變化的DC消耗電流的實例。當傳輸每一符號時，「傳輸成本」或「成本」可根據傳輸驅動器TX的消耗電流（即，傳輸消耗電流）來定義。舉例而言，傳輸驅動器TX可包括於資料發射機130中。
舉例而言，當傳輸對應於資料「00」的符號0時，傳輸驅動器TX的DC消耗電流可為0 VDD。舉例而言，當傳輸對應於資料「01」的符號1時，傳輸驅動器TX的DC消耗電流可為5/18 VDD。舉例而言，當傳輸對應於資料「10」的符號2時，傳輸驅動器TX的DC消耗電流可為8/18 VDD。舉例而言，當傳輸對應於資料「11」的符號3時，傳輸驅動器TX的DC消耗電流可為9/18 VDD。因此，對應於資料「00」、「01」、「10」及「11」的成本可分別定義為0、5、8及9。
在本示例性實施例中，對應於不同資料的不同符號的成本彼此不同，且具體而言，符號0的成本最低，且符號3的成本最高。因此，為降低整體傳輸成本，自傳輸的符號中減少符號1、符號2及符號3的數目且增加符號0的數目是所期望的。因此，可根據對應於多個DBI模式中的每一者的多位元DBI訊號DBI_MD對多位元資料DATA執行DBI編碼。
圖4是示出根據示例性實施例的多個DBI模式的實例的表。
參照圖4，DBI模式可包括第一DBI模式MD0至第四DBI模式MD3，且第一DBI模式MD0至第四DBI模式MD3可分別對應於第一多位元DBI訊號至第四多位元DBI訊號DBI_MD[1:0]。第一多位元DBI訊號至第四多位元DBI訊號DBI_MD[1:0]可各自為2位元訊號，且第一多位元DBI訊號至第四多位元DBI訊號DBI_MD[1:0]可分別對應於DBI符號DBI_SB 0、1、2及3。
舉例而言，第一DBI模式MD0可指示不反轉多位元資料的所有位元的DBI編碼方案，且第一多位元DBI訊號DBI_MD＜0＞可被指示為「00」。舉例而言，第二DBI模式MD1可指示僅反轉多位元資料的最低有效位元（least significant bit，LSB）的DBI編碼方案，且第二多位元DBI訊號DBI_MD＜1＞可被指示為「01」。舉例而言，第三DBI模式MD2可指示僅反轉多位元資料的最高有效位元（most significant bit，MSB）的DBI編碼方案，且第三多位元DBI訊號DBI_MD＜2＞可被指示為「10」。舉例而言，第四DBI模式MD3可指示反轉多位元資料的所有位元的DBI編碼方案，且第四多位元DBI訊號DBI_MD＜3＞可被指示為「11」。
圖5是示出根據示例性實施例的第一多模式DBI編碼器110a的實例的電路圖。圖6是示出圖5中所示第一多模式DBI編碼器110a的操作的實例的表。
一起參照圖4至圖6，舉例而言，第一多模式DBI編碼器110a可對應於圖1所示多模式DBI編碼器110的實例。舉例而言，第一多模式DBI編碼器110a可接收第一多位元資料DATA0及多位元DBI訊號DBI_MD，且藉由根據所接收的多位元DBI訊號DBI_MD對第一多位元資料DATA0進行DBI編碼來產生經編碼第一多位元資料E_DATA0。如圖4中所示，多位元DBI訊號DBI_MD可為分別對應於第一DBI模式MD0至第四DBI模式MD3的第一多位元DBI訊號至第四多位元DBI訊號中的一者（即，00、01、10及11）。
在示例性實施例中，第一多模式DBI編碼器110a可包括第一互斥或閘111及第二互斥或閘112。第一互斥或閘111可對第一多位元資料DATA0的LSB訊號（即，DATA[0]）及多位元DBI訊號DBI_MD的LSB訊號（即，DBI_MD[0]）執行互斥或運算，藉此輸出經編碼第一多位元資料E_DATA0的LSB訊號（即，E_DATA0[0]）。第二互斥或閘112可對第一多位元資料DATA0的MSB訊號（即，DATA[1]）及多位元DBI訊號DBI_MD的MSB訊號（即，DBI_MD[1]）執行互斥或運算，藉此輸出經編碼第一多位元資料E_DATA0的MSB訊號（即，E_DATA0[1]）。
舉例而言，當第一多位元資料DATA0為00且多位元DBI訊號DBI_MD為00時，第一互斥或閘111及第二互斥或閘112將各自輸出0。舉例而言，當第一多位元資料DATA0為01且多位元DBI訊號DBI_MD為01時，第一互斥或閘111及第二互斥或閘112可各自輸出0。舉例而言，當第一多位元資料DATA0為10且多位元DBI訊號DBI_MD為10時，第一互斥或閘111及第二互斥或閘112可各自輸出0。舉例而言，當第一多位元資料DATA0為11且多位元DBI訊號DBI_MD為11時，第一互斥或閘111及第二互斥或閘112可各自輸出0。
圖7A是示出根據比較實例的未應用DBI編碼的PAM-4資料傳輸的實例的圖，且圖7B是示出根據圖7A所示比較實例的傳輸成本的實例的表。
一起參照圖3、圖7A及圖7B，第一傳輸驅動器TX0及第二傳輸驅動器TX1可分別自第一多位元資料DATA0及第二多位元資料DATA1輸出第一資料符號D_SB0及第二資料符號D_SB1。當不應用DBI編碼時，資料符號D_SB的總傳輸成本可對應於第一資料符號D_SB0的傳輸成本與第二資料符號D_SB1的傳輸成本之和。
舉例而言，當第一多位元資料DATA0與第二多位元資料DATA1二者均為「00」時，第一資料符號D_SB0及第二資料符號D_SB1的傳輸成本為0。此外，當第一多位元資料DATA0與第二多位元資料DATA1二者均是「01」時，第一資料符號D_SB0及第二資料符號D_SB1中的每一者的傳輸成本為5，且因此資料符號D_SB的總傳輸成本為10。此外，當第一多位元資料DATA0與第二多位元資料DATA1二者均為「10」時，第一資料符號D_SB0及第二資料符號D_SB1中的每一者的傳輸成本為8，且因此資料符號D_SB的總傳輸成本為16。此外，當第一多位元資料DATA0與第二多位元資料DATA1二者均為「11」時，第一資料符號D_SB0及第二資料符號D_SB1中的每一者的傳輸成本為9，且因此資料符號D_SB的總傳輸成本為18。
圖8A是示出根據示例性實施例的應用2位元DBI編碼的PAM-4資料傳輸的實例的圖，且圖8B是示出根據圖8A所示實例的傳輸成本的實例的圖。
一起參照圖3、圖8A及圖8B，多位元DBI訊號DBI_MD可為2位元訊號，且多位元DBI訊號DBI_MD可對應於第一DBI模式至第四DBI模式中的一者。第一多模式DBI編碼器110a及第二多模式DBI編碼器110b可包括於圖1所示多模式DBI編碼器110中，且DBI模式選擇器120可對應於圖1所示DBI模式選擇器120。此外，第一資料發射機130a及第二資料發射機130b可包括於圖1所示資料發射機130中。
第一多模式DBI編碼器110a可藉由根據多位元DBI訊號DBI_MD對第一多位元資料DATA0進行DBI編碼來產生經編碼第一多位元資料E_DATA0。第二多模式DBI編碼器110b可藉由根據多位元DBI訊號DBI_MD對第二多位元資料DATA1進行DBI編碼來產生經編碼第二多位元資料E_DATA1。
第一資料發射機130a可將對應於經編碼第一多位元資料E_DATA0的第一資料符號D_SB0傳輸至第一資料通道（例如，圖13中的DQ0），且第二資料發射機130b可將對應於經編碼第二多位元資料E_DATA1的第二資料符號D_SB1傳輸至第二資料通道（例如，圖13所示DQ1）。DBI發射機140可將對應於多位元DBI訊號DBI_MD的DBI符號DBI_SB傳輸至DBI通道（例如，圖1中的DBI_L）。
在本示例性實施例中，當藉由應用2位元DBI編碼來傳輸資料時，可藉由第一資料通道及第二資料通道傳輸第一資料符號D_SB0及第二資料符號D_SB1，且可藉由DBI通道同時傳輸DBI符號DBI_SB。因此，總傳輸成本可對應於第一資料符號D_SB0的傳輸成本、第二資料符號D_SB1的傳輸成本及DBI符號DBI_SB的傳輸成本之和。
舉例而言，當第一多位元資料DATA0與第二多位元資料DATA1二者均為「00」時，可選擇第一DBI模式。因此，第一多模式DBI編碼器110a及第二多模式DBI編碼器110b可在第一DBI模式下對第一多位元資料DATA0及第二多位元資料DATA1進行DBI編碼，藉此將經編碼第一多位元資料E_DATA0及經編碼第二多位元資料E_DATA1分別輸出為「00」及「00」。第一資料發射機130a及第二資料發射機130b可將分別對應於經編碼第一多位元資料E_DATA0及經編碼第二多位元資料E_DATA1的第一資料符號D_SB0及第二資料符號D_SB1輸出為0。此時，資料符號D_SB 00的傳輸成本為0，且DBI符號DBI_SB 0的傳輸成本為0，且因此總傳輸成本為0。
舉例而言，當第一多位元資料DATA0與第二多位元資料DATA1二者均為「01」時，可選擇第二DBI模式。因此，第一多模式DBI編碼器110a及第二多模式DBI編碼器110b可在第二DBI模式下對第一多位元資料DATA0及第二多位元資料DATA1進行DBI編碼，藉此將經編碼第一多位元資料E_DATA0及經編碼第二多位元資料E_DATA1分別輸出為「00」及「00」。第一資料發射機130a及第二資料發射機130b可將分別對應於經編碼第一多位元資料E_DATA0及經編碼第二多位元資料E_DATA1的第一資料符號D_SB0及第二資料符號D_SB1輸出為0。此時，資料符號D_SB 00的傳輸成本為0，且DBI符號DBI_SB 1的傳輸成本為5，且因此總傳輸成本為5。如上所述，當第一多位元資料DATA0與第二多位元資料DATA1二者均為「01」時，相較於如圖7B中所示不應用DBI編碼的情形，總傳輸成本可自10降低至5。
舉例而言，當第一多位元資料DATA0與第二多位元資料DATA1二者均為「10」時，可選擇第三DBI模式。因此，第一多模式DBI編碼器110a及第二多模式DBI編碼器110b可在第三DBI模式下對第一多位元資料DATA0及第二多位元資料DATA1進行DBI編碼，藉此將經編碼第一多位元資料E_DATA0及經編碼第二多位元資料E_DATA1分別輸出為「00」及「00」。第一資料發射機130a及第二資料發射機130b可將分別對應於經編碼第一多位元資料E_DATA0及經編碼第二多位元資料E_DATA1的第一資料符號D_SB0及第二資料符號D_SB1輸出為0。此時，資料符號D_SB 00的傳輸成本為0，且DBI符號DBI_SB 2的傳輸成本為8，且因此總傳輸成本為8。如上所述，當第一多位元資料DATA0與第二多位元資料DATA1二者均為「10」時，相較於如圖7B中所示不應用DBI編碼的情形，總傳輸成本可自16降低至8。
舉例而言，當第一多位元資料DATA0與第二多位元資料DATA1二者均為「11」時，可選擇第四DBI模式。因此，第一多模式DBI編碼器110a及第二多模式DBI編碼器110b可在第四DBI模式下對第一多位元資料DATA0及第二多位元資料DATA1進行DBI編碼，藉此將經編碼第一多位元資料E_DATA0及經編碼第二多位元資料E_DATA1分別輸出為「00」及「00」。第一資料發射機130a及第二資料發射機130b可將分別對應於經編碼第一多位元資料E_DATA0及經編碼第二多位元資料E_DATA1的第一資料符號D_SB0及第二資料符號D_SB1輸出為0。此時，資料符號D_SB 00的傳輸成本為0，且DBI符號DBI_SB 3的傳輸成本為9，且因此總傳輸成本為9。如上所述，當第一多位元資料DATA0與第二多位元資料DATA1二者均為「11」時，相較於如圖7B中所示不應用DBI編碼的情形，總傳輸成本可自18降低至9。
根據示例性實施例，使用多位元DBI訊號DBI_MD對第一多位元資料DATA0及第二多位元資料DATA1中的每一者執行DBI編碼，相較於不應用DBI編碼的情形，總傳輸成本可顯著降低。同時，當使用1位元DBI訊號對第一多位元資料DATA0及第二多位元資料DATA1執行DBI編碼時，僅當第一多位元資料DATA0與第二多位元資料DATA1二者均為「11」時，總傳輸成本才將降低，且當第一多位元資料DATA0與第二多位元資料DATA1二者均為「01」或「10」時的傳輸成本將與不應用DBI編碼的情形相同。然而，根據本示例性實施例，藉由使用2位元DBI訊號對第一多位元資料DATA0及第二多位元資料DATA1執行DBI編碼，整體上可顯著降低總傳輸成本。
圖9是示出根據示例性實施例的DBI模式選擇器120的實例的方塊圖。
參照圖9，DBI模式選擇器120可包括資料符號計數器121及DBI模式映射器122。資料符號計數器121可接收多條多位元資料（例如，第一多位元資料DATA0至第八多位元資料DATA7），對第一多位元資料DATA0至第八多位元資料DATA7中的多個資料型樣中的每一者的數目進行計數，且產生第一計數訊號CNT0至第四計數訊號CNT3。舉例而言，資料型樣可包括「00」、「01」、「10」及「11」。
DBI模式映射器122可基於第一計數訊號CNT0至第四計數訊號CNT3而針對第一DBI模式DBI_MD0至第四DBI模式DBI_MD3中的每一者來計算對應於資料符號的傳輸成本與DBI符號的傳輸成本之和的總傳輸成本。接下來，DBI模式映射器122可自第一DBI模式DBI_MD0至第四DBI模式DBI_MD3的總傳輸成本中選擇對應於最小傳輸成本的DBI模式，且輸出對應於所選擇DBI模式的多位元DBI訊號DBI_MD。
圖10是示出圖9中所示DBI模式選擇器120的操作的實例的表。
在下文中，將一起參照圖9及圖10來詳細闡述DBI模式選擇器120的操作。首先，將闡述資料符號計數器121及DBI模式映射器122針對第一情形CASE0的操作。
在第一情形CASE0中，第一多位元資料DATA0至第八多位元資料DATA7中的所有者均可為「11」。此時，資料符號計數器121可輸出對應於第一多位元資料DATA0至第八多位元資料DATA7中的資料型樣「00」的數目的0作為第一計數訊號CNT0，輸出對應於第一多位元資料DATA0至第八多位元資料DATA7中的資料型樣「01」的數目的0作為第二計數訊號CNT1，輸出對應於第一多位元資料DATA0至第八多位元資料DATA7中的資料型樣「10」的數目的0作為第三計數訊號CNT2，且輸出對應於第一多位元資料DATA0至第八多位元資料DATA7中的資料型樣「11」的數目的8作為第四計數訊號CNT3。
在第一DBI模式DBI_MD0中，對應於第一多位元DBI訊號00的DBI符號DBI_SB的傳輸計數為0。當資料型樣「11」在第一DBI模式DBI_MD0中被進行DBI編碼時，產生資料型樣「11」，且對應於資料型樣「11」的資料符號（例如，圖13中的D_SB0至D_SB7）的傳輸成本為72（=9*8）。因此，第一DBI模式DBI_MD0的總傳輸成本為72（=0+72）。
在第二DBI模式DBI_MD1中，對應於第二多位元DBI訊號01的DBI符號DBI_SB的傳輸計數為5。當資料型樣「11」在第二DBI模式DBI_MD1中被進行DBI編碼時，產生資料型樣「10」，且對應於資料型樣「10」的資料符號（例如，圖13中的D_SB0至D_SB7）的傳輸成本為64（=8*8）。因此，第二DBI模式DBI_MD1的總傳輸成本為69（=5+64）。
在第三DBI模式DBI_MD2中，對應於第三多位元DBI訊號10的DBI符號DBI_SB的傳輸計數為8。當資料型樣「11」在第三DBI模式DBI_MD2中被進行DBI編碼時，產生資料型樣「01」，且對應於資料型樣「01」的資料符號（例如，圖13中的D_SB0至D_SB7）的傳輸成本為40（=5*8）。因此，第三DBI模式DBI_MD2的總傳輸成本為48（=8+40）。
在第四DBI模式DBI_MD3中，對應於第四多位元DBI訊號11的DBI符號DBI_SB的傳輸計數為9。當資料型樣「11」在第四DBI模式DBI_MD3中被進行DBI編碼時，產生資料型樣「00」，且對應於資料型樣「00」的資料符號（例如，圖13中的D_SB0至D_SB7）的傳輸成本為0（=0*8）。因此，第四DBI模式DBI_MD3的總傳輸成本為9（=9+0）。
因此，DBI模式映射器122可將第一DBI模式DBI_MD0至第四DBI模式DBI_MD3的相應總傳輸成本計算為72、69、48及9，且自所計算的總傳輸成本中選擇對應於最小傳輸成本（即，9）的第四DBI模式DBI_MD3。此時，對應於第四DBI模式DBI_MD3的DBI符號DBI_SB為3。
接下來，將闡述資料符號計數器121及DBI模式映射器122針對第二情形CASE1的操作。
在第二情形CASE1中，第一多位元資料DATA0至第八多位元資料DATA7中的所有者均可為「10」。此時，資料符號計數器121可輸出對應於第一多位元資料DATA0至第八多位元資料DATA7中的資料型樣「00」的數目的0作為第一計數訊號CNT0，輸出對應於第一多位元資料DATA0至第八多位元資料DATA7中的資料型樣「01」的數目的0作為第二計數訊號CNT1，輸出對應於第一多位元資料DATA0至第八多位元資料DATA7中的資料型樣「10」的數目的8作為第三計數訊號CNT2，且輸出對應於第一多位元資料DATA0至第八多位元資料DATA7中的資料型樣「11」的數目的0作為第四計數訊號CNT3。
在第一DBI模式DBI_MD0中，對應於第一多位元DBI訊號00的DBI符號DBI_SB的傳輸計數為0。當資料型樣「10」在第一DBI模式DBI_MD0中被進行DBI編碼時，產生資料型樣「10」，且對應於資料型樣「10」的資料符號（例如，圖13中的D_SB0至D_SB7）的傳輸成本為64（=8*8）。因此，第一DBI模式DBI_MD0的總傳輸成本為64（=0+64）。
在第二DBI模式DBI_MD1中，對應於第二多位元DBI訊號01的DBI符號DBI_SB的傳輸計數為5。當資料型樣「10」在第二DBI模式DBI_MD1中被進行DBI編碼時，產生資料型樣「11」，且對應於資料型樣「11」的資料符號（例如，圖13中的D_SB0至D_SB7）的傳輸成本為72（=9*8）。因此，第二DBI模式DBI_MD1的總傳輸成本為77（=5+72）。
在第三DBI模式DBI_MD2中，對應於第三多位元DBI訊號10的DBI符號DBI_SB的傳輸計數為8。當資料型樣「10」在第三DBI模式DBI_MD2中被進行DBI編碼時，產生資料型樣「00」，且對應於資料型樣「00」的資料符號（例如，圖13中的D_SB0至D_SB7）的傳輸成本為0（=0*8）。因此，第三DBI模式DBI_MD2的總傳輸成本為8（=8+0）。
在第四DBI模式DBI_MD3中，對應於第四多位元DBI訊號11的DBI符號DBI_SB的傳輸計數為9。當資料型樣「10」在第四DBI模式DBI_MD3中被進行DBI編碼時，產生資料型樣「01」，且對應於資料型樣「01」的資料符號（例如，圖13中的D_SB0至D_SB7）的傳輸成本為40（=5*8）。因此，第四DBI模式DBI_MD3的總傳輸成本為49（=9+40）。
因此，DBI模式映射器122可將第一DBI模式DBI_MD0至第四DBI模式DBI_MD3的相應總傳輸成本計算為64、77、8及49，且自所計算的總傳輸成本中選擇對應於最小傳輸成本（即，8）的第三DBI模式DBI_MD2。此時，對應於第三DBI模式DBI_MD2的DBI符號DBI_SB為2。
圖11是示出根據示例性實施例的記憶體系統10A的方塊圖。
參照圖11，記憶體系統10A可包括傳輸裝置100A及接收裝置200A，且傳輸裝置100A及接收裝置200A可藉由多個資料通道DQ及至少一個DBI線路或DBI通道DBI_L彼此進行通訊。記憶體系統10A對應於圖1中所示記憶體系統10的經修改實例，且以上參照圖1至圖10給出的說明亦可應用於本示例性實施例。
傳輸裝置100A可包括多個多模式DBI編碼器110A及一DBI模式選擇器120A。在一個實施例中，多位元資料可為3位元資料DATA[2:0]（「000」、「001」、「010」、「011」、「100」、「101」、「110」及「111」），且多位元DBI訊號DBI_MD[2:0]可為3位元訊號。因此，傳輸裝置100A可更包括多個PAM-8資料發射機130A及一PAM-8 DBI發射機140A。
圖12是示出根據圖11所示示例性實施例的多個DBI模式的實例的表。
一起參照圖11及圖12，DBI模式選擇器120A可根據3位元資料DATA[2:0]自分別對應於DBI模式的多個3位元DBI訊號中選擇一個3位元DBI訊號DBI_MD[2:0]。舉例而言，DBI模式可包括第一DBI模式MD0至第八DBI模式MD7。
舉例而言，第一DBI模式MD0可指示不反轉3位元資料DATA[2:0]的所有位元的DBI編碼方案，且可被指示為「000」。
舉例而言，第二DBI模式MD1可指示僅反轉3位元資料DATA[2:0]的LSB的DBI編碼方案，且可被指示為「001」。舉例而言，第三DBI模式MD2可指示僅反轉3位元資料DATA[2:0]的中心有效位元（central significant bit，CSB）的DBI編碼方案，且可被指示為「010」。舉例而言，第四DBI模式MD3可指示僅反轉3位元資料DATA[2:0]的CSB及LSB的DBI編碼方案，且可被指示為「011」。
舉例而言，第五DBI模式MD4可指示僅反轉3位元資料DATA[2:0]的MSB的DBI編碼方案，且可被指示為「100」。舉例而言，第六DBI模式MD5可指示僅反轉3位元資料DATA[2:0]的MSB及LSB的DBI編碼方案，且可被指示為「101」。舉例而言，第七DBI模式MD6可指示僅反轉3位元資料DATA[2:0]的MSB及CSB的DBI編碼方案，且可被指示為「110」。舉例而言，第八DBI模式MD7可指示反轉3位元資料DATA[2:0]的所有位元的DBI編碼方案，且可被指示為「111」。
重新參照圖11，多模式DBI編碼器110A可分別接收多條3位元資料DATA[2:0]。此外，多模式DBI編碼器110A可自DBI模式選擇器120A接收3位元DBI訊號DBI_MD[2:0]，且根據所接收的多位元DBI訊號DBI_MD[2:0]對3位元資料DATA[2:0]進行DBI編碼，藉此產生多條經編碼3位元資料E_DATA[2:0]。
PAM-8資料發射機130A可使用PAM-8方案自經編碼3位元資料E_DATA[2:0]分別產生多個資料符號D_SB，且藉由資料通道DQ將所產生的資料符號D_SB傳輸至接收裝置200A。在此種情形中，端視對應的經編碼3位元資料E_DATA[2:0]而定，資料符號D_SB中的每一者可具有第一電壓位準至第八電壓位準中的一者。PAM-8 DBI發射機140A可使用PAM-8方案自3位元DBI訊號DBI_MD[2:0]產生具有第一電壓位準至第八電壓位準中的一者的DBI符號DBI_SB，且藉由DBI通道DBI_L將所產生的DBI符號DBI_SB傳輸至接收裝置200A。
接收裝置200A可包括多個PAM-8資料接收機210A、一PAM-8 DBI接收機220A及多個多模式DBI解碼器230A。PAM-8資料接收機210A可分別藉由資料通道DQ自傳輸裝置100A接收資料符號D_SB，且使用PAM-8方案分別自資料符號D_SB產生多條經編碼3位元資料E_DATA[2:0]。PAM-8 DBI接收機220A可藉由DBI通道DBI_L自傳輸裝置100A接收DBI符號DBI_SB，且使用PAM-8方案自所接收的DBI符號DBI_SB產生3位元DBI訊號DBI_MD[2:0]。
圖13是示出根據示例性實施例的根據第一通道分組方案的記憶體系統20的方塊圖。
參照圖13，記憶體系統20可包括傳輸裝置300及接收裝置400。傳輸裝置300可包括多模式DBI編碼器310。舉例而言，多模式DBI編碼器310可包括圖1所示多模式DBI編碼器110及資料發射機130。儘管未示出，然而傳輸裝置300可更包括對應於DBI通道DBI_L的一個DBI模式選擇器。接收裝置400可包括多模式DBI解碼器410。舉例而言，多模式DBI解碼器410可包括圖1所示資料接收機210及多模式DBI解碼器230。
根據第一通道分組方案，舉例而言，一個DBI通道DBI_L可被分派至8個資料通道。舉例而言，傳輸裝置300與接收裝置400可藉由八個資料通道DQ0至DQ7及所述一個DBI通道DBI_L彼此進行通訊。多模式DBI編碼器310可自第一多位元資料DATA0至第八多位元資料DATA7產生第一資料符號D_SB0至第八資料符號D_SB7，且藉由所述8個資料通道DQ0至DQ7將所產生的第一資料符號D_SB0至第八資料符號D_SB7傳輸至接收裝置400。傳輸裝置300可產生對應於第一資料符號D_SB0至第八資料符號D_SB7的DBI符號DBI_SB，且藉由所述一個DBI通道DBI_L將所產生的DBI符號DBI_SB傳輸至接收裝置400。
多模式DBI解碼器410可藉由所述8個資料通道DQ0至DQ7自傳輸裝置300接收第一資料符號D_SB0至第八資料符號D_SB7，且藉由所述一個DBI通道DBI_SB自傳輸裝置300接收DBI符號DBI_SB。多模式DBI解碼器410可使用所接收的DBI符號DBI_SB自第一資料符號D_SB0至第八資料符號D_SB7分別產生第一多位元資料DATA0至第八多位元資料DATA7。
圖14是示出根據示例性實施例的根據第二通道分組方案的記憶體系統30的方塊圖。
參照圖14，記憶體系統30可包括傳輸裝置500及接收裝置600。傳輸裝置500可包括多模式DBI編碼器510及520。舉例而言，多模式DBI編碼器510及520中的每一者可包括圖1所示多模式DBI編碼器110及資料發射機130。儘管未示出，然而傳輸裝置500可更包括對應於第一DBI通道DBI0_L的第一DBI模式選擇器及對應於第二DBI通道DBI1_L的第二DBI模式選擇器。接收裝置600可包括多模式DBI解碼器610及620。舉例而言，多模式DBI解碼器610及620中的每一者可包括圖1所示資料接收機210及多模式DBI解碼器230。
根據第二通道分組方案，舉例而言，一個DBI通道DBI_L可被分派至4個資料通道。舉例而言，傳輸裝置500與接收裝置600可藉由所述八個資料通道DQ0至DQ7及兩個DBI通道DBI0_L及DBI1_L彼此進行通訊。多模式DBI編碼器510可自第一多位元資料DATA0至第四多位元資料DATA3產生第一資料符號D_SB0至第四資料符號D_SB3，且藉由第一資料通道DQ0至第四資料通道DQ3將所產生的第一資料符號D_SB0至第四資料符號D_SB3傳輸至接收裝置600。第一DBI模式選擇器可自第一多位元資料DATA0至第四多位元資料DATA3產生第一多位元DBI訊號。傳輸裝置500可自第一多位元DBI訊號產生第一DBI符號DBI0_SB，且藉由第一DBI通道DBI0_L將所產生的第一DBI符號DBI0_SB傳輸至接收裝置600。
多模式DBI解碼器610可藉由第一資料通道DQ0至第四資料通道DQ3自傳輸裝置500接收第一資料符號D_SB0至第四資料符號D_SB3，且藉由第一DBI通道DBI0_L自傳輸裝置500接收第一DBI符號DBI0_SB。多模式DBI解碼器610可使用所接收的第一DBI符號DBI0_SB自第一資料符號D_SB0至第四資料符號D_SB3分別產生第一多位元資料DATA0至第四多位元資料DATA3。
多模式DBI編碼器520可自第五多位元資料DATA4至第八多位元資料DATA7產生第五資料符號D_SB4至第八資料符號D_SB7，且藉由第五資料通道DQ4至第八資料通道DQ7將所產生的第五資料符號D_SB4至第八資料符號D_SB7傳輸至接收裝置600。第二DBI模式選擇器可自第五多位元資料DATA4至第八多位元資料DATA7產生第二多位元DBI訊號。傳輸裝置500可自第二多位元DBI訊號產生第二DBI符號DBI1_SB，且藉由第二DBI通道DBI1_L將所產生的第二DBI符號DBI1_SB傳輸至接收裝置600。
多模式DBI解碼器620可藉由第五資料通道DQ4至第八資料通道DQ7自傳輸裝置500接收第五資料符號D_SB4至第八資料符號D_SB7，且藉由第二DBI通道DBI1_L自傳輸裝置500接收第二DBI符號DBI1_SB。多模式DBI解碼器610可使用所接收的第二DBI符號DBI1_SB自第五資料符號D_SB4至第八資料符號D_SB7分別產生第五多位元資料DATA4至第八多位元資料DATA7。
圖15是示出根據示例性實施例的記憶體裝置700的方塊圖。
參照圖15，記憶體裝置700可包括多模式DBI編碼器710、DBI模式選擇器720、收發機730、記憶體胞元陣列740及多模式DBI解碼器750。記憶體裝置700可對應於圖1所示傳輸裝置100或接收裝置200、圖11所示傳輸裝置100A或接收裝置200A、圖13所示傳輸裝置300或接收裝置400、或者圖14所示傳輸裝置500或接收裝置600，且以上參照圖1至圖14給出的說明亦可應用於本示例性實施例。
記憶體胞元陣列740可包括多個記憶體胞元。在本說明書中，用語「記憶體裝置」可包括任何包括多個記憶體胞元的裝置。舉例而言，記憶體胞元可為動態隨機存取記憶體（DRAM）胞元。舉例而言，記憶體裝置可包括如雙倍資料速率同步動態隨機存取記憶體（double data rate synchronous dynamic random access memory，DDR SDRAM）、低功率雙倍資料速率（low power double data rate，LPDDR）SDRAM、圖形雙倍資料速率（graphics double data rate，GDDR）SDRAM及蘭巴斯動態隨機存取記憶體（Rambus dynamic random access memory，RDRAM）等DRAM。記憶體裝置亦可包括如快閃記憶體、磁性隨機存取記憶體（magnetic RAM，MRAM）、鐵電隨機存取記憶體（ferroelectric RAM，FeRAM）、相變隨機存取記憶體（phase change RAM，PRAM）及電阻式隨機存取記憶體（resistive RAM，ReRAM）等非揮發性記憶體。
多模式DBI編碼器710及DBI模式選擇器720可接收儲存於記憶體胞元陣列740中的多位元資料DATA。DBI模式選擇器720可根據多位元資料DATA自分別對應於多個DBI模式的多個多位元DBI訊號中選擇一個多位元DBI訊號DBI_MD，且將所選擇的多位元DBI訊號DBI_MD提供至多模式DBI編碼器710。多模式DBI編碼器710可藉由根據多位元DBI訊號DBI_MD對多位元資料DATA進行DBI編碼來產生經編碼多位元資料E_DATA。舉例而言，多模式DBI編碼器710可包括圖1所示多模式DBI編碼器110，且DBI模式選擇器720可包括圖1所示DBI模式選擇器120。
收發機730可使用PAM方案自經編碼多位元資料E_DATA產生具有多個電壓位準中的一者的資料符號D_SB，且藉由資料通道DQ傳輸所產生的資料符號D_SB。此外，收發機730可使用PAM方案自多位元DBI訊號DBI_MD產生具有電壓位準中的一者的DBI符號DBI_SB，且藉由DBI通道DBI_L傳輸所產生的DBI符號DBI_SB。舉例而言，收發機730可包括圖1所示資料發射機130及DBI發射機140。
此外，收發機730可藉由資料通道DQ接收資料符號D_SB，且自所接收的資料符號D_SB產生經編碼多位元輸入資料E_DATAi。此外，收發機730可藉由DBI通道DBI_L接收DBI符號DBI_SB，且自所接收的DBI符號DBI_SB產生多位元輸入DBI訊號DBI_MDi。舉例而言，收發機730可包括圖1所示資料接收機210及DBI接收機220。
多模式DBI解碼器750可藉由根據多位元輸入DBI訊號DBI_MDi以自多個DBI模式中選擇的DBI模式對經編碼多位元輸入資料E_DATAi進行DBI解碼來產生多位元輸入資料DATAi。所產生的多位元輸入資料DATAi可儲存於記憶體胞元陣列740中。舉例而言，多模式DBI解碼器750可包括圖1所示多模式DBI解碼器230。
圖16是示出根據示例性實施例的資料處理裝置800的方塊圖。
參照圖16，資料處理裝置800可包括多模式DBI編碼器810、DBI模式選擇器820、收發機830、處理核心840及多模式DBI解碼器850。資料處理裝置800可對應於圖1所示傳輸裝置100或接收裝置200、圖11所示傳輸裝置100A或接收裝置200A、圖13所示傳輸裝置300或接收裝置400、或者圖14所示傳輸裝置500或接收裝置600，且以上參照圖1至圖14給出的說明亦可應用於本示例性實施例。
處理核心840可包括單核心處理器或多核心處理器。舉例而言，處理核心840可包括通用處理器、中央處理單元（central processing unit，CPU）、圖形處理單元（graphics processing unit，GPU）、數位訊號處理器（digital signal processor，DSP）、微控制器（microcontroller，MCU）、微處理器、網路處理器、嵌入式處理器、現場可程式化閘陣列（field programmable gate array，FPGA）、應用專用指令集處理器（application-specific instruction set processor，ASIP）、特殊應用積體電路（application-specific integrated circuit，ASIC）處理器等。舉例而言，處理核心840可被封裝為通用處理器封裝、多核心處理器封裝、系統晶片（system-on-chip，SoC）封裝、系統級封裝（system-in-package，SiP）封裝、系統整合封裝（system-on-package，SOP）封裝等。
多模式DBI編碼器810及DBI模式選擇器820可藉由內部資料匯流排電性連接至處理核心840，且可在處理核心840的控制下接收多位元資料DATA。舉例而言，處理核心840可將多位元資料DATA自內部緩衝器記憶體傳送至多模式DBI編碼器810及DBI模式選擇器820。DBI模式選擇器820可根據多位元資料DATA自分別對應於多個DBI模式的多個多位元DBI訊號中選擇一個多位元DBI訊號DBI_MD，且將所選擇的多位元DBI訊號DBI_MD提供至多模式DBI編碼器810。多模式DBI編碼器810可藉由根據多位元DBI訊號DBI_MD對多位元資料DATA進行DBI編碼來產生經編碼多位元資料E_DATA。舉例而言，多模式DBI編碼器810可包括圖1所示多模式DBI編碼器110，且DBI模式選擇器820可包括圖1所示DBI模式選擇器120。
收發機830可使用PAM方案自經編碼多位元資料E_DATA產生具有多個電壓位準中的一者的資料符號D_SB，且藉由資料通道DQ傳輸所產生的資料符號D_SB。此外，收發機830可使用PAM方案自多位元DBI訊號DBI_MD產生具有電壓位準中的一者的DBI符號DBI_SB，且藉由DBI通道DBI_L傳輸所產生的DBI符號DBI_SB。舉例而言，收發機830可包括圖1所示資料發射機130及DBI發射機140。
此外，收發機830可藉由資料通道DQ接收資料符號D_SB，且自所接收的資料符號D_SB產生經編碼多位元輸入資料E_DATAi。此外，收發機830可藉由DBI通道DBI_L接收DBI符號DBI_SB，且自所接收的DBI符號DBI_SB產生多位元輸入DBI訊號DBI_MDi。舉例而言，收發機830可包括圖1所示資料接收機210及DBI接收機220。
多模式DBI解碼器850可藉由根據多位元輸入DBI訊號DBI_MDi對經編碼多位元輸入資料E_DATAi進行DBI解碼來產生多位元輸入資料DATAi。多模式DBI解碼器850可藉由內部資料匯流排電性連接至處理核心840。多模式DBI解碼器850可將多位元輸入資料DATAi傳輸至內部緩衝器記憶體，且處理核心840可藉由存取內部緩衝器記憶體來讀取多位元輸入資料DATAi。舉例而言，多模式DBI解碼器850可包括圖1所示多模式DBI解碼器230。
圖17是根據示例性實施例的資料傳輸方法的流程圖。
參照圖17，根據本示例性實施例的資料傳輸方法是藉由如資料通道等記憶體介面傳輸資料的方法，且可在例如圖1所示傳輸裝置100中執行。根據本示例性實施例的資料傳輸方法亦可在例如圖11所示傳輸裝置100A、圖13所示傳輸裝置300、圖14所示傳輸裝置500、圖15所示記憶體裝置700、或者圖16所示資料處理裝置800中執行。以上參照圖1至圖16給出的說明亦可應用於本示例性實施例。
在操作S110中，傳輸裝置100根據多位元資料自分別對應於多個DBI模式的多個多位元DBI訊號中選擇第一多位元DBI訊號。舉例而言，多位元資料可為2位元資料或3位元資料，且第一多位元DBI訊號可為2位元訊號或3位元訊號。
在操作S120中，傳輸裝置100藉由根據第一多位元DBI訊號以自DBI模式中選擇的DBI模式對多位元資料進行DBI編碼來產生經編碼多位元資料。舉例而言，傳輸裝置100可藉由根據第一多位元DBI訊號選擇性地反轉多位元資料中所包括的多個位元來產生經編碼多位元資料。
在操作S130中，傳輸裝置100分別藉由資料通道及DBI通道傳輸資料符號及DBI符號。舉例而言，傳輸裝置100可使用PAM方案自經編碼多位元資料產生具有多個電壓位準中的一者的資料符號，且藉由資料通道傳輸所產生的資料符號。舉例而言，傳輸裝置100可使用PAM方案自多位元DBI訊號產生具有多個電壓位準中的一者的DBI符號，且藉由DBI通道傳輸所產生的DBI符號。
圖18是根據示例性實施例的資料接收方法的流程圖。
參照圖18，根據本示例性實施例的資料接收方法是藉由如資料通道等記憶體介面接收資料的方法，且可在例如圖1所示接收裝置200中執行。根據本示例性實施例的資料接收方法亦可在例如圖11所示接收裝置200A、圖13所示接收裝置400、圖14所示接收裝置600、圖15所示記憶體裝置700、或者圖16所示資料處理裝置800中執行。以上參照圖1至圖16給出的說明亦可應用於本示例性實施例。
在操作S210中，接收裝置200分別藉由資料通道及DBI通道接收資料符號及DBI符號。舉例而言，接收裝置200可藉由多個資料通道並行接收多個資料符號，且接收裝置200可藉由至少一個DBI通道接收至少一個DBI符號。
在操作S220中，接收裝置200分別自資料符號及DBI符號產生經編碼多位元資料及多位元DBI訊號。詳言之，接收裝置200可使用PAM方案根據資料符號的電壓位準產生經編碼多位元資料。此外，接收裝置200可使用PAM方案根據DBI符號的電壓位準產生多位元DBI訊號。
在操作S230中，接收裝置200藉由根據多位元DBI訊號以自多個DBI模式中選擇的DBI模式對經編碼多位元資料進行DBI解碼來產生多位元資料。舉例而言，接收裝置200可藉由根據多位元DBI訊號選擇性地反轉經編碼多位元資料中所包括的多個位元來產生多位元資料。
圖19是示出根據示例性實施例的計算系統1000的方塊圖。
參照圖19，計算系統1000可被實施為單一電子裝置，或者分佈於二或更多個電子裝置之上。舉例而言，計算系統1000可被實施為如以下等各種電子裝置中的至少一種：桌上型電腦、膝上型電腦、平板電腦、智慧型電話、自主車輛、數位照相機、可穿戴裝置、醫療保健裝置、伺服器系統、資料中心、無人機、手持式遊戲機、物聯網（Internet of Things，IoT）裝置等。
計算系統1000可包括主機1100、加速器子系統1200及互連件1300。主機1100可控制加速器子系統1200的整體操作，且加速器子系統1200可在主機1100的控制下操作。主機1100及加速器子系統1200可藉由互連件1300彼此進行連接。可藉由互連件1300在主機1100與加速器子系統1200之間傳輸及接收各種訊號及資料。
主機1100可包括主機處理器1110、主機記憶體控制器1120、主機記憶體1130及介面1140。主機處理器1110可控制計算系統1000的整體操作。主機處理器1110可藉由主機記憶體控制器1120控制主機記憶體1130。舉例而言，主機處理器1110可自主機記憶體1130讀取資料，或者向主機記憶體1130寫入資料。主機處理器1110可控制藉由互連件1300連接的加速器子系統1200。舉例而言，主機處理器1110可向加速器子系統1200傳輸命令，且可給加速器子系統1200分派任務。
主機處理器1110可為執行與計算系統1000的各種操作相關的一般計算的通用處理器或主要處理器。舉例而言，主機處理器1110可為中央處理單元（CPU）或應用處理器（application processor，AP）。
主機記憶體1130可為計算系統1000的主要記憶體。主機記憶體1130可儲存由主機處理器1110處理的資料，或者可儲存自加速器子系統1200接收的資料。舉例而言，主機記憶體1130可包括DRAM。在另一實施方案中，且主機記憶體1130可包括揮發性記憶體（如靜態隨機存取記憶體（static random access memory，SRAM））及非揮發性記憶體（如快閃記憶體、PRAM、電阻式隨機存取記憶體（resistive RAM，RRAM）及MRAM）中的至少一者。
在示例性實施例中，主機處理器1110與主機記憶體1130可藉由多個資料通道及至少一個DBI通道彼此進行通訊。對應於多位元資料的資料符號可分別藉由多個資料通道進行傳輸及接收。此外，與指示多個DBI模式中的一者的多位元DBI訊號對應的DBI符號可藉由DBI通道進行傳輸及接收。在此種情形中，多位元資料可根據多位元DBI訊號進行DBI編碼。主機處理器1110及主機記憶體1130可參照圖1至圖18中所示實施例來實施。
介面1140可被配置以使得主機1100與加速器子系統1200藉由介面1140進行通訊。主機處理器1110可藉由介面1140向加速器子系統1200傳輸控制訊號及資料且自加速器子系統1200接收訊號及資料。在示例性實施例中，主機處理器1110、主機記憶體控制器1120及介面1140可被實施為單一晶片。
加速器子系統1200可在主機1100的控制下執行特定功能。舉例而言，加速器子系統1200可在主機1100的控制下執行專門用於特定應用的計算。加速器子系統1200可以如可實體連接或電性連接至主機1100或者藉由導線或以無線方式連接至主機1100的模組、卡、封裝、晶片及裝置等各種形式中的一者來實施。舉例而言，加速器子系統1200可被實施為圖形卡或加速器卡。舉例而言，加速器子系統1200可基於現場可程式化閘陣列（FPGA）或特殊應用積體電路（ASIC）來實施。
在示例性實施例中，加速器子系統1200可基於各種封裝技術中的一者來實施。舉例而言，加速器子系統1200可使用如以下等封裝技術來實施：球柵陣列（ball grid array，BGA）、多晶片封裝（multi chip package，MCP）、系統整合封裝（SOP）、系統級封裝（SIP）、疊層封裝（package on package，POP）、晶片級封裝（chip scale package，CSP）、晶圓級封裝（wafer level package，WLP）或面板級封裝（panel level package，PLP）。作為實例，可藉由銅對銅接合（copper-to-copper bonding）來連接加速器子系統1200的一些或所有組件。舉例而言，可藉由中介層（如矽中介層、有機中介層、玻璃中介層或主動中介層）來連接加速器子系統1200的一些或所有組件。舉例而言，當加速器子系統1200的一些或所有組件進行堆疊時，所述組件可基於矽穿孔（through silicon via，TSV）來進行堆疊。舉例而言，加速器子系統1200的一些或所有組件可藉由高速連接通路（例如，矽橋）來連接。
加速器子系統1200可包括專用處理器1210、本端記憶體控制器1220、本端記憶體1230及主機介面1240。專用處理器1210可在主機處理器1110的控制下操作。舉例而言，專用處理器1210可因應於主機處理器1110的命令而藉由本端記憶體控制器1220自本端記憶體1230讀取資料。專用處理器1210可藉由基於所讀取的資料執行計算來處理資料。專用處理器1210可向主機處理器1110傳輸經處理的資料，或者可向本端記憶體1230寫入經處理的資料。
專用處理器1210可基於本端記憶體1230中所儲存的值來執行專門用於特定應用的計算。舉例而言，專用處理器1210可執行專門用於如人工智慧、串流分析、視訊轉碼、資料索引、資料編碼/解碼及資料加密等應用的計算。因此，專用處理器1210可處理如影像資料、語音資料、運動資料、生物資料及鍵值等各種類型的資料。舉例而言，專用處理器1210可包括圖形處理單元（GPU）、神經處理單元（neural processing unit，NPU）、張量處理單元（tensor processing unit，TPU）、視覺處理單元（vision processing unit，VPU）、影像訊號處理器（image signal processor，ISP）及數位訊號處理器（DSP）中的至少一者。
專用處理器1210可包括一個處理器核心，或者可包括多個處理器核心，如雙核心、四核心及六核心。在示例性實施例中，專用處理器1210可包括較用於平行性專用計算的主機處理器1110更大數目的核心。舉例而言，專用處理器1210可包括一千或更多個核心。在此種情形中，所述核心可在彼此依賴性小或彼此無依賴性的條件下並行處理資料。
在示例性實施例中，專用處理器1210可為專門用於影像資料計算的處理器。在此種情形中，專用處理器1210可透過藉由本端記憶體控制器1220讀取本端記憶體1230中所儲存的影像資料來執行計算。專用處理器1210可向主機處理器1110傳輸計算結果，或者可將計算結果儲存於本端記憶體1230中。主機處理器1110可將所傳輸的計算結果儲存於主機記憶體1130中或儲存於分派給單獨的記憶體的訊框緩衝器中。訊框緩衝器中所儲存的資料可被傳輸至單獨的顯示裝置。
在示例性實施例中，專用處理器1210可為專門用於基於神經網路的訓練計算及推理計算的處理器。專用處理器1210可自本端記憶體1230讀取神經網路參數（例如，神經網路模型參數、權重、偏差等）以執行訓練計算或推理計算。神經網路參數可為自主機處理器1110提供的值、由專用處理器1210處理的值、或者預先儲存的值。舉例而言，主機處理器1110可向專用處理器1210提供用於推理計算的權重參數。在此種情形中，權重參數可為藉由主機處理器1110的訓練計算而更新的參數。專用處理器1210可藉由矩陣乘法計算及累加計算基於本端記憶體1230的神經網路參數來執行訓練或推理。專用處理器1210可向主機處理器1110傳輸計算結果，或者可將計算結果儲存於本端記憶體1230中。
本端記憶體控制器1220可控制本端記憶體1230的整體操作。在示例性實施例中，本端記憶體控制器1220可處理欲儲存於本端記憶體1230中的資料，且向本端記憶體1230寫入經處理的資料。在另一實施方案中，本端記憶體控制器1220可處理自本端記憶體1230讀取的資料。舉例而言，本端記憶體控制器1220可執行錯誤校正碼（error correction code，ECC）編碼及ECC解碼，或者執行資料加密及資料解密。
本端記憶體1230可由專用處理器1210以排他的方式使用。本端記憶體1230可包括例如DRAM。作為另一實例，本端記憶體1230可包括揮發性記憶體（如SRAM）及非揮發性記憶體（如快閃記憶體、PRAM、RRAM及MRAM）中的至少一者。本端記憶體1230可例如以如欲與專用處理器1210一起安裝於單一基板上或者欲基於單獨的連接件連接至專用處理器1210的晶粒、晶片、封裝模組、卡及裝置等各種形式形成。
在示例性實施例中，本端記憶體1230可具有包括32或更多個資料接腳的結構。舉例而言，本端記憶體1230可包括1024或更多個資料接腳，以提供寬頻寬。在示例性實施例中，本端記憶體1230的每一晶片的匯流排寬度可大於主機記憶體1130的每一晶片的匯流排寬度。
在示例性實施例中，本端記憶體1230可基於圖形雙倍資料速率（GDDR）記憶體、高頻寬記憶體（high bandwidth memory，HBM）、混合記憶體立方（hybrid memory cube，HMC）或寬輸入/輸出（input/output，I/O）介面而操作。然而，本端記憶體1230可基於各種標準介面而操作。
在示例性實施例中，本端記憶體1230可包括能夠執行計算的邏輯電路。邏輯電路可對自本端記憶體1230讀取的資料或欲向本端記憶體1230寫入的資料執行線性計算、比較計算、壓縮計算、資料轉換計算、算術計算等。因此，可減小由邏輯電路處理的資料的大小。當資料的大小減小時，本端記憶體1230與本端記憶體控制器1220之間的頻寬的效率可得以改善。
在示例性實施例中，專用處理器1210與本端記憶體1230可藉由多個資料通道及至少一個DBI通道彼此進行通訊。對應於多位元資料的資料符號可分別藉由多個資料通道進行傳輸及接收。此外，與指示多個DBI模式中的一者的多位元DBI訊號對應的DBI符號可藉由DBI通道進行傳輸及接收。在此種情形中，多位元資料可根據多位元DBI訊號進行DBI編碼。專用處理器1210及本端記憶體1230可參照圖1至圖18中所示實施例來實施。
主機介面1240可被配置以使得加速器子系統1200與主機1100藉由主機介面1240進行通訊。加速器子系統1200可藉由主機介面1240向主機1100傳輸訊號及資料且自主機1100接收控制訊號及資料。在示例性實施例中，專用處理器1210、本端記憶體控制器1220及主機介面1240可被實施為單一晶片。
互連件1300可提供主機1100與加速器子系統1200之間的資料傳輸路徑，且充當資料匯流排或資料鏈路。可藉由導線或以無線方式形成資料傳輸路徑。介面1140與主機介面1240可基於預先確定的協定藉由互連件1300彼此進行通訊。舉例而言，介面1140與主機介面1240可基於如以下等各種標準協定中的一種來彼此進行通訊：進階技術附接（advanced technology attachment，ATA）、串列ATA（serial ATA，SATA）、外部SATA（external SATA，e-SATA）、小型電腦小型介面（small computer small interface，SCSI）、串列附接SCSI（serial attached SCSI，SAS）、周邊組件互連（peripheral component interconnection，PCI）、PCI高速（PCI express，PCIe）、NVM高速（NVM express，NVMe）、進階可擴展介面（advanced extensible interface，AXI）、進階精簡指令集機器（advanced RISC machine，ARM）微控制器匯流排架構（ARM microcontroller bus architecture，AMBA）、電氣及電子工程師學會（Institute of Electrical and Electronic Engineers，IEEE）1394、通用串列匯流排（universal serial bus，USB）、或用於保全數位（secure digital，SD）卡、多媒體卡（multi-media card，MMC）、嵌入式多媒體卡（embedded multi-media card，eMMC）、通用快閃儲存器（universal flash storage，UFS）、緊湊快閃（compact flash，CF）及Z世代（Gen-Z）的協定。在示例性實施例中，介面1140與主機介面1240可基於如以下等裝置間通訊鏈路來彼此進行通訊：同調加速器處理器介面（coherent accelerator processor interface，openCAPI）、加速器的快取同調互連（cache coherent interconnect for accelerators，CCIX）、計算高速鏈路（compute express link，CXL）及英偉鏈路（NVLINK）。在示例性實施例中，介面1140與主機介面1240可基於如以下等無線通訊技術來彼此進行通訊：長期演進（long term evolution，LTE）、第五代（5th generation，5G）、LTE機器對機器（LTE-machine to machine，LTE-M）、窄頻帶物聯網（narrow band-Internet of Things，NB-IoT）、低功率廣域網路（low power wide area network，LPWAN）、藍芽（Bluetooth）、近場通訊（near field communication，NFC）、紫蜂（Zigbee）、Z波（Z-Wave）及無線區域網路（wireless local area network，WLAN）。
在示例性實施例中，加速器子系統1200可更包括能夠偵測影像資料、語音資料、運動資料、生物資料及周圍環境資訊的感測器。在示例性實施例中，當感測器包括於加速器子系統1200中時，感測器可基於上述封裝技術連接至其他組件（例如，專用處理器1210及本端記憶體1230）。加速器子系統1200可基於特定計算而處理藉由感測器感測的資料。
儘管圖19示出專用處理器1210藉由一個本端記憶體控制器1220使用一個本端記憶體1230，然而專用處理器1210可藉由所述一個本端記憶體控制器1220使用多個本端記憶體。在另一示例性實施例中，專用處理器1210可使用分別對應於多個本端記憶體控制器的本端記憶體。
以上參照圖1至圖19闡述的實施例亦可應用於圖形雙倍資料速率型六同步動態隨機存取記憶體（graphics double data rate type six synchronous dynamic random-access memory，GDDR6）或圖形雙倍資料速率型七同步動態隨機存取記憶體（graphics double data rate type seven synchronous dynamic random-access memory，GDDR7）。
本文中已揭露出示例性實施例，且儘管採用特定的用語，然而所述示例性實施例僅在一般性及闡述性意義上而非出於限制性目的被使用且將僅在一般性及闡述性意義上而非出於限制性目的被解釋。在一些情況下，除非以其他方式特別指出，否則對於此項技術中具有通常知識者而言，在提交本申請案時將顯而易見的是，結合特定實施例闡述的特徵、特性及/或元件可單獨使用或者與結合其他實施例闡述的特徵、特性及/或元件結合使用。因此，熟習此項技術者將理解，在不背離如以下申請專利範圍中陳述的本發明的精神及範圍的條件下，可進行形式及細節上的各種改變。
0、1、2、3:符號/DBI符號DBI_SB 00:資料/2位元資料/資料型樣/第一多位元DBI訊號 01:資料/2位元資料/資料型樣/第二多位元DBI訊號 10:資料/2位元資料/資料型樣/第三多位元DBI訊號/記憶體系統 11:資料/2位元資料/資料型樣/第四多位元DBI訊號 10A、20、30:記憶體系統 100、100A、300、500:傳輸裝置 110、110A、310、510、520、710、810:多模式DBI編碼器 110a:第一多模式DBI編碼器 110b:第二多模式DBI編碼器 111:第一互斥或閘 112:第二互斥或閘 120、120A、720、820:DBI模式選擇器 121:資料符號計數器 122:DBI模式映射器 130:資料發射機 130A:PAM-8資料發射機 130a:第一資料發射機 130b:第二資料發射機 140:DBI發射機 140A:PAM-8 DBI發射機 200、200A、400、600:接收裝置 210:資料接收機 210A:PAM-8資料接收機 220:DBI接收機 220A:PAM-8 DBI接收機 230、230A、410、610、620、750、850:多模式DBI解碼器 700:記憶體裝置 730、830:收發機 740:記憶體胞元陣列 800:資料處理裝置 840:處理核心 1000:計算系統 1100:主機 1110:主機處理器 1120:主機記憶體控制器 1130:主機記憶體 1140:介面 1200:加速器子系統 1210:專用處理器 1220:本端記憶體控制器 1230:本端記憶體 1240:主機介面 1300:互連件 CASE0:第一情形 CASE1:第二情形 CNT0:第一計數訊號 CNT1:第二計數訊號 CNT2:第三計數訊號 CNT3:第四計數訊號 D_SB:資料符號 D_SB0:第一資料符號 D_SB1:第二資料符號 D_SB2:第三資料符號 D_SB3:第四資料符號 D_SB4:第五資料符號 D_SB5:第六資料符號 D_SB6:第七資料符號 D_SB7:第八資料符號 DATA:多位元資料 DATA0:第一多位元資料 DATA1:第二多位元資料 DATA2:第三多位元資料 DATA3:第四多位元資料 DATA4:第五多位元資料 DATA5:第六多位元資料 DATA6:第七多位元資料 DATA7:第八多位元資料 DATAi:多位元輸入資料 DATA[2:0]:3位元資料 DBI_L:DBI通道 DBI0_L:DBI通道/第一DBI通道 DBI1_L:DBI通道/第二DBI通道 DBI_MD:多位元DBI訊號 DBI_MD0:第一DBI模式 DBI_MD1:第二DBI模式 DBI_MD2:第三DBI模式 DBI_MD3:第四DBI模式 DBI_MDi:多位元輸入DBI訊號 DBI_MD[0]、E_DATA0[0]:LSB訊號 DBI_MD[1]、E_DATA0[1]:MSB訊號 DBI_MD[1:0]:第一多位元DBI訊號至第四多位元DBI訊號 DBI_MD[2:0]:多位元DBI訊號/3位元DBI訊號 DBI_SB:DBI符號 DBI0_SB:第一DBI符號 DBI1_SB:第二DBI符號 DQ:資料通道 DQ0:資料通道/第一資料通道 DQ1:資料通道/第二資料通道 DQ2:資料通道/第三資料通道 DQ3:資料通道/第四資料通道 DQ4:資料通道/第五資料通道 DQ5:資料通道/第六資料通道 DQ6:資料通道/第七資料通道 DQ7:資料通道/第八資料通道 E_DATA:經編碼多位元資料 E_DATAi:經編碼多位元輸入資料 E_DATA0:經編碼第一多位元資料 E_DATA1:經編碼第二多位元資料 E_DATA[2:0]:經編碼3位元資料 MD0:第一DBI模式 MD1:第二DBI模式 MD2:第三DBI模式 MD3:第四DBI模式 MD4:第五DBI模式 MD5:第六DBI模式 MD6:第七DBI模式 MD7:第八DBI模式 S110、S120、S130、S210、S220、S230:操作 SP0:第一符號週期 SP1:第二符號週期 SP2:第三符號週期 SP3:第四符號週期 TX0:第一傳輸驅動器 TX1:第二傳輸驅動器 V0:第一電壓位準 V1:第二電壓位準 V2:第三電壓位準 V3:第四電壓位準
藉由參照附圖詳細闡述示例性實施例，特徵對於熟習此項技術者而言將變得顯而易見，在附圖中：
圖1是示出根據示例性實施例的記憶體系統的方塊圖。
圖2是示出根據示例性實施例的脈波振幅調變（pulse amplitude modulation，PAM）-4方案中相應資料符號的電壓位準的實例的曲線圖。
圖3示出根據示例性實施例的PAM-4方案中資料符號的成本的實例。
圖4是示出根據示例性實施例的多個DBI模式的實例的表。
圖5是示出根據示例性實施例的第一多模式DBI編碼器的實例的電路圖。
圖6是示出圖5中所示第一多模式DBI編碼器的操作的實例的表。
圖7A是示出根據比較實例的未應用DBI編碼的PAM-4資料傳輸的實例的圖，且圖7B是示出根據圖7A所示比較實例的傳輸成本的實例的表。
圖8A是示出根據示例性實施例的應用2位元DBI編碼的PAM-4資料傳輸的實例的圖，且圖8B是示出根據圖8A所示實例的傳輸成本的實例的圖。
圖9是示出根據示例性實施例的DBI模式選擇器的實例的方塊圖。
圖10是示出圖9中所示DBI模式選擇器的操作的實例的表。
圖11是示出根據示例性實施例的記憶體系統的方塊圖。
圖12是示出根據圖11所示示例性實施例的多個DBI模式的實例的表。
圖13是示出根據示例性實施例的根據第一通道分組方案的記憶體系統的方塊圖。
圖14是示出根據示例性實施例的根據第二通道分組方案的記憶體系統的方塊圖。
圖15是示出根據示例性實施例的記憶體裝置的方塊圖。
圖16是示出根據示例性實施例的資料處理裝置的方塊圖。
圖17是根據示例性實施例的資料傳輸方法的流程圖。
圖18是根據示例性實施例的資料接收方法的流程圖。
圖19是示出根據示例性實施例的計算系統的方塊圖。
10:資料/2位元資料/資料型樣/第三多位元DBI訊號/記憶體系統
100:傳輸裝置
110:多模式DBI編碼器
120:DBI模式選擇器
130:資料發射機
140:DBI發射機
200:接收裝置
210:資料接收機
220:DBI接收機
230:多模式DBI解碼器
D_SB:資料符號
DATA:多位元資料
DBI_L:DBI通道
DBI_MD:多位元DBI訊號
DBI_SB:DBI符號
DQ:資料通道
E_DATA:經編碼多位元資料

Claims (20)

  1. 一種記憶體裝置，包括： 資料匯流排反轉（DBI）模式選擇器，被配置以根據多位元資料自分別對應於多個資料匯流排反轉模式的多個多位元資料匯流排反轉訊號中選擇第一多位元資料匯流排反轉訊號； 多模式資料匯流排反轉編碼器，被配置以藉由根據所述第一多位元資料匯流排反轉訊號對所述多位元資料進行資料匯流排反轉編碼來產生經編碼多位元資料；以及 收發機，被配置以藉由資料通道傳輸對應於所述經編碼多位元資料的資料符號以及藉由資料匯流排反轉通道傳輸對應於所述第一多位元資料匯流排反轉訊號的資料匯流排反轉符號。
  2. 如請求項1所述的記憶體裝置，其中： 所述多位元資料包括2位元資料，且 所述多個多位元資料匯流排反轉訊號中的每一者包括2位元訊號。
  3. 如請求項2所述的記憶體裝置，其中所述多個資料匯流排反轉模式包括： 第一資料匯流排反轉模式，其中所述2位元資料的所有位元均不被反轉； 第二資料匯流排反轉模式，其中僅所述2位元資料的最低有效位元（LSB）被反轉； 第三資料匯流排反轉模式，其中僅所述2位元資料的最高有效位元（MSB）被反轉；以及 第四資料匯流排反轉模式，其中所述2位元資料的所有位元均被反轉。
  4. 如請求項2所述的記憶體裝置，其中所述收發機包括： 資料收發機，被配置以使用脈波振幅調變（PAM）-4方案自所述2位元資料產生具有第一電壓位準至第四電壓位準中的一個電壓位準的所述資料符號；以及 資料匯流排反轉收發機，被配置以使用所述脈波振幅調變-4方案自所述第一多位元資料匯流排反轉訊號產生具有所述第一電壓位準至所述第四電壓位準中的一個電壓位準的所述資料匯流排反轉符號。
  5. 如請求項1所述的記憶體裝置，其中： 所述多位元資料包括3位元資料， 所述多個多位元資料匯流排反轉訊號中的每一者包括3位元訊號，且 所述收發機包括： 資料收發機，被配置以使用脈波振幅調變（PAM）-8方案自所述3位元資料產生具有第一電壓位準至第八電壓位準中的一個電壓位準的所述資料符號；以及 資料匯流排反轉收發機，被配置以使用所述脈波振幅調變-8方案自所述第一多位元資料匯流排反轉訊號產生具有所述第一電壓位準至所述第八電壓位準中的一個電壓位準的所述資料匯流排反轉符號。
  6. 如請求項1所述的記憶體裝置，其中所述資料匯流排反轉模式選擇器被進一步配置以選擇所述第一多位元資料匯流排反轉訊號，使得所述資料符號的傳輸消耗電流最小化。
  7. 如請求項1所述的記憶體裝置，其中： 所述資料通道包括多個資料通道， 所述多模式資料匯流排反轉編碼器包括多個多模式資料匯流排反轉編碼器，所述多個多模式資料匯流排反轉編碼器被配置以藉由根據所述第一多位元資料匯流排反轉訊號分別對多條多位元資料進行資料匯流排反轉編碼來產生多條經編碼多位元資料，且 所述收發機包括多個資料收發機，所述多個資料收發機被配置以分別藉由所述多個資料通道傳輸對應於所述經編碼多位元資料的多個資料符號。
  8. 如請求項7所述的記憶體裝置，其中所述資料匯流排反轉模式選擇器被進一步配置以對所述多位元資料中的多個資料型樣中的每一者的數目進行計數以及基於所計數的所述數目選擇所述第一多位元資料匯流排反轉訊號，使得所述多個資料符號的傳輸消耗電流最小化。
  9. 如請求項7所述的記憶體裝置，其中： 所述資料匯流排反轉模式選擇器包括： 第一資料匯流排反轉模式選擇器，被配置以根據所述多位元資料中的第一多位元資料的資料型樣自所述多個多位元資料匯流排反轉訊號中選擇所述第一多位元資料匯流排反轉訊號；以及 第二資料匯流排反轉模式選擇器，被配置以根據所述多位元資料中的第二多位元資料的資料型樣自所述多個多位元資料匯流排反轉訊號中選擇第二多位元資料匯流排反轉訊號，且 所述多個多模式資料匯流排反轉編碼器包括： 第一多模式資料匯流排反轉編碼器，被配置以藉由根據所述第一多位元資料匯流排反轉訊號對所述第一多位元資料進行資料匯流排反轉編碼來產生第一經編碼多位元資料；以及 第二多模式資料匯流排反轉編碼器，被配置以藉由根據所述第一多位元資料匯流排反轉訊號對所述第二多位元資料進行資料匯流排反轉編碼來產生第二經編碼多位元資料。
  10. 如請求項9所述的記憶體裝置，其中所述收發機更包括： 第一資料匯流排反轉收發機，被配置以藉由第一資料匯流排反轉通道傳輸對應於所述第一多位元資料匯流排反轉訊號的第一資料匯流排反轉符號；以及 第二資料匯流排反轉收發機，被配置以藉由第二資料匯流排反轉通道傳輸對應於所述第二多位元資料匯流排反轉訊號的第二資料匯流排反轉符號。
  11. 如請求項1所述的記憶體裝置，更包括多模式資料匯流排反轉解碼器，其中： 所述收發機被進一步配置以藉由所述資料通道接收輸入資料符號以及藉由所述資料匯流排反轉通道接收輸入資料匯流排反轉符號，且 所述多模式資料匯流排反轉解碼器被配置以藉由根據對應於所述輸入資料匯流排反轉符號的多位元輸入資料匯流排反轉訊號對對應於所述輸入資料符號的經編碼多位元輸入資料進行資料匯流排反轉解碼來產生多位元輸入資料。
  12. 如請求項1所述的記憶體裝置，更包括被配置以儲存所述多位元資料的記憶體胞元陣列，所述記憶體胞元陣列包括多個動態隨機存取記憶體胞元。
  13. 一種記憶體裝置，包括： 收發機，被配置以分別藉由資料通道及資料匯流排反轉（DBI）通道接收資料符號及資料匯流排反轉符號，自所接收的所述資料符號產生經編碼多位元資料，且自所接收的所述資料匯流排反轉符號產生多位元資料匯流排反轉訊號；以及 多模式資料匯流排反轉解碼器，被配置以藉由根據所述多位元資料匯流排反轉訊號對所述經編碼多位元資料進行資料匯流排反轉解碼來產生多位元資料。
  14. 如請求項13所述的記憶體裝置，其中： 所述多位元資料包括2位元資料，且 所述多位元資料匯流排反轉訊號包括2位元訊號。
  15. 如請求項14所述的記憶體裝置，其中所述多位元資料匯流排反轉訊號代表多個資料匯流排反轉模式中的一者，所述多個資料匯流排反轉模式包括： 第一資料匯流排反轉模式，其中所述2位元資料的所有位元均不被反轉； 第二資料匯流排反轉模式，其中僅所述2位元資料的最低有效位元（LSB）被反轉； 第三資料匯流排反轉模式，其中僅所述2位元資料的最高有效位元（MSB）被反轉；以及 第四資料匯流排反轉模式，其中所述2位元資料的所有位元均被反轉。
  16. 如請求項13所述的記憶體裝置，其中所述收發機包括： 資料收發機，被配置以使用脈波振幅調變（PAM）-4方案自具有第一電壓位準至第四電壓位準中的一個電壓位準的所述資料符號產生所述經編碼多位元資料；以及 資料匯流排反轉收發機，被配置以使用所述脈波振幅調變-4方案自具有所述第一電壓位準至所述第四電壓位準中的一個電壓位準的所述資料匯流排反轉符號產生所述多位元資料匯流排反轉訊號。
  17. 如請求項13所述的記憶體裝置，其中： 所述資料通道包括多個資料通道， 所述收發機包括多個資料收發機，所述多個資料收發機被配置以藉由所述多個資料通道接收多個資料符號以及自所接收的所述資料符號產生多條經編碼多位元資料，且 所述多模式資料匯流排反轉解碼器包括多個多模式資料匯流排反轉解碼器，所述多個多模式資料匯流排反轉解碼器被配置以藉由根據所述多位元資料匯流排反轉訊號分別對所述經編碼多位元資料進行資料匯流排反轉解碼來產生多條多位元資料。
  18. 如請求項13所述的記憶體裝置，其中： 所述資料通道包括多個資料通道， 所述資料匯流排反轉通道包括第一資料匯流排反轉通道及第二資料匯流排反轉通道， 所述收發機包括： 多個資料收發機，被配置以藉由所述多個資料通道接收包括第一資料符號及第二資料符號的多個資料符號以及分別自所接收的所述第一資料符號及所述第二資料符號產生經編碼第一多位元資料及經編碼第二多位元資料； 第一資料匯流排反轉收發機，被配置以藉由所述第一資料匯流排反轉通道接收第一資料匯流排反轉符號以及自所接收的所述第一資料匯流排反轉符號產生第一多位元資料匯流排反轉訊號；以及 第二資料匯流排反轉收發機，被配置以藉由所述第二資料匯流排反轉通道接收第二資料匯流排反轉符號以及自所接收的所述第二資料匯流排反轉符號產生第二多位元資料匯流排反轉訊號，且 所述多模式資料匯流排反轉解碼器包括： 第一多模式資料匯流排反轉解碼器，被配置以藉由根據所述第一多位元資料匯流排反轉訊號對所述經編碼第一多位元資料進行資料匯流排反轉解碼來產生第一多位元資料；以及 第二多模式資料匯流排反轉解碼器，被配置以藉由根據所述第二多位元資料匯流排反轉訊號對所述經編碼第二多位元資料進行資料匯流排反轉解碼來產生第二多位元資料。
  19. 如請求項13所述的記憶體裝置，更包括被配置以儲存所述多位元資料的記憶體胞元陣列，所述記憶體胞元陣列包括多個動態隨機存取記憶體胞元。
  20. 一種記憶體系統，包括： 傳輸裝置，被配置以根據多位元資料匯流排反轉（DBI）訊號對多條多位元資料進行資料匯流排反轉編碼，藉由多個資料通道傳輸對應於多條經編碼多位元資料的多個資料符號，且藉由資料匯流排反轉通道傳輸對應於所述多位元資料匯流排反轉訊號的資料匯流排反轉符號；以及 接收裝置，被配置以藉由所述多個資料通道接收所述多個資料符號，藉由所述資料匯流排反轉通道接收所述資料匯流排反轉符號，且根據所述多位元資料匯流排反轉訊號藉由對對應於所述多個資料符號的所述多條經編碼多位元資料進行資料匯流排反轉解碼來產生所述多條所述多位元資料。
TW110115257A 2020-06-02 2021-04-28 記憶體裝置以及包括其的記憶體系統 TWI760199B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020200066716A KR20210149543A (ko) 2020-06-02 2020-06-02 메모리 장치 및 이를 포함하는 메모리 시스템
KR10-2020-0066716 2020-06-02

Publications (2)

Publication Number Publication Date
TW202147131A TW202147131A (zh) 2021-12-16
TWI760199B true TWI760199B (zh) 2022-04-01

Family

ID=78509288

Family Applications (1)

Application Number Title Priority Date Filing Date
TW110115257A TWI760199B (zh) 2020-06-02 2021-04-28 記憶體裝置以及包括其的記憶體系統

Country Status (5)

Country Link
US (2) US11218343B2 (zh)
KR (1) KR20210149543A (zh)
CN (1) CN113764006A (zh)
DE (1) DE102020133572A1 (zh)
TW (1) TWI760199B (zh)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20210149543A (ko) * 2020-06-02 2021-12-09 삼성전자주식회사 메모리 장치 및 이를 포함하는 메모리 시스템
KR20220140234A (ko) * 2021-04-09 2022-10-18 삼성전자주식회사 멀티 레벨 신호 시스템에서 최적 전이 코드를 생성하기 위한 신호 처리 방법 및 반도체 장치
US11656958B2 (en) * 2021-04-29 2023-05-23 Mellanox Technologies, Ltd. Redundancy data bus inversion sharing
US11494126B1 (en) * 2021-05-07 2022-11-08 Western Digital Technologies, Inc. Toggle mode (TM) coding with circuit bounded array memory
US11394589B1 (en) 2021-05-17 2022-07-19 Micron Technology, Inc. Techniques for communicating multi-level signals
KR102582152B1 (ko) * 2022-11-14 2023-09-22 한양대학교 산학협력단 Pam 3 신호를이용한 데이터 반전 회로

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20150229325A1 (en) * 2014-02-07 2015-08-13 Qualcomm Incorporated Encoding for partitioned data bus
US20190229749A1 (en) * 2018-01-24 2019-07-25 Nvidia Corp. Maximum transition avoidance (mta) encoding
TW202001686A (zh) * 2014-10-15 2020-01-01 南韓商三星電子股份有限公司 處理第一裝置上的畫面的方法、使用包括物件的第一裝置來處理畫面的方法、與使用裝置來處理畫面的設備
TWI720595B (zh) * 2014-07-31 2021-03-01 南韓商三星電子股份有限公司 電子裝置以及控制電子裝置的方法
TWI748266B (zh) * 2014-05-23 2021-12-01 南韓商三星電子股份有限公司 搜索方法、電子裝置及非暫時性電腦可讀記錄媒體

Family Cites Families (50)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100423898B1 (ko) * 2001-06-16 2004-03-22 삼성전자주식회사 크로스오버 성능이 개선된 유니버셜 시리얼 버스 저속트랜시버
KR100643498B1 (ko) * 2005-11-21 2006-11-10 삼성전자주식회사 반도체 메모리에서의 데이터 버스 반전 회로 및 데이터버스 반전 방법
US7936289B2 (en) * 2006-04-04 2011-05-03 Samsung Electronics Co., Ltd. Method, device, and system for data communication with preamble for reduced switching noise
KR100877680B1 (ko) * 2006-04-04 2009-01-09 삼성전자주식회사 반도체 장치 사이의 단일형 병렬데이터 인터페이스 방법,기록매체 및 반도체 장치
US8552891B2 (en) * 2006-05-27 2013-10-08 Samsung Electronics Co., Ltd. Method and apparatus for parallel data interfacing using combined coding and recording medium therefor
KR100782327B1 (ko) * 2006-05-27 2007-12-06 삼성전자주식회사 반도체 장치 사이의 단일형 병렬데이터 인터페이스 방법,기록매체 및 반도체 장치
KR100799684B1 (ko) * 2006-09-14 2008-02-01 삼성전자주식회사 통신 시스템 및 통신 시스템 제어방법
WO2009134568A2 (en) * 2008-04-02 2009-11-05 Rambus Inc. Encoding data with minimum hamming weight variation
KR101688050B1 (ko) * 2009-12-22 2016-12-21 삼성전자 주식회사 반도체 장치 및 반도체 장치의 리드 또는 라이트 동작 수행 방법
US8581755B2 (en) * 2010-01-20 2013-11-12 Rambus Inc. Multiple word data bus inversion
US8879654B2 (en) * 2010-03-10 2014-11-04 Micron Technology, Inc. Communication interface with configurable encoding based on channel termination
US8495437B2 (en) * 2011-09-06 2013-07-23 Samsung Electronics Co., Ltd. Semiconductor memory device
US8942309B1 (en) * 2012-05-04 2015-01-27 Rambus Inc. Signal output improvement using data inversion and/or swapping
KR101964261B1 (ko) * 2012-05-17 2019-04-01 삼성전자주식회사 자기 메모리 장치
US8854236B2 (en) * 2012-05-18 2014-10-07 Micron Technology, Inc. Methods and apparatuses for low-power multi-level encoded signals
KR20140032787A (ko) * 2012-09-07 2014-03-17 삼성전자주식회사 불휘발성 메모리 장치를 포함하는 메모리 시스템 및 그것의 제어 방법
US9529749B2 (en) * 2013-03-15 2016-12-27 Qualcomm Incorporated Data bus inversion (DBI) encoding based on the speed of operation
US10001948B2 (en) * 2013-05-13 2018-06-19 Rambus Inc. Buffer circuit with data bit inversion
KR102123524B1 (ko) * 2013-09-09 2020-06-16 에스케이하이닉스 주식회사 반도체 장치
US9172567B2 (en) * 2013-11-25 2015-10-27 Qualcomm Incorporated Methods and apparatus to reduce signaling power
US9621303B2 (en) * 2014-01-29 2017-04-11 Marvell Israel (M.I.S.L) Ltd. Method and apparatus for valid encoding
US9252997B1 (en) * 2014-07-10 2016-02-02 Qualcomm Incorporated Data link power reduction technique using bipolar pulse amplitude modulation
US9614698B2 (en) * 2014-08-27 2017-04-04 Samsung Display Co., Ltd. Transmitter switching equalization for high speed links
KR20160076889A (ko) * 2014-12-23 2016-07-01 에스케이하이닉스 주식회사 반도체장치 및 반도체시스템
US10365833B2 (en) * 2016-01-22 2019-07-30 Micron Technology, Inc. Apparatuses and methods for encoding and decoding of signal lines for multi-level communication architectures
US9959935B2 (en) * 2016-04-12 2018-05-01 Samsung Electronics Co., Ltd. Input-output circuit for supporting multiple-input shift register (MISR) function and memory device including the same
US9922686B2 (en) * 2016-05-19 2018-03-20 Micron Technology, Inc. Apparatuses and methods for performing intra-module databus inversion operations
US10692555B2 (en) * 2016-06-29 2020-06-23 Samsung Electronics Co., Ltd. Semiconductor memory devices enabling read strobe mode and related methods of operating semiconductor memory devices
KR102479212B1 (ko) * 2016-08-17 2022-12-20 삼성전자주식회사 반도체 메모리 장치, 이를 포함하는 메모리 시스템 및 이의 동작 방법
US10846258B2 (en) * 2016-09-30 2020-11-24 Intel Corporation Voltage modulated control lane
KR20180057028A (ko) * 2016-11-21 2018-05-30 에스케이하이닉스 주식회사 데이터 반전 회로
KR20180063475A (ko) * 2016-12-02 2018-06-12 삼성전자주식회사 반도체 장치의 오류 검출 코드 생성 회로, 이를 포함하는 메모리 컨트롤러 및 반도체 메모리 장치
KR102441578B1 (ko) * 2017-10-27 2022-09-07 삼성전자주식회사 다중 데이터 버스 반전 동작을 수행하는 방법 및 메모리 장치
US10832632B2 (en) * 2018-03-14 2020-11-10 Samsung Display Co., Ltd. Low power architecture for mobile displays
US10491435B2 (en) * 2018-03-29 2019-11-26 Nvidia Corp. Unrelaxed 433 encoding to reduce coupling and power noise on PAM-4 data buses
US10657094B2 (en) * 2018-03-29 2020-05-19 Nvidia Corp. Relaxed 433 encoding to reduce coupling and power noise on PAM-4 data buses
US11159153B2 (en) * 2018-03-29 2021-10-26 Nvidia Corp. Data bus inversion (DBI) on pulse amplitude modulation (PAM) and reducing coupling and power noise on PAM-4 I/O
US11036578B2 (en) * 2018-04-12 2021-06-15 Samsung Electronics Co., Ltd. Semiconductor memory devices and memory systems including the same
KR20190124914A (ko) * 2018-04-27 2019-11-06 삼성전자주식회사 다이나믹 랜덤 억세스 메모리 장치 및 이 장치를 구비하는 메모리 시스템
US10664432B2 (en) * 2018-05-23 2020-05-26 Micron Technology, Inc. Semiconductor layered device with data bus inversion
US10623200B2 (en) * 2018-07-20 2020-04-14 Nvidia Corp. Bus-invert coding with restricted hamming distance for multi-byte interfaces
KR102629405B1 (ko) * 2018-11-09 2024-01-25 삼성전자주식회사 반도체 메모리 장치, 메모리 시스템 및 반도체 메모리 장치의 동작 방법
KR20210076606A (ko) * 2019-12-16 2021-06-24 삼성전자주식회사 SoC, 메모리 장치, 전자 장치 및 전자 장치의 데이터 저장 방법
KR20210081534A (ko) * 2019-12-24 2021-07-02 삼성전자주식회사 반도체 메모리 장치 및 메모리 시스템
KR20210149543A (ko) * 2020-06-02 2021-12-09 삼성전자주식회사 메모리 장치 및 이를 포함하는 메모리 시스템
KR20220031791A (ko) * 2020-09-03 2022-03-14 삼성전자주식회사 메모리 장치와 그 동작 방법, 및 메모리 시스템
KR20220034561A (ko) * 2020-09-11 2022-03-18 삼성전자주식회사 멀티 레벨 신호 생성을 위한 송신기 및 이를 포함하는 메모리 시스템
US11652567B2 (en) * 2020-12-01 2023-05-16 Micron Technology, Inc. Replacement scheme for a pulse amplitude modulated bus
US11824563B2 (en) * 2021-03-10 2023-11-21 Samsung Electronics Co., Ltd. Encoding and decoding apparatuses and methods for implementing multi-mode coding
US11757567B2 (en) * 2021-03-10 2023-09-12 Samsung Electronics Co., Ltd. Devices and methods for encoding and decoding to implement a maximum transition avoidance coding with minimum overhead

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20150229325A1 (en) * 2014-02-07 2015-08-13 Qualcomm Incorporated Encoding for partitioned data bus
TWI748266B (zh) * 2014-05-23 2021-12-01 南韓商三星電子股份有限公司 搜索方法、電子裝置及非暫時性電腦可讀記錄媒體
TWI720595B (zh) * 2014-07-31 2021-03-01 南韓商三星電子股份有限公司 電子裝置以及控制電子裝置的方法
TW202001686A (zh) * 2014-10-15 2020-01-01 南韓商三星電子股份有限公司 處理第一裝置上的畫面的方法、使用包括物件的第一裝置來處理畫面的方法、與使用裝置來處理畫面的設備
US20190229749A1 (en) * 2018-01-24 2019-07-25 Nvidia Corp. Maximum transition avoidance (mta) encoding

Also Published As

Publication number Publication date
TW202147131A (zh) 2021-12-16
US20220123967A1 (en) 2022-04-21
US11218343B2 (en) 2022-01-04
DE102020133572A1 (de) 2021-12-02
KR20210149543A (ko) 2021-12-09
CN113764006A (zh) 2021-12-07
US11627021B2 (en) 2023-04-11
US20210377080A1 (en) 2021-12-02

Similar Documents

Publication Publication Date Title
TWI760199B (zh) 記憶體裝置以及包括其的記憶體系統
US20180024958A1 (en) Techniques to provide a multi-level memory architecture via interconnects
CN106648954B (zh) 包括片上错误校正码电路的存储器件和***
JP2021179962A (ja) オンダイｅｃｃを選択的に無効化するための読み出しリトライ
US11769547B2 (en) Memory device transmitting and receiving data at high speed and low power
US12002543B2 (en) Memory device for supporting new command input scheme and method of operating the same
US10860518B2 (en) Integrated circuit system
CN112116085A (zh) 用于执行存储器中训练数据扩增以用于人工智能的技术
TWI759938B (zh) 高速且低功率傳輸及接收資料之記憶體裝置
US20230171007A1 (en) Translation device, test system including the same, and memory system including the translation device
CN118103907A (zh) 用于堆叠式存储器裸片的内部及外部数据传送
US20230163786A1 (en) Error correction code circuit, memory device including error correction code circuit, and operation method of error correction code circuit
US20230076545A1 (en) Memory controller and memory system including the same
US12046322B2 (en) Configurable data protection circuitry for memory devices