TWI754522B - 閘極驅動電路 - Google Patents

閘極驅動電路 Download PDF

Info

Publication number
TWI754522B
TWI754522B TW110102409A TW110102409A TWI754522B TW I754522 B TWI754522 B TW I754522B TW 110102409 A TW110102409 A TW 110102409A TW 110102409 A TW110102409 A TW 110102409A TW I754522 B TWI754522 B TW I754522B
Authority
TW
Taiwan
Prior art keywords
switch
node
voltage
turned
coupled
Prior art date
Application number
TW110102409A
Other languages
English (en)
Other versions
TW202130104A (zh
Inventor
莊博欽
Original Assignee
台達電子工業股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 台達電子工業股份有限公司 filed Critical 台達電子工業股份有限公司
Publication of TW202130104A publication Critical patent/TW202130104A/zh
Application granted granted Critical
Publication of TWI754522B publication Critical patent/TWI754522B/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/16—Modifications for eliminating interference voltages or currents
    • H03K17/161—Modifications for eliminating interference voltages or currents in field-effect transistor switches
    • H03K17/165—Modifications for eliminating interference voltages or currents in field-effect transistor switches by feedback from the output circuit to the control circuit
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02H—EMERGENCY PROTECTIVE CIRCUIT ARRANGEMENTS
    • H02H1/00—Details of emergency protective circuit arrangements
    • H02H1/0007—Details of emergency protective circuit arrangements concerning the detecting means
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02H—EMERGENCY PROTECTIVE CIRCUIT ARRANGEMENTS
    • H02H3/00—Emergency protective circuit arrangements for automatic disconnection directly responsive to an undesired change from normal electric working condition with or without subsequent reconnection ; integrated protection
    • H02H3/08—Emergency protective circuit arrangements for automatic disconnection directly responsive to an undesired change from normal electric working condition with or without subsequent reconnection ; integrated protection responsive to excess current
    • H02H3/087—Emergency protective circuit arrangements for automatic disconnection directly responsive to an undesired change from normal electric working condition with or without subsequent reconnection ; integrated protection responsive to excess current for dc applications
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02H—EMERGENCY PROTECTIVE CIRCUIT ARRANGEMENTS
    • H02H7/00—Emergency protective circuit arrangements specially adapted for specific types of electric machines or apparatus or for sectionalised protection of cable or line systems, and effecting automatic switching in the event of an undesired change from normal working conditions
    • H02H7/22—Emergency protective circuit arrangements specially adapted for specific types of electric machines or apparatus or for sectionalised protection of cable or line systems, and effecting automatic switching in the event of an undesired change from normal working conditions for distribution gear, e.g. bus-bar systems; for switching devices
    • H02H7/222—Emergency protective circuit arrangements specially adapted for specific types of electric machines or apparatus or for sectionalised protection of cable or line systems, and effecting automatic switching in the event of an undesired change from normal working conditions for distribution gear, e.g. bus-bar systems; for switching devices for switches
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02H—EMERGENCY PROTECTIVE CIRCUIT ARRANGEMENTS
    • H02H9/00—Emergency protective circuit arrangements for limiting excess current or voltage without disconnection
    • H02H9/02—Emergency protective circuit arrangements for limiting excess current or voltage without disconnection responsive to excess current
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02H—EMERGENCY PROTECTIVE CIRCUIT ARRANGEMENTS
    • H02H9/00—Emergency protective circuit arrangements for limiting excess current or voltage without disconnection
    • H02H9/02—Emergency protective circuit arrangements for limiting excess current or voltage without disconnection responsive to excess current
    • H02H9/025—Current limitation using field effect transistors
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00—Details of apparatus for conversion
    • H02M1/08—Circuits specially adapted for the generation of control voltages for semiconductor devices incorporated in static converters
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00—Details of apparatus for conversion
    • H02M1/32—Means for protecting converters other than automatic disconnection
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/08—Modifications for protecting switching circuit against overcurrent or overvoltage
    • H03K17/082—Modifications for protecting switching circuit against overcurrent or overvoltage by feedback from the output to the control circuit
    • H03K17/0822—Modifications for protecting switching circuit against overcurrent or overvoltage by feedback from the output to the control circuit in field-effect transistor switches
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
    • H03K17/56—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices
    • H03K17/687—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
    • H03K3/01—Details
    • H03K3/012—Modifications of generator to improve response time or to decrease power consumption
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K2217/00—Indexing scheme related to electronic switching or gating, i.e. not by contact-making or -breaking covered by H03K17/00
    • H03K2217/0036—Means reducing energy consumption

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Power Conversion In General (AREA)
  • Electronic Switches (AREA)
  • Amplifiers (AREA)
  • Protection Of Static Devices (AREA)
  • Dc-Dc Converters (AREA)

Abstract

本發明提出一種閘極驅動電路，用以導通以及關斷包括閘極端、汲極端以及耦接至參考節點之源極端之開關元件。閘極驅動電路包括控制器以及波形轉換電路。控制器包括第一開關、第二開關以及第三開關。第一開關將高電壓位準供電至第一節點，第二開關將低節點耦接至參考節點之低電壓位準，第三開關將耦接至閘極端之第二節點耦接至低電壓位準。當第一開關在啟動過程中第一次導通時，第三開關係為同時導通。波形轉換電路包括第一電阻以及第一電容。第一電阻耦接於第一節點以及第二節點之間。第一電容耦接於第一節點以及第二節點之間。

Description

閘極驅動電路
本發明係有關於用以驅動開關元件之閘極端的閘極驅動電路。
氮化鎵元件與現存的矽元件相比極具潛力，且如預期地實際使用。標準的氮化鎵場效電晶體係為常開型（normally-on）元件，因此需要負電源將其關斷。另一方面，常閉型氮化鎵場效電晶體難以生產，而常閉型氮化鎵場效電晶體具有臨界電壓，該臨界電壓與現存的矽金氧半場校電晶體之臨界電壓相比非常低。這是常閉型氮化鎵場效電晶體的第一個問題。
再者，因常閉型氮化鎵場效電晶耐壓較低，當高電壓施加於常閉型氮化鎵場效電晶體之閘極端時，常閉型氮化鎵場效電晶體很容易損毀，使得常閉型氮化鎵場效電晶體無法採用一般的驅動積體電路來使用。這是常閉型形氮化鎵場效電晶體的第二個問題。由於這兩個問題，矽金氧半場校電晶體（如，絕緣柵雙極電晶體（Insulated Gate Bipolar Transistor, IGBT））之閘極驅動電路不能直接用來驅動常閉型氮化鎵場效電晶體。也就是，常閉型氮化鎵場效電晶體需要獨特的閘極驅動電路。
關於第一個問題，當將足夠小於臨界電壓的電壓（最好的方式是低於0V之負電壓）施加於常閉型氮化鎵場效電晶體之閘極端時，常閉型氮化鎵場效電晶體之關斷時間會縮短。因此，用負電壓來驅動常閉型氮化鎵場效電晶體是較洽當的設計。然而，儘管實現用負電壓來關斷常閉型氮化鎵場效電晶體需要負電壓源，但負電壓源的設計往往是不受電子產品設計者較歡迎的。
關於第二問題，當將足夠大於臨界電壓的一電壓施加於常閉型氮化鎵場效電晶體之閘極端時，常閉型氮化鎵場效電晶體之導通時間會被縮短。更確切地說，縮短導通時間需要瞬間大電流，並且產生如此的大電流最好的實現方式是利用較高的電壓。然而，卻不能直接將用於矽金氧半場效電晶體之高電壓施加於常閉型氮化鎵場效電晶體之閘極端，原因是高電壓會損壞常閉型氮化鎵場效電晶體。
此外，當常閉型氮化鎵場效電晶體不導通時，常閉型氮化鎵場效電晶體會受到閘極端之雜訊干擾，使得常閉型氮化鎵場效電晶體會不正常導通。因此，亟需有效的波形轉換電路，並且該波形轉換電路能夠適用於任何類型的電晶體。
本發明在此提出用以驅動開關元件之閘極驅動電路。將閘極驅動電路加入第三開關後，可防止閘極驅動電路在啟動過程中耦合來自閘極驅動電路周圍的其他電路之雜訊，使得開關元件得以正確的被驅動。
有鑑於此，本發明提出一種閘極驅動電路，用以導通以及關斷一開關元件，其中上述開關元件包括一閘極端、一汲極端以及耦接至一參考節點之一源極端。上述閘極驅動電路包括一控制器以及一波形轉換電路。上述控制器包括一第一開關、一第二開關以及一第三開關。上述第一開關將一高電壓位準供電至一第一節點。上述第二開關將上述低節點耦接至上述參考節點之一低電壓位準。上述第三開關將一第二節點耦接至上述低電壓位準，其中上述第二節點係耦接至上述閘極端，其中當上述第一開關在啟動過程中第一次導通時，上述第三開關係為同時導通。上述波形轉換電路包括一第一電阻以及一第一電容。上述第一電阻耦接於上述第一節點以及上述第二節點之間。上述第一電容耦接於上述第一節點以及上述第二節點之間。
根據本發明之一實施例，在上述第一開關第一次導通之後，上述第三開關係導通於上述第二開關導通之後，並且上述第三開關係關斷於上述第一開關導通之前。
根據本發明之一實施例，在上述第一開關第一次導通之後，上述第一開關以及上述第三開關係同時導通。
根據本發明之一實施例，在上述第一開關第一次導通之後，上述第三開關持續關斷。
根據本發明之一實施例，上述波形轉換電路更包括一第二電阻。上述第二電阻耦接於上述第一電容以及上述第一節點之間。
根據本發明之一實施例，上述波形轉換電路更包括一第三電阻。上述第三電阻耦接於上述第一節點以及上述控制器之間。
根據本發明之一實施例，上述第一開關以及上述第二開關係為交替地導通以及不導通，用以交替地提供上述高電壓位準以及上述低電壓位準至上述第一節點，其中上述波形轉換電路將上述低電壓位準轉換成上述第二節點之一第一電壓，且將上述高電壓位準轉換成上述第二節點之一第二電壓。
根據本發明之一實施例，波形轉換電路更包括一電壓箝位單元。上述電壓箝位單元耦接於上述開關元件之上述閘極端以及上述源極端之間，且用以箝位上述第二電壓。
根據本發明之一實施例，電壓箝位單元包括第一齊納二極體。上述第一期納二極體包括一第一陽極端以及一第一陰極端，上述第一陽極端耦接至上述開關元件之上述源極端，上述第一陰極端係耦接至上述開關元件之閘極端。上述第一電壓係由上述第一齊納二極體之一順向導通電壓所決定，上述第二二極體係由上述第一齊納二極體之一逆向崩潰電壓所決定。
根據本發明之另一實施例，上述電壓箝位單元包括一第二齊納二極體。上述第二期納二極體包括一第二陽極端以及一第二陰極端，上述第二陽極端係耦接至上述開關元件之上述閘極端，上述第二陰極端係耦接至上述開關元件之源極端。上述第一電壓係由上述第二齊納二極體之一逆向崩潰電壓所決定，上述第二電壓係由上述第二齊納二極體之一順向導通電壓所決定。
根據本發明之另一實施例，上述電壓箝位單元包括一第三齊納二極體以及一第四齊納二極體。上述第三齊納二極體包括一第三陽極端以及一第四陰極端，上述第三陰極端耦接至上述開關元件之上述閘極端。上述第四齊納二極體包括一第四陽極端以及一第四陰極端，上述第四陽極端係耦接至上述第三陽極端，上述第四陰極端係耦接至上述開關元件之源極端。上述第一電壓係由上述第四齊納二極體之一逆向崩潰電壓以及上述第三齊納二極體之一順向導通電壓之總和所決定。上述第二電壓係由上述第三齊納二極體之逆向崩潰電壓以及上述第四齊納二極體之順向導通電壓之總和所決定。
根據本發明之另一實施例，電壓箝位單元包括一第五二極體。上述第五二極體包括一第五陽極端以及一第五陰極端，上述第五陽極端係耦接至上述開關元件之上述閘極端，上述第五陰極端係耦接至上述開關元件之上述源極端。上述第二電壓係由上述第五二極體之一順向導通電壓所決定。
根據本發明之另一實施例，上述電壓箝位單元包括一第六二極體以及一第七二極體。上述第六二極體包括一第六陽極端以及一第六陰極端，上述第六陰極端係耦接至上述開關元件之上述閘極端，上述第六陽極端係耦接至上述開關元件之上述源極端。上述第七二極體包括一第七陽極端以及一第七陰極端，上述第七陽極端係耦接至上述開關元件之上述閘極端，上述第七陰極端係耦接至上述開關元件之上述源極端。上述第一電壓係由上述第六二極體之一順向導通電壓所決定，上述第二電壓一由上述第七二極體之一順向導通電壓所決定。
根據本發明之另一實施例，上述電壓箝位單元包括一第八二極體以及一第九齊納二極體。上述第八二極體包括一第八陽極端以及一第八陰極端，上述第八陽極端係耦接至上述開關元件之上述閘極端。上述第九齊納二極體包括一第九陽極端以及一第九陰極端，上述第九陽極端係耦接至上述開關元件之上述源極端，上述第九陰極端係耦接至上述第八陰極端。上述第二電壓係由上述第九齊納二極體之逆向崩潰電壓以及上述第八二極體之順向導通電壓之總和所決定。
根據本發明之另一實施例，上述電壓箝位單元包括一第十齊納二極體以及一第十一二極體。上述第十齊納二極體包括一第十陽極端以及一第十陰極端。上述第十陽極端係耦接至上述開關元件之上述閘極端。上述第十一二極體包括一第十一陽極端以及一第十一陰極端，上述第十一陽極端係耦接至上述開關元件之上述源極端，上述第十一陰極端係耦接至上述第十陰極端。上述第一電壓係由上述第十齊納二極體之逆向崩潰電壓以及上述第十一二極體之順向導通電壓之總和所決定。
本發明更提出一種閘極驅動電路，用以導通以及關斷一開關元件，其中上述開關元件包括一閘極端、一汲極端以及耦接至一參考節點之一源極端，其中上述閘極驅動電路包括一控制器以及一波形轉換電路。上述控制器包括一第一開關、一第二開關以及一第三開關。上述第一開關將一高電壓位準供電至一第一節點。上述第二開關將一第二節點耦接至上述參考節點之一低電壓位準。上述第三開關將一第三節點耦接至上述低電壓位準，其中上述第三節點係耦接至上述閘極端，其中當上述第一開關在啟動過程中第一次導通時，上述第三開關係為同時導通。上述波形轉換電路包括一第一電阻、一第四電阻以及一第一電容。上述第一電阻耦接於上述第一節點以及上述第三節點之間。上述第四電阻耦接於上述第一節點以及上述第二節點之間。上述第一電容耦接於上述第二節點以及上述第三節點之間。
根據本發明之一實施例，在上述第一開關第一次導通之後，上述第三開關係導通於上述第二開關導通之後，並且上述第三開關係關斷於上述第一開關導通之前。
根據本發明之另一實施例，在上述第一開關第一次導通之後，上述第一開關以及上述第三開關係同時導通。
根據本發明之另一實施例，在上述第一開關第一次導通之後，上述第三開關持續關斷。
根據本發明之一實施例，上述波形轉換電路更包括一第五電阻。上述第五電阻耦接於上述第二開關以及上述第二節點之間。
根據本發明之一實施例，上述第一開關以及上述第二開關係為交替地導通以及不導通，用以交替地提供上述高電壓位準以及上述低電壓位準，其中上述波形轉換電路將上述低電壓位準轉換成上述第三節點之一第一電壓，且將上述高電壓位準轉換成上述第三節點之一第二電壓。
根據本發明之一實施例，波形轉換電路更包括一電壓箝位單元。上述電壓箝位單元耦接於上述開關元件之上述閘極端以及上述源極端之間，且用以箝位上述第二電壓。
根據本發明之一實施例，電壓箝位單元包括第一齊納二極體。上述第一期納二極體包括一第一陽極端以及一第一陰極端，上述第一陽極端耦接至上述開關元件之上述源極端，上述第一陰極端係耦接至上述開關元件之閘極端。上述第一電壓係由上述第一齊納二極體之一順向導通電壓所決定，上述第二二極體係由上述第一齊納二極體之一逆向崩潰電壓所決定。
根據本發明之另一實施例，上述電壓箝位單元包括一第二齊納二極體。上述第二期納二極體包括一第二陽極端以及一第二陰極端，上述第二陽極端係耦接至上述開關元件之上述閘極端，上述第二陰極端係耦接至上述開關元件之源極端。上述第一電壓係由上述第二齊納二極體之一逆向崩潰電壓所決定，上述第二電壓係由上述第二齊納二極體之一順向導通電壓所決定。
根據本發明之另一實施例，上述電壓箝位單元包括一第三齊納二極體以及一第四齊納二極體。上述第三齊納二極體包括一第三陽極端以及一第四陰極端，上述第三陰極端耦接至上述開關元件之上述閘極端。上述第四齊納二極體包括一第四陽極端以及一第四陰極端，上述第四陽極端係耦接至上述第三陽極端，上述第四陰極端係耦接至上述開關元件之源極端。上述第一電壓係由上述第四齊納二極體之一逆向崩潰電壓以及上述第三齊納二極體之一順向導通電壓之總和所決定。上述第二電壓係由上述第三齊納二極體之逆向崩潰電壓以及上述第四齊納二極體之順向導通電壓之總和所決定。
根據本發明之另一實施例，電壓箝位單元包括一第五二極體。上述第五二極體包括一第五陽極端以及一第五陰極端，上述第五陽極端係耦接至上述開關元件之上述閘極端，上述第五陰極端係耦接至上述開關元件之上述源極端。上述第二電壓係由上述第五二極體之一順向導通電壓所決定。
根據本發明之另一實施例，上述電壓箝位單元包括一第六二極體以及一第七二極體。上述第六二極體包括一第六陽極端以及一第六陰極端，上述第六陰極端係耦接至上述開關元件之上述閘極端，上述第六陽極端係耦接至上述開關元件之上述源極端。上述第七二極體包括一第七陽極端以及一第七陰極端，上述第七陽極端係耦接至上述開關元件之上述閘極端，上述第七陰極端係耦接至上述開關元件之上述源極端。上述第一電壓係由上述第六二極體之一順向導通電壓所決定，上述第二電壓一由上述第七二極體之一順向導通電壓所決定。
根據本發明之另一實施例，上述電壓箝位單元包括一第八二極體以及一第九齊納二極體。上述第八二極體包括一第八陽極端以及一第八陰極端，上述第八陽極端係耦接至上述開關元件之上述閘極端。上述第九齊納二極體包括一第九陽極端以及一第九陰極端，上述第九陽極端係耦接至上述開關元件之上述源極端，上述第九陰極端係耦接至上述第八陰極端。上述第二電壓係由上述第九齊納二極體之逆向崩潰電壓以及上述第八二極體之順向導通電壓之總和所決定。
根據本發明之另一實施例，上述電壓箝位單元包括一第十齊納二極體以及一第十一二極體。上述第十齊納二極體包括一第十陽極端以及一第十陰極端。上述第十陽極端係耦接至上述開關元件之上述閘極端。上述第十一二極體包括一第十一陽極端以及一第十一陰極端，上述第十一陽極端係耦接至上述開關元件之上述源極端，上述第十一陰極端係耦接至上述第十陰極端。上述第一電壓係由上述第十齊納二極體之逆向崩潰電壓以及上述第十一二極體之順向導通電壓之總和所決定。
本發明更提出一種閘極驅動電路，用以導通以及關斷一開關元件，其中上述開關元件包括一閘極端、一汲極端以及耦接至一參考節點之一源極端。上述閘極驅動電路包括一控制器以及一波形轉換電路。上述控制器包括一第一開關、一第二開關以及一第三開關。上述第一開關將一高電壓位準供電至一第一節點。上述第二開關將一第二節點耦接至上述參考節點之一低電壓位準。上述第三開關將一第三節點耦接至上述低電壓位準，其中上述第三節點係耦接至上述閘極端，其中當上述第一開關在啟動過程中第一次導通時，上述第三開關係為同時導通。上述波形轉換電路包括一第一電阻、一第六電阻以及一第一電容。上述第一電阻耦接於上述第二節點以及上述第三節點之間。上述第六電阻耦接於上述第一節點以及上述第二節點之間。上述第一電容耦接於上述第二節點以及上述第三節點之間。
根據本發明之一實施例，在上述第一開關第一次導通之後，上述第三開關係導通於上述第二開關導通之後，並且上述第三開關係關斷於上述第一開關導通之前。
根據本發明之另一實施例，在上述第一開關第一次導通之後，上述第一開關以及上述第三開關係同時導通。
根據本發明之另一實施例，在上述第一開關第一次導通之後，上述第三開關持續關斷。
根據本發明之一實施例，上述第一開關以及上述第二開關係為交替地導通以及不導通，用以交替地提供上述高電壓位準以及上述低電壓位準，其中上述波形轉換電路將上述低電壓位準轉換成上述第三節點之一第一電壓，且將上述高電壓位準轉換成上述第三節點之一第二電壓。
根據本發明之一實施例，波形轉換電路更包括一電壓箝位單元。上述電壓箝位單元耦接於上述開關元件之上述閘極端以及上述源極端之間，且用以箝位上述第二電壓。
根據本發明之一實施例，電壓箝位單元包括第一齊納二極體。上述第一期納二極體包括一第一陽極端以及一第一陰極端，上述第一陽極端耦接至上述開關元件之上述源極端，上述第一陰極端係耦接至上述開關元件之閘極端。上述第一電壓係由上述第一齊納二極體之一順向導通電壓所決定，上述第二二極體係由上述第一齊納二極體之一逆向崩潰電壓所決定。
根據本發明之另一實施例，上述電壓箝位單元包括一第二齊納二極體。上述第二期納二極體包括一第二陽極端以及一第二陰極端，上述第二陽極端係耦接至上述開關元件之上述閘極端，上述第二陰極端係耦接至上述開關元件之源極端。上述第一電壓係由上述第二齊納二極體之一逆向崩潰電壓所決定，上述第二電壓係由上述第二齊納二極體之一順向導通電壓所決定。
根據本發明之另一實施例，上述電壓箝位單元包括一第三齊納二極體以及一第四齊納二極體。上述第三齊納二極體包括一第三陽極端以及一第四陰極端，上述第三陰極端耦接至上述開關元件之上述閘極端。上述第四齊納二極體包括一第四陽極端以及一第四陰極端，上述第四陽極端係耦接至上述第三陽極端，上述第四陰極端係耦接至上述開關元件之源極端。上述第一電壓係由上述第四齊納二極體之一逆向崩潰電壓以及上述第三齊納二極體之一順向導通電壓之總和所決定。上述第二電壓係由上述第三齊納二極體之逆向崩潰電壓以及上述第四齊納二極體之順向導通電壓之總和所決定。
根據本發明之另一實施例，電壓箝位單元包括一第五二極體。上述第五二極體包括一第五陽極端以及一第五陰極端，上述第五陽極端係耦接至上述開關元件之上述閘極端，上述第五陰極端係耦接至上述開關元件之上述源極端。上述第二電壓係由上述第五二極體之一順向導通電壓所決定。
根據本發明之另一實施例，上述電壓箝位單元包括一第六二極體以及一第七二極體。上述第六二極體包括一第六陽極端以及一第六陰極端，上述第六陰極端係耦接至上述開關元件之上述閘極端，上述第六陽極端係耦接至上述開關元件之上述源極端。上述第七二極體包括一第七陽極端以及一第七陰極端，上述第七陽極端係耦接至上述開關元件之上述閘極端，上述第七陰極端係耦接至上述開關元件之上述源極端。上述第一電壓係由上述第六二極體之一順向導通電壓所決定，上述第二電壓一由上述第七二極體之一順向導通電壓所決定。
根據本發明之另一實施例，上述電壓箝位單元包括一第八二極體以及一第九齊納二極體。上述第八二極體包括一第八陽極端以及一第八陰極端，上述第八陽極端係耦接至上述開關元件之上述閘極端。上述第九齊納二極體包括一第九陽極端以及一第九陰極端，上述第九陽極端係耦接至上述開關元件之上述源極端，上述第九陰極端係耦接至上述第八陰極端。上述第二電壓係由上述第九齊納二極體之逆向崩潰電壓以及上述第八二極體之順向導通電壓之總和所決定。
根據本發明之另一實施例，上述電壓箝位單元包括一第十齊納二極體以及一第十一二極體。上述第十齊納二極體包括一第十陽極端以及一第十陰極端。上述第十陽極端係耦接至上述開關元件之上述閘極端。上述第十一二極體包括一第十一陽極端以及一第十一陰極端，上述第十一陽極端係耦接至上述開關元件之上述源極端，上述第十一陰極端係耦接至上述第十陰極端。上述第一電壓係由上述第十齊納二極體之逆向崩潰電壓以及上述第十一二極體之順向導通電壓之總和所決定。
本發明更提出一種閘極驅動電路，用以導通以及關斷一開關元件，其中上述開關元件包括一閘極端、一汲極端以及耦接至一參考節點之一源極端。上述閘極驅動電路包括一控制器以及一波形轉換電路。上述控制器包括一第一開關、一第二開關以及一第三開關。上述第一開關將一高電壓位準供電至一第一節點。上述第二開關將一第二節點耦接至上述參考節點之一低電壓位準。上述第三開關將一第三節點耦接至上述低電壓位準，其中上述第三節點係耦接至上述閘極端，其中當上述第一開關在啟動過程中第一次導通時，上述第三開關係為同時導通。上述波形轉換電路包括一第一電阻、一第七電阻以及一第一電容。上述第一電阻耦接於上述第一節點以及上述第三節點之間。上述第七電阻耦接於上述第一節點以及上述第二節點之間。上述第一電容耦接於上述第一節點以及上述第三節點之間。
根據本發明之一實施例，在上述第一開關第一次導通之後，上述第三開關係導通於上述第二開關導通之後，並且上述第三開關係關斷於上述第一開關導通之前。
根據本發明之另一實施例，在上述第一開關第一次導通之後，上述第一開關以及上述第三開關係同時導通。
根據本發明之另一實施例，在上述第一開關第一次導通之後，上述第三開關持續關斷。
根據本發明之一實施例，上述第一開關以及上述第二開關係為交替地導通以及不導通，用以交替地提供上述高電壓位準以及上述低電壓位準，其中上述波形轉換電路將上述低電壓位準轉換成上述第三節點之一第一電壓，且將上述高電壓位準轉換成上述第三節點之一第二電壓。
根據本發明之一實施例，波形轉換電路更包括一電壓箝位單元。上述電壓箝位單元耦接於上述開關元件之上述閘極端以及上述源極端之間，且用以箝位上述第二電壓。
根據本發明之一實施例，電壓箝位單元包括第一齊納二極體。上述第一期納二極體包括一第一陽極端以及一第一陰極端，上述第一陽極端耦接至上述開關元件之上述源極端，上述第一陰極端係耦接至上述開關元件之閘極端。上述第一電壓係由上述第一齊納二極體之一順向導通電壓所決定，上述第二二極體係由上述第一齊納二極體之一逆向崩潰電壓所決定。
根據本發明之另一實施例，上述電壓箝位單元包括一第二齊納二極體。上述第二期納二極體包括一第二陽極端以及一第二陰極端，上述第二陽極端係耦接至上述開關元件之上述閘極端，上述第二陰極端係耦接至上述開關元件之源極端。上述第一電壓係由上述第二齊納二極體之一逆向崩潰電壓所決定，上述第二電壓係由上述第二齊納二極體之一順向導通電壓所決定。
根據本發明之另一實施例，上述電壓箝位單元包括一第三齊納二極體以及一第四齊納二極體。上述第三齊納二極體包括一第三陽極端以及一第四陰極端，上述第三陰極端耦接至上述開關元件之上述閘極端。上述第四齊納二極體包括一第四陽極端以及一第四陰極端，上述第四陽極端係耦接至上述第三陽極端，上述第四陰極端係耦接至上述開關元件之源極端。上述第一電壓係由上述第四齊納二極體之一逆向崩潰電壓以及上述第三齊納二極體之一順向導通電壓之總和所決定。上述第二電壓係由上述第三齊納二極體之逆向崩潰電壓以及上述第四齊納二極體之順向導通電壓之總和所決定。
根據本發明之另一實施例，電壓箝位單元包括一第五二極體。上述第五二極體包括一第五陽極端以及一第五陰極端，上述第五陽極端係耦接至上述開關元件之上述閘極端，上述第五陰極端係耦接至上述開關元件之上述源極端。上述第二電壓係由上述第五二極體之一順向導通電壓所決定。
根據本發明之另一實施例，上述電壓箝位單元包括一第六二極體以及一第七二極體。上述第六二極體包括一第六陽極端以及一第六陰極端，上述第六陰極端係耦接至上述開關元件之上述閘極端，上述第六陽極端係耦接至上述開關元件之上述源極端。上述第七二極體包括一第七陽極端以及一第七陰極端，上述第七陽極端係耦接至上述開關元件之上述閘極端，上述第七陰極端係耦接至上述開關元件之上述源極端。上述第一電壓係由上述第六二極體之一順向導通電壓所決定，上述第二電壓一由上述第七二極體之一順向導通電壓所決定。
根據本發明之另一實施例，上述電壓箝位單元包括一第八二極體以及一第九齊納二極體。上述第八二極體包括一第八陽極端以及一第八陰極端，上述第八陽極端係耦接至上述開關元件之上述閘極端。上述第九齊納二極體包括一第九陽極端以及一第九陰極端，上述第九陽極端係耦接至上述開關元件之上述源極端，上述第九陰極端係耦接至上述第八陰極端。上述第二電壓係由上述第九齊納二極體之逆向崩潰電壓以及上述第八二極體之順向導通電壓之總和所決定。
根據本發明之另一實施例，上述電壓箝位單元包括一第十齊納二極體以及一第十一二極體。上述第十齊納二極體包括一第十陽極端以及一第十陰極端。上述第十陽極端係耦接至上述開關元件之上述閘極端。上述第十一二極體包括一第十一陽極端以及一第十一陰極端，上述第十一陽極端係耦接至上述開關元件之上述源極端，上述第十一陰極端係耦接至上述第十陰極端。上述第一電壓係由上述第十齊納二極體之逆向崩潰電壓以及上述第十一二極體之順向導通電壓之總和所決定。
以下說明為本發明的實施例。其目的是要舉例說明本發明一般性的原則，不應視為本發明之限制，本發明之範圍當以申請專利範圍所界定者為準。
能理解的是，雖然在此可使用用語「第一」、「第二」、「第三」等來敘述各種元件、組成成分、區域、層、及/或部分，這些元件、組成成分、區域、層、及/或部分不應被這些用語限定，且這些用語僅是用來區別不同的元件、組成成分、區域、層、及/或部分。因此，以下討論的一第一元件、組成成分、區域、層、及/或部分可在不偏離本揭露一些實施例之教示的情況下被稱為一第二元件、組成成分、區域、層、及/或部分。
值得注意的是，以下所揭露的內容可提供多個用以實踐本發明之不同特點的實施例或範例。以下所述之特殊的元件範例與安排僅用以簡單扼要地闡述本發明之精神，並非用以限定本發明之範圍。此外，以下說明書可能在多個範例中重複使用相同的元件符號或文字。然而，重複使用的目的僅為了提供簡化並清楚的說明，並非用以限定多個以下所討論之實施例以及/或配置之間的關係。此外，以下說明書所述之一個特徵連接至、耦接至以及/或形成於另一特徵之上等的描述，實際可包含多個不同的實施例，包括該等特徵直接接觸，或者包含其它額外的特徵形成於該等特徵之間等等，使得該等特徵並非直接接觸。
第1圖係顯示根據本發明之一實施例所述之閘極驅動電路之方塊圖。如第1圖所示，閘極驅動電路100用以導通以及關斷開關元件10，其中開關元件10包括閘極端G、源極端S以及汲極端D。根據本發明之一實施例，開關元件10係為常閉電晶體。根據本發明之另一實施例，開關元件10係為常閉型氮化鎵場效電晶體。
閘極驅動電路100包括控制器110以及波形轉換電路120。由高電壓位準VH以及低電壓位準VL所供電之控制器110包括第一開關S1、第二開關S2以及第三開關S3。第一開關S1以及第二開關S2係為交替地導通以及關斷而於第一節點N1產生啟動脈衝以及關斷脈衝。當第一開關S1在閘極驅動電路100之啟動過程中第一次導通時，第三開關S3係為同時導通而將第二節點N2下拉至低電壓位準VL。控制器110係簡化為第一開關S1、第二開關S2以及第三開關S3，以利說明解釋。第三開關S3用以降低雜訊耦合，並將於下列段落中詳細說明。
如第1圖所示，波形轉換電路120包括第一電阻R1以及第一電容C1。第一電組R1係耦接於第一節點N1以及第二節點N2之間。第一電容C1係耦接於第一節點N1以及第二節點N2之間。第一電阻R1以及第一電容C1之用途將於下列段落中詳細說明。
根據本發明之一實施例，波形轉換電路120更包括電壓箝位單元UC。電壓箝位單元UC用以箝位儲存於第一電容C1之電容電壓VC以及開關元件10之閘極端G以及源極端S之間的跨壓VGS。根據本發明之一實施例，參考節點NR之低電壓位準VL等於接地位準。根據本發明之另一實施例，參考節點NR之低電壓位準VL可為其他電壓位準。
第2圖係顯示根據本發明之一實施例所述之閘極驅動電路之功能之示意圖。為了簡化說明，第2圖之描述將結合第1圖，以利詳細說明。
如第2圖所示，假定第1圖之第三開關S3予以省略。根據本發明之一實施例，當第一開關S1係為導通且第二開關S2係為不導通時，波形轉換電路120接收第一節點N1之高電壓位準VH。在沒有第三開關S3之情況下，電壓箝位單元UC箝位開關元件10之閘極端至源極端之跨壓VGS於第二電壓VP，第一電阻R1用以控制自高電壓位準VH經電壓箝位單元UC而流至參考節點NR之低電壓位準VL之電流。
過衝電壓VPO可由第一電容C1以及沿著控制信號SC經第一電容C1而至電壓箝位單元UC之路徑上的寄生電阻值所決定。根據本發明之一實施例，過衝電壓VPO係等於（或小於）高電壓位準VH，但高於第二電壓VP。根據本發明之一實施例，沒有第三開關S3之閘極端至源極端之跨壓VGS之過衝電壓VPO用以較快速地導通開關元件10，接著沒有第三開關S3之閘極端至源極端之跨壓VGS被箝位於第二電壓VP，使得開關元件10之導通損耗低至合理的程度。
根據本發明之另一實施例，當第一開關S1係為不導通且第二開關S2係為導通時，波形轉換電路120接收第一節點N1之低電壓位準VL。由於高電壓位準VH提供至第一節點N1時電容電壓VC已經儲存於第一電容C1，當低電壓位準VL施加至第一電容C1時，沒有第三開關S3之閘極端至源極端之跨壓VGS係為負電壓，使得沒有第三開關S3之閘極端至源極端之跨壓VGS因而箝位於電壓箝位單元UC之第一電壓VN。
同樣的，下衝電壓VNO也由第一電容C1以及自第二開關S2經第一電容C1而至電壓箝位單元UC之路徑上的寄生電阻所決定。根據本發明之一實施例，沒有第三開關S3之閘極端至源極端之跨壓VGS之下衝電壓VNO係用以將開關元件10較快速地關斷，隨後沒有第三開關S3之閘極端至源極端之跨壓VGS箝位於第一電壓VN，使得開關元件10之漏電損耗低至合理的程度。根據本發明之一實施例，低於參考節點NR之低電壓位準VL之第一電壓VN係用以避免開關元件10因雜訊耦合而誤導通。
然而，如第2圖所示，在閘極驅動電路100啟動時，沒有第三開關S3之閘極端至源極端之跨壓VGS係為正電壓，會導致雜訊耦合至閘極驅動電路100之周圍其他電路。
第三開關S3有助於降低雜訊耦合的問題。根據本發明之另一實施例，當第一開關S1於電路啟動時第一次導通時，第三開關S3同時導通。此時，具有第三開關S3之閘極端至源極端之跨壓VGS係等於低電壓位準VL。接著，當第二開關S2導通且第一開關S1以及第三開關S3係為不導通時，具有第三開關S3之波形轉換電路120所產生之閘極端至源極端跨壓VGS係為負電壓。由於在電路啟動時產生之閘極端至源極端之跨壓VGS係為負電壓，可防止雜訊耦合，使得閘極驅動電路100周圍之其他電路能夠正常操作。
根據本發明之一實施例，第一開關S1以及第三開關S3係為同時導通，第三開關S3之導通週期可等於（或大於）第一開關S1之導通週期。根據本發明之一實施例，第三開關S3僅於電路啟動時導通一次，隨後第三開關S3維持關斷狀態。
第3圖係顯示根據本發明之另一實施例所述之閘極驅動電路之功能之示意圖。如第3圖所示，第三開關S3之導通週期係超過第一開關S1之導通週期。然而，當第一開關S1在電路啟動時第一次導通的同時，第三開關S3也同時導通，具有第三開關S3之閘極端至源極端電壓VGS係與第2圖所示相同。根據本發明之一實施例，第三開關S3在電路啟動時導通一次，隨後便維持關斷狀態。
第4圖係顯示根據本發明之另一實施例所述之閘極驅動電路之功能之示意圖。在第一開關S1第一次導通後，第三開關S3在第二開關S2導通後才導通，並且第三開關S3在第一開關S1導通前關斷。如第4圖所示，當第三開關S3在第二開關S2已經導通後才導通時，具有第三開關S3之開關元件10之閘極端至源極端之跨壓VGS係等於低電壓位準VL。
第5圖係顯示根據本發明之另一實施例所述之閘極驅動電路之功能之示意圖。將第5圖與第4圖相比，第5圖之第三開關S3之第二導通週期D2超過第4圖之第一導通週期D1，使得第5圖之閘極端至源極端之跨壓VGS位於低電壓位準VL之持續時間大於第4圖之持續時間。然而，具有第三開關S3之閘極端至源極端之跨壓VGS之局部的負電壓也可將開關元件10完全關斷。
第6圖係顯示根據本發明之另一實施例所述之閘極驅動電路之功能之示意圖。如第6圖所示，第一開關S1之導通週期係超過第二開關S2之導通週期。在具有第三開關S3之閘極端至源極端之跨壓VGS之第一負電壓V1產生後，第一開關S1以及第三開關S3係為同時導通以及關斷。
第7圖係顯示根據本發明之另一實施例所述之閘極驅動電路之方塊圖。如第7圖所示，閘極驅動電路700包括控制器110以及波形轉換電路720。將波形轉換電路720與第1圖之波形轉換電路120相比，波形轉換電路720更包括第二電阻R2。第二電阻R2係耦接於第一節點N1以及第一電容C1之間。根據本發明之一實施例，第二電阻R2以及第一電容C1用以決定第2-6圖所示之過衝電壓VPO以及下衝電壓VNO。
第8圖係顯示根據本發明之另一實施例所述之閘極驅動電路之方塊圖。如第8圖所示，閘極驅動電路800包括控制器110以及波形轉換電路820。將波形轉換電路820與第1圖之波形轉換電路120相比，波形轉換電路820更包括第三電阻R3。第三電阻R3係耦接於第一節點N1以及控制器110之間。
根據本發明之一實施例，第一電阻R1以及第三電阻R3之總電阻值用以控制自高電壓位準VH經電壓箝位單元UC而流至低電壓位準VL之電流。此外，第三電阻R3以及第一電容C1係用以決定第2-6圖所示之過衝電壓VPO以及下衝電壓VNO。
第9圖係顯示根據本發明之另一實施例所述之閘極驅動電路之方塊圖。如第9圖所示，閘極驅動電路900包括控制器110以及波形轉換電路920。第一開關S1將高電壓位準VH供電至第一節點N1。第二開關S2將第二節點N2耦接至低電壓位準VL。第三開關S3將第三節點N3耦接至低電壓位準VL。第三節點N3係耦接至開關元件10之閘極端G。
波形轉換電路920包括第一電阻R1、第四電阻R4以及第一電容C1。第一電阻R1係耦接於第一節點N1以及第三節點N3之間。第四電組R4係耦接於第一節點N1以及第二節點N2之間。第一電容C1係耦接於第二節點N2以及第三節點N3之間。根據本發明之另一實施例，波形轉換電路920更包括電壓箝位單元UC。電壓箝位單元UC用以箝位儲存於第一電容C1之電容電壓VC以及開關元件10之閘極端G至源極端S之跨壓VGS。
當第一開關S1將高電壓位準VH提供至第一節點N1時，第一電阻R1之電阻值用以控制自高電壓位準VH經電壓箝位單元UC而流至低電壓位準VL之電流。此外，第2-6圖之過衝電壓VPO係由第四電阻R4以及第一電容C1所決定，第2-6圖之下衝電壓VNO係由第一電容C1以及自第二開關S2至電壓箝位單元UC路徑上之寄生電阻所決定。
第10圖係顯示根據本發明之另一實施例所述之閘極驅動電路之方塊圖。根據本發明之一實施例，波形轉換電路920可替換成波形轉換電路1020。如第10圖所示，第一節點N1係耦接至第一開關S1，第三節點N3係耦接至第三開關S3。將波形轉換電路1020與第9圖之波形轉換電路920相比，波形轉換電路1020更包括第五電阻R5。第五電阻R5係耦接於第二節點N2以及第二開關S2。根據本發明之另一實施例，波形轉換電路1020更包括電壓箝位單元UC。根據本發明之一實施例，第9圖之波形轉換電路920可替換成波形轉換電路1120。
當第一開關S1提供高電壓位準VH至第一節點N1時，第一電阻R1之電阻值用以控制自高電壓位準VH經電壓箝位單元UC而流至低電壓位準VL之電流。此外，第2-6圖之過衝電壓VPO係由第四電阻R4以及第一電容C1所決定，而第2-6圖之下衝電壓VNO係由第一電容C1以及第五電阻R5所決定。
第11圖係顯示根據本發明之另一實施例所述之波形轉換電路之方塊圖。根據本發明之一實施例，第9圖之波形轉換電路920可替換成波形轉換電路1120。如第11圖所示，第一節點N1係耦接至第一開關S1，第二節點N2係耦接至第二開關S2，第三節點N3係耦接至第三開關S3。波形轉換電路1120包括第一電阻R1、第六電阻R6以及第一電容C1。
第一電阻R1以及第一電容C1係耦接於第二節點N2以及第三節點N3之間。第六電阻R6係耦接於第一節點N1以及第二節點N2之間。根據本發明之另一實施例，波形轉換電路1120更包括電壓箝位單元UC。電壓箝位單元UC用以箝位儲存於第一電容C1之電容電壓VC以及開關元件10之閘極端G以及源極端S之跨壓VGS。
當第一開關S1將高電壓位準VH提供至第一節點N1時，第一電阻R1以及第六電阻R6之總電阻值用以控制自高電壓位準VH經電壓箝位單元UC而流至低電壓位準VL之電流。此外，第2-6圖之過衝電壓VPO係由第六電阻R6以及第一電容C1所決定，而第2-6圖之下衝電壓VNO係由第一電容C1以及自第二開關S2至電壓箝位單元UC之路徑上的寄生電阻所決定。
第12圖係顯示根據本發明之另一實施例所述之波形轉換電路之方塊圖。根據本發明之一實施例，第9圖之波形轉換電路920可替換為波形轉換電路1220。如第12圖所示，第一節點N1係耦接至第一開關S1，第二節點N2係耦接至第二開關S2，第三節點N3係耦接至第三開關S3。將波形轉換電路1220與第9圖之波形轉換電路920相比，波形轉換電路920之第四電阻R4可替換成第七電阻R7。第七電阻R7係耦接於第二節點N2以及第一節點N1之間，第一電容C1係耦接於第一節點N1以及第三節點N3之間。根據本發明之另一實施例，波形轉換電路1120更包括電壓箝位單元UC。根據本發明之一實施例，第9圖之波形轉換電路920可替換成波形轉換電路1220。
當第一開關S1將高電壓位準VH提供至第一節點N1，第一電阻R1之電阻值用以控制自高電壓位準VH經電壓箝位單元UC而流至低電壓位準VL之電流。此外，第2-6圖之過衝電壓VPO係由自控制信號SC經第一電容C1而至電壓箝位單元UC之路徑上的寄生電阻以及第一電容C1所決定，而第2-6圖所示之下衝電壓VNO係由第一電容C1以及第七電阻R7所決定。
第13圖係顯示根據本發明之一實施例所述之電壓箝位單元之方塊圖。如第13圖所示，電壓箝位單元UC包括第一齊納二極體Z1。第一齊納二極體Z1包括第一陽極端NA1以及第一陰極端NC1。當電流自第一陽極端NA1經第一齊納二極體Z1而流至第一陰極端NC1時，第一齊納二極體Z1之跨壓係為第一順向導通電壓VF1。根據本發明之一實施例，當電流自第一陰極端NC1經第一齊納二極體Z1而流至第一陽極端NA1時，第一齊納二極體Z1之跨壓係為第一逆向崩潰電壓VR1。
根據本發明之一實施例，當第1圖之波形轉換電路120於第一節點N1接收高電壓位準VH且第三開關S3係為不導通時，第二節點N2最終箝位於第一齊納二極體Z1之第一逆向崩潰電壓VR1。根據本發明之另一實施例，當波形轉換電路120於第一節點N1接收低電壓位準VL且第三開關S3係為不導通時，開關元件10之閘極端G係箝位於低電壓位準VL減去第一齊納二極體Z1之第一順向導通電壓VF1之電壓。
根據本發明之一實施例，第一順向導通電壓VF1係為0.7V，第一逆向崩潰電壓VR1係為6V，高電壓位準VH係為12V，低電壓位準VL係為0V。當第一節點N1之電壓係為12V時，開關元件10之閘極端至源極端之跨壓VGS係箝位於6V；當第一節點N1之電壓係為0V時，閘極端至源極端之跨壓VGS係為-0.7V。因此，當開關元件10係為常閉型氮化鎵場效電晶體時，由於閘極端至源極端之跨壓VGS係為6V，使得開關元件10之導通電阻能夠保持在較低的狀態，當閘極端至源極端之跨壓VGS係為-0.7V時，開關元件10可被完全關斷。
第14圖係顯示根據本發明之另一實施例所述之電壓箝位單元之方塊圖。將第14圖之電壓箝位單元UC與第13圖之電壓箝位單元UC相比，第二齊納二極體Z2之第二陽極端NA2係耦接至第二節點N2，低電壓位準VL係施加至第二齊納二極體Z2之第二陰極端NC2。根據本發明之一實施例，當第1圖之波形轉換電路120於第一節點N1接收高電壓位準VH時，閘極端至源極端之跨壓VGS係由第二齊納二極體Z2之第二順向導通電壓VF2所決定。根據本發明之另一實施例，當第1圖之波形轉換電路120於第一節點N1接收到低電壓位準VL時，開關元件10之閘極端G最終箝位於低電壓位準VL減去第二齊納二極體Z2之第二逆向崩潰電壓VR2之電壓。
第15圖係顯示根據本發明之另一實施例所述之電壓箝位單元之方塊圖。如第15圖所示，電壓箝位單元UC包括第三齊納二極體Z3以及第四齊納二極體Z4。第三齊納二極體Z3之第三陽極端NA3係耦接至第四齊納二極體Z4之第四陽極端NA4，第三陰極端NC3係耦接至開關元件10之閘極端G，第四陰極端NC4係耦接至開關元件10之源極端S。
根據本發明之一實施例，當第1圖之波形轉換電路120於第一節點N1接收高電壓位準VH時，閘極端至源極端之跨壓VGS係箝位於第三齊納二極體Z3之第三逆向崩潰電壓VR3以及第四齊納二極體Z4之第四順向導通電壓VF4之總和。根據本發明之另一實施例，當第1圖之波形轉換電路120於第一節點N1接收低電壓位準VL時，開關元件10之閘極端G箝位於低電壓位準VL減去第三齊納二極體Z3之第三順向導通電壓VF3以及第四齊納二極體Z4之第四逆向崩潰電壓VR4之總和的電壓。
第16圖係顯示根據本發明之另一實施例所述之電壓箝位單元之方塊圖。如第16圖所示，電壓箝位單元UC包括第五二極體D5，其中第五二極體D5包括第五陽極端NA5、第五陰極端NC5以及第五順向導通電壓VF5。第五陽極端NA5係耦接至開關元件10之閘極端G，第五陰極端NC5係耦接至開關元件10之源極端S。根據本發明之一實施例，當第1圖之波形轉換電路120於第一節點N1接收高電壓位準VH時，開關元件10之閘極端至源極端之跨壓VGS係由第五二極體D5之第五順向導通電壓VF5所決定。
根據本發明之另一實施例，當第1圖之波形轉換電路120於第一節點N1接收低電壓位準VL時，由於第五二極體D5因反向偏壓而為開路狀態，閘極端至源極端之跨壓VGS係等於儲存於第一電容C1之電容電壓VC。此外，電容電壓VC係等於高電壓位準VH減去第五順向導通電壓VF5。
第17圖係顯示根據本發明之另一實施例所述之電壓箝位單元之方塊圖。如第17圖所示，電壓箝位單元UC包括第六二極體D6以及第七二極體D7，其中第六二極體D6包括第六陽極端NA6、第六陰極端NC6以及第六順向導通電壓VF6，第七二極體D7包括第七陽極端NA7、第七陰極端NC7以及第七順向導通電壓VF7第六陽極端NA6以及第七陰極端NC7係耦接至開關元件10之源極端S，第六陰極端NC6以及第七陽極端NA7係耦接至開關元件10之閘極端G。
根據本發明之一實施例，當第1圖之波形轉換電路120於第一節點N1接收高電壓位準VH時，閘極端至源極端之跨壓VGS係由第七二極體D7之第七順向導通電壓VF7所決定。跟劇本ㄈ明知另一實施例，當第1圖之波形轉換電路120於第一節點N1接收低電壓位準VL時，開關元件10之閘極端G係箝位於低電壓位準VL減去第六順向導通電壓VF6之電壓。
第18圖係顯示根據本發明之另一實施例所述之電壓箝位單元之方塊圖。如第18圖所示，電壓箝位單元UC包括第八二極體D8以及第九齊納二極體Z9，其中第八二極體D8包括第八順向導通電壓VF8，第九齊納二極體Z9包括第九逆向崩潰電壓VR9。第八二極體D8之第八陽極端NA8係耦接至開關元件10之閘極端G。第八二極體D8之第八陰極端NC8係耦接至第九齊納二極體Z9之第九陰極端NC9，第九陽極端NA9係耦接至開關元件10之源極端S。
根據本發明之一實施例，當第1圖之波形轉換電路120於第一節點N1接收高電壓位準VH時，閘極端至源極端之跨壓VGS被箝位於第八二極體D8之第八順向導通電壓VF8以及第九齊納二極體Z9之第九逆向崩潰電壓VR9之總和之箝位電壓。因此，第一電容C1儲存之電容電壓VC等於高電壓位準VH減去該箝位電壓。根據本發明之另一實施例，當第1圖之波形轉換電路120於第一節點N1接收低電壓位準VL時，由於第八二極體D8在逆向偏壓時係為開路狀態，故閘極端至源極端之跨壓VGS係等於儲存於第一電容C1之電容電壓VC。此外，電容電壓VC等於高電壓位準VH減去第八二極體D8之第八順向導通電壓VF8以及第九齊納二極體Z9之第九逆向崩潰電壓VR9之總和。
第19圖係顯示根據本發明之另一實施例所述之電壓箝位單元之方塊圖。如第19圖所示，電壓箝位單元UC包括第十齊納二極體Z10以及第十一二極體D11。第十齊納二極體Z10之第十陽極端NA10係耦接至開關元件10之閘極端G。第十陰極端NC10係耦接至第十一二極體D11之第十一陰極端NC11，第十一陽極端NA11係耦接至開關元件10之源極端S。
根據本發明之一實施例，當第1圖之波形轉換電路120於第一節點N1接收高電壓位準VH時，由於第十一二極體D11在反向偏壓時係為開路狀態，故閘極端至源極端之跨壓VGS係等於高電壓位準VH。根據本發明之另一實施例，當第1圖之波形轉換電路120於第一節點N1接收低電壓位準VL時，開關元件10之閘極端G箝位於低電壓位準VL減去第十齊納二極體Z10之第十逆向崩潰電壓VR10以及第十一二極體D11之第十一順向導通電壓VF11之總和的電壓。
根據本發明之一些實施例，第1、7-12圖之電壓箝位單元UC可利用第13-19圖之電壓箝位單元UC來實現。根據本發明之一些實施例，第13-19圖之波形轉換電路120之操作可基於第三開關S3係為不導通狀態而進行描述。當第三開關S3係為導通狀態時，閘極端至源極端之跨壓VGS係為低電壓狀態VL，使得開關元件10係為不導通。
本發明在此提出用以驅動開關元件之閘極驅動電路。將閘極驅動電路加入第三開關後，可防止閘極驅動電路在啟動過程中耦合來自閘極驅動電路周圍的其他電路之雜訊，使得開關元件得以正確的被驅動。
雖然本揭露的實施例及其優點已揭露如上，但應該瞭解的是，任何所屬技術領域中具有通常知識者，在不脫離本揭露之精神和範圍內，當可作更動、替代與潤飾。此外，本揭露之保護範圍並未侷限於說明書內所述特定實施例中的製程、機器、製造、物質組成、裝置、方法及步驟，任何所屬技術領域中具有通常知識者可從本揭露一些實施例之揭示內容中理解現行或未來所發展出的製程、機器、製造、物質組成、裝置、方法及步驟，只要可以在此處所述實施例中實施大抵相同功能或獲得大抵相同結果皆可根據本揭露一些實施例使用。因此，本揭露之保護範圍包括上述製程、機器、製造、物質組成、裝置、方法及步驟。另外，每一申請專利範圍構成個別的實施例，且本揭露之保護範圍也包括各個申請專利範圍及實施例的組合。
100,700,800,900:閘極驅動電路 110:控制器 120,720,820,920,1020,1120,1220:波形轉換電路 10:開關元件 G:閘極端 S:源極端 D:汲極端 VH:高電壓位準 VL:低電壓位準 S1:第一開關 S2:第二開關 S3:第三開關 N1:第一節點 N2:第二節點 N3:第三節點 R1:第一電阻 C1:第一電容 UC:電壓箝位單元 VC:電容電壓 VGS:跨壓 NR:參考節點 VN:第一電壓 VNO:下衝電壓 VP:第二電壓 VPO:過衝電壓 D1:第一導通週期 D2:第二導通週期 V1:第一負電壓 R2:第二電阻 R3:第三電阻 R4:第四電阻 R5:第五電阻 R6:第六電阻 R7:第七電阻 Z1:第一齊納二極體 Z2:第二齊納二極體 Z3:第三齊納二極體 Z4:第四齊納二極體 D5:第五二極體 D6:第六二極體 D7:第七二極體 D8:第八二極體 Z9:第九齊納二極體 Z10:第十齊納二極體 D11:第十一二極體 NA1:第一陽極端 NC1:第一陰極端 NA2:第二陽極端 NC2:第二陰極端 NA3:第三陽極端 NC3:第三陰極端 NA4:第四陽極端 NC4:第四陰極端 NA5:第五陽極端 NC5:第五陰極端 NA6:第六陽極端 NC6:第六陰極端 NA7:第七陽極端 NC7:第七陰極端 NA8:第八陽極端 NC8:第八陰極端 NC9:第九陰極端 NA9:第九陽極端 NA10:第十陽極端 NC10:第十陰極端 NC11:第十一陰極端 NA11:第十一陽極端 VF1:第一順向導通電壓 VR1:第一逆向崩潰電壓 VF2:第二順向導通電壓 VR2:第二逆向崩潰電壓 VF3:第三順向導通電壓 VR3:第三逆向崩潰電壓 VF4:第四順向導通電壓 VR4:第四逆向崩潰電壓 VF5:第五順向導通電壓 VF6:第六順向導通電壓 VF7:第七順向導通電壓 VF8:第八順向導通電壓 VR9:第九逆向崩潰電壓 VR10:第十逆向崩潰電壓 VF11:第十一順向導通電壓
第1圖根據本發明之一實施例所述之閘極驅動電路之方塊圖； 第2圖根據本發明之一實施例所述之閘極驅動電路之功能之示意圖； 第3圖根據本發明之另一實施例所述之閘極驅動電路之功能之示意圖； 第4圖根據本發明之另一實施例所述之閘極驅動電路之功能之示意圖； 第5圖根據本發明之另一實施例所述之閘極驅動電路之功能之示意圖； 第6圖根據本發明之另一實施例所述之閘極驅動電路之功能之示意圖； 第7圖根據本發明之另一實施例所述之閘極驅動電路之方塊圖； 第8圖根據本發明之另一實施例所述之閘極驅動電路之方塊圖； 第9圖根據本發明之另一實施例所述之閘極驅動電路之方塊圖； 第10圖根據本發明之另一實施例所述之閘極驅動電路之方塊圖； 第11圖根據本發明之另一實施例所述之波形轉換電路之方塊圖； 第12圖根據本發明之另一實施例所述之波形轉換電路之方塊圖； 第13圖根據本發明之一實施例所述之電壓箝位單元之方塊圖； 第14圖根據本發明之另一實施例所述之電壓箝位單元之方塊圖； 第15圖根據本發明之另一實施例所述之電壓箝位單元之方塊圖； 第16圖根據本發明之另一實施例所述之電壓箝位單元之方塊圖； 第17圖根據本發明之另一實施例所述之電壓箝位單元之方塊圖； 第18圖根據本發明之另一實施例所述之電壓箝位單元之方塊圖；以及 第19圖根據本發明之另一實施例所述之電壓箝位單元之方塊圖。
100:閘極驅動電路
110:控制器
120:波形轉換電路
10:開關元件
G:閘極端
S:源極端
D:汲極端
VH:高電壓位準
VL:低電壓位準
S1:第一開關
S2:第二開關
S3:第三開關
N1:第一節點
N2:第二節點
R1:第一電阻
C1:第一電容
UC:電壓箝位單元
VC:電容電壓
VGS:跨壓
NR:參考節點

Claims (27)

  1. 一種閘極驅動電路，用以導通以及關斷一開關元件，其中上述開關元件包括一閘極端、一汲極端以及耦接至一參考節點之一源極端，其中所述閘極驅動電路包括： 一控制器，包括： 一第一開關，將一高電壓位準供電至一第一節點； 一第二開關，將所述低節點耦接至所述參考節點之一低電壓位準；以及 一第三開關，將一第二節點耦接至所述低電壓位準，其中所述第二節點係耦接至所述閘極端，其中當所述第一開關在啟動過程中第一次導通時，所述第三開關係為同時導通；以及 一波形轉換電路，包括： 一第一電阻，耦接於所述第一節點以及所述第二節點之間；以及 一第一電容，耦接於所述第一節點以及所述第二節點之間。
  2. 如請求項1所述之閘極驅動電路，其中在所述第一開關第一次導通之後，所述第三開關係導通於所述第二開關導通之後，並且所述第三開關係關斷於所述第一開關導通之前。
  3. 如請求項1所述之閘極驅動電路，其中在所述第一開關第一次導通之後，所述第一開關以及所述第三開關係同時導通。
  4. 如請求項1所述之閘極驅動電路，其中在所述第一開關第一次導通之後，所述第三開關持續關斷。
  5. 如請求項1所述之閘極驅動電路，其中所述波形轉換電路更包括： 一第二電阻，耦接於所述第一電容以及所述第一節點之間。
  6. 如請求項1所述之閘極驅動電路，其中所述波形轉換電路更包括： 一第三電阻，耦接於所述第一節點以及所述控制器之間。
  7. 如請求項1所述之閘極驅動電路，其中上述第一開關以及上述第二開關係為交替地導通以及不導通，用以交替地提供上述高電壓位準以及上述低電壓位準至上述第一節點，其中上述波形轉換電路將上述低電壓位準轉換成上述第二節點之一第一電壓，且將上述高電壓位準轉換成所述第二節點之一第二電壓。
  8. 如請求項7所述之閘極驅動電路，其中波形轉換電路更包括： 一電壓箝位單元，耦接於所述開關元件之所述閘極端以及所述源極端之間，且用以箝位所述第二電壓。
  9. 一種閘極驅動電路，用以導通以及關斷一開關元件，其中所述開關元件包括一閘極端、一汲極端以及耦接至一參考節點之一源極端，其中所述閘極驅動電路包括： 一控制器，包括： 一第一開關，將一高電壓位準供電至一第一節點； 一第二開關，將一第二節點耦接至所述參考節點之一低電壓位準；以及 一第三開關，將一第三節點耦接至所述低電壓位準，其中所述第三節點係耦接至所述閘極端，其中當所述第一開關在啟動過程中第一次導通時，所述第三開關係為同時導通；以及 一波形轉換電路，包括： 一第一電阻，耦接於所述第一節點以及所述第三節點之間； 一第四電阻，耦接於所述第一節點以及所述第二節點之間；以及 一第一電容，耦接於所述第二節點以及所述第三節點之間。
  10. 如請求項9所述之閘極驅動電路，其中在所述第一開關第一次導通之後，所述第三開關係導通於所述第二開關導通之後，並且所述第三開關係關斷於所述第一開關導通之前。
  11. 如請求項9所述之閘極驅動電路，其中在所述第一開關第一次導通之後，所述第一開關以及所述第三開關係同時導通。
  12. 如請求項9所述之閘極驅動電路，其中在所述第一開關第一次導通之後，所述第三開關持續關斷。
  13. 如請求項9所述之閘極驅動電路，其中所述波形轉換電路更包括： 一第五電阻，耦接於所述第二開關以及所述第二節點之間。
  14. 如請求項9所述之閘極驅動電路，其中所述第一開關以及所述第二開關係為交替地導通以及不導通，用以交替地提供所述高電壓位準以及所述低電壓位準，其中所述波形轉換電路將所述低電壓位準轉換成所述第三節點之一第一電壓，且將所述高電壓位準轉換成所述第三節點之一第二電壓。
  15. 如請求項14所述之閘極驅動電路，其中波形轉換電路更包括： 一電壓箝位單元，耦接於所述開關元件之所述閘極端以及所述源極端之間，且用以箝位所述第二電壓。
  16. 一種閘極驅動電路，用以導通以及關斷一開關元件，其中所述開關元件包括一閘極端、一汲極端以及耦接至一參考節點之一源極端，其中所述閘極驅動電路包括： 一控制器，包括： 一第一開關，將一高電壓位準供電至一第一節點； 一第二開關，將一第二節點耦接至所述參考節點之一低電壓位準；以及 一第三開關，將一第三節點耦接至所述低電壓位準，其中所述第三節點係耦接至所述閘極端，其中當所述第一開關在啟動過程中第一次導通時，所述第三開關係為同時導通；以及 一波形轉換電路，包括： 一第一電阻，耦接於所述第二節點以及所述第三節點之間； 一第六電阻，耦接於所述第一節點以及所述第二節點之間；以及 一第一電容，耦接於所述第二節點以及所述第三節點之間。
  17. 如請求項16所述之閘極驅動電路，其中在所述第一開關第一次導通之後，所述第三開關係導通於所述第二開關導通之後，並且所述第三開關係關斷於所述第一開關導通之前。
  18. 如請求項16所述之閘極驅動電路，其中在所述第一開關第一次導通之後，所述第一開關以及所述第三開關係同時導通。
  19. 如請求項16所述之閘極驅動電路，其中在所述第一開關第一次導通之後，所述第三開關持續關斷。
  20. 如請求項16所述之閘極驅動電路，其中所述第一開關以及所述第二開關係為交替地導通以及不導通，用以交替地提供所述高電壓位準以及所述低電壓位準，其中所述波形轉換電路將所述低電壓位準轉換成所述第三節點之一第一電壓，且將所述高電壓位準轉換成所述第三節點之一第二電壓。
  21. 如請求項20所述之閘極驅動電路，其中波形轉換電路更包括： 一電壓箝位單元，耦接於所述開關元件之所述閘極端以及所述源極端之間，且用以箝位所述第二電壓。
  22. 一種閘極驅動電路，用以導通以及關斷一開關元件，其中所述開關元件包括一閘極端、一汲極端以及耦接至一參考節點之一源極端，其中所述閘極驅動電路包括： 一控制器，包括： 一第一開關，將一高電壓位準供電至一第一節點； 一第二開關，將一第二節點耦接至所述參考節點之一低電壓位準；以及 一第三開關，將一第三節點耦接至所述低電壓位準，其中所述第三節點係耦接至所述閘極端，其中當所述第一開關在啟動過程中第一次導通時，所述第三開關係為同時導通；以及 一波形轉換電路，包括： 一第一電阻，耦接於所述第一節點以及所述第三節點之間； 一第七電阻，耦接於所述第一節點以及所述第二節點之間；以及 一第一電容，耦接於所述第一節點以及所述第三節點之間。
  23. 如請求項22所述之閘極驅動電路，其中在所述第一開關第一次導通之後，所述第三開關係導通於所述第二開關導通之後，並且所述第三開關係關斷於所述第一開關導通之前。
  24. 如請求項22所述之閘極驅動電路，其中在所述第一開關第一次導通之後，所述第一開關以及所述第三開關係同時導通。
  25. 如請求項22所述之閘極驅動電路，其中在所述第一開關第一次導通之後，所述第三開關持續關斷。
  26. 如請求項22所述之閘極驅動電路，其中所述第一開關以及所述第二開關係為交替地導通以及不導通，用以交替地提供所述高電壓位準以及所述低電壓位準，其中所述波形轉換電路將所述低電壓位準轉換成所述第三節點之一第一電壓，且將所述高電壓位準轉換成所述第三節點之一第二電壓。
  27. 如請求項26所述之閘極驅動電路，其中波形轉換電路更包括： 一電壓箝位單元，耦接於所述開關元件之所述閘極端以及所述源極端之間，且用以箝位所述第二電壓。
TW110102409A 2020-01-22 2021-01-22 閘極驅動電路 TWI754522B (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US202062964381P 2020-01-22 2020-01-22
US62/964,381 2020-01-22
US17/148,012 US11463082B2 (en) 2020-01-22 2021-01-13 Waveform conversion circuit for gate-driving circuit
US17/148,012 2021-01-13

Publications (2)

Publication Number Publication Date
TW202130104A TW202130104A (zh) 2021-08-01
TWI754522B true TWI754522B (zh) 2022-02-01

Family

ID=76857308

Family Applications (3)

Application Number Title Priority Date Filing Date
TW110102557A TWI754524B (zh) 2020-01-22 2021-01-22 閘極驅動電路以及電力電路
TW110102407A TWI771876B (zh) 2020-01-22 2021-01-22 過電流保護電路以及電力電路
TW110102409A TWI754522B (zh) 2020-01-22 2021-01-22 閘極驅動電路

Family Applications Before (2)

Application Number Title Priority Date Filing Date
TW110102557A TWI754524B (zh) 2020-01-22 2021-01-22 閘極驅動電路以及電力電路
TW110102407A TWI771876B (zh) 2020-01-22 2021-01-22 過電流保護電路以及電力電路

Country Status (3)

Country Link
US (3) US11463082B2 (zh)
CN (3) CN113162591B (zh)
TW (3) TWI754524B (zh)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11336279B2 (en) * 2017-07-14 2022-05-17 Cambridge Enterprise Limited Power semiconductor device with a series connection of two devices
US11257811B2 (en) 2017-07-14 2022-02-22 Cambridge Enterprise Limited Power semiconductor device with an auxiliary gate structure
GB2564482B (en) 2017-07-14 2021-02-10 Cambridge Entpr Ltd A power semiconductor device with a double gate structure
US11955478B2 (en) * 2019-05-07 2024-04-09 Cambridge Gan Devices Limited Power semiconductor device with an auxiliary gate structure
TWI802096B (zh) * 2021-11-23 2023-05-11 新唐科技股份有限公司 電晶體元件

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW201338364A (zh) * 2012-03-07 2013-09-16 Holtek Semiconductor Inc 具電壓箝位功能的閘極驅動電路
TW201421876A (zh) * 2012-11-26 2014-06-01 System General Corp 離線式功率轉換器之具有充電泵浦電路的電晶體閘極驅動器
TW201803271A (zh) * 2016-07-06 2018-01-16 台達電子工業股份有限公司 波形轉換電路以及閘極驅動電路
TW201826251A (zh) * 2017-01-03 2018-07-16 昂寶電子（上海）有限公司 一種實現閘極驅動電路的系統和方法
US20180316345A1 (en) * 2017-04-26 2018-11-01 Qualcomm Incorporated Fast transient high-side gate driving circuit

Family Cites Families (35)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02266712A (ja) * 1989-04-07 1990-10-31 Fuji Electric Co Ltd 半導体装置
JP3238826B2 (ja) * 1994-04-13 2001-12-17 富士通株式会社 出力回路
JP3067687B2 (ja) * 1997-05-08 2000-07-17 富士電機株式会社 Ｉｇｂｔ駆動回路
US6614288B1 (en) * 1998-05-20 2003-09-02 Astec International Limited Adaptive drive circuit for zero-voltage and low-voltage switches
US6717785B2 (en) * 2000-03-31 2004-04-06 Denso Corporation Semiconductor switching element driving circuit
US6366124B1 (en) * 2001-05-16 2002-04-02 Pericom Semiconductor Corp. BiDirectional active voltage translator with bootstrap switches for mixed-supply VLSI
US7991302B2 (en) * 2002-12-11 2011-08-02 Intel Corporation Method and apparatus for optical signaling
JP3748262B2 (ja) 2003-06-24 2006-02-22 ローム株式会社 スイッチング型直流−直流コンバータ
CN1797885A (zh) * 2004-12-24 2006-07-05 鸿富锦精密工业（深圳）有限公司 防止芯片误动作电路
TWI269264B (en) * 2005-12-30 2006-12-21 Richtek Technology Corp Power circuit of panel gate driving circuit of TFT LCD
US7893676B2 (en) * 2006-07-20 2011-02-22 Enpirion, Inc. Driver for switch and a method of driving the same
US7982444B2 (en) * 2007-12-10 2011-07-19 Infineon Technologies Ag Systems and methods for driving a transistor
JP2010051165A (ja) * 2008-07-24 2010-03-04 Panasonic Corp 半導体装置のゲート駆動回路及びそれを用いた電力変換装置
CN201311602Y (zh) * 2008-11-26 2009-09-16 深圳Tcl新技术有限公司 一种带温度控制功能的监视器
JP5571594B2 (ja) * 2011-01-27 2014-08-13 コーセル株式会社 スイッチング電源装置
JP2012227845A (ja) * 2011-04-21 2012-11-15 Shunzo Oshima 過電流保護電源装置
JP2013013044A (ja) * 2011-05-31 2013-01-17 Sanken Electric Co Ltd ゲートドライブ回路
JP5488550B2 (ja) * 2011-08-19 2014-05-14 株式会社安川電機 ゲート駆動回路および電力変換装置
US9360507B2 (en) 2011-12-19 2016-06-07 Tyco Safety Products Canada Ltd. Displacement tamper sensor and method
WO2013125366A1 (ja) * 2012-02-24 2013-08-29 三菱電機株式会社 電力用スイッチング回路
CN102820764A (zh) * 2012-09-11 2012-12-12 成都芯源***有限公司 控制电路、开关变换器及其控制方法
CN202978247U (zh) * 2012-11-26 2013-06-05 富鼎先进电子股份有限公司 过电流保护电路
US9268350B2 (en) * 2013-08-08 2016-02-23 Texas Instruments Incorporated Power management apparatus with rapid short response and full load recovery
US9479073B2 (en) * 2013-11-12 2016-10-25 Futurewei Technologies, Inc. Gate drive apparatus for resonant converters
JP6398411B2 (ja) * 2014-07-17 2018-10-03 富士電機株式会社 半導体装置および電力変換装置
CN105811759B (zh) * 2014-12-29 2019-04-02 登丰微电子股份有限公司 电源供应装置
US9755639B2 (en) * 2015-03-02 2017-09-05 Infineon Technologies Austria Ag Device and method for an electronic circuit having a driver and rectifier
WO2017190652A1 (en) * 2016-05-04 2017-11-09 The Hong Kong University Of Science And Technology Power device with integrated gate driver
US10826484B2 (en) * 2016-07-06 2020-11-03 Delta Electronics, Inc. Waveform conversion circuit for gate driver
US10826479B2 (en) * 2016-07-06 2020-11-03 Delta Electronics, Inc. Waveform conversion circuit for gate driver
US9960692B2 (en) * 2016-09-30 2018-05-01 Stmicroelectronics S.R.L. Driver for a power field-effect transistor with a programmable drive voltage, and related systems and methods
US10608629B2 (en) * 2016-12-30 2020-03-31 Delta Electronics, Inc. Driving circuit of a power circuit
US9906221B1 (en) * 2016-12-30 2018-02-27 Delta Electronics, Inc. Driving circuit of a power circuit
CN110011522A (zh) * 2018-01-05 2019-07-12 台达电子工业股份有限公司 波形转换电路以及栅极驱动电路
TWI678605B (zh) 2018-12-21 2019-12-01 宏碁股份有限公司 電源適配器

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW201338364A (zh) * 2012-03-07 2013-09-16 Holtek Semiconductor Inc 具電壓箝位功能的閘極驅動電路
TW201421876A (zh) * 2012-11-26 2014-06-01 System General Corp 離線式功率轉換器之具有充電泵浦電路的電晶體閘極驅動器
TW201803271A (zh) * 2016-07-06 2018-01-16 台達電子工業股份有限公司 波形轉換電路以及閘極驅動電路
TW201826251A (zh) * 2017-01-03 2018-07-16 昂寶電子（上海）有限公司 一種實現閘極驅動電路的系統和方法
US20180316345A1 (en) * 2017-04-26 2018-11-01 Qualcomm Incorporated Fast transient high-side gate driving circuit

Also Published As

Publication number Publication date
US20210226623A1 (en) 2021-07-22
US20210226443A1 (en) 2021-07-22
CN113241747A (zh) 2021-08-10
TWI754524B (zh) 2022-02-01
CN113162592A (zh) 2021-07-23
US11463082B2 (en) 2022-10-04
US11456737B2 (en) 2022-09-27
CN113162591B (zh) 2024-02-27
TW202130105A (zh) 2021-08-01
TW202130104A (zh) 2021-08-01
TWI771876B (zh) 2022-07-21
TW202130083A (zh) 2021-08-01
US11356088B2 (en) 2022-06-07
CN113162591A (zh) 2021-07-23
US20210226621A1 (en) 2021-07-22

Similar Documents

Publication Publication Date Title
TWI754522B (zh) 閘極驅動電路
TWI633754B (zh) 波形轉換電路以及閘極驅動電路
TWI686040B (zh) 波形轉換電路以及閘極驅動電路
JP5200140B2 (ja) ドライバ回路
US10924105B2 (en) Waveform conversion circuit for gate driver
JP2012169906A (ja) 半導体スイッチング素子の駆動回路
US9490800B2 (en) Control circuit of semiconductor switching element
JP2009207077A (ja) 半導体集積回路装置
JP2009044304A (ja) 半導体素子制御装置
JP5331087B2 (ja) ドライバ回路、及び、インバータ回路
US20120212262A1 (en) Driver Circuit for a Semiconductor Power Switch
WO2014128942A1 (ja) 半導体素子の駆動装置
TWI702798B (zh) 波形轉換電路以及閘極驅動電路
TWI397044B (zh) 背光模組控制系統及其控制方法
TW202115913A (zh) 閘極驅動電路
JP4821394B2 (ja) 半導体素子駆動回路
JP6865348B2 (ja) 絶縁ゲート型半導体素子駆動装置及び絶縁ゲート型半導体素子駆動システム
JP7285102B2 (ja) ハイサイドトランジスタの駆動回路、それを用いたｄｃ／ｄｃコンバータの制御回路、ｄｃ／ｄｃコンバータ
JP2017093021A (ja) 上アーム側スイッチング素子駆動回路
TW202345510A (zh) 用於二總線系統的橋式整流電路及其控制器
TWM628791U (zh) 全電壓線性led驅動電路結構
TW202005476A (zh) 具有開關控制電路之發光二極體驅動裝置