CN113162591B - 栅极驱动电路 - Google Patents

栅极驱动电路 Download PDF

Info

Publication number
CN113162591B
CN113162591B CN202110087201.XA CN202110087201A CN113162591B CN 113162591 B CN113162591 B CN 113162591B CN 202110087201 A CN202110087201 A CN 202110087201A CN 113162591 B CN113162591 B CN 113162591B
Authority
CN
China
Prior art keywords
switch
node
voltage
turned
coupled
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202110087201.XA
Other languages
English (en)
Other versions
CN113162591A (zh
Inventor
庄博钦
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Anchorage Semiconductor Co ltd
Original Assignee
Anchorage Semiconductor Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Anchorage Semiconductor Co ltd filed Critical Anchorage Semiconductor Co ltd
Publication of CN113162591A publication Critical patent/CN113162591A/zh
Application granted granted Critical
Publication of CN113162591B publication Critical patent/CN113162591B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/16—Modifications for eliminating interference voltages or currents
    • H03K17/161—Modifications for eliminating interference voltages or currents in field-effect transistor switches
    • H03K17/165—Modifications for eliminating interference voltages or currents in field-effect transistor switches by feedback from the output circuit to the control circuit
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00—Details of apparatus for conversion
    • H02M1/32—Means for protecting converters other than automatic disconnection
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02H—EMERGENCY PROTECTIVE CIRCUIT ARRANGEMENTS
    • H02H9/00—Emergency protective circuit arrangements for limiting excess current or voltage without disconnection
    • H02H9/02—Emergency protective circuit arrangements for limiting excess current or voltage without disconnection responsive to excess current
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02H—EMERGENCY PROTECTIVE CIRCUIT ARRANGEMENTS
    • H02H1/00—Details of emergency protective circuit arrangements
    • H02H1/0007—Details of emergency protective circuit arrangements concerning the detecting means
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02H—EMERGENCY PROTECTIVE CIRCUIT ARRANGEMENTS
    • H02H3/00—Emergency protective circuit arrangements for automatic disconnection directly responsive to an undesired change from normal electric working condition with or without subsequent reconnection ; integrated protection
    • H02H3/08—Emergency protective circuit arrangements for automatic disconnection directly responsive to an undesired change from normal electric working condition with or without subsequent reconnection ; integrated protection responsive to excess current
    • H02H3/087—Emergency protective circuit arrangements for automatic disconnection directly responsive to an undesired change from normal electric working condition with or without subsequent reconnection ; integrated protection responsive to excess current for dc applications
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02H—EMERGENCY PROTECTIVE CIRCUIT ARRANGEMENTS
    • H02H7/00—Emergency protective circuit arrangements specially adapted for specific types of electric machines or apparatus or for sectionalised protection of cable or line systems, and effecting automatic switching in the event of an undesired change from normal working conditions
    • H02H7/22—Emergency protective circuit arrangements specially adapted for specific types of electric machines or apparatus or for sectionalised protection of cable or line systems, and effecting automatic switching in the event of an undesired change from normal working conditions for distribution gear, e.g. bus-bar systems; for switching devices
    • H02H7/222—Emergency protective circuit arrangements specially adapted for specific types of electric machines or apparatus or for sectionalised protection of cable or line systems, and effecting automatic switching in the event of an undesired change from normal working conditions for distribution gear, e.g. bus-bar systems; for switching devices for switches
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02H—EMERGENCY PROTECTIVE CIRCUIT ARRANGEMENTS
    • H02H9/00—Emergency protective circuit arrangements for limiting excess current or voltage without disconnection
    • H02H9/02—Emergency protective circuit arrangements for limiting excess current or voltage without disconnection responsive to excess current
    • H02H9/025—Current limitation using field effect transistors
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00—Details of apparatus for conversion
    • H02M1/08—Circuits specially adapted for the generation of control voltages for semiconductor devices incorporated in static converters
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/08—Modifications for protecting switching circuit against overcurrent or overvoltage
    • H03K17/082—Modifications for protecting switching circuit against overcurrent or overvoltage by feedback from the output to the control circuit
    • H03K17/0822—Modifications for protecting switching circuit against overcurrent or overvoltage by feedback from the output to the control circuit in field-effect transistor switches
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
    • H03K17/56—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices
    • H03K17/687—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
    • H03K3/01—Details
    • H03K3/012—Modifications of generator to improve response time or to decrease power consumption
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K2217/00—Indexing scheme related to electronic switching or gating, i.e. not by contact-making or -breaking covered by H03K17/00
    • H03K2217/0036—Means reducing energy consumption

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Power Conversion In General (AREA)
  • Electronic Switches (AREA)
  • Dc-Dc Converters (AREA)
  • Protection Of Static Devices (AREA)
  • Amplifiers (AREA)

Abstract

本发明提出一种栅极驱动电路，用以导通以及关断包括栅极端、漏极端以及耦接至参考节点的源极端的开关元件。栅极驱动电路包括控制器以及波形转换电路。控制器包括第一开关、第二开关以及第三开关。第一开关将高电压电平供电至第一节点，第二开关将第一节点耦接至参考节点的低电压电平，第三开关将耦接至栅极端的第二节点耦接至低电压电平。当第一开关在启动过程中第一次导通时，第三开关为同时导通。波形转换电路包括第一电阻以及第一电容。第一电阻耦接于第一节点以及第二节点之间。第一电容耦接于第一节点以及第二节点之间。

Description

栅极驱动电路
技术领域
本发明涉及用以驱动开关元件的栅极端的栅极驱动电路。
背景技术
氮化镓元件与现存的硅元件相比极具潜力，且如预期地实际使用。标准的氮化镓场效晶体管为常开型(normally-on)元件，因此需要负电源将其关断。另一方面，常闭型氮化镓场效晶体管难以生产，而常闭型氮化镓场效晶体管具有临界电压，该临界电压与现存的硅金属氧化物半导体场效晶体管的临界电压相比非常低。这是常闭型氮化镓场效晶体管的第一个问题。
再者，因常闭型氮化镓场效电晶耐压较低，当高电压施加于常闭型氮化镓场效晶体管的栅极端时，常闭型氮化镓场效晶体管很容易损毁，使得常闭型氮化镓场效晶体管无法采用一般的驱动集成电路来使用。这是常闭型形氮化镓场效晶体管的第二个问题。由于这两个问题，硅金属氧化物半导体场校晶体管(如，绝缘栅双极晶体管(Insulated GateBipolar Transistor,IGBT))的栅极驱动电路不能直接用来驱动常闭型氮化镓场效晶体管。也就是，常闭型氮化镓场效晶体管需要独特的栅极驱动电路。
关于第一个问题，当将足够小于临界电压的电压(最好的方式是低于0V的负电压)施加于常闭型氮化镓场效晶体管的栅极端时，常闭型氮化镓场效晶体管的关断时间会缩短。因此，用负电压来驱动常闭型氮化镓场效晶体管是较洽当的设计。然而，尽管实现用负电压来关断常闭型氮化镓场效晶体管需要负电压源，但负电压源的设计往往是不受电子产品设计者较欢迎的。
关于第二问题，当将足够大于临界电压的一电压施加于常闭型氮化镓场效晶体管的栅极端时，常闭型氮化镓场效晶体管的导通时间会被缩短。更确切地说，缩短导通时间需要瞬间大电流，并且产生如此的大电流最好的实现方式是利用较高的电压。然而，却不能直接将用于硅金属氧化物半导体场效晶体管的高电压施加于常闭型氮化镓场效晶体管的栅极端，原因是高电压会损坏常闭型氮化镓场效晶体管。
此外，当常闭型氮化镓场效晶体管不导通时，常闭型氮化镓场效晶体管会受到栅极端的噪声干扰，使得常闭型氮化镓场效晶体管会不正常导通。因此，亟需有效的波形转换电路，并且该波形转换电路能够适用于任何类型的晶体管。
发明内容
本发明在此提出用以驱动开关元件的栅极驱动电路。将栅极驱动电路加入第三开关后，可防止栅极驱动电路在启动过程中耦合来自栅极驱动电路周围的其他电路的噪声，使得开关元件得以正确的被驱动。
有鉴于此，本发明提出一种栅极驱动电路，用以导通以及关断一开关元件，其中上述开关元件包括一栅极端、一漏极端以及耦接至一参考节点的一源极端。上述栅极驱动电路包括一控制器以及一波形转换电路。上述控制器包括一第一开关、一第二开关以及一第三开关。上述第一开关将一高电压电平供电至一第一节点。上述第二开关将上述第一节点耦接至上述参考节点的一低电压电平。上述第三开关将一第二节点耦接至上述低电压电平，其中上述第二节点耦接至上述栅极端，其中当上述第一开关在启动过程中第一次导通时，上述第三开关为同时导通。上述波形转换电路包括一第一电阻以及一第一电容。上述第一电阻耦接于上述第一节点以及上述第二节点之间。上述第一电容耦接于上述第一节点以及上述第二节点之间。
根据本发明的一实施例，在上述第一开关第一次导通之后，上述第三开关导通于上述第二开关导通之后，并且上述第三开关关断于上述第一开关导通之前。
根据本发明的一实施例，在上述第一开关第一次导通之后，上述第一开关以及上述第三开关同时导通。
根据本发明的一实施例，在上述第一开关第一次导通之后，上述第三开关持续关断。
根据本发明的一实施例，上述波形转换电路还包括一第二电阻。上述第二电阻耦接于上述第一电容以及上述第一节点之间。
根据本发明的一实施例，上述波形转换电路还包括一第三电阻。上述第三电阻耦接于上述第一节点以及上述控制器之间。
根据本发明的一实施例，上述第一开关以及上述第二开关为交替地导通以及不导通，用以交替地提供上述高电压电平以及上述低电压电平至上述第一节点，其中上述波形转换电路将上述低电压电平转换成上述第二节点的一第一电压，且将上述高电压电平转换成上述第二节点的一第二电压。
根据本发明的一实施例，波形转换电路还包括一电压箝位单元。上述电压箝位单元耦接于上述开关元件的上述栅极端以及上述源极端之间，且用以箝位上述第二电压。
根据本发明的一实施例，电压箝位单元包括第一齐纳二极管。上述第一齐纳二极管包括一第一阳极端以及一第一阴极端，上述第一阳极端耦接至上述开关元件的上述源极端，上述第一阴极端是耦接至上述开关元件的栅极端。上述第一电压是由上述第一齐纳二极管的一顺向导通电压所决定，上述第二二极管是由上述第一齐纳二极管的一逆向崩溃电压所决定。
根据本发明的另一实施例，上述电压箝位单元包括一第二齐纳二极管。上述第二齐纳二极管包括一第二阳极端以及一第二阴极端，上述第二阳极端耦接至上述开关元件的上述栅极端，上述第二阴极端耦接至上述开关元件的源极端。上述第一电压由上述第二齐纳二极管的一逆向崩溃电压所决定，上述第二电压由上述第二齐纳二极管的一顺向导通电压所决定。
根据本发明的另一实施例，上述电压箝位单元包括一第三齐纳二极管以及一第四齐纳二极管。上述第三齐纳二极管包括一第三阳极端以及一第四阴极端，上述第三阴极端耦接至上述开关元件的上述栅极端。上述第四齐纳二极管包括一第四阳极端以及一第四阴极端，上述第四阳极端耦接至上述第三阳极端，上述第四阴极端耦接至上述开关元件的源极端。上述第一电压由上述第四齐纳二极管的一逆向崩溃电压以及上述第三齐纳二极管的一顺向导通电压的总和所决定。上述第二电压由上述第三齐纳二极管的逆向崩溃电压以及上述第四齐纳二极管的顺向导通电压的总和所决定。
根据本发明的另一实施例，电压箝位单元包括一第五二极管。上述第五二极管包括一第五阳极端以及一第五阴极端，上述第五阳极端耦接至上述开关元件的上述栅极端，上述第五阴极端耦接至上述开关元件的上述源极端。上述第二电压由上述第五二极管的一顺向导通电压所决定。
根据本发明的另一实施例，上述电压箝位单元包括一第六二极管以及一第七二极管。上述第六二极管包括一第六阳极端以及一第六阴极端，上述第六阴极端耦接至上述开关元件的上述栅极端，上述第六阳极端是耦接至上述开关元件的上述源极端。上述第七二极管包括一第七阳极端以及一第七阴极端，上述第七阳极端耦接至上述开关元件的上述栅极端，上述第七阴极端耦接至上述开关元件的上述源极端。上述第一电压由上述第六二极管的一顺向导通电压所决定，上述第二电压是由上述第七二极管的一顺向导通电压所决定。
根据本发明的另一实施例，上述电压箝位单元包括一第八二极管以及一第九齐纳二极管。上述第八二极管包括一第八阳极端以及一第八阴极端，上述第八阳极端耦接至上述开关元件的上述栅极端。上述第九齐纳二极管包括一第九阳极端以及一第九阴极端，上述第九阳极端耦接至上述开关元件的上述源极端，上述第九阴极端耦接至上述第八阴极端。上述第二电压由上述第九齐纳二极管的逆向崩溃电压以及上述第八二极管的顺向导通电压的总和所决定。
根据本发明的另一实施例，上述电压箝位单元包括一第十齐纳二极管以及一第十一二极管。上述第十齐纳二极管包括一第十阳极端以及一第十阴极端。上述第十阳极端耦接至上述开关元件的上述栅极端。上述第十一二极管包括一第十一阳极端以及一第十一阴极端，上述第十一阳极端耦接至上述开关元件的上述源极端，上述第十一阴极端耦接至上述第十阴极端。上述第一电压由上述第十齐纳二极管的逆向崩溃电压以及上述第十一二极管的顺向导通电压的总和所决定。
本发明更提出一种栅极驱动电路，用以导通以及关断一开关元件，其中上述开关元件包括一栅极端、一漏极端以及耦接至一参考节点的一源极端，其中上述栅极驱动电路包括一控制器以及一波形转换电路。上述控制器包括一第一开关、一第二开关以及一第三开关。上述第一开关将一高电压电平供电至一第一节点。上述第二开关将一第二节点耦接至上述参考节点的一低电压电平。上述第三开关将一第三节点耦接至上述低电压电平，其中上述第三节点耦接至上述栅极端，其中当上述第一开关在启动过程中第一次导通时，上述第三开关为同时导通。上述波形转换电路包括一第一电阻、一第四电阻以及一第一电容。上述第一电阻耦接于上述第一节点以及上述第三节点之间。上述第四电阻耦接于上述第一节点以及上述第二节点之间。上述第一电容耦接于上述第二节点以及上述第三节点之间。
根据本发明的一实施例，在上述第一开关第一次导通之后，上述第三开关导通于上述第二开关导通之后，并且上述第三开关关断于上述第一开关导通之前。
根据本发明的另一实施例，在上述第一开关第一次导通之后，上述第一开关以及上述第三开关同时导通。
根据本发明的另一实施例，在上述第一开关第一次导通之后，上述第三开关持续关断。
根据本发明的一实施例，上述波形转换电路还包括一第五电阻。上述第五电阻耦接于上述第二开关以及上述第二节点之间。
根据本发明的一实施例，上述第一开关以及上述第二开关为交替地导通以及不导通，用以交替地提供上述高电压电平以及上述低电压电平，其中上述波形转换电路将上述低电压电平转换成上述第三节点的一第一电压，且将上述高电压电平转换成上述第三节点的一第二电压。
根据本发明的一实施例，波形转换电路还包括一电压箝位单元。上述电压箝位单元耦接于上述开关元件的上述栅极端以及上述源极端之间，且用以箝位上述第二电压。
根据本发明的一实施例，电压箝位单元包括第一齐纳二极管。上述第一齐纳二极管包括一第一阳极端以及一第一阴极端，上述第一阳极端耦接至上述开关元件的上述源极端，上述第一阴极端耦接至上述开关元件的栅极端。上述第一电压由上述第一齐纳二极管的一顺向导通电压所决定，上述第二二极管由上述第一齐纳二极管的一逆向崩溃电压所决定。
根据本发明的另一实施例，上述电压箝位单元包括一第二齐纳二极管。上述第二齐纳二极管包括一第二阳极端以及一第二阴极端，上述第二阳极端耦接至上述开关元件的上述栅极端，上述第二阴极端耦接至上述开关元件的源极端。上述第一电压由上述第二齐纳二极管的一逆向崩溃电压所决定，上述第二电压由上述第二齐纳二极管的一顺向导通电压所决定。
根据本发明的另一实施例，上述电压箝位单元包括一第三齐纳二极管以及一第四齐纳二极管。上述第三齐纳二极管包括一第三阳极端以及一第四阴极端，上述第三阴极端耦接至上述开关元件的上述栅极端。上述第四齐纳二极管包括一第四阳极端以及一第四阴极端，上述第四阳极端耦接至上述第三阳极端，上述第四阴极端耦接至上述开关元件的源极端。上述第一电压由上述第四齐纳二极管的一逆向崩溃电压以及上述第三齐纳二极管的一顺向导通电压的总和所决定。上述第二电压由上述第三齐纳二极管的逆向崩溃电压以及上述第四齐纳二极管的顺向导通电压的总和所决定。
根据本发明的另一实施例，电压箝位单元包括一第五二极管。上述第五二极管包括一第五阳极端以及一第五阴极端，上述第五阳极端耦接至上述开关元件的上述栅极端，上述第五阴极端耦接至上述开关元件的上述源极端。上述第二电压由上述第五二极管的一顺向导通电压所决定。
根据本发明的另一实施例，上述电压箝位单元包括一第六二极管以及一第七二极管。上述第六二极管包括一第六阳极端以及一第六阴极端，上述第六阴极端耦接至上述开关元件的上述栅极端，上述第六阳极端耦接至上述开关元件的上述源极端。上述第七二极管包括一第七阳极端以及一第七阴极端，上述第七阳极端耦接至上述开关元件的上述栅极端，上述第七阴极端耦接至上述开关元件的上述源极端。上述第一电压由上述第六二极管的一顺向导通电压所决定，上述第二电压由上述第七二极管的一顺向导通电压所决定。
根据本发明的另一实施例，上述电压箝位单元包括一第八二极管以及一第九齐纳二极管。上述第八二极管包括一第八阳极端以及一第八阴极端，上述第八阳极端耦接至上述开关元件的上述栅极端。上述第九齐纳二极管包括一第九阳极端以及一第九阴极端，上述第九阳极端耦接至上述开关元件的上述源极端，上述第九阴极端耦接至上述第八阴极端。上述第二电压由上述第九齐纳二极管的逆向崩溃电压以及上述第八二极管的顺向导通电压的总和所决定。
根据本发明的另一实施例，上述电压箝位单元包括一第十齐纳二极管以及一第十一二极管。上述第十齐纳二极管包括一第十阳极端以及一第十阴极端。上述第十阳极端耦接至上述开关元件的上述栅极端。上述第十一二极管包括一第十一阳极端以及一第十一阴极端，上述第十一阳极端耦接至上述开关元件的上述源极端，上述第十一阴极端耦接至上述第十阴极端。上述第一电压由上述第十齐纳二极管的逆向崩溃电压以及上述第十一二极管的顺向导通电压的总和所决定。
本发明更提出一种栅极驱动电路，用以导通以及关断一开关元件，其中上述开关元件包括一栅极端、一漏极端以及耦接至一参考节点的一源极端。上述栅极驱动电路包括一控制器以及一波形转换电路。上述控制器包括一第一开关、一第二开关以及一第三开关。上述第一开关将一高电压电平供电至一第一节点。上述第二开关将一第二节点耦接至上述参考节点的一低电压电平。上述第三开关将一第三节点耦接至上述低电压电平，其中上述第三节点耦接至上述栅极端，其中当上述第一开关在启动过程中第一次导通时，上述第三开关为同时导通。上述波形转换电路包括一第一电阻、一第六电阻以及一第一电容。上述第一电阻耦接于上述第二节点以及上述第三节点之间。上述第六电阻耦接于上述第一节点以及上述第二节点之间。上述第一电容耦接于上述第二节点以及上述第三节点之间。
根据本发明的一实施例，在上述第一开关第一次导通之后，上述第三开关导通于上述第二开关导通之后，并且上述第三开关关断于上述第一开关导通之前。
根据本发明的另一实施例，在上述第一开关第一次导通之后，上述第一开关以及上述第三开关同时导通。
根据本发明的另一实施例，在上述第一开关第一次导通之后，上述第三开关持续关断。
根据本发明的一实施例，上述第一开关以及上述第二开关为交替地导通以及不导通，用以交替地提供上述高电压电平以及上述低电压电平，其中上述波形转换电路将上述低电压电平转换成上述第三节点的一第一电压，且将上述高电压电平转换成上述第三节点的一第二电压。
根据本发明的一实施例，波形转换电路还包括一电压箝位单元。上述电压箝位单元耦接于上述开关元件的上述栅极端以及上述源极端之间，且用以箝位上述第二电压。
根据本发明的一实施例，电压箝位单元包括第一齐纳二极管。上述第一齐纳二极管包括一第一阳极端以及一第一阴极端，上述第一阳极端耦接至上述开关元件的上述源极端，上述第一阴极端耦接至上述开关元件的栅极端。上述第一电压由上述第一齐纳二极管的一顺向导通电压所决定，上述第二二极管由上述第一齐纳二极管的一逆向崩溃电压所决定。
根据本发明的另一实施例，上述电压箝位单元包括一第二齐纳二极管。上述第二齐纳二极管包括一第二阳极端以及一第二阴极端，上述第二阳极端耦接至上述开关元件的上述栅极端，上述第二阴极端耦接至上述开关元件的源极端。上述第一电压由上述第二齐纳二极管的一逆向崩溃电压所决定，上述第二电压由上述第二齐纳二极管的一顺向导通电压所决定。
根据本发明的另一实施例，上述电压箝位单元包括一第三齐纳二极管以及一第四齐纳二极管。上述第三齐纳二极管包括一第三阳极端以及一第四阴极端，上述第三阴极端耦接至上述开关元件的上述栅极端。上述第四齐纳二极管包括一第四阳极端以及一第四阴极端，上述第四阳极端耦接至上述第三阳极端，上述第四阴极端耦接至上述开关元件的源极端。上述第一电压由上述第四齐纳二极管的一逆向崩溃电压以及上述第三齐纳二极管的一顺向导通电压的总和所决定。上述第二电压由上述第三齐纳二极管的逆向崩溃电压以及上述第四齐纳二极管的顺向导通电压的总和所决定。
根据本发明的另一实施例，电压箝位单元包括一第五二极管。上述第五二极管包括一第五阳极端以及一第五阴极端，上述第五阳极端耦接至上述开关元件的上述栅极端，上述第五阴极端耦接至上述开关元件的上述源极端。上述第二电压由上述第五二极管的一顺向导通电压所决定。
根据本发明的另一实施例，上述电压箝位单元包括一第六二极管以及一第七二极管。上述第六二极管包括一第六阳极端以及一第六阴极端，上述第六阴极端耦接至上述开关元件的上述栅极端，上述第六阳极端耦接至上述开关元件的上述源极端。上述第七二极管包括一第七阳极端以及一第七阴极端，上述第七阳极端耦接至上述开关元件的上述栅极端，上述第七阴极端耦接至上述开关元件的上述源极端。上述第一电压由上述第六二极管的一顺向导通电压所决定，上述第二电压由上述第七二极管的一顺向导通电压所决定。
根据本发明的另一实施例，上述电压箝位单元包括一第八二极管以及一第九齐纳二极管。上述第八二极管包括一第八阳极端以及一第八阴极端，上述第八阳极端耦接至上述开关元件的上述栅极端。上述第九齐纳二极管包括一第九阳极端以及一第九阴极端，上述第九阳极端耦接至上述开关元件的上述源极端，上述第九阴极端耦接至上述第八阴极端。上述第二电压由上述第九齐纳二极管的逆向崩溃电压以及上述第八二极管的顺向导通电压的总和所决定。
根据本发明的另一实施例，上述电压箝位单元包括一第十齐纳二极管以及一第十一二极管。上述第十齐纳二极管包括一第十阳极端以及一第十阴极端。上述第十阳极端耦接至上述开关元件的上述栅极端。上述第十一二极管包括一第十一阳极端以及一第十一阴极端，上述第十一阳极端耦接至上述开关元件的上述源极端，上述第十一阴极端耦接至上述第十阴极端。上述第一电压由上述第十齐纳二极管的逆向崩溃电压以及上述第十一二极管的顺向导通电压的总和所决定。
本发明更提出一种栅极驱动电路，用以导通以及关断一开关元件，其中上述开关元件包括一栅极端、一漏极端以及耦接至一参考节点的一源极端。上述栅极驱动电路包括一控制器以及一波形转换电路。上述控制器包括一第一开关、一第二开关以及一第三开关。上述第一开关将一高电压电平供电至一第一节点。上述第二开关将一第二节点耦接至上述参考节点的一低电压电平。上述第三开关将一第三节点耦接至上述低电压电平，其中上述第三节点耦接至上述栅极端，其中当上述第一开关在启动过程中第一次导通时，上述第三开关为同时导通。上述波形转换电路包括一第一电阻、一第七电阻以及一第一电容。上述第一电阻耦接于上述第一节点以及上述第三节点之间。上述第七电阻耦接于上述第一节点以及上述第二节点之间。上述第一电容耦接于上述第一节点以及上述第三节点之间。
根据本发明的一实施例，在上述第一开关第一次导通之后，上述第三开关导通于上述第二开关导通之后，并且上述第三开关关断于上述第一开关导通之前。
根据本发明的另一实施例，在上述第一开关第一次导通之后，上述第一开关以及上述第三开关同时导通。
根据本发明的另一实施例，在上述第一开关第一次导通之后，上述第三开关持续关断。
根据本发明的一实施例，上述第一开关以及上述第二开关为交替地导通以及不导通，用以交替地提供上述高电压电平以及上述低电压电平，其中上述波形转换电路将上述低电压电平转换成上述第三节点的一第一电压，且将上述高电压电平转换成上述第三节点的一第二电压。
根据本发明的一实施例，波形转换电路还包括一电压箝位单元。上述电压箝位单元耦接于上述开关元件的上述栅极端以及上述源极端之间，且用以箝位上述第二电压。
根据本发明的一实施例，电压箝位单元包括第一齐纳二极管。上述第一齐纳二极管包括一第一阳极端以及一第一阴极端，上述第一阳极端耦接至上述开关元件的上述源极端，上述第一阴极端耦接至上述开关元件的栅极端。上述第一电压由上述第一齐纳二极管的一顺向导通电压所决定，上述第二二极管由上述第一齐纳二极管的一逆向崩溃电压所决定。
根据本发明的另一实施例，上述电压箝位单元包括一第二齐纳二极管。上述第二齐纳二极管包括一第二阳极端以及一第二阴极端，上述第二阳极端耦接至上述开关元件的上述栅极端，上述第二阴极端耦接至上述开关元件的源极端。上述第一电压由上述第二齐纳二极管的一逆向崩溃电压所决定，上述第二电压由上述第二齐纳二极管的一顺向导通电压所决定。
根据本发明的另一实施例，上述电压箝位单元包括一第三齐纳二极管以及一第四齐纳二极管。上述第三齐纳二极管包括一第三阳极端以及一第四阴极端，上述第三阴极端耦接至上述开关元件的上述栅极端。上述第四齐纳二极管包括一第四阳极端以及一第四阴极端，上述第四阳极端耦接至上述第三阳极端，上述第四阴极端耦接至上述开关元件的源极端。上述第一电压由上述第四齐纳二极管的一逆向崩溃电压以及上述第三齐纳二极管的一顺向导通电压的总和所决定。上述第二电压由上述第三齐纳二极管的逆向崩溃电压以及上述第四齐纳二极管的顺向导通电压的总和所决定。
根据本发明的另一实施例，电压箝位单元包括一第五二极管。上述第五二极管包括一第五阳极端以及一第五阴极端，上述第五阳极端耦接至上述开关元件的上述栅极端，上述第五阴极端耦接至上述开关元件的上述源极端。上述第二电压由上述第五二极管的一顺向导通电压所决定。
根据本发明的另一实施例，上述电压箝位单元包括一第六二极管以及一第七二极管。上述第六二极管包括一第六阳极端以及一第六阴极端，上述第六阴极端耦接至上述开关元件的上述栅极端，上述第六阳极端耦接至上述开关元件的上述源极端。上述第七二极管包括一第七阳极端以及一第七阴极端，上述第七阳极端耦接至上述开关元件的上述栅极端，上述第七阴极端耦接至上述开关元件的上述源极端。上述第一电压由上述第六二极管的一顺向导通电压所决定，上述第二电压由上述第七二极管的一顺向导通电压所决定。
根据本发明的另一实施例，上述电压箝位单元包括一第八二极管以及一第九齐纳二极管。上述第八二极管包括一第八阳极端以及一第八阴极端，上述第八阳极端耦接至上述开关元件的上述栅极端。上述第九齐纳二极管包括一第九阳极端以及一第九阴极端，上述第九阳极端耦接至上述开关元件的上述源极端，上述第九阴极端耦接至上述第八阴极端。上述第二电压由上述第九齐纳二极管的逆向崩溃电压以及上述第八二极管的顺向导通电压的总和所决定。
根据本发明的另一实施例，上述电压箝位单元包括一第十齐纳二极管以及一第十一二极管。上述第十齐纳二极管包括一第十阳极端以及一第十阴极端。上述第十阳极端耦接至上述开关元件的上述栅极端。上述第十一二极管包括一第十一阳极端以及一第十一阴极端，上述第十一阳极端耦接至上述开关元件的上述源极端，上述第十一阴极端耦接至上述第十阴极端。上述第一电压由上述第十齐纳二极管的逆向崩溃电压以及上述第十一二极管的顺向导通电压的总和所决定。
附图说明
图1根据本发明的一实施例所述的栅极驱动电路的方框图；
图2根据本发明的一实施例所述的栅极驱动电路的功能的示意图；
图3根据本发明的另一实施例所述的栅极驱动电路的功能的示意图；
图4根据本发明的另一实施例所述的栅极驱动电路的功能的示意图；
图5根据本发明的另一实施例所述的栅极驱动电路的功能的示意图；
图6根据本发明的另一实施例所述的栅极驱动电路的功能的示意图；
图7根据本发明的另一实施例所述的栅极驱动电路的方框图；
图8根据本发明的另一实施例所述的栅极驱动电路的方框图；
图9根据本发明的另一实施例所述的栅极驱动电路的方框图；
图10根据本发明的另一实施例所述的栅极驱动电路的方框图；
图11根据本发明的另一实施例所述的波形转换电路的方框图；
图12根据本发明的另一实施例所述的波形转换电路的方框图；
图13根据本发明的一实施例所述的电压箝位单元的方框图；
图14根据本发明的另一实施例所述的电压箝位单元的方框图；
图15根据本发明的另一实施例所述的电压箝位单元的方框图；
图16根据本发明的另一实施例所述的电压箝位单元的方框图；
图17根据本发明的另一实施例所述的电压箝位单元的方框图；
图18根据本发明的另一实施例所述的电压箝位单元的方框图；以及
图19根据本发明的另一实施例所述的电压箝位单元的方框图。
附图标记说明：
100,700,800,900：栅极驱动电路
110：控制器
120,720,820,920,1020,1120,1220：波形转换电路
10：开关元件Z10：第十齐纳二极管
G：栅极端D11：第十一二极管
S：源极端NA1：第一阳极端
D：漏极端NC1：第一阴极端
VH：高电压电平NA2：第二阳极端
VL：低电压电平NC2：第二阴极端
S1：第一开关NA3：第三阳极端
S2：第二开关NC3：第三阴极端
S3：第三开关NA4：第四阳极端
N1：第一节点NC4：第四阴极端
N2：第二节点NA5：第五阳极端
N3：第三节点NC5：第五阴极端
R1：第一电阻NA6：第六阳极端
C1：第一电容NC6：第六阴极端
UC：电压箝位单元NA7：第七阳极端
VC：电容电压NC7：第七阴极端
VGS：跨压NA8：第八阳极端
NR：参考节点NC8：第八阴极端
VN：第一电压NC9：第九阴极端
VNO：下冲电压NA9：第九阳极端
VP：第二电压NA10：第十阳极端
VPO：过冲电压NC10：第十阴极端
D1：第一导通周期NC11：第十一阴极端
D2：第二导通周期NA11：第十一阳极端
V1：第一负电压VF1：第一顺向导通电压R2：第二电阻VR1：第一逆向崩溃电压R3：第三电阻VF2：第二顺向导通电压R4：第四电阻VR2：第二逆向崩溃电压R5：第五电阻VF3：第三顺向导通电压R6：第六电阻VR3：第三逆向崩溃电压R7：第七电阻VF4：第四顺向导通电压Z1：第一齐纳二极管VR4：第四逆向崩溃电压Z2：第二齐纳二极管VF5：第五顺向导通电压Z3：第三齐纳二极管VF6：第六顺向导通电压Z4：第四齐纳二极管VF7：第七顺向导通电压D5：第五二极管VF8：第八顺向导通电压D6：第六二极管VR9：第九逆向崩溃电压D7：第七二极管VR10：第十逆向崩溃电压D8：第八二极管VF11：第十一顺向导通电压Z9：第九齐纳二极管
具体实施方式
图1是显示根据本发明的一实施例所述的栅极驱动电路的方框图。如图1所示，栅极驱动电路100用以导通以及关断开关元件10，其中开关元件10包括栅极端G、源极端S以及漏极端D。根据本发明的一实施例，开关元件10为常闭晶体管。根据本发明的另一实施例，开关元件10为常闭型氮化镓场效晶体管。
栅极驱动电路100包括控制器110以及波形转换电路120。由高电压电平VH以及低电压电平VL所供电的控制器110包括第一开关S1、第二开关S2以及第三开关S3。第一开关S1以及第二开关S2为交替地导通以及关断而于第一节点N1产生启动脉冲以及关断脉冲。当第一开关S1在栅极驱动电路100的启动过程中第一次导通时，第三开关S3为同时导通而将第二节点N2下拉至低电压电平VL。控制器110简化为第一开关S1、第二开关S2以及第三开关S3，以利说明解释。第三开关S3用以降低噪声耦合，并将于下列段落中详细说明。
如图1所示，波形转换电路120包括第一电阻R1以及第一电容C1。第一电组R1耦接于第一节点N1以及第二节点N2之间。第一电容C1耦接于第一节点N1以及第二节点N2之间。第一电阻R1以及第一电容C1的用途将于下列段落中详细说明。
根据本发明的一实施例，波形转换电路120还包括电压箝位单元UC。电压箝位单元UC用以箝位存储于第一电容C1的电容电压VC以及开关元件10的栅极端G以及源极端S之间的跨压VGS。根据本发明的一实施例，参考节点NR的低电压电平VL等于接地电平。根据本发明的另一实施例，参考节点NR的低电压电平VL可为其他电压电平。
图2显示根据本发明的一实施例所述的栅极驱动电路的功能的示意图。为了简化说明，图2的描述将结合图1，以利详细说明。
如图2所示，假定图1的第三开关S3予以省略。根据本发明的一实施例，当第一开关S1为导通且第二开关S2为不导通时，波形转换电路120接收第一节点N1的高电压电平VH。在没有第三开关S3的情况下，电压箝位单元UC箝位开关元件10的栅极端至源极端的跨压VGS于第二电压VP，第一电阻R1用以控制自高电压电平VH经电压箝位单元UC而流至参考节点NR的低电压电平VL的电流。
过冲电压VPO可由第一电容C1以及沿着控制信号SC经第一电容C1而至电压箝位单元UC的路径上的寄生电阻值所决定。根据本发明的一实施例，过冲电压VPO等于(或小于)高电压电平VH，但高于第二电压VP。根据本发明的一实施例，没有第三开关S3的栅极端至源极端的跨压VGS的过冲电压VPO用以较快速地导通开关元件10，接着没有第三开关S3的栅极端至源极端的跨压VGS被箝位于第二电压VP，使得开关元件10的导通损耗低至合理的程度。
根据本发明的另一实施例，当第一开关S1为不导通且第二开关S2为导通时，波形转换电路120接收第一节点N1的低电压电平VL。由于高电压电平VH提供至第一节点N1时电容电压VC已经存储于第一电容C1，当低电压电平VL施加至第一电容C1时，没有第三开关S3的栅极端至源极端的跨压VGS为负电压，使得没有第三开关S3的栅极端至源极端的跨压VGS因而箝位于电压箝位单元UC的第一电压VN。
同样的，下冲电压VNO也由第一电容C1以及自第二开关S2经第一电容C1而至电压箝位单元UC的路径上的寄生电阻所决定。根据本发明的一实施例，没有第三开关S3的栅极端至源极端的跨压VGS的下冲电压VNO用以将开关元件10较快速地关断，随后没有第三开关S3的栅极端至源极端的跨压VGS箝位于第一电压VN，使得开关元件10的漏电损耗低至合理的程度。根据本发明的一实施例，低于参考节点NR的低电压电平VL的第一电压VN用以避免开关元件10因噪声耦合而误导通。
然而，如图2所示，在栅极驱动电路100启动时，没有第三开关S3的栅极端至源极端的跨压VGS为正电压，会导致噪声耦合至栅极驱动电路100的周围其他电路。
第三开关S3有助于降低噪声耦合的问题。根据本发明的另一实施例，当第一开关S1于电路启动时第一次导通时，第三开关S3同时导通。此时，具有第三开关S3的栅极端至源极端的跨压VGS等于低电压电平VL。接着，当第二开关S2导通且第一开关S1以及第三开关S3为不导通时，具有第三开关S3的波形转换电路120所产生的栅极端至源极端跨压VGS为负电压。由于在电路启动时产生的栅极端至源极端的跨压VGS为负电压，可防止噪声耦合，使得栅极驱动电路100周围的其他电路能够正常操作。
根据本发明的一实施例，第一开关S1以及第三开关S3为同时导通，第三开关S3的导通周期可等于(或大于)第一开关S1的导通周期。根据本发明的一实施例，第三开关S3仅于电路启动时导通一次，随后第三开关S3维持关断状态。
图3显示根据本发明的另一实施例所述的栅极驱动电路的功能的示意图。如图3所示，第三开关S3的导通周期超过第一开关S1的导通周期。然而，当第一开关S1在电路启动时第一次导通的同时，第三开关S3也同时导通，具有第三开关S3的栅极端至源极端电压VGS与图2所示相同。根据本发明的一实施例，第三开关S3在电路启动时导通一次，随后便维持关断状态。
图4显示根据本发明的另一实施例所述的栅极驱动电路的功能的示意图。在第一开关S1第一次导通后，第三开关S3在第二开关S2导通后才导通，并且第三开关S3在第一开关S1导通前关断。如图4所示，当第三开关S3在第二开关S2已经导通后才导通时，具有第三开关S3的开关元件10的栅极端至源极端的跨压VGS等于低电压电平VL。
图5显示根据本发明的另一实施例所述的栅极驱动电路的功能的示意图。将图5与图4相比，图5的第三开关S3的第二导通周期D2超过图4的第一导通周期D1，使得图5的栅极端至源极端的跨压VGS位于低电压电平VL的持续时间大于图4的持续时间。然而，具有第三开关S3的栅极端至源极端的跨压VGS的局部的负电压也可将开关元件10完全关断。
图6显示根据本发明的另一实施例所述的栅极驱动电路的功能的示意图。如图6所示，第一开关S1的导通周期超过第二开关S2的导通周期。在具有第三开关S3的栅极端至源极端的跨压VGS的第一负电压V1产生后，第一开关S1以及第三开关S3为同时导通以及关断。
图7显示根据本发明的另一实施例所述的栅极驱动电路的方框图。如图7所示，栅极驱动电路700包括控制器110以及波形转换电路720。将波形转换电路720与图1的波形转换电路120相比，波形转换电路720还包括第二电阻R2。第二电阻R2耦接于第一节点N1以及第一电容C1之间。根据本发明的一实施例，第二电阻R2以及第一电容C1用以决定第2-6图所示的过冲电压VPO以及下冲电压VNO。
图8显示根据本发明的另一实施例所述的栅极驱动电路的方框图。如图8所示，栅极驱动电路800包括控制器110以及波形转换电路820。将波形转换电路820与图1的波形转换电路120相比，波形转换电路820还包括第三电阻R3。第三电阻R3耦接于第一节点N1以及控制器110之间。
根据本发明的一实施例，第一电阻R1以及第三电阻R3的总电阻值用以控制自高电压电平VH经电压箝位单元UC而流至低电压电平VL的电流。此外，第三电阻R3以及第一电容C1用以决定第2-6图所示的过冲电压VPO以及下冲电压VNO。
图9显示根据本发明的另一实施例所述的栅极驱动电路的方框图。如图9所示，栅极驱动电路900包括控制器110以及波形转换电路920。第一开关S1将高电压电平VH供电至第一节点N1。第二开关S2将第二节点N2耦接至低电压电平VL。第三开关S3将第三节点N3耦接至低电压电平VL。第三节点N3耦接至开关元件10的栅极端G。
波形转换电路920包括第一电阻R1、第四电阻R4以及第一电容C1。第一电阻R1耦接于第一节点N1以及第三节点N3之间。第四电组R4耦接于第一节点N1以及第二节点N2之间。第一电容C1耦接于第二节点N2以及第三节点N3之间。根据本发明的另一实施例，波形转换电路920还包括电压箝位单元UC。电压箝位单元UC用以箝位存储于第一电容C1的电容电压VC以及开关元件10的栅极端G至源极端S的跨压VGS。
当第一开关S1将高电压电平VH提供至第一节点N1时，第一电阻R1的电阻值用以控制自高电压电平VH经电压箝位单元UC而流至低电压电平VL的电流。此外，图2-6的过冲电压VPO由第四电阻R4以及第一电容C1所决定，图2-6的下冲电压VNO由第一电容C1以及自第二开关S2至电压箝位单元UC路径上的寄生电阻所决定。
图10显示根据本发明的另一实施例所述的栅极驱动电路的方框图。根据本发明的一实施例，波形转换电路920可替换成波形转换电路1020。如图10所示，第一节点N1耦接至第一开关S1，第三节点N3耦接至第三开关S3。将波形转换电路1020与图9的波形转换电路920相比，波形转换电路1020还包括第五电阻R5。第五电阻R5耦接于第二节点N2以及第二开关S2。根据本发明的另一实施例，波形转换电路1020还包括电压箝位单元UC。根据本发明的一实施例，图9的波形转换电路920可替换成波形转换电路1120。
当第一开关S1提供高电压电平VH至第一节点N1时，第一电阻R1的电阻值用以控制自高电压电平VH经电压箝位单元UC而流至低电压电平VL的电流。此外，图2-6的过冲电压VPO由第四电阻R4以及第一电容C1所决定，而图2-6的下冲电压VNO由第一电容C1以及第五电阻R5所决定。
图11是显示根据本发明的另一实施例所述的波形转换电路的方框图。根据本发明的一实施例，图9的波形转换电路920可替换成波形转换电路1120。如图11所示，第一节点N1耦接至第一开关S1，第二节点N2耦接至第二开关S2，第三节点N3耦接至第三开关S3。波形转换电路1120包括第一电阻R1、第六电阻R6以及第一电容C1。
第一电阻R1以及第一电容C1耦接于第二节点N2以及第三节点N3之间。第六电阻R6耦接于第一节点N1以及第二节点N2之间。根据本发明的另一实施例，波形转换电路1120还包括电压箝位单元UC。电压箝位单元UC用以箝位存储于第一电容C1的电容电压VC以及开关元件10的栅极端G以及源极端S的跨压VGS。
当第一开关S1将高电压电平VH提供至第一节点N1时，第一电阻R1以及第六电阻R6的总电阻值用以控制自高电压电平VH经电压箝位单元UC而流至低电压电平VL的电流。此外，图2-6的过冲电压VPO由第六电阻R6以及第一电容C1所决定，而图2-6的下冲电压VNO由第一电容C1以及自第二开关S2至电压箝位单元UC的路径上的寄生电阻所决定。
图12显示根据本发明的另一实施例所述的波形转换电路的方框图。根据本发明的一实施例，图9的波形转换电路920可替换为波形转换电路1220。如图12所示，第一节点N1耦接至第一开关S1，第二节点N2耦接至第二开关S2，第三节点N3耦接至第三开关S3。将波形转换电路1220与图9的波形转换电路920相比，波形转换电路920的第四电阻R4可替换成第七电阻R7。第七电阻R7耦接于第二节点N2以及第一节点N1之间，第一电容C1耦接于第一节点N1以及第三节点N3之间。根据本发明的另一实施例，波形转换电路1120还包括电压箝位单元UC。根据本发明的一实施例，图9的波形转换电路920可替换成波形转换电路1220。
当第一开关S1将高电压电平VH提供至第一节点N1，第一电阻R1的电阻值用以控制自高电压电平VH经电压箝位单元UC而流至低电压电平VL的电流。此外，图2-6的过冲电压VPO由自控制信号SC经第一电容C1而至电压箝位单元UC的路径上的寄生电阻以及第一电容C1所决定，而图2-6所示的下冲电压VNO由第一电容C1以及第七电阻R7所决定。
图13显示根据本发明的一实施例所述的电压箝位单元的方框图。如图13所示，电压箝位单元UC包括第一齐纳二极管Z1。第一齐纳二极管Z1包括第一阳极端NA1以及第一阴极端NC1。当电流自第一阳极端NA1经第一齐纳二极管Z1而流至第一阴极端NC1时，第一齐纳二极管Z1的跨压为第一顺向导通电压VF1。根据本发明的一实施例，当电流自第一阴极端NC1经第一齐纳二极管Z1而流至第一阳极端NA1时，第一齐纳二极管Z1的跨压为第一逆向崩溃电压VR1。
根据本发明的一实施例，当图1的波形转换电路120于第一节点N1接收高电压电平VH且第三开关S3为不导通时，第二节点N2最终箝位于第一齐纳二极管Z1的第一逆向崩溃电压VR1。根据本发明的另一实施例，当波形转换电路120于第一节点N1接收低电压电平VL且第三开关S3为不导通时，开关元件10的栅极端G箝位于低电压电平VL减去第一齐纳二极管Z1的第一顺向导通电压VF1的电压。
根据本发明的一实施例，第一顺向导通电压VF1为0.7V，第一逆向崩溃电压VR1为6V，高电压电平VH为12V，低电压电平VL为0V。当第一节点N1的电压为12V时，开关元件10的栅极端至源极端的跨压VGS箝位于6V；当第一节点N1的电压为0V时，栅极端至源极端的跨压VGS为-0.7V。因此，当开关元件10为常闭型氮化镓场效晶体管时，由于栅极端至源极端的跨压VGS为6V，使得开关元件10的导通电阻能够保持在较低的状态，当栅极端至源极端的跨压VGS为-0.7V时，开关元件10可被完全关断。
图14是显示根据本发明的另一实施例所述的电压箝位单元的方框图。将图14的电压箝位单元UC与图13的电压箝位单元UC相比，第二齐纳二极管Z2的第二阳极端NA2耦接至第二节点N2，低电压电平VL施加至第二齐纳二极管Z2的第二阴极端NC2。根据本发明的一实施例，当图1的波形转换电路120于第一节点N1接收高电压电平VH时，栅极端至源极端的跨压VGS由第二齐纳二极管Z2的第二顺向导通电压VF2所决定。根据本发明的另一实施例，当图1的波形转换电路120于第一节点N1接收到低电压电平VL时，开关元件10的栅极端G最终箝位于低电压电平VL减去第二齐纳二极管Z2的第二逆向崩溃电压VR2的电压。
图15显示根据本发明的另一实施例所述的电压箝位单元的方框图。如图15所示，电压箝位单元UC包括第三齐纳二极管Z3以及第四齐纳二极管Z4。第三齐纳二极管Z3的第三阳极端NA3耦接至第四齐纳二极管Z4的第四阳极端NA4，第三阴极端NC3耦接至开关元件10的栅极端G，第四阴极端NC4耦接至开关元件10的源极端S。
根据本发明的一实施例，当图1的波形转换电路120于第一节点N1接收高电压电平VH时，栅极端至源极端的跨压VGS箝位于第三齐纳二极管Z3的第三逆向崩溃电压VR3以及第四齐纳二极管Z4的第四顺向导通电压VF4的总和。根据本发明的另一实施例，当图1的波形转换电路120于第一节点N1接收低电压电平VL时，开关元件10的栅极端G箝位于低电压电平VL减去第三齐纳二极管Z3的第三顺向导通电压VF3以及第四齐纳二极管Z4的第四逆向崩溃电压VR4的总和的电压。
图16显示根据本发明的另一实施例所述的电压箝位单元的方框图。如图16所示，电压箝位单元UC包括第五二极管D5，其中第五二极管D5包括第五阳极端NA5、第五阴极端NC5以及第五顺向导通电压VF5。第五阳极端NA5是耦接至开关元件10的栅极端G，第五阴极端NC5耦接至开关元件10的源极端S。根据本发明的一实施例，当图1的波形转换电路120于第一节点N1接收高电压电平VH时，开关元件10的栅极端至源极端的跨压VGS由第五二极管D5的第五顺向导通电压VF5所决定。
根据本发明的另一实施例，当图1的波形转换电路120于第一节点N1接收低电压电平VL时，由于第五二极管D5因反向偏压而为开路状态，栅极端至源极端的跨压VGS等于存储于第一电容C1的电容电压VC。此外，电容电压VC等于高电压电平VH减去第五顺向导通电压VF5。
图17显示根据本发明的另一实施例所述的电压箝位单元的方框图。如图17所示，电压箝位单元UC包括第六二极管D6以及第七二极管D7，其中第六二极管D6包括第六阳极端NA6、第六阴极端NC6以及第六顺向导通电压VF6，第七二极管D7包括第七阳极端NA7、第七阴极端NC7以及第七顺向导通电压VF7第六阳极端NA6以及第七阴极端NC7耦接至开关元件10的源极端S，第六阴极端NC6以及第七阳极端NA7是耦接至开关元件10的栅极端G。
根据本发明的一实施例，当图1的波形转换电路120于第一节点N1接收高电压电平VH时，栅极端至源极端的跨压VGS是由第七二极管D7的第七顺向导通电压VF7所决定。根据本发明的另一实施例，当图1的波形转换电路120于第一节点N1接收低电压电平VL时，开关元件10的栅极端G箝位于低电压电平VL减去第六顺向导通电压VF6的电压。
图18显示根据本发明的另一实施例所述的电压箝位单元的方框图。如图18所示，电压箝位单元UC包括第八二极管D8以及第九齐纳二极管Z9，其中第八二极管D8包括第八顺向导通电压VF8，第九齐纳二极管Z9包括第九逆向崩溃电压VR9。第八二极管D8的第八阳极端NA8耦接至开关元件10的栅极端G。第八二极管D8的第八阴极端NC8耦接至第九齐纳二极管Z9的第九阴极端NC9，第九阳极端NA9耦接至开关元件10的源极端S。
根据本发明的一实施例，当图1的波形转换电路120于第一节点N1接收高电压电平VH时，栅极端至源极端的跨压VGS被箝位于第八二极管D8的第八顺向导通电压VF8以及第九齐纳二极管Z9的第九逆向崩溃电压VR9的总和的箝位电压。因此，第一电容C1存储的电容电压VC等于高电压电平VH减去该箝位电压。根据本发明的另一实施例，当图1的波形转换电路120于第一节点N1接收低电压电平VL时，由于第八二极管D8在逆向偏压时为开路状态，故栅极端至源极端的跨压VGS是等于存储于第一电容C1的电容电压VC。此外，电容电压VC等于高电压电平VH减去第八二极管D8的第八顺向导通电压VF8以及第九齐纳二极管Z9的第九逆向崩溃电压VR9的总和。
图19显示根据本发明的另一实施例所述的电压箝位单元的方框图。如图19所示，电压箝位单元UC包括第十齐纳二极管Z10以及第十一二极管D11。第十齐纳二极管Z10的第十阳极端NA10耦接至开关元件10的栅极端G。第十阴极端NC10耦接至第十一二极管D11的第十一阴极端NC11，第十一阳极端NA11耦接至开关元件10的源极端S。
根据本发明的一实施例，当图1的波形转换电路120于第一节点N1接收高电压电平VH时，由于第十一二极管D11在反向偏压时为开路状态，故栅极端至源极端的跨压VGS等于高电压电平VH。根据本发明的另一实施例，当图1的波形转换电路120于第一节点N1接收低电压电平VL时，开关元件10的栅极端G箝位于低电压电平VL减去第十齐纳二极管Z10的第十逆向崩溃电压VR10以及第十一二极管D11的第十一顺向导通电压VF11的总和的电压。
根据本发明的一些实施例，图1、7-12的电压箝位单元UC可利用图13-19的电压箝位单元UC来实现。根据本发明的一些实施例，图13-19的波形转换电路120的操作可基于第三开关S3为不导通状态而进行描述。当第三开关S3为导通状态时，栅极端至源极端的跨压VGS为低电压状态VL，使得开关元件10为不导通。
本发明在此提出用以驱动开关元件的栅极驱动电路。将栅极驱动电路加入第三开关后，可防止栅极驱动电路在启动过程中耦合来自栅极驱动电路周围的其他电路的噪声，使得开关元件得以正确的被驱动。

Claims (27)

1.一种栅极驱动电路，用以导通以及关断一开关元件，其中上述开关元件包括一栅极端、一漏极端以及耦接至一参考节点的一源极端，其中所述栅极驱动电路包括：
一控制器，包括：
一第一开关，将一高电压电平供电至一第一节点；
一第二开关，将所述第一节点耦接至所述参考节点的一低电压电平；以及
一第三开关，将一第二节点耦接至所述低电压电平，其中所述第二节点耦接至所述栅极端，其中当所述第一开关在启动过程中第一次导通时，所述第三开关为同时导通；以及
一波形转换电路，包括：
一第一电阻，耦接于所述第一节点以及所述第二节点之间；以及
一第一电容，耦接于所述第一节点以及所述第二节点之间。
2.如权利要求1所述的栅极驱动电路，其中在所述第一开关第一次导通之后，所述第三开关导通于所述第二开关导通之后，并且所述第三开关关断于所述第一开关导通之前。
3.如权利要求1所述的栅极驱动电路，其中在所述第一开关第一次导通之后，所述第一开关以及所述第三开关同时导通。
4.如权利要求1所述的栅极驱动电路，其中在所述第一开关第一次导通之后，所述第三开关持续关断。
5.如权利要求1所述的栅极驱动电路，其中所述波形转换电路还包括：
一第二电阻，耦接于所述第一电容以及所述第一节点之间。
6.如权利要求1所述的栅极驱动电路，其中所述波形转换电路还包括：
一第三电阻，耦接于所述第一节点以及所述控制器之间。
7.如权利要求1所述的栅极驱动电路，其中上述第一开关以及上述第二开关为交替地导通以及不导通，用以交替地提供上述高电压电平以及上述低电压电平至上述第一节点，其中上述波形转换电路将上述低电压电平转换成上述第二节点的一第一电压，且将上述高电压电平转换成所述第二节点的一第二电压。
8.如权利要求7所述的栅极驱动电路，其中波形转换电路还包括：
一电压箝位单元，耦接于所述开关元件的所述栅极端以及所述源极端之间，且用以箝位所述第二电压。
9.一种栅极驱动电路，用以导通以及关断一开关元件，其中所述开关元件包括一栅极端、一漏极端以及耦接至一参考节点的一源极端，其中所述栅极驱动电路包括：
一控制器，包括：
一第一开关，将一高电压电平供电至一第一节点；
一第二开关，将一第二节点耦接至所述参考节点的一低电压电平；以及
一第三开关，将一第三节点耦接至所述低电压电平，其中所述第三节点耦接至所述栅极端，其中当所述第一开关在启动过程中第一次导通时，所述第三开关为同时导通；以及
一波形转换电路，包括：
一第一电阻，耦接于所述第一节点以及所述第三节点之间；
一第四电阻，耦接于所述第一节点以及所述第二节点之间；以及
一第一电容，耦接于所述第二节点以及所述第三节点之间。
10.如权利要求9所述的栅极驱动电路，其中在所述第一开关第一次导通之后，所述第三开关导通于所述第二开关导通之后，并且所述第三开关关断于所述第一开关导通之前。
11.如权利要求9所述的栅极驱动电路，其中在所述第一开关第一次导通之后，所述第一开关以及所述第三开关同时导通。
12.如权利要求9所述的栅极驱动电路，其中在所述第一开关第一次导通之后，所述第三开关持续关断。
13.如权利要求9所述的栅极驱动电路，其中所述波形转换电路还包括：
一第五电阻，耦接于所述第二开关以及所述第二节点之间。
14.如权利要求9所述的栅极驱动电路，其中所述第一开关以及所述第二开关为交替地导通以及不导通，用以交替地提供所述高电压电平以及所述低电压电平，其中所述波形转换电路将所述低电压电平转换成所述第三节点的一第一电压，且将所述高电压电平转换成所述第三节点的一第二电压。
15.如权利要求14所述的栅极驱动电路，其中波形转换电路还包括：
一电压箝位单元，耦接于所述开关元件的所述栅极端以及所述源极端之间，且用以箝位所述第二电压。
16.一种栅极驱动电路，用以导通以及关断一开关元件，其中所述开关元件包括一栅极端、一漏极端以及耦接至一参考节点的一源极端，其中所述栅极驱动电路包括：
一控制器，包括：
一第一开关，将一高电压电平供电至一第一节点；
一第二开关，将一第二节点耦接至所述参考节点的一低电压电平；以及
一第三开关，将一第三节点耦接至所述低电压电平，其中所述第三节点耦接至所述栅极端，其中当所述第一开关在启动过程中第一次导通时，所述第三开关为同时导通；以及
一波形转换电路，包括：
一第一电阻，耦接于所述第二节点以及所述第三节点之间；
一第六电阻，耦接于所述第一节点以及所述第二节点之间；以及
一第一电容，耦接于所述第二节点以及所述第三节点之间。
17.如权利要求16所述的栅极驱动电路，其中在所述第一开关第一次导通之后，所述第三开关导通于所述第二开关导通之后，并且所述第三开关关断于所述第一开关导通之前。
18.如权利要求16所述的栅极驱动电路，其中在所述第一开关第一次导通之后，所述第一开关以及所述第三开关同时导通。
19.如权利要求16所述的栅极驱动电路，其中在所述第一开关第一次导通之后，所述第三开关持续关断。
20.如权利要求16所述的栅极驱动电路，其中所述第一开关以及所述第二开关为交替地导通以及不导通，用以交替地提供所述高电压电平以及所述低电压电平，其中所述波形转换电路将所述低电压电平转换成所述第三节点的一第一电压，且将所述高电压电平转换成所述第三节点的一第二电压。
21.如权利要求20所述的栅极驱动电路，其中波形转换电路还包括：
一电压箝位单元，耦接于所述开关元件的所述栅极端以及所述源极端之间，且用以箝位所述第二电压。
22.一种栅极驱动电路，用以导通以及关断一开关元件，其中所述开关元件包括一栅极端、一漏极端以及耦接至一参考节点的一源极端，其中所述栅极驱动电路包括：
一控制器，包括：
一第一开关，将一高电压电平供电至一第一节点；
一第二开关，将一第二节点耦接至所述参考节点的一低电压电平；以及
一第三开关，将一第三节点耦接至所述低电压电平，其中所述第三节点耦接至所述栅极端，其中当所述第一开关在启动过程中第一次导通时，所述第三开关为同时导通；以及
一波形转换电路，包括：
一第一电阻，耦接于所述第一节点以及所述第三节点之间；
一第七电阻，耦接于所述第一节点以及所述第二节点之间；以及
一第一电容，耦接于所述第一节点以及所述第三节点之间。
23.如权利要求22所述的栅极驱动电路，其中在所述第一开关第一次导通之后，所述第三开关导通于所述第二开关导通之后，并且所述第三开关关断于所述第一开关导通之前。
24.如权利要求22所述的栅极驱动电路，其中在所述第一开关第一次导通之后，所述第一开关以及所述第三开关同时导通。
25.如权利要求22所述的栅极驱动电路，其中在所述第一开关第一次导通之后，所述第三开关持续关断。
26.如权利要求22所述的栅极驱动电路，其中所述第一开关以及所述第二开关为交替地导通以及不导通，用以交替地提供所述高电压电平以及所述低电压电平，其中所述波形转换电路将所述低电压电平转换成所述第三节点的一第一电压，且将所述高电压电平转换成所述第三节点的一第二电压。
27.如权利要求26所述的栅极驱动电路，其中波形转换电路还包括：
一电压箝位单元，耦接于所述开关元件的所述栅极端以及所述源极端之间，且用以箝位所述第二电压。
CN202110087201.XA 2020-01-22 2021-01-22 栅极驱动电路 Active CN113162591B (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US202062964381P 2020-01-22 2020-01-22
US62/964,381 2020-01-22
US17/148,012 2021-01-13
US17/148,012 US11463082B2 (en) 2020-01-22 2021-01-13 Waveform conversion circuit for gate-driving circuit

Publications (2)

Publication Number Publication Date
CN113162591A CN113162591A (zh) 2021-07-23
CN113162591B true CN113162591B (zh) 2024-02-27

Family

ID=76857308

Family Applications (3)

Application Number Title Priority Date Filing Date
CN202110086851.2A Pending CN113241747A (zh) 2020-01-22 2021-01-22 过电流保护电路以及电力电路
CN202110087201.XA Active CN113162591B (zh) 2020-01-22 2021-01-22 栅极驱动电路
CN202110088919.0A Pending CN113162592A (zh) 2020-01-22 2021-01-22 栅极驱动电路以及电力电路

Family Applications Before (1)

Application Number Title Priority Date Filing Date
CN202110086851.2A Pending CN113241747A (zh) 2020-01-22 2021-01-22 过电流保护电路以及电力电路

Family Applications After (1)

Application Number Title Priority Date Filing Date
CN202110088919.0A Pending CN113162592A (zh) 2020-01-22 2021-01-22 栅极驱动电路以及电力电路

Country Status (3)

Country Link
US (3) US11463082B2 (zh)
CN (3) CN113241747A (zh)
TW (3) TWI771876B (zh)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11336279B2 (en) * 2017-07-14 2022-05-17 Cambridge Enterprise Limited Power semiconductor device with a series connection of two devices
GB2564482B (en) 2017-07-14 2021-02-10 Cambridge Entpr Ltd A power semiconductor device with a double gate structure
US11257811B2 (en) 2017-07-14 2022-02-22 Cambridge Enterprise Limited Power semiconductor device with an auxiliary gate structure
US11955478B2 (en) * 2019-05-07 2024-04-09 Cambridge Gan Devices Limited Power semiconductor device with an auxiliary gate structure
TWI802096B (zh) * 2021-11-23 2023-05-11 新唐科技股份有限公司 電晶體元件

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5559452A (en) * 1994-04-13 1996-09-24 Fujitsu Limited N channel output driver with boosted gate voltage
CN1199275A (zh) * 1997-05-08 1998-11-18 富士电机株式会社 用于绝缘栅双极晶体管的驱动电路
US6366124B1 (en) * 2001-05-16 2002-04-02 Pericom Semiconductor Corp. BiDirectional active voltage translator with bootstrap switches for mixed-supply VLSI
JP2010051165A (ja) * 2008-07-24 2010-03-04 Panasonic Corp 半導体装置のゲート駆動回路及びそれを用いた電力変換装置
CN102810973A (zh) * 2011-05-31 2012-12-05 三垦电气株式会社 栅极驱动电路
CN107592015A (zh) * 2016-07-06 2018-01-16 台达电子工业股份有限公司 波形转换电路以及栅极驱动电路
CN110011522A (zh) * 2018-01-05 2019-07-12 台达电子工业股份有限公司 波形转换电路以及栅极驱动电路

Family Cites Families (33)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02266712A (ja) * 1989-04-07 1990-10-31 Fuji Electric Co Ltd 半導体装置
US6614288B1 (en) * 1998-05-20 2003-09-02 Astec International Limited Adaptive drive circuit for zero-voltage and low-voltage switches
US6717785B2 (en) * 2000-03-31 2004-04-06 Denso Corporation Semiconductor switching element driving circuit
US7991302B2 (en) * 2002-12-11 2011-08-02 Intel Corporation Method and apparatus for optical signaling
JP3748262B2 (ja) 2003-06-24 2006-02-22 ローム株式会社 スイッチング型直流−直流コンバータ
CN1797885A (zh) * 2004-12-24 2006-07-05 鸿富锦精密工业（深圳）有限公司 防止芯片误动作电路
TWI269264B (en) * 2005-12-30 2006-12-21 Richtek Technology Corp Power circuit of panel gate driving circuit of TFT LCD
US7893676B2 (en) * 2006-07-20 2011-02-22 Enpirion, Inc. Driver for switch and a method of driving the same
US7982444B2 (en) * 2007-12-10 2011-07-19 Infineon Technologies Ag Systems and methods for driving a transistor
CN201311602Y (zh) * 2008-11-26 2009-09-16 深圳Tcl新技术有限公司 一种带温度控制功能的监视器
JP5571594B2 (ja) * 2011-01-27 2014-08-13 コーセル株式会社 スイッチング電源装置
JP2012227845A (ja) * 2011-04-21 2012-11-15 Shunzo Oshima 過電流保護電源装置
JP5488550B2 (ja) * 2011-08-19 2014-05-14 株式会社安川電機 ゲート駆動回路および電力変換装置
US9046555B2 (en) * 2011-12-19 2015-06-02 Tyco Safety Products Canada Ltd. Latching over-current protection circuit and method
DE112013001123B4 (de) * 2012-02-24 2023-12-21 Mitsubishi Electric Corporation Leistungsschaltung
TWI439022B (zh) * 2012-03-07 2014-05-21 Holtek Semiconductor Inc 具電壓箝位功能的閘極驅動電路
CN102820764A (zh) 2012-09-11 2012-12-12 成都芯源***有限公司 控制电路、开关变换器及其控制方法
CN202978247U (zh) * 2012-11-26 2013-06-05 富鼎先进电子股份有限公司 过电流保护电路
US9252674B2 (en) * 2012-11-26 2016-02-02 System General Corp. Transistor gate driver with charge pump circuit for offline power converters
US9268350B2 (en) * 2013-08-08 2016-02-23 Texas Instruments Incorporated Power management apparatus with rapid short response and full load recovery
US9479073B2 (en) * 2013-11-12 2016-10-25 Futurewei Technologies, Inc. Gate drive apparatus for resonant converters
JP6398411B2 (ja) * 2014-07-17 2018-10-03 富士電機株式会社 半導体装置および電力変換装置
CN105811759B (zh) * 2014-12-29 2019-04-02 登丰微电子股份有限公司 电源供应装置
US9755639B2 (en) * 2015-03-02 2017-09-05 Infineon Technologies Austria Ag Device and method for an electronic circuit having a driver and rectifier
CN109314457B (zh) * 2016-05-04 2021-03-19 香港科技大学 具有集成的栅极驱动器的功率器件
US10826479B2 (en) * 2016-07-06 2020-11-03 Delta Electronics, Inc. Waveform conversion circuit for gate driver
US10826484B2 (en) * 2016-07-06 2020-11-03 Delta Electronics, Inc. Waveform conversion circuit for gate driver
US9960692B2 (en) * 2016-09-30 2018-05-01 Stmicroelectronics S.R.L. Driver for a power field-effect transistor with a programmable drive voltage, and related systems and methods
US10608629B2 (en) * 2016-12-30 2020-03-31 Delta Electronics, Inc. Driving circuit of a power circuit
US9906221B1 (en) * 2016-12-30 2018-02-27 Delta Electronics, Inc. Driving circuit of a power circuit
CN106849621B (zh) * 2017-01-03 2019-05-28 昂宝电子（上海）有限公司 一种实现栅极驱动电路的***和方法
US10256813B2 (en) * 2017-04-26 2019-04-09 Qualcomm Incorporated Fast transient high-side gate driving circuit
TWI678605B (zh) * 2018-12-21 2019-12-01 宏碁股份有限公司 電源適配器

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5559452A (en) * 1994-04-13 1996-09-24 Fujitsu Limited N channel output driver with boosted gate voltage
CN1199275A (zh) * 1997-05-08 1998-11-18 富士电机株式会社 用于绝缘栅双极晶体管的驱动电路
US6366124B1 (en) * 2001-05-16 2002-04-02 Pericom Semiconductor Corp. BiDirectional active voltage translator with bootstrap switches for mixed-supply VLSI
JP2010051165A (ja) * 2008-07-24 2010-03-04 Panasonic Corp 半導体装置のゲート駆動回路及びそれを用いた電力変換装置
CN102810973A (zh) * 2011-05-31 2012-12-05 三垦电气株式会社 栅极驱动电路
CN107592015A (zh) * 2016-07-06 2018-01-16 台达电子工业股份有限公司 波形转换电路以及栅极驱动电路
CN110011522A (zh) * 2018-01-05 2019-07-12 台达电子工业股份有限公司 波形转换电路以及栅极驱动电路

Also Published As

Publication number Publication date
US20210226621A1 (en) 2021-07-22
US20210226623A1 (en) 2021-07-22
CN113162592A (zh) 2021-07-23
TWI754524B (zh) 2022-02-01
US11456737B2 (en) 2022-09-27
CN113162591A (zh) 2021-07-23
US11463082B2 (en) 2022-10-04
TW202130083A (zh) 2021-08-01
US11356088B2 (en) 2022-06-07
TWI771876B (zh) 2022-07-21
US20210226443A1 (en) 2021-07-22
TW202130105A (zh) 2021-08-01
TW202130104A (zh) 2021-08-01
CN113241747A (zh) 2021-08-10
TWI754522B (zh) 2022-02-01

Similar Documents

Publication Publication Date Title
CN113162591B (zh) 栅极驱动电路
CN111211691B (zh) 波形转换电路以及栅极驱动电路
US9019000B2 (en) Driver circuit having a storage device for driving switching device
JP4712519B2 (ja) ハイサイド駆動回路用チャージポンプ回路及びドライバ駆動電圧回路
TWI686040B (zh) 波形轉換電路以及閘極驅動電路
JP2013013044A (ja) ゲートドライブ回路
US20100134941A1 (en) Semiconductor device including over voltage protection circuit having gate discharge circuit operated based on temperature and voltage as to output transistor
US10826479B2 (en) Waveform conversion circuit for gate driver
US10924105B2 (en) Waveform conversion circuit for gate driver
CN107078733B (zh) 驱动电路
TWI702798B (zh) 波形轉換電路以及閘極驅動電路
EP3806333A1 (en) Gate-driving circuit
JP4821394B2 (ja) 半導体素子駆動回路
JP6865348B2 (ja) 絶縁ゲート型半導体素子駆動装置及び絶縁ゲート型半導体素子駆動システム
US11196421B2 (en) Logic circuit and circuit chip
JP6459917B2 (ja) 通電素子駆動装置
KR20190108785A (ko) 전원 변환기, 스위칭 소자 구동 장치 및 부하 구동 장치
JP4641660B2 (ja) レベルシフト回路
KR20040021564A (ko) 구동 회로를 위한 개선된 전원 공급 장치를 구비한 동작회로
JP2021034916A (ja) 負荷駆動装置
JP2019029763A (ja) スイッチング回路
JPS6399763A (ja) 電力変換装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
TA01 Transfer of patent application right
TA01 Transfer of patent application right

Effective date of registration: 20221125

Address after: No. 252, Shanying Road, Guishan District, Taoyuan City, Taiwan, China, China (6/F)

Applicant after: Anchorage Semiconductor Co.,Ltd.

Address before: taoyuan city

Applicant before: DELTA ELECTRONICS, Inc.

GR01 Patent grant
GR01 Patent grant