TWI747805B - 攝像裝置及製造方法、以及電子機器 - Google Patents

攝像裝置及製造方法、以及電子機器 Download PDF

Info

Publication number
TWI747805B
TWI747805B TW104126864A TW104126864A TWI747805B TW I747805 B TWI747805 B TW I747805B TW 104126864 A TW104126864 A TW 104126864A TW 104126864 A TW104126864 A TW 104126864A TW I747805 B TWI747805 B TW I747805B
Authority
TW
Taiwan
Prior art keywords
substrate
metal pads
bonding pad
wiring layer
metal
Prior art date
Application number
TW104126864A
Other languages
English (en)
Other versions
TW201626460A (zh
Inventor
香川惠永
藤井宣年
松沼健司
Original Assignee
日商索尼半導體解決方案公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 日商索尼半導體解決方案公司 filed Critical 日商索尼半導體解決方案公司
Publication of TW201626460A publication Critical patent/TW201626460A/zh
Application granted granted Critical
Publication of TWI747805B publication Critical patent/TWI747805B/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4853—Connection or disconnection of other leads to or from a metallisation, e.g. pins, wires, bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4857—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/486—Via connections through the substrate with or without pins
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5222—Capacitive arrangements or effects of, or between wiring layers
    • H01L23/5225—Shielding layers formed together with wiring layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5226—Via connections in a multilevel interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/528—Geometry or layout of the interconnection structure
    • H01L23/5286—Arrangements of power or ground buses
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/1462—Coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/1462—Coatings
    • H01L27/14623—Optical shielding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14634—Assemblies, i.e. Hybrid structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14636—Interconnect structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
    • H01L27/1469—Assemblies, i.e. hybrid integration
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/148—Charge coupled imagers
    • H01L27/14806—Structural or functional details thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06527—Special adaptation of electrical connections, e.g. rewiring, engineering changes, pressure contacts, layout
    • H01L2225/06537—Electromagnetic shielding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49822—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0207—Geometrical layout of the components, e.g. computer aided design; custom LSI, semi-custom LSI, standard cell technique
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Electromagnetism (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Geometry (AREA)
  • Shielding Devices Or Components To Electric Or Magnetic Fields (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Solid State Image Pick-Up Elements (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

本揭示係關於一種可抑制自一者之基板產生之雜訊對另一者之基板賦予之不良影響之層積型裝置及製造方法、以及電子機器。於一者之基板之接合面形成第1金屬層，於對該一者之基板層積之另一者之基板之接合面形成第2金屬層。且，藉由將一者之基板之金屬層與另一者之基板之金屬層接合並電位固定，而構成於一者之基板與另一者之基板之間阻斷電磁波之電磁波屏蔽構造。本技術例如可應用於層積型之CMOS影像感測器。

Description

攝像裝置及製造方法、以及電子機器
本揭示係關於層積型裝置及製造方法、以及電子機器，尤其關於可抑制自一者之基板產生之雜訊對另一者之基板賦予之不良影響之層積型裝置及製造方法、以及電子機器。
先前，於數位靜態相機或數位攝影機等具備攝像功能之電子機器中，使用有例如CCD(Charge Coupled Device：電荷耦合裝置)或CMOS(Complementary Metal Oxide Semiconductor：互補金屬氧化物半導體)影像感測器等固體攝像元件。
又，近年來，開發有如專利文獻1及2所揭示之半導體裝置般，藉由層積有複數個基板之層積型裝置而製造固體攝像元件之技術。
又，於專利文獻3所揭示之固體攝像裝置中，揭示有藉由於接合面以鋸齒格柵狀配置由金屬構成之複數個虛設圖案，而貼合面自上方向或下方向觀看全部為金屬之構造，而形成遮光層之技術。
[先前技術文獻] [專利文獻]
[專利文獻1]日本專利特開2011-96851號公報
[專利文獻2]日本專利特開2012-256736號公報
[專利文獻3]日本專利特開2012-164870號公報
然而，於先前之層積型裝置中，例如、有於一者之基板動作時產生之電磁波引起之雜訊於另一者之基板中賦予引起誤動作等之不良影響之可能性。為抑制此種不良影響，謀求於該等基板之間設置阻斷電磁波之構造。又，由於例如於上述專利文獻3所揭示之層積型裝置之金屬之構造係以遮光為目的，故配置於接合面之虛設圖案電性浮動(floating)，而無法如上述般阻斷電磁波。
本揭示係鑑於此種狀況而完成者，係可抑制自一者之基板產生之雜訊對另一者之基板賦予之不良影響者。
本揭示之一態樣之層積型裝置包含：第1金屬層，其形成於至少以2層以上層積之複數個基板中之一者之基板；及第2金屬層，其形成於對上述一者之基板層積之另一者之基板；且藉由將上述第1金屬層與上述第2金屬層接合並電位固定，而構成於上述一者之基板與上述另一者之基板之間阻斷電磁波之電磁波屏蔽構造。
本揭示之一態樣之層積型裝置之製造方法包含以下步驟：於至少以2層以上層積之複數個基板中之一者之基板形成第1金屬層；於對上述一者之基板層積之另一者之基板形成第2金屬層；藉由將上述第1金屬層與上述第2金屬層接合並電位固定，而構成於上述一者之基板與上述另一者之基板之間屏蔽電磁波之電磁波屏蔽構造。
本揭示之一態樣之電子機器包含：層積型裝置，該層積型裝置包含：第1金屬層，其形成於至少以2層以上層積之複數個基板中之一者之基板；及第2金屬層，其形成於對上述一者之基板層積之另一者之基板；且藉由將上述第1金屬層與上述第2金屬層接合並電位固定，而構成於上述一者之基板與上述另一者之基板之間屏蔽電磁波之電磁波屏蔽構造。
於本揭示之一態樣中，於至少以2層以上層積之複數個基板中之 一者之基板形成第1金屬層，於相該一者之基板層積之另一者之基板形成第2金屬層。且，藉由將一者之基板之金屬層與另一者之基板之金屬層接合並電位固定，而構成於一者之基板與另一者之基板之間阻斷電磁波之電磁波屏蔽構造。
根據本揭示之一態樣，可抑制自一者之基板產生之雜訊對另一者之基板賦予之不良影響。
11:層積型裝置
11A:層積型裝置
11B:層積型裝置
11C:層積型裝置
11D:層積型裝置
11E:層積型裝置
11F:層積型裝置
12:上側基板
12F:上側基板
13:下側基板
13F:下側基板
14:接合面
15:接合面
16:接合焊墊
16A:接合焊墊
16A-1:接合焊墊
16A-2:接合焊墊
16A-3:接合焊墊
16A-4:接合焊墊
16B:接合焊墊
16B-1:接合焊墊
16B-2:接合焊墊
16B-3:接合焊墊
16B-4:接合焊墊
16C:接合焊墊
16C-1:接合焊墊
16C-2:接合焊墊
16C-3:接合焊墊
16C-4:接合焊墊
16D:接合焊墊
16D-1:接合焊墊
16D-2:接合焊墊
16D-3:接合焊墊
16E:接合焊墊
16E-1:接合焊墊
16E-2:接合焊墊
16E-3:接合焊墊
16F:接合焊墊
16F-1:接合焊墊
16F-2:接合焊墊
17:接合焊墊
17A:接合焊墊
17A-1:接合焊墊
17A-2:接合焊墊
17A-3:接合焊墊
17A-4:接合焊墊
17B:接合焊墊
17B-1:接合焊墊
17B-2:接合焊墊
17B-3:接合焊墊
17B-4:接合焊墊
17C:接合焊墊
17C-1:接合焊墊
17C-2:接合焊墊
17C-3:接合焊墊
17C-4:接合焊墊
17D:接合焊墊
17D-1:接合焊墊
17D-2:接合焊墊
17D-3:接合焊墊
17D-4:接合焊墊
17E:接合焊墊
17E-1:接合焊墊
17E-2:接合焊墊
17E-3:接合焊墊
17F:接合焊墊
18:連結配線
18A:連結配線
18B:連結配線
18C:連結配線
18D:連結配線
19:連結配線
19A:連結配線
19C:連結配線
19D:連結配線
19E:連結配線
19E-1:連結配線
19E-2:連結配線
19E-3:連結配線
21:矽基板
22:配線層
23:配線
23-1:配線
23-2:配線
24:連接電極
25:抗蝕層
26:開口部
27:槽
28:抗蝕層
29:開口部
30:槽
31:Cu膜
41:矽基板
42:配線層
43:配線
43-1:配線
43-2:配線
44:連接電極
45:抗蝕層
46:開口部
47:槽
48:抗蝕層
49:開口部
50:槽
51:Cu膜
61:金屬層
62:金屬層
63:狹縫
63-1:狹縫
63-2:狹縫
64:狹縫
71:抗蝕層
72:開口部
81:抗蝕層
82:開口部
101:攝像裝置
102:光學系統
103:攝像元件
104:信號處理電路
105:監視器
106:記憶體
圖1係顯示應用本技術之層積型裝置之第1實施形態之構成例之圖。
圖2係說明層積型裝置之製造方法之圖。
圖3係說明層積型裝置之製造方法之圖。
圖4係說明層積型裝置之製造方法之圖。
圖5係顯示層積型裝置之第2實施形態之構成例之圖。
圖6係顯示層積型裝置之第3實施形態之構成例之圖。
圖7係顯示層積型裝置之第4實施形態之構成例之圖。
圖8係顯示層積型裝置之第5實施形態之構成例之圖。
圖9係顯示層積型裝置之第6實施形態之構成例之圖。
圖10係顯示層積型裝置之第7實施形態之構成例之圖。
圖11係說明層積型裝置之製造方法之圖。
圖12係說明層積型裝置之製造方法之圖。
圖13係顯示搭載於電子機器之攝像裝置之構成例之方塊圖。
以下，對應用本技術之具體實施形態，參照圖式進行詳細說明。
圖1係顯示應用本技術之層積型裝置之第1實施形態之構成例之 圖。
於圖1，示意性顯示自斜向觀看層積型裝置11之構造，層積型裝置11係層積上側基板12及下側基板13而構成。藉由層積型裝置11，可構成例如CMOS影像感測器等固體攝像元件。於該構成中，例如、上側基板12設為供形成構成像素之光電二極體或複數個電晶體等之感測器基板，下側基板13設為供形成驅動像素之驅動電路或控制電路等之周邊電路基板。
如圖1之上側所示，上側基板12及下側基板13係各者個別形成。且，藉由使上側基板12之接合面14(於圖1為朝向下側之面)、與下側基板13之接合面15(於圖1為朝向上側之面)貼合且接合，而形成如圖1之下側所示成為一體之層積型裝置11。
又，以於上側基板12之接合面14露出之方式設置供形成複數個接合焊墊16之金屬層，且以於下側基板13之接合面15露出之方式設置供形成複數個接合焊墊17之金屬層。接合焊墊16及接合焊墊17係由例如具備導電性之金屬形成，且連接於設置於上側基板12及下側基板13各者之元件(未圖示)。
且，上側基板12之複數個接合焊墊16、與下側基板13之複數個接合焊墊17分別形成於在接合上側基板12及下側基板13時、相互對應之位置。因此，於層積型裝置11中，藉由將接合焊墊16與接合焊墊17遍及整面相互金屬接合，而接合上側基板12及下側基板13。
又，上側基板12之複數個接合焊墊16係相互以特定之間隔獨立配置，下側基板13之複數個接合焊墊17係相互以特定之間隔獨立配置。例如，接合焊墊16及接合焊墊17係形成為一邊之長度為0.1~100μm之矩形形狀，且以如間隔為0.005μm~1000μm之圖案分別配置。另，接合焊墊16及接合焊墊17亦可不設為矩形形狀，而設為圓形形狀。
又，於上側基板12中，鄰接之接合焊墊16彼此藉由與接合焊墊16形成於同一層之連結配線18連結；於下側基板13中，鄰接之接合焊墊17彼此藉由與接合焊墊17形成於同一層之連結配線19連結。進而，於複數個接合焊墊16及接合焊墊17中，至少一個連接於電性固定之電路。例如，於圖1之構成例中，電位固定下側基板13之接合焊墊17之一個。
如此構成之層積型裝置11利用藉由將接合焊墊16及接合焊墊17接合且電位固定而構成之電磁波屏蔽構成，可於上側基板12與下側基板13之間阻斷電磁波。因此，例如、可抑制於上側基板12之動作時產生之電磁波引起之雜訊對下側基板13賦予誤動作等不良影響。且，同樣可抑制於下側基板13之動作時產生之電磁波引起之雜訊對上側基板12賦予誤動作等不良影響。
又，藉由於上側基板12及下側基板13之接合面設置此種電磁波屏蔽構成，可設為如於同一層進行上側基板12及下側基板13之電性連接、與電磁波之阻斷之構成。藉此，與分別於不同層形成進行電性連接之功能、與進行電磁波之阻斷之功能之構成相比，可削減製造成本。
另，於層積型裝置11中，藉由接合焊墊16及接合焊墊17構成之電磁波屏蔽構成係例如可設置於層積型裝置11之整面。另外，亦可於例如、產生自上側基板12對下側基板13之動作賦予不良影響之電磁波之特定電路之附近區域、或容易因於下側基板13中產生之電磁波而於上側基板12中受到不良影響之特定電路之附近區域等，配置藉由接合焊墊16及接合焊墊17構成之電磁波屏蔽構成。
其次，參照圖2至圖4，說明層積型裝置11之製造方法。如上述，於個別形成上側基板12及下側基板13後，藉由層積上側基板12及下側基板13而製造層積型裝置11。
首先，如圖2之上段所示，於第1步驟中，於上側基板12，以層積於矽基板21之方式形成配線層22，於下側基板13，以層積於矽基板41之方式形成配線層42。
上側基板12之配線層22係藉由於層間絕緣膜中形成複數層配線之多層配線構造而構成，於圖2至圖4所說明之構成例中，藉由層積下層側之配線23-1與上層側之配線23-2之2層配線構造而構成。又，於上側基板12之配線層22中，配線23-1藉由連接電極24而連接於矽基板21。同樣，下側基板13之配線層42係藉由下層側之配線43-1與上層側之配線43-2所形成之2層配線構造而構成，且配線43-1藉由連接電極44而連接於矽基板41。
此處，例如於構成配線層22及配線層42之層間絕緣膜，採用SiO2(二氧化矽)或SiN(氮化矽)、SiOCH(含碳之氧化矽)、及SiCN(含碳之氮化矽)等組合。又，於配線層22之配線23-1及23-2、以及配線層42之配線43-1，採用Cu(銅)配線，於配線層42之配線43-2採用Al(鋁)配線。就此種配線之形成方法，可使用例如根據“Full Copper Wiring in a Sub-0.25um CMOS ULSI Technology”,Proc.Of 1997 International Electron Device Meeting,pp.773-776(1997).等既已周知之技術。另，例如亦可設為將上側基板12及下側基板13中採用之Cu配線與Al配線之組合設為相反之構成、或上側基板12及下側基板13之兩者均採用Cu配線或Al配線之任一者之構成。
其次，於第2步驟中，如圖2之中段所示，於上側基板12，於配線層22塗佈抗蝕層25後，藉由通常之光微影技術於抗蝕層25將開口部26開口。同樣，於下側基板13，於配線層42塗佈抗蝕層45後，於抗蝕層45將開口部46開口。抗蝕層25及抗蝕層45例如以膜厚為0.05~5μm之範圍形成，作為曝光光源，可使用ArF(氟化氬)準分子雷射、或KrF(二氟化氪)準分子雷射、i線(汞譜線)等。
接著，於第3步驟中，於藉由通常之乾蝕刻技術進行蝕刻後，進行清洗處理。藉此，如圖2之下段所示，於上側基板12，形成用於形成接合焊墊16之槽27，於下側基板13，形成用於形成接合焊墊17之槽47。
其次，於第4步驟中，如圖3之上段所示，於上側基板12，於配線層22塗佈抗蝕層28後，藉由通常之光微影技術，以形成為小於槽27之方式於抗蝕層28將開口部29開口。同樣，於下側基板13，於配線層42塗佈抗蝕層48後，以形成為小於槽47之方式於抗蝕層48將開口部49開口。
接著，於第5步驟中，於藉由通常之乾蝕刻技術進行蝕刻後，進行清洗處理。藉此，如圖3之中段所示，於上側基板12，形成為了形成用於將接合焊墊16連接於配線23-2之通道之槽30。同樣，於下側基板13，形成為了形成用於將接合焊墊17連接於配線43-2之通道之槽50。
隨後，於第6步驟中，藉由高頻濺鍍處理，於Ar/N2氣氛下，以5nm~50nm之厚度將Ti(鈦)、Ta(鉭)、Ru(釕)、或其等之氮化物成膜作為Cu障壁後，藉由電解鍍敷法或濺鍍法堆積Cu膜。藉此，如圖3之下段所示，於上側基板12，以填埋槽30之方式形成Cu膜31，於下側基板13，以填埋槽50之方式形成Cu膜51。
其次，於第7步驟中，使用熱板或燒結退火裝置，以100℃~400℃之溫度進行1分鐘~60分鐘左右之熱處理。隨後，藉由化學機械研磨(CMP)法去除所堆積之Cu障壁、Cu膜31及Cu膜51中之作為接合焊墊16及接合焊墊17無用之部分。藉此，僅殘存埋入於槽30及槽50之部分，而如圖4之上段所示，形成接合焊墊16及接合焊墊17。
又，於第8步驟中，如圖4之中段所示，藉由將接合焊墊16及接合焊墊17彼此進行金屬接合，而進行接合上側基板12及下側基板13之 處理。
然後，於第9步驟中，如圖4之下段所示，自圖4之上側切削及研磨上側基板12之矽基板21，而以例如、上側基板12之厚度成為5~10μm左右之方式，進行薄壁化之處理。就隨後之步驟，根據層積型裝置11之用途而有所不同，例如、於層積型之固體攝像元件之情形時，使用上述專利文獻3所揭示之製法製作層積型裝置11。又，於隨後之步驟中，如圖1所示，進行將接合焊墊17連接於電性固定之電路之處理。
藉由包含如以上之各步驟之製造方法，可製造具備於上側基板12與下側基板13之間阻斷電磁波之電磁波屏蔽構造之層積型裝置11。又，於層積型裝置11中，因藉由接合焊墊16與接合焊墊17之金屬接合而接合上側基板12及下側基板13，故與例如接合金屬與絕緣膜之構成相比，接合力更強，從而可避免例如、於生產時產生晶圓破裂等。
其次，圖5係顯示層積型裝置11之第2實施形態之構成例之圖。
於圖5中，圖示有形成於層積型裝置11A之接合面之接合焊墊16A及接合焊墊17A，其他構成之圖示因與層積型裝置11相同故省略。又，層積型裝置11A之製造方法與參照圖2至圖4說明之層積型裝置11相同。
如圖5所示，於層積型裝置11A中，接合焊墊16A及接合焊墊17A各者獨立形成為直線狀，且接合焊墊16A與接合焊墊17A係遍及整面而相互金屬接合。例如，接合焊墊16A及接合焊墊17A係形成為長邊之長度為100μm，且以如間隔為0.005μm~1000μm之圖案配置。
又，於圖5中，顯示有複數條形成之接合焊墊16A及接合焊墊17A中之、4條接合焊墊16A-1至16A-4及4條接合焊墊17A-1至17A-4。且，接合焊墊16A-1至16A-4中之鄰接者彼此藉由形成於同一層之連結配線18A連結，接合焊墊17A-1至17A-4中之鄰接者彼此藉由形成於同 一層之連結配線19A連結。進而，於接合焊墊16A-1至16A-4、以及接合焊墊17A-1至17A-4中，至少一條連接於電性固定之電路。例如，於圖5之構成例中，電位固定接合焊墊17A-4。
如此，於層積型裝置11A中，可藉由將形成為直線狀之接合焊墊16A及接合焊墊17A金屬接合並電位固定而構成電磁波屏蔽構成。藉此，於層積型裝置11A中，可抑制於動作時產生之電磁波引起之雜訊賦予不良影響。
另，於層積型裝置11A中，藉由接合焊墊16A及接合焊墊17A構成之電磁波屏蔽構成係例如可設置於層積型裝置11A之整面。另外，例如、亦可於產生賦予不良影響之電磁波之特定電路之附近區域、或容易受到不良影響之特定電路之附近區域等，配置藉由接合焊墊16A及接合焊墊17A構成之電磁波屏蔽構成。
圖6係顯示層積型裝置11之第3實施形態之構成例之圖。
於圖6中，圖示有形成於層積型裝置11B之接合面之接合焊墊16B及接合焊墊17B，其他構成之圖示因與層積型裝置11相同故省略。又，層積型裝置11B之製造方法與參照圖2至圖4說明之層積型裝置11相同。
如圖6所示，於層積型裝置11B中，接合焊墊16B及接合焊墊17B與圖5之層積型裝置11A相同，各者獨立形成為直線狀。
且，於層積型裝置11B中，接合焊墊16B及接合焊墊17B配置於相互錯開之位置，且藉由將各者之一部分彼此金屬接合並電位固定而構成電磁波屏蔽構成。例如，接合焊墊16B-1配置於接合焊墊17B-1及接合焊墊17B-2之間，且於與接合焊墊17B-1及接合焊墊17B-2重疊之部分僅局部金屬接合。同樣，接合焊墊17B-2配置於接合焊墊16B-2及接合焊墊16B-3之間，且於與接合焊墊16B-2及接合焊墊16B-3重疊之部分僅局部金屬接合。
如此，層積型裝置11B係將接合焊墊16B與接合焊墊17B配置於相互錯開之位置，即，於堵塞複數條接合焊墊16B彼此之間隔之位置配置複數條接合焊墊17B，並局部金屬接合相互重疊之一部分。藉此，於層積型裝置11B中，藉由接合焊墊16B與接合焊墊17B全面覆蓋接合面，而以自上方或下方觀看時，恰好觀察到如於接合面之整面配置有金屬之方式構成。
因此，於如此構成之層積型裝置11B中，藉由以觀察到如於接合面之整面配置有金屬之方式構成之電磁波屏蔽構成，可更確實地抑制於動作時產生之電磁波引起之雜訊賦予不良影響。
另，於層積型裝置11B中，藉由接合焊墊16B及接合焊墊17B構成之電磁波屏蔽構成係例如可設置於層積型裝置11B之整面。另外，例如、亦可於產生賦予不良影響之電磁波之特定電路之附近區域、或容易受到不良影響之特定電路之附近區域等，配置藉由接合焊墊16B及接合焊墊17B構成之電磁波屏蔽構成。
圖7係顯示層積型裝置11之第4實施形態之構成例之圖。
於圖7中，圖示有形成於層積型裝置11C之接合面之接合焊墊16C及接合焊墊17C，其他構成之圖示因與層積型裝置11相同故省略。又，層積型裝置11C之製造方法與參照圖2至圖4說明之層積型裝置11相同。
如圖7所示，於層積型裝置11C中，接合焊墊16C與圖5之接合焊墊16A同樣形成為直線狀，接合焊墊17C與圖1之接合焊墊17同樣形成為矩形形狀。如此，於層積型裝置11C中，可藉由將形成為直線狀之接合焊墊16C、與形成為矩形形狀之接合焊墊17C金屬接合並電位固定而構成電磁波屏蔽構成。藉此，於層積型裝置11C中，可更確實地抑制於動作時產生之電磁波引起之雜訊賦予不良影響。
另，於層積型裝置11C中，藉由接合焊墊16C及接合焊墊17C構成 之電磁波屏蔽構成係例如可設置於層積型裝置11C之整面。另外，例如、亦可於產生賦予不良影響之電磁波之特定電路之附近區域、或容易受到不良影響之特定電路之附近區域等，配置藉由接合焊墊16C及接合焊墊17C構成之電磁波屏蔽構成。
另，作為層積型裝置11C之變化例，亦可設為接合焊墊16C與圖1之接合焊墊17同樣形成為矩形形狀，接合焊墊17C與圖5之接合焊墊16A同樣形成為直線狀之構成。
圖8係顯示層積型裝置11之第5實施形態之構成例之圖。
於圖8中，圖示有形成於層積型裝置11D之接合面之接合焊墊16D及接合焊墊17D，其他構成之圖示因與層積型裝置11相同故省略。又，層積型裝置11D之製造方法與參照圖2至圖4說明之層積型裝置11相同。
如圖8所示，於層積型裝置11D中，接合焊墊16D與圖5之接合焊墊16A同樣形成為直線狀，接合焊墊17D與圖1之接合焊墊17同樣形成為矩形形狀。且，於層積型裝置11D中，如圖6之層積型裝置11B，接合焊墊16D及接合焊墊17D配置於相互錯開之位置，且藉由將各者之一部分彼此金屬接合並電位固定而構成電磁波屏蔽構成。
如此，於層積型裝置11D中，因接合焊墊16D及接合焊墊17D配置於相互錯開之位置，故例如與圖1之構成相比，可於接合面之更廣面積上配置金屬。因此，於如此構成之層積型裝置11D中，可更確實地抑制於動作時產生之電磁波引起之雜訊賦予不良影響。
另，於層積型裝置11D中，藉由接合焊墊16D及接合焊墊17D構成之電磁波屏蔽構成，例如可設置於層積型裝置11D之整面。另外，例如亦可於產生賦予不良影響之電磁波之特定電路之附近區域、或容易受到不良影響之特定電路之附近區域等，配置由接合焊墊16D及接合焊墊17D構成之電磁波屏蔽構成。
另，作為層積型裝置11D之變化例，亦可設為接合焊墊16D與圖1之接合焊墊17同樣形成為矩形形狀，接合焊墊17D與圖5之接合焊墊16A同樣形成為直線狀之構成。
圖9係顯示層積型裝置11之第6實施形態之構成例之圖。
於圖9中，圖示有形成於層積型裝置11E之接合面之接合焊墊16E及接合焊墊17E，其他構成之圖示因與層積型裝置11相同故省略。又，層積型裝置11E之製造方法與參照圖2至圖4說明之層積型裝置11相同。
於上述之各實施形態中，設為接合焊墊16及接合焊墊17分別藉由形成於同一層之連結配線18及連結配線19而連接之構成。相對於此，於層積型裝置11E中，採用於與接合焊墊16E及接合焊墊17E不同層形成連結配線19E，並藉由該連結配線19E電性連接接合焊墊16E及接合焊墊17E之構成。
例如，如圖9所示，配置接合焊墊16E-1及接合焊墊17E-1之一行係藉由連結配線19E-1連接並電位固定。又，配置接合焊墊16E-2及接合焊墊17E-2之一行係藉由連結配線19E-2連接並電位固定，配置接合焊墊16E-3及接合焊墊17E-3之一行係藉由連結配線19E-3連接並電位固定。
如此，可於與接合焊墊16E及接合焊墊17E不同層設置連接接合焊墊16E及接合焊墊17E之連結配線19E，而構成電磁波屏蔽構成。
另，於層積型裝置11E中，藉由接合焊墊16E及接合焊墊17E構成之電磁波屏蔽構成，例如可設置於層積型裝置11E之整面。另外，例如亦可於產生賦予不良影響之電磁波之特定電路之附近區域、或容易受到不良影響之特定電路之附近區域等，配置藉由接合焊墊16E及接合焊墊17E構成之電磁波屏蔽構成。
圖10係顯示層積型裝置11之第7實施形態之構成例之圖。
如圖10所示，層積型裝置11F係於上側基板12F之接合面14(參照圖1)之整面形成金屬層61，且於下側基板13F之接合面15(參照圖1)之整面形成有金屬層62。又，於層積型裝置11F中，進行上側基板12F及下側基板13F之電性連接之連接部係藉由以例如0.01~100μm之寬度形成之狹縫，而自金屬層61電性獨立。例如，於圖10所示之構成例中，以包圍連接部即接合焊墊16F-1之方式形成狹縫63-1，以包圍連接部即接合焊墊16F-2之方式形成狹縫63-2。且，於層積型裝置11F中，金屬層61及金屬層62之一部分於圖10之構成例中連接於電性固定金屬層61之電路。
如此構成之層積型裝置11F利用藉由將金屬層61及金屬層62接合並電位固定而構成之電磁波屏蔽構成，可於上側基板12F與下側基板13F之間更確實地阻斷電磁波。因此，於層積型裝置11F中，可更確實地抑制於動作時產生之電磁波引起之雜訊賦予不良影響。
另，於層積型裝置11F中，藉由金屬層61及金屬層62構成之電磁波屏蔽構成係例如可設置於層積型裝置11F之整面。另外，例如、亦可於產生賦予不良影響之電磁波之特定電路之附近區域、或容易受到不良影響之特定電路之附近區域等，配置藉由金屬層61及金屬層62構成之電磁波屏蔽構成。
其次，參照圖11及圖12，說明層積型裝置11F之製造方法。另，就針對圖1之層積型裝置11之製造方法說明之第1步驟至第7步驟(參照圖2至圖4)，因進行相同之步驟故省略說明，而自於第7步驟後進行之第21步驟進行說明。
如圖11之上段所示，於第21步驟中，於上側基板12F，對於圖4所示之第7步驟形成有接合焊墊16F之配線層22，使用RF濺鍍處理或蒸鍍處理而成膜金屬層61。同樣，於下側基板13F，對形成有接合焊墊17F之配線層42，成膜金屬層62。金屬層61及金屬層62係使用例如 Cu、CuO、Ta、TaN、Ti、TiN、W、WN、Ru、RuN、Co等導電性金屬材料，以成為0.1~1000nm之厚度之方式成膜。
其次，於第22步驟中，如圖11之中段所示，於上側基板12F，於金屬層61塗佈抗蝕層71後，藉由通常之光微影技術，以包圍接合焊墊16F之方式於抗蝕層71將開口部72開口。同樣，於下側基板13F，於金屬層62塗佈抗蝕層81後，以包圍接合焊墊17F之方式於抗蝕層81將開口部82開口。
其次，於第23步驟中，於藉由通常之乾蝕刻技術進行蝕刻後，進行清洗處理。藉此，如圖11之下段所示，於上側基板12F，於金屬層61形成狹縫63，且於下側基板13F，於金屬層62形成狹縫64。
其次，於第24步驟中，如圖12之上段所示，藉由將金屬層61及金屬層62彼此金屬接合，而進行接合上側基板12F及下側基板13F之處理。此時，藉由狹縫63及狹縫64，金屬層61及金屬層62電性獨立，接合焊墊16F及接合焊墊17F接合。
其次，於第25步驟中，如圖12之下段所示，自圖12之上側切削及研磨上側基板12F之矽基板21，而以例如、上側基板12F之厚度成為5~10μm左右之方式，進行薄壁化之處理。就隨後之步驟，根據層積型裝置11F之用途而有所不同，例如、於層積型之固體攝像元件之情形時，使用上述專利文獻3所揭示之製法製作層積型裝置11F。
藉由包含如以上之各步驟之製造方法，可製造具備於上側基板12F與下側基板13F之間阻斷電磁波之電磁波屏蔽構造之層積型裝置11F。又，於層積型裝置11F中，因藉由金屬層61與金屬層62之金屬接合而接合上側基板12F及下側基板13F，故例如與如接合金屬與絕緣膜之構成相比，接合力更強，從而可避免例如、於生產時產生晶圓破裂等。
另，雖於本實施形態中，已說明2層構造之層積型裝置11，但本 技術可應用於層積有3層以上之基板之層積型裝置11。
又，就本實施形態之電磁波屏蔽構造，對形成於接合面之金屬層(接合焊墊16及17、金屬層61及金屬層62)之形狀、接合(整面或一部分)金屬層彼此之方法、電磁波屏蔽構造之配置位置等，可設為適當選擇上述之各構成例者而加以組合之形態。
另，如上述之各實施形態之層積型裝置11可應用於例如拍攝圖像之固體攝像元件。又，作為層積型裝置11構成之固體攝像元件可應用於例如數位靜態相機或數位攝影機等之攝像系統、具備攝像功能之行動電話、或具備攝像功能之其他機器等各種電子機器。
圖13係顯示搭載於電子機器之攝像裝置之構成例之方塊圖。
如圖13所示，攝像裝置101構成為具備：光學系統102、攝像元件103、信號處理電路104、監視器105、及記憶體106，可拍攝靜態圖像及動態圖像。
光學系統102係具有1片或複數片透鏡而構成，將來自被攝體之像光(入射光)引導於攝像元件103，使其成像於攝像元件103之受光面(感測器部)。
攝像元件103係作為上述各實施形態之層積型裝置11構成。於攝像元件103，根據經由光學系統102成像於受光面之像，於特定期間累積電子。且，將與累積於攝像元件103之電子相應之信號供給至信號處理電路104。
信號處理電路104對自攝像元件103輸出之像素信號實施各種信號處理。藉由使信號處理電路104實施信號處理而獲得之圖像(圖像資料)係供給至監視器105予以顯示，或供給至記憶體106予以記憶(記錄)。
於如此構成之攝像裝置101中，藉由應用上述各實施形態之層積型裝置11，可拍攝例如雜訊更少之高畫質圖像。
另，本技術亦可採取如以下之構成。
(1)
一種層積型裝置，其具備：第1金屬層，其形成於至少以2層以上層積之複數個基板中之一者之基板；及第2金屬層，其形成於對上述一者之基板層積之另一者之基板；且藉由將上述第1金屬層與上述第2金屬層接合並電位固定，而構成於上述一者之基板與上述另一者之基板之間阻斷電磁波之電磁波屏蔽構造。
(2)
如上述技術方案(1)記載之層積型裝置，其中上述第1金屬層係以於將上述一者之基板接合於上述另一者之基板之接合面露出之方式形成；上述第2金屬層係以於將上述另一者之基板接合於上述一者之基板之接合面露出之方式形成。
(3)
如上述技術方案(1)或(2)記載之層積型裝置，其中上述第1金屬層及上述第2金屬層係由以特定間隔獨立配置之複數個焊墊分別構成。
(4)
如上述技術方案(3)記載之層積型裝置，其中構成上述第1金屬層及上述第2金屬層各者之複數個上述焊墊之至少一部分，藉由與上述第1金屬層及上述第2金屬層各者形成於同一層之連結配線而電性連接。
(5)
如上述技術方案(3)或(4)之任一者記載之層積型裝置，其中構成上述第1金屬層之複數個上述焊墊、與構成上述第2金屬層之複數個上述焊墊相互於整面或局部接合。
(6)
如上述技術方案(3)記載之層積型裝置，其中構成上述第1金屬層及上述第2金屬層各者之複數個上述焊墊之至少一部分，經由與上述第1金屬層及上述第2金屬層不同之其他層之配線而電性連接。
(7)
如上述技術方案(1)或(2)記載之層積型裝置，其中上述第1金屬層及上述第2金屬層形成於在上述一者之基板與上述另一者之基板之間進行電性連接之接合部以外之整面上；且於上述第1金屬層與上述接合部之間、及上述第2金屬層與上述接合部之間形成狹縫。
(8)
如上述技術方案(1)至(7)之任一者記載之層積型裝置，其中上述電磁波屏蔽構造配置於上述一者之基板及上述另一者之基板之接合面之整面上。
(9)
如上述技術方案(1)至(7)之任一者記載之層積型裝置，其中上述電磁波屏蔽構造配置於上述一者之基板及上述另一者之基板之接合面之、產生自上述一者之基板對上述另一者之基板之動作賦予不良影響之電磁波之區域、或因於上述另一者之基板產生之電磁波而於上述一者之基板受到不良影響之區域中之至少任一者之區域。
(10)
一種層積型裝置之製造方法，其包含以下步驟： 於至少以2層以上層積之複數個基板中之一者之基板形成第1金屬層；於對上述一者之基板層積之另一者之基板形成第2金屬層；且藉由將上述第1金屬層與上述第2金屬層接合並電位固定，而構成於上述一者之基板與上述另一者之基板之間阻斷電磁波之電磁波屏蔽構造。
(11)
一種電子機器，其包含層積型裝置，該層積型裝置包含：第1金屬層，其形成於至少以2層以上層積之複數個基板中之一者之基板；及第2金屬層，其形成於對上述一者之基板層積之另一者之基板；且藉由將上述第1金屬層與上述第2金屬層接合並電位固定，而構成於上述一者之基板與上述另一者之基板之間阻斷電磁波之電磁波屏蔽構造。
另，本實施形態並非限定於上述實施形態者，於不脫離本揭示之主旨之範圍內可進行各種變更。
11:層積型裝置
12:上側基板
13:下側基板
14:接合面
15:接合面
16:接合焊墊
17:接合焊墊
18:連結配線
19:連結配線

Claims (19)

  1. 一種攝像裝置，其包含：第1基板，其包括複數個光電二極體及電晶體；第1配線層，其包括第1複數金屬墊；第2配線層，其包括第2複數金屬墊；及第2基板，其包括邏輯電路；其中上述第1基板、上述第1配線層、上述第2配線層及上述第2基板係自第1側依序相互層積；上述第1複數金屬墊與上述第2複數金屬墊係彼此獨立地直線地形成，且上述第1複數金屬墊係配置於阻塞(block)上述第2複數金屬墊之各者間的間隔之位置；於俯視或仰視下觀察時，整個接合面由金屬墊覆蓋；上述第1複數金屬墊之各者係與上述第2複數金屬墊個別重疊且直接連接於表面之局部(a portion of surfaces)；且上述第2複數金屬墊之第1金屬墊電性連接於上述第2基板之部分。
  2. 如請求項1之攝像裝置，其中上述第1金屬墊連接於固定電位。
  3. 如請求項2之攝像裝置，其中自上述第2基板之上述部分供給上述固定電位。
  4. 如請求項3之攝像裝置，其中上述第2基板之上述部分包括供給上述固定電位之電路。
  5. 如請求項1之攝像裝置，其中上述第1複數金屬墊之至少一部分彼此電性連接。
  6. 如請求項1之攝像裝置，其中為了分別形成上述第1複數金屬墊及上述第2複數金屬墊，於 上述第1配線層及上述第2配線層蝕刻有槽，且各個槽具有自約0.01μm到約100μm之寬度。
  7. 如請求項1之攝像裝置，其中上述第1複數金屬墊之至少一部分係經由於與上述第1配線層及上述第2配線層不同之層形成之配線而彼此電性連接。
  8. 一種攝像裝置之製造方法，其包含：形成第1基板，該第1基板包括複數個光電二極體及電晶體；形成第1配線層，該第1配線層包括第1複數金屬墊；形成第2配線層，該第2配線層包括第2複數金屬墊；及形成第2基板，該第2基板包括邏輯電路；其中上述第1基板、上述第1配線層、上述第2配線層及上述第2基板係自第1側依序相互層積；上述第1複數金屬墊與上述第2複數金屬墊係彼此獨立地直線地形成，且上述第1複數金屬墊係配置於阻塞上述第2複數金屬墊之各者間的間隔之位置；於俯視或仰視下觀察時，整個接合面由金屬墊覆蓋；上述第1複數金屬墊之各者係與上述第2複數金屬墊個別重疊且直接連接於表面之局部；且上述第2複數金屬墊之第1金屬墊電性連接於上述第2基板之部分。
  9. 如請求項8之製造方法，其中上述第1金屬墊連接於固定電位。
  10. 如請求項9之製造方法，其中自上述第2基板之上述部分供給上述固定電位。
  11. 如請求項10之製造方法，其中上述第2基板之上述部分包括供給上述固定電位之電路。
  12. 如請求項8之製造方法，其中上述第1複數金屬墊之至少一部分彼此電性連接。
  13. 如請求項8之製造方法，其中上述第1複數金屬墊之至少一部分係經由於與上述第1配線層及上述第2配線層不同之層形成之配線而彼此電性連接。
  14. 一種電子機器，其配置有攝像裝置，包含：第1基板，其包括複數個光電二極體及電晶體；第1配線層，其包括第1複數金屬墊；第2配線層，其包括第2複數金屬墊；及第2基板，其包括邏輯電路；其中上述第1基板、上述第1配線層、上述第2配線層及上述第2基板係自第1側依序相互層積；上述第1複數金屬墊與上述第2複數金屬墊係彼此獨立地直線地形成，且上述第1複數金屬墊係配置於阻塞上述第2複數金屬墊之各者間的間隔之位置；於俯視或仰視下觀察時，整個接合面由金屬墊覆蓋；上述第1複數金屬墊之各者係與上述第2複數金屬墊個別重疊且直接連接於表面之局部；且上述第2複數金屬墊之第1金屬墊電性連接至上述第2基板之部分。
  15. 如請求項14之電子機器，其中上述第1金屬墊連接於固定電位。
  16. 如請求項15之電子機器，其中自上述第2基板之上述部分供給上述固定電位。
  17. 如請求項16之電子機器，其中上述第2基板之上述部分包括供給上述固定電位之電路。
  18. 如請求項14之電子機器，其中上述第1複數金屬墊之至少一部分彼此電性連接。
  19. 如請求項14之電子機器，其中上述第1複數金屬墊之至少一部分係經由於與上述第1配線層及上述第2配線層不同之層形成之配線而彼此電性連接。
TW104126864A 2014-10-08 2015-08-18 攝像裝置及製造方法、以及電子機器 TWI747805B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2014207129 2014-10-08
JP2014-207129 2014-10-08

Publications (2)

Publication Number Publication Date
TW201626460A TW201626460A (zh) 2016-07-16
TWI747805B true TWI747805B (zh) 2021-12-01

Family

ID=55653026

Family Applications (1)

Application Number Title Priority Date Filing Date
TW104126864A TWI747805B (zh) 2014-10-08 2015-08-18 攝像裝置及製造方法、以及電子機器

Country Status (6)

Country Link
US (1) US20170243819A1 (zh)
JP (2) JP6683619B2 (zh)
KR (1) KR102426811B1 (zh)
CN (1) CN107078056A (zh)
TW (1) TWI747805B (zh)
WO (1) WO2016056409A1 (zh)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI747805B (zh) * 2014-10-08 2021-12-01 日商索尼半導體解決方案公司 攝像裝置及製造方法、以及電子機器
JP2018081945A (ja) * 2016-11-14 2018-05-24 ソニーセミコンダクタソリューションズ株式会社 固体撮像素子および製造方法、並びに電子機器
CN107546174B (zh) * 2017-07-28 2020-07-17 中国科学院微电子研究所 一种集成电路元器件的工艺方法
TW202013708A (zh) * 2018-06-05 2020-04-01 日商索尼半導體解決方案公司 固體攝像裝置、固體攝像裝置之製造方法及電子機器
JP7402606B2 (ja) * 2018-10-31 2023-12-21 ソニーセミコンダクタソリューションズ株式会社 固体撮像装置及び電子機器
JP2022043369A (ja) * 2018-12-26 2022-03-16 ソニーセミコンダクタソリューションズ株式会社 半導体装置および電子機器
JP2021077776A (ja) * 2019-11-11 2021-05-20 ソニーセミコンダクタソリューションズ株式会社 半導体装置及び電子機器
JP2021197488A (ja) * 2020-06-17 2021-12-27 ソニーセミコンダクタソリューションズ株式会社 固体撮像装置
US11508665B2 (en) * 2020-06-23 2022-11-22 Taiwan Semiconductor Manufacturing Co., Ltd. Packages with thick RDLs and thin RDLs stacked alternatingly

Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7498663B2 (en) * 2003-08-20 2009-03-03 Sharp Kabushiki Kaisha Semiconductor integrated circuit
US20100238331A1 (en) * 2009-03-19 2010-09-23 Sony Corporation Semiconductor device and method of manufacturing the same, and electronic apparatus
TW201126702A (en) * 2009-03-17 2011-08-01 Sony Corp Solid-state imaging device, method of manufacturing the same, method of driving the same, and electronic apparatus
TW201127035A (en) * 2009-06-22 2011-08-01 Sony Corp Solid-state imaging device and camera
US20130107075A1 (en) * 2010-06-30 2013-05-02 Canon Kabushiki Kaisha Solid-state imaging device and imaging system
TW201334168A (zh) * 2011-12-01 2013-08-16 Sharp Kk 固體攝像元件
US20140014813A1 (en) * 2012-07-12 2014-01-16 Omnivision Technologies, Inc. Integrated circuit stack with integrated electromagnetic interference shielding
US20140043512A1 (en) * 2010-09-15 2014-02-13 Sony Corporation Solid state imaging device and electronic apparatus
US20140145338A1 (en) * 2011-05-24 2014-05-29 Sony Corporation Semiconductor device
TW201426987A (zh) * 2012-11-22 2014-07-01 尼康股份有限公司 攝像元件及攝像單元

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1168029A (ja) * 1997-08-14 1999-03-09 Sumitomo Electric Ind Ltd 半導体装置
JP3532788B2 (ja) 1999-04-13 2004-05-31 唯知 須賀 半導体装置及びその製造方法
JP2002198686A (ja) * 2000-12-27 2002-07-12 Sony Corp 電子部品用シートおよびその製造方法
US6737750B1 (en) 2001-12-07 2004-05-18 Amkor Technology, Inc. Structures for improving heat dissipation in stacked semiconductor packages
JP3864927B2 (ja) * 2003-04-14 2007-01-10 ソニー株式会社 配線基板と回路モジュール
JP4805600B2 (ja) * 2005-04-21 2011-11-02 ルネサスエレクトロニクス株式会社 半導体装置
JP4577228B2 (ja) * 2006-02-09 2010-11-10 セイコーエプソン株式会社 半導体装置および半導体装置の製造方法
JP4871164B2 (ja) * 2007-02-21 2012-02-08 富士通株式会社 半導体集積回路
JP5442394B2 (ja) 2009-10-29 2014-03-12 ソニー株式会社 固体撮像装置とその製造方法、及び電子機器
JP5696513B2 (ja) 2011-02-08 2015-04-08 ソニー株式会社 固体撮像装置とその製造方法、及び電子機器
JP5919653B2 (ja) 2011-06-09 2016-05-18 ソニー株式会社 半導体装置
JP5970747B2 (ja) 2011-05-24 2016-08-17 ソニー株式会社 半導体装置
JP2014022561A (ja) 2012-07-18 2014-02-03 Sony Corp 固体撮像装置、及び、電子機器
JP2014165396A (ja) 2013-02-26 2014-09-08 Sony Corp 固体撮像装置および電子機器
TWI747805B (zh) * 2014-10-08 2021-12-01 日商索尼半導體解決方案公司 攝像裝置及製造方法、以及電子機器

Patent Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7498663B2 (en) * 2003-08-20 2009-03-03 Sharp Kabushiki Kaisha Semiconductor integrated circuit
TW201126702A (en) * 2009-03-17 2011-08-01 Sony Corp Solid-state imaging device, method of manufacturing the same, method of driving the same, and electronic apparatus
US20100238331A1 (en) * 2009-03-19 2010-09-23 Sony Corporation Semiconductor device and method of manufacturing the same, and electronic apparatus
TW201127035A (en) * 2009-06-22 2011-08-01 Sony Corp Solid-state imaging device and camera
US20130107075A1 (en) * 2010-06-30 2013-05-02 Canon Kabushiki Kaisha Solid-state imaging device and imaging system
US20140043512A1 (en) * 2010-09-15 2014-02-13 Sony Corporation Solid state imaging device and electronic apparatus
US20140145338A1 (en) * 2011-05-24 2014-05-29 Sony Corporation Semiconductor device
TW201334168A (zh) * 2011-12-01 2013-08-16 Sharp Kk 固體攝像元件
US20140014813A1 (en) * 2012-07-12 2014-01-16 Omnivision Technologies, Inc. Integrated circuit stack with integrated electromagnetic interference shielding
TW201426987A (zh) * 2012-11-22 2014-07-01 尼康股份有限公司 攝像元件及攝像單元

Also Published As

Publication number Publication date
KR102426811B1 (ko) 2022-07-29
JPWO2016056409A1 (ja) 2017-07-20
CN107078056A (zh) 2017-08-18
TW201626460A (zh) 2016-07-16
KR20170070018A (ko) 2017-06-21
JP7095013B2 (ja) 2022-07-04
WO2016056409A1 (ja) 2016-04-14
JP2020123731A (ja) 2020-08-13
US20170243819A1 (en) 2017-08-24
JP6683619B2 (ja) 2020-04-22

Similar Documents

Publication Publication Date Title
TWI747805B (zh) 攝像裝置及製造方法、以及電子機器
JP5994274B2 (ja) 半導体装置、半導体装置の製造方法、及び、電子機器
JP5982748B2 (ja) 半導体装置、半導体装置の製造方法、および電子機器
JP5696513B2 (ja) 固体撮像装置とその製造方法、及び電子機器
US10879293B2 (en) Solid-state imaging device, method of manufacturing solid-state imaging device, and electronic device
JP5682327B2 (ja) 固体撮像素子、固体撮像素子の製造方法、及び電子機器
JP6031765B2 (ja) 半導体装置、電子機器、及び、半導体装置の製造方法
TWI773736B (zh) 固態成像裝置
US9024405B2 (en) Solid-state image sensor
KR102133067B1 (ko) 반도체장치 및 전자기기
JP5853351B2 (ja) 半導体装置、半導体装置の製造方法、及び電子機器
KR101941709B1 (ko) 반도체 장치, 반도체 장치의 제조 방법, 고체 촬상 장치 및 전자 기기
JP6885393B2 (ja) 固体撮像装置、固体撮像装置の製造方法および電子機器
JP5187284B2 (ja) 半導体装置の製造方法
JP6963873B2 (ja) 固体撮像素子、固体撮像素子の製造方法および電子機器
JP2012204501A (ja) 半導体装置、電子デバイス、及び、半導体装置の製造方法
KR102079407B1 (ko) 반도체 장치의 제조 방법
JP6256562B2 (ja) 固体撮像装置及び電子機器
JP2012244101A (ja) 半導体装置
JP6233376B2 (ja) 固体撮像装置及び電子機器
JP6376245B2 (ja) 固体撮像装置、および電子機器
WO2021199665A1 (ja) 固体撮像装置及び固体撮像装置の製造方法、並びに電子機器
WO2022107625A1 (ja) 固体撮像装置及びその製造方法、並びに電子機器