TW202013708A - 固體攝像裝置、固體攝像裝置之製造方法及電子機器 - Google Patents

固體攝像裝置、固體攝像裝置之製造方法及電子機器 Download PDF

Info

Publication number
TW202013708A
TW202013708A TW108119098A TW108119098A TW202013708A TW 202013708 A TW202013708 A TW 202013708A TW 108119098 A TW108119098 A TW 108119098A TW 108119098 A TW108119098 A TW 108119098A TW 202013708 A TW202013708 A TW 202013708A
Authority
TW
Taiwan
Prior art keywords
semiconductor substrate
insulating film
conductor
solid
state imaging
Prior art date
Application number
TW108119098A
Other languages
English (en)
Inventor
安藤幸弘
Original Assignee
日商索尼半導體解決方案公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 日商索尼半導體解決方案公司 filed Critical 日商索尼半導體解決方案公司
Publication of TW202013708A publication Critical patent/TW202013708A/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14634—Assemblies, i.e. Hybrid structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/07—Structure, shape, material or disposition of the bonding areas after the connecting process
    • H01L24/09—Structure, shape, material or disposition of the bonding areas after the connecting process of a plurality of bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14603—Special geometry or disposition of pixel-elements, address-lines or gate-electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14636—Interconnect structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14641—Electronic components shared by two or more pixel-elements, e.g. one amplifier shared by two pixel elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14643—Photodiode arrays; MOS imagers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
    • H01L27/1469—Assemblies, i.e. hybrid integration
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05647—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/0601—Structure
    • H01L2224/0603—Bonding areas having different sizes, e.g. different heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/061—Disposition
    • H01L2224/0612—Layout
    • H01L2224/0615—Mirror array, i.e. array having only a reflection symmetry, i.e. bilateral symmetry
    • H01L2224/06152—Mirror array, i.e. array having only a reflection symmetry, i.e. bilateral symmetry being non uniform, i.e. having a non uniform pitch across the array
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/07—Structure, shape, material or disposition of the bonding areas after the connecting process
    • H01L2224/08—Structure, shape, material or disposition of the bonding areas after the connecting process of an individual bonding area
    • H01L2224/0805—Shape
    • H01L2224/08057—Shape in side view
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/07—Structure, shape, material or disposition of the bonding areas after the connecting process
    • H01L2224/08—Structure, shape, material or disposition of the bonding areas after the connecting process of an individual bonding area
    • H01L2224/081—Disposition
    • H01L2224/0812—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/08121—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding the connected bonding areas being not aligned with respect to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/07—Structure, shape, material or disposition of the bonding areas after the connecting process
    • H01L2224/08—Structure, shape, material or disposition of the bonding areas after the connecting process of an individual bonding area
    • H01L2224/081—Disposition
    • H01L2224/0812—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/08135—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding the bonding area connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/08145—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding the bonding area connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/07—Structure, shape, material or disposition of the bonding areas after the connecting process
    • H01L2224/09—Structure, shape, material or disposition of the bonding areas after the connecting process of a plurality of bonding areas
    • H01L2224/0951—Function
    • H01L2224/09515—Bonding areas having different functions
    • H01L2224/09517—Bonding areas having different functions including bonding areas providing primarily mechanical support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/80001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by connecting a bonding area directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/80009—Pre-treatment of the bonding area
    • H01L2224/8001—Cleaning the bonding area, e.g. oxide removal step, desmearing
    • H01L2224/80013—Plasma cleaning
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/80001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by connecting a bonding area directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/80053—Bonding environment
    • H01L2224/80095—Temperature settings
    • H01L2224/80096—Transient conditions
    • H01L2224/80097—Heating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/80001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by connecting a bonding area directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/808—Bonding techniques
    • H01L2224/80801—Soldering or alloying
    • H01L2224/8082—Diffusion bonding
    • H01L2224/8083—Solid-solid interdiffusion
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/80001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by connecting a bonding area directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/808—Bonding techniques
    • H01L2224/80894—Direct bonding, i.e. joining surfaces by means of intermolecular attracting interactions at their interfaces, e.g. covalent bonds, van der Waals forces
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/80001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by connecting a bonding area directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/808—Bonding techniques
    • H01L2224/80894—Direct bonding, i.e. joining surfaces by means of intermolecular attracting interactions at their interfaces, e.g. covalent bonds, van der Waals forces
    • H01L2224/80895—Direct bonding, i.e. joining surfaces by means of intermolecular attracting interactions at their interfaces, e.g. covalent bonds, van der Waals forces between electrically conductive surfaces, e.g. copper-copper direct bonding, surface activated bonding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/80001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by connecting a bonding area directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/808—Bonding techniques
    • H01L2224/80894—Direct bonding, i.e. joining surfaces by means of intermolecular attracting interactions at their interfaces, e.g. covalent bonds, van der Waals forces
    • H01L2224/80896—Direct bonding, i.e. joining surfaces by means of intermolecular attracting interactions at their interfaces, e.g. covalent bonds, van der Waals forces between electrically insulating surfaces, e.g. oxide or nitride layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/07—Structure, shape, material or disposition of the bonding areas after the connecting process
    • H01L24/08—Structure, shape, material or disposition of the bonding areas after the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H01L25/167—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits comprising optoelectronic devices, e.g. LED, photodiodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14609—Pixel-elements with integrated switching, control, storage or amplification elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/1464—Back illuminated imager structures

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • Manufacturing & Machinery (AREA)
  • Solid State Image Pick-Up Elements (AREA)

Abstract

本發明提供一種可在第1半導體基板與第2半導體基板之接合面處，抑制接合強度之偏差之固體攝像裝置。 本發明之固體攝像裝置具備：第1半導體基板，其形成有複數個第1導電體；及第2半導體基板，其與第1半導體基板接合，且形成有複數個第2導電體；並且在第1半導體基板與第2半導體基板之接合面處具有：第1導電體與第2導電體重合之區域、形成於第1導電體之第1絕緣膜與第2導電體重合之區域、形成於第2導電體之第2絕緣膜與第1導電體重合之區域、及第1絕緣膜與第2絕緣膜重合之區域；在第1半導體基板與第2半導體基板之接合之前後，以第1絕緣膜與第2絕緣膜之接合之面積之比例相對於第1半導體基板與第2半導體基板之接合面積成為一定之方式配置。

Description

固體攝像裝置、固體攝像裝置之製造方法及電子機器
本發明係關於一種固體攝像裝置、固體攝像裝置之製造方法及電子機器，特別係關於一種接合複數個半導體晶片而構成之固體攝像裝置、固體攝像裝置之製造方法及電子機器之技術。
近年來，數位相機之普及日益推進。與此相伴，作為數位相機之中心零件之固體攝像裝置(圖像感測器)之需要日益高漲。例如，對於CMOS(Complementary Metal Oxide Semiconductor，互補金屬氧化物半導體)圖像感測器等固體攝像裝置，研究伴隨著數位相機之高功能化、多功能化而固體攝像裝置之小型化及薄型化。
此處，例如，提議有下述固體攝像裝置(參照專利文獻1)，其具備：第1半導體基板，其包含像素區域(像素陣列)；第2半導體基板，其包含邏輯電路；及遮光構件，其形成於第1半導體基板與第2半導體基板之間。
又，例如，亦提議有下述半導體裝置(參照專利文獻2)，其具備：第1基板，其具有使第1電極及第1絕緣膜露出之貼合面；絕緣性薄膜，其覆蓋第1基板之貼合面；及第2基板，其具有使第2電極及第2絕緣膜露出之貼合面，第1電極與第2電極經由絕緣性薄膜電性連接。
進而，例如，亦提議固體攝像裝置(參照專利文獻3)，其具備：積層半導體晶片，其於第1半導體晶片部形成有像素陣列與多層配線層，於第2半導體晶片部形成有邏輯電路與多層配線層，且多層配線層相向而電性連接；及遮光層，其形成於第1半導體晶片部與第2半導體晶片部之接合附近處。 [先前技術文獻] [專利文獻]
[專利文獻1]日本特開2012-64709號公報 [專利文獻2]日本特開2013-73988號公報 [專利文獻3]日本特開2012-164870號公報
[發明所欲解決之問題]
然而，若在第1半導體基板與第2半導體基板之接合時產生貼合偏移，則在接合面處接合強度之穩定性變低。而且，若接合強度之穩定性變低則接合強度產生偏差，而會產生在接合面產生空隙之可能性。
因此，本發明係鑒於如此之狀況而完成者，其目的在於提供一種可在第1半導體基板與第2半導體基板之接合面處，抑制接合強度之偏差之固體攝像裝置、固體攝像裝置之製造方法及電子機器。 [解決問題之技術手段]
本發明人為了達成上述目的而進行銳意研究之結果為，在複數個半導體基板之接合面處，成功地抑制接合強度之偏差，而完成本發明。
亦即，在本發明中，首先提供一種固體攝像裝置，其具備：第1半導體基板，其形成有複數個第1導電體；及 第2半導體基板，其與前述第1半導體基板接合，且形成有複數個第2導電體；並且 在前述第1半導體基板與前述第2半導體基板之接合面處具有：前述第1導電體與前述第2導電體重合之區域、形成於前述第1導電體之第1絕緣膜與前述第2導電體重合之區域、形成於前述第2導電體之第2絕緣膜與前述第1導電體重合之區域、及前述第1絕緣膜與前述第2絕緣膜重合之區域； 在前述第1半導體基板與前述第2半導體基板之接合之前後，以前述第1絕緣膜與前述第2絕緣膜之接合之面積之比例相對於前述第1半導體基板與前述第2半導體基板之接合面積成為一定之方式配置。
在本發明之固體攝像裝置中，可行的是，前述複數個第1導電體之至少一部分大致均等地配置， 前述複數個第2導電體之至少一部分在前述大致均等地配置之區域內以相鄰之前述第2導電體彼此之距離不同之方式配置。
在本發明之固體攝像裝置中，可以前述複數個第2導電體之一部分按照前述第1導電體被重複配置之重複單位之最小單位之中特定之比例進行移動之方式配置、重複配置。又，前述特定之比例可為前述最小單位之1/2。
在本發明之固體攝像裝置中，前述複數個第2導電體之至少一部分可在前述大致均等地配置之區域內，前述第2導電體之寬度以前述第1導電體之被重複配置之重複單位之整數倍而配置。
在本發明之固體攝像裝置中，前述複數個第2導電體之至少一部分可在前述大致均等地配置之區域內，以前述第2導電體之被重複配置之重複單位成為前述第1導電體之被重複配置之重複單位之(整數+1/2)倍之方式配置。
在本發明之固體攝像裝置中，前述複數個第2導電體可形成於與前述複數個第1導電體所形成之方向不同之方向。又，在本發明之固體攝像裝置中，前述複數個第2導電體可形成於與前述複數個第1導電體所形成之方向直行之方向。
又，在本發明中，提供一種固體攝像裝置之製造方法，其包含：於第1半導體基板形成複數個第1導電體； 與前述第1半導體基板接合，且於第2半導體基板形成複數個第2導電體； 在前述第1半導體基板與前述第2半導體基板之接合面，形成：前述第1導電體與前述第2導電體重合之區域、形成於前述第1導電體之第1絕緣膜與前述第2導電體重合之區域、形成於前述第2導電體之第2絕緣膜與前述第1導電體重合之區域、及前述第1絕緣膜與前述第2絕緣膜重合之區域；且 在前述第1半導體基板與前述第2半導體基板之接合之前後，以前述第1絕緣膜與前述第2絕緣膜之接合之面積之比例相對於前述第1半導體基板與前述第2半導體基板之接合面積成為一定之方式配置。
又，在本發明中，提供一種電子機器，其搭載有固體攝像裝置， 前述固體攝像裝置至少具備：第1半導體基板，其形成有複數個第1導電體； 第2半導體基板，其與前述第1半導體基板接合，且形成有複數個第2導電體；並且 在前述第1半導體基板與前述第2半導體基板之接合面具有：前述第1導電體與前述第2導電體重合之區域、形成於前述第1導電體之第1絕緣膜與前述第2導電體重合之區域、形成於前述第2導電體之第2絕緣膜與前述第1導電體重合之區域、及前述第1絕緣膜與前述第2絕緣膜重合之區域； 在前述第1半導體基板與前述第2半導體基板之接合之前後，以前述第1絕緣膜與前述第2絕緣膜之接合之面積之比例相對於前述第1半導體基板與前述第2半導體基板之接合面積成為一定之方式配置。 [發明之效果]
根據本發明，可在第1半導體基板與第2半導體基板之接合面，抑制接合強度之偏差。再者，本發明之效果不一定限定於上述之效果，亦可為本發明中所記載之任一效果。
以下，一面參照圖式一面對用於實施本發明之較佳之形態進行說明。再者，以下所說明之實施形態係表示本發明之代表性之實施形態之一例者，並非藉此將本發明之範圍縮窄地解釋。說明依以下之順序進行。
1.本發明之概要 2.第1實施形態之固體攝像裝置 3.第2實施形態之固體攝像裝置 4.第3實施形態之固體攝像裝置 5.第4實施形態之固體攝像裝置 6.第5實施形態之固體攝像裝置 7.第6實施形態之固體攝像裝置 8.第7實施形態之電子機器 9.應用本發明之固體攝像裝置之使用例
＜1.本發明之概要＞ 本發明係關於一種接合第1半導體基板與第2半導體基板之固體攝像裝置、固體攝像裝置之製造方法及電子機器。根據本發明，在第1半導體基板與第2半導體基板之接合時，可抑制在第1半導體基板與第2半導體基板之接合面處之接合強度之偏差。
已知在接合第1半導體基板與第2半導體基板時，在第1半導體基板與第2半導體基板之接合面處，形成有無法部分地接合之空隙(氣泡)。具體而言，在不具有將第1半導體基板之絕緣膜與第2半導體基板之絕緣膜直接接合之區域之固體攝像裝置之情形下，在接合面處剛接合後之接合強度變低。而且，若在接合面處接合強度變低，則在第1半導體基板與第2半導體基板之接合面易於形成空隙(氣泡)。對於該剛接合後形成之空隙，為了提高接合強度即便實施退火處理仍難以減少。又，若空隙形成於接合面，則該部分無法接合，因此有在晶圓接合後進行之減薄第1半導體基板之Si基板之步驟中，引起剝離之虞。
引起空隙之原因主要係接合強度之強弱之不同。例如，銅與銅之接合強度、及銅與絕緣膜直接接合之區域之剛接合後之接合強度低於絕緣膜與絕緣膜直接接合之區域之接合強度。因此，為了降低第1半導體基板與第2半導體基板乖離之虞，需要將第1半導體基板之絕緣膜與第2半導體基板之絕緣膜直接接合之面積之比例相對於第1半導體基板與第2半導體基板之接合面積確保為一定以上。
此處，利用圖式說明成為引起空隙之要因之接合強度之降低。
圖26A及圖26B係顯示在固體攝像裝置中設想之接合面處，產生接合強度之降低之佈局之說明圖。再者，圖26A係自上方觀察配置有複數個第1導電體71p與複數個第2導電體72p之佈局之平面圖。又，圖26B係顯示配置有複數個第1導電體71p與複數個第2導電體72p之佈局之剖面之說明圖。再者，第1導電體71p與第2導電體72p有分別形成遮光部之情形。因此，有將第1導電體71p或第2導電體72p稱為遮光部，或將第1導電體71p與第2導電體72p一併稱為遮光層之情形。
如圖26A所示般，複數個第1導電體71p分別以特定之節距呈橫條帶狀地大致均等地配置。又，複數個第2導電體72p亦分別以特定之節距呈橫條帶狀地大致均等地配置。
複數個第1導電體71p分別具有第1絕緣膜73。又，複數個第2導電體72p亦分別具有第2絕緣膜74。第1絕緣膜73與第2絕緣膜74在接合面處分別形成接合區域。例如，如圖26B所示般，第1導電體71p與第2導電體72p以至少一部分相互接合之方式配置。再者，第1導電體71p之金屬密度設為50%，第2導電體72p之金屬密度設為25%。
在該固體攝像裝置之佈局中，接合強度強之第1絕緣膜73與第2絕緣膜74之接合部位之面積之比例相對於具有第1導電體71p之第1半導體基板與具有第2導電體72p之第2半導體基板之接合面積為50%。再者，所謂該接合部位之面積之比例意指在接合面40中第1絕緣膜73與第2絕緣膜74所佔面積之中第1絕緣膜73與第2絕緣膜74之接合部位所佔之面積之比例。
而且，在如此之佈局中，當在具有第1導電體71p之第1半導體基板與具有第2導電體72p之第2半導體基板處產生貼合偏移時，第1絕緣膜73與第2絕緣膜74之接合部位之面積之比例降低。
圖27A及圖27B係顯示在固體攝像裝置之第1半導體基板與第2半導體基板中產生貼合偏之情形之一例之說明圖。若在接合面40處於第1半導體基板與第2半導體基板產生貼合偏移，則第1絕緣膜73與第2絕緣膜74之接合部位之面積之比例相對於第1半導體基板與第2半導體基板之接合面積自50%降低至25%。
如此般，若產生第1半導體基板與第2半導體基板之貼合偏移，則因第1絕緣膜73與第2絕緣膜74之接合部位所佔之面積之比例降低而接合強度降低，從而在接合面40產生接合強度之偏差。
特別是，因第1半導體基板與第2半導體基板之貼合偏移，而第1絕緣膜73與第2絕緣膜74之接合部位之面積相對於第1半導體基板與第2半導體基板之接合面積之比例發生變動，故在接合面40處成為接合強度不穩定之狀態。換言之，接合強度成為在50%至25%之間產生偏差之狀態。
因此，本發明係鑒於上述事態而完成者，係抑制在第1半導體基板與第2半導體基板之接合面處，接合強度之偏差之技術。
本發明之固體攝像裝置具備：第1半導體基板，其形成有複數個第1導電體；及 第2半導體基板，其與第1半導體基板接合，且形成有複數個第2導電體；並且在第1半導體基板與第2半導體基板之接合面處具有：第1導電體與第2導電體重合之區域、形成於第1導電體之第1絕緣膜與第2導電體重合之區域、形成於第2導電體之第2絕緣膜與第1導電體重合之區域、及第1絕緣膜與第2絕緣膜重合之區域。又，在第1半導體基板與第2半導體基板之接合之前後，以第1絕緣膜與第2絕緣膜之接合之面積之比例相對於第1半導體基板與第2半導體基板之接合面積成為一定之方式配置。
根據本發明，由於可在第1半導體基板與第2半導體基板之接合面處抑制接合強度之偏差，故可避免空隙(氣泡)之形成。又，由於可抑制接合強度之偏差，故在晶圓接合後進行之減薄第1半導體基板之Si基板之步驟中，可避免引起剝離之事態。
＜2.第1實施形態之固體攝像裝置＞ [固體攝像裝置之構成] 圖1係顯示作為本發明之第1實施形態之固體攝像裝置之一例之固體攝像裝置31。圖1係固體攝像裝置31之剖視圖。
固體攝像裝置31具備：第1半導體基板33，其形成有複數個第1導電體71；及第2半導體基板54，其與第1半導體基板33接合，且形成有複數個第2導電體72。固體攝像裝置31在第1半導體基板33與第2半導體基板54之接合面40處具有：第1導電體71與第2導電體72重合之區域、形成於第1導電體72之第1絕緣膜73與第2導電體72重合之區域、形成於第2導電體72之第2絕緣膜74與第1導電體71重合之區域、及第1絕緣膜73與第2絕緣膜74重合之區域。固體攝像裝置31在第1半導體基板33與第2半導體基板54之接合之前後，以第1絕緣膜73與第2絕緣膜74之接合之面積之比例相對於第1半導體基板33與第2半導體基板54之接合面積成為一定之方式配置。
進而，本發明之第1實施形態之固體攝像裝置31以在複數個第1導電體71之至少一部分大致均等地配置、複數個第2導電體72之至少一部分大致均等地配置之區域內，相鄰之第2導電體72彼此之距離不同之方式配置。
再者，所謂大致均等地配置意指複數個第1導電體71與複數個第2導電體72在分別由2個第1導電體71與第2導電體72分別重複配置之情形下，該被重複配置時之第1特定之間隔容許±10%之誤差而配置。進而，在複數個第1導電體71與複數個第2導電體72分別由3個以上之第1導電體71與第2導電體72形成1組，在藉由該組分別重複配置之情形下亦然，意指該被重複配置時之第2特定之間隔容許±10%之誤差而配置。再者，在以下之說明中，均等地配置設為包含大致均等地配置者。
圖2A及圖2B顯示本發明之第1實施形態之固體攝像裝置之第1導電體71、第2導電體72之佈局之構成。圖2A及圖2B係顯示在固體攝像裝置中，第1半導體基板33與第2半導體基板54之第1導電體71、第2導電體72之佈局之說明圖。
如圖2A所示般，第1實施形態之複數個第1導電體71自上方觀察，分別以特定之節距均等地配置為具有第1絕緣膜73之橫條帶形狀。又，第1實施形態之複數個第2導電體72亦分別以特定之節距配置為具有第2絕緣膜74之橫條帶形狀。再者，複數個第1導電體71亦可至少一部分均等地配置，又，複數個第2導電體72亦可至少一部分配置為條帶形狀。
又，至少一部分第2導電體72以在均等地配置有第1導電體71之區域內，相鄰之第2導電體72彼此之距離，亦即第2絕緣膜74不同之方式配置。又，圖2A所示之距離A表示第1導電體71之節距，亦即，第1導電體71被重複配置之重複單位。
圖2B係顯示圖2A所示之固體攝像裝置之第1導電體71、72之佈局之剖面之說明圖。如圖2B所示般，複數個第1導電體71在接合面40處均等地配置。另一方面，複數個第2導電體72以第2導電體72之一部分(第2導電體72a)在接合面40處以特定之比例進行移動之方式配置。所謂第1實施形態中之特定之比例，作為一例設為第1導電體71之最小節距(距離A之情形)之1/2(將該距離表示為距離B)。
再者，圖2A及圖2B顯示將第1導電體71之金屬密度設為50%，將第2導電體72之金屬密度設為25%之情形之佈局。又，所謂節距係指第1導電體71及第2導電體72被重複配置之重複單位，將該重複單位之中最小之重複單位稱為最小節距。
在第1實施形態中，即便產生第1半導體基板33與第2半導體基板54之貼合偏移，但複數個第2導電體72之一部分(第2導電體72a)在接合面40處移動第1導電體71之最小節距之1/2，換言之移動距離B而配置。由於第2導電體72a在接合面40處移動第1導電體71之最小節距之1/2而配置，故即便產生貼合偏移，第1絕緣膜73與第2絕緣膜74之接合面積之比例亦不變動。該情形下，第1絕緣膜73與第2絕緣膜74之接合部位之面積之比例相對於第1半導體基板33與第2半導體基板54之接合面積成為37.5%(一定)。
在本發明之第1實施形態中，數値與在本發明之概要中所述之固體攝像裝置中大致均等地配置時之接合部位之面積之比例(50%)相比降低。然而，即便在第1半導體基板33與第2半導體基板54產生貼合偏移，本發明之第1實施形態之第1絕緣膜73與第2絕緣膜74之接合部位之面積之比例相對於第1半導體基板33與第2半導體基板54之接合面積亦不會自37.5%變動，故可抑制在接合面40處之接合強度之偏差。
再者，在本發明之第1實施形態中，在圖2A及圖2B中，以在接合面40處針對第2導電體72之2條使1條第2導電體72a移動，而使相當於第2導電體72之總條數之一半之第2導電體72a移動之方式配置，然而，第1實施形態並不限定於此。第1實施形態中，即便以移動之方式配置之第2導電體72a之數目變化，仍可抑制第1絕緣膜73與第2絕緣膜74之接合部位之面積之比例之變動。
又，在第1實施形態中，在圖2A及圖2B中，以使第2導電體72之一部分(第2導電體72a)移動第1導電體71被重複配置之重複單位之最小節距(距離A)之1/2(距離B)之方式重複配置。然而，在第1實施形態中，以使第2導電體72a移動之方式配置之比例並不限定於第1導電體71之最小節距之1/2。例如，除了第1導電體71之最小節距之1/2以外藉由以移動第2導電體72之一部分(第2導電體72a)之方式配置，可減小第1絕緣膜73與第2絕緣膜74之接合部位之面積之比例之變動，故可抑制在接合面40處之接合強度之偏差。
又，作為第1實施形態而例示之圖2A及圖2B係將第1導電體71之金屬密度設為50%，將第2導電體72之金屬密度設為25%之情形之佈局之例。金屬密度並不限定於此，亦可應用其他金屬密度。例如，利用圖3A及圖3B說明其他金屬密度之佈局。
在圖3A中，顯示第1導電體71之金屬密度為75%之情形，第1絕緣膜73成為25%。又，第2導電體72之金屬密度設為25%不變，複數個第1導電體71與複數個第2導電體72分別大致均等地配置。又，在圖3B中，第2導電體72之一部分(第2導電體72b)以移動第1導電體71之最小節距(距離A)之1/2(距離B)之方式配置。
該情形下，第1絕緣膜73與第2絕緣膜74之接合部位之面積之比例相對於第1半導體基板33與第2半導體基板54之接合面積成為18.75%(一定)。而且，即便產生第1半導體基板33與第2半導體基板54之貼合偏移，第1絕緣膜73與第2絕緣膜74之接合部位之面積之比例亦不自18.75%變動。藉此，可抑制接合面40之接合強度之偏差。
其次，作為第1實施形態，利用圖4A及圖4B說明將第1導電體71之金屬密度設為50%，將第2導電體72之金屬密度設為50%之情形之佈局。
在圖4A中，由於第1導電體71之金屬密度為50%，故與圖2A同樣地，將第1導電體71大致均等地配置。另一方面，第2導電體72亦將金屬密度設為50%，且被大致均等地配置。又，在圖4B中，以第2導電體72之一部分(第2導電體72c)移動第1導電體71之最小節距(距離A)之1/2(距離B)之方式配置。
該情形下，第1絕緣膜73與第2絕緣膜74之接合部位之面積之比例相對於第1半導體基板33與第2半導體基板54之接合面積成為25%(一定)。而且，即便產生第1半導體基板33與第2半導體基板54之貼合偏移，第1絕緣膜73與第2絕緣膜74之接合部位之面積之比例亦不自25%變動。藉此，可抑制接合面40處之接合強度之偏差。
又，在作為本發明之第1實施形態而例示之圖2A至圖4B中，在接合面40處第1導電體71與第2導電體72之條數之比成為2比1，但第1實施形態並不限定於第1導電體71與第2導電體72之條數之比率。例如，利用圖式說明在接合面40中，第1導電體71與第2導電體72之條數之比為3比1之情形。再者，將第1導電體71之金屬密度設為50%，將第2導電體72之金屬密度設為25%，利用圖5A及圖5B進行說明。
在圖5A中，第1導電體71呈條帶狀地大致均等地配置。又，第2導電體72亦呈條帶狀地大致均等地配置。而且，第1導電體71之條數與第2導電體72之條數之比成為3比1。在圖5B中，第2導電體72在接合面40以第2導電體72之一部分(第2導電體72d)移動第1導電體71之最小單位(距離A)之1/2(距離B)之方式配置。該情形下，第1絕緣膜73與第2絕緣膜74之接合部位之面積之比例在第1半導體基板33與第2半導體基板54之接合面積中成為37.5%(一定)，即便產生貼合偏移，第1絕緣膜73與第2絕緣膜74之接合部位之面積之比例亦不自37.5%變動。如此般，本發明之第1實施形態可抑制接合面40處之接合強度之偏差。
再者，第1導電體71與封蓋第1絕緣膜73之第2導電體72以一部分相互重合之方式形成。第1導電體71及第2導電體72在連接配線36及連接配線58被直接接合時(參照圖1或圖2)，在同時重合之部分處被直接接合。又，第1導電體71及第2導電體72之一者係具有第1絕緣膜73或第2絕緣膜74之配線，另一者形成為如覆蓋該第1絕緣膜73或第2絕緣膜74之形狀。再者，對於本發明之第1絕緣膜73之形狀可考量各種形狀，並不限定於圖2A及圖2B所示之橫條帶形狀。
又，第1絕緣膜73與第2絕緣膜74之接合部位相當於後述之層間絕緣膜。因此，成為層間絕緣膜之第1絕緣膜73與第2絕緣膜74之接合藉由形成絕緣膜之電漿接合而進行。
返回圖1，說明本發明之第1實施形態之固體攝像裝置31之構成。固體攝像裝置31具有貼合有第1半導體晶片部26與第2半導體晶片部28之積層半導體晶片32而構成。第1半導體晶片部26與第2半導體晶片部28以後述之相互之多層配線層相向之方式，且連接配線直接接合之方式貼合。
第1半導體晶片部26於由經薄膜化之矽形成之第1半導體基板33，形成有像素陣列34，該像素陣列34行狀地2維排列包含成為光電轉換部之光電二極體PD及複數個像素電晶體Tr1、Tr2之複數個像素。又，形成有後述之在第1半導體基板33構成控制電路24之複數個MOS電晶體。於第1半導體基板33之表面33a側，形成有多層配線層37，其經由層間絕緣膜53配置由複數層在本例中為5層金屬M1～M5形成之配線35[35a～35d]及連接配線36。配線35及連接配線36使用藉由雙鑲嵌法形成之銅(Cu)配線。在第1半導體基板33之背面側，隔著絕緣膜38包含光學黑區41上形成遮光膜39，進而隔著平坦化膜43在有效像素陣列42上形成彩色濾光器44及半導體晶片上透鏡45。亦可在光學黑區41上形成半導體晶片上透鏡45。
在圖1中，像素電晶體Tr1、Tr2以複數個像素電晶體為代表而顯示。在圖1中，示意性地顯示像素陣列34之像素，圖6顯示1個像素之細節。於第1半導體晶片26，在經薄膜化之第1半導體基板33形成有光電二極體PD。光電二極體PD例如具有n型半導體區域46與基板表面側之P型半導體區域47而形成。在構成像素之基板表面，隔著閘極絕緣膜形成P型半導體區域48，由與閘極電極48成對之源極/汲極區域49形成像素電晶體Tr1、Tr2。與光電二極體PD相鄰之像素電晶體Tr1相當於浮動擴散FD。各單位像素被元件分離區域51分離。元件分離區域51例如形成為在形成於基板之槽內埋入SiO2 膜等絕緣膜而成之STI(Shallow Trench Isolation，淺溝槽隔離)構造。
在第1半導體晶片部26之多層配線層37中，對應之像素電晶體與配線35間、相鄰之上下層之配線35間，經由導電孔52連接。進而，面向與第2半導體晶片部28(參照圖1)之接合面40，形成由第5層金屬M5形成之連接配線36。連接配線36經由導電孔52與由第4層金屬M4形成之所需之配線35d連接。
第2半導體晶片部28(參照圖1)在由矽形成之第2半導體基板54之各半導體晶片部所成之區域，形成有構成周邊電路之邏輯電路55(參照圖1)。邏輯電路55係由包含CMOS電晶體之複數個MOS電晶體Tr11～Tr14形成。在圖7所示之第2半導體基板54之表面側上，形成有多層配線層59，其經由層間絕緣膜56配置由複數層、在本例中為4層金屬M11～M14形成之配線57[57a～57c]及配線58(參照圖1)。配線57及配線58使用藉由雙鑲嵌法製作之銅(Cu)配線。
在圖1中，藉由MOS電晶體Tr11～Tr14代表地表示邏輯電路55之複數個MOS電晶體。在圖1中，示意性地顯示MOS電晶體Tr11～Tr14，圖7顯示例如MOS電晶體Tr11、Tr12之細節。於第2半導體晶片部28，在第2半導體基板54之表面側之半導體井區域，各MOS電晶體Tr11、Tr12具有一對源極/汲極區域61及隔著閘極絕緣膜之閘極電極62而形成。各MOS電晶體Tr11、Tr12被例如STI構造之元件分離區域63分離。
在第2半導體晶片部28之多層配線層59中，MOS電晶體Tr11～Tr14(參照圖1)與配線57間、相鄰之上下層之配線57間經由導電孔64(參照圖1)而連接。進而，面向與第1半導體晶片部26之接合面40，形成由第4層金屬M14(參照圖7)形成之連接配線58(參照圖1)。連接配線58經由導電孔64與由第3層金屬M13形成之所需之配線57c連接。
第1半導體晶片部26與第2半導體晶片部28以彼此之多層配線層37及多層配線層59相向之方式，將面向接合面40之連接配線36及連接配線58直接接合而電性連接。接合附近之層間絕緣膜66如利用後述之製法所示般，藉由組合用於防止Cu配線之Cu擴散之Cu擴散障壁性絕緣膜與不具有Cu擴散障壁性之絕緣膜之組合而形成。由Cu配線進行之連接配線36及連接配線58之直接接合藉由熱擴散接合而進行。連接配線36及連接配線58以外之層間絕緣膜66彼此之接合藉由電漿接合進行。
如上述般，除了將面向接合面40之連接配線36及連接配線58直接接合之方法以外，亦可利用下述方法，即：在相互之多層配線層37及多層配線層59之表面，將極其薄之均一之絕緣性薄膜900成膜，並利用電漿接合進行接合。再者，絕緣性薄膜900於圖1中未標記。
而且，在第1實施形態中，特別是，如圖1及圖8(主要部分之放大圖)所示般，在第1半導體晶片部26及第2半導體晶片部28之接合附近形成有由與連接配線36、連接配線58相同層之導電膜形成之遮光層68。第1實施形態之遮光層68藉由與第1半導體晶片部26側之連接配線36相同層之金屬M5形成之第1導電體71、和與第2半導體晶片部28側之連接配線58相同層之金屬M14形成之第2導電體72而形成。
[固體攝像裝置之製造方法例] 圖9至圖16顯示第1實施形態之固體攝像裝置31之製造方法例。圖9至圖11顯示具有像素陣列之第1半導體晶片部26側之步驟；圖12至圖14顯示具有邏輯電路之第2半導體晶片部28側之步驟；圖15至圖17顯示接合以後之步驟。
首先，如圖9所示般，在例如由矽形成之第1半導體晶圓(亦即，第1半導體基板)33之各半導體晶片部之區域形成半導體井區域30，在該半導體井區域30形成成為各像素之光電轉換部之光電二極體PD。雖未圖示，可最先預先形成元件分離區域51(參照圖6)。各光電二極體PD在半導體井區域30之深度方向延長而形成。光電二極體PD形成於構成像素陣列34之有效像素陣列42及光學黑區41。
進而，在半導體井區域30之表面33a側形成構成各像素之複數個像素電晶體。像素電晶體例如可藉由傳送電晶體、重置電晶體、放大電晶體、選擇電晶體構成。此處，如前述般，以像素電晶體Tr1、Tr2為代表而顯示。各像素電晶體Tr1、Tr2雖未圖示，但具有一對源極/汲極區域、及隔著閘極絕緣膜形成之閘極電極而形成。
於半導體基板33之表面33a側之上部，經由層間絕緣膜53包含導電孔52而形成由複數層、在本例中為4層金屬M1～M4形成之配線35[35a、35b、35c、35d]。配線35可藉由雙鑲嵌法形成。亦即，於層間絕緣膜53同時形成由先行成孔形成之連接孔與配線槽，形成用於防止Cu擴散之Cu擴散障壁性金屬膜與Cu晶種膜後，藉由鍍敷法埋入Cu材料層。作為Cu擴散障壁性金屬膜，可舉出例如Ta、TaN、Ti、TiN、W、WN、Ru、TiZrN及含有該等之合金膜。接著，藉由CMP(化學機械研磨)法去除剩餘之Cu材料層，而形成與經平坦化之導電孔一體之Cu配線。其後，雖未圖示，但將Cu擴散障壁性絕緣膜成膜。作為Cu障壁性絕緣膜，例如可使用SiN、SiC、SiCN、SiON等之絕緣膜。重複該步驟，形成由4層金屬M1～M4形成之配線35a～35d。
其次，如圖10所示般，依次形成不具有Cu擴散障壁性之第1絕緣膜76、不具有Cu擴散障壁性之第2絕緣膜77及Cu擴散障壁性絕緣膜75。第1絕緣膜76與第2絕緣膜77係由SiO2 膜、SiCOH膜等形成。又，作為Cu障壁性絕緣膜75，與前述同樣地，例如，可使用SiN、SiC、SiCN、SiON等之絕緣膜。該等Cu擴散障壁性絕緣膜75、第1絕緣膜76、第2絕緣膜77相當於層間絕緣膜53。接著，藉由利用微影術及蝕刻技術先行成孔，將最表面之Cu擴散障壁性絕緣膜75及第2絕緣膜77及第1絕緣膜76圖案化而選擇性地將導通孔80設為開口部。其後，將第2絕緣膜77部圖案化，從而選擇性地形成開口部78。亦即，以具有與應該形成第1導電體71(除了第1絕緣膜73以外之部分)對應之部分之開口部78、與應該形成連接配線36對應之部分之開口部79、導通孔80之方式進行圖案化。
其次，如圖11所示般，與前述同樣地，利用雙鑲嵌法在開口部78、79及導通孔80內埋入Cu材料，而形成具有第1絕緣膜73之第1導電體71、連接於配線35d之導電孔52以及連接配線36。第1導電體71及連接配線36藉由第5層金屬M5形成。藉此，藉由利用金屬M1～M5形成之配線35a～35d、連接配線36、第1導電體71、與層間絕緣膜53及絕緣膜75～77而形成多層配線層37。此處，由連接於連接配線36之4層金屬M4形成之配線35d1較佳者係以來自邏輯電路側之發光光不會朝光電二極體PD側漏出之方式，朝第1導電體71側充分地延長而以與第1導電體71重合之面積形成。再者，形成第1導電體71之第1導電體例如條帶狀地均等地配置。
進而，於第1導電體71及連接配線36之上部，將極薄且均一之絕緣性薄膜900成膜。
另一方面，如圖12所示般，在例如由矽形成之第2半導體晶圓(以下為第2半導體基板)54之各半導體晶片部之區域形成半導體井區域50。於該半導體井區域50形成構成邏輯電路55之複數個MOS電晶體Tr11～Tr14。此處，如前述般，以MOS電晶體Tr11～Tr14為代表而顯示。雖未圖示，可最先預先形成元件分離區域63(參照圖7)。
於半導體基板54之表面側之上部，經由層間絕緣膜56形成包含導電孔64之由複數層、在本例中為3層金屬M11～M13形成之配線57[57a、57b、57c]。配線57可藉由雙鑲嵌法形成。亦即，於層間絕緣膜同時形成由先行成孔形成之連接孔與配線槽，形成用於防止Cu擴散之Cu擴散障壁性金屬膜與Cu晶種膜後，藉由鍍敷法埋入Cu材料層。作為Cu擴散障壁性金屬膜，可舉出例如Ta、TaN、Ti、TiN、W、WN、Ru、TiZrN、及含有該等之合金膜。接著，藉由CMP(化學機械研磨)法去除剩餘之Cu材料層，而形成與經平坦化之導電孔一體之Cu配線。其後，雖未圖示，但將Cu擴散障壁性絕緣膜成膜。作為Cu障壁性絕緣膜，例如可使用SiN、SiC、SiCN、SiON等之絕緣膜。重複該步驟，形成由3層金屬M11～M13形成之配線57a～57c。
其次，如圖13所示般，依次形成不具有Cu擴散障壁性之第1絕緣膜82、不具有Cu擴散障壁性之第2絕緣膜83及Cu擴散障壁性絕緣膜81。第1絕緣膜82與第2絕緣膜83係由SiO2 膜、SiCOH膜等形成。又，作為Cu障壁性絕緣膜81，與前述同樣地，例如，可使用SiN、SiC、SiCN、SiON等之絕緣膜。該等Cu擴散障壁性絕緣膜81、第1絕緣膜82、第2絕緣膜83相當於層間絕緣膜。接著，藉由利用微影術及蝕刻技術先行成孔，而將最表面之Cu擴散障壁性絕緣膜81及第2絕緣膜83及第1絕緣膜82圖案化，從而將導通孔86選擇性地開口。其後，將第2絕緣膜83圖案化而選擇性地形成開口部84、85。開口部84形成於覆蓋第1半導體晶片26側之第1導電體71之第1絕緣膜73之位置。該開口部84理想的是形成為覆蓋第1導電體71之第1絕緣膜73且與第1導電體71一部分重合之大小，使得在之後將第1半導體基板33與第2半導體基板54接合時，不產生因貼合偏移所致之漏光。亦即，以具有與應該形成之第2導電體72對應之部分之開口部84、與應該形成連接配線58對應之部分之開口部85、導通孔86之方式進行圖案化。
其次，如圖14所示般，與前述同樣地，利用雙鑲嵌法在開口部84、85及導通孔86內埋入Cu材料，而形成第2導電體72、連接於配線57c之導電孔64、及連接配線58。第2導電體72及連接配線58藉由第4層金屬M14形成。藉此，藉由利用金屬M11～M13形成之配線57a～57c、連接配線58、第2導電體72、與層間絕緣膜56及絕緣膜81～83而形成多層配線層59。
進而，於第2導電體72及連接配線58之上部，將極薄且均一之絕緣性薄膜901成膜。
其次，如圖15所示般，將第1半導體基板33與第2半導體基板54以相互之多層配線層相向而雙方之連接配線36、58直接接觸地電性連接之方式，將第1半導體基板33及第2半導體基板54接合。即，將第1半導體基板33及第2半導體基板54實體地接合且電性連接。此時，在第1導電體71與第2導電體72重合之部分處直接接合。亦即，藉由熱處理將連接配線36及連接配線58彼此、第1導電體71及第2導電體72彼此進行熱擴散接合。此時之熱處理溫度可設為100℃～500℃左右。又，將作為層間絕緣膜66之諸個絕緣膜(第1絕緣膜73、第2絕緣膜74)進行表面處理且電漿接合。
如此般，第1導電體71與第2導電體72首先在接合面40處夾著絕緣膜，其後藉由加熱而使作為導電體之銅結晶生長而相連，故在接合面40附近被電性連接。因此，第1導電體71及第2導電體72配置於較分別形成於第1半導體晶片26及第2半導體晶片之邏輯電路55及配線35更靠近接合面40側。
又，在第1半導體基板33與第2半導體基板54之接合之前後，以形成於第1半導體基板33之第1絕緣膜73與形成於第2半導體基板54之第2絕緣膜74之接合之面積之比例相對於第1半導體基板33與第2半導體基板54之接合面積成為一定之方式配置。
其次，如圖16所示般，將第1半導體基板33以自背面側遺留光電二極體PD之必要膜厚之方式利用CMP法等進行研削、研磨而將其薄膜化。
其次，如圖17所示般，在經薄膜化之表面上隔著絕緣膜38，包含與光學黑區對應之光電二極體PD上而形成遮光膜39。又，隔著平坦化膜43在與有效像素陣列對應之光電二極體PD上形成彩色濾光器44及半導體晶片上透鏡45。
接著，進行將經接合之第1半導體基板33及第2半導體基板54分離為各半導體晶片之半導體晶片化，而獲得圖1所示之目的之固體攝像裝置31。
作為第1導電體71及第2導電體72、連接配線36及連接配線58、成為與該等為同層之配線之金屬M5、M14理想的是使用導電性高、遮光性高之材料且易於接合之材料。作為具有如此之性質之材料，除了Cu以外，可使用Al、W、Ti、Ta、Mo、Ru等之單一材料，或合金。
關於遮光層68之膜厚，在本發明之第1實施形態中，第1導電體71及第2導電體72之膜厚理想的是配合所發光之第2半導體晶片部28側之光之波長而決定。在本發明之第1實施形態中，由於需要遮住來自第2半導體晶片部28之MOS電晶體之熱載子之發光，故需要針對波長1 μm前後之光設計遮光層厚。例如，遮光層68之膜厚亦即作為第1導電體71及第2導電體72之膜厚可設為50 nm～800 nm左右。
根據第1實施形態之固體攝像裝置31及其製造方法，在第1半導體晶片部26與第2半導體晶片部28之接合面40附近，形成第1導電體與第2導電體重合之區域、形成於第1導電體之第1絕緣膜與第2導電體重合之區域、形成於第2導電體之第2絕緣膜與第1導電體重合之區域、及第1絕緣膜與第2絕緣膜重合之區域。又，在第1半導體晶片26與第2半導體晶片28之接合之前後，以第1半導體基板33之第1絕緣膜73與第2半導體基板54之第2絕緣膜74之接合之面積之比例相對於第1半導體基板33與第2半導體基板54之接合面積成為一定之方式配置。
因此，根據固體攝像裝置31及其製造方法，即便在第1半導體晶片部26與第2半導體晶片部28之接合時產生貼合偏移，仍可在第1半導體基板33與第2半導體基板54與之接合面40處，抑制接合強度之偏差。藉此，可提供一種即便在開始生產後，仍可抑制在接合面40處之空隙之產生，進而藉由抑制在接合面40之空隙之產生而提高畫質之固體攝像裝置31。
又，根據第1實施形態之固體攝像裝置31及其製造方法，在第1半導體晶片部26與第2半導體晶片部28之接合附近形成由與連接配線36及連接配線58相同層之金屬M5、M14形成之遮光層68。藉由該遮光層68，可抑制來自第2半導體晶片部28之邏輯電路55之MOS電晶體之熱載子之發光朝第1半導體晶片部26側之像素陣列入射。因此，由於熱載子之發光之惡劣影響受到抑制，故可抑制暗電流、隨機雜訊。
又，根據第1實施形態之固體攝像裝置31之製造方法，由於遮光層68係藉由與連接配線36及連接配線58相同層之金屬M5、M14形成，故與設想之固體攝像裝置之技術相比，可減小被接合之半導體晶片整體之厚度，而可將固體攝像裝置31進一步薄型化。藉此可提供一種在不增加半導體晶片整體之厚度下暗電流、隨機雜訊少之固體攝像裝置31。
又，在第1實施形態之固體攝像裝置31及其製造方法中，遮光層68較佳者係例如被施加接地電位，且進行電位固定而電位性穩定。電位固定既可在第1半導體基板33側實施，或者亦可在第2半導體基板54側實施，或亦可在第1半導體基板33與第2半導體基板54之兩個基板處實施。藉此，遮光層68可在第1半導體基板33與第2半導體基板54之接合面40附近，擔負針對電性雜訊之屏蔽層之作用。因此，遮光層68可抑制第1半導體基板33與第2半導體基板54之電容耦合之影響所致之畫質之不良狀況。
又，根據本發明之第1實施形態之固體攝像裝置31之製造方法，由於可同時形成配線、連接配線、遮光層，故可進行製造步驟數目之削減、遮罩步驟之削減、材料費之削減，而可以低成本製造暗電流、隨機雜訊少之固體攝像裝置。
圖18係顯示本發明之第1實施形態之固體攝像裝置之整體之構成例之方塊圖。
如圖18所示般，固體攝像裝置1例如，構成為CMOS(Complementary Metal Oxide Semiconductor，互補式金屬氧化物半導體)圖像感測器。固體攝像裝置1具有：像素區域(像素陣列)3，其在未圖示之半導體基板(例如Si基板)規則地呈2維陣列狀排列複數個像素2；及周邊電路部。
像素2具有光電轉換部(例如光電二極體)、及複數個像素電晶體(MOS電晶體)。複數個像素電晶體例如可由傳送電晶體、重置電晶體、及放大電晶體此3個電晶體構成。又，複數個像素電晶體亦可追加選擇電晶體而由4個電晶體構成。再者，因單位像素之等效電路與周知之技術同樣，故省略詳細之說明。
又，像素2既可構成為1個單位像素，亦可設為共有像素構造。該像素共有構造係複數個光電二極體共有除了浮動擴散、及複數個傳送電晶體以外之其他電晶體之構造。亦即，在共有像素中，構成複數個單位像素之光電二極體及傳送電晶體共有其他各1個像素電晶體而構成。
周邊電路部具有：垂直驅動電路4、行信號處理電路5、水平驅動電路6、輸出電路7、及控制電路8。
垂直驅動電路4由例如移位暫存器構成。垂直驅動電路4選擇像素驅動配線，對所選擇之像素驅動配線供給用於驅動像素之脈衝，而以列單位驅動像素。亦即，垂直驅動電路4將像素陣列3之各像素2以列單位依次在垂直方向上選擇掃描。然後，垂直驅動電路4經由垂直信號線9將在各像素2之光電轉換部中基於相應於受光量而產生之信號電荷之像素信號供給至行信號處理電路5。
行信號處理電路5例如係對像素2之每一行而配置。行信號處理電路5對於自1列份額之像素2輸出之信號就每一像素行進行雜訊去除等之信號處理。具體而言，行信號處理電路5進行用於去除像素2固有之固定圖案雜訊之CDS(Correlated Double Sampling，相關雙取樣)、或信號放大、A/D(Analog/Digital，類比/數位)轉換等之信號處理。在行信號處理電路5之輸出段，水平選擇開關(未圖示)連接於與水平信號線10之間而設置。
水平驅動電路6由例如移位暫存器構成。水平驅動電路6藉由依次輸出水平掃描脈衝，而依序選擇行信號處理電路5各者，使來自行信號處理電路5各者之像素信號輸出至水平信號線10。
輸出電路7針對自行信號處理電路5之各者經由水平信號線10依次被供給之信號進行信號處理並輸出。輸出電路7例如有只進行緩衝之情形，亦有進行黑色位準調整、行偏差修正、各種數位信號處理等情形。
控制電路8接收輸入時脈、與指令動作模式等之資料，且輸出固體攝像裝置1之內部資訊等之資料。又，控制電路8基於垂直同步信號、水平同步信號、及主時脈，產生成為垂直驅動電路4、行信號處理電路5及水平驅動電路6等之動作之基準之時脈信號或控制信號。然後，控制電路8將該等信號輸入至垂直驅動電路4、行信號處理電路5、及水平驅動電路6等。
輸入/輸出端子12構成對控制電路8輸入設定輸入時脈或動作模式之信號之端子。又，輸入/輸出端子12在輸出電路7中構成將經信號處理之信號朝外部輸出之端子。
圖19A至圖19C係顯示本發明之固體攝像裝置之積層構造例之示意圖。利用圖19A至圖19C說明應用本發明之固體攝像裝置之積層構造例。
作為第1例，圖19A所示之固體攝像裝置1a包含第1半導體基板21與第2半導體基板22。於第1半導體基板21搭載有像素陣列23與控制電路24。於第2半導體基板22搭載有包含信號處理電路之邏輯電路25。而且，藉由第1半導體基板21與第2半導體基板22相互電性連接，而構成作為1個半導體晶片之固體攝像裝置1a。
作為第2例，圖19B所示之固體攝像裝置1b包含第1半導體基板21與第2半導體基板22。於第1半導體基板21搭載有像素陣列23。於第2半導體基板22搭載有控制電路24、與包含信號處理電路之邏輯電路25。而且，藉由第1半導體基板21與第2半導體基板22相互電性連接，而構成作為1個半導體晶片之固體攝像裝置1b。
作為第3例，圖19C所示之固體攝像裝置1c包含第1半導體基板21與第2半導體基板22。於第1半導體基板21搭載有像素陣列23、及控制像素陣列23之控制電路24-1。於第2半導體基板22搭載有控制邏輯電路25之控制電路24-2、及包含信號處理電路之邏輯電路25。而且，藉由第1半導體基板21與第2半導體基板22相互電性連接，而構成作為1個半導體晶片之固體攝像裝置1c。
雖未圖示，但根據CMOS固體攝像裝置之構成，可將2個以上之半導體晶片部貼合而構成。例如，除了上述第1及第2半導體晶片部以外，可追加具備記憶體元件陣列之半導體晶片部、具備其他電路元件之半導體晶片部等而貼合3個以上之半導體晶片部，從而構成作為1個晶片之CMOS固體攝像裝置。
＜3.第2實施形態之固體攝像裝置＞ 利用圖20A至圖20C說明本發明之固體攝像裝置之第2實施形態。第2實施形態之固體攝像裝置與圖2A及圖2B所示之第1實施形態之固體攝像裝置相異之點係第2導電體72e之寬度以成為重複配置第1導電體71之重複單位之整數倍之方式配置之點。再者，由於其他構成與第1實施形態相同，故省略說明。
例如，如圖20A所示般，第2導電體72e之寬度C具有與第1導電體71之重複單位(節距)相同之寬度。又，圖20A顯示在第1半導體基板33與第2半導體基板54之接合面40處貼合偏移，而產生偏差之狀態(狀態X、狀態Y、狀態Z)。在圖20A中，顯示在本發明之第2實施形態中，即便在第1半導體基板33與第2半導體基板54之間產生貼合偏移，第1絕緣膜73與第2絕緣膜74之接合面積之比例相對於第1半導體基板33與第2半導體基板54之接合面積亦不變動之情形。
又，在圖20B中，第2導電體72f之寬度D係以第1導電體71之重複單位(節距)之2倍之寬度而配置。又，在圖20C中，第2導電體72g之寬度E係以第1導電體71之重複單位之3倍之寬度E而配置。如此般，在圖20A至圖20C中，顯示在第2導電體72之寬度為第1導電體71之重複單位之整數倍之情形下，第1絕緣膜73與第2絕緣膜74之接合面積之比例相對於第1半導體基板33與第2半導體基板54之接合面積不變動之情形。
又，在圖20A至圖20C中，第1半導體基板33之第1導電體71之金屬密度為50%，但第2實施形態並不限定於此。在圖21中，顯示第1半導體基板33之第1導電體71之金屬密度為75%時之實施形態而進行說明。
在圖21中，第1導電體71a之金屬密度為75%，第2導電體72h之寬度C以第1導電體71a之重複單位(節距)而配置。此時，顯示下述情形，即：即便在第1半導體基板33與第2半導體基板54之間產生貼合偏移，而為產生偏差之狀態(狀態X、狀態Y、狀態Z)，但第2導電體72h之寬度C為第1導電體71a之重複單位(節距)之情形下，第1絕緣膜73與第2絕緣膜74之接合面積之比例相對於第1半導體基板33與第2半導體基板54之接合面積不變動。
再者，上述之第2實施形態除了與第1實施形態相異之點以外，具備第1實施形態相同之構成。由於第2實施形態具備與第1實施形態相同之構成，故具有與第1實施形態同樣之作用及效果。又，對於以下所說明之第3實施形態至第6實施形態亦同樣地，由於具備與第1實施形態相同之構成，故具有與第1實施形態同樣之作用及效果。
＜4.第3實施形態之固體攝像裝置＞ 利用圖22A至圖22C說明本發明之固體攝像裝置之第3實施形態。第3實施形態之固體攝像裝置與第1實施形態之固體攝像裝置相異之點係第2導電體72之節距以成為第1導電體71被重複配置之重複單位之(整數+1/2)倍之方式配置之點。在以下所說明之第3實施形態中，第2導電體72之節距成為第1導電體71之節距之(整數+1/2)，但第1絕緣膜73與第2絕緣膜74之接合面積之比例相對於第1半導體基板33與第2半導體基板54之接合面積不變動。
如圖22A所示般，第2導電體72i之節距係以第1導電體71之節距(重複單位)之1.5倍而進行佈局。若將第1導電體71之節距(重複單位)設為距離A，則第2導電體72i之節距配置為距離A之1.5倍之節距(重複單位)之距離F。又，如圖22B所示般，第2導電體72j之節距配置為第1導電體71之節距之距離A之2.5倍之節距之距離G。進而，如圖22C所示般，第2導電體72k之節距配置為第1導電體71之節距之距離A之3.5倍之距離H。
如此般，在第2導電體72i、72j、72k配置為第1導電體71之節距之(整數+1/2)倍數之情形下亦然，第1絕緣膜73與第2絕緣膜74之接合面積之比例相對於第1半導體基板33與第2半導體基板54之接合面積不變動。
＜5.第4實施形態之固體攝像裝置＞ 利用圖23A對於本發明之固體攝像裝置之第4實施形態進行說明。第4實施形態之固體攝像裝置與第1實施形態之固體攝像裝置相異之點係遮光層68之平面之佈局與圖2A至圖5B中所示之橫條帶型不同，而配置為縱條帶型之點。再者，所謂縱在圖23A中設為表示上下方向。
在第4實施形態中，第1導電體71或第2導電體72之任一個可形成於與另一個第1導電體71或第2導電體72不同之方向上。該情形下，第1導電體71或第2導電體72之任一個可形成於與另一個第1導電體71或第2導電體72直行之方向上。
圖23A係自上方觀察配置有複數個第1導電體71b與複數個第2導電體72之佈局之平面圖。在圖23A中，在遮光層68之平面圖中，第1導電體71b配置為縱條帶型。又，第2導電體72係與第1實施形態同樣地配置為橫條帶型。再者，第1導電體71b及第2導電體72之各自之寬度既可為相同，或亦可為不同。
如此般，第4實施形態之固體攝像裝置即便變更複數個第1導電體71b與複數個第2導電體72之佈局，仍可抑制複數個第1絕緣膜73與複數個第2絕緣膜74之接合面積之比例之變動。藉此，本發明之第4實施形態之固體攝像裝置可抑制接合強度之偏差。
＜6.第5實施形態之固體攝像裝置＞ 利用圖23B對於本發明之固體攝像裝置之第5實施形態進行說明。第5實施形態之固體攝像裝置與第1實施形態之固體攝像裝置相異之點係遮光層68之平面之佈局與圖2A至圖5B中所示之橫條帶型不同，而配置為斜條帶型之點。
在第5實施形態中，與第4實施形態同樣地，第1導電體71或第2導電體72之任一個可形成於與另一個第1導電體71或第2導電體72不同之方向上。該情形下，第1導電體71或第2導電體72之任一個可形成於與另一個第1導電體71或第2導電體72傾斜地橫切之方向上。
在圖23B中，在遮光層68之平面圖上，第1導電體71b配置為縱條帶型，第2導電體72l配置為自左下方朝右上方配置之斜條帶型。再者，第1導電體71b及第2導電體72l之各自之寬度既可為相同，或亦可為不同。
如此般，第5實施形態之固體攝像裝置即便變更複數個第1導電體71b與複數個第2導電體72l之佈局，仍可抑制複數個第1絕緣膜73與複數個第2絕緣膜74之接合面積之比例之變動。藉此，本發明之第5實施形態之固體攝像裝置可抑制接合強度之偏差。
＜7.第6實施形態之固體攝像裝置＞ 利用圖23C對於本發明之固體攝像裝置之第6實施形態進行說明。第5實施形態之固體攝像裝置與第1實施形態之固體攝像裝置相異之點係遮光層68之平面之佈局與圖2A至圖5B中所示之橫條帶型不同，而配置為方格型之點。
在圖23C中，在遮光層68之平面圖上，第1導電體71b配置為縱條帶型，第2導電體72m具有大致正方形之形狀。又，第2導電體72m均等地配置於第1導電體71b之下側，而形成方格型。再者，所謂大致正方形意指包含正方形之四角形，並不限定於正方形。例如，在第6實施形態中，即便第1導電體71b為長方形，若形成方格型，則包含於大致正方形。進而，即便第1導電體71b為菱形，但若形成方格型，則包含於大致正方形。又，第1導電體71b及第2導電體72m之各自之寬度既可為相同，或亦可為不同。
如此般，第6實施形態之固體攝像裝置即便變更複數個第1導電體71b與複數個第2導電體72m之佈局，仍可抑制複數個第1絕緣膜73與複數個第2絕緣膜74之接合面積之比例之變動。藉此，本發明之第6實施形態之固體攝像裝置可抑制接合強度之偏差。
＜8.第7實施形態之電子機器＞ 本發明之第7實施形態係一種電子機器，其搭載固體攝像裝置，該固體攝像裝置至少具備：第1半導體基板，其形成有複數個第1導電體；及第2半導體基板，其與第1半導體基板接合，且形成有複數個第2導電體；並且在第1半導體基板與第2半導體基板之接合面處，第1導電體與第2導電體重合而電性連接；在第1半導體基板與第2半導體基板之接合之前後，以未形成第1導電體之絕緣膜與未形成第2導電體之絕緣膜之接合之面積之比例在第1半導體基板與第2半導體基板之接合面積上成為一定之方式配置。又，本發明之第7實施形態之電子機器可為搭載有本發明之第1實施形態至第6實施形態之固體攝像裝置之電子機器。
＜9.應用本發明之固體攝像裝置之使用例＞ 圖24係顯示作為圖像感測器之本發明之第1至第6實施形態之固體攝像裝置之使用例之圖。
上述第1至第6實施形態之固體攝像裝置例如可如以下所述般，使用於感測可視光、或紅外光、紫外光、X射線等光之各種情況。亦即，如圖24所示般，例如，在拍攝供鑒賞用之圖像之鑒賞領域、交通領域、家電領域、醫療/健康照護領域、保全領域、美容領域、體育運動領域、農業領域等中所使用之裝置(例如，上述第7實施形態之電子裝置)中，可使用第1至第6實施形態之任一實施形態之固體攝像裝置。
具體而言，在鑒賞領域中，例如，在數位相機或智慧型手機、附帶相機功能之可攜式電話機等之用於拍攝供鑒賞用之圖像之裝置中，可使用第1至第6實施形態之任一實施形態之固體攝像裝置。
在交通領域中，例如，在用於自動停止等之安全駕駛、或駕駛者之狀態之識別等而拍攝汽車之前方或後方、周圍、車內等之車載用感測器，監視行走車輛或道路之監視相機，進行車輛間等之測距之測距感測器等之供交通用之裝置中，可使用第1至第6實施形態之任一實施形態之固體攝像裝置。
在家電領域中，例如，為了拍攝使用者之手勢且依照該手勢進行機器操作，而供TV或冰箱、空氣調節機等家電之裝置中，可使用第1至第6實施形態之任一實施形態之固體攝像裝置。
在醫療/健康照護領域中，例如，在內視鏡、或利用紅外光之受光進行血管攝影之裝置等之供醫療或健康照護用之裝置中，可使用第1至第6實施形態之任一實施形態之固體攝像裝置。
在保全領域中，例如，在防止犯罪用之監視相機或人物認證用之相機等之供保全用之裝置中，可使用第1至第6實施形態之任一實施形態之固體攝像裝置。
在美容領域中，例如，在拍攝肌膚之肌膚測定器或拍攝頭皮之顯微鏡等之供美容用之裝置中，可使用第1至第6實施形態之任一實施形態之固體攝像裝置。
在體育運動領域中，例如，在體育運動用途等取向之動作相機或可佩戴相機等之供體育運動用之裝置中，可使用第1至第6實施形態之任一實施形態之固體攝像裝置。
在農業領域中，例如，在用於監視田地或作物之狀態之相機等之供農業用之裝置中，可使用第1至第6實施形態之任一實施形態之固體攝像裝置。
其次，具體地說明本發明之第1至第6實施形態之固體攝像裝置之使用例。例如，上述所說明之固體攝像裝置31可應用於例如數位靜態相機或視訊攝影機等之相機系統、或具有攝像功能之可攜式電話等具備攝像功能之所有類型之電子機器。圖25顯示作為其一例之電子機器102(相機)之概略構成。該電子機器102係例如可拍攝靜止圖像或動畫之視訊攝影機，具有：固體攝像裝置101、光學系統(光學透鏡)310、快門裝置311、驅動固體攝像裝置101及快門裝置311之驅動部313、及信號處理部312。
光學系統310係將來自被攝體之像光(入射光)朝固體攝像裝置101之像素部101a引導者。該光學系統310可包含複數個光學透鏡。快門裝置311係控制朝固體攝像裝置101之光照射期間及遮光期間者。驅動部313係控制固體攝像裝置101之傳送動作及快門裝置311之快門動作者。信號處理部312係對於自固體攝像裝置101輸出之信號進行各種信號處理者。信號處理後之映像信號Dout或者被記憶於記憶體等記憶媒體，或者輸出至監視器等。
再者，本發明之實施形態並非限定於上述之實施形態者，在不脫離本發明之要旨之範圍內可進行各種變更。
又，本說明書所記載之效果終極而言僅為例示而並非被限定者，亦可具有其他之效果。
又，本發明亦可採用如以下之構成。 [1]一種固體攝像裝置，其具備：第1半導體基板，其形成有複數個第1導電體；及 第2半導體基板，其與前述第1半導體基板接合，且形成有複數個第2導電體；並且 在前述第1半導體基板與前述第2半導體基板之接合面處具有：前述第1導電體與前述第2導電體重合之區域、形成於前述第1導電體之第1絕緣膜與前述第2導電體重合之區域、形成於前述第2導電體之第2絕緣膜與前述第1導電體重合之區域、及前述第1絕緣膜與前述第2絕緣膜重合之區域； 在前述第1半導體基板與前述第2半導體基板之接合之前後，以前述第1絕緣膜與前述第2絕緣膜之接合之面積之比例相對於前述第1半導體基板與前述第2半導體基板之接合面積成為一定之方式配置。 [2]如前述[1]之固體攝像裝置，其中前述複數個第1導電體之至少一部分係大致均等地配置，且 前述複數個第2導電體之至少一部分在前述大致均等地配置之區域內，以相鄰之前述第2導電體彼此之距離不同之方式配置。 [3]如前述[1]或[2]之固體攝像裝置，其中前述複數個第2導電體之至少一部分在前述大致均等地配置之區域內以前述第2導電體之寬度為前述第1導電體之被重複配置之重複單位之整數倍而配置。 [4]如前述[1]至[3]中任一項之固體攝像裝置，其中前述複數個第2導電體之至少一部分在前述大致均等地配置之區域內，以前述第2導電體之被重複配置之重複單位成為前述第1導電體之被重複配置之重複單位之(整數+1/2)倍數之方式配置。 [5]如前述[1]至[4]中任一項之固體攝像裝置，其中前述複數個第2導電體之至少一部分在前述大致均等地配置之區域內，以相鄰之前述第2導電體之一者按照前述第1導電體被重複配置之重複單位之中最小單位之特定之比例進行移動之方式配置。 [6]如前述[5]之固體攝像裝置，其中前述特定之比例係1/2。 [7]如前述[1]至[6]中任一項之固體攝像裝置，其中前述複數個第2導電體係形成於與前述複數個第1導電體所形成之方向不同之方向。 [8]如前述[1]至[7]中任一項之固體攝像裝置，其中前述複數個第2導電體係形成於與前述複數個第1導電體所形成之方向直行之方向。 [9]一種固體攝像裝置之製造方法，其包含：於第1半導體基板形成複數個第1導電體； 與前述第1半導體基板接合，且於第2半導體基板形成複數個第2導電體； 在前述第1半導體基板與前述第2半導體基板之接合面處形成：前述第1導電體與前述第2導電體重合之區域、形成於前述第1導電體之第1絕緣膜與前述第2導電體重合之區域、形成於前述第2導電體之第2絕緣膜與前述第1導電體重合之區域、及前述第1絕緣膜與前述第2絕緣膜重合之區域；且 在前述第1半導體基板與前述第2半導體基板之接合之前後，以前述第1絕緣膜與前述第2絕緣膜之接合之面積之比例相對於前述第1半導體基板與前述第2半導體基板之接合面積成為一定之方式配置。 [10]一種電子機器，其搭載有固體攝像裝置， 前述固體攝像裝置至少具備：第1半導體基板，其形成有複數個第1導電體； 第2半導體基板，其與前述第1半導體基板接合，且形成有複數個第2導電體；並且 在前述第1半導體基板與前述第2半導體基板之接合面處具有：前述第1導電體與前述第2導電體重合之區域、形成於前述第1導電體之第1絕緣膜與前述第2導電體重合之區域、形成於前述第2導電體之第2絕緣膜與前述第1導電體重合之區域、及前述第1絕緣膜與前述第2絕緣膜重合之區域； 在前述第1半導體基板與前述第2半導體基板之接合之前後，以前述第1絕緣膜與前述第2絕緣膜之接合之面積之比例相對於前述第1半導體基板與前述第2半導體基板之接合面積成為一定之方式配置。
1:固體攝像裝置 1a:固體攝像裝置 1b:固體攝像裝置 1c:固體攝像裝置 2:像素 3:像素區域(像素陣列) 4:垂直驅動電路 5:行信號處理電路 6:水平驅動電路 7:輸出電路 8:控制電路 9:垂直信號線 10:水平信號線 12:輸入/輸出端子 21:第1半導體基板 22:第2半導體基板 23:像素陣列(像素區域) 24:控制電路 24-1:控制電路 24-2:控制電路 25:邏輯電路 26:第1半導體晶片部 28:第2半導體晶片部 30:半導體井區域 31:固體攝像裝置 32:積層半導體晶片 33:第1半導體基板 33a:表面 34:像素陣列(像素區域) 35:配線 35a:配線 35b:配線 35c:配線 35d:配線 35d1:配線 36:連接配線、配線 37:多層配線層 38:絕緣膜 39:遮光膜 40:接合面 41:光學黑區 42:有效像素陣列 43:平坦化膜 44:彩色濾光器 45:半導體晶片上透鏡 46:n型半導體區域 47:P型半導體區域 48:P型半導體區域(閘極電極) 49:源極/汲極區域 50:半導體井區域 51:元件分離區域 52:導電孔 53:層間絕緣膜 54:第2半導體基板 55:邏輯電路 56:層間絕緣膜 57a:配線 57b:配線 57c:配線 58:連接配線(配置配線）、配線 59:多層配線層 61:源極/汲極區域 62:閘極電極 63:元件分離區域 64:導電孔 66:層間絕緣膜 68:遮光層 71:第1導電體 71a:第1導電體 71b:第1導電體 71p:第1導電體 72:第2導電體 72a:第2導電體 72b:第2導電體 72c:第2導電體 72d:第2導電體 72e:第2導電體 72f:第2導電體 72g:第2導電體 72h:第2導電體 72i:第2導電體 72j:第2導電體 72k:第2導電體 72m:第2導電體 72p:第2導電體 73:第1絕緣膜 74:第2絕緣膜 75:Cu擴散障壁性絕緣膜 76:第1絕緣膜 77:第2絕緣膜 78:開口部 79:開口部 80:導通孔 81:Cu擴散障壁性絕緣膜 82:第1絕緣膜 83:第2絕緣膜 84:開口部 85:開口部 86:導通孔 101:固體攝像裝置 102:電子機器(相機) 310:光學系統(光學透鏡) 311:快門裝置 312:信號處理部 313:驅動部 900:絕緣性薄膜 901:絕緣性薄膜 902~904:配線 A:距離 B:距離 C:寬度 D:寬度 E:寬度 FD:浮動擴散 G:距離 H:距離 M1:金屬 M2:金屬 M3:金屬 M4:金屬 M5:金屬 M11:金屬 M12:金屬 M13:金屬 M14:金屬 PD:金屬 Tr1:像素電晶體 Tr2:像素電晶體 Tr11:MOS電晶體 Tr12:MOS電晶體 Tr13:MOS電晶體 Tr14:MOS電晶體
圖1係顯示作為應用本發明之第1實施形態之固體攝像裝置之一例之固體攝像裝置之構成之剖視圖。 圖2A、圖2B係顯示在應用本發明之第1實施形態之固體攝像裝置中，第1半導體基板與第2半導體基板之遮光部之佈局之構成之說明圖。 圖3A、圖3B係顯示在應用本發明之第1實施形態之固體攝像裝置中，變更了遮光部之金屬密度之佈局之構成之說明圖。 圖4A、圖4B係顯示在應用本發明之第1實施形態之固體攝像裝置中，變更了遮光部之金屬密度之佈局之構成之說明圖。 圖5A、圖5B係顯示在應用本發明之第1實施形態之固體攝像裝置中，藉由遮光部之條數之比，移動了一個遮光部之中一部分遮光部之佈局之構成之說明圖。 圖6係顯示應用本發明之第1實施形態之第1半導體晶片部之主要部分之放大構成圖。 圖7係顯示應用本發明之第1實施形態之第2半導體晶片部之主要部分之放大構成圖。 圖8係顯示應用本發明之第1實施形態之接合部分之主要部分之放大構成圖。 圖9係顯示應用本發明之第1實施形態之固體攝像裝置之製造方法例之製造步驟圖(其1)。 圖10係顯示應用本發明之第1實施形態之固體攝像裝置之製造方法例之製造步驟圖(其2)。 圖11係顯示應用本發明之第1實施形態之固體攝像裝置之製造方法例之製造步驟圖(其3)。 圖12係顯示應用本發明之第1實施形態之固體攝像裝置之製造方法例之製造步驟圖(其4)。 圖13係顯示應用本發明之第1實施形態之固體攝像裝置之製造方法例之製造步驟圖(其5)。 圖14係顯示應用本發明之第1實施形態之固體攝像裝置之製造方法例之製造步驟圖(其6)。 圖15係顯示應用本發明之第1實施形態之固體攝像裝置之製造方法例之製造步驟圖(其7)。 圖16係顯示應用本發明之第1實施形態之固體攝像裝置之製造方法例之製造步驟圖(其8)。 圖17係顯示應用本發明之第1實施形態之固體攝像裝置之製造方法例之製造步驟圖(其9)。 圖18係顯示應用本發明之第1實施形態之固體攝像裝置之整體之構成例之方塊圖。 圖19A-圖19C係顯示本發明之固體攝像裝置之積層構造之示意圖。 圖20A-圖20C係顯示在應用本發明之第2實施形態之固體攝像裝置中，一個遮光部之寬度為另一遮光部之重複單位之整數倍之寬度之情形之例之說明圖。 圖21係顯示在應用本發明之第2實施形態之固體攝像裝置中，變更了遮光部之金屬比率之情形之例之說明圖。 圖22A-圖22C係顯示在應用本發明之第3實施形態之固體攝像裝置中，以一個遮光部之節距成為其他遮光部被重複配置之重複單位之(整數+1/2)倍之方式配置之佈局之說明圖。 圖23A-圖23C係顯示對於應用本發明之第4至第6實施形態之固體攝像裝置，遮光層之平面佈局之各種構成之說明圖。 圖24係顯示應用本發明之第1～第6實施形態之固體攝像裝置之使用例之圖。 圖25係應用本發明之電子裝置之一例之功能方塊圖。 圖26A、圖26B係顯示在固體攝像裝置中設想之接合面處，產生接合強度之降低之佈局之構成之說明圖。 圖27A、圖27B係顯示在固體攝像裝置之第1半導體基板與第2半導體基板中，產生貼合偏移之情形之佈局之構成之說明圖。
26:第1半導體晶片部
28:第2半導體晶片部
30:半導體井區域
31:固體攝像裝置
32:積層半導體晶片
33:第1半導體基板
33a:表面
34:像素陣列(像素區域)
35a:配線
35b:配線
35c:配線
35d:配線
35d1:配線
36:連接配線、配線
37:多層配線層
38:絕緣膜
39:遮光膜
40:接合面
41:光學黑區
42:有效像素陣列
43:平坦化膜
44:彩色濾光器
45:半導體晶片上透鏡
48:P型半導體區域(閘極電極)
50:半導體井區域
52:導電孔
53:層間絕緣膜
54:第2半導體基板
55:邏輯電路
56:層間絕緣膜
57a:配線
57b:配線
57c:配線
58:連接配線(配置配線)、配線
59:多層配線層
62:閘極電極
64:導電孔
68:遮光層
71:第1導電體
72:第2導電體
73:第1絕緣膜
74:第2絕緣膜
M1:金屬
M2:金屬
M3:金屬
M4:金屬
M5:金屬
M11:金屬
M12:金屬
M13:金屬
PD:金屬
Tr1:像素電晶體
Tr2:像素電晶體
Tr11:MOS電晶體
Tr12:MOS電晶體
Tr13:MOS電晶體
Tr14:MOS電晶體

Claims (10)

  1. 一種固體攝像裝置，其具備：第1半導體基板，其形成有複數個第1導電體； 第2半導體基板，其與前述第1半導體基板接合，且形成有複數個第2導電體；並且 在前述第1半導體基板與前述第2半導體基板之接合面處具有：前述第1導電體與前述第2導電體重合之區域、形成於前述第1導電體之第1絕緣膜與前述第2導電體重合之區域、形成於前述第2導電體之第2絕緣膜與前述第1導電體重合之區域、及前述第1絕緣膜與前述第2絕緣膜重合之區域； 在前述第1半導體基板與前述第2半導體基板之接合之前後，以前述第1絕緣膜與前述第2絕緣膜之接合之面積之比例相對於前述第1半導體基板與前述第2半導體基板之接合面積成為一定之方式配置。
  2. 如請求項1之固體攝像裝置，其中前述複數個第1導電體之至少一部分係大致均等地配置，且 前述複數個第2導電體之至少一部分在前述大致均等地配置之區域內，以相鄰之前述第2導電體彼此之距離不同之方式配置。
  3. 如請求項1之固體攝像裝置，其中前述複數個第2導電體之至少一部分在前述大致均等地配置之區域內以前述第2導電體之寬度為前述第1導電體之被重複配置之重複單位之整數倍而配置。
  4. 如請求項1之固體攝像裝置，其中前述複數個第2導電體之至少一部分在前述大致均等地配置之區域內，以前述第2導電體之被重複配置之重複單位成為前述第1導電體之被重複配置之重複單位之(整數+1/2)倍數之方式配置。
  5. 如請求項2之固體攝像裝置，其中前述複數個第2導電體之至少一部分在前述大致均等地配置之區域內，以相鄰之前述第2導電體之一者按照前述第1導電體被重複配置之重複單位之中最小單位之特定之比例進行移動之方式配置。
  6. 如請求項5之固體攝像裝置，其中前述特定之比例係1/2。
  7. 如請求項1之固體攝像裝置，其中前述複數個第2導電體係形成於與前述複數個第1導電體所形成之方向不同之方向。
  8. 如請求項1之固體攝像裝置，其中前述複數個第2導電體係形成於與前述複數個第1導電體所形成之方向直行之方向。
  9. 一種固體攝像裝置之製造方法，其包含：於第1半導體基板形成複數個第1導電體； 第2半導體基板與前述第1半導體基板接合，且於前述第2半導體基板形成複數個第2導電體； 在前述第1半導體基板與前述第2半導體基板之接合面處形成：前述第1導電體與前述第2導電體重合之區域、形成於前述第1導電體之第1絕緣膜與前述第2導電體重合之區域、形成於前述第2導電體之第2絕緣膜與前述第1導電體重合之區域、及前述第1絕緣膜與前述第2絕緣膜重合之區域；且 在前述第1半導體基板與前述第2半導體基板之接合之前後，以前述第1絕緣膜與前述第2絕緣膜之接合之面積之比例相對於前述第1半導體基板與前述第2半導體基板之接合面積成為一定之方式配置。
  10. 一種電子機器，其搭載有固體攝像裝置， 前述固體攝像裝置至少具備：第1半導體基板，其形成有複數個第1導電體； 第2半導體基板，其與前述第1半導體基板接合，且形成有複數個第2導電體；並且 在前述第1半導體基板與前述第2半導體基板之接合面處具有：前述第1導電體與前述第2導電體重合之區域、形成於前述第1導電體之第1絕緣膜與前述第2導電體重合之區域、形成於前述第2導電體之第2絕緣膜與前述第1導電體重合之區域、及前述第1絕緣膜與前述第2絕緣膜重合之區域； 在前述第1半導體基板與前述第2半導體基板之接合之前後，以前述第1絕緣膜與前述第2絕緣膜之接合之面積之比例相對於前述第1半導體基板與前述第2半導體基板之接合面積成為一定之方式配置。
TW108119098A 2018-06-05 2019-05-31 固體攝像裝置、固體攝像裝置之製造方法及電子機器 TW202013708A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2018-107747 2018-06-05
JP2018107747 2018-06-05

Publications (1)

Publication Number Publication Date
TW202013708A true TW202013708A (zh) 2020-04-01

Family

ID=68770445

Family Applications (1)

Application Number Title Priority Date Filing Date
TW108119098A TW202013708A (zh) 2018-06-05 2019-05-31 固體攝像裝置、固體攝像裝置之製造方法及電子機器

Country Status (5)

Country Link
US (1) US20210210541A1 (zh)
CN (1) CN112204745A (zh)
DE (1) DE112019002845T5 (zh)
TW (1) TW202013708A (zh)
WO (1) WO2019235400A1 (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2022043369A (ja) * 2018-12-26 2022-03-16 ソニーセミコンダクタソリューションズ株式会社 半導体装置および電子機器
JP2022119376A (ja) * 2021-02-04 2022-08-17 キヤノン株式会社 光電変換装置、光電変換システム、移動体、半導体基板

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5970747B2 (ja) * 2011-05-24 2016-08-17 ソニー株式会社 半導体装置
KR20230130169A (ko) * 2011-05-24 2023-09-11 소니그룹주식회사 반도체 장치
JP5982748B2 (ja) * 2011-08-01 2016-08-31 ソニー株式会社 半導体装置、半導体装置の製造方法、および電子機器
US8896125B2 (en) * 2011-07-05 2014-11-25 Sony Corporation Semiconductor device, fabrication method for a semiconductor device and electronic apparatus
JP5994274B2 (ja) * 2012-02-14 2016-09-21 ソニー株式会社 半導体装置、半導体装置の製造方法、及び、電子機器
JP2014022561A (ja) * 2012-07-18 2014-02-03 Sony Corp 固体撮像装置、及び、電子機器
JP2015041677A (ja) * 2013-08-21 2015-03-02 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法
TWI747805B (zh) * 2014-10-08 2021-12-01 日商索尼半導體解決方案公司 攝像裝置及製造方法、以及電子機器
US9536848B2 (en) * 2014-10-16 2017-01-03 Globalfoundries Inc. Bond pad structure for low temperature flip chip bonding
CN108701697B (zh) * 2016-03-30 2022-12-16 索尼公司 固态图像传感器、固态图像传感器的制造方法以及电子设备
CN106653720A (zh) * 2016-12-30 2017-05-10 武汉新芯集成电路制造有限公司 一种混合键合结构及混合键合方法

Also Published As

Publication number Publication date
DE112019002845T5 (de) 2021-04-22
US20210210541A1 (en) 2021-07-08
WO2019235400A1 (ja) 2019-12-12
CN112204745A (zh) 2021-01-08

Similar Documents

Publication Publication Date Title
US10879293B2 (en) Solid-state imaging device, method of manufacturing solid-state imaging device, and electronic device
KR102663337B1 (ko) 반도체 장치 및 전자 기기
US10224769B2 (en) Solid-state imaging device, method of manufacturing solid-state imaging device, and electronic apparatus
JP5696513B2 (ja) 固体撮像装置とその製造方法、及び電子機器
TWI451567B (zh) Semiconductor device, manufacturing method of semiconductor device, design method of semiconductor device, and electronic device
JP6885393B2 (ja) 固体撮像装置、固体撮像装置の製造方法および電子機器
WO2016152577A1 (ja) 固体撮像装置および電子機器
JP6963873B2 (ja) 固体撮像素子、固体撮像素子の製造方法および電子機器
CN103646953A (zh) 半导体器件、半导体器件制造方法及电子装置
TW201138083A (en) Solid-state imaging device, method of manufacturing the same, and electronic apparatus
JP6200035B2 (ja) 半導体装置
TW202013708A (zh) 固體攝像裝置、固體攝像裝置之製造方法及電子機器
WO2021199665A1 (ja) 固体撮像装置及び固体撮像装置の製造方法、並びに電子機器