JP5919653B2 - 半導体装置 - Google Patents
半導体装置 Download PDFInfo
- Publication number
- JP5919653B2 JP5919653B2 JP2011129190A JP2011129190A JP5919653B2 JP 5919653 B2 JP5919653 B2 JP 5919653B2 JP 2011129190 A JP2011129190 A JP 2011129190A JP 2011129190 A JP2011129190 A JP 2011129190A JP 5919653 B2 JP5919653 B2 JP 5919653B2
- Authority
- JP
- Japan
- Prior art keywords
- electrode
- semiconductor
- electrode pad
- dummy
- interlayer insulating
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/02—Bonding areas ; Manufacturing methods related thereto
- H01L24/07—Structure, shape, material or disposition of the bonding areas after the connecting process
- H01L24/09—Structure, shape, material or disposition of the bonding areas after the connecting process of a plurality of bonding areas
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Solid State Image Pick-Up Elements (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Description
例えば、下記特許文献1では、受光素子が形成された第1基板と周辺回路が形成された第2基板とを、Cu電極(ボンディングパッド)によって接合することが開示されている。
こうした方法では、それぞれの半導体部材に設けたCu電極と層間絶縁膜とを同一面に平坦化して貼り合わせることにより、対向するCu電極同士及び層間絶縁膜同士を接合する。
例えば、CMP(chemical mechanical polishing)法によって半導体部材の接合面を平坦化する場合には、接合面のディッシングの発生を抑制するために、研磨条件を厳密に設定する必要がある。また、設定した条件を安定的かつ継続的に実施するのは困難である。
また、このように貼り合わされた半導体部材同士の接合強度を測定する場合には、例えば非特許文献2に記載されているような、いわゆるカミソリテストが従来より知られている。
上述の点を鑑みて、本技術は、半導体部材同士が強固に接合された半導体装置を提供することを目的とする。
このために、第1配線層は、第1層間絶縁膜と、第1層間絶縁膜内に埋め込まれ、一方の表面が第1層間絶縁膜の表面と同一面上に位置した第1電極パッドを含む。また、第1配線層は、さらに、第1層間絶縁膜内に埋め込まれ、一方の表面が第1層間絶縁膜の表面と同一面上に位置し、第1電極パッドの周囲に配設された第1ダミー電極を含む。
また、第2配線層は、第1層間絶縁膜の第1電極パッドの表面側に位置した第2層間絶縁膜と、第2層間絶縁膜内に埋め込まれ、一方の表面が第2層間絶縁膜の第1層間絶縁膜側の表面と同一表面上に位置し、かつ第1電極パッドに接合された第2電極パッドと、を含む。また、第2配線層は、さらに、一方の表面が第2層間絶縁膜の第1層間絶縁膜側の表面と同一面上に位置し、第2電極パッドの周囲に配設され、第1ダミー電極に接合された第2ダミー電極と、を含む。さらにまた、第1ダミー電極は各第1電極パッドの間に配置され、第2ダミー電極は各第2電極パッドの間に配置されている。また、一つの第2電極パッドに対して二つの第1電極パッドが接合された第1の領域と、一つの第2ダミー電極に対して二つの第1ダミー電極が接合された第2の領域を含む。
なお、説明は以下の順序で行う。
1.第1の実施の形態<電極パッドの周囲にダミー電極を配置する例>
2.第2の実施形態<接合される電極パッド及びダミー電極が面対称ではない例>
3.第3の実施形態<電極パッドとダミー電極とを同一形状にし、両者を同一パターン内に配置する例>
4.第4の実施形態<電極パッドの周囲にのみダミー電極を配置する例>
5.第5の実施形態<ダミー電極をグランドに接続する例>
6.第6の実施形態<半導体受像装置の例>
7.第7の実施形態<電子機器の例>
8.実施例
図1Aは、第1の実施形態に係る半導体装置100の概略断面図である。本実施形態の半導体装置100は、第1半導体部材10と、第1半導体部材10に接合された第2半導体部材20と、を有する。
また、図1Bは、第1半導体部材10の接合面を示す図であり、図1Aは、図1B中の線L1における断面図である。また、図1Cは、図1B中の線L2における断面図である。
さらに、第1半導体部材10は、複数の配線層が積層された多層配線構造を有してもよい。ただし、この場合、第1配線層2は、各配線層の中でも最も第2半導体部材20側に配設される。
第1電極パッド4、ダミー電極5及び層間絶縁膜3の基板1側とは反対側のそれぞれの表面は、同一面内に位置しており、第1配線層2と後述する第2配線層9との接合面Pjを形成している。
第2半導体部材20は、複数の配線層が積層された多層配線構造であってもよいが、第2配線層9は、各配線層の中でも基板11に対してもっとも遠い位置(最上層)に配設される。
第2電極パッド7、ダミー電極8及び層間絶縁膜6の基板11側とは反対側のそれぞれの表面は、同一面内に位置しており、第1配線層2と第2配線層9との接合面Pjを形成している。
また、各第2電極パッド7にはビア13が接続されており、各第2電極パッド7は、ビア13を介して図示を省略する配線に接続される。
なお、この金属間の接合面積の増大という作用は、ダミー電極5(ダミー電極8)の配置パターンが例えば一様であるかどうかといったことには依存しない。したがって、接合強度の向上のみを目的とする場合には、全てのダミー電極同士が接合されなくてもよく、少なくとも目標の接合強度が得られる面積分のダミー電極同士が接合されればよい。
第1の実施形態では、第1電極パッド4と第2電極パッド7、ダミー電極5とダミー電極8とが、接合面Pjに対して面対称に配置されていた。しかし、既述のように、これらは必ずしも互いに面対称に配置される必要はない。
なお、第1の実施形態と対応する部位には同一符号を付し、重複した説明を避ける。また、本実施形態において、第1配線層2及び第2配線層9以外の構成は、第1の実施形態(図1C参照)と同じであるので、図2Cでは、第1配線層2及び第2配線層9のみを図示する。
このように、本実施形態では、第1電極パッド4、第2電極パッド7、ダミー電極5及びダミー電極8は、接合面Pjに対して面対称とされていない。しかし、複数のダミー電極5が第2電極パッド7及びダミー電極8に接合されているので、第1の実施形態と同様に、接合強度を向上させることができる。
図3Aは、第3の実施形態に係る半導体装置300の第1半導体部材10の接合面を示す図であり、図3Bは、図3Aに示す線L4における半導体装置300の断面図である。
また、本実施形態において、第1配線層2、第2配線層9、第3配線層18、及び第4配線層19の構成以外は第1の実施形態(図1C参照)と同じであるので、図3Bでは、これらの配線層のみを図示する。
図3Aに示すように、本実施の形態では、第1配線層2において第1電極パッド4とダミー電極5とは同じ接合面形状を有しており、全て等間隔に配列される。
第2電極パッド7は、ビア13によって、第4配線層19における配線22に接続される。また、第2配線層9と第4配線層19との間には、例えばSiN等の拡散防止膜15が配設されている。
特に、本実施形態では、第1電極パッド4(第2電極パッド3)とダミー電極5(ダミー電極8)とが同じ接合面形状を有し、全て等間隔で配置されているので、配線(電極パッド及びダミー電極)の面積密度をより均一にすることが可能である。
したがって、接合面を研磨して形成するときに生じるディッシングやエロージョン等を抑制することができるので、接合面をより平面化することができる。このため、第1半導体部材10と第2半導体部材20との接合時において、その接合面Pjにボイドが発生するのを防止することができる。
この場合、第1電極パッド4、第2電極パッド7、ダミー電極5、ダミー電極8は、例えば同じCu電極で構成される。すなわち、全て同じ間隔で配置されたCu電極の中から、第1電極パッド4または第2電極パッド7として用いるものを選択し、そのCu電極に対して、それぞれビア12またはビア13を接続させる。そして、それ以外のCu電極をダミー電極として用いることにより、配線21,22の任意のパターンに対して、第1配線層2及び第2配線層9におけるCu電極のレイアウトを変更することなく、容易に導通をとることが可能である。
このため、配線パターンを変更する度に、接合させる電極のレイアウト変更を行う必要が無くなるため、設計コストを低減することができる。
また、その他の構成による作用及び効果は第1の実施の形態と同様である。
図4Aは、第4の実施形態に係る半導体装置400を構成する第1半導体部材10の接合面を示す図である。なお、第1の実施形態と対応する部位には同一符号を付し、重複した説明を避ける。また、本実施形態では、第1電極パッド4(第2電極パッド7)及びダミー電極5(ダミー電極8)のレイアウトのみが第1の実施の形態と異なるので、その他の構成を示す図は省略する。
また、図示を省略した第2半導体部材20では、第2電極パッド7及びダミー電極8は、接合面に対してそれぞれ第1電極パッド4及びダミー電極5と面対称に配置される。したがって、同様に第2電極パッド7と、ダミー電極8とが配置されたその周辺領域においてほぼ一様な平坦性が確保される。
このため、本実施形態においても、ボイドが発生することなく、第1電極パッド4及びダミー電極5に対して、第2電極パッド7及びダミー電極8をそれぞれ接合させることができる。
この場合には、ダミー電極5は、例えば等間隔で配置する必要は無い。例えば、第1半導体部材10と第2半導体部材20を接合したときに、複数のダミー電極5と複数のダミー電極8とのうち、一対以上が互いに接合される程度の配線密度のレイアウトであれば、接合強度向上の効果は得られる。
図5Aは、第5の実施形態に係る半導体装置500を構成する第1半導体部材10の接合面を示す図である。また、図5Bは、図5Aの線L5における半導体装置500の断面図である。
なお、第2の実施形態と対応する部位には同一符号を付し、重複した説明を避ける。また、本実施形態では、ビア23,24が設けられていることのみが第2の実施形態と異なる。したがって、図5Bでは、第1配線層2及び第2配線層9以外の構成の図示を省略する。
また、第2半導体部材20のダミー電極8にはビア24が接続されており、このビア24はグランドに接続される。
また、ダミー電極5,8を電源電圧に接続する場合には、電源を共通化することも可能である。
また、その他の構成による作用、効果は、第2の実施形態と同様である。
ここでは、本技術に係る半導体装置のより具体的な例として、半導体受像装置について説明する。
図6は、第6の実施形態に係る半導体受像装置600の構成を示す図である。なお、第2の実施の形態(図2C参照)と対応する部位には同一符号を付し、重複した説明を省略する。
第1半導体部材30は、例えばSi基板33と、Si基板33上に形成された相補型金属酸化膜半導体によるトランジスタ34とを備える。また、トランジスタ34上には、複数の配線層が積層され、基板33から最も遠い位置(最上層)には、第1配線層31が形成されている。また、各配線層の間には、例えばSiCNやSiN等からなる拡散防止膜41が設けられている。
また、第1電極パッド4は、Si基板33側の配線層における配線に対してビアにより接続されている。
一つの光電変換層35、カラーフィルタ36、及び、マイクロレンズ37の一組毎に、一つの画素が形成される。
また、第2配線層32は、例えば有機シリカガラス等の低誘電率材料や、SiO2等からなる層間絶縁膜43と、第2電極パッド7と、ダミー電極8とから構成されている。第2電極パッド7及びダミー電極8は、層間絶縁膜43内に埋め込まれており、第2電極パッド7、ダミー電極8並びに層間絶縁膜43の光電変換層35側とは反対側の表面は、同一面内に位置している。
これら第1電極パッド4、ダミー電極5、第2電極パッド7及びダミー電極8のレイアウトは、第1の実施形態〜第5の実施形態において示したレイアウトのうち、任意のレイアウトを採用してよい。
垂直駆動回路は、各画素を行単位で垂直方向に選択走査し、光電変換層35において生成された電荷に基づく画素信号をカラム信号処理回路に供給する。
また、カラム信号処理回路は、画素の例えば列ごとに配置され、1行分の画素から出力される信号を画素列ごとにノイズ除去などの信号処理を行う。
また、水平駆動回路は、水平走査パルスを順次出力することによって、カラム信号処理回路の各々を順番に選択し、カラム信号処理回路の各々から画素信号を水平信号線に出力させる。
また、これら第1電極パッド4、ダミー電極5、第2電極パッド7及びダミー電極8のレイアウトは、第1の実施形態〜第5の実施形態のうちのいずれかと同様であるので、接合面Pjをより均一な平面に形成することができる。したがって、ディッシングやエロージョンを抑制できるので、接合面Pjにおけるボイドの発生を防止することができる。
また、その他の構成による作用、効果もまた第1の実施の形態〜第5の実施の形態と同様である。
次に、これまでに説明した半導体装置をカメラ等の電子機器に適用する例について、図7を用いて以下に示す。
図7は、本実施形態に係る電子機器700の構成を示す概略構成図である。本実施形態に係る電子機器700は、撮像対象からの光を集光する集光部70と、集光部70によって集光された光を受光する半導体受像装置71を備える。
また、半導体受像装置への露光時間を決めるシャッタ部75と、シャッタ部75を駆動する駆動回路と、半導体受像装置71から出力された電荷を制御する制御回路73と、半導体受像装置71からの出力信号を処理する信号処理回路74とを備える。
この半導体受像装置71には、必要に応じて、電荷電圧変換回路、ノイズ補正回路、アナログデジタル変換回路を設ける。
また、制御回路73には、例えばスタートパルスやクロックパルス等のタイミングジェネレータが含まれ、半導体受像装置71への光の照射により生じた電荷の蓄積、放電等を制御する。
以下に、上述した第1の実施形態〜第6の実施形態の実施例、及び、比較例について示す。
<実施例1>
第1の実施形態(図1A〜1C参照)において示した半導体装置100を作製し、第1半導体部材10と第2半導体部材20との接合面に対して超音波によるボイド検査を行った。
なお、第1半導体部材10及び第2半導体部材20において、層間絶縁膜3,6にそれぞれ埋め込まれた第1電極パッド4、第2電極パッド7は、一般的なダマシン工程により形成した。また、第1半導体部材10及び第2半導体部材20の表面に対し、軟質層と硬質層とが積層された一般的なCMPパッドと、半導体装置製造用の一般的なスラリーとを用いて研磨を行った。
次いで、研磨後の第1半導体部材10及び第2半導体部材20の表面を向かい合わせて接触させた。そして、ピンを用い、第2半導体部材20の中心を荷重12Nで押下することにより、仮接合を行った。その後、350℃で熱処理を行い、第1半導体部材10と第2半導体部材20との接合を行った。
超音波によるボイド検査を行った結果、ボイドの発生は見られず、接合面全面に渡って確実に接合されていることが確認された。なお、第1半導体部材10と第2半導体部材20との接合強度を、上述の非特許文献2に記載されたカミソリテストにより測定しようとしたところ、電極パッド同士、及び、ダミー電極同士の接合面が剥離せず、正確な測定が不可能であった。すなわち、従来の測定方法では接合強度を測定できない程、第1半導体部材10と第2半導体部材20とが強力に接合されていることが確認された。
第2の実施形態において示した半導体装置200(図2A〜2C参照)を、実施例1と同様の方法にて作製し、超音波によるボイド検査を行った。
なお、第1半導体部材10の接合面において、層間絶縁膜3の表面積に対する第1電極パッド4及びダミー電極5の表面積の比率は50%〜60%の範囲となるようにした。
この半導体装置200に対して超音波によるボイド検査を行った結果、ボイドの発生は見られず、接合面全面に渡って確実に接合されていることが確認できた。
第3の実施形態において示した半導体装置300(図3参照)を、実施例1と同様の方法にて作製し、超音波によるボイド検査を行ったところ、接合面にボイドの発生は無く、確実に接合できていることが確認できた。
第4の実施形態において示した半導体装置400(図4A参照)を、実施例1と同様の方法にて作製し、超音波によるボイド検査を行ったところ、接合面にボイドの発生は無く、確実に接合できていることが確認できた。
また、図4Bにおいて示した半導体装置410を同様にして作製し、超音波によるボイド検査を行った。なお、第1半導体部材10の接合面において、層間絶縁膜3の表面積に対する第1電極パッド4及びダミー電極5の表面積の比率は、50%〜60%の範囲とした。この半導体装置410においても接合面にボイドは発生せず、確実に接合できることが確認された。
第6の実施形態において示した半導体受像装置を作製し、超音波によるボイド検査を行った。第1半導体部材10と第2半導体部材20の作製には、一般的な半導体プロセスを用い、互いに接合させる面をCMP法によって研磨した。
次いで、実施例1と同様にして第1半導体部材10と第2半導体部材20との仮接合を行い、その後、350℃で熱処理を行うことにより接合を完了させた。
この場合においても、第1半導体部材10と第2半導体部材20との接合面にはボイドが発生せず、また、接合面の剥がれ、接合部位の脆弱性に起因する信頼性劣化等も生じないことが確認された。
比較例として、ダミー電極を配置しない構成の半導体装置100aを作製した。図8Aは、比較例による半導体装置100aの第1半導体部材10aの接合面を示す図である。また、図8Bは、図2Aの線L6における半導体装置100aの断面図である。また、図8Cは、図8Aの線L7における半導体装置100aの断面図である。
この半導体装置100aは、本実施形態の半導体装置100と比較して、ダミー電極5,8が設けられていないこと以外は、本実施形態の半導体装置100と同様である。
第1半導体部材10aと第2半導体部材20aとの接合は、実施例1と同様にして行った。
しかし、図8Aの線L7に示す箇所では、図8Cに示すように、第1電極パッド4aと第2電極パッド7aとの間にボイドが形成された。これは、各半導体部材の接合面の形成時に、第1電極パッド4a及び第2電極パッド7aの接合面にディッシングが生じたためである。
また、本技術は、以下のような構成を取ることもできる。
(1)
第1層間絶縁膜と、前記第1層間絶縁膜内に埋め込まれ、一方の表面が前記第1層間絶縁膜の一方の表面と同一面上に位置した第1電極パッドと、前記第1層間絶縁膜内に埋め込まれ、一方の表面が前記第1層間絶縁膜の前記一方の表面と同一面上に位置し、前記第1電極パッドの周囲に配設された第1ダミー電極と、を含む第1配線層と、
前記第1層間絶縁膜の前記第1電極パッドの前記一方の表面側に位置した第2層間絶縁膜と、前記第2層間絶縁膜内に埋め込まれ、一方の表面が前記第2層間絶縁膜の前記第1層間絶縁膜側の表面と同一表面上に位置し、かつ前記第1電極パッドに接合された第2電極パッドと、一方の表面が前記第2層間絶縁膜の前記第1層間絶縁膜側の表面と同一面上に位置し、前記第2電極パッドの周囲に配設され、前記第1ダミー電極に接合された第2ダミー電極と、を含む第2配線層と、
を含む
半導体装置。
(2)
前記第1電極パッド及び前記第1ダミー電極は、前記第1配線層と前記第2配線層との接合面に対して、前記第2電極パッド及び前記第2ダミー電極と面対称に配置される請求項1に記載の半導体装置。
(3)
前記第1配線層と前記第2配線層との接合面において、前記第1層間絶縁膜の表面積に対する前記第1電極パッド及び前記ダミー電極の表面積の比率が50%以上60%以下である
(1)または(2)に記載の半導体装置。
(4)
前記第1及び第2ダミー電極は、全てグランドに接続された
(1)〜(3)に記載の半導体装置。
(5)
前記第1電極パッド及び前記第1ダミー電極は同一の外形を有し、全て等間隔に配列された
(1)〜(4)に記載の半導体装置。
(6)
前記第1ダミー電極は、前記第1配線層と前記第2配線層との接合面において、前記第1電極パッドの周囲にのみ配置された
(1)〜(4)に記載の半導体装置。
、75・・・シャッタ部、100,100a,200,300,400,410,500・・・半導体装置、600・・・半導体受像装置、700・・・電子機器
Claims (1)
- 第1層間絶縁膜と、前記第1層間絶縁膜内に埋め込まれ、一方の表面が前記第1層間絶縁膜の一方の表面と同一面上に位置した第1電極パッドと、前記第1層間絶縁膜内に埋め込まれ、一方の表面が前記第1層間絶縁膜の前記一方の表面と同一面上に位置し、前記第1電極パッドの周囲に配設された第1ダミー電極と、を含む第1配線層と、
前記第1層間絶縁膜の前記第1電極パッドの前記一方の表面側に位置した第2層間絶縁膜と、前記第2層間絶縁膜内に埋め込まれ、一方の表面が前記第2層間絶縁膜の前記第1層間絶縁膜側の表面と同一表面上に位置し、かつ前記第1電極パッドに接合された第2電極パッドと、一方の表面が前記第2層間絶縁膜の前記第1層間絶縁膜側の表面と同一面上に位置し、前記第2電極パッドの周囲に配設され、前記第1ダミー電極に接合された第2ダミー電極と、を含む第2配線層と、
を含み、
前記第1ダミー電極は各前記第1電極パッドの間に配置され、前記第2ダミー電極は各前記第2電極パッドの間に配置され、
一つの前記第2電極パッドに対して二つの前記第1電極パッドが接合された第1の領域と、一つの前記第2ダミー電極に対して二つの前記第1ダミー電極が接合された第2の領域を含む
半導体装置。
Priority Applications (24)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2011129190A JP5919653B2 (ja) | 2011-06-09 | 2011-06-09 | 半導体装置 |
CN201280021467.3A CN103503122B (zh) | 2011-05-24 | 2012-05-16 | 半导体装置 |
EP21217898.2A EP4047647A3 (en) | 2011-05-24 | 2012-05-16 | Semiconductor device |
KR1020217007969A KR102378636B1 (ko) | 2011-05-24 | 2012-05-16 | 반도체 장치 |
EP12790013.2A EP2717300B1 (en) | 2011-05-24 | 2012-05-16 | Semiconductor device |
KR1020237029691A KR20230130169A (ko) | 2011-05-24 | 2012-05-16 | 반도체 장치 |
EP19167410.0A EP3534399A1 (en) | 2011-05-24 | 2012-05-16 | Semiconductor device |
PCT/JP2012/062484 WO2012161044A1 (ja) | 2011-05-24 | 2012-05-16 | 半導体装置 |
KR1020187008423A KR102084337B1 (ko) | 2011-05-24 | 2012-05-16 | 반도체 장치 |
US14/116,432 US9799587B2 (en) | 2011-05-24 | 2012-05-16 | Semiconductor device |
KR1020207005315A KR102235927B1 (ko) | 2011-05-24 | 2012-05-16 | 반도체 장치 |
CN201610307746.6A CN105938825B (zh) | 2011-05-24 | 2012-05-16 | 半导体图像接收装置 |
KR1020227005881A KR102574526B1 (ko) | 2011-05-24 | 2012-05-16 | 반도체 장치 |
KR1020137028555A KR101952976B1 (ko) | 2011-05-24 | 2012-05-16 | 반도체 장치 |
TW109130275A TWI746146B (zh) | 2011-05-24 | 2012-05-17 | 半導體裝置 |
TW101117629A TWI578484B (zh) | 2011-05-24 | 2012-05-17 | Semiconductor device |
TW110121515A TWI804887B (zh) | 2011-05-24 | 2012-05-17 | 半導體裝置 |
TW111148764A TWI835470B (zh) | 2011-05-24 | 2012-05-17 | 測光裝置 |
TW105131747A TWI667763B (zh) | 2011-05-24 | 2012-05-17 | 半導體收像裝置 |
TW107118686A TWI728248B (zh) | 2011-05-24 | 2012-05-17 | 攝像裝置 |
US15/711,607 US10236238B2 (en) | 2011-05-24 | 2017-09-21 | Semiconductor device |
US15/945,579 US11587857B2 (en) | 2011-05-24 | 2018-04-04 | Semiconductor device |
US17/675,902 US11626356B2 (en) | 2011-05-24 | 2022-02-18 | Semiconductor device |
US18/076,861 US11923279B2 (en) | 2011-05-24 | 2022-12-07 | Semiconductor device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2011129190A JP5919653B2 (ja) | 2011-06-09 | 2011-06-09 | 半導体装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2012256736A JP2012256736A (ja) | 2012-12-27 |
JP5919653B2 true JP5919653B2 (ja) | 2016-05-18 |
Family
ID=47528048
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2011129190A Active JP5919653B2 (ja) | 2011-05-24 | 2011-06-09 | 半導体装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5919653B2 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US11769744B2 (en) | 2021-03-19 | 2023-09-26 | Kioxia Corporation | Semiconductor device and method for manufacturing the same |
Families Citing this family (30)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5939184B2 (ja) | 2013-03-22 | 2016-06-22 | ソニー株式会社 | 半導体装置の製造方法 |
JP6209890B2 (ja) * | 2013-07-29 | 2017-10-11 | ソニー株式会社 | 裏面照射型イメージセンサ、撮像装置、および電子機器 |
TWI676279B (zh) | 2013-10-04 | 2019-11-01 | 新力股份有限公司 | 半導體裝置及固體攝像元件 |
JP2015115446A (ja) | 2013-12-11 | 2015-06-22 | 株式会社東芝 | 半導体装置の製造方法 |
TWI747805B (zh) | 2014-10-08 | 2021-12-01 | 日商索尼半導體解決方案公司 | 攝像裝置及製造方法、以及電子機器 |
WO2016136488A1 (ja) | 2015-02-27 | 2016-09-01 | ソニー株式会社 | 半導体装置、固体撮像素子、撮像装置、並びに電子機器 |
JP6717290B2 (ja) * | 2015-03-03 | 2020-07-01 | ソニー株式会社 | 半導体装置、および電子機器 |
JP6766808B2 (ja) * | 2015-05-18 | 2020-10-14 | ソニー株式会社 | 半導体装置および撮像装置 |
JP6856983B2 (ja) * | 2016-06-30 | 2021-04-14 | キヤノン株式会社 | 光電変換装置及びカメラ |
WO2018034092A1 (ja) * | 2016-08-18 | 2018-02-22 | ソニーセミコンダクタソリューションズ株式会社 | 固体撮像素子、固体撮像素子の製造方法、及び、電子機器 |
JP6912922B2 (ja) | 2017-04-12 | 2021-08-04 | ソニーセミコンダクタソリューションズ株式会社 | 固体撮像素子 |
JP6932580B2 (ja) * | 2017-08-04 | 2021-09-08 | ソニーセミコンダクタソリューションズ株式会社 | 固体撮像素子 |
JP7158846B2 (ja) | 2017-11-30 | 2022-10-24 | キヤノン株式会社 | 半導体装置および機器 |
JP7078818B2 (ja) * | 2018-01-31 | 2022-06-01 | ソニーセミコンダクタソリューションズ株式会社 | 撮像装置およびキャリブレーション方法 |
JP2019140237A (ja) * | 2018-02-09 | 2019-08-22 | キヤノン株式会社 | 光電変換装置および撮像システム |
JP7353729B2 (ja) * | 2018-02-09 | 2023-10-02 | キヤノン株式会社 | 半導体装置、半導体装置の製造方法 |
JP7112254B2 (ja) * | 2018-05-31 | 2022-08-03 | ルネサスエレクトロニクス株式会社 | 半導体モジュールおよび半導体モジュールを用いた通信方法 |
WO2020004011A1 (ja) * | 2018-06-29 | 2020-01-02 | ソニーセミコンダクタソリューションズ株式会社 | 半導体装置および半導体装置の製造方法 |
JP7273488B2 (ja) | 2018-12-04 | 2023-05-15 | ソニーセミコンダクタソリューションズ株式会社 | 半導体装置、及び電子機器 |
JP2020123697A (ja) | 2019-01-31 | 2020-08-13 | キヤノン株式会社 | 半導体装置、半導体ウエハ、機器、製造方法 |
JP7297516B2 (ja) | 2019-04-25 | 2023-06-26 | キヤノン株式会社 | 半導体装置および機器 |
EP3891811B1 (en) * | 2019-08-23 | 2024-03-13 | Yangtze Memory Technologies Co., Ltd. | Non-volatile memory device and manufacturing method thereof |
JP7417393B2 (ja) | 2019-09-27 | 2024-01-18 | キヤノン株式会社 | 半導体装置及び半導体ウエハ |
JP7353121B2 (ja) * | 2019-10-08 | 2023-09-29 | キヤノン株式会社 | 半導体装置および機器 |
JP2021136320A (ja) * | 2020-02-26 | 2021-09-13 | キオクシア株式会社 | 半導体装置およびその製造方法 |
JP2022130097A (ja) | 2021-02-25 | 2022-09-06 | キオクシア株式会社 | 半導体装置およびその製造方法 |
JP2022174486A (ja) * | 2021-05-11 | 2022-11-24 | ソニーセミコンダクタソリューションズ株式会社 | 固体撮像装置およびその製造方法、並びに電子機器 |
WO2023058336A1 (ja) * | 2021-10-08 | 2023-04-13 | ソニーセミコンダクタソリューションズ株式会社 | 半導体装置およびその製造方法 |
WO2023188831A1 (ja) * | 2022-03-30 | 2023-10-05 | ソニーセミコンダクタソリューションズ株式会社 | 半導体装置及び半導体装置の製造方法 |
JP2024079173A (ja) * | 2022-11-30 | 2024-06-11 | 株式会社日立パワーソリューションズ | 欠陥検査システム及び欠陥検査方法 |
Family Cites Families (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2001250913A (ja) * | 1999-12-28 | 2001-09-14 | Mitsumasa Koyanagi | 3次元半導体集積回路装置及びその製造方法 |
JP2004153015A (ja) * | 2002-10-30 | 2004-05-27 | Fujitsu Ltd | 半導体装置及びその製造方法 |
JP2005135988A (ja) * | 2003-10-28 | 2005-05-26 | Toshiba Corp | 半導体装置の製造方法 |
US7626257B2 (en) * | 2006-01-18 | 2009-12-01 | Infineon Technologies Ag | Semiconductor devices and methods of manufacture thereof |
JP2010219425A (ja) * | 2009-03-18 | 2010-09-30 | Toshiba Corp | 半導体装置 |
JP2011054637A (ja) * | 2009-08-31 | 2011-03-17 | Sony Corp | 半導体装置およびその製造方法 |
-
2011
- 2011-06-09 JP JP2011129190A patent/JP5919653B2/ja active Active
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US11769744B2 (en) | 2021-03-19 | 2023-09-26 | Kioxia Corporation | Semiconductor device and method for manufacturing the same |
Also Published As
Publication number | Publication date |
---|---|
JP2012256736A (ja) | 2012-12-27 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5919653B2 (ja) | 半導体装置 | |
US11923279B2 (en) | Semiconductor device | |
JP6031765B2 (ja) | 半導体装置、電子機器、及び、半導体装置の製造方法 | |
WO2015159766A1 (ja) | 固体撮像装置および製造方法、並びに電子機器 | |
JP2011096851A (ja) | 半導体装置とその製造方法、及び電子機器 | |
KR20110107747A (ko) | 반도체 장치, 반도체 장치의 제조 방법, 반도체 장치의 설계 방법, 및 전자 기기 | |
JP2011114325A (ja) | 固体撮像装置とその製造方法、及び電子機器 | |
TW201901938A (zh) | 固態影像感測器,製造固態影像感測器之方法,以及電子器件 | |
JP6168366B2 (ja) | 半導体装置、半導体装置の製造方法及び電子機器 | |
WO2021090545A1 (ja) | 撮像素子および撮像装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20140522 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20150317 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20150427 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20151006 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20151224 |
|
A911 | Transfer of reconsideration by examiner before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20160106 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20160315 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20160328 |
|
R151 | Written notification of patent or utility model registration |
Ref document number: 5919653 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |