TWI735992B - 半導體裝置及其製造方法 - Google Patents

半導體裝置及其製造方法 Download PDF

Info

Publication number
TWI735992B
TWI735992B TW108138995A TW108138995A TWI735992B TW I735992 B TWI735992 B TW I735992B TW 108138995 A TW108138995 A TW 108138995A TW 108138995 A TW108138995 A TW 108138995A TW I735992 B TWI735992 B TW I735992B
Authority
TW
Taiwan
Prior art keywords
layer
redistribution
metal
layers
substrate
Prior art date
Application number
TW108138995A
Other languages
English (en)
Other versions
TW202036809A (zh
Inventor
曾志翔
陳玉芬
呂文雄
林政仁
鄭明達
許國經
許鴻生
查名鴻
王肇儀
李明機
Original Assignee
台灣積體電路製造股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 台灣積體電路製造股份有限公司 filed Critical 台灣積體電路製造股份有限公司
Publication of TW202036809A publication Critical patent/TW202036809A/zh
Application granted granted Critical
Publication of TWI735992B publication Critical patent/TWI735992B/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/585—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries comprising conductive layers or plates or strips or rods or rings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02002—Preparing wafers
    • H01L21/02005—Preparing bulk and homogeneous wafers
    • H01L21/02008—Multistep processes
    • H01L21/0201—Specific process step
    • H01L21/02013—Grinding, lapping
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/486—Via connections through the substrate with or without pins
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/565—Moulds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/29—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3157—Partial encapsulation or coating
    • H01L23/3171—Partial encapsulation or coating the coating being directly applied to the semiconductor body, e.g. passivation layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5226—Via connections in a multilevel interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/528—Geometry or layout of the interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
    • H01L23/53228—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being copper
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0233—Structure of the redistribution layers
    • H01L2224/02331—Multilayer structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0239—Material of the redistribution layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/03—Manufacturing methods
    • H01L2224/034—Manufacturing methods by blanket deposition of the material of the bonding area
    • H01L2224/0346—Plating
    • H01L2224/03462—Electroplating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/03—Manufacturing methods
    • H01L2224/034—Manufacturing methods by blanket deposition of the material of the bonding area
    • H01L2224/0346—Plating
    • H01L2224/03464—Electroless plating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05571—Disposition the external layer being disposed in a recess of the surface
    • H01L2224/05572—Disposition the external layer being disposed in a recess of the surface the external layer extending out of an opening
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/113—Manufacturing methods by local deposition of the material of the bump connector
    • H01L2224/1131—Manufacturing methods by local deposition of the material of the bump connector in liquid form
    • H01L2224/1132—Screen printing, i.e. using a stencil
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/114—Manufacturing methods by blanket deposition of the material of the bump connector
    • H01L2224/1146—Plating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1302—Disposition
    • H01L2224/13022—Disposition the bump connector being at least partially embedded in the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13075—Plural core members
    • H01L2224/1308—Plural core members being stacked
    • H01L2224/13082—Two-layer arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16237—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bonding area disposed in a recess of the surface of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8119—Arrangement of the bump connectors prior to mounting
    • H01L2224/81191—Arrangement of the bump connectors prior to mounting wherein the bump connectors are disposed only on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8138—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/81399—Material
    • H01L2224/814—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818—Bonding techniques
    • H01L2224/81801—Soldering or alloying
    • H01L2224/81815—Reflow soldering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/94—Batch processes at wafer-level, i.e. with connecting carried out on a wafer comprising a plurality of undiced individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3114—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed the device being a chip scale package, e.g. CSP
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/562—Protection against mechanical damage
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/03—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Geometry (AREA)
  • Ceramic Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

一種半導體封裝體，包括第一晶粒，第一晶粒包括：第一基底；互連結構，在第一基底上並包括多個第一金屬層，以複數個第一通孔結構連接多個第一金屬層；密封環結構，包括多個第二金屬層，以複數個第二通孔結構連接多個第二金屬層，密封環結構具有的最頂部金屬層是密封環結構之最遠離第一基底的金屬層，密封環結構的最頂部金屬層具有內部金屬結構與外部金屬結構；以及聚合物層，在密封環結構的上方，聚合物層具有的最外緣在密封環結構的外部金屬結構的頂表面的上方，聚合物層的最外緣的橫向位置在密封環結構的外部金屬結構的複數個側壁之間。

Description

半導體裝置及其製造方法
本發明實施例是關於半導體裝置及其製造方法，特別是關於半導體封裝體及其製造方法。
半導體裝置用於各式各樣的電子產品，例如個人電腦、行動電話、數位相機及其他電子設備。半導體裝置通常藉由在一半導體基底的上方進行一連串的絕緣層或介電層、導體層及半導體層的材料的沉積以及使用微影而將各種材料圖形化而在上述半導體上形成複數個電路構件與複數個元件。
半導體產業藉由持續縮小關鍵尺寸，而持續地改善各種電子構件(例如：電晶體、二極體、電阻器、電容器等等)的集積密度，其得以將更多的元件整合在一給定的面積中。這些較小的電子構件在一些應用中，亦需要使用在面積或高度方面小於傳統的封裝體之較小的封裝體。
因此，已開始開發新的封裝技術。用於半導體裝置的這些相對新形式的封裝技術在製造上，面臨一些挑戰。
一實施例是關於一種半導體封裝體，包括：一第一積體電路晶粒(die)，上述第一積體電路晶粒包括：一第一基底，包括一主動裝置；一互連結構，在上述第一基底上，上述互連結構包括多個第一金屬層，以複數個第一通孔結構連接上述第一金屬層，上述互連結構電性耦接於上述主動裝置；一密封環結構，在上述第一基底上並沿著上述第一基底的周圍，上述密封環結構包括多個第二金屬層，以複數個第二通孔結構連接上述第二金屬層，上述密封環結構所具有的最頂部金屬層是上述密封環結構之最遠離上述第一基底的金屬層，上述密封環結構的最頂部金屬層具有一內部金屬結構與一外部金屬結構，上述內部金屬結構與上述外部金屬結構分開間隔配置；以及一聚合物層，在上述密封環結構的上方，上述聚合物層所具有的最外緣在上述密封環結構的上述外部金屬結構的一頂表面的上方，上述聚合物層的最外緣的橫向位置在上述密封環結構的上述外部金屬結構的複數個側壁之間。
另一實施例是關於一種半導體封裝體，包括：一第一晶粒，上述第一晶粒包括：一第一半導體基底，在上述第一半導體基底的一第一表面具有一主動裝置；複數個介電層，在上述第一半導體基底的上述第一表面的上方；複數個金屬層與複數個通孔結構，在上述介電層中，上述金屬層與上述通孔結構包括上述金屬層與上述通孔結構的一第一部分與一第二部分，上述金屬層與上述通孔結構的上述第一部分電性耦接於上述主動裝置，上述金屬層與上述通孔結構的上述第二部分沿著上述第一半導體基底的周圍，上述金屬層與上述通孔結構的上述第二部分圍繞上述金屬層與上述通孔結構的上述第一部分；一第一鈍化層，在上述介電層的上方及上述金屬層與上述通孔結構的上方；一第一重分布層，在上述第一鈍化層的上方並延伸穿過上述第一鈍化層，以物理性接 觸上述金屬層與上述通孔結構的上述第一部分；一第二重分布層，在上述第一鈍化層的上方並延伸穿過上述第一鈍化層，以物理性接觸上述金屬層與上述通孔結構的上述第二部分；以及一聚合物層，在上述第一重分布層的上方及上述第二重分布層的上方，上述聚合物層所具有的最外緣在上述第二重分布層的一頂表面的範圍的上方，上述聚合物層的最外緣的橫向位置在上述第二重分布層的上述頂表面的範圍內。
又另一實施例是關於一種半導體封裝體的形成方法，包括：在一晶圓形成複數個主動裝置，上述晶圓包括複數個晶粒區域，每個上述晶粒區域具有至少一個主動裝置；在上述晶圓的上方形成一互連結構，上述互連結構在複數個介電層包括複數個金屬層與複數個通孔結構，在每個上述晶粒區域的上述金屬層與上述通孔結構包括上述金屬層與上述通孔結構的一第一部分與一第二部分，上述金屬層與上述通孔結構的上述第一部分電性耦接於上述主動裝置之一，上述金屬層與上述通孔結構的上述第二部分沿著對應的晶粒區域的周圍；在上述互連結構的上方形成一第一鈍化層；在上述第一鈍化層的上方形成複數個重分布層，每個上述晶粒區域包括一第一重分布層與一第二重分布層，上述第一重分布層延伸穿過上述第一鈍化層，以物理性接觸對應的上述金屬層與上述通孔結構的上述第一部分，上述第二重分布層延伸穿過上述第一鈍化層，以物理性接觸對應的上述金屬層與上述通孔結構的上述第二部分；以及在上述重分布層的上方形成一聚合物層，上述聚合物層所具有的最外緣在上述第二重分布層的頂表面的範圍的上方，上述聚合物層的最外緣的橫向位置在上述第二重分布層的頂表面的範圍內。
100:晶圓
102:單位區域
104:分割線
106:晶粒區域
112,302:基底
114:主動及/或被動裝置
115:介電層
118:互連結構
120:導線
122:通孔結構
124A,124B:密封環部
126,128:密封環
130,140,310,316:鈍化層
132:重分布層導通開口(開口)
134:光阻(遮罩)
136,141,146:開口
138A,138B,138C,160:重分布層
142:緩衝層
150:凸塊下金屬層
152:導體柱
154,314:焊料層
156:導體連接器(導體柱)(微凸塊)
158:單片化製程
202:晶粒結構
304:接合結構
306:底膠材料
308:連接器
309:部分
320:共通焊料層
400:封裝體
D1,D2,D4,D5,D6:距離
H1,H2,H3,H4,H5,H6,H7:高度
S1,S2,S3:間隔
W1,W2,W3,W4,W5,W6,W7:寬度
根據以下的詳細說明並配合所附圖式做完整揭露。應注意的是，根據本產業的一般作業，圖示並未必按照比例繪製。事實上，可能任意的放大或縮小元件的尺寸，以做清楚的說明。
第1圖是關於一些實施例的一晶圓的平面圖。
第2圖是關於一些實施例的裝置在製造時的中間階段的剖面圖。
第3圖是關於一些實施例的裝置在製造時的中間階段的剖面圖。
第4圖是關於一些實施例的裝置在製造時的中間階段的剖面圖。
第5圖是關於一些實施例的裝置在製造時的中間階段的剖面圖。
第6圖是關於一些實施例的裝置在製造時的中間階段的剖面圖。
第7圖是關於一些實施例的裝置在製造時的中間階段的剖面圖。
第8圖是關於一些實施例的裝置在製造時的中間階段的剖面圖。
第9圖是關於一些實施例的裝置在製造時的中間階段的剖面圖。
第10圖是關於一些實施例的裝置在製造時的中間階段的剖面圖。
第11A圖是關於一些實施例的裝置在製造時的中間階段的剖面圖。
第11B圖是關於一些實施例的裝置在製造時的中間階段的剖面圖。
第12圖是關於一些實施例的裝置在製造時的中間階段的剖面圖。
第13圖是關於一些實施例的裝置在製造時的中間階段的剖面圖。
第14圖是關於一些實施例的裝置在製造時的中間階段的剖面圖。
第15圖是關於一些實施例的裝置在製造時的中間階段的剖面圖。
第16圖是關於一些實施例的封裝體的剖面圖。
第17圖是關於一些實施例的封裝體及結合結構在形成時的中間階段的剖面 圖。
第18圖是關於一些實施例的封裝體及結合結構在形成時的中間階段的剖面圖。
第19圖是關於一些實施例的裝置在製造時的中間階段的剖面圖。
第20圖是關於一些實施例的裝置在製造時的中間階段的剖面圖。
第21A圖是關於一些實施例的裝置在製造時的中間階段的剖面圖。
第21B圖是關於一些實施例的裝置在製造時的中間階段的剖面圖。
第22圖是關於一些實施例的裝置在製造時的中間階段的剖面圖。
第23圖是關於一些實施例的裝置在製造時的中間階段的剖面圖。
第24圖是關於一些實施例的裝置在製造時的中間階段的剖面圖。
要瞭解的是，以下的揭露內容提供許多不同的實施例或範例以實現本發明實施例的不同構件。以下的揭露內容敘述各個構件及其排列方式的特定實施例或範例，以簡化本發明實施例的說明。當然，這些特定的範例並非用以限定。例如，元件的尺寸並非受限於所揭露的範圍或值，但可能依存於製程條件及/或裝置所需求的性質。此外，若是本發明實施例敘述了一第一構件形成於一第二構件之上或上方，即表示其可能包括上述第一構件與上述第二構件是直接接觸的實施例，亦可能包括了有附加構件形成於上述第一構件與上述第二構件之間，而使上述第一構件與第二構件可能未直接接觸的實施例。為了簡潔，可能以任意的比例繪示各種構件。此外，本發明實施例可能會在各種實施例重複使用相同的元件符號。這樣的重複是為了敘述上的簡化與明確，而非意指所 討論的不同實施例及/或結構之間的關係。
此外，其與空間相關用詞。例如「在...下方」、「下方」、「較低的」、「上方」、「較高的」及類似的用詞，係為了便於描述圖示中一個元件或構件與另一個(些)元件或構件之間的關係。除了在圖式中繪示的方位外，這些空間相關用詞意欲包括使用中或操作中的裝置之不同方位。裝置可能被轉向不同方位(旋轉90度或其他方位)，則在此使用的空間相關詞也可依此相同解釋。
本發明實施例的實施形態整體而言，包括一密封環結構，此密封環結構對上層的種子層改善了階級覆蓋率以及改善上層絕緣層的沉積製程能力。可將此密封環結構形成於一半導體封裝體的互連結構或重分布結構。本文揭露的密封環結構藉由對密封環結構之間的一開口減少其特徵比(高度對寬度之比)，而對上層的種子層改善階梯覆蓋率及均勻度。另外，重分布層(redistribution laye；RDL)具有大寬度，以改善上層的絕緣層沉積製程的控制。在決定形成在種子層上的凸塊的共平面度方面，此種子層的均勻性是重要因素。另外，可藉由一濺鍍製程(sputtering process)來沉積上述種子層，而且一平滑的密封環及上層絕緣層的表面輪廓會致使上述種子層具有良好的均勻度。
第1圖是關於一些實施例的一晶圓100的平面圖。第1圖顯示晶圓100的俯視圖。在第1圖中，晶圓100包括複數個單位區域102，其被複數個分割線104(亦稱之為切割線或切割道)所分離。如後文中較為詳細的敘述，後續將沿著分割線104切割晶圓100，以形成個別的晶粒結構(例如繪示於第16圖的一晶粒結構202)。第1圖還繪示在一晶粒邊緣144外側的密封環126與128。晶粒邊緣144是用以在一晶粒區域上形成一互連及/或複數個主動裝置的最外緣。密封環126與128將會後文中予以較為詳細的敘述。
儘管第1圖在單位區域102繪示一單一的晶粒區域106，但是在一些實施例中，每個單位區域102都是包括複數個晶粒區域的多晶粒結構。每個晶粒區域可包括一積體電路裝置，例如邏輯晶粒(例如：中央處理單元、微控制器等等)、記憶體晶粒(例如：動態隨機存取記憶體(dynamic random access memory；DRAM)晶粒、靜態隨機存取記憶體(static random access memory；SRAM)晶粒等等)、電力管理晶粒(例如：電力管理積體電路(power management integrated circuit；PMIC)晶粒)、射頻(radio frequency；RF)晶粒、感應器晶粒、微機電系統(micro-electro-mechanical-system；MEMS)晶粒、信號處理晶粒(例如：數位信號處理(digital signal processing；DSP)晶粒)、前端(front-end)晶粒(例如：類比前端(analog front-end；AFE)晶粒)、類似裝置或上述之組合。
第2至15圖繪示在製造時的各種中間階段之沿著第1圖所示的B-B線的晶圓100的剖面圖。
在第2圖中，晶圓100包括一基底112以及在基底112上的一或多個主動及/或被動裝置114。在一些實施例中，基底112可以以矽形成，但亦可以以以下來形成：例如鍺等的其他III族、IV族及/或V族元素；包括碳化矽、砷化鎵、磷化鎵、磷化銦、砷化銦及/或銻化銦的化合物半導體；包括SiGe、GaAsP、AlInAs、AlGaAs、GaInAs、GaInP及/或GaInAsP的合金半導體；或上述之組合。基底112可以是絕緣層上覆矽(silicon-on-insulator；SOI)的形式。上述絕緣層上覆矽的基底可包括形成在一絕緣層(例如：埋入式氧化物及/或類似物)的上方的一半導體材料(例如：矽、鍺及/或類似物)層，而上述絕緣層則形成在一矽基底上。此外，可使用其他的基底，包括多層基底、組成漸變基底、混合取向基底(hybrid orientation substrates)、上述的任意組合及/或類似基底。
在一些實施例中，上述一或多個主動及/或被動裝置114可包括各種n型金屬-氧化物-半導體(n-type metal-oxide semiconductor；NMOS)裝置及/或p型金屬-氧化物-半導體(p-type metal-oxide semiconductor；PMOS)裝置，例如電晶體、電容器、電阻器、二極體、光學二極體、熔斷器及/或類似裝置。
在第3圖中，在基底112的上方以及上述一或多個主動及/或被動裝置114的上方，形成複數個介電層115。介電層115可包括一層間介電(inter-layer dielectric；ILD)層/複數個金屬間介電(inter-metal dielectric；IMD)層。上述層間介電層/複數個金屬間介電層可以以例如一低介電常數介電材料形成，例如磷矽玻璃(Phospho-Silicate Glass；PSG)、硼磷矽玻璃(Boron-Doped Phospho-Silicate Glass；BPSG)、摻氟的矽玻璃(fluorinated silicate glass；FSG)、SiOxCy、旋塗玻璃(Spin-On-Glass)、旋塗聚合物(Spin-On-Polymers)、矽碳材料(silicon carbon material)、上述之組合物、上述之複合物、上述之組合或類似物，並可藉由在本技術領域習知的任何方法形成，例如旋轉塗佈法(spin-on coating method)、化學氣相沉積(Chemical Vapor Deposition；CVD)、電漿輔助化學氣相沉積(Plasma Enhanced Chemical Vapor Deposition；PECVD)、上述之組合或類似方法。介電層115可包括複數個導體互連結構118。在一些實施例中，互連結構118可包括複數個導線120與複數個通孔結構(via)122。在一些實施例中，互連結構118可使用例如一鑲嵌製程(damascene process)、一雙鑲嵌製程(dual damascene process)或類似製程而形成於介電層115。在一些實施例中，互連結構118可包括銅、銅合金、銀、金、鎢、鉭、鋁、類似物或上述之組合。互連結構118與基底112上的上述一或多個主動及/或被動裝置114電性互連，以在晶粒區域106中形成功能性的電路。
介電層115可更包括複數個密封環部124A與124B，其延伸穿透介電層115。可將密封環部124A置於晶粒區域106的邊緣區；而以平面圖觀之，密封環部124A可環繞或圍繞晶粒區域106的內部。可將密封環部124B置於單位區域102的邊緣區；而以平面圖觀之，密封環部124B可環繞或圍繞單位區域102的內部。每個密封環部124B可環繞或圍繞對應的密封環部124A。在一些實施例中，密封環部124A與124B可包括導線120與導體的通孔結構122，且可使用與互連結構118類似的材料與製程來形成。例如，用於形成互連結構118的相同製程可同時形成密封環部124A與124B。在一些實施例中，密封環部124A與124B可包括銅、銅合金、銀、金、鎢、鉭、鋁、矽、矽/鋁氧化物、類似物或上述之組合。在一些實施例中，密封環部124A與124B可以被彼此電性隔離。在一些實施例中，密封環部124A與124B可以電性隔離於互連結構118。
在第4圖中，在介電層115的上方、互連結構118的上方及密封環部124A與124B的上方，形成一鈍化層130。在一些實施例中，鈍化層130可包括一或多層的不可藉由光線圖形化(non-photo-patternable)的介電材料，例如氮化矽、氧化矽、磷矽玻璃(Phospho-Silicate Glass；PSG)、硼矽玻璃(Boro-Silicate Glass；BSG)、硼磷矽玻璃(Boron-Doped Phospho-Silicate Glass；BPSG)、上述之組合或類似材料，且可使用化學氣相沉積、物理氣相沉積(physical vapor deposition；PVD)、原子層沉積(Atomic Layer Deposition；ALD)、一旋轉塗佈製程、上述之組合或類似方法而形成。在其他實施例中，鈍化層130可包括一或多層的可藉由光線圖形化(photo-patternable)的絕緣材料，例如聚苯并
Figure 108138995-A0305-02-0011-1
唑(polybenzoxazole；PBO)、聚醯亞胺(polyimide；PI)、苯環丁烯(benzocyclobutene；BCB)或類似材料，且可使用一旋轉塗佈製程或類似方法而形成。這樣的可藉由 光線圖形化的介電材料，可以如同一光阻材料而使用類似的光學微影方法將其圖形化。
在第5圖，形成複數個開口132，開口132穿過鈍化層130以局部暴露密封環部124A與124B及互連結構118。可使用例如雷射鑽孔(laser drilling)、蝕刻或類似方法來形成開口132。在後文中，可能將開口132稱為重分布層導通開口132。
在第6、7與8圖中，在鈍化層130的上方形成重分布層138A、138B與138C。作為一例，為了形成重分布層138A、138B與138C，在鈍化層130的上方形成一種子層(未繪示)。在一些實施例中，上述種子層為一金屬層，其可以是一單一層或是包括以不同材料形成的複數個子層(sub-layer)的一複合層。在一些實施例中，上述種子層包括一鈦層與一銅層，其中上述銅層在上述鈦層的上方。上述種子層可以使用例如物理氣相沉積或類似方法來形成。在第6圖中，然後在上述種子層上形成一遮罩134(例如為一光阻134，在後文可能稱之為光阻134)並將其圖形化。光阻134可藉由旋轉塗佈法或類似方法而形成，並可將其曝於光線以進行圖形化。光阻134的圖形對應於重分布層138A、138B與138C。上述圖形化形成穿過光阻134的複數個開口136，而暴露上述種子層。
在第7圖中，在光阻134的開口136中及在上述種子層的暴露的部分上，形成一導體材料。上述導體材料可藉由鍍製法(plating)或類似方法來形成，上述鍍製法例如電鍍(electroplating)或無電化學鍍(electroless plating)。上述導體材料可包括一金屬，像是銅、鈦、鎢、鋁、金、矽、矽/鋁氧化物或類似材料。
在第8圖中，將光阻134及上述種子層之上方未形成上述導體材料 的部分予以移除。可藉由例如使用氧電漿或類似物等的可接受的灰化或剝除製程，將光阻134移除。一旦將光阻134移除，則例如藉由使用一可接受的蝕刻製程(例如藉由溼蝕刻或乾蝕刻等)，將上述種子層的暴露部分移除。上述種子層及上述導體材料的留下來的部分則形成重分布層138A、138B與138C。
重分布層138A物理性地連接於對應的密封環部124A，重分布層138B物理性地連接於對應的密封環部124B，重分布層138C物理性地連接於對應的互連結構118。每個重分布層138A可環繞或圍繞晶粒區域106中的對應的一個的內部。每個重分布層138B可環繞或圍繞單位區域102中的對應的一個的內部。
密封環部124A與重分布層138A形成一密封環126，密封環126環繞晶粒區域106中的對應的一個的內部。密封環部124B與重分布層138B形成一密封環128，密封環128環繞單位區域102中的對應的一個的內部。每個密封環128環繞密封環126中與其對應者。在一些實施例中，密封環126與128可以與彼此電性隔離。在一些實施例中，密封環126與128可以與互連結構118電性隔離。在一些實施例中，密封環126與128可具有實質上類似的結構。在其他實施例中，密封環126與128可具有不同的結構。
在第9圖中，在重分布層138A、138B與138C的上方形成一鈍化層140。鈍化層140可使用與鈍化層130類似的材料及方法而形成，在此不再重複敘述。在一些實施例中，鈍化層140與鈍化層130包括相同的材料；在其他實施例中，鈍化層140與鈍化層130包括不同的材料。可以使用共形(conformal)沉積方法(例如原子層沉積或化學氣相沉積)，來沉積鈍化層140，而使鈍化層140的垂直部分的厚度及水平部分的厚度實質上相等。
在第10圖中，在鈍化層140形成一開口141，以暴露重分布層138C 的一部分。在鈍化層140包括一不可藉由光線圖形化的介電材料的一些實施例中，可以使用適當的光學微影與蝕刻方法來將鈍化層140圖形化。
在第11A圖中，在鈍化層140的上方及在開口141中形成一緩衝層142。緩衝層142可包括一或多個聚合物層。緩衝層142可包括一或多層的可藉由光線圖形化(photo-patternable)的絕緣材料，例如聚苯并
Figure 108138995-A0305-02-0014-2
唑(polybenzoxazole；PBO)、聚醯亞胺(polyimide；PI)、苯環丁烯(benzocyclobutene；BCB)、上述之組合或類似材料，且可使用一旋轉塗佈製程或類似方法而形成。在本實施例中，緩衝層142完全覆蓋重分布層138C的上方及密封環126的上方的鈍化層140，同時緩衝層142僅部分地覆蓋密封環128上方的鈍化層140。緩衝層142覆蓋密封環126的重分布層138A，並部分地覆蓋密封環128的重分布層138B。在一些實施例中，緩衝層142填入重分布層138A與138B之間的區域。儘管圖式中所示的緩衝層142具有一平坦的頂表面；在一些實施例中，緩衝層142具有一非平坦的表面，其某種程度共形於下層的重分布層138A、138B與138C。第11B圖繪示第11A圖的局部的詳細示圖。
在第11B圖中，緩衝層142的最外側的側壁/邊緣是在密封環128結構的重分布層138B上，而使緩衝層142填入密封環126結構的重分布層138A與密封環128結構的重分布層138B之間具有一間隔(S1)的開口。重分布層138B所具有的寬度(W1)大於或等於約4μm。這樣得以在以曝光工具的精確能力(精確度為±2μm)的基礎上，對上層的緩衝層142提供良好的沉積製程能力控制(landing process capability control)。在一些實施例中，重分布層138B所具有的高度H1是從鈍化層130的一頂表面測量至重分布層138B的頂表面。在一些實施例中，在重分布層138A與138B之間的上述開口的高寬比(H1/S1)小於約3。在一些實施例 中，在重分布層138A與138B之間的上述開口的高寬比(H1/S1)小於約2。在一些實施例中，在重分布層138A與138B之間的上述開口的高寬比(H1/S1)小於約1。在重分布層138A與138B之間的上述開口的高寬比(H1/S1)小於約1的情況，得以對用於凸塊的上層種子層提供良好的階級覆蓋。還有，在本實施例中，在緩衝層142的上述邊緣與重分布層138B的最外緣之間的距離(D1)小於或等於重分布層138B的寬度(W1)的一半。在一些實施例中，每個重分布層138B與138A都具有高度H1與寬度W1。
在第12圖中，形成複數個開口146，其穿過緩衝層142以暴露重分布層138C的一部分。例如可使用雷射鑽孔、蝕刻或類似方法，來形成開口146。
在第13圖中，分別在重分布層138C的上方形成複數個導體連接器156，這些導體連接器156電性耦接於對應的重分布層138C。在一些實施例中，每個導體連接器156延伸而穿透緩衝層142與鈍化層140，並物理性地接觸重分布層138C中的對應的一個。在一些實施例中，每個導體連接器156包括一凸塊下金屬(under-bump metallurgy；UBM)層150、在凸塊下金屬層150的上方的一導體柱152與在導體柱152的上方的一焊料層154。在後文，可能將導體連接器156稱為導體柱156或微凸塊156。
將凸塊下金屬層150與導體柱152形成為經由開口146而穿過緩衝層142，直到重分布層138C。作為一例子，為了形成凸塊下金屬層150，在緩衝層142的上方及鈍化層140的上方形成一種子層(未繪示)。在一些實施例中，上述種子層為一金屬層，其可以是一單一層或是包括以不同材料形成的複數個子層(sub-layer)的一複合層。在一些實施例中，上述種子層包括一鈦層與一銅層，其中上述銅層在上述鈦層的上方。上述種子層可以使用例如物理氣相沉積或類似 方法來形成。然後在上述種子層上形成一光阻並將其圖形化。上述光阻可藉由旋轉塗佈法或類似方法而形成，並可將其曝於光線以進行圖形化。上述光阻的圖形對應於凸塊下金屬層150與導體柱152。上述圖形化形成穿過上述光阻的複數個開口，而暴露上述種子層。在上述光阻的上述開口中及在上述種子層的暴露的部分上，形成一導體材料。上述導體材料可藉由鍍製法或類似方法來形成，上述鍍製法例如電鍍或無電化學鍍。上述導體材料可包括一金屬，像是銅、鈦、鎢、鋁或類似材料。
在形成凸塊下金屬層150之後，可以在上述光阻的圖形中形成導體柱152與焊料層154。導體柱152包括一導體材料，例如銅、鎢、鋁、銀、金、上述之組合或類似材料。導體柱152可以不具有焊料且具有實質上垂直的側壁。在一些實施例中，在導體柱152的頂部上形成一金屬蓋層(未繪示)。上述金屬蓋層可包括鎳、錫、錫-鉛、金、銀、鈀、銦、鎳-鈀-金、鎳-金、類似材料或上述之組合，並可藉由一鍍製製程而形成。在一些實施例中，導體柱152局部填入上述光阻中的開口，且以一焊材填充上述開口的其餘部分，以在導體柱152的上方形成焊料層154。
在一些實施例中，焊料層154包括適當的焊材。上述焊材可以是例如PbSn的成分等的含鉛銲料、包含InSb與錫和銀還有銅(「SAC」)的成分的無鉛銲料、也可以是具有共通熔點並形成關於電的應用中的導體焊料連接的其他共晶材料。作為無鉛銲料，可使用不同成分的SAC焊料，例如SAC 105(98.5%的錫、1.0%的銀、0.5%的銅)、SAC 305、SAC 405等等。無鉛銲料亦包括未使用銀(Ag)的SnCu組合物(SnCu compounds)、未使用銅(Cu)的SnAg組合物(SnAg compounds)。在一些實施例中，可使用蒸鍍、一電化學鍍(electro-chemical plating) 製程、一無電化學鍍(electroless plating)製程、印刷、焊材轉移(solder transfer)、上述之組合或類似方法，來形成上述焊材。
在形成導體柱152與焊料層154之後，將上述光阻及上述種子層之上方未形成上述導體材料的部分予以移除。可藉由例如使用氧電漿或類似物等的可接受的灰化或剝除製程，將上述光阻移除。一旦將上述光阻移除，則例如藉由使用一可接受的蝕刻製程(例如藉由溼蝕刻或乾蝕刻等)，將上述種子層的暴露部分移除。在移除凸塊下金屬層150的暴露部分之後，對焊料層154施行一回流(reflow)製程，以將焊料層154的焊材重新塑形為一所欲的形狀。上述種子層及上述導體層的其餘部分形成導體連接器156。在形成不同的導體連接器156的實施例中，可應用更多的光阻及更多的圖形化步驟。
例如，在另一實施例中，導體連接器156是凸塊結構，例如為焊料凸塊。導體連接器156可以是球閘陣列(ball grid array；BGA)的連接器、焊球(solder balls)、塌陷高度控制晶片連接(controlled collapse chip connection；C4)的凸塊、化學鍍鎳化學鍍鈀與浸金技術(electroless nickel-electroless palladium-immersion gold technique；ENEPIG)形成的凸塊或類似構件。在本實施例中，導體連接器156可包括一導體材料，例如為焊材、銅、鋁、金、鎳、銀、鈀、錫、類似材料或上述之組合。在本實施例中，藉由經由例如蒸鍍、電鍍、印刷、焊材轉移、植球或類似方法等的通常使用的方法，先形成一層焊材，而形成導體連接器156。一旦已經在上述結構上形成一層焊材，可施行回流以將材料的形狀塑形為所欲的凸塊形狀。
請參考第1與14圖，在晶圓100上形成導體連接器156之後，沿著分割線104、穿過密封環128與相鄰於密封環126而將單位區域102單片化，以形 成複數個個別的晶粒結構，例如示於第15與16圖的一晶粒結構202。一單片化製程158可包括一切割製程(sawing process)、一蝕刻製程、一雷射剝蝕(laser ablation)製程、上述之組合或類似製程。密封環128的其餘部分及密封環126在單片化的過程中保護單位區域102的各種特徵部件並可減少或避免缺陷(例如：脫層、龜裂或類似缺陷)的形成。
第16圖顯示關於一些實施例的一封裝體400的一剖面圖。封裝體400包括晶粒結構202，其中使用複數個接合結構304而將晶粒結構202貼附於一基底302。一底膠(underfill)材料306是形成在晶粒結構202與基底302之間，並圍繞接合結構304。底膠材料306可以是例如一液態環氧樹脂、可形變的膠體(deformable gel)、矽橡膠(silicon rubber)或類似材料，將上述材料分配於上述結構之間，然後使其熟化而硬化。可在其他構件之間使用這個底膠材料306，以減少對接合結構304的傷害並保護接合結構304。用於將晶粒結構202接合至基底302的製程步驟以及用於形成接合結構304的製程步驟，是繪示在後續而請參考第17與18圖，且在後續提供詳細敘述。
在一些實施例中，基底302可包括類似於參考第2圖的前述的基底112的半導體晶圓的一部分，在此不再重複敘述。在一些實施例中，基底302亦包括被動裝置或主動裝置，上述被動裝置例如為電阻器、電容器、電感器及/或類似裝置，上述主動裝置例如為電晶體。在一些實施例中，基底302包括額外的積體電路。基底302可進一步包括複數個穿透基板通孔(through substrate vias；TSVs)，並可以是一中介物或中介層(interposer)。在一些實施例中，基底302可以是一封裝基板、一已封裝的晶片、一晶粒結構或類似構件。在一些實施例中，基底302可更包括複數個連接器308，連接器308可用來將封裝體400機械性及電 性連接於例如一晶粒結構、一印刷電路板、另一個封裝體或類似構件等的外部構件。在一些實施例中，連接器308可以是焊球(solder balls)、塌陷高度控制晶片連接(controlled collapse chip connection；C4)的凸塊、球閘陣列(ball grid array；BGA)的球、化學鍍鎳化學鍍鈀與浸金技術(electroless nickel-electroless palladium-immersion gold technique；ENEPIG)形成的凸塊或類似構件。
第17與18圖為一系列之剖面圖，顯示關於一些實施例的封裝體400及接合結構304(請見第16圖)的形成的中間階段。第17與18圖繪示基底302與晶粒結構202的局部的放大圖，此部分在完成接合製程後將會成為封裝體400的一部分309(請見第16圖)。第17圖繪示在施行接合製程而形成封裝體400之前的晶粒結構202與基底302的相對位置。基底302可包括複數個導體墊，例如為一導體墊312，導體墊312介於鈍化層310與316之間。在一些實施例中，可使用類似於前述的鈍化層130的材料與方法來形成鈍化層310與316，在此不再重複敘述。可使用類似於前述的重分布層138C的材料與方法來形成導體墊312，在此不再重複敘述。導體墊312被鈍化層316部分地覆蓋。在導體墊312的上方形成一焊料層314，以填入形成於鈍化層316中的一開口，用於後續與晶粒結構202的對應的導體連接器156的焊料層154或導體柱152(如果省略焊料層154)的接合。可使用類似於前述的焊料層154的材料與方法來形成焊料層314，在此不再重複敘述。
請參考第18圖，使焊料層154與314物理性接觸，並施行一回流製程，以將焊料層154與314合併成為一共通焊料層320，共通焊料層320將導體墊312接合至導體柱152。凸塊下金屬層150、導體柱152與共通焊料層320形成一接合結構304。
第19圖是關於一些實施例的裝置在製造時的中間階段的剖面 圖。第19圖是製程的中間階段，其顯示類似於在前文對第11B圖所作說明及其圖示，在此不再重複敘述這個在製程時的中間階段的形成。本實施例類似於前文敘述的實施例，除了將密封環126及128的結構與緩衝層142之間的鈍化層140省略之外。關於本實施例的細節類似於前述實施例的相關細節，在此不再重複敘述。
在第19圖中，緩衝層142的最外側的側壁/邊緣是在密封環128結構的重分布層138B上，而使緩衝層142填入密封環126結構的重分布層138A與密封環128結構的重分布層138B之間具有一間隔(S2)的開口。重分布層138B所具有的寬度(W2)大於或等於約4μm。這樣得以在以曝光工具的精確能力(精確度為±2μm)的基礎上，對上層的緩衝層142提供良好的沉積製程能力控制(landing process capability control)。在一些實施例中，重分布層138B所具有的高度H2是從鈍化層130的一頂表面測量至重分布層138B的頂表面。在一些實施例中，在重分布層138A與138B之間的上述開口的高寬比(H2/S2)小於約3。在一些實施例中，在重分布層138A與138B之間的上述開口的高寬比(H2/S2)小於約2。在一些實施例中，在重分布層138A與138B之間的上述開口的高寬比(H2/S2)小於約1。在重分布層138A與138B之間的上述開口的高寬比(H2/S2)小於約1的情況，得以對用於凸塊的上層種子層提供良好的階級覆蓋。還有，在本實施例中，在緩衝層142的上述邊緣與重分布層138B的最外緣之間的距離(D2)小於或等於重分布層138B的寬度(W2)的一半。在一些實施例中，每個重分布層138B與138A都具有高度H2與寬度W2。
第20圖是關於一些實施例的裝置在製造時的中間階段的剖面圖。第20圖是製程的中間階段，其顯示類似於在前文對第11B圖所作說明及其圖 示，在此不再重複敘述這個在製造時的中間階段。本實施例類似於前文敘述的實施例，除了將緩衝層142省略之外。關於本實施例的細節類似於前述實施例的相關細節，在此不再重複敘述。
在第20圖中，重分布層138B所具有的寬度(W3)大於或等於約4μm。這樣得以在以曝光工具的精確能力(精確度為±2μm)的基礎上，對即將形成在其上的一絕緣層提供良好的沉積製程能力控制(landing process capability control)。在一些實施例中，重分布層138B所具有的高度H3是從鈍化層130的一頂表面測量至重分布層138B的頂表面。在一些實施例中，在重分布層138A與138B之間具有一間隔(S3)的開口的高寬比(H3/S3)小於約3。在一些實施例中，在重分布層138A與138B之間的上述開口的高寬比(H3/S3)小於約2。在一些實施例中，在重分布層138A與138B之間的上述開口的高寬比(H3/S3)小於約1。在重分布層138A與138B之間的上述開口的高寬比(H3/S3)小於約1的情況，得以對用於凸塊的上層種子層提供良好的階級覆蓋。還有，在本實施例中，重分布層138B具有一寬度(W3)。在一些實施例中，每個重分布層138B與138A都具有高度H3與寬度W3。
第21A與21B圖是關於一些實施例的裝置在製造時的中間階段的剖面圖。第21A與21B圖是製程的中間階段，其顯示類似於在前文對第15圖所作說明及其圖示，在此不再重複敘述這個在製程時的中間階段的形成。本實施例類似於前文對第1圖至第15圖敘述的實施例，除了只有一單一的重分布層結構用於密封環126及128之外。第21B圖繪示第21A圖的局部的詳細示圖。關於本實施例的細節類似於前述實施例的相關細節，在此不再重複敘述。
在第21A圖中，可藉由與前述的重分布層138A與138B相似的材 料與相似的製程來形成重分布層160，在此不再重複敘述。重分布層160物理性地連接於對應的密封環部124A與124B，重分布層138C物理性地連接於對應的互連結構118。每個重分布層160可環繞或圍繞晶粒區域106的對應的一個的內部以及單位區域102的對應的一個的內部。
密封環部124A與重分布層160形成一密封環126，密封環126環繞晶粒區域106的對應的一個的內部。密封環部124B與重分布層160形成一密封環128，密封環128環繞單位區域102的對應的一個的內部。每個密封環128環繞密封環126的對應的一個的內部。在一些實施例中，密封環126與128可電性隔離於互連結構118。在一些實施例中，密封環126與128可具有實質上相似的結構。在其他實施例中，密封環126與128可具有不同的結構。
在第21B圖中，緩衝層142的最外側的側壁/邊緣是在重分布層160上。在一些實施例中，重分布層160所具有的高度H4是從鈍化層130的一頂表面測量至重分布層160的一頂表面。在一些實施例中，重分布層160具有一寬度W4。在一些實施例中，寬度W4大於約5μm。在一些實施例中，寬度W4是在約5μm至約13μm的範圍。這樣得以對上層的緩衝層142提供良好的沉積製程能力控制，並將重分布層160的高寬比(H4/W4)最小化，得以對用於凸塊的上層種子層提供良好的階級覆蓋。還有，在本實施例中，在上層緩衝層142的上述邊緣與重分布層160的最外緣之間的距離(D4)小於或等於寬度(W4)的一半。還有，在本實施例中，重分布層160是經由開口132而形成在複數個重分布層的上方並與其耦接。
第22圖是關於一些實施例的裝置在製造時的中間階段的剖面圖。第22圖是製程的中間階段，其顯示類似於在前文對第21B圖所作說明及其圖示，在此不再重複敘述這個在製程時的中間階段的形成。本實施例類似於前文 敘述的實施例，除了重分布層160是經由開口132而形成在一單一的重分布層的上方並與其耦接之外。關於本實施例的細節類似於前述實施例的相關細節，在此不再重複敘述。
在第22圖中，緩衝層142的最外側的側壁/邊緣是在重分布層160上。在一些實施例中，重分布層160所具有的高度H5是從鈍化層130的一頂表面測量至重分布層160的一頂表面。在一些實施例中，重分布層160具有一寬度W5。在一些實施例中，寬度W5大於約5μm。在一些實施例中，寬度W5是在約5μm至約13μm的範圍。這樣得以對上層的緩衝層142提供良好的沉積製程能力控制，並將重分布層160的高寬比(H5/W5)最小化，得以對用於凸塊的上層種子層提供良好的階級覆蓋。還有，在本實施例中，在上層緩衝層142的上述邊緣與重分布層160的最外緣之間的距離(D5)小於或等於寬度(W5)的一半。還有，在本實施例中，重分布層160是經由開口132而形成在一單一的重分布層的上方並與其耦接。
第23圖是關於一些實施例的裝置在製造時的中間階段的剖面圖。第23圖是製程的中間階段，其顯示類似於在前文對第21B圖所作說明及其圖示，在此不再重複敘述這個在製程時的中間階段的形成。本實施例類似於前文敘述的實施例，除了省略鈍化層140之外。關於本實施例的細節類似於前述實施例的相關細節，在此不再重複敘述。
在第23圖中，緩衝層142的最外側的側壁/邊緣是在重分布層160上。在一些實施例中，重分布層160所具有的高度H6是從鈍化層130的一頂表面測量至重分布層160的一頂表面。在一些實施例中，重分布層160具有一寬度W6。在一些實施例中，寬度W6大於約5μm。在一些實施例中，寬度W6是在約5μm至約13μm的範圍。這樣得以對上層的緩衝層142提供良好的沉積製程能力控制， 並將重分布層160的高寬比(H6/W6)最小化，得以對用於凸塊的上層種子層提供良好的階級覆蓋。還有，在本實施例中，在上層緩衝層142的上述邊緣與重分布層160的最外緣之間的距離(D6)小於或等於寬度(W6)的一半。還有，在一些實施例中，重分布層160是經由開口132而形成在複數個重分布層的上方並與其耦接。在一些實施例中，重分布層160是經由開口132而形成在一單一的重分布層的上方並與其耦接。
第24圖是關於一些實施例的裝置在製造時的中間階段的剖面圖。第24圖是製程的中間階段，其顯示類似於在前文對第21B圖所作說明及其圖示，在此不再重複敘述這個在製程時的中間階段的形成。本實施例類似於前文敘述的實施例，除了省略緩衝層142之外。關於本實施例的細節類似於前述實施例的相關細節，在此不再重複敘述。
在第24圖中，在一些實施例中，重分布層160所具有的高度H7是從鈍化層130的一頂表面測量至重分布層160的一頂表面。在一些實施例中，重分布層160具有一寬度W7。在一些實施例中，寬度W7大於約5μm。在一些實施例中，寬度W7是在約5μm至約13μm的範圍。這樣得以將重分布層160的高寬比(H7/W7)最小化，以對用於凸塊的上層種子層提供良好的階級覆蓋。還有，在一些實施例中，重分布層160是經由開口132而形成在複數個重分布層的上方並與其耦接。在一些實施例中，重分布層160是經由開口132而形成在一單一的重分布層的上方並與其耦接。
本發明實施例亦可包括其他特徵部件及製程。例如，可包括測試結構，以輔助三維封裝或三維積體電路裝置的確認測試。上述測試結構可包括例如：複數個測試墊，形成於一重分布層中或一基底上，其用於三維封裝或三 維積體電路裝置的測試、探針及或探針卡的使用等等。可以針對中間結構、亦可以針對最後完工的結構，施行上述確認測試。此外，此處揭露的結構及方法可用於與納入已知為良品的晶片(known good dies)的中間確認的測試方法組合，以增加良率並降低成本。
本發明實施例可達成許多效益。本發明實施例包括一密封環結構，此密封環結構對上層的種子層改善了階級覆蓋率以及改善上層絕緣層的沉積製程能力。可將此密封環結構形成於一半導體封裝體的互連結構或重分布結構。本文揭露的密封環結構藉由對密封環結構之間的一開口減少其特徵比(高度對寬度之比)，而對上層的種子層改善階梯覆蓋率及均勻度。另外，重分布層具有大寬度，以改善上層的絕緣層沉積製程的控制。在決定形成在種子層上的凸塊的共平面度方面，此種子層的均勻性是重要因素。另外，可藉由一濺鍍製程(sputtering process)來沉積上述種子層，而且一平滑的密封環及上層絕緣層的表面輪廓會致使上述種子層具有良好的均勻度。
在一實施例中提供一種半導體封裝體，包括：一第一積體電路晶粒，上述第一積體電路晶粒包括：一第一基底，包括一主動裝置；一互連結構，在上述第一基底上，上述互連結構包括多個第一金屬層，以複數個第一通孔結構連接上述第一金屬層，上述互連結構電性耦接於上述主動裝置；一密封環結構，在上述第一基底上並沿著上述第一基底的周圍，上述密封環結構包括多個第二金屬層，以複數個第二通孔結構連接上述第二金屬層，上述密封環結構所具有的最頂部金屬層是上述密封環結構之最遠離上述第一基底的金屬層，上述密封環結構的最頂部金屬層具有一內部金屬結構與一外部金屬結構，上述內部金屬結構與上述外部金屬結構分開間隔配置；以及一聚合物層，在上述密封環 結構的上方，上述聚合物層所具有的最外緣在上述密封環結構的上述外部金屬結構的一頂表面的上方，上述聚合物層的最外緣的橫向位置在上述密封環結構的上述外部金屬結構的複數個側壁之間。
一些實施例可包括下列特徵的一或多個。上述半導體封裝體中，上述密封環結構的上述外部金屬結構具有一第一高度與一第一寬度，上述外部金屬結構以一第一間隔與上述內部金屬結構分開間隔配置，上述第一高度除以上述第一間隔小於3。上述半導體封裝體中，上述密封環結構的上述外部金屬結構具有一第一高度與一第一寬度，從上述聚合物層的最外緣到上述外部金屬結構的最外緣的距離為一第一距離，上述第一距離大於或等於上述第一寬度的一半。上述半導體封裝體更包括：一鈍化層，在上述密封環結構的最頂部金屬層與上述聚合物層之間，上述鈍化層為一共形層。上述半導體封裝體中，上述互連結構與上述密封環結構在上述第一積體電路晶粒是在相同水平。上述半導體封裝體中，上述互連結構所具有的最頂部金屬層是上述互連結構之最遠離上述第一基底的金屬層，上述互連結構的最頂部金屬層與上述密封環結構的最頂部金屬層在相同水平。上述半導體封裝體更包括：一導體連接器，在上述聚合物層上，上述導體連接器延伸穿過上述聚合物層而電性耦接於上述互連結構的最頂部金屬層。上述半導體封裝體更包括：一第二基底，藉由上述導體連接器將上述第一積體電路晶粒電性耦接並接合於上述第二基底。上述半導體封裝體中，上述互連結構的最頂部金屬層與上述密封環結構是以銅形成。
在一實施例中提供一種半導體封裝體，包括：一第一晶粒，上述第一晶粒包括：一第一半導體基底，在上述第一半導體基底的一第一表面具有一主動裝置；複數個介電層，在上述第一半導體基底的上述第一表面的上方； 複數個金屬層與複數個通孔結構，在上述介電層中，上述金屬層與上述通孔結構包括上述金屬層與上述通孔結構的一第一部分與一第二部分，上述金屬層與上述通孔結構的上述第一部分電性耦接於上述主動裝置，上述金屬層與上述通孔結構的上述第二部分沿著上述第一半導體基底的周圍，上述金屬層與上述通孔結構的上述第二部分圍繞上述金屬層與上述通孔結構的上述第一部分；一第一鈍化層，在上述介電層的上方及上述金屬層與上述通孔結構的上方；一第一重分布層，在上述第一鈍化層的上方並延伸穿過上述第一鈍化層，以物理性接觸上述金屬層與上述通孔結構的上述第一部分；一第二重分布層，在上述第一鈍化層的上方並延伸穿過上述第一鈍化層，以物理性接觸上述金屬層與上述通孔結構的上述第二部分；以及一聚合物層，在上述第一重分布層的上方及上述第二重分布層的上方，上述聚合物層所具有的最外緣在上述第二重分布層的一頂表面的範圍的上方，上述聚合物層的最外緣的橫向位置在上述第二重分布層的上述頂表面的範圍內。
一些實施例可包括下列特徵的一或多個。上述半導體封裝體更包括：一第三重分布層，在上述第一鈍化層的上方並延伸穿過上述第一鈍化層，以物理性接觸上述金屬層與上述通孔結構的上述第二部分。上述半導體封裝體中，上述第二重分布層具有一第一高度與一第一寬度，上述第二重分布層以一第一間隔與上述第三重分布層分開間隔配置，上述第一高度除以上述第一間隔小於3。上述半導體封裝體中，上述第二重分布層具有一第一高度與一第一寬度，從上述聚合物層的最外緣到上述第二重分布層的最外緣的距離為一第一距離，上述第一距離大於或等於上述第一寬度的一半。上述半導體封裝體更包括：一鈍化層，在上述第二重分布層與上述聚合物層之間，上述鈍化層為一共形層。 上述半導體封裝體中，上述第一重分布層與上述第二重分布層是以銅形成。上述半導體封裝體更包括：一導體連接器，在上述聚合物層上，上述導體連接器延伸穿過上述聚合物層而電性耦接於上述第一重分布層。上述半導體封裝體更包括：一第二基底，藉由上述導體連接器將上述第一晶粒電性耦接並接合於上述第二基底。
在一實施例中提供一種半導體封裝體的形成方法，包括：在一晶圓形成複數個主動裝置，上述晶圓包括複數個晶粒區域，每個上述晶粒區域具有至少一個主動裝置；在上述晶圓的上方形成一互連結構，上述互連結構在複數個介電層包括複數個金屬層與複數個通孔結構，在每個上述晶粒區域的上述金屬層與上述通孔結構包括上述金屬層與上述通孔結構的一第一部分與一第二部分，上述金屬層與上述通孔結構的上述第一部分電性耦接於上述主動裝置之一，上述金屬層與上述通孔結構的上述第二部分沿著對應的晶粒區域的周圍；在上述互連結構的上方形成一第一鈍化層；在上述第一鈍化層的上方形成複數個重分布層，每個上述晶粒區域包括一第一重分布層與一第二重分布層，上述第一重分布層延伸穿過上述第一鈍化層，以物理性接觸對應的上述金屬層與上述通孔結構的上述第一部分，上述第二重分布層延伸穿過上述第一鈍化層，以物理性接觸對應的上述金屬層與上述通孔結構的上述第二部分；以及在上述重分布層的上方形成一聚合物層，上述聚合物層所具有的最外緣在上述第二重分布層的頂表面的範圍的上方，上述聚合物層的最外緣的橫向位置在上述第二重分布層的頂表面的範圍內。
一些實施例可包括下列特徵的一或多個。上述半導體封裝體的形成方法更包括：將上述晶圓單片化以形成複數個晶粒區域，上述單片化包括沿 著上述晶圓之相鄰的第二重分布層之間的區域作切割。上述半導體封裝體的形成方法中，每個上述晶粒區域更包括一第三重分布層，上述第三重分布層延伸穿過上述第一鈍化層，以物理性接觸對應的上述金屬層與上述通孔結構的上述第二部分，上述第二重分布層的第一個具有一第一高度與一第一寬度，上述第二重分布層的第一個以一第一間隔與上述第三重分布層的第一個分開間隔配置，上述第一高度除以上述第一間隔小於3。
前述內文概述了許多實施例的特徵，使所屬技術領域中具有通常知識者可以從各個方面更佳地了解本發明實施例。所屬技術領域中具有通常知識者應可理解，且可輕易地以本發明實施例為基礎來設計或修飾其他製程及結構，並以此達到相同的目的及/或達到與在此介紹的實施例等相同之優點。所屬技術領域中具有通常知識者也應了解這些均等的結構並未背離本發明實施例的發明精神與範圍。在不背離本發明實施例的發明精神與範圍之前提下，可對本發明實施例進行各種改變、置換或修改。
100:晶圓
104:分割線
112:基底
114:主動及/或被動裝置
115:介電層
118:互連結構
120:導線
122:通孔結構
124A,124B:密封環部
126,128:密封環
130,140:鈍化層
138A,138B,138C:重分布層
142:緩衝層

Claims (15)

  1. 一種半導體封裝體，包括：一第一積體電路晶粒，該第一積體電路晶粒包括：一第一基底，包括一主動裝置；一互連結構，在該第一基底上，該互連結構包括多個第一金屬層，以複數個第一通孔結構連接該些第一金屬層，該互連結構電性耦接於該主動裝置；一密封環結構，在該第一基底上並沿著該第一基底的周圍，該密封環結構包括多個第二金屬層，以複數個第二通孔結構連接該些第二金屬層，該密封環結構所具有的最頂部金屬層是該密封環結構之最遠離該第一基底的金屬層，該密封環結構的最頂部金屬層具有一內部金屬結構與一外部金屬結構，該內部金屬結構與該外部金屬結構分開間隔配置；以及一聚合物層，在該密封環結構的上方，該聚合物層所具有的最外緣在該密封環結構的該外部金屬結構的一頂表面的上方，該聚合物層的最外緣的橫向位置在該密封環結構的該外部金屬結構的複數個側壁之間。
  2. 如申請專利範圍第1項所述之半導體封裝體，其中該密封環結構的該外部金屬結構具有一第一高度與一第一寬度，該外部金屬結構以一第一間隔與該內部金屬結構分開間隔配置，從該聚合物層的最外緣到該外部金屬結構的最外緣的距離為一第一距離，其中：該第一高度除以該第一間隔小於3；該第一距離大於或等於該第一寬度的一半；或該第一高度除以該第一間隔小於3且該第一距離大於或等於該第一寬度的一半。
  3. 如請求項1或2所述之半導體封裝體，其中該互連結構與該密封環結構在該第一積體電路晶粒是在相同水平。
  4. 如請求項1或2所述之半導體封裝體，其中該互連結構所具有的最頂部金屬層是該互連結構之最遠離該第一基底的金屬層，該互連結構的最頂部金屬層與該密封環結構的最頂部金屬層在相同水平。
  5. 如請求項4所述之半導體封裝體，更包括：一導體連接器，在該聚合物層上，該導體連接器延伸穿過該聚合物層而電性耦接於該互連結構的最頂部金屬層；以及一第二基底，藉由該導體連接器將該第一積體電路晶粒電性耦接並接合於該第二基底。
  6. 如請求項4所述之半導體封裝體，其中該互連結構的最頂部金屬層與該密封環結構是以銅形成。
  7. 一種半導體封裝體，包括：一第一晶粒，該第一晶粒包括：一第一半導體基底，在該第一半導體基底的一第一表面具有一主動裝置；複數個介電層，在該第一半導體基底的該第一表面的上方；複數個金屬層與複數個通孔結構，在該些介電層中，該些金屬層與該些通孔結構包括該些金屬層與該些通孔結構的一第一部分與一第二部分，該些金屬層與該些通孔結構的該第一部分電性耦接於該主動裝置，該些金屬層與該些通孔結構的該第二部分沿著該第一半導體基底的周圍，該些金屬層與該些通孔結構的該第二部分圍繞該些金屬層與該些通孔結構的該第一部分；一第一鈍化層，在該些介電層的上方及該些金屬層與該些通孔結構的上方； 一第一重分布層，在該第一鈍化層的上方並延伸穿過該第一鈍化層，以物理性接觸該些金屬層與該些通孔結構的該第一部分；一第二重分布層，在該第一鈍化層的上方並延伸穿過該第一鈍化層，以物理性接觸該些金屬層與該些通孔結構的該第二部分；一第三重分布層，在該第一鈍化層的上方並延伸穿過該第一鈍化層，以物理性接觸該些金屬層與該些通孔結構的該第二部分；以及一聚合物層，在該第一重分布層的上方及該第二重分布層的上方，該聚合物層所具有的最外緣在該第二重分布層的一頂表面的範圍的上方，該聚合物層的最外緣的橫向位置在該第二重分布層的該頂表面的範圍內。
  8. 如請求項7所述之半導體封裝體，其中該第二重分布層具有一第一高度與一第一寬度，該第二重分布層以一第一間隔與該第三重分布層分開間隔配置，從該聚合物層的最外緣到該第二重分布層的最外緣的距離為一第一距離，其中：該第一高度除以該第一間隔小於3；該第一距離大於或等於該第一寬度的一半；或該第一高度除以該第一間隔小於3且該第一距離大於或等於該第一寬度的一半。
  9. 如請求項7或8所述之半導體封裝體，更包括：一鈍化層，在該第二重分布層與該聚合物層之間，該鈍化層為一共形(conformal)層。
  10. 如請求項7或8所述之半導體封裝體，其中該第一重分布層與該第二重分布層是以銅形成。
  11. 如請求項7或8所述之半導體封裝體，更包括：一導體連接器，在該聚合物層上，該導體連接器延伸穿過該聚合物層而電性耦接於該第一重分布層；以及一第二基底，藉由該導體連接器將該第一晶粒電性耦接並接合於該第二基底。
  12. 一種半導體封裝體的形成方法，包括：在一晶圓形成複數個主動裝置，該晶圓包括複數個晶粒區域，每個該些晶粒區域具有至少一個主動裝置；在該晶圓的上方形成一互連結構，該互連結構在複數個介電層包括複數個金屬層與複數個通孔結構，在每個該些晶粒區域的該些金屬層與該些通孔結構包括該些金屬層與該些通孔結構的一第一部分與一第二部分，該些金屬層與該些通孔結構的該第一部分電性耦接於該些主動裝置之一，該些金屬層與該些通孔結構的該第二部分沿著對應的晶粒區域的周圍；在該互連結構的上方形成一第一鈍化層；在該第一鈍化層的上方形成複數個重分布層，每個該些晶粒區域包括一第一重分布層與一第二重分布層，該第一重分布層延伸穿過該第一鈍化層，以物理性接觸對應的該些金屬層與該些通孔結構的該第一部分，該第二重分布層延伸穿過該第一鈍化層，以物理性接觸對應的該些金屬層與該些通孔結構的該第二部分；在該些重分布層的上方形成一聚合物層，該聚合物層所具有的最外緣在該些第二重分布層的頂表面的範圍的上方，該聚合物層的最外緣的橫向位置在該些第二重分布層的頂表面的範圍內；以及 將該晶圓單片化以形成複數個晶粒，上述單片化包括沿著該晶圓之相鄰的第二重分布層之間的區域作切割。
  13. 如請求項12所述之半導體封裝體的形成方法，其中每個該些晶粒區域更包括一第三重分布層，該第三重分布層延伸穿過該第一鈍化層，以物理性接觸對應的該些金屬層與該些通孔結構的該第二部分，該些第二重分布層的第一個具有一第一高度與一第一寬度，該些第二重分布層的第一個以一第一間隔與該些第三重分布層的第一個分開間隔配置，該第一高度除以該第一間隔小於3。
  14. 如請求項12或13所述之半導體封裝體的形成方法，更包括：在該聚合物層上形成一導體連接器，該導體連接器延伸穿過該聚合物層而電性耦接於該第一重分布層；以及將該導體連接器接合於一第二基底。
  15. 如請求項12或13所述之半導體封裝體的形成方法，其中該第二重分布層具有一第一高度與一第一寬度，從該聚合物層的最外緣到該第二重分布層的最外緣的距離為一第一距離，該第一距離大於或等於該第一寬度的一半。
TW108138995A 2018-10-31 2019-10-29 半導體裝置及其製造方法 TWI735992B (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US201862753340P 2018-10-31 2018-10-31
US62/753,340 2018-10-31
US16/598,796 2019-10-10
US16/598,796 US11075173B2 (en) 2018-10-31 2019-10-10 Semiconductor device and method of forming same

Publications (2)

Publication Number Publication Date
TW202036809A TW202036809A (zh) 2020-10-01
TWI735992B true TWI735992B (zh) 2021-08-11

Family

ID=70327649

Family Applications (1)

Application Number Title Priority Date Filing Date
TW108138995A TWI735992B (zh) 2018-10-31 2019-10-29 半導體裝置及其製造方法

Country Status (5)

Country Link
US (2) US11075173B2 (zh)
KR (1) KR102387750B1 (zh)
CN (1) CN111128933B (zh)
DE (1) DE102019128619A1 (zh)
TW (1) TWI735992B (zh)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11862588B2 (en) 2021-01-14 2024-01-02 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor device and method
US20230065794A1 (en) * 2021-08-26 2023-03-02 Taiwan Semiconductor Manufacturing Company Limited Interposer including a copper edge seal ring structure and methods of forming the same
US20230066360A1 (en) * 2021-08-27 2023-03-02 Taiwan Semiconductor Manufacturing Co., Ltd. Seal Ring Structure with Zigzag Patterns and Method Forming Same
WO2024103381A1 (en) * 2022-11-18 2024-05-23 Boe Technology Group Co., Ltd. Electronic device and method of fabricating electronic device

Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI253761B (en) * 2003-09-15 2006-04-21 Rohm & Haas Elect Mat Device package and methods for the fabrication and testing thereof
TWI336944B (en) * 2007-03-02 2011-02-01 Miradia Inc Method and system for flip chip packaging of micro-mirror devices
TWI423350B (zh) * 2007-08-29 2014-01-11 Freescale Semiconductor Inc 封裝積體電路晶粒的方法
US20160020181A1 (en) * 2014-07-17 2016-01-21 Taiwan Semiconductor Manufacturing Company Ltd. Semiconductor device and manufacturing method thereof
TWI575621B (zh) * 2012-11-15 2017-03-21 艾馬克科技公司 用於具有晶粒對中介層晶圓第一接合的半導體裝置封裝的方法和系統
US20170141052A1 (en) * 2015-11-13 2017-05-18 Taiwan Semiconductor Manufacturing Company, Ltd. Seal rings structures in semiconductor device interconnect layers and methods of forming the same
TWI593065B (zh) * 2014-07-08 2017-07-21 台灣積體電路製造股份有限公司 封裝半導體裝置的方法及封裝的半導體裝置
TWI594340B (zh) * 2012-11-15 2017-08-01 艾馬克科技公司 用於具有晶粒對封裝的基板第一接合的半導體裝置封裝的方法和系統
TWI600095B (zh) * 2012-11-15 2017-09-21 艾馬克科技公司 用於具有晶粒對晶粒第一接合的半導體裝置封裝的方法和系統
TWI618203B (zh) * 2016-01-29 2018-03-11 台灣積體電路製造股份有限公司 具有積體在線圈中心中之晶片的無線充電封裝件

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3778445B2 (ja) * 2003-03-27 2006-05-24 富士通株式会社 半導体装置
CN1617312A (zh) * 2003-11-10 2005-05-18 松下电器产业株式会社 半导体器件及其制造方法
US7576426B2 (en) * 2005-04-01 2009-08-18 Skyworks Solutions, Inc. Wafer level package including a device wafer integrated with a passive component
US9048233B2 (en) 2010-05-26 2015-06-02 Taiwan Semiconductor Manufacturing Company, Ltd. Package systems having interposers
US9064879B2 (en) 2010-10-14 2015-06-23 Taiwan Semiconductor Manufacturing Company, Ltd. Packaging methods and structures using a die attach film
US8797057B2 (en) 2011-02-11 2014-08-05 Taiwan Semiconductor Manufacturing Company, Ltd. Testing of semiconductor chips with microbumps
US9000584B2 (en) 2011-12-28 2015-04-07 Taiwan Semiconductor Manufacturing Company, Ltd. Packaged semiconductor device with a molding compound and a method of forming the same
US9111949B2 (en) 2012-04-09 2015-08-18 Taiwan Semiconductor Manufacturing Company, Ltd. Methods and apparatus of wafer level package for heterogeneous integration technology
KR101952988B1 (ko) * 2012-07-19 2019-02-27 르네사스 일렉트로닉스 가부시키가이샤 반도체 장치
US8963317B2 (en) * 2012-09-21 2015-02-24 Taiwan Semiconductor Manufacturing Company, Ltd. Thermal dissipation through seal rings in 3DIC structure
US9263511B2 (en) 2013-02-11 2016-02-16 Taiwan Semiconductor Manufacturing Co., Ltd. Package with metal-insulator-metal capacitor and method of manufacturing the same
US9048222B2 (en) 2013-03-06 2015-06-02 Taiwan Semiconductor Manufacturing Company, Ltd. Method of fabricating interconnect structure for package-on-package devices
US9368460B2 (en) 2013-03-15 2016-06-14 Taiwan Semiconductor Manufacturing Company, Ltd. Fan-out interconnect structure and method for forming same
US9281254B2 (en) 2014-02-13 2016-03-08 Taiwan Semiconductor Manufacturing Company, Ltd. Methods of forming integrated circuit package
US9852998B2 (en) * 2014-05-30 2017-12-26 Taiwan Semiconductor Manufacturing Company, Ltd. Ring structures in device die
US9496189B2 (en) 2014-06-13 2016-11-15 Taiwan Semiconductor Manufacturing Company, Ltd. Stacked semiconductor devices and methods of forming same
CN106298694B (zh) 2015-05-19 2019-09-03 中芯国际集成电路制造(上海)有限公司 一种半导体器件及其制作方法和电子装置
US9601439B1 (en) 2015-08-31 2017-03-21 Taiwan Semiconductor Manufacturing Company Ltd. Semiconductor structure and manufacturing method thereof
KR20180059747A (ko) * 2015-10-01 2018-06-05 르네사스 일렉트로닉스 가부시키가이샤 반도체 장치 및 그 제조 방법
US10147685B2 (en) 2016-03-10 2018-12-04 Apple Inc. System-in-package devices with magnetic shielding
US9818729B1 (en) 2016-06-16 2017-11-14 Taiwan Semiconductor Manufacturing Company, Ltd. Package-on-package structure and method

Patent Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI253761B (en) * 2003-09-15 2006-04-21 Rohm & Haas Elect Mat Device package and methods for the fabrication and testing thereof
TWI336944B (en) * 2007-03-02 2011-02-01 Miradia Inc Method and system for flip chip packaging of micro-mirror devices
TWI423350B (zh) * 2007-08-29 2014-01-11 Freescale Semiconductor Inc 封裝積體電路晶粒的方法
TWI575621B (zh) * 2012-11-15 2017-03-21 艾馬克科技公司 用於具有晶粒對中介層晶圓第一接合的半導體裝置封裝的方法和系統
TWI594340B (zh) * 2012-11-15 2017-08-01 艾馬克科技公司 用於具有晶粒對封裝的基板第一接合的半導體裝置封裝的方法和系統
TWI600095B (zh) * 2012-11-15 2017-09-21 艾馬克科技公司 用於具有晶粒對晶粒第一接合的半導體裝置封裝的方法和系統
TWI593065B (zh) * 2014-07-08 2017-07-21 台灣積體電路製造股份有限公司 封裝半導體裝置的方法及封裝的半導體裝置
US20160020181A1 (en) * 2014-07-17 2016-01-21 Taiwan Semiconductor Manufacturing Company Ltd. Semiconductor device and manufacturing method thereof
US20170141052A1 (en) * 2015-11-13 2017-05-18 Taiwan Semiconductor Manufacturing Company, Ltd. Seal rings structures in semiconductor device interconnect layers and methods of forming the same
TWI618203B (zh) * 2016-01-29 2018-03-11 台灣積體電路製造股份有限公司 具有積體在線圈中心中之晶片的無線充電封裝件

Also Published As

Publication number Publication date
KR102387750B1 (ko) 2022-04-19
DE102019128619A1 (de) 2020-04-30
US20210351139A1 (en) 2021-11-11
KR20200050417A (ko) 2020-05-11
US20200135664A1 (en) 2020-04-30
US11075173B2 (en) 2021-07-27
TW202036809A (zh) 2020-10-01
CN111128933A (zh) 2020-05-08
CN111128933B (zh) 2021-10-22

Similar Documents

Publication Publication Date Title
US11094641B2 (en) Fan-out package having a main die and a dummy die
US11069539B2 (en) 3D packages and methods for forming the same
US10418338B2 (en) Interconnections for a substrate associated with a backside reveal
TWI587466B (zh) 方法與裝置
TWI735992B (zh) 半導體裝置及其製造方法
US10068844B2 (en) Integrated fan-out structure and method of forming
TWI735991B (zh) 封裝體及其製造方法
TWI720623B (zh) 半導體裝置及其形成方法
US11309289B2 (en) Integrated circuit package having heat dissipation structure
US20200051955A1 (en) Package structure
US11990428B2 (en) Bonding structures in semiconductor packaged device and method of forming same
TWI713858B (zh) 積體電路封裝及其形成方法
TWI792433B (zh) 半導體裝置以及其製造方法
TW202234608A (zh) 封裝結構