TWI731903B - 非化學計量電阻式切換記憶體裝置和製造方法 - Google Patents

非化學計量電阻式切換記憶體裝置和製造方法 Download PDF

Info

Publication number
TWI731903B
TWI731903B TW105138758A TW105138758A TWI731903B TW I731903 B TWI731903 B TW I731903B TW 105138758 A TW105138758 A TW 105138758A TW 105138758 A TW105138758 A TW 105138758A TW I731903 B TWI731903 B TW I731903B
Authority
TW
Taiwan
Prior art keywords
resistive switching
memory
forming
item
patent application
Prior art date
Application number
TW105138758A
Other languages
English (en)
Other versions
TW201742282A (zh
Inventor
周承賢
Original Assignee
美商橫杆股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 美商橫杆股份有限公司 filed Critical 美商橫杆股份有限公司
Publication of TW201742282A publication Critical patent/TW201742282A/zh
Application granted granted Critical
Publication of TWI731903B publication Critical patent/TWI731903B/zh

Links

Images

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/20Multistable switching devices, e.g. memristors
    • H10N70/24Multistable switching devices, e.g. memristors based on migration or redistribution of ionic species, e.g. anions, vacancies
    • H10N70/245Multistable switching devices, e.g. memristors based on migration or redistribution of ionic species, e.g. anions, vacancies the species being metal cations, e.g. programmable metallization cells
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801Constructional details of multistable switching devices
    • H10N70/881Switching materials
    • H10N70/883Oxides or nitrides
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/011Manufacture or treatment of multistable switching devices
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/011Manufacture or treatment of multistable switching devices
    • H10N70/021Formation of switching materials, e.g. deposition of layers
    • H10N70/026Formation of switching materials, e.g. deposition of layers by physical vapor deposition, e.g. sputtering
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801Constructional details of multistable switching devices
    • H10N70/821Device geometry
    • H10N70/826Device geometry adapted for essentially vertical current flow, e.g. sandwich or pillar type devices
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801Constructional details of multistable switching devices
    • H10N70/841Electrodes

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Semiconductor Memories (AREA)

Abstract

本發明涉及非化學計量電阻式切換記憶體裝置和製造方法,其描述了提供電阻式切換記憶體裝置。舉例來說,電阻式切換記憶體裝置可以包括底部電極、導電層、電阻式切換層和頂部電極。此外,可以選擇兩個或更多個層以減輕該裝置上的機械應力。在各種實施例中,電阻式切換層和導電層可由具有不同氮化物/氧化物濃度和不同電阻的兼容金屬氮化物或金屬氧化物材料形成。此外,類似的材料可以減輕電阻式切換記憶體裝置的電阻式切換層和導電細絲上的機械應力。

Description

非化學計量電阻式切換記憶體裝置和製造方法
本發明一般涉及電子記憶體,例如,本發明描述一種選擇器裝置,其配置為提供非線性電流-電壓響應給記憶體裝置。
集成電路技術領域中最近的創新是電阻式記憶體。雖然許多電阻式記憶體技術仍處於開發階段,但是本發明的受讓人已經證明了用於電阻式記憶體的各種技術概念,並且它們處於一個或多個驗證階段以證明或反駁相關聯的理論。即使如此,電阻式記憶體技術仍然比半導體電子工業中的競爭技術具有更大之優勢。
電阻式隨機存取記憶體(RRAM)是電阻式記憶體的一個實例。本發明的發明人認為RRAM具有作為高密度非揮發性資訊存儲技術之潛力。通常,RRAM通過在不同的電阻狀態之間可控地切換來存儲資訊。單個電阻式記憶體可以存儲單個位元的資訊或多個位元,並且可以被配置為一次性可編程單元或可編程和可擦除裝置,如受讓人所提供的各種記憶體模型。
發明人已經提出了各種理論來解釋電阻式切 換的現象。在一個這樣的理論中,電阻式切換是在電絕緣介質內形成導電結構的結果。導電結構可以由離子,可在適當環境(例如,合適的電場)下離子化的原子或其它電荷攜帶機構形成。在其他這樣的理論中,原子的場輔助擴散可以響應於施加到電阻式記憶體單元的適當電位而發生。在本發明人提出的其他理論中,導電絲的形成可以響應於二元氧化物(例如,NiO,TiO2等)中的焦耳加熱和電化學過程,或通過用於離子導體的氧化還原過程而發生,包括氧化物、硫屬化物、聚合物等。
發明人期望基於電極,絕緣體,電極模型的電阻式裝置表現出良好的耐久性和壽命週期。此外,本發明人期望這樣的裝置具有高的晶片上密度。因此,電阻式組件可以是用於數位資訊存儲的金屬氧化物半導體(MOS)晶體管的可行替代。例如,本專利申請的發明人相信,電阻式切換記憶體裝置的模型提供了優於非揮發性閃存MOS裝置的一些潛在的技術優點。
鑒於上述,本發明人致力於進一步改進記憶體技術和電阻式記憶體。
以下呈現了說明書的簡化概述,以便提供對本說明書的一些方面的基本理解。該概述不是本說明書的廣泛概述。其既不旨在標識說明書的關鍵或重要組件,也不旨在描繪說明書的任何特定實施例或申請專利範圍的任何範圍的範圍。其目的是以簡化形式呈現本說明書的一些 概念,作為本發明中呈現的更詳細描述的序言。
本發明的各種實施例提供一種電阻式記憶體裝置。在一些實施例中,電阻式切換記憶體裝置可以包括底部電極、導電層、電阻式切換層和頂部電極。此外,可以選擇兩個或更多個層以減輕裝置上的機械應力。在各種實施例中,電阻式切換層和導電層可以由具有不同電阻的兼容金屬氮化物或金屬氧化物材料形成,並且減輕在電阻式切換層和電阻式切換記憶體裝置的導電絲上的機械應力。
在另一實施例中,本發明提供一種電阻式切換裝置。電阻式切換裝置可以包括設置在半導體基板上的底部電極和設置在底部電極上方之包括鋁和氮材料:AlNy的電阻式切換材料。此外,電阻式切換裝置可以包括設置在電阻式切換材料上方的導體材料,其包括鋁和氮材料:AlNx,其中y>x,並且,頂部電極設置在導體材料上方。
在另外的實施例中,本發明提供一種用於形成半導體裝置之方法。該方法可以包括在半導體基板上形成底部電極,以及在底部電極上方形成包括鋁和氮材料:AlNy的電阻式切換材料層。此外,該方法可以包括在電阻式切換材料上方形成包括鋁和氮材料:AlNx之導體材料,其中y>x,以及在導體材料上方形成頂部電極。
以下描述和圖式闡述了本說明書的某些說明性方面。然而,這些方面僅指示可以採用本說明書的原理的各種方式中的一些。當結合圖式考慮時,從說明書的以 下詳細描述中,本說明書的其它優點和新穎特徵將變得顯而易見。
100、200、300:電阻式切換記憶體裝置
102、202、302:頂部電極
104、206、306:電阻式切換層
106、204、308:導電層
108、208、312:底部電極
304:第一組層
310:第二組層
400、402、404、406:方法
500、502、506、508:方法
600:操作和控制環境
602:記憶體陣列
604:列控制器
606:行控制器
608:感測放大器
610:時鐘源
612:輸入/輸出緩衝器
614:地址寄存器
616:命令介面
618:參考和控制信號發生器
620:狀態機
700:操作環境
702:電腦
704:處理單元
706:系統記憶體
708:系統匯流排
710:揮發性記憶體
712:非揮發性記憶體
714:磁碟儲存器
716:介面
718:操作系統
720:應用
724:程序模組
726:程序資料
728:輸入設備
730:介面埠
734:輸出適配器
735:編譯碼器
736:輸出設備
738:遠程電腦
740:記憶體存儲設備
742:網路介面
744:通信連接
參考圖式描述本發明的各個方面或特徵,其中相同的圖式標記始終用於指代相同的組件。在本說明書中,闡述了許多具體細節以便提供對本發明的透徹理解。然而,應當理解,本發明的某些方面可以在沒有這些具體細節的情況下,或者在其他方法,組件,材料等的情況下實施。在其他情況下,公知的結構和裝置以方塊圖型式示出,便於描述主題公開;第1圖描繪在各種所揭示實施例中提供非化學計量電阻式記憶體裝置的實例性單片結構的方塊圖;第2圖示出了在替代公開的實施例中的示例非化學計量電阻式切換記憶體裝置的方塊圖;第3圖描繪在其它替代實施例中提供非化學計量電阻式記憶體裝置的樣本單片結構的方塊圖;第4圖示出了在另外的實施例中製造電阻式記憶體裝置的示例性方法的流程圖;第5圖描繪了在另外的實施例中製造非化學計量記憶體裝置的示例性方法的流程圖;第6圖描繪根據各種所揭示實施例的用於記憶體裝置的樣本操作和控制環境的方塊圖;第7圖示出了可以結合各種實施例實現的示例計算環境的方塊圖。
本發明涉及一種用於數位資訊存儲的雙端記憶體單元的選擇器裝置。在一些實施例中,雙端記憶體單元可以包括電阻技術,諸如電阻式切換雙端記憶體單元。如本文所使用的電阻式切換雙端記憶體單元(也稱為電阻式切換記憶體單元或電阻式切換記憶體)包括具有與兩個導電觸點之間的主動區的導電觸點的電路組件。在電阻式切換記憶體的上下文中,雙端記憶體裝置的主動區呈現多個穩定或半穩定的電阻狀態,每個電阻狀態具有不同的電阻。此外,多個狀態中的相應狀態可以響應於施加在兩個導電觸點處的適當電信號而形成或激活。合適的電信號可以是電壓值、電流值、電壓或電流極性等,或其適當的組合。電阻式切換雙端記憶體裝置的示例雖然不是窮盡的,但可以包括電阻隨機存取記憶體(RRAM)、相變RAM(PCRAM)和磁性RAM(MRAM)。
對於非揮發性基於絲的電阻式切換記憶體單元,可以選擇電阻式切換層(RSL)以在其中具有足夠的物理缺陷位置,以便在沒有合適的外部刺激的情況下將粒子捕獲在適當位置,減輕粒子遷移率和分散。這響應於施加在記憶體單元上的合適的編程電壓,通過RSL形成導電路徑或燈絲。具體地,在施加編程偏壓時,從活性金屬層產生金屬離子並遷移到RSL層中。更具體地,金屬離子遷移到RSL層內的空隙或缺陷位置。在一些實施例中,在去除偏置電壓時,金屬離子變為中性金屬粒子並保持被捕獲在 RSL層的空隙或缺陷中。當足夠的粒子被捕獲時,形成燈絲,並且記憶體單元從相對高的電阻狀態切換到相對低的電阻狀態。更具體地,被捕獲的金屬粒子提供通過RSL層的導電路徑或燈絲,並且電阻通常由通過RSL層的隧穿電阻確定。在一些電阻式切換裝置中,可以實施擦除過程以使導電細絲變形,至少部分地使記憶體單元從低電阻狀態返回到高電阻狀態。更具體地,在施加擦除偏置電壓時,被捕獲在RSL的空隙或缺陷中的金屬粒子變得可移動並且朝向活性金屬層遷移回來。在記憶體的上下文中的狀態改變可以與二進制位元的相應狀態相關聯。對於多個記憶體單元的陣列,記憶體單元的字、字節、頁、塊等可以被編程或擦除以表示二進制資訊的零或一,以及通過隨著時間保持那些狀態來有效地存儲二進制資訊。在各種實施例中,多級資訊(例如,多個位元)可存儲在此類記憶體單元中。
應瞭解,本文中的各種實施例可利用具有不同物理特性的各種記憶體單元技術。例如,不同的電阻式記憶體單元技術可以具有不同的離散可編程電阻,不同的相關編程/擦除電壓以及其他微分特性。例如,本發明的各種實施例可以採用雙極切換裝置,其呈現對第一極性的電信號的第一切換響應(例如,對一組編程狀態之一進行編程)和第二切換響應(例如,擦除到擦除狀態)轉換為具有第二極性的電信號。例如,雙極切換裝置與響應於具有相同極性和不同幅度的電信號展現第一切換響應(例如,編程)和 第二切換響應(例如,擦除)的單極裝置形成對比。
在沒有為本文的各個方面和實施例指定特定記憶體單元技術或編程/擦除電壓的情況下,旨在這些方面和實施例結合任何合適的記憶體單元技術並且由適於該技術的編程/擦除電壓操作,如本領域普通技術人員已知的或通過本文提供的上下文對普通技術人員已知的。還應當理解,在替代不同的記憶體單元技術將需要本領域普通技術人員已知的電路修改或者對於本領域技術人員已知的操作信號電平的改變,包括替代記憶體單元技術或信號電平改變被認為在本主題公開的範圍內。
本申請的發明人除了電阻式記憶體之外還熟悉附加的非揮發性雙端記憶體結構。例如,鐵電隨機存取記憶體(RAM)是一個示例。另一些包括磁阻RAM、有機RAM、相變RAM和導電橋接RAM等。雙端記憶體技術具有不同的優點和缺點,並且優點和缺點之間的折衷是常見的。雖然利用本文所公開的許多實施例來參考電阻式切換記憶體技術,但是在本領域普通技術人員適當的情況下,可以將其它雙端記憶體技術用於所公開的實施例中的一些。
基於本發明人廣泛的實驗,他們已經相信,電阻式切換裝置的層之間的壓縮/拉伸力可能對它們發明的電阻式切換裝置的長期存儲性能具有不期望的影響。因此,在各種實施例中,本發明人期望用於諸如頂部電極、電阻式切換材料、導電材料和底部電極的電阻式切換裝置 的材料在組成和/或壓縮或拉伸方面壓力。僅作為示例,在一些實施例中,導電層可以是相對導電的金屬氮化物等,並且切換層可以分別是相對電阻的金屬氮化物(例如陶瓷)等。
發明人使用各種金屬氮化物進行了電阻式切換裝置的受控制造,並且已經發現了能夠實現工作電阻式切換裝置的材料的組合。氮化鋁作為電阻式切換材料的使用和成功對於本發明人是驚奇的,因為大多數金屬氮化物是高度導電的,因此不適合作為切換材料。
現在參考圖式,第1圖示出了根據一個或多個實施例的示例性電阻式切換記憶體裝置100的方塊圖。電阻式切換記憶體裝置可以包括頂部電極102、電阻式切換層104、導電層106和底部電極108。在各種實施例中,可以提供一個或多個其它層用於層間粘附、導電性、減輕粒子擴散等(例如,參見第3圖,下文)。
在一個或多個實施例中,電阻式切換記憶體裝置100可以包括具有AlNx的組成物的導電層106和具有AlNy的組成物的相鄰切換層104。導電層可以具有在約55:45至約60:40的範圍內的金屬(例如鋁)和氮化物(MNx)之間的比率。因此,在一些實施例中,x可以在約0.80至約0.60的範圍內。此外,在各種實施例中,切換層104可以具有在約50:50至約40:60的範圍內的金屬(例如鋁)和氮化物(MNy)之間的比率。因此,在一些實施方案中,y可以在約1.00至約1.50的範圍內。可以看出,在一些實施例中, y對x的關係是:y>x。在各種實施例中,基於測量,據信導電層106可具有約1Kohm至約100Kohm的電阻,且電阻式切換層104可具有約1Mohm或更大的初始電阻。
在一些實施例中,導電層106和電阻式切換層104可以由相同的組件(儘管作為具有不同比例的化合物)形成。結果,預期這些層的壓縮或拉伸性質將是類似的。鑒於此,預期形成在切換材料層內的導電細絲將響應於反復的加熱和冷卻而經受較小的機械應力(例如,壓縮應力,拉伸應力等)。因此,預期這種電阻式切換裝置在許多編程和擦除操作上的可靠性增加。
在另外的實施例中,用於導電層106的金屬氮化物的使用可以提供用於在電阻式切換層104內形成細絲的導電材料(例如,粒子、原子、離子等)。此外,金屬氮化物還可以提供有益效果(例如,基於金屬氮化物的電阻)的內置電流順從性。在一些實施例中,用於電阻式切換層104的切換材料可以是AlNy,並且用於導電層106的導電材料可以是AlNx,y>x,如上所述。鑒於上述,應當理解,切換材料和導電材料的其它組合在本發明的實施例內。例如金屬氧化物,導電AlOx和切換AlOy,其中x<y。本領域技術人員已知的或通過本文提供的上下文而已知的其它合適材料被認為在本發明的範圍內。
第2圖說明根據本發明的替代實施例的電阻式記憶體裝置200的方塊圖。電阻式切換記憶體裝置200可以包括頂部電極202、導電層204、電阻式切換層206和 底部電極208。頂部電極202和底部電極208可以由合適的導電材料製成。用於頂部電極202或底部電極208的材料的實例可包括金屬、金屬合金、金屬氮化物或金屬氧化物、Cu、Al、Ti和其它合適的導體。在一些實施例中,頂部電極202或底部電極208可包括導電半導體材料(例如,摻雜Si、摻雜多晶矽等)。導電層204可以包括具有氮化物或氧化物的第一濃度x的金屬氮化物或金屬氧化物。此外,電阻式切換層可以包括具有氮化物或氧化物的第二濃度y的金屬氮化物或金屬氧化物。在各種實施例中,y>x。
第3圖描繪根據額外所揭示實施例的樣本電阻式切換記憶體裝置300的方塊圖。電阻式切換記憶體裝置300可包括如本文所述的頂部電極302、電阻式切換層306、導電層308和底部電極312。此外,電阻式切換記憶體裝置300可以包括一個或多個附加層或層組。例如,第一組層304可以包括以下中的一個或多個:用於增強電阻式切換層306和頂部電極302之間的導電性的導電層、用於促進良好的層間粘附的粘附層、用於減輕擴散的阻擋層的層之間的粒子(諸如Cu、Al、O等的金屬)、或者用於向另一層提供離子的離子層。在另一實施例中,電阻式切換記憶體裝置可以包括第二組層310,其包括導電層、粘附層、阻擋層或導電層308和底部電極層312之間的離子層中的一個或多個。
已關於記憶體單元的若干組件(例如,層),其導電或電阻式切換層或由此記憶體單元組成的記憶體架 構之間的相互作用描述了上述圖。應當理解,在本發明的一些合適的可選方面,這些圖可以包括其中指定的那些組件和層,一些指定的組件/層或附加的組件/層。子組件還可以實現為電連接到其他子組件,而不是包括在父組件/層內。例如,可以與一個或多個所公開的層相鄰地建立中間層。作為一個實例,減輕或控制非預期氧化的合適的阻擋層可以位於一個或多個公開的層之間。在其他實施例中,所公開的記憶體堆棧或薄膜層組可以具有比所示的更少的層。例如,切換層可以直接電接觸導線,而不是其間具有電極層。另外,注意,一個或多個公開的過程可以組合成提供聚合功能的單個過程。所公開的體系結構的組件還可以與本文中沒有具體描述但本領域技術人員已知的一個或多個其他組件交互。
鑒於上文所描述的示範性圖式,將參考第6圖到第7圖的流程圖更好地瞭解可根據所揭示的目標物實施的過程方法。雖然為了簡化說明,第6圖-7的方法被示出和描述為一系列方塊,但是應當理解和明白的是,所要求保護的主題不限於方塊的順序,因為一些方塊可以以不同的順序發生或者與其他方塊與本文所描繪和描述的內容相關。此外,並非所有所示的方塊都是實現本文所述方法所必需的。另外,應進一步理解的是,貫穿本說明書公開的一些或所有方法能夠存儲在製品上,以便於將這樣的方法傳送和傳送到電子設備。所使用的術語“製品”旨在包括可從任何電腦可讀設備,與載體結合的設備或存儲介質 訪問的電腦程序。
第4圖說明根據一個或一個以上所揭示實施例的用於形成電阻式記憶體裝置的實例方法400的流程圖。在402,方法400可以包括形成底部電極。底部電極可以由合適的導電材料形成,例如金屬、摻雜半導體等。在404,方法400可以包括沉積(例如,濺射)第一濃度的第一應力兼容材料的電阻式切換層。在一些實施例中,第一應力兼容材料可以包括金屬氮化物,或者在其他實施例中可以包括金屬氧化物。在一個實施例中,第一應力兼容材料可以是從約1.00至約1.50份氮化物或氧化物的範圍內的一部分金屬。在另外的實施例中,電阻式切換層可以由在約2奈米(nm)到約20nm的範圍內的厚度形成。在406,方法400可以包括沉積(例如濺射)具有小於第一濃度的第二濃度的第二應力兼容材料的導電層。在一個實施例中,第二應力兼容材料可以是與第一應力兼容材料相同的材料。在各種實施例中,第二應力兼容材料可以是從約0.6至約0.8份氮化物或氧化物的範圍內的一部分金屬。在至少一個實施例中,導電層可以形成為具有在約4nm至約100nm的範圍內的厚度。
在各種實施例中,例如當導電層和電阻式切換層都由具有不同比率的相同材料形成時,可以原位製造兩個層。在一些實施例中,為了形成這樣的裝置,可以首先在氬和氮更富的環境中沉積(例如濺射)鋁以形成電阻式切換層(厚度在約2nm至約20nm的範圍內),然後在不破壞 真空的情況下,可以在氬和氮較差的環境中沉積(例如濺射)鋁,以形成導電層(厚度在約4nm至約100nm的範圍內)。在其它實施例中,可使用兩個單獨的沉積工藝來形成兩個層,具有或不具有空氣斷裂。用於頂部電極和底部電極的材料也可以是導電氮化物,例如氮化鈦,氮化鉭,氮化鋁等。
第5圖示出了根據本發明的另外實施例的示例方法500的流程圖。在502,方法500可以包括在基板上形成底部電極。在504處,方法500可以包括在富氮或富氧環境中沉積金屬以形成具有高電阻的電阻式切換層。在506處,方法500可以包括在富含較少氮或氧的環境中(例如,與附圖標記504相比)沉積金屬或第二金屬以形成在電阻式切換層上具有較低電阻的導電層。在508,方法500可以包括在導電層上形成頂部電極。
在本發明的各種實施例中,所揭示的記憶體或記憶體架構可用作具有CPU或微型電腦的獨立或集成嵌入式記憶體裝置。一些實施例可以例如作為電腦記憶體(例如,隨機存取記憶體、高速緩沖存儲器、只讀記憶體、存儲記憶體等)的一部分來實現。其他實施例可以實現為例如便攜式記憶體設備。合適的便攜式記憶體設備的示例可以包括諸如安全數位(SD)卡、通用串行匯流排(USB)記憶棒、緊湊閃存(CF)卡等等的可移動記憶體或上述的適當組合。(參見,例如,下面的第6圖和7)。
NAND FLASH用於緊湊型閃存設備、USB設 備、SD卡、固態驅動器(SSD)和存儲類記憶體以及其他形式因素。雖然NAND已經證明了在過去十年中推動向更小裝置和更高晶片密度推動驅動器的成功技術,但隨著技術逐漸降低超過25奈米(nm)記憶體單元技術,幾個結構,性能和可靠性問題變得明顯。這些或類似考慮的子集由所公開的方面解決。
第6圖說明根據本發明的方面的用於記憶體單元陣列的記憶體陣列602的實例操作和控制環境600的方塊圖。在本發明的至少一個方面,記憶體陣列602可包括選自各種記憶體單元技術的記憶體。在至少一個實施例中,記憶體陣列602可包括以緊湊的二維或三維架構佈置的兩端記憶體技術。示例性體系結構可以包括1T1R記憶體陣列和1TnR記憶體陣列(或1TNR記憶體陣列),如本文所公開的。合適的雙端記憶體技術可以包括電阻式切換記憶體、導電橋接記憶體、相變記憶體、有機記憶體、磁阻記憶體等或前述的適當組合。
行控制器606和感測放大器608可形成為與記憶體陣列602相鄰。此外,行控制器606可經配置以激活(或識別用於激活)記憶體陣列602的位元線的子集。行控制器606可利用由參考和控制信號發生器618提供的控制信號來激活並操作位元線子集中的相應子位元線,向這些位元線施加合適的編程、擦除或讀取電壓。未激活的位元線可以保持在禁止電壓(也由參考和控制信號發生器618施加),以減輕或避免對這些未激活的位元線的位元干擾影 響。
此外,操作和控制環境600可以包括列控制器604。列控制器604可以形成為與記憶體陣列602的字線相鄰並電連接。還使用參考和控制信號發生器618的控制信號,列控制器604可以用合適的選擇電壓選擇記憶體單元的特定列。此外,列控制器604可通過在選定字線處施加適當電壓來促進編程、擦除或讀取操作。
感測放大器608可以從由行控制器606和列控制器604選擇的記憶體陣列602的被激活的記憶體單元讀取資料或向其寫入資料。從記憶體陣列602讀出的資料可以被提供給輸入/輸出緩衝器612。同樣,可以從輸入/輸出緩衝器612接收要寫入記憶體陣列602的資料,並將其寫入記憶體陣列602的激活的記憶體單元。
時鐘源610可以提供相應的時鐘脈衝,以便於列控制器604和行控制器606的讀取、寫入和編程操作的定時。時鐘源610可以進一步促進字線或位元的選擇線。響應於由操作和控制環境600接收的外部或內部命令,輸入/輸出緩衝器612可以包括命令和地址輸入以及雙向資料輸入和輸出。通過命令和地址輸入提供指令,並且在雙向資料輸入和輸出上傳送要寫入記憶體陣列602的資料以及從記憶體陣列602讀取的資料,從而便於連接到外部主機設備,例如電腦或其他處理設備(未示出,但參見例如下文第7圖的電腦702)。
輸入/輸出緩衝器612可以被配置為接收寫資料、接收擦除指令,接收狀態或維護指令、輸出讀出資料、輸出狀態 資訊、以及接收地址資料和命令資料、以及地址資料相應指令。地址資料可以通過地址寄存器614傳送到列控制器604和行控制器606。此外,輸入資料經由感測放大器608和輸入/輸出緩衝器612之間的信號輸入線被傳送到記憶體陣列602,並且接收輸出資料從記憶體陣列602經由從感測放大器608到輸入/輸出緩衝器612的信號輸出線。可以從主機設備接收輸入資料,並且可以經由I/O匯流排將輸出資料傳送到主機設備。
從主機設備接收的命令可以被提供給命令介面616。命令介面616可以被配置為從主機設備接收外部控制信號,並且確定輸入到輸入/輸出緩衝器612的資料是否是寫資料、命令或地址。輸入命令可以被傳送到狀態機620。
狀態機620可經配置以管理記憶體陣列602(以及多組記憶體陣列的其它記憶體組)的編程和重新編程。根據控制邏輯配置來實現提供給狀態機620的指令,使得狀態機能夠管理與記憶體單元陣列602相關聯的讀取、寫入、擦除、資料輸入、資料輸出和其它功能。在一些方面,狀態機620可以發送並接收關於成功接收或執行各種命令的確認和否定確認。在另外的實施例中,狀態機620可以譯碼和實現狀態相關命令、譯碼和實現配置命令等等。
為了實現讀、寫、擦除、輸入、輸出等功能,狀態機620可以控制時鐘源610參考和控制信號發生器618。時鐘源610的控制可以導致被配置為促進列控制器604和行控制器606 實現特定功能的輸出脈衝。輸出脈衝可以例如通過行控制器606或者列控制器604的字線被傳送到所選擇的位元線。
結合第7圖,下面描述的系統和過程可以在諸如單個集成電路(IC)晶片、多個IC、專用集成電路(ASIC)等的硬體內實現。此外,一些或所有過程方塊出現在每個過程中的順序不應被認為是限制性的。相反,應當理解,一些過程方塊可以以各種順序執行,不是所有這些都可以在本文中明確地示出。
參考第7圖,用於實現所要求保護的主題的各個方面的合適的操作環境700包括電腦702。電腦702包括處理單元704、系統記憶體706、編譯碼器735和系統匯流排708。系統匯流排708將包括但不限於系統記憶體706的系統組件耦合到處理單元704。處理單元704可以是各種可用處理器中的任一種。雙微處理器和其它多處理器架構也可以用作處理單元704。
系統匯流排708可以是幾種類型的匯流排結構中的任一種,包括記憶體匯流排或記憶體控制器、外圍匯流排或外部匯流排和/或使用任何種類的可用匯流排體系結構的局部匯流排,包括但不限於:工業標准體系結構(ISA)、微通道體系結構(MSA)、擴展ISA(EISA)、智能驅動電子(IDE)、VESA局部匯流排(VLB)、外圍部件互連(PCI)、卡匯流排、串行匯流排(USB)、高級圖形埠(AGP)、個人電腦存儲卡國際協會匯流排(PCMCIA)、火線(IEEE 1394)和小型電腦系統介面(SCSI)。
在各種實施例中,系統記憶體706包括揮發性記憶體710和非揮發性記憶體712,其可以採用一個或多個所公開的記憶體架構。包含諸如在啟動期間在電腦702內的組件之間傳送資訊的基本例程的基本輸入/輸出系統(BIOS)存儲在非揮發性記憶體712中。此外,根據本發明,編譯碼器735可以包括編碼器或譯碼器中的至少一個,其中編碼器或譯碼器中的至少一個可以包括硬體、軟體件或硬體和軟體的組合。雖然,編譯碼器735被描述為單獨的組件,但是編譯碼器735可以包含在非揮發性記憶體712內。作為說明而非限制,非揮發性記憶體712可以包括只讀記憶體(ROM)、可編程ROM(PROM)、電可編程ROM(EPROM)、電可擦除可編程ROM(EEPROM)或閃存。在至少一些公開的實施例中,非揮發性記憶體712可以採用一個或多個所公開的記憶體架構。此外,非揮發性記憶體712可以是電腦記憶體(例如,與電腦702或其主板實體地集成)或可移動記憶體。可以實現所公開的實施例的合適的可移動記憶體的示例可以包括安全數位(SD)卡、緊湊型閃存(CF)卡、通用串行匯流排(USB)記憶棒等。揮發性記憶體710包括用作外部高速緩存記憶體的隨機存取記憶體(RAM),並且還可以在各種實施例中採用一個或多個公開的記憶體架構。作為說明而非限制,RAM以許多形式可用,諸如靜態RAM(SRAM)、動態RAM(DRAM)、同步DRAM(SDRAM)、雙倍資料速率SDRAM(DDR SDRAM)和增強型SDRAM(ESDRAM)等等。
電腦702還可以包括可移除/不可移除、揮發性/非揮發性電腦存儲介質。第7圖示出了例如磁碟儲存器714。磁碟儲存器714包括但不限於諸如磁碟驅動器,固態碟(SSD)軟碟驅動器、磁帶驅動器、Jaz驅動器、Zip驅動器、LS-100驅動器、閃存卡或記憶棒。另外,磁碟儲存器714可以包括與其他存儲介質分開地或與其它存儲介質組合的存儲介質,包括但不限於諸如光碟ROM設備(CD-ROM)、CD可記錄驅動器(CD-R驅動器)、CD可重寫驅動器(CD-RW驅動器)或數位通用碟ROM驅動器(DVD-ROM)。為了便於將磁碟儲存器714連接到系統匯流排708,通常使用可移動或不可移動的介面,例如介面716。應當理解,磁碟儲存器714可以存儲與用戶相關的資訊。這樣的資訊可以存儲在服務器或運行在用戶設備上的應用處或提供給服務器或應用。在一個實施例中,可以向存儲到磁碟儲存器714和/或傳輸到服務器或應用的資訊類型通知用戶(例如,通過輸出設備736)。可以向用戶提供選擇加入或選擇不加入(例如,通過來自輸入設備728的輸入)與服務器或應用收集和/或共享這樣的資訊的機會。
應當理解,第7圖描述了充當用戶和在合適的操作環境700中描述的基本電腦資源之間的中介的軟體。這種軟體包括操作系統718。操作系統718可以存儲在磁碟儲存器714用於控制和分配電腦702的資源。應用720利用通過程序模組724的操作系統718對資源的管理,以及諸如引導/關閉事務表等的程序資料726,存儲在系統 記憶體706或磁碟儲存器714中。應當理解,所要求保護的主題可以用各種操作系統或操作系統的組合來實現。
用戶通過輸入設備728將命令或資訊輸入到電腦702中。輸入設備728包括但不限於諸如滑鼠、軌跡球、觸筆、觸摸板、鍵盤、麥克風等的指向設備、操縱杆、遊戲墊、衛星天線、掃描儀、電視調諧器卡、數位相機、數位攝像機、網路攝像機等。這些和其他輸入設備經由介面埠730通過系統匯流排708連接到處理單元704。介面埠730包括例如串行埠、並行埠、遊戲埠和通用埠串行匯流排(USB)。輸出設備736使用與輸入設備728相同類型的埠中的一些。因此,例如,USB埠可以用於向電腦702提供輸入以及將資訊從電腦702輸出到輸出設備提供輸出適配器734以說明在其他輸出設備中存在需要特殊適配器的一些輸出設備,例如監視器、揚聲器和打印機。輸出適配器734可以包括,作為說明而非限制,視頻和聲卡,其提供輸出設備736和系統匯流排708之間的連接手段。應當注意,設備的其他設備和/或系統提供輸入和輸出能力,例如遠程電腦738。
電腦702可以使用到一個或多個遠程電腦(諸如遠程電腦738)的邏輯連接在聯網環境中操作。遠程電腦738可以是個人電腦、伺服器、路由器、網路PC、工作站、基於微處理器的設備、對等設備、智能電話、平板或其他網路節點,並且通常包括相對於電腦702描述的許多組件。為了簡潔起見,僅僅記憶體存儲設備740與遠程電腦 738一起示出。遠程電腦738通過網路介面742邏輯連接到電腦702,然後經由通信連接744連接。網路介面742包括有線和/或無線通信網路例如局域網(LAN)和廣域網(WAN)和蜂窩網路。LAN技術包括光纖分布式資料介面(FDDI)、銅線分布式資料介面(CDDI)、以太網、令牌環等。WAN技術包括但不限於點對點鏈路,諸如綜合業務數位網(ISDN)及其變體的電路交換網路、分組交換網路和數位用戶線路(DSL)。
通信連接744是指用於將網路介面742連接到系統匯流排708的硬體/軟體。雖然為了說明清楚在電腦702內示出了通信連接744,但它也可以在電腦702外部。僅為了示例性目的,連接到網路介面742所需的硬體/軟體包括內部和外部技術,例如包括常規電話級調制解調器、電纜調制解調器和DSL調制解調器的調制解調器、ISDN適配器、以及有線和無線以太網卡、集線器、和路由器。
本發明的所示方面還可以在分布式計算環境中實踐,其中某些任務由通過通信網路鏈接的遠程處理設備執行。在分布式計算環境中,程序模組或存儲的資訊,指令等可以位於本地或遠程記憶體存儲設備中。
此外,應當理解,本文描述的各種部件可以包括電路,其可以包括具有適當值的部件和電路組件,以便實現本發明的實施例。此外,可以理解,許多各種組件可以在一個或多個IC晶片上實現。例如,在一個實施例中,一組部件可以在單個IC晶片中實現。在其它實施例 中,各個組件中的一個或多個在單獨的IC晶片上製造或實現。
如本文所使用的,術語“組件”、“系統”、“架構”等旨在指代電腦或電子相關實體,其是硬體、硬體和軟體的組合、軟體(例如,執行)或韌體。例如,組件可以是一個或多個晶體管、記憶體單元、晶體管或記憶體單元的佈置、門陣列、可編程門陣列、專用集成電路、控制器、處理器、在處理器、訪問或者連接半導體記憶體、電腦等的對象,可執行程序或者應用程序,或者其適當的組合。組件可以包括可擦除編程(例如,至少部分地存儲在可擦除記憶體中的處理指令)或硬編程(例如,在製造時刻錄到不可擦除記憶體中的處理指令)。
作為說明,從記憶體執行的過程和處理器都可以是組件。作為另一示例,架構可以包括以適合於電子硬體的佈置的方式實現處理指令的電子硬體(例如,並行或串行晶體管),處理指令和處理器的佈置。此外,架構可以包括單個組件(例如,晶體管、門陣列,…)或組件的佈置(例如,晶體管的串聯或並聯佈置、與編程電路連接的門陣列、電源引線、電氣接地、輸入信號線和輸出信號線等)。系統可以包括一個或多個組件以及一個或多個架構。一個示例系統可以包括切換塊架構,其包括交叉的輸入/輸出線和傳輸門晶體管、以及電源、信號發生器、通信匯流排、控制器、I/O介面、地址寄存器、等等。應當理解,預期在定義中的一些重迭,並且架構或系統可以是獨立組件或另一 架構,系統等的組件。
除了上述內容之外,所公開的主題可以實現為使用典型的製造、編程或工程技術來產生硬體、韌體、軟體或其任何合適的組合的方法,裝置或製品以控制實施所公開的主題的電子設備。本文所使用的術語“裝置”和“製品”旨在包括電子設備,半導體設備,電腦或可從任何電腦可讀設備,載體或媒體訪問的電腦程序。電腦可讀媒體可以包括硬體媒體或軟體媒體。另外,媒體可以包括非暫時性媒體或傳輸媒體。在一個示例中,非暫時性媒體可以包括電腦可讀硬體媒體。電腦可讀硬體媒體的具體示例可以包括但不限於磁存儲設備(例如,硬盤、軟盤、磁條…)、光盤(例如,壓縮盤(CD)、數位多功能盤(DVD)、智能卡和閃存設備(例如,卡、棒、鑰匙驅動器…)。電腦可讀傳輸媒體可以包括載波等。當然,本領域技術人員將認識到,在不脫離所公開主題的範圍或精神的情況下,可以對該配置進行許多修改。
以上描述的內容包括本發明的示例。當然,為了描述本發明的目的,不可能描述組件或方法的每個可想到的組合,但是本領域的普通技術人員可以認識到,本發明的許多進一步的組合和排列是可能的。因此,所公開的主題旨在涵蓋落入本發明的精神和範圍內的所有這樣的改變,修改和變化。此外,就在詳細描述或申請專利範圍中使用術語“包括”、“包括”、“具有”或“具有”及其變體而言,該術語旨在以類似於術語“包括”在被用作 申請專利範圍中的過渡詞時被解釋。
此外,詞語“示例性”在本文中用於表示用作示例,實例或說明。本文描述為“示例性”的任何方面或設計不一定被解釋為比其它方面或設計優選或有利。相反,詞“示例性”的使用旨在以具體方式呈現概念。如本申請中所使用的,術語“或”旨在表示包括性的“或”而不是排他性的“或”。也就是說,除非另有規定或從上下文清楚,否則“X使用A或B”意指任何自然的包括性排列。也就是說,如果X使用A;X使用B;或X使用A和B兩者,則在任何前述情況下滿足“X使用A或B”。此外,除非另有說明或從上下文中清楚地指示單數形式,否則本申請和所附申請專利範圍中使用的冠詞“一”和“一個”通常應被解釋為意指“一個或多個”。
此外,已經根據對電子記憶體內的資料位元的算法或處理操作呈現了詳細描述的一些部分。這些過程描述或表示是由本領域的技術人員採用的機制,以將他們的工作的實質有效地傳達給同等技術的其他人。這裡的過程通常被認為是導致期望結果的自相矛盾的行為序列。這些行為是需要物理量的物理操縱的那些行為。通常,儘管不是必須的,這些量採取能夠被存儲,傳送,組合,比較和/或以其他方式操縱的電和/或磁信號的形式。
已經證明,主要出於公共使用的原因,將這些信號稱為位元、值、元素、符號、字符、術語、數字等是方便的。然而,應當記住,所有這些和類似的術語將與適當的物理量相關聯, 並且僅僅是應用於這些量的方便的標記。除非另有明確說明或從前述討論中顯而易見,否則應當理解,貫穿所公開的主題,利用諸如處理、計算、複製、模仿、確定或傳輸等術語的討論是指如下的動作和過程:處理系統和/或類似的消費者或工業電子設備或機器,其將表示為電子設備的電路,寄存器或記憶體內的物理(電氣或電子)量的資料或信號操縱或變換為其他資料或類似地表示為機器或電腦系統記憶體或寄存器或其它此類資訊存儲,傳輸和/或顯示設備內的物理量的信號。
關於由上述組件、架構、電路、過程等執行的各種功能,除非另有說明,用於描述這些組件的術語(包括對“裝置”的引用)旨在對應,執行所描述的組件的指定功能的任何組件(例如,功能等同物),即使在結構上不等同于執行本文所示的實施例的示例性方面中的功能的所公開的結構。另外,儘管可以僅關於幾個實現中的一個公開了特定特徵,但是這種特徵可以與其他實現的一個或多個其他特徵組合,如對於任何給定或特定應用可能期望和有利的。還將認識到,實施例包括具有用於執行各種過程的動作和/或事件的電腦可執行指令的系統以及電腦可讀媒體。
500、502、506、508:方法

Claims (16)

  1. 一種電阻式切換裝置,包括:底部電極,設置在半導體基板上;電阻式切換材料,設置在該底部電極上方,包括鋁和氮材料:AlNy;導體材料,設置在該電阻式切換材料上方並接觸該電阻式切換材料,包括鋁和氮材料:AlNx,其中y>x;以及頂部電極,設置在該導體材料上方。
  2. 如申請專利範圍第1項所述之電阻式切換裝置,其中,該底部電極包括金屬氮化物。
  3. 如申請專利範圍第1項所述之電阻式切換裝置,其中,AlNx是非化學計量的氮化鋁,其中,x在0.60至0.80的範圍內。
  4. 如申請專利範圍第1項所述之電阻式切換裝置,其中,AlNy是化學計量或非化學計量的氮化鋁;以及其中,y在1.00至1.50的範圍內。
  5. 如申請專利範圍第1項所述之電阻式切換裝置,其中,x在0.50至0.80的範圍內;以及其中,y在1.00至1.50的範圍內。
  6. 如申請專利範圍第1項所述之電阻式切換裝置,其中,該電阻式切換材料包括約2nm至約20nm的厚度。
  7. 如申請專利範圍第1項所述之電阻式切換裝置,其中, 該導體材料包括約4nm至約100nm的厚度。
  8. 如申請專利範圍第1項所述之電阻式切換裝置,其中,該電阻式切換材料與大約1百萬奧姆(MOhm)至大約100MOhm的範圍內之初始電阻相關聯。
  9. 如申請專利範圍第1項所述之電阻式切換裝置,其中,該導體材料與在約1千奧姆(KOhm)至約100KOhm的範圍內之初始電阻相關聯。
  10. 如申請專利範圍第1項所述之電阻式切換裝置,其中,該底部電極包括選自由銅、氮化鈦和氮化鉭所組成的群組之材料。
  11. 一種用於形成半導體裝置之方法,包括:在半導體基板上形成底部電極;在該底部電極上方形成包括鋁和氮材料:AlNy或鋁和氧材料:AlOy之電阻式切換材料層;在包括鋁和氮材料:AlNx或鋁和氧材料:AlOx的該電阻式切換材料上方形成與之接觸的導體材料,其中y>x;以及在該導體材料上方形成頂部電極。
  12. 如申請專利範圍第11項所述之方法,其中,形成該電阻式切換材料層和形成該導體材料包括:將該半導體基板設置在處理室內;將該處理室從環境大氣密封;在該處理室從該環境大氣密封時:形成該電阻式切換材料包括在氬氣和與氮的 第一流速相關的氮氣中形成該AlNy材料;形成該導電材料包括在氬氣和與氮的第二流速相關的氮氣中形成該AlNx材料,其中,該第一流速超過該第二流速;以及將該處理室從該環境大氣開封。
  13. 如申請專利範圍第11項所述之方法,其中,形成該電阻式切換材料包括沉積從1.00至1.50份氮化物或氧化物的範圍內的一部分金屬。
  14. 如申請專利範圍第11項所述之方法,復包括將該電阻式切換材料形成為在2nm到約20nm的範圍內的厚度。
  15. 如申請專利範圍第11項所述之方法,其中,形成該黨電材料復包括沉積從0.6至0.8份氮化物或氧化物的範圍內的一部分金屬。
  16. 如申請專利範圍第11項所述之方法,復包括將該導電材料形成為在4nm至100nm的範圍內的厚度。
TW105138758A 2016-05-20 2016-11-23 非化學計量電阻式切換記憶體裝置和製造方法 TWI731903B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US201662339536P 2016-05-20 2016-05-20
US62/339,536 2016-05-20

Publications (2)

Publication Number Publication Date
TW201742282A TW201742282A (zh) 2017-12-01
TWI731903B true TWI731903B (zh) 2021-07-01

Family

ID=60389344

Family Applications (1)

Application Number Title Priority Date Filing Date
TW105138758A TWI731903B (zh) 2016-05-20 2016-11-23 非化學計量電阻式切換記憶體裝置和製造方法

Country Status (4)

Country Link
JP (1) JP6865561B2 (zh)
KR (1) KR20170131189A (zh)
CN (1) CN107403866B (zh)
TW (1) TWI731903B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
RU2749028C9 (ru) * 2020-07-29 2021-09-07 Федеральное государственное бюджетное учреждение Институт физики полупроводников им. А.В. Ржанова Сибирского отделения Российской академии наук (ИФП СО РАН) Способ получения активной структуры элемента энергонезависимой резистивной памяти

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW201347253A (zh) * 2012-03-30 2013-11-16 Sony Corp 儲存裝置及儲存單元

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
RU2468471C1 (ru) * 2011-04-07 2012-11-27 Государственное образовательное учреждение высшего профессионального образования "Петрозаводский государственный университет" Способ получения энергонезависимого элемента памяти
US8853099B2 (en) * 2011-12-16 2014-10-07 Intermolecular, Inc. Nonvolatile resistive memory element with a metal nitride containing switching layer
TWI489461B (zh) * 2012-09-04 2015-06-21 Ind Tech Res Inst 電阻式記憶體結構、其操作方法及製作方法
CN103280526B (zh) * 2013-05-29 2015-03-11 北京大学 一种忆阻层及忆阻器

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW201347253A (zh) * 2012-03-30 2013-11-16 Sony Corp 儲存裝置及儲存單元

Also Published As

Publication number Publication date
KR20170131189A (ko) 2017-11-29
CN107403866B (zh) 2020-02-21
TW201742282A (zh) 2017-12-01
JP2017208523A (ja) 2017-11-24
CN107403866A (zh) 2017-11-28
JP6865561B2 (ja) 2021-04-28

Similar Documents

Publication Publication Date Title
TWI597725B (zh) 用於雙端點記憶體的選擇器裝置
US10608180B2 (en) Resistive memory cell with intrinsic current control
US20230157186A1 (en) Non-stoichiometric resistive switching memory device and fabrication methods
TWI666760B (zh) 電阻性記憶體架構及裝置
TWI630739B (zh) 用於雙端記憶體內金屬電極之降低擴散
JP2021534532A (ja) メモリセルをプログラムするための技術
US11295812B2 (en) Memory devices and memory operational methods
TWI753509B (zh) 具有選擇和控制電晶體之電阻式隨機存取記憶體和架構及其操作方法
TW201417259A (zh) 電阻式記憶體裝置
JP2004355676A (ja) 記憶装置
TW201514995A (zh) 具有覆寫能力及低寫入放大的非揮發性記憶體
KR20200089768A (ko) 비휘발성 메모리에서 트림 파라미터를 업데이트하는 기술
TWI731903B (zh) 非化學計量電阻式切換記憶體裝置和製造方法
US11387409B1 (en) Formation of structurally robust nanoscale Ag-based conductive structure
US8841645B2 (en) Multi-level memory cell
TWI632604B (zh) 使用鋁作為蝕刻停止層
TWI742347B (zh) 電阻性隨機存取記憶體程式化及抹除技術及設備
US11978513B2 (en) Generating patterns for memory threshold voltage difference
US20230386572A1 (en) Wordline boost by charge sharing in a memory device