TWI714494B - 淺溝渠隔離結構中的針狀缺陷的監測方法 - Google Patents

淺溝渠隔離結構中的針狀缺陷的監測方法 Download PDF

Info

Publication number
TWI714494B
TWI714494B TW109111917A TW109111917A TWI714494B TW I714494 B TWI714494 B TW I714494B TW 109111917 A TW109111917 A TW 109111917A TW 109111917 A TW109111917 A TW 109111917A TW I714494 B TWI714494 B TW I714494B
Authority
TW
Taiwan
Prior art keywords
electrode
trench isolation
shallow trench
isolation structure
voltage
Prior art date
Application number
TW109111917A
Other languages
English (en)
Other versions
TW202139312A (zh
Inventor
李世平
蔡博安
Original Assignee
力晶積成電子製造股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 力晶積成電子製造股份有限公司 filed Critical 力晶積成電子製造股份有限公司
Priority to TW109111917A priority Critical patent/TWI714494B/zh
Application granted granted Critical
Publication of TWI714494B publication Critical patent/TWI714494B/zh
Publication of TW202139312A publication Critical patent/TW202139312A/zh

Links

Images

Landscapes

  • Element Separation (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)

Abstract

一種淺溝渠隔離結構中的針狀缺陷的監測方法，包括以下步驟。提供監測元件。監測元件包括基底、淺溝渠隔離結構與第一電極。淺溝渠隔離結構位在基底中。第一電極位在淺溝渠隔離結構上。在基底中包括第二電極。施加掃描電壓至第一電極與第二電極中的一者，且施加固定電壓至第一電極與第二電極中的另一者。在第一電極或第二電極量測掃描電壓所對應的檢測電流值來監測淺溝渠隔離結構中的針狀缺陷。

Description

淺溝渠隔離結構中的針狀缺陷的監測方法
本發明是有關於一種缺陷的監測方法，且特別是有關於一種淺溝渠隔離結構中的針狀缺陷的監測方法。
在淺溝渠隔離結構的製程中，會先對基底進行蝕刻製程而在基底中形成溝渠，再於溝渠中填入隔離材料而形成淺溝渠隔離結構。然而，在對基底中進行蝕刻製程以形成溝渠的過程中，若存在顆粒將會阻礙蝕刻製程而在溝渠中形成「針狀缺陷(needle defect)」(亦稱為「柱狀缺陷(pillar defect)」或「圓錐狀缺陷(cone defect)」)。如此一來，針狀缺陷會位在後續形成的淺溝渠隔離結構中，而導致半導體元件的崩潰電壓(breakdown voltage)降低並產生可靠度(reliability)的問題，進而使得產品的品質出現問題。
本發明提供一種淺溝渠隔離結構中的針狀缺陷的監測方法，其可有效地監測淺溝渠隔離結構中的針狀缺陷。
本發明提出一種淺溝渠隔離結構中的針狀缺陷的監測方法，包括以下步驟。提供監測元件。監測元件包括基底、淺溝渠隔離結構與第一電極。淺溝渠隔離結構位在基底中。第一電極位在淺溝渠隔離結構上。在基底中包括第二電極。施加掃描電壓(sweep voltage)至第一電極與第二電極中的一者，且施加固定電壓至第一電極與第二電極中的另一者。在第一電極或第二電極量測掃描電壓所對應的檢測電流值來監測淺溝渠隔離結構中的針狀缺陷。
依照本發明的一實施例所述，在上述淺溝渠隔離結構中的針狀缺陷的監測方法中，在第一電極或第二電極量測掃描電壓所對應的檢測電流值可監測在淺溝渠隔離結構中是否存在針狀缺陷。
依照本發明的一實施例所述，在上述淺溝渠隔離結構中的針狀缺陷的監測方法中，在第一電極或第二電極量測掃描電壓所對應的檢測電流值可監測針狀缺陷的頂部與第一電極的底部之間的距離。
依照本發明的一實施例所述，在上述淺溝渠隔離結構中的針狀缺陷的監測方法中，第二電極可為摻雜區。
依照本發明的一實施例所述，在上述淺溝渠隔離結構中的針狀缺陷的監測方法中，摻雜區可為井區或經摻雜的基底。
依照本發明的一實施例所述，在上述淺溝渠隔離結構中的針狀缺陷的監測方法中，摻雜區的導電型為可為P型。
依照本發明的一實施例所述，在上述淺溝渠隔離結構中的針狀缺陷的監測方法中，可施加掃描電壓至第一電極，且可施加固定電壓至第二電極。掃描電壓可為0V至小於0V的電壓。
依照本發明的一實施例所述，在上述淺溝渠隔離結構中的針狀缺陷的監測方法中，可施加掃描電壓至第二電極，且可施加固定電壓至第一電極。掃描電壓可為0V至大於0V的電壓。
依照本發明的一實施例所述，在上述淺溝渠隔離結構中的針狀缺陷的監測方法中，摻雜區的導電型為可為N型。
依照本發明的一實施例所述，在上述淺溝渠隔離結構中的針狀缺陷的監測方法中，可施加掃描電壓至第一電極，且可施加固定電壓至第二電極。掃描電壓可為0V至大於0V的電壓。
依照本發明的一實施例所述，在上述淺溝渠隔離結構中的針狀缺陷的監測方法中，可施加掃描電壓至第二電極，且可施加固定電壓至第一電極。掃描電壓可為0V至小於0V的電壓。
依照本發明的一實施例所述，在上述淺溝渠隔離結構中的針狀缺陷的監測方法中，可藉由串聯多個測試機台來提供掃描電壓。
依照本發明的一實施例所述，在上述淺溝渠隔離結構中的針狀缺陷的監測方法中，測試機台例如是晶圓允收測試(wafer acceptance test，WAT)機台。
依照本發明的一實施例所述，在上述淺溝渠隔離結構中的針狀缺陷的監測方法中，第一電極可僅位在淺溝渠隔離結構上。
依照本發明的一實施例所述，在上述淺溝渠隔離結構中的針狀缺陷的監測方法中，第一電極可為單層結構。
依照本發明的一實施例所述，在上述淺溝渠隔離結構中的針狀缺陷的監測方法中，第一電極可為多層結構。
依照本發明的一實施例所述，在上述淺溝渠隔離結構中的針狀缺陷的監測方法中，第一電極的材料例如是摻雜多晶矽、金屬矽化物、金屬或其組合。
依照本發明的一實施例所述，在上述淺溝渠隔離結構中的針狀缺陷的監測方法中，用於設置第一電極的淺溝渠隔離結構的表面可低於基底的頂面。
依照本發明的一實施例所述，在上述淺溝渠隔離結構中的針狀缺陷的監測方法中，淺溝渠隔離結構可具有凹槽。第一電極位在凹槽中，而使得用於設置第一電極的淺溝渠隔離結構的表面可低於基底的頂面。
依照本發明的一實施例所述，在上述淺溝渠隔離結構中的針狀缺陷的監測方法中，用於設置第一電極的淺溝渠隔離結構的表面可等於或高於基底的頂面。
基於上述，在本發明所提出的淺溝渠隔離結構中的針狀缺陷的監測方法中，施加掃描電壓至第一電極與第二電極中的一者，且施加固定電壓至第一電極與第二電極中的另一者，接著再量測掃描電壓所對應的檢測電流值來監測針狀缺陷，藉此可有效地監測淺溝渠隔離結構中的針狀缺陷。如此一來，可藉由上述方法對產品進行品質管制，以提升產品品質。
為讓本發明的上述特徵和優點能更明顯易懂，下文特舉實施例，並配合所附圖式作詳細說明如下。
圖1為本發明一實施例的淺溝渠隔離結構中的針狀缺陷的監測方法的流程圖。圖2為本發明一實施例的監測元件的剖面圖。
請參照圖1與圖2，進行步驟S100，提供監測元件100。監測元件100包括基底102、淺溝渠隔離結構104與第一電極106。基底102可包括測試區R1，且更可包括元件區R2。監測元件100可位在測試區R1中。測試區R1可位在晶圓的切割道上或位在晶圓的晶片區中。基底102可為半導體基底，如矽基底。
此外，在測試區R1的基底102中包括第二電極108。第二電極108可為摻雜區。摻雜區的導電型可為P型或N型。此外，摻雜區可為井區或經摻雜的基底102。在一些實施例中，第二電極108(摻雜區)可為P型井區或P型的基底102。在另一些實施例中，第二電極108(摻雜區)可為N型井區或N型的基底102。
在本實施例中，第二電極108(摻雜區)是以井區為例，但本發明並不以此為限。在其他實施例中，第二電極108(摻雜區)可為經摻雜的基底102。
另外，元件區R2可包括高壓元件區RH與低壓元件區RL中的至少一者。在高壓元件區RH中的基底102上可設置有高壓電晶體元件200。在低壓元件區RL中的基底102上可設置有低壓電晶體元件300。高壓電晶體元件200的介電層202的厚度可大於低壓電晶體元件300的介電層302的厚度。
淺溝渠隔離結構104位在基底102中。在一些實施例中，在淺溝渠隔離結構104中可能會存在針狀缺陷110。針狀缺陷110可為基底102的一部份。淺溝渠隔離結構104的材料例如是氧化矽。
第一電極106位在淺溝渠隔離結構104上。在一些實施例中，第一電極106可僅位在淺溝渠隔離結構104上，亦即第一電極106不會超出淺溝渠隔離結構104的範圍。第一電極106可為單層結構或多層結構。第一電極106的材料例如是摻雜多晶矽、金屬矽化物、金屬或其組合。在本實施例中，第一電極106是以多層結構為例，但本發明並不以此為限。舉例來說，第一電極106可包括導體層106a與導體層106b。導體層106a位在淺溝渠隔離結構104上。導體層106a的材料例如是摻雜多晶矽。導體層106b位在導體層106a上。導體層106b的材料例如是金屬矽化物(如，矽化鎳或矽化鈷)。
此外，用於設置第一電極106的淺溝渠隔離結構104的表面S1可低於、等於或高於基底102的頂面S2。在本實施例中，淺溝渠隔離結構104可具有凹槽104a。第一電極106位在凹槽104a中，而使得用於設置第一電極106的淺溝渠隔離結構104的表面S1可低於基底102的頂面S2。在用於設置第一電極106的淺溝渠隔離結構104的表面S1低於基底102的頂面S2的情況下，可使得針狀缺陷110的頂部TP與第一電極106的底部BP之間的距離更接近，所以崩潰電壓會下降，因此可提升偵測的靈敏度(sensitivity)，但本發明並不以此為限。在其他實施例中，淺溝渠隔離結構104亦可不具有凹槽104a。
以下，舉例說明凹槽104a的形成方法。高壓電晶體元件200的介電層202與低壓電晶體元件300的介電層202的形成方法可包括以下步驟。首先，可同時在高壓元件區RH與低壓元件區RL中的基底102上形成介電層202。接著，移除低壓元件區RL中的介電層202，且保留高壓元件區RH中的介電層202。然後，在低壓元件區RL中的基底102上形成介電層302。在移除低壓元件區RL中的介電層202的製程中，可同時移除測試區R1中的部分淺溝渠隔離結構104，而在淺溝渠隔離結構104中形成凹槽104a，但本發明的凹槽104a的形成方法並不以此為限。在其他實施例中，可藉由額外的微影製程與蝕刻製程單獨對淺溝渠隔離結構104進行圖案化，而在淺溝渠隔離結構104中形成凹槽104a。
另外，監測元件100更可包括間隙壁112。間隙壁112可位在第一電極106的側壁上。間隙壁112可為單層結構或多層結構。間隙壁112的材料例如是氧化矽、氮化矽或其組合。
接著，進行步驟S102，施加掃描電壓Vs至第一電極106與第二電極108中的一者，且施加固定電壓Vf至第一電極106與第二電極108中的另一者。
在一些實施例中，在第二電極108(摻雜區)的導電型為P型的情況下，可施加掃描電壓Vs至第一電極106，且可施加固定電壓Vf至第二電極108。掃描電壓Vs可為0V至小於0V的電壓，如0V至-400V。固定電壓Vf可固定在一適當的電壓值(如，0V或接地)。
在一些實施例中，在第二電極108(摻雜區)的導電型為P型的情況下，可施加掃描電壓Vs至第二電極108，且可施加固定電壓Vf至第一電極106。掃描電壓Vs可為0V至大於0V的電壓，如0V至400V。固定電壓Vf可固定在一適當的電壓值(如，0V或接地)。
在一些實施例中，在第二電極108(摻雜區)的導電型為N型的情況下，可施加掃描電壓Vs至第一電極106，且可施加固定電壓Vf至第二電極108。掃描電壓Vs可為0V至大於0V的電壓，如0V至400V。固定電壓Vf可固定在一適當的電壓值(如，0V或接地)。
在一些實施例中，在第二電極108(摻雜區)的導電型為N型的情況下，可施加掃描電壓Vs至第二電極108，且可施加固定電壓Vf至第一電極106。掃描電壓Vs可為0V至小於0V的電壓，如0V至-400V。固定電壓Vf可固定在一適當的電壓值(如，0V或接地)。
此外，在單一測試機台無法提供掃描電壓Vs所需的最大電壓的情況下，可藉由串聯多個測試機台來提供掃描電壓Vs。舉例來說，在單一測試機台所能提供的最大電壓為100V的情況下，若掃描電壓Vs所需的最大電壓為300V，則可藉由串聯三個測試機台來提供所需的掃描電壓Vs。測試機台例如是晶圓允收測試(WAT)機台。
然後，進行步驟S104，在第一電極106或第二電極108量測掃描電壓Vs所對應的檢測電流值來監測淺溝渠隔離結構104中的針狀缺陷110。若在淺溝渠隔離結構104中存在針狀缺陷110，則會對半導體元件的崩潰電壓與可靠度造成影響。針狀缺陷110的數量以及針狀缺陷110與第一電極106之間的距離都會導致半導體元件的崩潰電壓與可靠度降低，但針狀缺陷110與第一電極106之間的距離是影響崩潰電壓與可靠度的主要因素。
在淺溝渠隔離結構104中不具有針狀缺陷110的情況下，可在第一電極106或第二電極108量測到掃描電壓Vs所對應的特定電流值。如此一來，在使用監測元件100進行檢測時，當掃描電壓Vs所對應的檢測電流值大於上述特定電流值時，則可得知在淺溝渠隔離結構104中具有針狀缺陷110。因此，在第一電極106或第二電極108量測掃描電壓Vs所對應的檢測電流值可監測在淺溝渠隔離結構104中是否存在針狀缺陷110。
此外，藉由掃描電壓Vs所對應的上述特定電流值與上述檢測電流值可推算出監測針狀缺陷110的頂部TP與第一電極106的底部BP之間的距離。因此，在第一電極106或第二電極108量測掃描電壓Vs所對應的檢測電流值可監測針狀缺陷110的頂部TP與第一電極106的底部BP之間的距離。
基於上述實施例可知，在上述淺溝渠隔離結構104中的針狀缺陷110的監測方法中，施加掃描電壓Vs至第一電極106與第二電極108中的一者，且施加固定電壓Vf至第一電極106與第二電極108中的另一者，接著再量測掃描電壓Vs所對應的檢測電流值來監測針狀缺陷110，藉此可有效地監測淺溝渠隔離結構104中的針狀缺陷110。如此一來，可藉由上述方法對產品進行品質管制，以提升產品品質。
綜上所述，在上述實施例的淺溝渠隔離結構中的針狀缺陷的監測方法中，藉由監測元件中的第一電極與第二電極的設置方式、掃描電壓與固定電壓的施加方式以及掃描電壓所對應的檢測電流值，可有效地監測淺溝渠隔離結構中的針狀缺陷，進而提升產品品質。
雖然本發明已以實施例揭露如上，然其並非用以限定本發明，任何所屬技術領域中具有通常知識者，在不脫離本發明的精神和範圍內，當可作些許的更動與潤飾，故本發明的保護範圍當視後附的申請專利範圍所界定者為準。
100:監測元件 102:基底 104:淺溝渠隔離結構 104a:凹槽 106:第一電極 106a,106b:導體層 108:第二電極 110:針狀缺陷 112:間隙壁 200:高壓電晶體元件 202,302:介電層 300:低壓電晶體元件 BP:底部 R1:測試區 R2:元件區 RH:高壓元件區 RL:低壓元件區 S1:表面 S2:頂面 S100,S102,S104:步驟 TP:頂部 Vf:固定電壓 Vs:掃描電壓
圖1為本發明一實施例的淺溝渠隔離結構中的針狀缺陷的監測方法的流程圖。 圖2為本發明一實施例的監測元件的剖面圖。
100:監測元件
102:基底
104:淺溝渠隔離結構
104a:凹槽
106:第一電極
106a,106b:導體層
108:第二電極
110:針狀缺陷
112:間隙壁
200:高壓電晶體元件
202,302:介電層
300:低壓電晶體元件
BP:底部
R1:測試區
R2:元件區
RH:高壓元件區
RL:低壓元件區
S1:表面
S2:頂面
TP:頂部
Vf:固定電壓
Vs:掃描電壓

Claims (20)

  1. 一種淺溝渠隔離結構中的針狀缺陷的監測方法，包括： 提供監測元件，其中所述監測元件包括： 基底； 淺溝渠隔離結構，位在所述基底中；以及 第一電極，位在所述淺溝渠隔離結構上，其中在所述基底中包括第二電極； 施加掃描電壓至所述第一電極與所述第二電極中的一者，且施加固定電壓至所述第一電極與所述第二電極中的另一者；以及 在所述第一電極或所述第二電極量測所述掃描電壓所對應的檢測電流值來監測所述淺溝渠隔離結構中的針狀缺陷。
  2. 如請求項1所述的淺溝渠隔離結構中的針狀缺陷的監測方法，其中在所述第一電極或所述第二電極量測所述掃描電壓所對應的所述檢測電流值來監測在所述淺溝渠隔離結構中是否存在所述針狀缺陷。
  3. 如請求項1所述的淺溝渠隔離結構中的針狀缺陷的監測方法，其中在所述第一電極或所述第二電極量測所述掃描電壓所對應的所述檢測電流值來監測所述針狀缺陷的頂部與所述第一電極的底部之間的距離。
  4. 如請求項1所述的淺溝渠隔離結構中的針狀缺陷的監測方法，其中所述第二電極包括摻雜區。
  5. 如請求項4所述的淺溝渠隔離結構中的針狀缺陷的監測方法，其中所述摻雜區包括井區或經摻雜的所述基底。
  6. 如請求項4所述的淺溝渠隔離結構中的針狀缺陷的監測方法，其中所述摻雜區的導電型為P型。
  7. 如請求項6所述的淺溝渠隔離結構中的針狀缺陷的監測方法，其中施加所述掃描電壓至所述第一電極，施加所述固定電壓至所述第二電極，且所述掃描電壓為0V至小於0V的電壓。
  8. 如請求項6所述的淺溝渠隔離結構中的針狀缺陷的監測方法，其中施加所述掃描電壓至所述第二電極，施加所述固定電壓至所述第一電極，且所述掃描電壓為0V至大於0V的電壓。
  9. 如請求項4所述的淺溝渠隔離結構中的針狀缺陷的監測方法，其中所述摻雜區的導電型為N型。
  10. 如請求項9所述的淺溝渠隔離結構中的針狀缺陷的監測方法，其中施加所述掃描電壓至所述第一電極，施加所述固定電壓至所述第二電極，且所述掃描電壓為0V至大於0V的電壓。
  11. 如請求項9所述的淺溝渠隔離結構中的針狀缺陷的監測方法，其中施加所述掃描電壓至所述第二電極，施加所述固定電壓至所述第一電極，且所述掃描電壓為0V至小於0V的電壓。
  12. 如請求項1所述的淺溝渠隔離結構中的針狀缺陷的監測方法，其中藉由串聯多個測試機台來提供所述掃描電壓。
  13. 如請求項1所述的淺溝渠隔離結構中的針狀缺陷的監測方法，其中所述多個測試機台包括晶圓允收測試機台。
  14. 如請求項1所述的淺溝渠隔離結構中的針狀缺陷的監測方法，其中所述第一電極僅位在所述淺溝渠隔離結構上。
  15. 如請求項1所述的淺溝渠隔離結構中的針狀缺陷的監測方法，其中所述第一電極包括單層結構。
  16. 如請求項1所述的淺溝渠隔離結構中的針狀缺陷的監測方法，其中所述第一電極包括多層結構。
  17. 如請求項1所述的淺溝渠隔離結構中的針狀缺陷的監測方法，其中所述第一電極的材料包括摻雜多晶矽、金屬矽化物、金屬或其組合。
  18. 如請求項1所述的淺溝渠隔離結構中的針狀缺陷的監測方法，其中用於設置所述第一電極的所述淺溝渠隔離結構的表面低於所述基底的頂面。
  19. 如請求項1所述的淺溝渠隔離結構中的針狀缺陷的監測方法，其中所述淺溝渠隔離結構具有凹槽，且所述第一電極位在所述凹槽中，而使得用於設置所述第一電極的所述淺溝渠隔離結構的表面低於所述基底的頂面。
  20. 如請求項1所述的淺溝渠隔離結構中的針狀缺陷的監測方法，其中用於設置所述第一電極的所述淺溝渠隔離結構的表面等於或高於所述基底的頂面。
TW109111917A 2020-04-09 2020-04-09 淺溝渠隔離結構中的針狀缺陷的監測方法 TWI714494B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
TW109111917A TWI714494B (zh) 2020-04-09 2020-04-09 淺溝渠隔離結構中的針狀缺陷的監測方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW109111917A TWI714494B (zh) 2020-04-09 2020-04-09 淺溝渠隔離結構中的針狀缺陷的監測方法

Publications (2)

Publication Number Publication Date
TWI714494B true TWI714494B (zh) 2020-12-21
TW202139312A TW202139312A (zh) 2021-10-16

Family

ID=74670081

Family Applications (1)

Application Number Title Priority Date Filing Date
TW109111917A TWI714494B (zh) 2020-04-09 2020-04-09 淺溝渠隔離結構中的針狀缺陷的監測方法

Country Status (1)

Country Link
TW (1) TWI714494B (zh)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW200428580A (en) * 2003-06-13 2004-12-16 Taiwan Semiconductor Mfg Improved shallow trench isolation structure with low sidewall capacitance for high speed integrated circuits
CN102520331A (zh) * 2011-12-02 2012-06-27 北京大学 用于sti型ldmos器件的界面陷阱测试方法
WO2018004654A1 (en) * 2016-07-01 2018-01-04 Intel Corporation Group iii-n transistors including source to channel heterostructure design
US20190096744A1 (en) * 2017-09-19 2019-03-28 Texas Instruments Incorporated Sinker to buried layer connection region for narrow deep trenches

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW200428580A (en) * 2003-06-13 2004-12-16 Taiwan Semiconductor Mfg Improved shallow trench isolation structure with low sidewall capacitance for high speed integrated circuits
CN102520331A (zh) * 2011-12-02 2012-06-27 北京大学 用于sti型ldmos器件的界面陷阱测试方法
WO2018004654A1 (en) * 2016-07-01 2018-01-04 Intel Corporation Group iii-n transistors including source to channel heterostructure design
US20190096744A1 (en) * 2017-09-19 2019-03-28 Texas Instruments Incorporated Sinker to buried layer connection region for narrow deep trenches

Also Published As

Publication number Publication date
TW202139312A (zh) 2021-10-16

Similar Documents

Publication Publication Date Title
US9322870B2 (en) Wafer-level gate stress testing
US5739052A (en) Apparatus and method for detecting defects in insulative layers of MOS active devices
TWI323922B (en) A test structure and method for detecting charge effects during semiconductor processing using a delayed inversion point technique
CN103887283A (zh) 多晶硅残留监测结构
TWI714494B (zh) 淺溝渠隔離結構中的針狀缺陷的監測方法
JP3194375B2 (ja) 特性評価用半導体装置および特性評価方法
JPH09129695A (ja) 誘電体膜評価用テスト構造
TWI332589B (en) Pixel structure and mehtod for fabricating the same and detecting and repair defect of the same
WO2022142372A1 (zh) 一种浮置源极接触刻蚀工艺的测试结构以及监控方法
TW201838038A (zh) 半導體裝置的製造方法以及半導體裝置
JP5487579B2 (ja) シリコンウェーハの評価方法および製造方法
CN108172526B (zh) 一种检测多晶硅是否出现短路的检测方法
CN103904000B (zh) 采用电容衬度测试结构检测多晶硅底部桥连缺陷的方法
CN108037131B (zh) 一种对插塞缺陷进行检测的方法
TWI662678B (zh) 測試鍵結構
CN113496904A (zh) 功率器件套刻偏差电性测量结构及方法
JP4506181B2 (ja) 半導体ウェーハの評価方法
CN116230692A (zh) 一种栅介质层可靠性测试结构及测试方法
US6677608B2 (en) Semiconductor device for detecting gate defects
US11688651B2 (en) Semiconductor structure, manufacturing method thereof and method for detecting short thereof
CN203800036U (zh) 一种源漏极漏电流测试结构
JP3871131B2 (ja) 空乏層容量測定方法
KR20090011228A (ko) 반도체 소자의 결함 검사 방법
CN101667558A (zh) 半导体装置的制造方法
CN118213355A (zh) 半导体测试结构及其制备方法、半导体测试方法