CN103904000B - 采用电容衬度测试结构检测多晶硅底部桥连缺陷的方法 - Google Patents

采用电容衬度测试结构检测多晶硅底部桥连缺陷的方法 Download PDF

Info

Publication number
CN103904000B
CN103904000B CN201410106602.5A CN201410106602A CN103904000B CN 103904000 B CN103904000 B CN 103904000B CN 201410106602 A CN201410106602 A CN 201410106602A CN 103904000 B CN103904000 B CN 103904000B
Authority
CN
China
Prior art keywords
electric capacity
polysilicon
test structure
contrast test
capacity contrast
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201410106602.5A
Other languages
English (en)
Other versions
CN103904000A (zh
Inventor
范荣伟
龙吟
倪棋梁
陈宏璘
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Huali Microelectronics Corp
Original Assignee
Shanghai Huali Microelectronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Huali Microelectronics Corp filed Critical Shanghai Huali Microelectronics Corp
Priority to CN201410106602.5A priority Critical patent/CN103904000B/zh
Publication of CN103904000A publication Critical patent/CN103904000A/zh
Application granted granted Critical
Publication of CN103904000B publication Critical patent/CN103904000B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/30—Structural arrangements specially adapted for testing or measuring during manufacture or treatment, or specially adapted for reliability measurements
    • H01L22/34—Circuits for electrically characterising or monitoring manufacturing processes, e. g. whole test die, wafers filled with test structures, on-board-devices incorporated on each die, process control monitors or pad structures thereof, devices in scribe line
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01N—INVESTIGATING OR ANALYSING MATERIALS BY DETERMINING THEIR CHEMICAL OR PHYSICAL PROPERTIES
    • G01N23/00—Investigating or analysing materials by the use of wave or particle radiation, e.g. X-rays or neutrons, not covered by groups G01N3/00 – G01N17/00, G01N21/00 or G01N22/00
    • G01N23/22—Investigating or analysing materials by the use of wave or particle radiation, e.g. X-rays or neutrons, not covered by groups G01N3/00 – G01N17/00, G01N21/00 or G01N22/00 by measuring secondary emission from the material
    • G01N23/225—Investigating or analysing materials by the use of wave or particle radiation, e.g. X-rays or neutrons, not covered by groups G01N3/00 – G01N17/00, G01N21/00 or G01N22/00 by measuring secondary emission from the material using electron or ion
    • G01N23/2251—Investigating or analysing materials by the use of wave or particle radiation, e.g. X-rays or neutrons, not covered by groups G01N3/00 – G01N17/00, G01N21/00 or G01N22/00 by measuring secondary emission from the material using electron or ion using incident electron beams, e.g. scanning electron microscopy [SEM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/10—Measuring as part of the manufacturing process
    • H01L22/12—Measuring as part of the manufacturing process for structural parameters, e.g. thickness, line width, refractive index, temperature, warp, bond strength, defects, optical inspection, electrical measurement of structural dimensions, metallurgic measurement of diffusions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/10—Measuring as part of the manufacturing process
    • H01L22/14—Measuring as part of the manufacturing process for electrical parameters, e.g. resistance, deep-levels, CV, diffusions by electrical means

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Analytical Chemistry (AREA)
  • General Health & Medical Sciences (AREA)
  • General Physics & Mathematics (AREA)
  • Immunology (AREA)
  • Pathology (AREA)
  • Biochemistry (AREA)
  • Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Health & Medical Sciences (AREA)
  • Automation & Control Theory (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)

Abstract

本发明公开了采用电容衬度测试结构检测多晶硅底部桥连缺陷的方法，涉及集成电路制造工艺领域。该方法为：提供一用于前段工艺制程的掩膜板；将一测试硅片按照所述前段工艺制程进行流片；当所述前段工艺制程进行至多晶硅刻蚀工艺完成后，形成一电容衬度测试结构；将所述电容衬度测试结构放置于电子束检测仪的监控产品测试位置；采用所述电子束检测仪对刻蚀后的所述电容衬度测试结构进行电子束缺陷检测，判断所述电容衬度测试结构是否存在桥连，若是则存在缺陷，若否则所述电容衬度测试结构不存在缺陷。采用该方法能够及时发现在线缺陷，为研发阶段良率提升提供数据参考，缩短研发周期；为产品提供监控手段，缩短影响区间，为产品良率提供保障。

Description

采用电容衬度测试结构检测多晶硅底部桥连缺陷的方法
技术领域
本发明涉及集成电路制造工艺领域，尤其涉及多晶硅底部桥连缺陷的检测。
背景技术
随着集成电路工艺的发展以及关键尺寸按比例缩小，能够在线及时检测到极限尺寸的缺陷对良率提升至关重要，为此半导体制造采用多种检测方法，例如：暗场扫描、亮场扫描和电子束（E-beam）扫描等。然而并非所有缺陷均能被检测到，例如处于极限尺寸的多晶硅栅极刻蚀残留缺陷A就不容易被检测出来，如图1a和图1b所示。
其原因在于，该类缺陷的尺寸与厚度超出了光学检测的能力范围，且没有电压衬度的差异，其与背景的二次电子信号差异非常弱，很难被电子束检测仪检测到。但对于产品的良率而言，此种缺陷为绝对的杀手缺陷之一。目前针对此种缺陷，通常需要在工艺结束后的电性测试才能有所反应，但这大大增加了在线分析的难度。如如图1a为工艺结束后的电性测试失效的分布图，图1b为典型的刻蚀缺陷。
中国专利（CN103346076A）公开了改善栅氧有源区缺陷的方法,该在衬底上生长栅氧化层；在栅氧化层上淀积多晶硅层；进行N型多晶硅栅预掺杂；在多晶硅层上形成包括PEOX层和O3TEOS层的叠层的多晶硅栅掩模层；在多晶硅栅掩模层上形成抗反射层；在抗反射层上形成光刻胶，并利用光刻胶刻蚀多晶硅层以形成多晶硅栅。
该专利供了一种能够在多晶硅栅结构的制作过程中防止有源区产生缺陷的改善栅氧有源区缺陷的方法。但并没有解决处于极限尺寸的多晶硅栅极刻蚀残留缺陷不容易被检测出来的问题。
中国专利（CN102420116B）公开了消除栅极凹形缺陷的方法，其中，在基底上自下而上依次生成第一氧化层、多晶硅层、第二氧化层、氮化硅层、无定形碳层；刻蚀氮化硅层及无定形碳层形成由氮化硅及无定形碳构成的掩膜，以掩膜作为硬掩模对多晶硅层、第二氧化层进行刻蚀，形成栅极及位于栅极之上的部分第二氧化层；之后在栅极的两侧生长侧壁氧化层；清除基底表面的第一氧化层并仅保留位于栅极下方的栅氧化物层；在基底上生长一层硅层；去除氮化硅层。
该专利解决了现有技术中半导体器件中存在凹形缺陷导致器件性能下降的问题，通过在多晶硅层以及多晶硅下的基底增加保护层实现避免栅极凹形缺陷。但并没有解决处于极限尺寸的多晶硅栅极刻蚀残留缺陷不容易被检测出来的问题。
发明内容
本发明为解决目前处于极限尺寸的多晶硅栅极刻蚀残留缺陷不容易被检测出来的问题，从而提供采用电容衬度测试结构检测多晶硅底部桥连缺陷的方法的技术方案。
发明所述采用电容衬度测试结构检测多晶硅底部桥连缺陷的方法，包括下述步骤：
步骤1.提供一用于前段工艺制程的掩膜板；
步骤2.将一测试硅片按照所述前段工艺制程进行流片；
步骤3.当所述前段工艺制程进行至多晶硅刻蚀工艺完成后，形成一电容衬度测试结构；
步骤4.将所述电容衬度测试结构放置于电子束检测仪的监控产品测试位置；
步骤5.采用所述电子束检测仪对刻蚀后的所述电容衬度测试结构进行电子束缺陷检测，判断所述电容衬度测试结构是否存在桥连，若是则存在缺陷，若否则所述电容衬度测试结构不存在缺陷。
优选的，步骤3所述电容衬度测试结构包括：第一多晶硅、第二多晶硅、栅氧化层、第二有源区和两个第一有源区。
优选的，所述电容衬度测试结构的线间距离与监控产品的多晶硅栅极的线间距离相同，所述电容衬度测试结构的有源区结构与所述监控产品的有源区结构相同。
优选的，两个所述第一有源区之间等距离设置有所述第二有源区，所述栅氧化层设置于所述第一有源区和所述第二有源区表面；
每个所述第一多晶硅等距离设置于所述栅氧化层表面，且横跨两个所述第一有源区，所述第一多晶硅垂直于所述第一有源区；
每两个所述第一多晶硅之间等距离的设置有所述第二多晶硅；
所述第二多晶硅设置于所述栅氧化层表面，所述第二多晶硅位于两个所述第一有源区之间在所述第二有源区上，且第二多晶的长度小于所述两个所述第一有源区之间的宽度。
优选的，所述电容衬度测试结构还包括：隔离层，所述隔离层设置于所述第一有源区与所述第二有源区之间。
优选的，所述第一多晶硅与两个所述第一有源区重合的面积大于所述第一多晶硅横截面积的50%。
优选的，所述第二多晶硅与所述第二有源区重合的面积小于所述第二多晶硅横截面积的10%。
优选的，步骤4所述测试位置为切割道的位置。
本发明的有益效果：
本发明通过建立电容衬度测试结构，采用电子束检测仪对该结构和待检测多晶硅栅极进行检测，由于此类缺陷对特殊结构敏感，电子束检测仪对材质表面结构的敏感度很高，同时待检测多晶硅栅极中的多晶硅结构有所差异，连接电容衬度测试结构的多晶硅在正电势条件下，将更难以达到表面电势平衡，从而在扫描条件下会产生与常规多晶硅的影像差异，存在桥连。采用该方法能够及时发现在线缺陷，为研发阶段良率提升提供数据参考，缩短研发周期；为产品提供监控手段，缩短影响区间，为产品良率提供保障。
附图说明
图1a为电性测试失效的分布图；
图1b为电性测试失效的刻蚀缺陷图；
图2为本发明所述采用电容衬度测试结构检测多晶硅底部桥连缺陷的方法流程图；
图3为电容衬度测试结构示意图；
图4a为电容衬度测试结构中第一多晶硅与有源区连接的剖面示意图；
图4b为电容衬度测试结构第二多晶硅与有源区连接的剖面示意图；
图5a为电容衬度测试结构中第一多晶硅进电子束扫描时电荷分布示意图；
图5b为电容衬度测试结构中第二多晶硅进电子束扫描时电荷分布示意图；
图6为电容衬度测试结构存在多晶硅桥连的结构示意图；
附图中：1.第一多晶硅；2.第二多晶硅；3.第一有源区；4.第二有源区；5.栅氧化层；6.隔离层；A.刻蚀残留缺陷；B.桥连。
具体实施方式
下面结合附图和具体实施例对本发明作进一步说明，但不作为本发明的限定。
如图2所示，本发明提供采用电容衬度测试结构检测多晶硅底部桥连缺陷的方法，包括下述步骤：
以55纳米逻辑产品建立电容衬度测试结构为例：
步骤1.提供一用于前段工艺制程的掩膜板；
步骤2.将一测试硅片按照所述前段工艺制程进行流片；
步骤3.当所述前段工艺制程进行至多晶硅刻蚀工艺完成后，形成一电容衬度测试结构；该电容衬度测试结构为根据待检测多晶硅栅极表面材质结构的敏感特性建立的测试结构（如图3、图4a和图4b所示）；
步骤4.将所述电容衬度测试结构放置于电子束检测仪的监控产品测试位置；
步骤5.采用所述电子束检测仪对刻蚀后的所述电容衬度测试结构进行电子束缺陷检测，判断所述电容衬度测试结构是否存在桥连B，若是则存在缺陷，若否则所述电容衬度测试结构不存在缺陷。
本实施例中采用的电子束检测仪参数调节关键在于调整电子束作用于电容衬度测试结构表面的时间，其中一种实现方法如下：着陆电压能量：1000eV，电流：30nA，像素尺寸：60nm。
本发明的原理为，利用此类缺陷对特殊结构敏感的特性，可以将相邻的多晶硅联通，以及电子束检测仪对表面材质结构敏感的特性，建立电容衬度测试结构，通过电子束检测仪进行检查。此类缺陷对特殊结构敏感，即此类缺陷在某种特定位置更容易产生，由于此位置为窄的有源区与多晶硅形成的沟槽的结合处，而且多晶硅沟槽在此位置最小，此种结构由于有源区与隔离层6之间的高低差较其他位置更大，从而导致后续的抗反射层的厚度更大，最终更容易产生刻蚀的缺陷。该方法能够及时有效地检测在线产品的缺陷问题，减少产品影响。
在优选的实施例中，电容衬度测试结构包括：第一多晶硅1、第二多晶硅2、栅氧化层5、第二有源区4和两个第一有源区3。
在优选的实施例中，电容衬度测试结构的线间距离与监控产品的多晶硅栅极的线间距离相同，电容衬度测试结构的有源区结构与监控产品的有源区结构相同。
在优选的实施例中，如图3至图4所示，两个第一有源区3之间等距离设置有第二有源区4，栅氧化层5设置于第一有源区3和第二有源区4表面；
每个第一多晶硅1等距离设置于栅氧化层5表面，且横跨两个第一有源区3，第一多晶硅1垂直于第一有源区3；
每两个第一多晶硅1之间等距离的设置有第二多晶硅2；
第二多晶硅2设置于栅氧化层5表面，第二多晶硅2位于两个第一有源区3之间在第二有源区4上，且第二多晶的长度小于两个第一有源区3之间的宽度（如图3所示）。
本实施方式中采用电子束检测仪对刻蚀后的电容衬度测试结构进行电子束缺陷检测，多晶硅（第一多晶硅1和第二多晶硅2）中与有源区（第一有源区3和第二有源区4）相连接的部分将产生电容的效果，与有源区连接部分较多的第一多晶硅1，由于电容面积较大，表面能够集聚的电荷会更多，相反，第二多晶硅2表面集聚的电荷较少，从而产生影像亮暗的差异，如图5a和图5b所示。而多晶硅与有源区连接多少导致的电容差异，被称作电容衬度。本实施例中第一多晶硅1和第二多晶硅2之间的电容差异大于80%。当存在多晶硅桥连B缺陷时，原本表现为暗的多晶硅将与亮的多晶硅联通，从而有更多电荷从表面逸出，从而改变多晶硅在电子束检测仪下的影像结果，如图6所示。最终被检测出来。
在优选的实施例中，电容衬度测试结构还包括：隔离层6，隔离层6设置于第一有源区3与第二有源区4之间。
在优选的实施例中，第一多晶硅1与两个第一有源区3重合的面积大于第一多晶硅1横截面积的50%，该横截面积为如图3第一多晶硅1的面积。
在优选的实施例中，第二多晶硅2与第二有源区4重合的面积小于第二多晶硅2横截面积的10%，该横截面积为如图3第二多晶硅2的面积。
在优选的实施例中，步骤4的测试位置为不影响正常功能的空闲区，如切割道的位置。
以上所述仅为本发明较佳的实施例，并非因此限制本发明的实施方式及保护范围，对于本领域技术人员而言，应当能够意识到凡运用本发明说明书及图示内容所作出的等同替换和显而易见的变化所得到的方案，均应当包含在本发明的保护范围内。

Claims (6)

1.采用电容衬度测试结构检测多晶硅底部桥连缺陷的方法，其特征在于，包括下述步骤：
步骤1.提供一用于前段工艺制程的掩膜板；
步骤2.将一测试硅片按照所述前段工艺制程进行流片；
步骤3.当所述前段工艺制程进行至多晶硅刻蚀工艺完成后，形成一电容衬度测试结构；
步骤4.将所述电容衬度测试结构放置于电子束检测仪的监控产品测试位置；
步骤5.采用所述电子束检测仪对刻蚀后的所述电容衬度测试结构进行电子束缺陷检测，判断所述电容衬度测试结构是否存在桥连，若是则存在缺陷，若否则所述电容衬度测试结构不存在缺陷；
步骤3所述电容衬度测试结构包括：第一多晶硅、第二多晶硅、栅氧化层、第二有源区和两个第一有源区；
两个所述第一有源区之间等距离设置有所述第二有源区，所述栅氧化层设置于所述第一有源区和所述第二有源区表面；
每个所述第一多晶硅等距离设置于所述栅氧化层表面，且横跨两个所述第一有源区，所述第一多晶硅垂直于所述第一有源区；
每两个所述第一多晶硅之间等距离的设置有所述第二多晶硅；
所述第二多晶硅设置于所述栅氧化层表面，所述第二多晶硅位于两个所述第一有源区之间在所述第二有源区上，且第二多晶的长度小于所述两个所述第一有源区之间的宽度。
2.如权利要求1所述采用电容衬度测试结构检测多晶硅底部桥连缺陷的方法，其特征在于，所述电容衬度测试结构的线间距离与监控产品的多晶硅栅极的线间距离相同，所述电容衬度测试结构的有源区结构与所述监控产品的有源区结构相同。
3.如权利要求1所述采用电容衬度测试结构检测多晶硅底部桥连缺陷的方法，其特征在于，所述电容衬度测试结构还包括：隔离层，所述隔离层设置于所述第一有源区与所述第二有源区之间。
4.如权利要求1所述采用电容衬度测试结构检测多晶硅底部桥连缺陷的方法，其特征在于，所述第一多晶硅与两个所述第一有源区重合的面积大于所述第一多晶硅横截面积的50％。
5.如权利要求1所述采用电容衬度测试结构检测多晶硅底部桥连缺陷的方法，其特征在于，所述第二多晶硅与所述第二有源区重合的面积小于所述第二多晶硅横截面积的10％。
6.如权利要求1所述采用电容衬度测试结构检测多晶硅底部桥连缺陷的方法，其特征在于，步骤4所述测试位置为切割道的位置。
CN201410106602.5A 2014-03-20 2014-03-20 采用电容衬度测试结构检测多晶硅底部桥连缺陷的方法 Active CN103904000B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201410106602.5A CN103904000B (zh) 2014-03-20 2014-03-20 采用电容衬度测试结构检测多晶硅底部桥连缺陷的方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201410106602.5A CN103904000B (zh) 2014-03-20 2014-03-20 采用电容衬度测试结构检测多晶硅底部桥连缺陷的方法

Publications (2)

Publication Number Publication Date
CN103904000A CN103904000A (zh) 2014-07-02
CN103904000B true CN103904000B (zh) 2016-08-03

Family

ID=50995265

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201410106602.5A Active CN103904000B (zh) 2014-03-20 2014-03-20 采用电容衬度测试结构检测多晶硅底部桥连缺陷的方法

Country Status (1)

Country Link
CN (1) CN103904000B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11480606B2 (en) * 2016-06-14 2022-10-25 Taiwan Semiconductor Manufacturing Co., Ltd. In-line device electrical property estimating method and test structure of the same
CN112599435A (zh) * 2020-12-08 2021-04-02 上海华力集成电路制造有限公司 监测非晶碳膜放电缺陷的方法和结构

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1917162A (zh) * 2005-08-16 2007-02-21 力晶半导体股份有限公司 半导体器件的缺陷检测方法
CN101930905A (zh) * 2009-06-23 2010-12-29 联华电子股份有限公司 检测结构与线上晶片监测方法
CN103943527A (zh) * 2014-02-21 2014-07-23 上海华力微电子有限公司 采用电容测试结构检测多晶硅栅极刻蚀缺陷的方法

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7439084B2 (en) * 2006-02-17 2008-10-21 Taiwan Semiconductor Manufacturing Company, Ltd. Predictions of leakage modes in integrated circuits

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1917162A (zh) * 2005-08-16 2007-02-21 力晶半导体股份有限公司 半导体器件的缺陷检测方法
CN101930905A (zh) * 2009-06-23 2010-12-29 联华电子股份有限公司 检测结构与线上晶片监测方法
CN103943527A (zh) * 2014-02-21 2014-07-23 上海华力微电子有限公司 采用电容测试结构检测多晶硅栅极刻蚀缺陷的方法

Also Published As

Publication number Publication date
CN103904000A (zh) 2014-07-02

Similar Documents

Publication Publication Date Title
CN102944196B (zh) 一种检测半导体圆形接触孔圆度的方法
CN103871922A (zh) 采用电压衬度测试结构检测多晶硅栅极刻蚀缺陷的方法
US9269639B2 (en) Method of detecting and measuring contact alignment shift relative to gate structures in a semicondcutor device
CN102194794B (zh) 等离子体损伤检测结构、其检测方法及其形成方法
CN102832152B (zh) 一种在线检测接触孔的方法
CN103904000B (zh) 采用电容衬度测试结构检测多晶硅底部桥连缺陷的方法
CN206312895U (zh) 一种晶圆可接受测试结构
CN103943527B (zh) 采用电容测试结构检测多晶硅栅极刻蚀缺陷的方法
JP2008166691A (ja) テグパターン及びそのパターンを利用した半導体素子の検査方法
CN103887283B (zh) 多晶硅残留监测结构
KR20180033367A (ko) 패턴 측정 방법 및 그를 포함하는 반도체 소자의 제조 방법
CN103824802B (zh) 半导体结构的形成方法
CN103887196B (zh) 采用小窗口图形测试结构检测多晶硅底部桥连缺陷的方法
CN103887195B (zh) 采用离子击穿检测多晶硅底部刻蚀不足缺陷的方法
CN113871311A (zh) 第一层金属与其下层栅极物理短接缺陷的检测方法及结构
CN103400824B (zh) 检测件和晶圆
CN103943608A (zh) 一种检测多晶硅残留的测试结构
CN102810491B (zh) 后栅工艺移除多晶硅假栅制程的监控方法
CN108037131B (zh) 一种对插塞缺陷进行检测的方法
CN103531499B (zh) 监控电子束扫描仪间匹配度的方法
CN106158681A (zh) 一种用于制作肖特基二极管空气桥的腐蚀监控方法
CN103545231B (zh) 镍侵蚀缺陷在线检测方法
CN104201131A (zh) 评估多晶硅栅极缺失缺陷的方法
TWI714494B (zh) 淺溝渠隔離結構中的針狀缺陷的監測方法
CN104241157B (zh) 一种对图形结构刻蚀能力的检测方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant