JP3871131B2 - 空乏層容量測定方法 - Google Patents
空乏層容量測定方法 Download PDFInfo
- Publication number
- JP3871131B2 JP3871131B2 JP2003142322A JP2003142322A JP3871131B2 JP 3871131 B2 JP3871131 B2 JP 3871131B2 JP 2003142322 A JP2003142322 A JP 2003142322A JP 2003142322 A JP2003142322 A JP 2003142322A JP 3871131 B2 JP3871131 B2 JP 3871131B2
- Authority
- JP
- Japan
- Prior art keywords
- wafer
- electrode
- depletion layer
- capacitance
- dielectric
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Testing Of Individual Semiconductor Devices (AREA)
- Measurement Of Resistance Or Impedance (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
Description
【発明の属する技術分野】
本発明は、ウェーハ、例えば、半導体ウェーハの主表面に形成された空乏層の容量を測定する方法に関し、特にウェーハの主裏面に対する裏面電極からの金属汚染を防止し、かつ、精度の良い空乏層の容量測定を行う評価方法に関する。
【0002】
【関連技術】
ウェーハ、例えば、半導体ウェーハの電気特性を評価するため、ウェーハ主表面に空乏層を形成させて該空乏層の容量(以下空乏層容量ともいう)を測定する方法が一般的に行われている。例えば、前記電気特性のひとつである抵抗率は、半導体ウェーハのドーパント濃度を測定し換算することによって得られるが、そのドーパント濃度の深さ方向分布は、空乏層容量の印加電圧依存性(以下CV特性という)を測定することによって得られる(非特許文献1)。
【0003】
図4は従来のCV特性測定装置の一例を示す模式的説明図である。この図を用いて従来のCV特性の測定方法を説明する。図4において、10は従来のCV特性測定装置で、裏面電極となる金属製のステージ13を有している。まず、測定対象のウェーハ11を該ステージ13に載置する。該ステージ13には真空ポンプ19に接続された真空吸着穴20が形成されており、ウェーハ11は真空吸着穴20に真空吸着されることにより固定される。測定対象のウェーハ11は鏡面ウェーハ、エピタキシャルウェーハなどいずれであってもよく、ここでは通常の鏡面ウェーハを測定対象ウェーハとした場合を示している。ウェーハ11の表面にはショットキー電極12が形成されている。
【0004】
ショットキー電極12は、p型シリコンウェーハの場合には、一般に市販されている真空蒸着装置を用いて、例えば、サマリウムを真空蒸着することにより形成できる。なお、本測定を行う測定装置10は、測定中に発生する電気的ノイズを防止するために、非測定物がアース電位になるように設定したシールドボックス18内に設置する。次に、ウェーハ11の主表面に形成されたショットキー電極12に測定用プローブ14を接触させる。プローブ14にはキャパシタンスメーター15とパルス電圧発生器16が接続されており、該キャパシタンスメーター15と該パルス電圧発生器16は制御用コンピュータ17に接続されている。CV特性はパルス電圧発生器16で階段状に変化する電圧を発生させ、該電圧をショットキー電極12に接触するプローブ14を通してウェーハ11に印加することによりキャパシタンスメーター15で空乏層容量を測定できる。一般に印加電圧と容量の変化量には以下の関係式(1)及び(2)が成り立つ(非特許文献2)。
【0005】
【数1】
【0006】
上記式(1)及び(2)において、N(W)は深さWにおけるシリコンウェーハ中のドーパント濃度、qは電荷素量、εSiはシリコンの誘電率、Vは印加電圧、Cは空乏層容量、Aはショットキー電極面積である。すなわち、印加電圧Vに対してd(C−2)/dVをプロットすることにより、シリコンウェーハ中のドーパント濃度の深さ方向プロファイルを測定することができる。その際、印加する電圧はショットキー接合に対して逆バイアスになるようにする。
【0007】
すなわち、p型シリコン単結晶ウェーハの場合は正の電圧を印加することによりシリコン内部に空乏層が拡がる。空乏層の深さ方向の幅は印加する電圧に比例して大きくなるため、印加電圧を変化させることで深さ方向の情報を得る事ができる。なお、この測定はウェーハ表面に酸化膜を形成し、その上に電極を形成した、いわゆる、MOS(Metal Oxide Semiconductor)構造のウェーハに対しても適用可能である。図5にショットキー接合のウェーハの概略説明図、図6にMOS構造のウェーハの概略説明図を示す。図5及び図6において、図4と同一部材は同一符号で示される。図6において、24は酸化膜である。
【0008】
上記測定方法はウェーハ11上の電極12にプローブ14を接触させる破壊評価であるが、それに対して非破壊でCV特性を評価する装置も開示されている(例えば、特許文献1)。この非接触CV測定装置の測定原理を、図7をもとに説明する。図7において、図4と同一部材は同一符号で示される。図7において、10aは従来の非接触CV測定装置で、裏面電極となる金属製のステージ13を有している。電極を形成していないウェーハ11を該ステージ13に載置する。そして、前記プローブ14の代わりとなる測定用電極12aとウェーハ11を、空気を介して非接触の状態で対向保持してウェーハ11の上下に位置する該ステージ(電極)13、及び測定用電極12a間に電圧をかけCV測定を行う。このとき、測定用電極12aとステージ13によって測定される静電容量Ctは、ウェーハ11の静電容量Csと、測定用電極12aとウェーハ11の間に存在する空気の静電容量Cgとが直列接続されていると考える。すなわち、Cs、Cgの関係は以下の式(3)で表される。
【0009】
【数2】
1/Ct=1/Cs+1/Cg・・・・・(3)
【0010】
式(3)において、Cgは下記の式(4)で表されるように、測定用電極12aとウェーハ11の主表面との距離Geおよびプローブ面積S、真空誘電率ε0から算出できるため、CsはCtから算出することができる。
【0011】
【数3】
Cg=ε0・S/Ge・・・・・(4)
【0012】
【特許文献1】
特開平4−132236号公報
【非特許文献1】
宇佐美晶編集「半導体デバイス工程評価技術」リアライズ社(1990年9月11日発行)、p38−p44
【非特許文献2】
S.M.Sze著「Physics Of Semiconductor Devices」John Wiley & Sons社(1969年発行)p.372
【0013】
【発明が解決しようとする課題】
しかしながら、上記いずれの測定装置であっても、シリコンウェーハ11は裏面電極である金属製のステージ13と強い圧力で直接接触するため金属の汚染を受けると共に、シリコンウェーハ11より固い材質と接触するためにウェーハ裏面にキズが発生する。また、ウェーハ11の抵抗率が高い場合には、裏面電極13とウェーハ11の接触がオーミック接触とはならないため接触抵抗が大きくなり、正確な空乏層容量が測定できない。
【0014】
この接触抵抗の影響についてショットキー接合を例にとり、図8によって説明する。図8(a)において、図4と同一部材は同一符号で示される。図8(a)においてウェーハ11の主表面にはショットキー電極12が形成されている。この電極12に逆バイアスを印加するとウェーハ11の内部に向かって空乏層22が形成される。図8(a)で表されるウェーハ構造の容量に関する等価回路は図8(b)のように示すことができる。ここで、Cはウェーハの空乏層22の静電容量であり、Gは空乏層のコンダクタンスである。また、Rsは直列抵抗である。この場合、実際に測定される容量CmとコンダクタンスGmは以下の式(5)及び(6)で示される。
【0015】
【数4】
【0016】
ここでωはω=2πfであり、fは測定周波数である。通常Gは極めて小さい値であり、Rs・Gは無視できるので(5)式は以下のように変形できる。
【0017】
【数5】
Cm=C/(1+(ω・Rs・C)2)・・・・・(5’)
【0018】
したがって、Rs・ωが大きくなると、Cmが小さくなる。この直列抵抗Rsが大きくなる最大の原因はウェーハ11と裏面電極13の接触がオーミックでない場合である。ウェーハ11の抵抗率が0.1Ω・cm以上になると、裏面電極13とウェーハ11との接触はオーミックにはならず、大きな直列抵抗Rsを生じてしまうため、正確な空乏層容量が測定できないという問題点があった。
【0019】
本発明はこれらの問題点に鑑みなされたものであり、ウェーハの主裏面への金属汚染と主裏面に発生するキズを防ぐとともに、該ウェーハの主表面に形成された空乏層の容量を、ウェーハと裏面電極の間に生ずる接触抵抗の影響を受けないで正確に測定する方法を提供するものである。
【0020】
【課題を解決するための手段】
上記問題を解決するため、本発明の空乏層容量測定方法は、ウェーハ主表面の空乏層容量を測定する方法であって、ウェーハの主裏面と該ウェーハを載置する裏面電極の間にプラスチックシートからなる誘電体を介在させた状態で空乏層容量を測定することを特徴とする。このようにすれば、前記ウェーハ主裏面への裏面電極からの金属汚染と該ウェーハ主裏面に発生するキズを防止できる。また、ウェーハの抵抗率が0.1Ω・cm以上の高抵抗の場合、ウェーハ主裏面と裏面電極の接触はオーミック接触とならず大きな抵抗になってしまうが、この方法によれば、この抵抗の影響を受けないで正確に空乏層容量を測定することができる。
【0021】
このとき、前記誘電体の静電容量は、ウェーハ主表面の空乏層容量の100倍以上であることが好ましい。このようにすれば、ウェーハ主表面の空乏層容量を測定する際、ウェーハ主裏面と裏面電極間の容量を無視することができる。
【0022】
さらに、前記誘電体はウェーハよりも硬度の小さい材料とすることが望ましい。このようなウェーハよりも硬度の小さい誘電体をウェーハと裏面電極の間に介在させることで、ウェーハ裏面におけるキズの発生をさらに防止することができる。
【0023】
また、前記誘電体は、前記ウェーハの主裏面上に形成される熱酸化膜またはCVD酸化膜であることが好適である。このようにすれば、ウェーハを裏面電極である金属製のステージに載置する際、ウェーハ主裏面や裏面電極から誘電体がずれない上、測定終了後に該ウェーハをフッ酸で洗浄することにより酸化膜を除去して、裏面電極からの金属汚染とキズの両方を除去することができる。
【0024】
前記裏面電極となるステージは、その表面に誘電体薄膜を形成したものであってもよい。このようなステージを用いれば、誘電体のステージとのズレや浮き上がりを防止できるとともに、主裏面に酸化膜が形成されていないウェーハの空乏層容量も良好に測定することができる。
【0025】
【発明の実施の形態】
以下に本発明の実施の形態を添付図面に基づいて説明するが、図示例は例示的に示されるもので、本発明の技術思想から逸脱しない限り種々の変形が可能なことはいうまでもない。
【0026】
図1は本発明方法による空乏層容量測定を行うための装置の構造の一例を示す図面で、(a)は模式的説明図、(b)はプローブと裏面電極の間の静電容量を示す等価回路である。図1(a)において、図4と同一部材は同一符号で示される。図1(a)において、30は本発明方法を実施するための装置で、裏面電極となる金属製のステージ13を有している。シリコンウェーハ11は該ステージ13上に誘電体33を介して載置される。ステージ13上に固定された誘電体33には、ウェーハ11を真空吸着するための穴20aが設けられている。この穴20aは誘電体33とステージ13を貫通して真空ポンプ19に接続されている。誘電体33の材質としては、シリコンウェーハ11より硬度が小さく、十分大きな絶縁抵抗を有するとともに金属汚染のない材料であればどのようなものでもよいが、例えば、ポリエステルフィルムやポリエチレンテレフタラートなどのプラスチックシートを使用するとよい。また、誘電体33の厚さと面積は、シリコンウェーハ11の主表面に形成される空乏層22の容量に対して100倍以上の容量になるように設定する。
【0027】
上述のように、シリコンウェーハ11と裏面電極13は誘電体33を介して密着するため、ウェーハ11と裏面電極13の間に電流は流れない。そのため、ウェーハ11と裏面電極13の間の接続は、従来のような抵抗接続ではなく容量接続となる。したがって、プローブ14と裏面電極13の間の静電容量Cmは、図1(b)に示すように、シリコンウェーハ11の空乏層容量Cと、シリコンウェーハ11と裏面電極13の間の静電容量Cbとの直列接続で表され、次式(7)で与えられる。
【0028】
【数6】
1/Cm=1/C+1/Cb・・・・(7)
【0029】
ここで、誘電体33の誘電率をεb、厚さをLb、シリコンウェーハとの接触面積をSbとするとCbは次式(8)で与えられる。
【0030】
【数7】
Cb=εb・Sb/Lb・・・・・(8)
【0031】
また、シリコンウェーハ主表面の深さ方向の空乏層22の幅をLwとすれば空乏層容量Cは次式(9)で与えられる。
【0032】
【数8】
C=εSi・S/Lw・・・・・(9)
【0033】
ここでεSiはシリコンの誘電率である。
【0034】
ウェーハ主表面に形成されるショットキー電極12は、通常半径1mmの円形であり、面積Sは3.14mm2程度である。これに対して裏面の接触面積Sbは、例えば150mmφのシリコンウェーハの場合、裏面全面で裏面電極と接触するので、その電極面積は約17,671mm2となり、主表面に形成される測定用電極の面積Sの5,625倍となる。そして、シリコンの誘電率は12、誘電体として使用するプラスチックシートの誘電率は約3.0、CV測定で測定する深さ方向の空乏層幅Lwは2〜20μmであるとき、誘電体の厚さLbは、Cb≧100Cであればよいから、誘電体の厚さLbが28μm以下であれば、1/Cに対して1/Cbは十分小さくなり、無視することができる。したがって、測定された空乏層容量Cmをウェーハ主表面に形成される空乏層容量Cとみなすことができる。
【0035】
図2は、本発明方法による空乏層容量測定を行うための装置の構造の他の例、換言すれば、ウェーハ主表面に形成された空乏層容量を非破壊で測定するための装置の構造の例を示す図面で、(a)は模式的説明図、(b)は測定用電極と裏面電極の間の静電容量を示す等価回路である。図2(a)において、図7と同一部材は同一符号で示される。図2(a)において、30aは本発明方法を実施するための装置で、裏面電極となる金属製のステージ13を有している。シリコンウェーハ11は誘電体33を介して該ステージ(裏面電極)13上に載置される。該ステージ13上に固定された誘電体33には、ウェーハ11を真空吸着するための穴20aが設けられている。この穴20aは誘電体33とステージ13を貫通して真空ポンプ19に接続されている。そして、ウェーハ11の主表面に対向して測定用電極12aが非接触の状態で配置されている。誘電体33の材料としては、前述の場合と同じくシリコンウェーハ11より硬度が小さく、十分大きな絶縁抵抗を有するとともに金属汚染のない材料であればどのようなものでもよく、誘電体材料33の厚さと面積はシリコンウェーハ11の主表面に形成される空乏層22の容量に対して100倍以上の容量になるように設定する。なお、測定用電極12aはシリコンウェーハ11に平行に配置し、かつ上下方向に可動できる構造となっている。
【0036】
図2(b)は測定用電極12aと裏面電極13の間の静電容量Cmを示す等価回路である。ここでCairは測定用電極12aとシリコンウェーハ11間のエアーギャップLの静電容量であり、Cはシリコンウェーハの空乏層容量、Cbは誘電体33の静電容量である。この方法においてもシリコンウェーハ11と裏面電極13は誘電体33を介して密着するため、ウェーハ11と裏面電極13の間に電流は流れない。そのため、ウェーハ11と裏面電極13の間の接続は、やはり従来のような抵抗接続ではなく容量接続となる。したがって、Cair、C、Cbは直列接続となり、測定用電極12aと裏面電極13の間の静電容量Cmは次式(10)で与えられる。
【0037】
【数9】
1/Cm=1/Cair+1/C+1/Cb・・・・・(10)
【0038】
測定用電極12aの面積をS、測定用電極12aとシリコンウェーハ11との距離をLとすると、Cairは次式(11)で与えられる。
【0039】
【数10】
Cair=ε0・S/L・・・・・(11)
【0040】
ここでε0は真空誘電率である。また、誘電体33の誘電率をεb、厚さをLb、誘電体33とシリコンウェーハ11との接触面積をSbとすると、Cbは次式(12)で与えられる。
【0041】
【数11】
Cb=εb・Sb/Lb・・・・・(12)
【0042】
さらに、シリコンウェーハ11に形成される空乏層22の深さ方向の幅をLwとすれば空乏層容量Cは次式(13)で与えられる。
【0043】
【数12】
C=εSi・S/Lw・・・・・(13)
【0044】
ここで、εSiはシリコンの誘電率である。測定用電極12aが半径1mmの円形である場合、面積Sは3.14mm2である。これに対して、例えば150mmφのシリコンウェーハ11がその裏面全面で誘電体33と接触する場合、裏面の接触面積Sbは測定用電極面積Sの5,625倍となる。そして、シリコンの誘電率は12、誘電体として使用するプラスチックシートの誘電率は約3.0、CV測定で測定する深さ方向の空乏層幅Lwは2〜20μmであるとき、誘電体の厚さLbは、Cb≧100Cであればよいから、誘電体の厚さLbが28μm以下であれば、1/Cに対して1/Cbは十分小さくなり、無視することができる。したがって、Cmは次式(14)で与えられる。
【0045】
【数13】
1/Cm=1/Cair+1/C・・・・・(14)
【0046】
Cairの制御方法については、例えば特許文献1に記載されている従来の方法によれば良く、測定用電極12aとシリコンウェーハ11との距離Lを1μm以下にすれば、CairはCに対してあまり小さくすることなく測定できる。
【0047】
図3は本発明方法の空乏層容量測定を行うための装置の構造の別の例を示す図面で、(a)は模式的説明図、(b)は裏面電極上に載置したシリコンウェーハとピンの位置関係を示す上面概略説明図である。図3(a)において、30bは本発明方法を実施するための装置で、裏面電極となる金属製のステージ13を有している。シリコンウェーハ11は裏面電極(ステージ)13に設けたピン34上に載置されている。該ピン34は金属汚染がなく、シリコンより硬度の小さい絶縁材料で形成されており、図3(b)に示すように、裏面電極13上に3点配置されている。これによりシリコンウェーハ11と裏面電極13は空気を介して接続する形となる。このとき、シリコンウェーハ11と裏面電極13の間に介在するピン34と空気の合計容量Cbがシリコンウェーハ11の主表面側に形成される空乏層22の容量Cの100倍以上となるよう設定することにより、CbをCに対して無視できる程度に小さくすることができる。ここで、空気の静電容量をCa、ピン34の静電容量をCpとすると、CaとCpは並列接続なので、CbとCa、Cpの関係は次式(15)で示される。
【0048】
【数14】
Cb=Ca+Cp・・・・・(15)
【0049】
また、Ca、Cpは次式(16)及び(17)であらわされる。
【0050】
【数15】
Ca=ε0・Sa/Lp・・・・・(16)
Cp=εp・Sp/Lp・・・・・(17)
【0051】
ここで、Lpはシリコンウェーハ11と裏面電極13の距離、すなわちピン高さである。Saはシリコンウェーハ11の裏面と空気の接触面積である。また、εpはピン34の誘電率、Spはピン34とシリコンウェーハ11の接触面積である。
【0052】
ε0=1、εp=3の場合、式(16)、及び式(17)を式(15)に代入すると
【0053】
【数16】
Cb=(Sa+3Sp)/Lp・・・・・(18)
【0054】
となる。シリコンウェーハ11の面積SbはSaとSpの和であるから、式(18)は以下のように変形できる。
【0055】
【数17】
Cb=(Sb+2Sp)/Lp・・・・・(18’)
【0056】
Cb≧100Cであればよいので、ピン34の半径を5mm、シリコンウェーハの直径を150mmφ、εSi=12、Lw=2〜20μm、とすると、ピン高さLpが9μm以下になるようすれば、空隙により発生するシリコンウェーハ裏面と裏面電極間の静電容量は測定したい静電容量Cの1/100以下となり、無視できる大きさになる。
【0057】
この場合、シリコンウェーハ11はピン34にのみ接触することになるが、ピン34がシリコンよりも硬度が小さいため、キズの発生を防止することができる。なお、図示例ではピン34を3つとしたが、シリコンウェーハ11を保持できればよいので、ピン34の数はこれに限ることはなく、4つ以上であっても差し支えない。
【0058】
【実施例】
以下に実施例をあげて本発明をさらに具体的に説明するが、これらの実施例は例示的に示されるもので限定的に解釈されるべきでないことはいうまでもない。
【0059】
(実施例1)
あらかじめ測定された抵抗率が10.0Ω・cmであるp型150mmφシリコン単結晶ブロックから作製されたシリコンウェーハを準備し、鏡面化された主表面に真空蒸着機で半径1mmのサマリウム電極を形成した。このシリコンウェーハを図1(a)に示したものと同様の装置の裏面電極上に誘電率3、厚さ25μmのポリスチレンフィルムを介して載置し、真空吸着により固定した。そして、プローブをサマリウム電極に接触させ、ウェーハ主表面に深さ5μmの空乏層を形成するよう電圧を印加して、そのときの静電容量を測定したところ、9.98Ω・cmであった。また、CV測定後のウェーハ裏面を集光灯下で観察したが、キズの発生は見られなかった。
【0060】
(実施例2)
実施例1と同じインゴットから作製されたシリコンウェーハに電極を形成せず、図2(a)に示した装置の裏面電極上に誘電率3、厚さ25μmのポリスチレンフィルムを介して載置し、真空吸着により固定した。そして、ウェーハ主表面から0.5μmの位置にウェーハ主表面と平行となるように測定用電極を固定し、ウェーハ主表面に深さ5μmの空乏層を形成するよう電圧を印加して、そのときの静電容量を測定したところ、9.99Ω・cmであった。また、CV測定後のウェーハ裏面を集光灯下で観察したが、キズの発生は見られなかった。
【0061】
(比較例1)
実施例1と同じインゴットから作製されたシリコンウェーハの鏡面化された主表面に真空蒸着機で半径1mmのサマリウム電極を形成した。このシリコンウェーハを図1(a)に示した装置の裏面電極上に直接載置し、真空吸着により固定した。そして、プローブをサマリウム電極に接触させ、ウェーハ主表面に深さ5μmの空乏層を形成するよう電圧を印加して、そのときの静電容量を測定したところ、10.8Ω・cmであった。また、CV測定後のウェーハ裏面を集光灯下で観察したところ、裏面電極の真空吸着穴に沿ったキズが観察できた。
【0062】
実施例1及び2と比較例1を比較すると、実施例1及び2のシリコンウェーハの抵抗率はどちらもシリコン単結晶ブロックとほぼ同じ値であるのに対して、比較例1のウェーハの抵抗率は高抵抗側にズレており、シリコンウェーハと裏面電極の間に存在する接触抵抗の影響が見られる。また、比較例1のウェーハ裏面にのみ、裏面電極との接触によるキズが観察された。
【0063】
【発明の効果】
以上述べたごとく、本発明によれば、シリコンウェーハの抵抗率が0.1Ω・cm以上であってもシリコンウェーハと裏面電極との間の接触抵抗の影響を受けずにシリコンウェーハ主表面の空乏層容量を測定でき、また、主裏面にキズを発生させることもないため、特にシリコンウェーハ主表面の空乏層容量を、電極を形成せずに非接触で測定する場合には金属汚染もなく、測定済のウェーハを製品として出荷することができる。
【図面の簡単な説明】
【図1】 本発明方法の空乏層容量測定を行うための装置の一例を示す図面で、(a)は模式的説明図、(b)はプローブと裏面電極の間の静電容量を示す等価回路である。
【図2】 本発明方法の空乏層容量測定を行うための装置の他の例を示す図面で、(a)は模式的説明図、(b)は測定用電極と裏面電極の間の静電容量を示す等価回路である。
【図3】 本発明方法の空乏層容量測定を行うための装置の別の例を示す図面で、(a)は模式的説明図、(b)は裏面電極上に載置したシリコンウェーハとピンの位置関係を示す上面概略説明図である。
【図4】 従来の空乏層容量測定装置の一例を示す模式的説明図である。
【図5】 ショットキー接合のウェーハの概略説明図である。
【図6】 MOS構造のウェーハの概略説明図である。
【図7】 従来の空乏層容量測定装置の他の例を示す模式的説明図である。
【図8】 ウェーハと裏面電極の接触状態を示す図面で、(a)は接触状態についての概念図、及び(b)はウェーハ構造の容量に関する等価回路である。
【符号の説明】
10:従来のCV特性測定装置、10a:従来の非接触CV測定装置、11:ウェーハ、12:ショットキー電極、12a:測定用電極、13:ステージ(裏面電極)、14:測定用プローブ、15:キャパシタンスメーター、16:パルス電圧発生器、17:制御用コンピュータ、18:シールドボックス、19:真空ポンプ、20,20a:真空吸着穴、22:空乏層、24:酸化膜、30,30a,30b:本発明方法を実施するための装置、33:誘電体材料、34:ピン、L:エアーギャップ、Lb:誘電体の厚さ、Lp:ピン高さ、Lw:空乏層の幅。
Claims (1)
- ウェーハ主表面の空乏層容量を測定する方法であって、ウェーハの主裏面と該ウェーハを載置する裏面電極の間にプラスチックシートからなる誘電体を介在させた状態で空乏層容量を測定することを特徴とする空乏層容量測定方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003142322A JP3871131B2 (ja) | 2003-05-20 | 2003-05-20 | 空乏層容量測定方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003142322A JP3871131B2 (ja) | 2003-05-20 | 2003-05-20 | 空乏層容量測定方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2004349342A JP2004349342A (ja) | 2004-12-09 |
JP3871131B2 true JP3871131B2 (ja) | 2007-01-24 |
Family
ID=33530447
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2003142322A Expired - Fee Related JP3871131B2 (ja) | 2003-05-20 | 2003-05-20 | 空乏層容量測定方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3871131B2 (ja) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5343693B2 (ja) * | 2009-05-14 | 2013-11-13 | 信越半導体株式会社 | ドーパント濃度測定方法 |
JP7011806B2 (ja) * | 2017-10-06 | 2022-01-27 | 国立研究開発法人産業技術総合研究所 | 誘電体材料評価装置 |
JP7056609B2 (ja) * | 2019-02-22 | 2022-04-19 | 信越半導体株式会社 | Cv測定に用いるための抵抗率校正用半導体ウェーハ及びその作製方法 |
-
2003
- 2003-05-20 JP JP2003142322A patent/JP3871131B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2004349342A (ja) | 2004-12-09 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
TW201143541A (en) | Process condition sensing device and method for plasma chamber | |
US7525304B1 (en) | Measurement of effective capacitance | |
US8004290B1 (en) | Method and apparatus for determining dielectric layer properties | |
CN112461900B (zh) | 基于伪MOS的InGaAs几何因子表征方法及*** | |
JP3871131B2 (ja) | 空乏層容量測定方法 | |
TW452907B (en) | Testing device and method of positive mobile ion contamination | |
US7521946B1 (en) | Electrical measurements on semiconductors using corona and microwave techniques | |
US6456082B2 (en) | Method for polysilicon crystalline line width measurement post etch in undoped-poly process | |
JP2005142304A (ja) | トランジスタの評価方法 | |
US5861634A (en) | Charge collector structure for detecting radiation induced charge during integrated circuit processing | |
KR101875837B1 (ko) | 실리콘 관통전극의 측면 비균일성 감지 방법 및 측면 비균일성을 감지하는 프로그램을 저장한 컴퓨터 판독가능 기록매체 | |
CN100421230C (zh) | 一种用以评估等离子体天线效应的高灵敏度测试结构 | |
JP2006013508A (ja) | 製品半導体ウェハの生成寿命を決定する方法と装置 | |
CN112366145A (zh) | 一种用于ac校准的测试结构和测试方法 | |
JPH02205046A (ja) | 半導体表面計則方法およびその装置 | |
JP5857901B2 (ja) | 半導体基板の評価方法 | |
US9857655B2 (en) | Method for controlling MIS structure design in TFT and system thereof | |
TWI714494B (zh) | 淺溝渠隔離結構中的針狀缺陷的監測方法 | |
JP2008211118A (ja) | 帯電量評価素子 | |
CN115020264A (zh) | 一种大尺寸晶圆中深能级缺陷态的检测方法 | |
JP4894104B2 (ja) | シリコンエピタキシャル層のキャリア濃度測定方法 | |
TWI269396B (en) | An evaluative method for the electrostatic damage to the silicon wafer causing by the cleaning process | |
CN117747464A (zh) | 氧化层厚度测量方法及装置 | |
CN116230692A (zh) | 一种栅介质层可靠性测试结构及测试方法 | |
JP2016076662A (ja) | シリコン単結晶ウェーハの評価方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050117 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20060619 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060621 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060809 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20060928 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20061011 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 3871131 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091027 Year of fee payment: 3 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091027 Year of fee payment: 3 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101027 Year of fee payment: 4 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111027 Year of fee payment: 5 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121027 Year of fee payment: 6 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131027 Year of fee payment: 7 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |