TWI706562B - Ｍｏｓｆｅｔ、ｍｏｓｆｅｔ的製造方法以及電力轉換電路 - Google Patents

Ｍｏｓｆｅｔ、ｍｏｓｆｅｔ的製造方法以及電力轉換電路 Download PDF

Info

Publication number
TWI706562B
TWI706562B TW107146852A TW107146852A TWI706562B TW I706562 B TWI706562 B TW I706562B TW 107146852 A TW107146852 A TW 107146852A TW 107146852 A TW107146852 A TW 107146852A TW I706562 B TWI706562 B TW I706562B
Authority
TW
Taiwan
Prior art keywords
region
mosfet
area
active
semiconductor substrate
Prior art date
Application number
TW107146852A
Other languages
English (en)
Other versions
TW201941425A (zh
Inventor
新井大輔
北田瑞枝
淺田毅
鈴木教章
村上晃一
Original Assignee
日商新電元工業股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 日商新電元工業股份有限公司 filed Critical 日商新電元工業股份有限公司
Publication of TW201941425A publication Critical patent/TW201941425A/zh
Application granted granted Critical
Publication of TWI706562B publication Critical patent/TWI706562B/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7813—Vertical DMOS transistors, i.e. VDMOS transistors with trench gate electrode, e.g. UMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7811—Vertical DMOS transistors, i.e. VDMOS transistors with an edge termination structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/063—Reduced surface field [RESURF] pn-junction structures
    • H01L29/0634—Multiple reduced surface field (multi-RESURF) structures, e.g. double RESURF, charge compensation, cool, superjunction (SJ), 3D-RESURF, composite buffer (CB) structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/30—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by physical imperfections; having polished or roughened surface
    • H01L29/32—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by physical imperfections; having polished or roughened surface the imperfections being within the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66674—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/66712—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/66734—Vertical DMOS transistors, i.e. VDMOS transistors with a step of recessing the gate electrode, e.g. to form a trench gate electrode
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00—Conversion of dc power input into dc power output
    • H02M3/02—Conversion of dc power input into dc power output without intermediate conversion into ac
    • H02M3/04—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters
    • H02M3/10—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
    • H02M3/145—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal
    • H02M3/155—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/26506—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66674—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/66712—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/66727—Vertical DMOS transistors, i.e. VDMOS transistors with a step of recessing the source electrode

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Composite Materials (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Dc-Dc Converters (AREA)

Abstract

提供一種MOSFET，其具備：半導體基體，在n型柱形區域以及p型柱形區域構成超接面結構；以及閘極電極，通過閘極絕緣膜形成，其中，在半導體基體中，當將提供作為MOSFET的主要運作的區域設為主動區域、將保持耐壓的區域設為外周區域、以及將位於主動區域與外周區域中間的區域設為主動連接區域時，在半導體基體的主動區域、主動連接區域以及外周區域中，晶格缺陷僅被生成於主動區域以及主動連接區域。此外，提供一種電力轉換電路，其具備：用於製造MOSFET的製造方法以及MOSFET。本發明的MOSFET能夠減少恢復損失，並且與以往的MOSFET相比難以產生振動。

Description

MOSFET、MOSFET的製造方法以及電力轉換電路
本發明涉及MOSFET、MOSFET的製造方法以及電力轉換電路。
以往，使用超接面(Super Junction)結構的MOSFET形成有晶格缺陷已被普遍認知(例如，參照專利文獻1)。
因此，將以下所示的MOSFET900作為以往的MOSFET來進行示例並說明。其中，MOSFET900是用於說明晶格缺陷而示例的，所以，在以下的說明中，並不代表其本質上為MOSFET900所具有的具體結構(例如，是否是溝槽閘極型、是否具備金屬塞等)。
以往的MOSFET900如圖14所示，其具備：半導體基體910，具有n型柱形區域913以及p型柱形區域915，並且在n型柱形區域913以及p型柱形區域915構成超接面結構；以及閘極電極922，通過閘極絕緣膜920形成於半導體基體910的第一主面側。
此外，MOSFET900除了上述的構成要素以外，還具備：低電阻半導體層(汲極層)912；緩衝層914；基極區域916；源極區域924；層間絕緣膜926；金屬塞930；源極電極934；以及汲極電極936。
MOSFET900即是所說的溝槽閘極型MOSFET。
其中，圖14所示的是在以往的MOSFET900中所說的主動區域的一部分。
此外，在以往的MOSFET900中，晶格缺陷被生成於半導體基體910(參照圖14的×印)。在MOSFET900中，在超接面結構的最深部與低電阻半導體層912的上表面之間的深度(緩衝層914存在的深度)中，晶格缺陷的密度是顯示最大值。
根據以往的MOSFET900，在內接二極體(body diode)的反向恢復時，能夠使載子通過晶格缺陷而重新結合(控制載子的壽命)，這樣一來，即使載子不移動至電極也能夠使載子消除。因此，以往的MOSFET900能夠縮短反向恢復時間(Trr)來加快開關速度，這樣一來，就能夠減少反向恢復電載量(Qrr)，與具有超接面結構並且沒有生成晶格缺陷的MOSFET相比，其能夠減少恢復損失。
其中，在以下單獨記載為「減少恢復損失」的情況下，指的是與具有超接面結構並且沒有生成晶格缺陷的MOSFET相比後的情況。
先前技術文獻：
專利文獻1：特開2015-135987號公報
通常在具有超接面結構的MOSFET中，由於超接面結構的接面電容會變大，在內接二極體的反向恢復時空乏層從pn接面處迅速擴展，因此反向恢復電流(Irr)在超過峰值(Irp)後，會有急劇變小(dIr/dt會變大)的傾向。換句話說，會有成為恢復困難的傾向(參照後面描述的圖4)。
此外，當晶格缺陷被生成於MOSFET的半導體基體時，會發生因載子的壽命變得過短，從而導致反向恢復電流(Irr)在超過峰值(Irp)後，進一步急 劇變小的情況。特別是如以往的MOSFET900：在比超接面結構的最深部更深的深度位置中，當晶格缺陷的密度是顯示最大值時，反向恢復電流(Irr)在超過峰值(Irp)後進一步急劇變小的傾向會變得更為顯著(參照後面描述的圖4)。
一旦反向恢復電流(Irr)在超過峰值(Irp)後急劇變小，因寄生電感分量(Ls)而產生的感應電動勢(V=Ls×dIr/dt)會變大，從而會易於產生振動。也就是說，具有超接面結構的MOSFET中會有易於產生振動的問題，並且在形成晶格缺陷後的MOSFET(例如以往的MOSFET900般的MOSFET)中會有更為易於產生振動的問題。
本發明為了解決上述問題，目的是提供一種MOSFET，其能夠減少恢復損失，並且與以往的MOSFET(具有超接面結構並且生成晶格缺陷的MOSFET)相比難以產生振動。此外，本發明目的也提供了一種MOSFET的製造方法，其用於製造能夠減少恢復損失，並且與以往的MOSFET相比難以產生振動的MOSFET。並且，本發明目的還進一步提供了一種高品質的電力轉換電路，其使用上述的能夠減少恢復損失並且與以往的MOSFET相比難以產生振動的MOSFET。
本發明的MOSFET，是一種具備：半導體基體，具有n型柱形區域以及p型柱形區域，並且在n型柱形區域以及p型柱形區域構成超接面結構；以及閘極電極，通過閘極絕緣膜形成於半導體基體的第一主面側的MOSFET，其中，在半導體基體中，當將提供作為MOSFET的主要運作的區域設為主動區域、將位於主動區域的外周側並且保持MOSFET的耐壓的區域設為外周區域、以及 將位於主動區域與外周區域中間的區域設為主動連接區域時，在半導體基體的主動區域、主動連接區域以及外周區域中，晶格缺陷僅被生成於主動區域以及主動連接區域。
較佳地，在本發明的MOSFET中，半導體基體可以進一步具有：第一導電型基極區域，形成於n型柱形區域以及p型柱形區域的第一主面側；以及第二導電型源極區域，形成於基極區域的第一主面側並且與閘極絕緣膜接觸，MOSFET進一步具備：層間絕緣膜，形成為覆蓋基極區域、閘極絕緣膜、閘極電極以及源極區域；以及源極電極，形成於層間絕緣膜的表面，並且與基極區域以及源極區域電連接，當在與半導體基體的深度方向平行的截面觀看半導體基體時，在能夠提供作為MOSFET的主要運作的源極區域與閘極電極中位於最外部的那一個的外端為主動區域與主動連接區域的邊界，基極區域的外端為主動連接區域與外周區域的邊界。
較佳地，在本發明的MOSFET中，在俯視半導體基體時，將主動區域的總面積設為S1、將主動連接區域的總面積設為S2、將外周區域的總面積設為S3、將MOSFET的耐壓設為VDSS時，可以滿足S3>(S1+S2+S3)×0.05×(VDSS/600)的關係。
較佳地，在本發明的MOSFET中，晶格缺陷可以被生成為在沿深度方向觀看時局部密度變高。
較佳地，在本發明的MOSFET中，當將主動區域中的半導體基體的第一主面作為基準，將到達超接面結構的最深部的深度設為Dp，將晶格缺陷 的密度是顯示最大值的深度設為Dd，將晶格缺陷的密度分佈的半寬設為W時，可以滿足0.25Dp≦Dd≦1.1Dp並且滿足0.05Dp<W<0.5Dp的關係。
本發明提供MOSFET的製造方法，其中，按照此順序包含：準備步驟，準備的是具備了：具有n型柱形區域以及p型柱形區域，並且在n型柱形區域以及p型柱形區域構成超接面結構的半導體基體、通過閘極絕緣膜形成於半導體基體的第一主面側的閘極電極的預定結構體；以及晶格缺陷生成步驟，將晶格缺陷生成於半導體基體，在半導體基體中，當MOSFET完成時，當將提供作為MOSFET的主要運作的區域設為主動區域、將位於主動區域的外周側並且保持MOSFET的耐壓的區域設為外周區域、以及將位於主動區域與外周區域中間的區域設為主動連接區域時，在晶格缺陷生成步驟中，將晶格缺陷在半導體基體的主動區域、主動連接區域以及外周區域中，僅生成於主動區域以及主動連接區域。
較佳地，在本發明的MOSFET的製造方法中，在準備步驟中準備的預定結構體的半導體基體，可以進一步具有：第一導電型基極區域，形成於n型柱形區域以及p型柱形區域的第一主面側；以及第二導電型源極區域，形成於基極區域的第一主面側並且與閘極絕緣膜接觸，在準備步驟中準備的預定結構體，進一步具備：層間絕緣膜，形成為覆蓋基極區域、閘極絕緣膜、閘極電極以及源極區域；以及源極電極，形成於層間絕緣膜的表面，並且與基極區域以及源極區域電連接，在晶格缺陷生成步驟中，當在與半導體基體的深度方向平行的截面觀看半導體基體時，將能夠提供作為MOSFET的主要運作的源極區域與閘極電極中位於最外部的那一個的外端設為主動區域與主動連接區域的邊界、將基極區域的外端作為主動連接區域與外周區域的邊界來生成晶格缺陷。
較佳地，在本發明的MOSFET的製造方法中，在準備步驟中，在俯視半導體基體時，將主動區域的總面積設為S1、將主動連接區域的總面積設為S2、將外周區域的總面積設為S3、將應該製造的MOSFET的耐壓設為VDSS時，準備預定結構體，且該預定結構體可以滿足S3>(S1+S2+S3)×0.05×(VDSS/600)的關係。
較佳地，在本發明的MOSFET的製造方法中，在晶格缺陷生成步驟中，可以將晶格缺陷生成為在沿深度方向觀看時局部密度變高。
較佳地，在本發明的MOSFET的製造方法中，在晶格缺陷生成步驟中，當將主動區域中的半導體基體的第一主面作為基準，將到達超接面結構的最深部的深度設為Dp，將晶格缺陷的密度是顯示最大值的深度設為Dd，將晶格缺陷的密度分佈的半寬設為W時，可以將晶格缺陷生成為滿足0.25Dp≦Dd≦1.1Dp並且滿足0.05Dp<W<0.5Dp的關係。
較佳地，在本發明的MOSFET的製造方法中，在晶格缺陷生成步驟中，可以通過He照射或者質子照射來生成晶格缺陷。
本發明提供一電力轉換電路，是一種具備：用於將正向電流流通於內接二極體的MOSFET；開關元件；以及電感負載的電力轉換電路，其中，MOSFET具備：半導體基體，具有n型柱形區域以及p型柱形區域，並且在n型柱形區域以及p型柱形區域構成超接面結構；以及閘極電極，通過閘極絕緣膜形成於半導體基體的第一主面側，在半導體基體中，當將提供作為MOSFET的主要運作的區域設為主動區域、將位於主動區域的外周側並且保持MOSFET的耐壓的區域設為外周區域、以及將位於主動區域與外周區域中間的區域設為主動連 接區域時，在半導體基體的主動區域、主動連接區域以及外周區域中，晶格缺陷僅被生成在主動區域以及主動連接區域。
根據本發明的MOSFET，由於晶格缺陷被生成於半導體基體，因此與以往的MOSFET相同，在內接二極體的反向恢復時能夠使載子通過晶格缺陷而重新結合(控制載子的壽命)，這樣一來，即使載子不移動至電極也能夠使載子消除。因此，本發明的MOSFET能夠縮短反向恢復時間(Trr)來加快開關速度，這樣一來，就能夠減少反向恢復電載量(Qrr)，從而就能夠減少恢復損失。
此外，在本發明的MOSFET中，晶格缺陷在半導體基體的主動區域、主動連接區域以及外周區域中，僅被生成於主動區域以及主動連接區域，也就是說，由於晶格缺陷沒有被生成於外周區域，因此在內接二極體的反向恢復時，外周區域的載子難以重新結合，所以在外周區域載子變為在移動至電極後被抽出。
因此，在本發明的MOSFET中，由於外周區域的載子的消除時間與主動區域以及主動連接區域的載子的消除時間相比會變慢(參照後面描述的圖5)，所以通過殘存於外周區域的載子的影響，反向恢復電流(Irr)會緩慢減少。換句話來說，能夠將恢復波形軟化。
這樣一來，根據本發明的MOSFET，通過抑制反向恢復電流(Irr)在超過峰值(Irp)後急劇變小(dIr/dt會變大)，從而就能夠抑制因寄生電感分量而產生的感應電動勢增加。
也就是說，本發明的MOSFET與以往的MOSFET相比難以產生振動。
因此，本發明的MOSFET能夠減少恢復損失，並且與以往的MOSFET相比難以產生振動。
根據本發明的MOSFET的製造方法，包含將晶格缺陷生成於半導體基體的晶格缺陷生成步驟，並且在該晶格缺陷生成步驟中，由於將晶格缺陷在半導體基體的主動區域、主動連接區域以及外周區域中，僅生成於主動區域以及主動連接區域，因此就能夠製造上述般的能夠減少恢復損失且與以往的MOSFET相比難以產生振動的MOSFET。
根據本發明的電力轉換電路，由於具備在半導體基體的主動區域、主動連接區域以及外周區域中，晶格缺陷僅被生成於主動區域以及主動連接區域的MOSFET(本發明的MOSFET)，從而就能夠設為是使用上述般的能夠減少恢復損失，並且與以往的MOSFET相比難以產生振動的MOSFET的高品質電力轉換電路。
1:電力轉換電路
100、101、102、103、104、190:MOSFET
100a:預定的結構
110、111:半導體基體
112:低電阻半導體層
112a:成為低電阻半導體層的部分
113:n型柱形區域
114:緩衝層
115:p型柱形區域
116:基極區域
118:保護環
119:溝道截斷環
120、150:閘極絕緣膜
122、152:閘極電極
124:源極區域
126、127、154:層間絕緣膜
130:金屬塞
134:源極電極
136:汲極電極
138:閘極佈線
139:源極佈線
200:開關元件
300:電感負載
400:電源
500:平滑電容器
600:負載
700:掩膜
702:減震器
900:MOSFET
910:半導體基體
912:低電阻半導體層(汲極層)
913:n型柱形區域
914:緩衝層
915:p型柱形區域
916:基極區域
920:閘極絕緣膜
922:閘極電極
924:源極區域
926:層間絕緣膜
930:金屬塞
934:源極電極
936:汲極電極
A1:主動區域
A2:主動連接區域
A3:外周區域
C:易形成載子堆積的區域
G:配置閘極焊盤的區域
R:電洞的高密度(載子的高密度)區域
圖1是展示實施方式中電力轉換電路1的電路圖。
圖2是用於說明實施方式中的MOSFET100而展示的圖。圖2中的(a)部分是展示MOSFET100的一部分(大致相當於後面描述的圖3中顯示的S-S的截面，包含主動區域A1、主動連接區域A2以及外周區域A3的部分。以下，在單獨稱為「MOSFET的一部分」的情況下也相同)的截面圖，圖2的(b)部分是展示MOSFET100中晶格缺陷的分佈的圖表。由於圖2的(a)部分是展示MOSFET100的一部分的截面圖，因此圖2的(a)部分的左右兩端不一定是展示MOSFET100的末端(在後面描述的圖8~圖13中也相同)。圖2的(b)部分的圖表的縱軸是展示將半導體基體110的第一主面作為基準後的深度，橫軸是展示晶格缺陷的密度。在圖2 的(a)部分中，將×印(將晶格缺陷密度高的位置模式化地展示的標記)連結的虛線，是為了將晶格缺陷的密度是顯示最大值的深度Dp在視覺上易於理解的輔助線。此外，圖2的(a)部分中的交替長短虛線是展示主動區域A1與主動連接區域A2的邊界，或是展示主動連接區域A2與外周區域A3的邊界的輔助線。圖2的(b)部分的圖表是將晶格缺陷的密度分佈模式化地展示後的圖表，縱軸以及橫軸不顯示具體的數值。只是，圖2的(a)與(b)部分在半導體基體110的深度方向中相對應。
圖3是實施方式中半導體基體110的平面圖(上面圖)。在圖3中，為了使主動區域A1、主動連接區域A2以及外周區域A3的分佈易於理解，對各區域以外的具體的構成要素等沒有進行繪示。此外，圖3是示意圖，圖3所示的主動區域A1、主動連接區域A2以及外周區域A3的形狀與面積比是不正確的。其中，在圖3中用符號G顯示的區域，是配置閘極焊盤的區域。
圖4是用於說明在內接二極體的反向恢復時，取決於有無晶格缺陷的反向恢復電流的差異的圖表。圖4的圖表的縱軸是展示電流(將正向設為順序方向，單位：安培)，橫軸是展示時間(單位：秒)。在圖4中各圖表(波形)右側的箭頭，是展示各圖表(波形)的大致dIr/dt(在超過反向恢復電流的峰值(Irp)後的圖表的大致傾向)。在圖4中添加符號P1的交替長短虛線是展示比較例1的反向恢復電流的峰值(Irp)的位置，添加符號P2的交替長短虛線是展示比較例2的反向恢復電流的峰值(Irp)的位置。其中，圖4的圖表是基於在考慮適當的條件下進行的實驗的實際測值的圖表。因此，雖然圖4的圖表不適用於全部的MOSFET，但是在眾多的MOSFET(具有超接面結構且沒有生成晶格缺陷的MOSFET與以往的MOSFET)中，可以認為顯示出基本上與圖4所示的圖表相同的傾向。
圖5是用於說明在內接二極體的反向恢復時，主動區域與外周區域的反向恢復電流的差異的圖表。圖5的圖表的縱軸是展示電流(將正向設為順序方向，單位：安培)，橫軸是展示時間(單位：微秒)。圖5的圖表的縱軸左側所示的數值是展示主動區域中關於反向恢復電流的電流值，縱軸右側所示的數值是展示外周區域中關於反向恢復電流的電流值。在圖5中添加符號P3的交替長短虛線是展示外周區域的反向恢復電流的峰值(Irp)的位置，添加符號P4的交替長短虛線是展示主動區域的反向恢復電流的峰值(Irp)的位置。其中，圖5的圖表是基於在考慮適當的條件下進行類比後的圖表。因此，雖然圖5的圖表不適用於全部的MOSFET，但是對於包含在本發明的MOSFET，可以認為顯示出基本上與圖5所示的圖表相同的傾向。
圖6是為了說明主動區域中載子堆積，從而展示MOSFET190的主動區域A1的截面圖。其中，在MOSFET190中，雖然晶格缺陷的密度是顯示最大值的深度被記載為2個(參照符號Dd1以及符號Dd2)，但是，這是為了說明晶格缺陷的密度是顯示最大值的深度Dd與易形成載子堆積的區域C的位置關係。也就是說，這並非是代表MOSFET190中晶格缺陷的密度是顯示最大值的深度為存在2個。
圖7是為了說明主動區域中形成載子堆積而展示的圖。用符號R顯示的區域是電洞(正電電洞)密度高的(載子密度高的)區域，圖7的(a)部分~圖7的(e)部分是展示在此順序下的時間經過。雖然圖7所示的區域，是相當於在圖6中用符號A所顯示的區域，但是由於圖6是示意圖(為了易於理解，所以展示的構造的尺寸與比例是不正確的圖)，因此圖6所示的構造與圖7所示的構造並不嚴格一致。其中，在圖7所示的模擬中，對於在本發明中不是必要要素的金屬塞則沒有考慮在內。圖7是基於在考慮適當的條件下進行模擬結果後的圖。因此，雖然圖 7的圖不適用於全部的MOSFET，但是如果是使用了超接面結構的MOSFET，都顯示出與圖7所示的相同的傾向。
圖8是為了說明實施方式中MOSFET的製造方法而展示的圖。圖8的(a)部分以及圖8的(b)部分是各步驟圖。
圖9是為了說明實施方式中MOSFET的製造方法而展示的圖。圖9的(a)部分以及圖9的(b)部分是各步驟圖。
圖10是展示另一實施例1中MOSFET101的一部分結構的截面圖。
圖11是展示另一實施例2中MOSFET102的一部分結構的截面圖。
圖12是展示另一實施例3中MOSFET103的一部分結構的截面圖。
圖13是展示另一實施例4中MOSFET104的一部分結構的截面圖。
圖14是展示以往的MOSFET900的主動區域的結構的截面圖。
以下，將基於圖中所示的實施方式，對本發明的MOSFET、MOSFET的製造方法以及電力轉換電路進行說明。各附圖是示意圖，不一定嚴格反映出實際的構造與構成。以下說明的實施方式以及其他實施例，不限定申請專利範圍中的發明。此外，對於本發明的解決手段不是必須限於在實施方式以及其他實施例中說明的各要素以及其全部的組合。在實施方式以及其他實施例中，對於基本構成與特徵為相同的構成要素(包含形狀與構成等為不是完全相同的構成要素)，使用相同符號，並且省略再次說明。
1.電力轉換電路1的構成：
首先，對實施方式中的電力轉換電路1進行說明。
實施方式中的電力轉換電路1，是具有DC-DC轉換器與變壓器等構成要素的截波電路(升壓截波電路，chopper circuit)。實施方式中的電力轉換電路1，如圖1所示具備：用於將正向電流流通於內接二極體的MOSFET100、開關元件200、電感負載(電抗器)300、電源400、以及平滑電容器500。在電力轉換電路1的外部端子上，連接有負載600。
電力轉換電路1中的MOSFET100，是後面將描述的實施方式中的MOSFET100。MOSFET100在電壓沒有被施加於閘極電極122(後面描述)時(處於關閉狀態時)，進行由電源400提供給電感負載300的電流的整流運作。也就是說，在電壓沒有被施加於閘極電極122時的MOSFET100，能夠作為所說的續流二極體來處理。
開關元件200控制：由電源400提供給電感負載300的電流以及從電源400處提供的電流。實施方式中的開關元件200是MOSFET(與實施方式中的MOSFET100是不同的MOSFET)。
開關元件200響應從驅動電路(無圖示)處向開關元件200的閘極電極施加的時鐘訊號後進行開關，並且一旦成為打開狀態，就會使電感負載300與電源400間導通。
電感負載300是能夠向通過電流形成的磁場積蓄能量的被動元件(感應器)。
電源400的陽極與電感負載300的一端電連接，電源400的負極與開關元件200的源極電極電連接。此外，開關元件200的汲極電極，與電感負載300的另一端以及相當於MOSFET100的內接二極體中的陽極電極的源極電極134(後面描述)電連接。
2.MOSFET100的構成：
接著，對實施方式中的MOSFET100進行說明。
在以下的說明中，在半導體基體110(後面描述)中，將提供作為MOSFET100的主要運作的區域設為主動區域A1、將位於主動區域A1的外周側並且保持MOSFET100的耐壓的區域設為外周區域A3、將位於主動區域A1與外周區域A3的中間的區域設為主動連接區域A2(參照後面描述的圖3)。
其中，「提供作為MOSFET的主要運作的區域」是指，包含作為MOSFET運作(能夠進行電流控制)的構成要素的區域。
實施方式中的MOSFET100如圖2的(a)部分所示，其具備：半導體基體110，具有n型柱形區域113以及p型柱形區域115，並且在n型柱形區域113以及p型柱形區域115構成超接面結構；以及閘極電極122，通過閘極絕緣膜120形成於半導體基體110的第一主面側。
實施方式中的MOSFET100，是所說的溝槽閘極型MOSFET。
MOSFET100的耐壓大於等於300V，例如可以是600V。其中，在本說明書中，MOSFET的「耐壓」是指「汲源耐壓」。
本說明書中的「超接面結構」是指，在預定的截面(例如，垂直於第一主面並且垂直於溝槽的形成方向的截面)進行觀看時n型柱形區域與p型柱形區域是交替重合排列的構造。
實施方式中的半導體基體110除了n型柱形區域113以及p型柱形區域115以外，還進一步具有：低電阻半導體層112、緩衝層114、基極區域116、源極區域124、保護環118、以及溝道截斷環119。
此外，實施方式中的MOSFET100除了半導體基體110以及閘極電極122以外，還進一步具備：層間絕緣膜126、金屬塞130、源極電極134、汲極電極136、以及閘極佈線138。
其中，本說明書中的「第一主面」是指，存在半導體基體(通過連續的半導體所構成的部分)的主要構造(閘極電極等)側的表面。在MOSFET100中，基極區域116與層間絕緣膜126的邊界面是第一主面。
由於上述的半導體基體110以及MOSFET100的構成要素都屬於常識範疇的範圍，所以在以下的說明中將對基本事項進行記載。
低電阻半導體層112是n+型。低電阻半導體層112的厚度是例如100μm~400μm的範圍內。低電阻半導體層的摻雜物濃度是例如1*1019cm-3~1*1020cm-3的範圍內。
n型柱形區域113以及p型柱形區域115具有各自相同的截面形狀，並且以相等間隔排列。其中，只要可以獲得作為超接面結構的效果，n型柱形區域與p型柱形區域既可以不具有相同的截面形狀，排列也可以為不相等間隔。
n型柱形區域113以及p型柱形區域115的摻雜物濃度是例如5*1013cm-3~1*1016cm-3的範圍內。只要可以獲得作為超接面結構的效果，n型柱形區域113的摻雜物總量與p型柱形區域115的摻雜物總量既可以是相同，也可以是不相同。
在MOSFET100中n型柱形區域113與緩衝層114是一體形成的，從而構成n型半導體層。n型半導體層的厚度是例如5μm~120μm的範圍內。
基極區域116是形成於n型柱形區域113以及p型柱形區域115的第一主面側的第一導電型區域，具體的是p+型區域。在實施方式的MOSFET100中，第一導電型指的是p型(任意的濃度)。
當將主動區域A1中的半導體基體110的第一主面設為基準時，基極區域116的最深部的深度位置是例如0.5μm~4.0μm的範圍內。基極區域116的摻雜物濃度是例如5*1016cm-3~1*1018cm-3的範圍內。
保護環118是用於提高MOSFET100的耐壓的構造。通過保護環118，將反向恢復時從pn接面處擴展的空乏層向外周區域擴展就能夠提高耐壓。實施方式中的保護環118在外周區域A3中，是形成為將主動區域A1以及主動連接區域A2包圍的第一導電型區域，具體的是p+型區域。
其中，後面將描述實施方式中的主動區域A1、主動連接區域A2以及外周區域A3。
溝道截斷環119是用於抑制反向恢復時空乏層擴展的構造。實施方式中的溝道截斷環119在外周區域A3中，是形成為將保護環118包圍的第二導電型區域，具體的是n+型區域。
閘極電極122通過閘極絕緣膜120被埋設於溝槽(沒有標示元件符號)的內周面，該溝槽形成在穿過基極區域116後到達n型柱形區域113的深度位置上。
溝槽的深度是例如3μm。
閘極絕緣膜120是例如由通過熱氧化法形成的二氧化矽膜所構成，厚度是例如100nm。
閘極電極122是由通過CVD法以及離子注入法形成的低電阻多晶矽所構成。
源極區域124形成於基極區域116的第一主面側並且與閘極絕緣膜120接觸，也就是說，一部分是形成為露出於溝槽的內周面的第二導電型區 域，具體的是n+型區域。在實施方式的MOSFET100中，第二導電型指的是n型(任意的濃度)。
當將主動區域A1中的半導體基體110的第一主面設為基準時，源極區域124的最深部的深度位置，例如能夠設為0.1μm~0.4μm的範圍內。源極區域124的摻雜物濃度是例如5*1019cm-3~2*1020cm-3的範圍內。
層間絕緣膜126形成為覆蓋基極區域116、閘極絕緣膜120、閘極電極122以及源極區域124。層間絕緣膜126是由在通過CVD法形成的且在主動區域A1中的厚度是例如1000nm的PSG膜所構成。
外周區域A3中的絕緣膜具有層間絕緣膜126是搭設在形成於半導體基體110的表面的場絕緣膜(沒有繪示元件符號)上的構造。因此，外周區域A3中的絕緣膜的厚度是兩者的總和。也就是說，在外周區域A3中，絕緣膜形成為比主動區域A1厚。
場絕緣膜是厚度為500nm~1000nm的氧化膜。該場絕緣膜能夠是例如通過熱氧化來形成。
在MOSFET100中，場絕緣膜的端部是與主動連接區域A2和外周區域A3的邊界大致一致。
其中，在展示如圖2般的MOSFET的外周區域的截面圖中，沒有展示層間絕緣膜與場絕緣膜的邊界。
金屬塞130，是在穿過層間絕緣膜126後到達基極區域116的接觸孔(沒有圖示符號)的內部填充預定的金屬而構成的。在金屬塞130的底面，也可以形成摻雜物濃度比基極區域116更高的p++型擴散區域。
接觸孔以及金屬塞130的條紋寬度是例如0.5μm。接觸孔的內表面形成有屏障金屬(無圖示)。金屬塞130通過該屏障金屬，例如在接觸孔的內部填充鎢而構成。
源極電極134形成於層間絕緣膜126的表面，並且通過金屬塞130與基極區域116以及源極區域124電連接。源極電極134是由通過濺射法形成的厚度為例如4μm的鋁系金屬(例如，鋁-銅合金)所構成。
汲極電極136形成於低電阻半導體層112的表面(將形成有源極電極134側的面設為表面時的裡面)。汲極電極136通過Ti-Ni-Au等多層金屬膜而形成。作為該多層金屬膜整體的厚度是例如0.5μm。
閘極佈線138是與閘極電極122電連接的佈線，並且由金屬構成。閘極佈線138與成為MOSFET100的外部接點的閘極焊盤(未繪示)連接。閘極佈線138以及閘極焊盤被配置於主動連接區域A2。其中，閘極佈線138不必配置為將主動區域A1整體包圍。閘極佈線有時也被稱為閘極指狀物。
其中，在實施方式的MOSFET100中，當在與半導體基體110的深度方向平行的截面觀看半導體基體110時，在能夠提供作為MOSFET100的主要運作的源極區域124與閘極電極122中位於最外部的那一個(在實施方式中，圖2的(a)部分所展示的閘極電極122)的外端為主動區域A1與主動連接區域A2的邊界，基極區域116的外端為主動連接區域A2與外周區域A3的邊界。
在本說明書中，「能夠提供作為MOSFET的主要運作的源極區域與閘極電極」是指，通過閘極絕緣膜互相相接的源極區域與閘極電極。例如，與源極區域沒有通過閘極絕緣膜相接的閘極電極，由於不是能夠提供作為MOSFET的主要運作的閘極電極，因此該閘極電極所存在的區域不被包含在主動區域中。只是，當在與半導體基體的深度方向平行的截面觀看半導體基體時， 在源極區域僅存在於溝槽的一側的情況下，為了方便起見，該截面中的閘極電極整體被設為包含在主動區域中(參照圖2的(a)部分)。
在MOSFET100中，晶格缺陷在半導體基體110的主動區域A1、主動連接區域A2以及外周區域A3中，僅被生成於主動區域A1以及主動連接區域A2。也就是說，在MOSFET100中，晶格缺陷沒有被形成於外周區域A3。
會在後面描述這樣做的理由。
如果俯視MOSFET100的半導體基體110，其為如圖3所示。此處，在俯視半導體基體110時，將主動區域A1的總面積設為S1、將主動連接區域A2的總面積設為S2、將外周區域A3的總面積設為S3、將MOSFET100的耐壓設為VDSS時，滿足S3>(S1+S2+S3)×0.05×(VDSS/600)的關係。
其中，由於展示MOSFET的結構的各附圖是示意圖，因此與S1、S2以及S3相關的數值設定和圖3的展示並不正確對應。
此外，在MOSFET100中，晶格缺陷被生成為在沿深度方向觀看時局部密度變高(參照圖2的(b)部分)。
在MOSFET100中，當將主動區域A1中的半導體基體110的第一主面作為基準，將到達超接面結構的最深部的深度設為Dp，將晶格缺陷的密度是顯示最大值的深度(參照圖2(a)部分的×印)設為Dd，將晶格缺陷的密度分佈的半寬設為W時，滿足0.25Dp≦Dd≦1.1Dp並且滿足0.05Dp<W<0.5Dp的關係(參照圖2的(a)以及(b)部分)。
對於設為0.25Dp≦Dd≦1.1Dp的理由，會在後面描述。
設為W<0.5Dp是因為在晶格缺陷的分佈過寬的情況下，載子在包括p型柱形區域以及n型柱形區域(存在緩衝層的情況下，也包含緩衝層)的寬廣範 圍內進行重新結合，其結果會導致反向恢復電流(Irr)在超過峰值(Irp)後會進一步急劇變小(dIr/dt會變大)。
此外，設為0.05Dp<W是因為在晶格缺陷的分佈過窄的情況下，無法充分確保載子進行重新結合的區域。
本說明書中的「到達超接面結構的最深部的深度」是指，在將主動區域的半導體基體的第一主面作為基準時，到達n型柱形區域與p型柱形區域構成超接面結構的區域的最深部的深度。因此，到達超接面結構的最深部的實際深度，基本是與n型柱形區域以及p型柱形區域中到達最大深度是較淺的那一方的最深部相同。所以，在實施方式中，到達超接面結構的最深部的深度與到達p型柱形區域115的最深部的深度相同。
其中，由於半導體基體110中的第一主面是基極區域116與層間絕緣膜126的邊界面，因此超接面結構的深度也包含基極區域116的深度。只是，由於基極區域的深度通常比超接面結構的深度要淺很多，因此即使到達超接面結構的最深部的深度包含基極區域116的深度也沒有問題。
「在沿深度方向觀看時局部密度變高的晶格缺陷」是如後面描述的MOSFET的製造方法中的記載般，通過He照射或者質子照射來生成的。
本說明書中的「照射」是指為了生成晶格缺陷，因此將電離的He與質子(氫離子)注入物件(半導體基體)中。
實施方式中的MOSFET100，理想的情況是：進一步滿足0.25Dp≦Dd<0.95Dp的關係，其更為理想的情況是：滿足0.4Dp≦Dd<0.9Dp的關係。
此外，實施方式中的MOSFET100，理想的情況是：也滿足(Dp-Dd)>0.5W的關係。
對於設為理想的情況是：滿足0.25Dp≦Dd<0.95Dp的關係、更為理想的情況是：滿足0.4Dp≦Dd<0.9Dp的關係，其理由會描述於後。
作為理想的關係設為(Dp-Dd)>0.5W是因為晶格缺陷的密度是顯示最大值的深度在較深的情況下(Dp-Dd為較小時)作為晶格缺陷的密度分佈的W一旦變大，在比超接面結構更深的位置上也會存在較多的晶格缺陷，其結果會導致反向恢復電流(Irr)在超過峰值(Irp)後會進一步急劇變小(dIr/dt會變大)。
實施方式中的Dd，具體是0.6Dp。
實施方式中的W，具體是0.3Dp。
實施方式中的Dp-Dd具體是0.4Dp，而0.5W具體是0.15Dp。
其中，由於展示MOSFET的結構的各附圖是示意圖(特別是為了將第一主面側的構造易於理解，將相對於超接面結構深度的基極區域116的深度顯示為比實際的更大)，因此與上述的Dd、W以及Dp-Dd相關的數值設定和圖2的(a)部分的展示不正確對應。
此處，在半導體基體110的主動區域A1、主動連接區域A2以及外周區域A3中，對晶格缺陷被設為僅生成於主動區域A1以及主動連接區域A2的理由進行說明。此外，對設為0.25Dp≦Dd≦1.1Dp、0.25Dp≦Dd<0.95Dp以及0.4Dp≦Dd<0.9Dp的理由也將進行說明。其中，以下說明中的MOSFET在除了有無晶格缺陷或者位置以外，具有與實施方式中的MOSFET100基本相同的結構。
圖4所示的比較例1的圖表是涉及具有超接面結構，並且沒有被生成晶格缺陷的MOSFET的恢復波形的圖表。其中，比較例1的圖表是包含主動區域、主動連接區域以及外周區域的全部區域的實際測量值。從比較例1的圖表可以知道反向恢復電流(Irr)在超過峰值(Irp，參照比較例1的圖表與用P1顯示的長短虛線的交點)後，會急劇變小(dIr/dt會變大)。也就是說，會難以恢復。此外，從 比較例1的圖表還可以知道由於反向恢復電流的峰值(Irp)較大，反向恢復時間(Trr)也較長，因此反向恢復電載量(Qrr)也會較大。
圖4所示的比較例2的圖表是涉及具有超接面結構，並且被生成晶格缺陷的MOSFET的恢復波形的圖表。其中，比較例2的圖表也是包含主動區域、主動連接區域以及外周區域的全部區域的實際測量值。該MOSFET是：晶格缺陷的密度是顯示最大值的深度Dd比超接面結構的最深部稍微靠近第一主面側(Dd=Dp~0.95Dp間，並且大致是0.95Dp)的與上述以往的MOSFET900結構相近的MOSFET。
從比較例2的圖表可以知道：與比較例1相比反向恢復電流的峰值(Irp，參照比較例2的圖表與用P2顯示的長短虛線的交點)在變小的同時反向恢復時間(Trr)也會變短，雖然反向恢復電載量(Qrr)能夠大為減少，但是與比較例1相比在超過反向恢復電流的峰值(Irp)後的反向恢復電流的時間變化率(dIr/dt)會變大，也就是說，恢復變得困難。此外，從比較例2的圖表的波形還可以知道會產生振動。
也就是說，單獨僅僅生成晶格缺陷從抑制振動的觀點來說是不利的。當晶格缺陷的密度是顯示最大值的深度Dd在比0.95Dp更深時(上述以往的MOSFET900般的情況)，從抑制振動的觀點來說會有更為不利的傾向。
其中，相反地當晶格缺陷的密度是顯示最大值的深度Dd在過淺時，生成晶格缺陷的意義會降低(到達回收載子的移動距離變長，反向恢復電載量(Qrr)無法減少太多)。
圖5所示的外周區域的圖表是涉及沒有被生成晶格缺陷的外周區域的恢復波形的圖表。此外，圖5所示的主動區域的圖表是涉及與上述外周區域 的圖表在相同的條件下進行模擬後的生成晶格缺陷的主動區域的恢復波形的圖表。
如圖5所示，外周區域的反向恢復電流的峰值略微緩慢於主動區域的反向恢復電流的峰值。這時因為在內接二極體的反向恢復時，外周區域的載子變得難以重新結合，因此在外周區域中載子成為在移動至電極後被抽出的形式。
也就是說，在半導體基體的主動區域、主動連接區域以及外周區域中，晶格缺陷被通過僅生成在主動區域以及主動連接區域的方式，使外周區域的載子消除的時間與主動區域以及主動連接區域的載子消除的時間相比變得遲緩，從而通過殘存於外周區域的載子的影響來使反向恢復電流(Irr)緩慢減少。也就是說，能夠將恢復波形軟化，從而抑制產生振動。
其中，從通過存在沒有被生成晶格缺陷的外周區域來將恢復波形軟化的觀點來說，理想的情況是：半導體基體中的外周區域具有一定程度的面積。因此，在將主動區域的總面積設為S1、將主動連接區域的總面積設為S2、將外周區域的總面積設為S3、將MOSFET的耐壓設為VDSS時，理想的情況是：設為滿足S3>(S1+S2+S3)×0.05×(VDSS/600)的關係。
此外，通過將超過反向恢復電流的峰值(Irp)後的反向恢復電流的時間變化率(dIr/dt)充分變小，在減少反向恢復電載量(Qrr)後從而減少恢復損失，並且從通過主動區域的結構來抑制振動的觀點來說，理想的情況是：到達超接面結構的最深部的深度Dp以及晶格缺陷的密度是顯示最大值的深度Dd是在0.25Dp≦Dd<1.1Dp的範圍內，較為理想的情況是：0.25Dp≦Dd<0.95Dp的範圍內，更為理想的情況是：0.4Dp≦Dd<0.9Dp的範圍內。
以下，在主動區域中的晶格缺陷的密度是顯示最大值的深度Dd為大於等於0.95Dp，特別是在大於等於Dp的情況下，對於在超過反向恢復電流的峰值(Irp)後的反向恢復電流的時間變化率(dIr/dt)會進一步急劇變大，將使用圖6以及圖7來進行說明。其中，在以下說明中的MOSFET190以及涉及模擬的MOSFET在除了有無晶格缺陷或者位置以外，具有與實施方式中的MOSFET100基本上相同的結構。
在超接面結構的最深部附近與低電阻半導體層的上表面之間的深度區域(從p型柱形區域的底部附近到n型緩衝層的深度區域)中，通過以下說明的理由以及裝置，來形成反向恢復時所說的「載子堆積」。
圖6所示的MOSFET190是用於說明晶格缺陷的密度是顯示最大值的深度Dp與載子堆積的關係。在圖6的符號C所示的區域是易形成載子堆積的區域。
對於形成載子堆積，將使用圖7來進一步說明。
首先，在內接二極體被正向偏置並且流通正向電流時，通過電導率調製，使相同數量的電子與電洞分佈為充滿包括n型柱形區域、p型柱形區域以及緩衝層的全部區域(參照圖7的(a)部分)。
接下來，一旦進入反向恢復過程，電洞流向第一主面側、電子流向第一主面的相反側(參照圖7的(b)~(e)部分)。此處，由於電洞比電子的移動速度更慢，因此電洞成為限制載子抽出速率的主要原因。由於電洞是從第一主面側抽出，因此在與第一主面的相反側相近(離第一主面較遠)的區域，也就是在超接面結構的最深部附近與低電阻半導體層的上表面之間的深度區域(從p型柱形區域的底部附近到n型緩衝層的深度區域)中，電洞會殘留到最後(參照圖7的(e) 部分)。此外，為了滿足電載中性條件，電子也在同樣的深度區域中殘留大致相同的數量。
通過以上的裝置，殘留後的電洞以及電子形成「載子堆積」。
這時，在通過上述過程形成後的載子堆積處，通過使載子逐漸抽出，從而就能夠將超過反向恢復電流的峰值(Irp)後的反向恢復電流的時間變化率(dIr/dt)變小。
只是，一旦殘留在載子堆積的電子與電洞重新結合，由於反向恢復電流(Irr)會急劇減少，因此超過峰值(Irp)後的反向恢復電流的時間變化率(dIr/dt)會變大，從而成為引起振動的原因。
因此，在晶格缺陷的密度是顯示最大值的深度Dd為較大的情況下(參照圖6的Dd2)，雖然在使用晶格缺陷來促進電子與電洞的重新結合，並且在縮短反向恢復時間(Trr)上有方便的一面，但是由於載子堆積中的載子壽命變得過短，超過反向恢復電流的峰值(Irp)後的反向恢復電流的時間變化率(dIr/dt)會變大，因此就會易產生振動。
其中，在晶格缺陷的密度是顯示最大值的深度Dd與易形成載子堆積的區域重合的情況下，反向恢復特性被晶格缺陷的密度與位置強烈影響，並且因該密度與位置的波動而出現的影響會變大。因此，在將晶格缺陷的密度是顯示最大值的深度Dd設為大於等於0.95Dp的情況下，特別是在比1.1Dp大的情況下，考慮到每個MOSFET的反向恢復特性都會發生較大變化，會不適合MOSFET的量產。
此外，僅在考慮主動區域的情況下，當將晶格缺陷的密度是顯示最大值的深度Dd設為比0.95Dp小時，因為晶格缺陷存在於易產生載子堆積的區域的第一主面側(參照圖6的Dd1)，由於晶格缺陷不會促進殘存於載子堆積中的載 子快速地重新結合，所以與以往的MOSFET相比，到達超接面結構的最深部附近的載子重新結合的時間會變得較長，從而在內接二極體的反向恢復時就能夠抑制空乏層從pn接面處迅速擴展。
這樣一來，將晶格缺陷的密度是顯示最大值的深度Dd設為比0.95Dp小的MOSFET，通過抑制反向恢復電流(Irr)在超過峰值(Irp)後會急劇變小(dIr/dt會變大)，從而就能夠抑制由於寄生電感分量所產生的感應電動勢增加，這樣一來，與以往的MOSFET相比就會難以產生振動。
此外，在本發明的MOSFET中，由於沒有形成晶格缺陷的外周區域抑制了振動的產生，所以即使晶格缺陷的密度是顯示最大值的深度Dd大於等於0.95Dp，其也能夠是難以產生振動的MOSFET。只是，在本發明的MOSFET中，理想的情況是：晶格缺陷的密度是顯示最大值的深度Dd即使是與易形成載子堆積的區域重合也是位於淺位置，具體的是晶格缺陷的密度是顯示最大值的深度Dd是1.1Dp以下。
其中，當晶格缺陷到達至n+型低電阻半導體層112時，由於低電阻半導體層112原本就是載子的壽命較短的區域，因此無法實際獲得進行壽命控制的效果，從而失去形成晶格缺陷的意義。在這種情況下，可以想到是具有與沒有生成晶格缺陷時大致相同的反向恢復特性。
通過以上的見解，能夠妥當匯出的Dd的範圍設為0.25Dp≦Dd≦1.1Dp。此外，將0.25Dp≦Dd<0.95Dp設為能夠妥當匯出的理想範圍，將0.4Dp≦Dd<0.9Dp設為能夠妥當匯出的更為理想範圍。
作為慎重記載，如以往MOSFET般易產生振動的MOSFET並非在實用中無法使用。只是在MOSFET的構造或者用途(電路的構成等)中沒有抑制產生振動的必要性或者其必要性較低，並且在反向恢復時間(Trr)、反向恢復的峰 值電流(Irp)以及反向恢復電載(Qrr)越小越好的情況下，越能夠在實用中充分使用。
例如，在電流不連續型或者電流臨界型升壓截波器中，由於續流二極體的反向恢復電流路徑通過電抗器，所以急劇的電流變化被通過電抗器抑制。在這種情況下，可以說抑制振動產生的必要性較低。
3.MOSFET的製造方法：
接下來，對實施方式中的MOSFET的製造方法進行說明。
實施方式中的MOSFET的製造方法是用於製造實施方式中MOSFET100的方法。
實施方式中的MOSFET的製造方法，按照此順序包含：準備步驟S1、晶格缺陷生成步驟S2、退火(anneal)步驟S3、背磨(background)步驟S4、以及汲極電極形成步驟S5。
準備步驟S1如圖8的(a)部分所示，是準備預定結構體100a的步驟，預定結構體100a具備：半導體基體110，具有n型柱形區域113以及p型柱形區域115，並且在n型柱形區域113以及p型柱形區域115構成超接面結構；以及閘極電極122，通過閘極絕緣膜120形成於半導體基體110的第一主面側。
在準備步驟S1中準備的預定結構體100a的半導體基體110，進一步具有：成為低電阻半導體層112的部分112a、緩衝層114、基極區域116、源極區域124、保護環118、以及溝道截斷環119。
此外，在準備步驟S1中準備的預定結構體100a，進一步具備：層間絕緣膜126、金屬塞130、源極電極134、以及閘極佈線138。
本說明書中的「預定結構體」是指，與本發明的MOSFET相比至少沒有被生成晶格缺陷。預定結構體如果具備：在n型柱形區域以及p型柱形區域 構成超接面結構的半導體基體；以及通過閘極絕緣膜形成的閘極電極，那除了沒有被生成晶格缺陷以外，也可以不具備應該存在於本發明的MOSFET中的構成要素。
實施方式中的預定結構體100a與MOSFET100相比，除了沒有被生成晶格缺陷以外也不具備汲極電極136。此外，作為MOSFET100時成為低電阻半導體層112的部分112a比MOSFET100的低電阻半導體層112厚。
其中，在準備步驟S1中準備的預定結構體100a的半導體基體110，與實施方式中的MOSFET100(也就是，在實施方式中的MOSFET的製造方法中製造的MOSFET)中的半導體基體110，在上述點中的構成是不同的。只是，由於兩者的主要構成相同，所以添加相同的元件符號進行說明。以下，對於MOSFET中的半導體基體也相同。
準備步驟S1能夠實施使用在已知的MOSFET的製造方法中使用的已知步驟。作為其中一例，通過順序實施：(1)準備成為半導體基體110原始構件的基體(具有能夠構成超接面結構的n型柱形區域113以及p型柱形區域155的基體)的步驟；(2)在基體形成閘極電極122用溝槽的步驟；(3)形成閘極絕緣膜120以及閘極電極122的步驟；(4)在基體形成基極區域116、保護環118、以及溝道截斷環119的步驟；(5)在基體形成源極區域124的步驟；(6)形成層間絕緣膜126的步驟；(7)形成金屬塞130用接觸孔的步驟；(8)形成金屬塞130的步驟；(9)形成源極電極134的步驟，從而就能夠準備預定結構體100a。由於各步驟能夠通過已知的方法來實施，所以省略詳細說明。
其中，在實施方式中，準備步驟S1沒有形成汲極電極136。
此外，成為低電阻半導體層112的部分112a的厚度，例如能夠通過常規的背磨將形成為比必要厚度更厚的n+型半導體層進行磨削從而調節厚度。
在半導體基體110中，在作為MOSFET100完成時將提供作為MOSFET100的主要運作的區域設為主動區域A1、將位於主動區域A1的外周側並且保持MOSFET100的耐壓的區域設為外周區域A3、將位於主動區域A1與外周區域A3中間的區域設為主動連接區域A2。
在準備步驟S1中，在俯視半導體基體110時，將主動區域A1的總面積設為S1、將主動連接區域A2的總面積設為S2、將外周區域A3的總面積設為S3、將應該製造的MOSFET100的耐壓設為VDSS時，作為預定結構體100a準備滿足S3>(S1+S2+S3)×0.05×(VDSS/600)的關係的預定結構體。
晶格缺陷生成步驟S2如圖8的(b)部分所示，是將晶格缺陷生成於半導體基體110的步驟。
在晶格缺陷生成步驟S2中，將晶格缺陷在半導體基體110的主動區域A1、主動連接區域A2以及外周區域A3中，僅生成在主動區域A1以及主動連接區域A2。
其中，在晶格缺陷生成步驟S2中，當在與半導體基體110的深度方向平行的截面觀看半導體基體110時，將能夠提供作為MOSFET100的主要運作的源極區域124與閘極電極122中位於最外部的那一個的外端設為主動區域A1與主動連接區域A2的邊界，將基極區域116的外端作為主動連接區域A2與外周區域A3的邊界來生成晶格缺陷。
此外，在晶格缺陷生成步驟S2中，將晶格缺陷生成為在沿深度方向觀看時局部密度變高。
在晶格缺陷生成步驟S2中，當將主動區域A1中的半導體基體110的第一主面作為基準，將到達超接面結構的最深部的深度設為Dp，將晶格缺陷的密度是顯示最大值的深度設為Dd，將晶格缺陷的密度分佈的半寬設為W時，將晶格缺陷生成為滿足0.25Dp≦Dd≦1.1Dp並且滿足0.05Dp<W<0.5Dp的關係。
在晶格缺陷生成步驟S2中，理想的情況是：將晶格缺陷生成為滿足0.4Dp≦Dd<0.9Dp的關係。
此外，在晶格缺陷生成步驟S2中，理想的情況是：將晶格缺陷生成為滿足(Dp-Dd)>0.5W的關係。
在實施方式的晶格缺陷生成步驟S2中，Dd具體的是0.6Dp。
在晶格缺陷生成步驟S2中，通過He照射或者質子照射來生成晶格缺陷。
以覆蓋不想生成晶格缺陷的區域(外周區域A3)的方式來配置掩膜(不讓He或者質子通過的部件)700後通過進行He照射或者質子照射，晶格缺陷就能夠在限定區域後生成。
此外，對於晶格缺陷的密度是顯示最大值的深度Dd，例如能夠通過He照射或者質子照射的能量與減震器702(通過使He或者質子通過來調節這些範圍的部件)來進行調節。減震器702是例如由鋁構成。
其中，對於調節晶格缺陷的密度是顯示最大值的深度Dd(調節離子種類的範圍)，也可以不一定要使用減震器702。
首先，將從成為低電阻半導體層112的部分112a的第一主面的相反的表面(裡面)處到晶格缺陷的密度是顯示最大值的深度Dd的沿深度方向的距離設為Dbd。在He照射或者質子照射的預定的照射能量中，當構成預定結構體 100a的物質(矽)中的範圍Rp是與距離Dbd相等、或者在將成為低電阻半導體層112的部分112a的厚度調節為相等時，即使不使用減震器702，也能夠在合適的深度生成晶格缺陷。
當滿足Rp>Dbd的關係時，需要減震器702。在這種情況下，所使用的減震器702的厚度滿足：減震器702中的離子種類的減速量與有效地通過Rp-Dbd而尋求的厚度(通過換算係數而尋求的厚度)的矽中的減速量相同。
例如，在構成半導體基體110的物質是矽，並且作為減震器702是使用由鋁構成的材料時，由於從矽到鋁的換算係數是略低於1的程度，所以如上述般，減震器702的厚度設定為比通過Rp-Dbd而尋求的厚度略薄。
其中，在Rp<Dbd的情況下，由於無法通過減震器702來適當地調節晶格缺陷的密度是顯示最大值的深度Dd，所以必須將成為低電阻半導體層112的部分112a的厚度使用背磨等來變薄。
此外，對於晶格缺陷的密度分佈的半寬，能夠通過He照射或者質子照射的能量來調節。通過縮小該能量就能夠將晶格缺陷的密度分佈的半寬變小，通過放大就能夠將晶格缺陷的密度分佈的半寬變大。
He照射或者質子照射的劑量是5*1010個/cm2~2*1012個/cm2的範圍內。
雖然He照射或者質子照射的能量根據預定結構體100a的厚度與使用的離子種類而不同，但是一般例如能夠設為1MeV~40MeV的範圍內。
作為能夠用於He照射的主要離子種類，能夠指出3He2+、4He2+、3He+以及4He+。
退火步驟S3是在300℃~500℃下進行退火的步驟(未繪示)。通過退火，在使因He照射或者質子照射而引起的不想要的晶格缺陷消除的同時，還能 夠調節晶格缺陷的密度。從充分得到退火效果的觀點以及充分保留晶格缺陷的觀點來說，退火時間的理想情況是：設為0.5小時~5小時，更為理想的情況是：設為1小時~2小時。
其中，在聚醯亞胺樹脂被用於預定結構體100a(特別是周邊區域)的第一主面側的情況下，為了防止聚醯亞胺樹脂的變質等，理想的情況是：將退火的溫度設為350℃以下。
背磨步驟S4如圖9的(a)部分所示，是將成為低電阻半導體層112的部分112a的厚度減少後成為低電阻半導體層112的步驟。在背磨步驟S4中也具有將低電阻半導體層112的表面清潔化的效果。
其中，在成為低電阻半導體層112的部分112a的厚度已經與低電阻半導體層112的厚度相等，並且在成為低電阻半導體層112的部分112a的表面(露出面)是十分乾淨(污垢的粘附等十分少)的情況下，也可以省略本步驟。
汲極電極形成步驟S5如圖9的(b)部分所示，是在低電阻半導體層112上將金屬膜成膜後，形成汲極電極136的步驟。
通過以上的步驟，就能夠製造實施方式中的MOSFET100。
4.實施方式中的MOSFET100、MOSFET的製造方法以及電力轉換電路的效果：
以下，對實施方式中的MOSFET100、MOSFET的製造方法以及電力轉換電路的效果進行記載。
根據實施方式中的MOSFET100，由於晶格缺陷被生成於半導體基體110，因此與以往的MOSFET相同，在內接二極體的反向恢復時，能夠使載子通過晶格缺陷而重新結合(控制載子的壽命)，這樣一來，即使載子不移動至電 極也能夠使載子消除。因此，實施方式中的MOSFET100能夠縮短反向恢復時間(Trr)來加快開關速度，這樣一來，就能夠減少反向恢復電載量(Qrr)，從而能夠減少恢復損失。
此外，在實施方式的MOSFET100中，晶格缺陷在半導體基體110的主動區域A1、主動連接區域A2以及外周區域A3中，僅被生成於主動區域A1以及主動連接區域A2，也就是說，由於晶格缺陷沒有被生成於外周區域A3，因此在內接二極體的反向恢復時，外周區域A3的載子難以重新結合，所以在外周區域A3載子變為在移動至電極後被抽出。
因此，在實施方式的MOSFET100中，外周區域A3的載子的消除時間與主動區域A1以及主動連接區域A2的載子的消除時間相比會變慢，通過殘存於外周區域A3的載子的影響，反向恢復電流(Irr)會緩慢減少(能夠將恢復波形軟化)。
這樣一來，根據實施方式的MOSFET100，通過抑制反向恢復電流(Irr)在超過峰值(Irp)後急劇變小(dIr/dt會變大)，從而就能夠抑制由於寄生電感分量所產生的感應電動勢會變大。
也就是說，實施方式的MOSFET100與以往的MOSFET相比難以產生振動。
因此，實施方式的MOSFET100能夠減少恢復損失，並且與以往的MOSFET相比難以產生振動。
此外，根據實施方式的MOSFET100，半導體基體110進一步具有：基極區域116、源極區域124，MOSFET100進一步具備：層間絕緣膜126、源極電極134，當在與半導體基體110的深度方向平行的截面觀看半導體基體110時，由於在能夠提供作為MOSFET100的主要運作的源極區域124與閘極電極122 中位於最外部的那一個的外端為主動區域A1與主動連接區域A2的邊界，並且基極區域116的外端為主動連接區域A2與外周區域A3的邊界，所以就能夠在明確各區域的邊界後提高晶格缺陷生成的精度，從而就能夠減少恢復損失以及精確地控制不易產生振動的程度。
根據實施方式的MOSFET100，由於滿足S3>(S1+S2+S3)×0.05×(VDSS/600)的關係，所以就能夠將半導體基體110中的外周區域A3所佔據的比例進行充分地擴大，從而就能夠充分地確保抑制振動產生的效果。
根據實施方式的MOSFET100，由於晶格缺陷被生成為在沿深度方向觀看時局部密度變高，因此與在半導體基體110上均勻地生成晶格缺陷的情況相比，就能夠防止由於載子在包括p型柱形區域以及n型柱形區域的寬廣範圍進行重新結合從而導致反向恢復電流(Irr)在超過峰值(Irp)後會進一步急劇變小(dIr/dt會變大)，並且還能夠適當地確保晶格缺陷的分佈並充分地控制載子的壽命。
根據實施方式的MOSFET100，由於滿足0.25Dp≦Dd≦1.1Dp的關係，因此能夠將到達超接面結構的最深部附近的載子重新結合的時間設為較長，從而在內接二極體的反向恢復時就能夠更為精確地抑制空乏層從pn接面處迅速擴展。這樣一來，實施方式中的MOSFET通過更為精確地抑制反向恢復電流(Irr)在超過峰值(Irp)後急劇變小(dIr/dt會變大)，從而就能夠抑制因寄生電感分量而產生的感應電動勢增加，這樣一來，就是更為難以產生振動的MOSFET。
根據實施方式的MOSFET100，由於滿足0.05Dp<W<0.5Dp的關係，因此就能夠更為精切地防止由於載子在包括p型柱形區域以及n型柱形區域的寬廣範圍進行重新結合從而導致反向恢復電流(Irr)在超過峰值(Irp)後會進一 步急劇變小(dIr/dt會變大)，並且還能夠適當地確保晶格缺陷的分佈並更為精確地控制載子的壽命。
根據實施方式的MOSFET的製造方法，包含將晶格缺陷生成於半導體基體110的晶格缺陷生成步驟S2，並且在該晶格缺陷生成步驟S2中，由於將晶格缺陷在半導體基體110的主動區域A1、主動連接區域A2以及外周區域A3中，僅生成於主動區域A1以及主動連接區域A2，因此就能夠製造如上述般能夠減少恢復損失，並且與以往的MOSFET相比是難以產生振動的MOSFET100。
此外，根據實施方式的MOSFET的製造方法，在準備步驟S1中準備的預定結構體100a的半導體基體110，進一步具有：基極區域116、源極區域124，在準備步驟S1中準備的預定結構體100a，進一步具備：層間絕緣膜126、源極電極134，在晶格缺陷生成步驟S2中，當在與半導體基體110的深度方向平行的截面觀看半導體基體110時，將能夠提供作為MOSFET100的主要運作的源極區域124與閘極電極122中位於最外部的那一個的外端設為主動區域A1與主動連接區域A2的邊界，將基極區域116的外端作為主動連接區域A2與外周區域A3的邊界來生成晶格缺陷，所以就能夠在明確各區域的邊界後提高晶格缺陷生成的精度，從而就能夠減少恢復損失以及精確地控制不易產生振動的程度。
根據實施方式的MOSFET的製造方法，由於作為預定結構體100a準備滿足S3>(S1+S2+S3)×0.05×(VDSS/600)的關係的預定結構體，因此就能夠將半導體基體110中的外周區域A3所佔據的比例進行充分地擴大，從而就能夠在製造的MOSFET100中充分地確保抑制振動產生的效果。
根據實施方式的MOSFET的製造方法，在晶格缺陷生成步驟S2中，由於將晶格缺陷生成為在沿深度方向觀看時局部密度變高，因此在製造的MOSFET100中，與在半導體基體110上均勻地生成晶格缺陷的情況相比，就能 夠防止由於載子在包括p型柱形區域以及n型柱形區域的寬廣範圍進行重新結合從而導致反向恢復電流(Irr)在超過峰值(Irp)後會進一步急劇變小(dIr/dt會變大)，並且還能夠適當地確保晶格缺陷的分佈並充分地控制載子的壽命。
根據實施方式的MOSFET的製造方法，在晶格缺陷生成步驟S2中，由於將晶格缺陷生成為滿足0.25Dp≦Dd≦1.1Dp的關係，因此在製造的MOSFET100中，能夠將到達超接面結構的最深部附近的載子重新結合的時間設為較長，從而在內接二極體的反向恢復時就能夠更為精確地抑制空乏層從pn接面處迅速擴展。這樣一來，通過更為精確地抑制反向恢復電流(Irr)在超過峰值(Irp)後急劇變小(dIr/dt會變大)，從而就能夠抑制因寄生電感分量而產生的感應電動勢增加，這樣一來，就能夠製造更為難以產生振動的MOSFET100。
根據實施方式的MOSFET的製造方法，在晶格缺陷生成步驟S2中，由於將晶格缺陷生成為滿足0.05Dp<W<0.5Dp的關係，因此在製造的MOSFET100中，就能夠更為精確地防止由於載子在包括p型柱形區域以及n型柱形區域的寬廣範圍進行重新結合從而導致反向恢復電流(Irr)在超過峰值(Irp)後會進一步急劇變小(dIr/dt會變大)，並且還能夠適當地確保晶格缺陷的分佈並更為精確地控制載子的壽命。
根據實施方式的MOSFET的製造方法，在晶格缺陷生成步驟S2中，由於通過He照射或者質子照射來生成晶格缺陷，因此就能夠生成適於控制壽命的合適的晶格缺陷。
根據實施方式的電力轉換電路1，由於具備：在半導體基體110的主動區域A1、主動連接區域A2以及外周區域A3中，晶格缺陷僅被生成於主動區域A1以及主動連接區域A2的MOSFET100，因此就能夠是使用如上述般能夠減少 恢復損失，並且與以往的MOSFET相比是難以產生振動的MOSFET100的高品質電力轉換電路。
以上，雖然是基於上述的實施方式來說明本發明，但是本發明不被上述的實施方式所限定。在不脫離其主旨的範圍內能夠在各種方式中進行實施，例如下面的變形也能夠進行實施。
(1)在上述實施方式中記載的構成要素的形狀、數量、位置等是示例，在不破壞本發明的效果的範圍內能夠進行變更。
(2)在上述實施方式中，雖然將晶格缺陷的密度是顯示最大值的深度Dd設為0.6Dp(Dp是到達超接面結構的最深部的深度)、將晶格缺陷的密度分佈的半寬W設為0.3Dp，但是本發明不限於此。在不破壞本發明的效果的範圍內，能夠自由設定晶格缺陷的密度是顯示最大值的深度Dd以及晶格缺陷的密度分佈的半寬W。只是，由於一旦將這些設為較為極端的值，本發明的效果被破壞的可能性會變高，如上述般，對於晶格缺陷的密度是顯示最大值的深度Dd，理想的情況是：滿足0.25Dp≦Dd≦1.1Dp的關係，較為理想的情況是：滿足0.25Dp≦Dd<0.95Dp的關係，更為理想的情況是：滿足0.4Dp≦Dd<0.9Dp的關係。此外，對於晶格缺陷的密度分佈的半寬W，理想的情況是：滿足0.05Dp<W<0.5Dp的關係。
(3)本發明的MOSFET也可以如圖10的另一實施例1中的MOSFET101般，進一步具備：與源極電極電連接的源極佈線(參照圖10的源極佈線139)。在這種情況下，源極佈線被配置在主動連接區域。
(4)在本發明的MOSFET中，如圖11的另一實施例2中的MOSFET102般，場絕緣膜的端部(絕緣膜開始變厚的部位)也可以被包含在主動連接區域A2中(參照圖11中添加層間絕緣膜127符號的附近部位)。也就是說，對 於場絕緣膜，有想到與基極區域116重合和不重合的兩種情況，並且兩種情況都被包含在本發明的範圍內。
(5)在上述實施方式中，雖然MOSFET100的半導體基體110作為用於確保耐壓的構造，在外周區域A3中具有保護環118，但是本發明不限於此。本發明的MOSFET還可以具備除保護環以外的用於確保耐壓的構造(例如，場板)並以此來替代保護環，也可以與保護環同時具備。此外，本發明的MOSFET在僅通過存在外周區域就能夠充分地確保耐壓的情況下，也可以不具備用於在外周區域確保耐壓的特別構造。
(6)在上述實施方式中，雖然在低電阻半導體層112與n型柱形區域113以及p型柱形區域115(超接面結構)間存在n型緩衝層114，但是本發明不限於此。如圖12所示，低電阻半導體層112與n型柱形區域113以及p型柱形區域115也可以直接相接。
(7)在上述實施方式中，雖然在晶格缺陷生成步驟S2中是從第一主面的相反側處進行He照射或者質子照射，但是本發明不限於此。在晶格缺陷生成步驟中也可以從第一主面側處進行He照射或者質子照射。只是，在這種情況下，由於通過照射對第一主面側的閘極絕緣膜、層間絕緣膜以及鈍化膜的品質會有出現影響的可能性，因此理想的情況是：如上述實施方式般從第一主面的相反側處進行He照射或者質子照射。
(8)在上述實施方式中，雖然是在晶格缺陷生成步驟S2之後實施背磨步驟S4與汲極電極形成步驟S5，但是本發明不限於此。既可以在晶格缺陷生成步驟之前實施背磨步驟，也可以在實施背磨構成的情況下實施汲極電極形成步驟。只是，由於通過照射對汲極電極側的構造會有出現影響的可能性，因此 理想的情況是：如上述實施方式般在晶格缺陷生成步驟之後實施背磨步驟與汲極電極形成步驟。
(9)在上述實施方式中，雖然使用了所說的溝槽閘極型MOSFET100來說明本發明，但是本發明不限於此。例如圖13所示，本發明也能夠適用於所說的平面閘極型MOSFET。其中，圖13的另一實施例4中的MOSFET104具備：與平面閘極型MOSFET對應的半導體基體111、閘極絕緣膜150、閘極電極152以及層間絕緣膜154。
(10)在上述各實施方式中，雖然使用了具備金屬塞130的MOSFET100來說明本發明，但是本發明不限於此。本發明也能夠適用於不具備金屬塞的MOSFET。
(11)即使在上述各實施方式與n型和p型是相反的情況下，本發明也成立。
100:MOSFET
110:半導體基體
112:低電阻半導體層
113:n型柱形區域
114:緩衝層
115:p型柱形區域
116:基極區域
118:保護環
119:溝道截斷環
120:閘極絕緣膜
122:閘極電極
124:源極區域
126:層間絕緣膜
130:金屬塞
134:源極電極
138:閘極佈線
A1:主動區域
A2:主動連接區域
A3:外周區域

Claims (10)

  1. 一種MOSFET，其包括：一半導體基體，其具有一n型柱形區域以及一p型柱形區域，並且在該n型柱形區域以及該p型柱形區域構成超接面結構；以及一閘極電極，其通過一閘極絕緣膜形成於該半導體基體的一第一主面側；其中，在該半導體基體中，當將提供作為該MOSFET的主要運作的區域設為一主動區域、將位於該主動區域的外周側並且保持該MOSFET的耐壓的區域設為一外周區域、以及將位於該主動區域與該外周區域中間的區域設為一主動連接區域時，在該半導體基體的該主動區域、該主動連接區域以及該外周區域中，一晶格缺陷僅被生成於該主動區域以及該主動連接區域，其中，該半導體基體進一步具有：一第一導電型基極區域，其形成於該n型柱形區域以及該p型柱形區域的該第一主面側；以及一第二導電型源極區域，其形成於該第一導電型基極區域的一第一主面側並且與該閘極絕緣膜接觸，該MOSFET進一步包括：一層間絕緣膜，其形成為覆蓋該第一導電型基極區域、該閘極絕緣膜、該閘極電極以及該第二導電型源極區域；以及一源極電極，形成於該層間絕緣膜的表面，並且與該第一導電型基極區域以及該第二導電型源極區域電連接，其中，當在與該半導體基體的深度方向平行的截面觀看該半導體基體 時，在能夠提供作為該MOSFET的主要運作的該第二導電型源極區域與該閘極電極中位於最外部的那一個的外端為該主動區域與該主動連接區域的邊界，該第一導電型基極區域的外端為該主動連接區域與該外周區域的邊界。
  2. 根據請求項1所述的MOSFET，其中，在俯視該半導體基體時，將該主動區域的總面積設為S1、將該主動連接區域的總面積設為S2、將該外周區域的總面積設為S3、將該MOSFET的耐壓設為VDSS時，滿足S3>(S1+S2+S3)×0.05×(VDSS/600)的關係。
  3. 根據請求項1所述的MOSFET，其中，該晶格缺陷被生成為在沿深度方向觀看時局部密度變高。
  4. 根據請求項3所述的MOSFET，其中，當將該主動區域中的該半導體基體的該第一主面作為基準，將到達該超接面結構的最深部的深度設為Dp，將該晶格缺陷的密度是顯示最大值的深度設為Dd，將該晶格缺陷的密度分佈的半寬設為W時，滿足0.25Dp≦Dd≦1.1Dp並且滿足0.05Dp<W<0.5Dp的關係。
  5. 一種MOSFET的製造方法，其依次包括：一準備步驟，以準備一預定結構體，該預定結構體具備了一半導體基體以及一閘極電極，該半導體基體具有一n型柱形區域以及一p型柱形區域，並且在該n型柱形區域以及該p型柱形區域構成一超接面結構，該閘極電極係通過一閘極絕緣膜形成於該半導體基體的一第一主面側，在該準備步驟中準備的該預定結構體的該半導體基體進一步具有：一第一導電型基極區域，其形成於該n型柱形區域以及該p型柱形區域的該第一主面側；以及 一第二導電型源極區域，其形成於該第一導電型基極區域的該第一主面側，並且與該閘極絕緣膜接觸，在該準備步驟中準備的該預定結構體進一步包括：一層間絕緣膜，其形成為覆蓋該第一導電型基極區域、該閘極絕緣膜、該閘極電極以及該第二導電型源極區域；以及一源極電極，其形成於該層間絕緣膜的表面，並且與該第一導電型基極區域以及該第二導電型源極區域電連接，其中在該晶格缺陷生成步驟中，當在與該半導體基體的深度方向平行的截面觀看該半導體基體時，將能夠提供作為該MOSFET的主要運作的該第二導電型源極區域與該閘極電極中位於最外部的那一個的外端設為該主動區域與該主動連接區域的邊界、將該第一導電型基極區域的外端作為該主動連接區域與該外周區域的邊界來生成該晶格缺陷；以及一晶格缺陷生成步驟，係將一晶格缺陷生成於該半導體基體，其中，在該半導體基體中，當該MOSFET完成時，當將提供作為該MOSFET的主要運作的區域設為一主動區域、將位於該主動區域的外周側並且保持該MOSFET的耐壓的區域設為一外周區域、以及將位於該主動區域與該外周區域中間的區域設為一主動連接區域時，在該晶格缺陷生成步驟中，在該半導體基體的該主動區域、該主動連接區域以及該外周區域中，將該晶格缺陷僅生成於該主動區域以及該主動連接區域。
  6. 根據請求項5所述的MOSFET的製造方法，其中，在該準備步驟中，在俯視該半導體基體時，將該主動區域的總面積設為S1、將該主動連接區域的總面積設為S2、將該外周區域的總面積設為S3、將所要 製造的該MOSFET的耐壓設為VDSS時，準備該預定結構體，且該預定結構體滿足S3>(S1+S2+S3)×0.05×(VDSS/600)的關係。
  7. 根據請求項5所述的MOSFET的製造方法，其中，在該晶格缺陷生成步驟中，將該晶格缺陷生成為在沿深度方向觀看時局部密度變高。
  8. 根據請求項7所述的MOSFET的製造方法，其中，在該晶格缺陷生成步驟中，當將該主動區域中的該半導體基體的該第一主面作為基準，將到達該超接面結構的最深部的深度設為Dp，將該晶格缺陷的密度是顯示最大值的深度設為Dd，將該晶格缺陷的密度分佈的半寬設為W時，將該晶格缺陷生成為滿足0.25Dp≦Dd≦1.1Dp並且滿足0.05Dp<W<0.5Dp的關係。
  9. 根據請求項5所述的MOSFET的製造方法，其中，在該晶格缺陷生成步驟中，通過He照射或者質子照射來生成該晶格缺陷。
  10. 一種電力轉換電路，其包括：一MOSFET，用於將正向電流流通於內接二極體；開關元件；以及電感負載，其中該MOSFET包括：一半導體基體，其具有一n型柱形區域以及一p型柱形區域，並且在該n型柱形區域以及該p型柱形區域構成一超接面結構；以及一閘極電極，其通過一閘極絕緣膜形成於該半導體基體的一第一主面側；其中，在該半導體基體中，當將提供作為該MOSFET的主要運作的 區域設為一主動區域、將位於該主動區域的外周側並且保持該MOSFET的耐壓的區域設為一外周區域、以及將位於該主動區域與該外周區域中間的區域設為一主動連接區域時，在該半導體基體的該主動區域、該主動連接區域以及該外周區域中，一晶格缺陷僅被生成在該主動區域以及該主動連接區域，其中，該半導體基體進一步具有：一第一導電型基極區域，其形成於該n型柱形區域以及該p型柱形區域的該第一主面側；以及一第二導電型源極區域，其形成於該第一導電型基極區域的一第一主面側並且與該閘極絕緣膜接觸，該MOSFET進一步包括：一層間絕緣膜，其形成為覆蓋該第一導電型基極區域、該閘極絕緣膜、該閘極電極以及該第二導電型源極區域；以及一源極電極，形成於該層間絕緣膜的表面，並且與該第一導電型基極區域以及該第二導電型源極區域電連接，其中，當在與該半導體基體的深度方向平行的截面觀看該半導體基體時，在能夠提供作為該MOSFET的主要運作的該第二導電型源極區域與該閘極電極中位於最外部的那一個的外端為該主動區域與該主動連接區域的邊界，該第一導電型基極區域的外端為該主動連接區域與該外周區域的邊界。
TW107146852A 2017-12-27 2018-12-24 Ｍｏｓｆｅｔ、ｍｏｓｆｅｔ的製造方法以及電力轉換電路 TWI706562B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
PCT/JP2017/047082 WO2019130513A1 (ja) 2017-12-27 2017-12-27 Ｍｏｓｆｅｔ、ｍｏｓｆｅｔの製造方法及び電力変換回路
WOPCT/JP2017/047082 2017-12-27

Publications (2)

Publication Number Publication Date
TW201941425A TW201941425A (zh) 2019-10-16
TWI706562B true TWI706562B (zh) 2020-10-01

Family

ID=66821738

Family Applications (1)

Application Number Title Priority Date Filing Date
TW107146852A TWI706562B (zh) 2017-12-27 2018-12-24 Ｍｏｓｆｅｔ、ｍｏｓｆｅｔ的製造方法以及電力轉換電路

Country Status (6)

Country Link
US (2) US11342452B2 (zh)
JP (1) JP6530867B1 (zh)
CN (1) CN110462839B (zh)
NL (1) NL2022242B1 (zh)
TW (1) TWI706562B (zh)
WO (1) WO2019130513A1 (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7257984B2 (ja) * 2020-03-24 2023-04-14 株式会社東芝 半導体装置及びその製造方法
US11362179B2 (en) * 2020-07-21 2022-06-14 Icemos Technology Ltd. Radiation hardened high voltage superjunction MOSFET

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW201234524A (en) * 2011-01-28 2012-08-16 Trinno Technology Co Ltd Charge balance power device and manufacturing method thereof
JP2017059712A (ja) * 2015-09-17 2017-03-23 ローム株式会社 半導体装置および半導体装置の製造方法
JP2017098449A (ja) * 2015-11-26 2017-06-01 ルネサスエレクトロニクス株式会社 半導体装置および半導体装置の製造方法
TW201733111A (zh) * 2016-03-09 2017-09-16 拓緯實業有限公司 功率金氧半導體元件

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3916793B2 (ja) * 1999-03-15 2007-05-23 株式会社東芝 半導体装置
JP2001358146A (ja) * 2000-06-16 2001-12-26 Toyota Central Res & Dev Lab Inc 半導体装置および半導体基板の処理方法
JP4840551B2 (ja) * 2001-06-07 2011-12-21 株式会社デンソー Ｍｏｓトランジスタ
DE102007036147B4 (de) * 2007-08-02 2017-12-21 Infineon Technologies Austria Ag Verfahren zum Herstellen eines Halbleiterkörpers mit einer Rekombinationszone
CN102138206B (zh) * 2008-09-01 2014-03-12 罗姆股份有限公司 半导体装置及其制造方法
JP5439969B2 (ja) * 2009-06-18 2014-03-12 富士電機株式会社 半導体装置
JP2012064717A (ja) * 2010-09-15 2012-03-29 Toshiba Corp 半導体装置
EP2657958B1 (en) * 2010-11-10 2016-02-10 Toyota Jidosha Kabushiki Kaisha Method of manufacturing semiconductor device
JP5450490B2 (ja) * 2011-03-24 2014-03-26 株式会社東芝 電力用半導体装置
US8975136B2 (en) 2013-02-18 2015-03-10 Infineon Technologies Austria Ag Manufacturing a super junction semiconductor device
JP6135178B2 (ja) 2013-02-25 2017-05-31 富士電機株式会社 超接合半導体装置の製造方法
JP6221436B2 (ja) * 2013-07-10 2017-11-01 富士電機株式会社 超接合ｍｏｓｆｅｔとその製造方法およびダイオードを並列接続させた複合半導体装置
US9881997B2 (en) * 2015-04-02 2018-01-30 Fuji Electric Co., Ltd. Semiconductor device and manufacturing method of semiconductor device
JP6676988B2 (ja) * 2016-01-29 2020-04-08 株式会社デンソー 半導体装置

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW201234524A (en) * 2011-01-28 2012-08-16 Trinno Technology Co Ltd Charge balance power device and manufacturing method thereof
JP2017059712A (ja) * 2015-09-17 2017-03-23 ローム株式会社 半導体装置および半導体装置の製造方法
JP2017098449A (ja) * 2015-11-26 2017-06-01 ルネサスエレクトロニクス株式会社 半導体装置および半導体装置の製造方法
TW201733111A (zh) * 2016-03-09 2017-09-16 拓緯實業有限公司 功率金氧半導體元件

Also Published As

Publication number Publication date
CN110462839A (zh) 2019-11-15
US20220246755A1 (en) 2022-08-04
US11342452B2 (en) 2022-05-24
WO2019130513A1 (ja) 2019-07-04
US11843048B2 (en) 2023-12-12
NL2022242B1 (en) 2019-11-26
US20200119187A1 (en) 2020-04-16
JPWO2019130513A1 (ja) 2019-12-26
TW201941425A (zh) 2019-10-16
JP6530867B1 (ja) 2019-06-12
CN110462839B (zh) 2023-07-07
NL2022242A (en) 2019-07-02

Similar Documents

Publication Publication Date Title
JP7147891B2 (ja) 半導体装置
JP6817443B2 (ja) ゲート・トレンチと、埋め込まれた終端構造とを有するパワー半導体デバイス、及び、関連方法
JP5874723B2 (ja) 半導体装置および半導体装置の製造方法
JP6024751B2 (ja) 半導体装置および半導体装置の製造方法
US9614106B2 (en) Semiconductor device
TWI608618B (zh) Semiconductor device and its manufacturing method
JP5055813B2 (ja) Ｓｏｉ横型半導体装置
JP5526811B2 (ja) 逆導通形絶縁ゲート型バイポーラトランジスタ
JP5765251B2 (ja) 半導体装置及びその製造方法
US8766325B2 (en) Semiconductor device
JP5915756B2 (ja) 半導体装置および半導体装置の製造方法
TWI388011B (zh) 半導體裝置及其形成方法
JP6037495B2 (ja) 半導体装置およびその製造方法
WO2012137659A1 (ja) 半導体装置およびその製造方法
US11843048B2 (en) Method of manufacturing MOSFET having a semiconductor base substrate with a super junction structure
US8227855B2 (en) Semiconductor devices with stable and controlled avalanche characteristics and methods of fabricating the same
US20140117406A1 (en) Reverse blocking mos semiconductor device and manufacturing method thereof
WO2019087341A1 (ja) 半導体装置及び半導体装置の製造方法
JP2008263217A (ja) 半導体装置
WO2013035300A1 (ja) 半導体素子、半導体装置、およびその製造方法
JP2011507301A (ja) ダイオード
JP2014082378A (ja) 逆阻止ｍｏｓ型半導体装置の製造方法
TWM547186U (zh) 具有降低翹曲風險的反向導通閘控雙極導通裝置