TWI701687B - 矩形片式電阻器及其製造方法 - Google Patents
矩形片式電阻器及其製造方法 Download PDFInfo
- Publication number
- TWI701687B TWI701687B TW105112662A TW105112662A TWI701687B TW I701687 B TWI701687 B TW I701687B TW 105112662 A TW105112662 A TW 105112662A TW 105112662 A TW105112662 A TW 105112662A TW I701687 B TWI701687 B TW I701687B
- Authority
- TW
- Taiwan
- Prior art keywords
- insulating substrate
- resistor
- trimming
- surface electrode
- contact
- Prior art date
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01C—RESISTORS
- H01C13/00—Resistors not provided for elsewhere
- H01C13/02—Structural combinations of resistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01C—RESISTORS
- H01C1/00—Details
- H01C1/14—Terminals or tapping points or electrodes specially adapted for resistors; Arrangements of terminals or tapping points or electrodes on resistors
- H01C1/142—Terminals or tapping points or electrodes specially adapted for resistors; Arrangements of terminals or tapping points or electrodes on resistors the terminals or tapping points being coated on the resistive element
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01C—RESISTORS
- H01C17/00—Apparatus or processes specially adapted for manufacturing resistors
- H01C17/006—Apparatus or processes specially adapted for manufacturing resistors adapted for manufacturing resistor chips
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01C—RESISTORS
- H01C17/00—Apparatus or processes specially adapted for manufacturing resistors
- H01C17/06—Apparatus or processes specially adapted for manufacturing resistors adapted for coating resistive material on a base
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01C—RESISTORS
- H01C17/00—Apparatus or processes specially adapted for manufacturing resistors
- H01C17/06—Apparatus or processes specially adapted for manufacturing resistors adapted for coating resistive material on a base
- H01C17/065—Apparatus or processes specially adapted for manufacturing resistors adapted for coating resistive material on a base by thick film techniques, e.g. serigraphy
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01C—RESISTORS
- H01C17/00—Apparatus or processes specially adapted for manufacturing resistors
- H01C17/22—Apparatus or processes specially adapted for manufacturing resistors adapted for trimming
- H01C17/24—Apparatus or processes specially adapted for manufacturing resistors adapted for trimming by removing or adding resistive material
- H01C17/242—Apparatus or processes specially adapted for manufacturing resistors adapted for trimming by removing or adding resistive material by laser
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01C—RESISTORS
- H01C7/00—Non-adjustable resistors formed as one or more layers or coatings; Non-adjustable resistors made from powdered conducting material or powdered semi-conducting material with or without insulating material
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01C—RESISTORS
- H01C7/00—Non-adjustable resistors formed as one or more layers or coatings; Non-adjustable resistors made from powdered conducting material or powdered semi-conducting material with or without insulating material
- H01C7/003—Thick film resistors
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Physics & Mathematics (AREA)
- Optics & Photonics (AREA)
- Plasma & Fusion (AREA)
- Electromagnetism (AREA)
- Apparatuses And Processes For Manufacturing Resistors (AREA)
- Details Of Resistors (AREA)
- Non-Adjustable Resistors (AREA)
Abstract
本發明提供一種片式電阻器,其包含絕緣基板、設置在其上表面長度方向兩端部的第一及第二上表面電極、以及與上表面電極電接觸的電阻體。上表面電極在相對的內側具有切口部及突出部;第一上表面電極的切口部從絕緣基板長度方向上的邊中的至少一側朝向絕緣基板橫截方向內側;第二上表面電極的切口部位於與第一上表面電極的切口部相對於絕緣基板中央實質性點對稱的位置;電阻體具有在上表面電極的突出部接觸的接觸部、以及不與切口部的上表面電極接觸的非接觸部,更具有以非接觸部端邊的一點為始端,並包含沿絕緣基板長度方向延伸的直線形狀的修整溝槽。
Description
本發明關於一種能夠抑制由用於調整電阻值的修整溝槽產生的電流集中,且對於浪湧電流等超負荷具有優異耐性的矩形片式電阻器及其製造方法。
作為片式電阻器中調整其電阻值的方法,眾所周知有在電阻體上形成修整溝槽的方法。過去,例如,如圖9中的(a)及(b)所示,已知相對於從設置在絕緣基板90的上表面兩端的一對上表面電極91流經電阻體92的電流的方向,以大致直角呈直線狀切割形成的修整溝槽93a,或呈L字形狀切割形成的修整溝槽93b。但是,這種修整溝槽在前端附近或彎折為L字形狀的部分中電流的流動94發生波動,從而產生由電流集中引起的局部發熱、微裂紋的加劇所導致的電阻值變化。
因此,為了抑制這種由電流集中而引起的問題,提出了各種技術手段(專利文獻1~4等)。
但是,由於這些習知技術中的修整溝槽,均相對於流經電阻體的電流方向,首先以呈大致直角方向的方式切割修整溝槽,再形成
直線狀、L字形狀等,因此難以充分抑制由修整溝槽造成的電流流動的波動。
專利文獻5中提出一種在電阻體整個長度方向上相對於流經電阻體的電流方向平行地切割為直線狀的修整溝槽的形成方法。該方法中,為了抑制在修整溝槽前端產生的微裂紋,需要在直至與電阻體相接的電極部分形成修整溝槽。該情況下,由於電阻體與電極未被修整溝槽切實地切斷,因此難以高精度地對形成該修整溝槽時的電阻值進行設定。而且,由於電阻體在可通電狀態下被修整溝槽完全地分割開,因此有可能在該被分割的狹小一方的電阻體區域中發生電流的負荷集中。
習知技術文獻
專利文獻:
專利文獻1:日本專利公開平成4-97501號公報;
專利文獻2:日本專利公開平成10-189317號公報;
專利文獻3:日本專利公開2001-203101號公報;
專利文獻4:日本專利公開2009-141171號公報;
專利文獻5:日本專利公開昭和60-28209號公報。
本發明的技術問題在於提供一種矩形片式電阻器,其能夠抑制由修整溝槽產生的電流集中,且對於浪湧電流等超負荷具有優異耐性。
本發明的另一個技術問題在於提供一種矩形片式電阻器的製造方法,由於其能夠進行高精度的電阻值設定以及在較寬範圍內的電阻值設定,並且也能夠易於對應電阻值的微調,因此能夠有效地抑制由修整溝槽產生的電流集中,並高效製造對於電流的超負荷顯示出優異耐性的矩形片式電阻器。
本發明的另一個技術問題在於,提供能夠對由修整電阻體時產生的微裂紋所引起的電流集中、電流超負荷等的影響進行充分抑制的一種矩形片式電阻器及其製造方法。
根據本發明,提供一種矩形片式電阻器,包含絕緣基板、設置在絕緣基板上表面長度方向兩端部的一對第一及第二上表面電極、以及與上表面電極電接觸的電阻體。第一及第二上表面電極在相對的內側分別具有切口部及相對於切口部突出的突出部;第一上表面電極的切口部從絕緣基板的長度方向上的兩邊中的至少一側朝向絕緣基板橫截方向內側;第二上表面電極的切口部位於與第一上表面電極的切口部相對於絕緣基板中央實質性點對稱的位置;電阻體具有在第一及第二上表面電極的各上述突出部接觸的接觸部、以及不與各上述切口部的上表面電極接觸的非接觸部,更具有以非接觸部端邊的至少一點為始端,並包含沿絕緣基板長度方向延伸的直線形狀的修整溝槽。
電阻體藉由具有以第一上表面電極側的一個非接觸部端邊的至少一點為始端並包含沿絕緣基板長度方向延長的直線形狀的修整溝槽、以及以第二上表面電極側的一個非接觸部端邊的至少一點為始端並
包含沿絕緣基板長度方向延長的直線形狀的修整溝槽的方式,可以設置至少兩條修整溝槽。藉由這樣設置兩處以上的多條修整溝槽,能夠縮短一個切邊的長度,從而進一步降低電流集中。此外,更能夠容易地進行電阻值的微調。
修整溝槽的至少一個形狀可以形成為繼沿絕緣基板長度方向延伸的直線形狀後接著在其前端向絕緣基板橫截方向外側彎折的、例如L字狀的形狀。由於可以形成這種形狀的修整溝槽,從而能夠在更寬範圍內控制電阻值設定。
第一及第二上表面電極的突出部可以形成為分別具有兩個頂點的形狀,電阻體具有與這些頂點接觸的接觸點。藉由將上述電阻體分割為以直線連接這些接觸點而包圍的矩形區域和除矩形區域以外區域的這兩塊虛擬區域,從而能夠將除矩形區域以外的未與第一及第二上表面電極相接的區域形成為修整溝槽形成區域。藉由設定這種修整溝槽形成區域,可以使矩形區域電流的流動不發生波動,從而能夠更加簡便地形成用於設定電阻值的修整溝槽。此外,在矩形區域中,藉由調整兩組相對的角的其中一組的角度,能夠充分確保矩形區域的電流流動、能夠充分緩和修整溝槽上電流集中的缺陷,同時在提高電阻器額定功率的情況下仍能夠相對於超負荷電壓將電阻值變化率抑制得較低,從而也能夠進一步提高極限功率。
此外根據本發明,提供一種矩形片式電阻器的製造方法,包含在絕緣基板上表面長度方向兩端部形成一對第一及第二上表面電極的程序(A);以與第一及第二上表面電極電接觸的方式形成電阻體的程
序(B);以及為了調整電阻值而在電阻體上設置修整溝槽的程序(C)。
在程序(A)中,第一上表面電極形成為在與第二上表面電極相對的內側,具有從絕緣基板長度方向上的兩邊中的至少一側朝向絕緣基板橫截方向內側的切口部,且具有相對於切口部突出的突出部;第二上表面電極形成為在與第一上表面電極相對的內側,在與第一上表面電極的切口部相對於絕緣基板中央實質性點對稱的位置具有切口部,且具有相對於切口部突出的突出部。在程序(B)中電阻體形成為具有與第一及第二上表面電極的上述各突出部接觸的接觸部、以及不與各上述切口部的上表面電極接觸的至少各一個非接觸部的形狀。在程序(C)中修整溝槽藉由以電阻體的上述非接觸部端邊的至少一點為始端,並包含沿絕緣基板長度方向延伸的直線形狀的方式,從始端側進行鐳射修整而成。
程序(C)中,也可以藉由從上述非接觸部的始端開始,沿絕緣基板長度方向進行鐳射修整,接著向絕緣基板橫截方向外側彎折並進行鐳射修整,由此形成至少一修整溝槽。這樣,藉由使修整溝槽朝向絕緣基板長度方向而形成,能夠抑制例如由在彎折部分等產生的微裂紋引起的雜訊的產生、能夠抑制電阻值的變化。此外,由於微裂紋的產生方向朝向絕緣基板長度方向側的比例增高,因此也能夠充分抑制對所產生的微裂紋上的電流集中、電流超負荷等的影響。
程序(C)中,形成以電阻體的上述非接觸部端邊的多點為始端並沿絕緣基板長度方向延伸的多條修整溝槽時,能夠以沿著方向使一部分重疊的方式對修整區域進行鐳射修整。藉由這樣進行鐳射修整,能夠一邊去除先前修整產生的電阻體碎屑一邊進行下一次修整。
本發明的矩形片式電阻器(下面,簡稱為本發明的電阻器)由於具有上述結構,尤其具有修整溝槽,所述修整溝槽將第一及第二上表面電極與電阻體接觸的部分和不接觸的部分進行明確劃分,同時以電阻體上的不接觸的非接觸部端邊的至少一點為始端,並包含沿長度方向延伸的直線形狀。因此,能夠在電阻體中充分確保不受修整溝槽的影響地流動的電流的區域。而且,即使在形成有修整溝槽的區域中也能夠使修整溝槽的形成方向與電流流動方向大致相同,從而抑制電流集中。並且,適當地控制與上述電阻體的第一及第二上表面電極接觸的部分的接觸部長度及不接觸的部分的非接觸部端邊長度,並控制修整溝槽的長度、條數等,由此能夠確保所期望的電阻值的範圍較寬。因此,藉由採用上述結構,能夠比以往容易地解決由修整溝槽的電流集中引起的問題,也能夠提高對於超負荷電流的耐性,進而在提高額定功率的情況下能夠充分抑制電阻值的變化率,也能夠提高極限功率。
本發明的製造方法由於在上述結構中,尤其是進行程序(A)的切口部及突出部的形成程序,並在程序(B)中在電阻體上完全分離設置上述接觸部及非接觸部。因此能夠充分確保不受修整溝槽的影響地流動的電流的區域,同時能夠明確修整溝槽的形成區域。因此,能夠使控制高精度的電阻值設定變得容易,而且能夠將電阻值的調整範圍設定得較寬,更能夠容易地進行電阻值的微調。進而,有時因程序(C)中的修整而產生的微裂紋,由於其朝向絕緣基板長度方向側的比例增
高,因此也能夠充分抑制對所產生的微裂紋上的電流集中、電流超負荷等的影響。
10、20、30、80、90:絕緣基板
11a、21a、31a:切口部
11b、21b、31b:突出部
11x、21x、31x、81x:第一上表面電極
11y、21y、31y、81y:第二上表面電極
12、22、32、82、92:電阻體
12a、22a、32a:接觸點
12b、22b、32b:接觸部
12c、22c、32c:非接觸部
41、51、61:平行四邊形區域
42、52、62:修整溝槽形成區域
43、53a、53b、63、70、71、93a、93b:修整溝槽
81z:下表面電極
83a:玻璃類保護膜
83b:樹脂類保護膜
84:端面電極
85:鍍鎳層、鍍層
86:鍍錫層、鍍層
91:上表面電極
94:流動
圖1中的(a)及圖1中的(b)是表示用於說明本發明的電阻器中的第一及第二上表面電極與電阻體之間關係的一個實施方式的俯視圖。
圖2中的(a)及圖2中的(b)是表示用於說明本發明的電阻器中的第一及第二上表面電極與電阻體之間關係的另一個實施方式的俯視圖。
圖3中的(a)及圖3中的(b)是表示用於說明本發明的電阻器中的第一及第二上表面電極與電阻體之間關係的又一個實施方式的俯視圖。
圖4是表示用於說明本發明的電阻器中修整溝槽的形狀及形成位置的一個實施方式的俯視圖。
圖5是表示用於說明本發明的電阻器中修整溝槽的形狀及形成位置的另一個實施方式的俯視圖。
圖6是表示用於說明本發明的電阻器中修整溝槽的形狀及形成位置的又一個實施方式的俯視圖。
圖7中的(a)及圖7中的(b)是表示用於說明修本發明的電阻器中整溝槽的形成方法的兩個例子的示意圖。
圖8是用於說明本發明的電阻器的一個實施方式的結構的截面圖。
圖9中的(a)及圖9中的(b)是片式電阻器的俯視圖,其用於說明在各個片式電阻器中過去通常形成的修整溝槽的例子、以及此時電阻體的電流流動。
下面參照圖式對本發明的實施方式進行說明,但本發明並不限定於此。
圖1中的(a)及(b)、圖2中的(a)及(b)、以及圖3中的(a)及(b)是表示在形成修整溝槽之前的電阻器的實施方式各不相同的一例的俯視圖,其用於說明本發明的電阻器中第一及第二上表面電極與電阻體之間關係以及它們的形狀等。
在圖1至圖3的(a)及(b)中,10、20及30為絕緣基板。
這些絕緣基板具備藉由絲網印刷設置在上表面的長度方向兩端部上的一對第一上表面電極11x、21x、31x及第二上表面電極11y、21y、31y、以及以與這些上表面電極電接觸的方式藉由絲網印刷設置的電阻體12、22、32。
圖1至圖3的(a)中第一上表面電極11x、21x、31x具有從絕緣基板10、20、30的長度方向兩邊的兩側分別朝向絕緣基板橫截方向內側的兩處切口部11a、21a、31a,並具有相對於它們突出的一處突出部11b、21b、31b。另一方面,第二上表面電極11y、21y、31y在與第一上表面電極的切口部11a、21a、31a及突出部11b、21b、31b相對於絕緣基板10、20、30中央實質性點對稱的位置上,具備如圖所示的與第一上表面電極相對的切口部11a、21a、31a及突出部11b、21b、31b。即,圖
1至圖3的(a)中,第一及第二上表面電極分別具有兩個切口部及一個突出部,具有呈實質性點對稱大致相同的形狀。
這裡,本發明中使用的“實質性點對稱”是指除第一上表面電極形狀與第二上表面電極形狀為完全相同形狀的情況外,更包含它們為大致相同形狀的情況。例如,在藉由印刷等形成第一及第二上表面電極的情況下,即使設計上印刷成相同形狀,但有時也會多少產生一些形變而難以使其完全一致。此外,作為本發明的特徵、即解決技術問題的方法,也並不限於第一及第二上表面電極為完全相同的形狀。因此,“實質性點對稱”這種表達方式為如上所述的意思,只要在可以解決本發明技術問題的範圍內,允許第一上表面電極形狀與第二上表面電極形狀有所不同。
圖1至圖3的(b)中第一上表面電極11x、21x、31x具有從絕緣基板10、20、30長度方向兩邊的一側朝向絕緣基板橫截方向內方的一處切口部11a、21a、31a,更具有相對於此突出的突出部11b、21b、31b。另一方面,第二上表面電極11y、21y、31y在與第一上表面電極切口部11a、21a、31a及突出部11b、21b、31b相對於絕緣基板10、20、30中央實質性點對稱的位置上,具備如圖所示與第一上表面電極相對的切口部11a、21a、31a及突出部11b、21b、31b。即,圖1至圖3的(b)中,第一及第二上表面電極分別具有一個切口部及一個突出部,並具有實質性點對稱的大致相同的形狀。
圖1中的(a)及(b)中電阻體12為長方形。在兩處接觸部12b上與第一及第二上表面電極電接觸。接觸部12b包含電阻體12分別
與第一及第二上表面電極各突出部11b的兩個頂點相接的兩個接觸點12a。
圖1中的(a)中第一及第二上表面電極11x、11y各自的兩個切口部11a,或圖1中的(b)中第一及第二上表面電極11x、11y各自的一個切口部11a。如圖所示,其使第一及第二上表面電極11x、11y不與電阻體12接觸的方式分別形成有間隙。形成這種間隙的切口部11a使電阻體12具備不與第一及第二上表面電極11x、11y接觸的非接觸部12c。
圖2中的(a)及(b)中電阻體22為如圖所示的具有六個90°凸狀內角及兩個270°凹狀內角的八角形。在兩處接觸部22b與第一及第二上表面電極電接觸。接觸部22b包含電阻體22分別與第一及第二上表面電極各突出部21b的兩個頂點相接的兩個接觸點22a。
圖2中的(a)中第一及第二上表面電極21x、21y各自的兩個切口部21a,或圖2中的(b)中第一及第二上表面電極21x、21y各自的一個切口部21a及八角形的上述電阻體22上的凹部內角外側的切口形狀部分,如圖所示,以使第一及第二上表面電極21x、21y不與電阻體22接觸的方式分別形成有間隙。形成有這種間隙的切口部21a等使電阻體22具備不與第一及第二上表面電極21x、21y接觸的非接觸部22c。
圖3中的(a)及(b)中電阻體32為如圖所示的具有兩個90°內角及四個135°內角的六角形。在兩處接觸部32b與第一及第二上表面電極電接觸。接觸部32b包含電阻體32分別與第一及第二上表面電極的各突出部31b的兩個頂點相接的兩個接觸點32a。
圖3中的a中第一及第二上表面電極31x、31y各自的兩個切口部31a,或圖3中的b中第一及第二上表面電極31x、31y各自的一個切口部31a以及六角形的上述電阻體32上的135°的四個內角外側的切口形狀部分。如圖所示,其使第一及第二上表面電極31x、31y不與電阻體32接觸的方式分別形成有間隙。形成有這種間隙的切口部31a等使電阻體32具備不與第一及第二上表面電極31x、31y接觸的非接觸部32c。
圖4至圖6是用於說明本發明的電阻器上的修整溝槽的形狀及形成位置的例子的俯視圖。電阻器使用參照上述圖1中的(a)說明的第一及第二上表面電極11x、11y和電阻體12,其中,對與圖1中的(a)相同的結構標註相同的元件符號,並省略其詳細說明。此外,圖7中的(a)及(b)是表示本發明的電阻器中形成修整溝槽的方法的例子的示意圖。
圖4至圖6中電阻體12由虛擬的平行四邊形區域41、51、61和修整溝槽形成區域42、52、62構成。所述虛擬的平行四邊形區域41、51、61是以直線連接四個接觸點12a而圍成的矩形區域,即由接觸部12b的兩條邊與圖中兩條點劃線圍成;所述修整溝槽形成區域42、52、62是除平行四邊形區域以外的未與第一及第二上表面電極11x、11y接觸的區域,即在圖中點劃線外側的電阻體區域。
所述平行四邊形區域41、51、61較佳為未形成有修整溝槽的區域,以使來自第一及第二上表面電極11x、11y的電流的流動不會發生波動。因此,藉由在較寬範圍內確保這種區域,容易實現本發明所期望的目的。在考慮到這一點的情況下,圖中所示的θ的角度較佳70°~90°;進一步較佳75°~90°;尤其較佳80°~90°。藉由採用將這種區域41、51、
61確保在更寬範圍內,且在修整溝槽形成區域42、52、62中沿特定方向形成修整溝槽的結構,能夠更加充分地緩和修整溝槽上電流集中的缺陷,同時在提高電阻器額定功率的情況下,仍能夠相對於超負荷電壓將電阻值變化率抑制得較低,進而能夠進一步提高極限功率。
圖4是表示僅在兩個修整溝槽形成區域42中的一個上形成有修整溝槽43的本發明的電阻器的一個實施方式的俯視圖。圖4中修整溝槽43以非接觸部12c的端邊兩點為始端,沿絕緣基板10的長度方向形成為兩條不同長度的直線形狀。修整溝槽的條數、長度及寬度等可以視所期望的電阻值、額定功率等來適當的決定。修整溝槽的形成可以藉由例如一邊使探針接觸電阻體來測定電阻值,一邊進行鐳射切割的通用方法來進行。
例如圖4所示,在本發明的電阻器中,以未與第二上表面電極11y接觸的非接觸部12c的端邊為形成修整溝槽43時的始端,且從該始端沿著絕緣基板10的長度方向,即流經電阻體12的電流方向,呈直線狀形成修整溝槽43,因此將充分抑制該修整溝槽43上的電流集中。
圖5是表示在兩個修整溝槽形成區域52分別形成有修整溝槽53a、53b的本發明的電阻器的一個實施方式的俯視圖。圖5中修整溝槽53a、53b分別以非接觸部12c的端邊的兩點及一點為始端,沿絕緣基板10的長度方向形成為直線形狀。藉由這樣分別在兩個修整溝槽形成區域形成修整溝槽,能夠在更寬範圍內設定電阻值,此外,由於調整一條修整溝槽長度、寬度的範圍也較寬,因此能夠更容易地抑制電流集中。
圖6是表示僅在兩個修整溝槽形成區域62中的一個上形成有修整溝槽63的本發明的電阻器的一個實施方式的俯視圖。圖6中修整溝槽63以非接觸部12c的端邊一點為始端,沿絕緣基板10的長度方向切割為直線形狀,接著向絕緣基板10橫截方向外側呈直角彎折地切割,形成為L字形狀。在形成這種L字形狀的修整溝槽的情況下,通常在彎折位置等處易產生微裂紋,但在本發明中,如上所述,修整溝槽63的形成首先是以非接觸部12c的端邊一點為始端,沿著絕緣基板10的長度方向即電流的流動方向呈直線狀地進行切割,因此產生的微裂紋易形成在電流的流動方向上,從而易於抑制由產生的微裂紋引起的電流集中所造成的缺陷、雜訊的發生。
圖7中的(a)及(b)是用於說明在本發明的電阻器中修整溝槽的形成方法的示意圖。圖7中的(a)表示將相同寬度的修整溝槽70以與相鄰溝槽相接的方式從相同長度形成為不同長度的例子。藉由這樣以相同寬度設置多條修整溝槽,能夠容易地進行電阻值的微調。
圖7中的(b)表示將相同寬度的修整溝槽71以與相鄰溝槽重疊的方式從相同長度形成為不同長度的例子。藉由這樣以相同寬度設置多條修整溝槽,能夠容易地進行電阻值的微調,而且藉由以與先前形成的修整溝槽重疊的方式形成下一個修整溝槽,能夠一邊去除由先前修整產生的電阻體的碎屑一邊進行下一次修整。
在本發明的電阻器中,修整溝槽的形狀只要包含沿上述絕緣基板長度方向延伸的直線形狀,可以進行各種選擇,為了得到所期望的電阻值,也可以在上述規定位置形成適當的條數、長度、寬度等。
下面,參照圖式對用於說明本發明電阻器結構的一個實施方式及本發明製造方法的一個實施方式進行說明,但本發明的電阻器的製造方法並不限定於本發明的製造方法。
圖8為用於說明本發明的電阻器的一個實施方式的結構的截面圖,80為絕緣基板。在絕緣基板80的上表面,在其兩端具備一對第一上表面電極81x及第二上表面電極81y,並以與這些第一及第二上表面電極電接觸的方式具備電阻體82。這些上表面電極及電阻體的關係如圖1至圖3中的說明。
在絕緣基板80的下表面,在其兩端具備一對下表面電極81z。如圖所示,電阻體82利用玻璃類保護膜83a及樹脂類保護膜83b進行保護。此外,雖未圖示,但在電阻體82上形成有如圖4至圖7中說明的修整溝槽。
第一及第二上表面電極81x、81y以及下表面電極81z藉由端面電極84連接。上表面、下表面及端面電極被鍍鎳層85覆蓋,其上施加鍍錫層86作為外塗層。
以上的圖8示出的結構僅為一例,本發明的電阻器並不限定於此。此外各結構所使用的材料可以由通用的材料等進行適當選擇。
本發明的製造方法包含在絕緣基板上表面的長度方向兩端部形成一對第一及第二上表面電極的程序(A)、以與第一及第二上表面電極電接觸的方式來形成電阻體的程序(B)、以及為了調整電阻值而在電阻體上設置修整溝槽的程序(C)。另外,在以下的各程序的說明中,
以利用絲網印刷法形成為例對切口部等的形成進行說明,但利用鐳射的圖案形成法、蝕刻法等其他形成方法來實現也包含在本發明的範圍內。
程序(A)及(B)中在絕緣基板上形成上表面電極及電阻體的步驟,可以藉由通常的絲網印刷等來進行,以形成如上所述的所期望的形狀。
程序(A)中第一上表面電極形成為,在與第二上表面電極相對的內側具有從絕緣基板長度方向的兩邊中的至少一側朝向絕緣基板橫截方向內側的切口部,且具有相對於該切口部突出的突出部,第二上表面電極形成為,在與第一上表面電極相對的內側、在與第一上表面電極的切口部相對於絕緣基板中央實質性點對稱的位置具有切口部,且具有相對於該切口部突出的突出部。此時,以利用絲網印刷法形成切口部為例進行了說明,但也可以在形成上表面電極後,藉由利用鐳射的圖案形成法、蝕刻法來形成。
程序(B)中電阻體形成為具有與第一及第二上表面電極的上述各突出部接觸的接觸部、以及不與各上述切口部的上表面電極接觸的至少各一個非接觸部的形狀。
關於這種上表面電極及電阻體所期望的形狀,如圖1至圖3等的說明所示。
程序(C)中修整溝槽的形成,如上所述,可以利用例如一邊測定電阻體的電阻值一邊進行鐳射切割的通用方法來實現。
程序(C)中,對於藉由以電阻體的非接觸部端邊的至少一點為始端,並包含沿絕緣基板長度方向延伸的直線形狀的方式,從始端側進行鐳射修整而形成修整溝槽這一點,如上述圖4至圖6的說明。
本發明的製造方法中,除上述程序(A)~(C)之外,還可以如上述圖8中說明那樣,例如利用通用方法等實現形成下表面及端面電極、或保護膜及鍍層的程序,由此製造本發明的電阻器。
實施例
下面,藉由實施例對本發明進行更加詳細的說明,但本發明並不限定於此。
實施例1-1~1-3
在圖8示出的電阻器中,作為具備第一及第二上表面電極、以及修整溝槽的電阻體,使用圖5示出的方式,製造額定功率為0.1W、0.25W、0.33W及0.4W的電阻器。分別使用96%氧化鋁基板作為絕緣基板、使用銀鈀類金屬膜作為上表面電極、使用銀類金屬膜作為下表面電極,以使用氧化釕類特殊電阻材料的電阻膜作為電阻體。使用藉由噴射形成的鎳-鉻類金屬膜作為端面電極、使用玻璃類膜作為保護膜83a、使用銀鈀類膜作為保護膜83b、使用鍍鎳層作為鍍層85、使用鍍錫層作為鍍層86。
在實施例1-1中將圖5示出的θ設定為70°;在實施例1-2中設定為79°;在實施例1-3中設定為87°。
對製造的各電阻器,施加5秒額定電壓的2.5倍電壓,即對額定功率0.1W的電阻器施加5秒14.14V的電壓、對額定功率0.25W的電
阻器施加5秒22.36V的電壓、對額定功率0.33W的電阻器施加5秒25.69V的電壓、對額定功率0.4W的電阻器施加5秒28.28V的電壓。藉由測定電阻值變化率(△R/R)的最大值、最小值及平均值,進行短時間超負荷試驗。將結果示於表1。另外,電阻值變化率在±1.0%以內為合格。此外,表1中的空白格表示不能測定的意思。
比較例1
作為上表面電極及電阻體,使用如圖9中的(a)所示的方式,將在電阻體上形成的修整溝槽,由如圖9中的(a)所示的兩條替換為不同長度的三條,除此以外與實施例1-1同樣地製造電阻器。使用得到的電阻器,與實施例1-1同樣地進行短時間超負荷試驗。將結果示於表1。
根據表1的結果可知,本發明的電阻器相較於比較例,即使提高額定功率仍具有對於超負荷電壓的優異耐性。此外,可知隨著本發明的電阻器中θ變大,其效果將進一步改善。
實施例2-1~2-3及比較例2
與實施例1-1~1-3及比較例1同樣地,製造額定功率0.1W、0.25W及0.33W的電阻器。
對製造的各電阻器施加1秒額定電壓的2.5倍電壓,然後25秒不施加電壓,這樣迴圈進行10000次。藉由測定電阻值變化率(△R/R)的最大值、最小值及平均值,進行間歇超負荷試驗。將結果示於表2。另外,電阻值變化率在±1.0%以內為合格。此外,表2中的空白格表示不能測定的意思。
根據表2的結果可知,在本發明的電阻器在間歇超負荷試驗中,θ越大,則即使額定電壓增高其耐性也會越優異。
實施例3-1~3-3及比較例3
與實施例1-1~1-3及比較例1同樣地製造電阻器。
對製造的電阻器以施加時間1ms來施加電壓V,測定單脈衝極限功率(電壓V×施加時間t=極限功率(W))。將結果示於表3。另外,極限功率取電阻值變化率在±1.0%以內的結果。
表3
根據表3的結果可知,本發明的電阻器中,可以藉由控制θ的角度,來提高極限功率。
實施例4-1~4-3及比較例4
與實施例1-1~1-3及比較例1同樣地製造電阻器。
對於製造的各電阻器,依據JIS C 5201-1進行固定電阻器的電流雜訊試驗,測定由電阻器產生的雜訊(Noise)電壓,求出藉由規定公式算出的雜訊電壓的最大值、最小值及平均值。進而求出從最大值到最小值的雜訊。將結果示於表4。另外,結果為雜訊電壓相對於直流施加電壓的比值,負值越大則表示結果越好。
根據表4的結果可知,本發明的電阻器相較於比較例,雜訊電壓被抑制,尤其是隨著θ變大,該傾向越大。
10:絕緣基板
11a:切口部
11b:突出部
11x:第一上表面電極
11y:第二上表面電極
12:電阻體
12a:接觸點
12b:接觸部
12c:非接觸部
Claims (8)
- 一種矩形片式電阻器,包含一絕緣基板、設置在該絕緣基板上表面長度方向兩端部的一對第一及第二上表面電極、以及與該對第一及第二上表面電極電接觸的一電阻體;該對第一及第二上表面電極在相對的內側分別具有一切口部及相對於該切口部突出的一突出部,該第一上表面電極的該切口部從該絕緣基板的長度方向上的兩邊中的至少一側朝向該絕緣基板橫截方向內側,該第二上表面電極的該切口部位於與該第一上表面電極的該切口部相對於該絕緣基板中央實質性點對稱的位置;該電阻體具有在該對第一及第二上表面電極的各該突出部接觸的接觸部、以及不與各該切口部的該上表面電極接觸的非接觸部,更具有以非接觸部端邊的至少一點為始端,並包含沿該絕緣基板長度方向延伸的直線形狀的修整溝槽;該對第一及第二上表面電極的該突出部分別具有兩個頂點,該電阻體具有與這些頂點接觸的接觸點,該電阻體由以直線連接這些接觸點而包圍的矩形區域和除矩形區域以外的區域構成,使除矩形區域以外的未與該對第一及第二上表面電極相接的區域形成為修整溝槽形成區域。
- 如申請專利範圍第1項所述的矩形片式電阻器,其中該電阻體具有以該第一上表面電極側的一個該非接觸部端邊的至少一點為始端並包含沿該絕緣基板長度方向延長的直線形狀的修整溝槽、以及以該第二上表面電極側的一個該非接觸部端邊的至少一點為始端並包含沿該絕緣基板長度方向延長的直 線形狀的修整溝槽。
- 如申請專利範圍第1項所述的矩形片式電阻器,其中修整溝槽的至少一個形狀形成為繼沿該絕緣基板長度方向延長的直線形狀後接著在其前端向該絕緣基板橫截方向外側彎折的形狀。
- 如申請專利範圍第1項所述的矩形片式電阻器,其中修整溝槽具有微裂紋。
- 如申請專利範圍第1項所述的矩形片式電阻器,其中在矩形區域中,兩組相對的角中的一組角度為70°~90°。
- 一種矩形片式電阻器的製造方法,包含在絕緣基板上表面長度方向兩端部形成一對第一及第二上表面電極的程序(A)、以與第一及第二上表面電極電接觸的方式形成電阻體的程序(B)、以及為了調整電阻值而在電阻體上設置修整溝槽的程序(C);在程序(A)中,第一上表面電極形成為在與第二上表面電極相對的內側,具有從絕緣基板長度方向上的兩邊中的至少一側朝向絕緣基板橫截方向內側的切口部,且具有相對於切口部突出的突出部,第二上表面電極形成為,在與第一上表面電極相對的內側,在與第一上表面電極的切口部相對於絕緣基板中央實質性點對稱的位置具有切口部,且具有相對於切口部突出的突出部;在程序(B)中,電阻體形成為具有與第一及第二上表面電極的各突出部接觸的接觸部、以及不與各切口部的上表面電極接觸的至少各一個非接觸部的形狀; 在程序(C)中,該對第一及第二上表面電極的該突出部分別具有兩個頂點,該電阻體具有與這些頂點接觸的接觸點,該電阻體由以直線連接這些接觸點而包圍的矩形區域和除矩形區域以外的區域構成,使除矩形區域以外的未與該對第一及第二上表面電極相接的區域形成為修整溝槽形成區域,該修整溝槽藉由以電阻體的非接觸部端邊的至少一點為始端,並包含沿絕緣基板長度方向延伸的直線形狀的方式,從始端側進行鐳射修整而成。
- 如申請專利範圍第6項所述的製造方法,其中在程序(C)中,藉由從非接觸部的始端開始,沿絕緣基板長度方向進行鐳射修整,接著向絕緣基板橫截方向外側彎折並進行鐳射修整,由此形成至少一修整溝槽。
- 如申請專利範圍第6項所述的製造方法,其中在程序(C)中,形成以電阻體的非接觸部端邊的多點為始端並沿絕緣基板長度方向延長的多條修整溝槽時,以沿著方向使一部分重疊的方式對修整區域進行鐳射修整。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2015-089466 | 2015-04-24 | ||
JP2015089466 | 2015-04-24 |
Publications (2)
Publication Number | Publication Date |
---|---|
TW201643903A TW201643903A (zh) | 2016-12-16 |
TWI701687B true TWI701687B (zh) | 2020-08-11 |
Family
ID=57143134
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
TW105112662A TWI701687B (zh) | 2015-04-24 | 2016-04-22 | 矩形片式電阻器及其製造方法 |
Country Status (6)
Country | Link |
---|---|
US (1) | US10242776B2 (zh) |
JP (1) | JP6822947B2 (zh) |
KR (1) | KR102391738B1 (zh) |
CN (1) | CN107533889B (zh) |
TW (1) | TWI701687B (zh) |
WO (1) | WO2016171244A1 (zh) |
Families Citing this family (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR102157476B1 (ko) * | 2018-02-14 | 2020-09-21 | (주)알파플러스 | 진공 증발원용 히터 및 절연체 어셈블리 |
JP7085378B2 (ja) * | 2018-03-23 | 2022-06-16 | Koa株式会社 | チップ抵抗器 |
JP7152184B2 (ja) * | 2018-05-17 | 2022-10-12 | Koa株式会社 | チップ抵抗器およびチップ抵抗器の製造方法 |
CN110021465A (zh) * | 2019-04-11 | 2019-07-16 | 深圳市杰普特光电股份有限公司 | 电阻板的修调方法、装置、电阻板及存储介质 |
WO2021100084A1 (ja) * | 2019-11-18 | 2021-05-27 | サンコール株式会社 | シャント抵抗器 |
JP2022109674A (ja) * | 2021-01-15 | 2022-07-28 | Koa株式会社 | チップ抵抗器およびその製造方法 |
JP2022109695A (ja) * | 2021-01-15 | 2022-07-28 | Koa株式会社 | チップ抵抗器およびチップ抵抗器の製造方法 |
JP2022159796A (ja) * | 2021-04-05 | 2022-10-18 | Koa株式会社 | チップ抵抗器およびチップ抵抗器の製造方法 |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS6244401U (zh) * | 1985-09-05 | 1987-03-17 | ||
US6107909A (en) * | 1997-08-27 | 2000-08-22 | Microlectronic Modules Corporation | Trimmed surge resistors |
US20050275503A1 (en) * | 2004-02-27 | 2005-12-15 | Rohm Co., Ltd. | Chip resistor and method for manufacturing the same |
TWI391959B (zh) * | 2007-12-17 | 2013-04-01 | Rohm Co Ltd | 晶片電阻器及其製造方法 |
JP6244401B2 (ja) | 2016-05-26 | 2017-12-06 | 株式会社Nttファシリティーズ | 計画作成支援システム、計画作成支援方法、及びプログラム |
Family Cites Families (14)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5984801U (ja) | 1982-11-29 | 1984-06-08 | 日本電信電話株式会社 | 厚膜抵抗体 |
JPS6028209A (ja) | 1983-07-26 | 1985-02-13 | 日本電気株式会社 | 厚膜抵抗体のトリミング方法 |
JPH0497501A (ja) | 1990-08-14 | 1992-03-30 | Matsushita Electric Ind Co Ltd | 抵抗器及びその製造方法 |
JPH05243002A (ja) | 1992-02-27 | 1993-09-21 | Ngk Insulators Ltd | 配線基板及びその製造方法 |
JP3358070B2 (ja) * | 1993-11-17 | 2002-12-16 | ローム株式会社 | チップ抵抗器およびその抵抗値調整方法 |
TW340944B (en) * | 1996-03-11 | 1998-09-21 | Matsushita Electric Ind Co Ltd | Resistor and method of making the same |
JPH10189317A (ja) | 1996-12-25 | 1998-07-21 | Rohm Co Ltd | 抵抗器 |
JP2001203101A (ja) | 2000-01-21 | 2001-07-27 | Matsushita Electric Ind Co Ltd | 抵抗器 |
JP2007088161A (ja) * | 2005-09-21 | 2007-04-05 | Koa Corp | チップ抵抗器 |
US7940158B2 (en) * | 2005-10-13 | 2011-05-10 | Rohm Co., Ltd. | Chip resistor and its manufacturing method |
JP5329773B2 (ja) * | 2007-05-31 | 2013-10-30 | コーア株式会社 | チップ抵抗器 |
JP5249528B2 (ja) | 2007-06-07 | 2013-07-31 | 太陽社電気株式会社 | チップ抵抗器 |
JP5179155B2 (ja) | 2007-12-07 | 2013-04-10 | 太陽社電気株式会社 | チップ抵抗器 |
JP4498433B2 (ja) * | 2008-06-05 | 2010-07-07 | 北陸電気工業株式会社 | チップ状電気部品及びその製造方法 |
-
2016
- 2016-04-22 WO PCT/JP2016/062724 patent/WO2016171244A1/ja active Application Filing
- 2016-04-22 US US15/568,865 patent/US10242776B2/en active Active
- 2016-04-22 CN CN201680023751.2A patent/CN107533889B/zh active Active
- 2016-04-22 JP JP2017514200A patent/JP6822947B2/ja active Active
- 2016-04-22 TW TW105112662A patent/TWI701687B/zh active
- 2016-04-22 KR KR1020177033310A patent/KR102391738B1/ko active IP Right Grant
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS6244401U (zh) * | 1985-09-05 | 1987-03-17 | ||
US6107909A (en) * | 1997-08-27 | 2000-08-22 | Microlectronic Modules Corporation | Trimmed surge resistors |
US20050275503A1 (en) * | 2004-02-27 | 2005-12-15 | Rohm Co., Ltd. | Chip resistor and method for manufacturing the same |
TWI391959B (zh) * | 2007-12-17 | 2013-04-01 | Rohm Co Ltd | 晶片電阻器及其製造方法 |
JP6244401B2 (ja) | 2016-05-26 | 2017-12-06 | 株式会社Nttファシリティーズ | 計画作成支援システム、計画作成支援方法、及びプログラム |
Also Published As
Publication number | Publication date |
---|---|
US20180108462A1 (en) | 2018-04-19 |
TW201643903A (zh) | 2016-12-16 |
KR102391738B1 (ko) | 2022-04-28 |
JP6822947B2 (ja) | 2021-01-27 |
WO2016171244A1 (ja) | 2016-10-27 |
JPWO2016171244A1 (ja) | 2018-02-15 |
CN107533889A (zh) | 2018-01-02 |
KR20170139594A (ko) | 2017-12-19 |
US10242776B2 (en) | 2019-03-26 |
CN107533889B (zh) | 2019-11-05 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
TWI701687B (zh) | 矩形片式電阻器及其製造方法 | |
US10446304B2 (en) | Resistor trimming method | |
TWI687942B (zh) | 晶片電阻器及晶片電阻器之製造方法 | |
WO2019082523A1 (ja) | チップ抵抗器およびチップ抵抗器の製造方法 | |
JP4730799B2 (ja) | チップ形抵抗器 | |
WO2018061961A1 (ja) | チップ抵抗器 | |
JP5891342B2 (ja) | チップ抵抗器の製造方法 | |
TWI826426B (zh) | 晶片電阻器 | |
JP2019046879A (ja) | チップ抵抗器の製造方法 | |
CN115376768B (zh) | 片式电阻器 | |
JP2013089655A (ja) | チップ抵抗器の製造方法 | |
JP2016131169A (ja) | チップ抵抗器 | |
WO2018147014A1 (ja) | チップ抵抗器の製造方法およびチップ抵抗器 | |
JP2007165358A (ja) | チップ型コンデンサ | |
JP2022159796A (ja) | チップ抵抗器およびチップ抵抗器の製造方法 | |
JP6364606B2 (ja) | チップ抵抗器の製造方法 | |
JP2019016643A (ja) | チップ抵抗器およびチップ抵抗器の製造方法 | |
JP2018006711A (ja) | チップ抵抗器およびチップ抵抗器のトリミング方法 | |
JP2013089785A (ja) | チップ抵抗器の製造方法 | |
JP2018133204A (ja) | 回路保護素子およびその製造方法 | |
JP2017130568A (ja) | チップ抵抗器 | |
JP2015141938A (ja) | チップ抵抗器 | |
JP2008277636A (ja) | チップ型電子部品及びその製造方法 |