JP6364606B2 - チップ抵抗器の製造方法 - Google Patents

チップ抵抗器の製造方法 Download PDF

Info

Publication number
JP6364606B2
JP6364606B2 JP2013223937A JP2013223937A JP6364606B2 JP 6364606 B2 JP6364606 B2 JP 6364606B2 JP 2013223937 A JP2013223937 A JP 2013223937A JP 2013223937 A JP2013223937 A JP 2013223937A JP 6364606 B2 JP6364606 B2 JP 6364606B2
Authority
JP
Japan
Prior art keywords
layer
resistance
primary
resist layer
chip resistor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2013223937A
Other languages
English (en)
Other versions
JP2015088533A (ja
Inventor
裕介 山本
裕介 山本
泰治 木下
泰治 木下
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Intellectual Property Management Co Ltd
Original Assignee
Panasonic Intellectual Property Management Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Panasonic Intellectual Property Management Co Ltd filed Critical Panasonic Intellectual Property Management Co Ltd
Priority to JP2013223937A priority Critical patent/JP6364606B2/ja
Publication of JP2015088533A publication Critical patent/JP2015088533A/ja
Application granted granted Critical
Publication of JP6364606B2 publication Critical patent/JP6364606B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Apparatuses And Processes For Manufacturing Resistors (AREA)
  • Non-Adjustable Resistors (AREA)

Description

本発明は、チップ抵抗器、特に抵抗値が100mΩ以下の低抵抗で、所謂0603(縦0.6mm、横0.3mm、高さ0.23mm程度の外形寸法)サイズや、0402(縦0.4mm、横0.2mm、高さ0.13mm程度の外形寸法)サイズ、またはそれ以下の微小サイズのチップ抵抗器の製造方法に関する。
このようなチップ抵抗器の具体的な製造方法を簡単に説明する。シート状の基板の上面にAgPdからなる抵抗層を形成した後に、抵抗層上にレジストを形成する。その後に電解めっきを行うことで、レジストに覆われていない抵抗層上に電極層を形成する。この電極層の成分はAgである。この後に、レジストを剥離し、抵抗層にトリミングを施して抵抗値修正を行い、その後に露出している抵抗層を覆うように保護膜を形成する。その後の工程は、シート状基板を分割して端面電極を形成し、さらに、バレルめっきによりニッケルめっき層とスズめっき層を形成するというものである(特許文献1参照。)。
特開2006−19323号公報
電流の測定に用いる抵抗器は、その抵抗値が小さければ小さいほど、その抵抗器が消費する電力を小さくすることができる。一方、抵抗値が小さいほど電圧降下も小さくなり、電圧を測定する精度の向上が求められる。従って、抵抗器による電力の消費と測定できる電圧精度との釣合いを考えて抵抗値を設定することが好ましい。特に、大電流を測定する場合には、測定用の抵抗器による電力消費を抑えて、この抵抗器による発熱を少なくするために、より低い抵抗値のチップ抵抗器が求められるようになってきた。
このように、より低抵抗にすることにより、相対的に電極の抵抗値が抵抗器全体に占める割合が増加してくる。従って、従来ならば問題とならなかった電極に起因する抵抗値についての事象が存在することがわかった。
そのような事象として、抵抗値の変動がある。従来技術において、抵抗値修正を行うことで、一度は抵抗値を所望の範囲にすることができる。しかし、最終的なチップ抵抗器になった際の抵抗値が、抵抗値修正を行った抵抗値から、変動し、しかも変動にバラツキがあるという事象である。これは、抵抗値修正を行った後に保護膜を形成する際に、保護膜を焼成したり、保護膜の凝固を促進するために200〜300℃程度の環境下においたりする場合に抵抗値が変動してしまうことによるものである。抵抗値の変動が一定であれば、変動分を見越して抵抗値修正を行うことで最終的なチップ抵抗器の抵抗値を所望の範囲にすることが可能となる。しかし、変動にバラツキがあるとそのような方法を採ることもできず、最終的な抵抗値が所望の範囲に収まらず、チップ抵抗器の製造後の検査工程により工程不良品として扱われることになり、歩留まりを低下させてしまう。そのため、シート状の基板の上面にAgPdからなる抵抗層を形成した後、抵抗値修正を行う前に熱処理を行うことで歩留まりの向上ができる。このとき、抵抗層上にレジストを形成し、その後に電解めっきを行って電極層を形成する。しかしながら、1次分割部にも電解めっきを行うと、ダイシングを行うときにバリが発生し、抵抗器上面に凹凸が生じて、実装効率を低下させてしまうという課題があった。
本発明は上記従来の課題を解決するもので、実装効率を高めることができる抵抗器の製造方法を提供することを目的とするものである。
上記目的を達成するために、本発明は以下の手段を有している。
請求項1に記載の発明は、シート基板を分割して複数のチップ抵抗器を得るチップ抵抗器の製造方法であって、前記シート基板は複数の1次分割部と、前記複数の1次分割部に交わる複数の2次分割部とで分割されるものであり、前記シート基板上に抵抗体ペーストを印刷して抵抗層を形成する工程と、前記抵抗層上であって前記複数の1次分割部において隣接する1次分割部間に第1の保護層を形成し、前記第1の保護層と接しない部分に前記複数の1次分割部を跨ぐようにレジスト層を形成する工程と、前記抵抗層における前記第1の保護層と前記レジスト層に被覆されていない部分にめっきによる電極層を形成する工程と、前記シート基板を前記複数の1次分割部と前記複数の2次分割部とで分割する工程とを備え、前記第1の保護層と前記レジスト層をガラスを主成分とする同一材料で構成し、かつ同時に焼成して形成するようにし、前記レジスト層の上面における、前記1次分割部と前記レジスト層の端部との間に、樹脂またはガラスを主成分とする絶縁材料で構成された他のレジスト層を形成したチップ抵抗器の製造方法である。
請求項1に記載の発明は、バリの発生を抑制することができるため、抵抗器上面を平滑にでき、これにより、実装効率を高めることができ、さらに、生産性を向上させることができるという作用効果を有する。
以上のように本発明のチップ抵抗器の製造方法は、1次分割部にガラスを主成分とするレジスト層を形成した後、電解めっきで電極層を形成するようにしているため、分割時に電極層ではなくレジスト層をダイシングすることになり、これにより、バリの発生を抑制することができるため、抵抗器上面を平滑にでき、この結果、実装効率を高めることができ、さらに、第1の保護層とレジスト層を同一材料で構成し、かつ同時に形成するようにしているため、生産性を向上させることができるという効果を有する。
本発明の一実施の形態におけるチップ抵抗器の製造工程の正面断面図 本発明の一実施の形態におけるチップ抵抗器の製造工程の正面断面図 本発明の一実施の形態におけるチップ抵抗器の製造工程の正面断面図 本発明の一実施の形態におけるチップ抵抗器の製造工程の平面図 本発明の一実施の形態におけるチップ抵抗器の製造工程の平面図 本発明の一実施の形態におけるチップ抵抗器の製造工程の平面図 本発明の一実施の形態におけるチップ抵抗器の製造工程の平面図 本発明の一実施の形態におけるチップ抵抗器の製造工程の平面図
図1〜図3は、本発明の一実施の形態におけるチップ抵抗器の製造工程の正面断面図、図4〜図8は、発明の一実施の形態におけるチップ抵抗器の製造工程の平面図である。
なお、図1(a)、図1(b)、図1(c)、図2(a)、図2(b)、図2(c)、図3(a)は、それぞれ、平面図である図5(a)、図5(b)、図5(c)、図6(a)、図6(b)、図6(c)、図8の正面断面図である。なお、それぞれの図面は、理解しやすいように記載しており、図面の縦横の長さの比や、図中の構成要素のそれぞれの厚みの比も実際のものとは異なる。
本発明のチップ抵抗器の製造方法は、シート基板1を分割して複数のチップ抵抗器30を得るチップ抵抗器30の製造方法であって、前記シート基板1は直線で平行な1次分割部1aと、前記1次分割部1aに対して直角に交わる直線である複数の2次分割部1bとで分割されるものであり、前記シート基板1上に前記1次分割部1aを跨いで抵抗層2を形成する工程と、前記抵抗層2上であって前記複数の1次分割部1aにおいて隣接する1次分割部1a間に第1の保護層3と、前記抵抗層2上であって前記複数の1次分割部1aを跨いでレジスト層4とを形成する工程と、前記第1の保護層3と前記レジスト層4とをめっきレジストとして前記抵抗層2に電解めっきによる電極層5を形成する工程と、前記電極層5が形成されたシート基板1を熱処理する工程と、前記熱処理の工程の後に抵抗値修正を行う工程と、前記抵抗値修正を行った後に前記シート基板1を前記複数の1次分割部1aと前記複数の2次分割部1bとで分割する工程を備えている。
また、上記の製造方法に加え、前記抵抗値修正を行う工程の後に、前記第1の保護層3を覆う第2の保護層7を形成する工程と、前記シート基板1を前記1次分割部1aで分割して短冊基板20を得る工程と、前記短冊基板20上に形成された前記第2の保護層7上にマスク(図示せず)を配置して、前記短冊基板20の端面から前記電極層5上まで端面電極9、10を形成する工程と、を備え、前記端面電極9、10を形成する工程の後に、前記2次分割部1bで分割する工程を行い、前記分割する工程の後に、前記電極層5および前記端面電極9、10に電解めっきによるめっき層として銅めっき層11、ニッケルめっき層12、スズめっき層13を形成する工程を備えたものとすることもできる。
本発明のチップ抵抗器の製造方法のより詳細な説明について、以下に説明する。
シート基板1は絶縁体であり、好ましい例としては、アルミナ基板である。図4に示すように、シート基板1には互いに平行な直線である複数の1次分割部1aと、1次分割部1aに直角に交わる直線である複数の2次分割部1bが定義される。複数の2次分割部1bは互いに平行である。
この1次分割部1aと2次分割部1bとは、後にシート基板1を分割する際分割の位置を示す仮想の線である。また1次分割部1aと2次分割部1bとは、シート基板1の分割する位置に形成したスリット(図示せず)としてもよい。なお、シート基板1の上面とは、図1(b)のシート基板1において抵抗層2が形成されている面をいい、これと対向する面を裏面と言う。
図4に示すシート基板1の一部を拡大したものが図1(a)および図5(a)である。図1(a)は正面断面図であり、その切断面は2次分割部1bと平行で、任意の隣り合う2次分割部1bの中央部におけるものである。
本発明の製造方法の一実施の形態は、このようなシート基板1を用い、以下のように製造していく。
最初に、図1(b)および図5(b)に示すように、シート基板1上に抵抗層2を形成する。抵抗層2は、PdAgのペーストを印刷し、その後焼成したものである。なお、PdAgを2回印刷して層を厚くして形成することで、抵抗層2の抵抗値を下げることもできる。抵抗層2は隣接する2次分割部1bの間にそれぞれ形成され、かつ、1次分割部1aを跨いで形成される。
次に、図1(c)および図5(c)に示すように、抵抗層2上に第1の保護層3とレジスト層4を同時に焼成して形成する。第1の保護層3は1次分割部1a間に形成される。一方、レジスト層4は1次分割部1aを跨ぐように形成される。第1の保護層3およびレジスト層4は、ガラスペーストを印刷した後に焼成することで得られる。この焼成温度は、第1の保護層3、レジスト層4に用いたガラス材料にもよるが、620℃で焼成している。また、第1の保護層3およびレジスト層4は、分離しており、これらは繋がってはいない。そして、図5(c)に示すように、第1の保護層3およびレジスト層4は、抵抗層2の幅より広く形成されており、抵抗層2の幅の方向を覆っている。なお、抵抗層2の幅とは、抵抗層2における1次分割部1aに対し平行な方向の長さである。そして、この第1の保護層3およびレジスト層4は、次の工程の電解めっきの際のめっきレジストにもなる。さらに、第1の保護層3、レジスト層4を、2次分割部1bを跨いで帯状に形成してもよい。
さらにまた、レジスト層4の上面における、1次分割部1aとレジスト層4の抵抗層2側の端部との間に、樹脂またはガラスを主成分とする絶縁材料で構成された他のレジスト層を形成してもよい。これにより、電極層5が1次分割部1aに形成されるのを阻止できるため、ダイシングをレジスト層4で確実に行うことができ、これにより、バリの発生をより効果的に抑制することができる。
次に、図2(a)および図6(a)に示すように電解めっきにより電極層5を形成する。電解めっきは、図1(c)および図5(c)に示すシート基板1をめっき液に浸漬させ、抵抗層2に電気を流すことで行うことができる。したがって、抵抗層2における露出している部分に電極層5が形成される。なお、図2(a)において、電極層5は第1の保護層3およびレジスト層4の上面の一部にも形成されている。この理由は、電解めっきにより、最初は抵抗層2上にめっきによる膜が形成されるが、このめっきによる膜も導体であり、抵抗層2に流した電気が流れるので、この膜上に、さらにめっきによる膜が形成される。このように、めっきによる膜上にさらにめっきによる膜が形成されることを繰り返すことで、第1の保護層3およびレジスト層4の上面の一部にも形成されるものであって、第1の保護層3およびレジスト層4の一部が導体ということではない。これらは絶縁体である。電極層5の組成はAgである。Agは導電性に優れるので、低抵抗のチップ抵抗器の電極に用いることは好ましい。
次に、シート基板1は熱処理を施される。熱処理は、第1の保護層3およびレジスト層4の焼成温度と同じ温度で行われる。その理由は、第1の保護層3およびレジスト層4を溶融させるためである。そして、第1の保護層3およびレジスト層4が液体のように著しく粘性を低下させて流れ出さないような温度である必要もある。これらの理由により、熱処理温度は、第1の保護層3およびレジスト層4の焼成温度と同じにしている。なお、抵抗層2と電極層5との拡散には500℃以上の温度が必要であるので、第1の保護層3およびレジスト層4に用いるガラスの融点は、抵抗層2と電極層5との拡散に必要な温度以上であることが必要となる。
次に、図2(b)および図6(b)に示すように、抵抗層2に抵抗値修正を行う。抵抗値修正は、レーザ光線を照射することで、第1の保護層3ごと抵抗層2の一部を、そのエネルギーにより消失させるものである。トリミング跡6は、このような抵抗値修正により、消失した部分を指す。このような抵抗値修正はトリミングとも呼ばれており、抵抗値を所定の抵抗値にするために行われるものである。この抵抗値修正は、2次分割部1bと平行な方向において隣接する電極層5にそれぞれ抵抗値測定用検針を接触させ、抵抗値を測定しながら行う。なお、抵抗値修正を行う際には、抵抗値の測定を正確に行うために、前処理が必要になる場合もある。例えば、シート基板1の端部で複数の抵抗層2を電気的に接続しておくと、所謂めっきランドを1箇所にすることができ、電解めっきの際には便利であるが、抵抗値修正のために抵抗値を測定する場合には、他の抵抗層2の影響を受けてしまい、正確な測定が出来なくなるので、このめっきランドを切断して各抵抗層2を電気的に独立させるような処理である。
次に、図2(c)および図6(c)に示すように、第1の保護層3を覆うように第2の保護層7を形成する。第2の保護層7は完全に第1の保護層3を覆い、さらに電極層5の一部も覆う。この第2の保護層7は樹脂による保護材料を用いている。
次に、図7(a)に示すように、1次分割部1aおよび2次分割部1bが作る長方形の四隅に再上面電極層8を形成する。この再上面電極層8は隣接する2次分割部1b間の中央部には存在しないので、図3(a)、(b)には現れない。再上面電極層8は、Agと樹脂の混合ペーストを印刷し、その後乾燥させて形成される。再上面電極層8は無くてもよいが、再上面電極層8を形成すれば、後で説明する端面電極9を形成する際に、段差を少なくすることができる。なお、再上面電極層8は樹脂を含有しているため、ダンシングで切断してもバリはほとんど発生しない。
次に、シート基板1は、1次分割部1aの位置で切断され、複数の短冊基板20に分割される。この分割の方法は、ダンシングで切断する方法が挙げられる。図7(b)は、このように分割した後の短冊基板20の一部を拡大した図である。
次に、図3(a)および図8に示すように、スパッタ工法により端面電極9および端面電極10を形成する。端面電極9は短冊基板20の端面と上面の端部に形成される。このスパッタ工法においては、まず、マスクを用いて、短冊基板20の上面側からスパッタを行うことで必要な部分のみ端面電極9を形成するようにしている。端面電極9は、2次分割部1b方向における隣接する第2の保護層7間に位置するシート基板1、レジスト層4、電極層5、再上面電極層8を覆う。端面電極9の形成が終了したら、今度は端面電極10をスパッタ工法で形成する。この端面電極10は、マスクを用いて短冊基板20の裏面側からスパッタを行うことで必要な部分のみ端面電極10を形成するようにしている。端面電極9および端面電極10は両方とも、NiCrからなる。なお、端面電極9を形成した後に端面電極10を形成するのではなく、順序を逆にしてもよい。また、マスクを用いて、短冊基板20の上面と裏面の両方から同時にスパッタを行い、端面電極9および端面電極10を一体的に形成することもできる。
次に、短冊基板20を2次分割部1bで切断し、複数の基板21に分割する。この分割方法は、シート基板1を短冊基板20に分割する方法と同様である。
次に、図3(b)に示すように、端面電極9および端面電極10上にめっき層を形成する。このめっき層は、銅めっき層11、ニッケルめっき層12およびスズめっき層13からなり、いずれも電解めっきにより形成される。この電解めっきの方法としては、バレルめっき工法が好ましい。
以上のような製造方法によるチップ抵抗器は、以下のような効果を有する。
まず、1次分割部1aを跨ぐのは抵抗層2とレジスト層4であり、電極層5は1次分割部1aを跨がない。電極層5は金属であるので、切断するとバリが出てしまうが、電極層5は1次分割部1aを跨がないので1次分割部1aでダイシングによって分割してもバリは生じにくいという効果を有する。
すなわち、1次分割部1aにレジスト層4を形成した後、電解めっきで電極層5を形成するようにしているため、分割時は金属(電極層5)ではなくガラス(レジスト層4)をダイシングすることになり、これにより、バリの発生を抑制することができるため、抵抗器上面を平滑にでき、この結果、実装効率を高めることができる。
さらに、このバリを抑制するために設けられるレジスト層4を、第1の保護層3と同一材料で構成し、かつ同時に形成するようにしているため、生産性を向上させることができる。
なお、本実施の形態においては、シート基板1の上面側のみに抵抗層2を形成したが、上面側と裏面側の両方に形成してもよい。即ち、抵抗層2を両面に形成してもよい。こうすることで、チップ抵抗器としての抵抗値を1/2にすることができる。このときの裏面側は、上面側と同様の構成になり、その製造方法も上面側と同様に行うことができる。
本発明にかかるチップ抵抗器の製造方法は、電気機器や電子機器等に用いられるチップ抵抗器として適用することができる。
1 シート基板
1a 1次分割部
1b 2次分割部
2 抵抗層
3 第1の保護層
4 レジスト層
5 電極層
6 トリミング跡
7 第2の保護層
8 再上面電極層
9 端面電極
10 端面電極
11 銅めっき層
12 ニッケルめっき層
13 スズめっき層
20 短冊基板
21 基板
30 チップ抵抗器

Claims (1)

  1. シート基板を分割して複数のチップ抵抗器を得るチップ抵抗器の製造方法であって、前記シート基板は複数の1次分割部と、前記複数の1次分割部に交わる複数の2次分割部とで分割されるものであり、
    前記シート基板上に抵抗体ペーストを印刷して抵抗層を形成する工程と、
    前記抵抗層上であって前記複数の1次分割部において隣接する1次分割部間に第1の保護層を形成し、前記第1の保護層と接しない部分に前記複数の1次分割部を跨ぐようにレジスト層を形成する工程と、
    前記抵抗層における前記第1の保護層と前記レジスト層に被覆されていない部分にめっきによる電極層を形成する工程と、
    前記シート基板を前記複数の1次分割部と前記複数の2次分割部とで分割する工程とを備え、
    前記第1の保護層と前記レジスト層をガラスを主成分とする同一材料で構成し、かつ同時
    に焼成して形成するようにし、
    前記レジスト層の上面における、前記1次分割部と前記レジスト層の端部との間に、樹脂またはガラスを主成分とする絶縁材料で構成された他のレジスト層を形成した、
    チップ抵抗器の製造方法。
JP2013223937A 2013-10-29 2013-10-29 チップ抵抗器の製造方法 Active JP6364606B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2013223937A JP6364606B2 (ja) 2013-10-29 2013-10-29 チップ抵抗器の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2013223937A JP6364606B2 (ja) 2013-10-29 2013-10-29 チップ抵抗器の製造方法

Publications (2)

Publication Number Publication Date
JP2015088533A JP2015088533A (ja) 2015-05-07
JP6364606B2 true JP6364606B2 (ja) 2018-08-01

Family

ID=53051033

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2013223937A Active JP6364606B2 (ja) 2013-10-29 2013-10-29 チップ抵抗器の製造方法

Country Status (1)

Country Link
JP (1) JP6364606B2 (ja)

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09330801A (ja) * 1996-06-07 1997-12-22 Matsushita Electric Ind Co Ltd 抵抗器およびその製造方法
JP3041684B2 (ja) * 1998-04-22 2000-05-15 釜屋電機株式会社 チップ抵抗器とその製造方法
JP2013098358A (ja) * 2011-11-01 2013-05-20 Panasonic Corp チップ抵抗器の製造方法

Also Published As

Publication number Publication date
JP2015088533A (ja) 2015-05-07

Similar Documents

Publication Publication Date Title
US10446304B2 (en) Resistor trimming method
WO2015162858A1 (ja) チップ抵抗器およびその製造方法
JP6371080B2 (ja) チップ抵抗器の製造方法
JP6364606B2 (ja) チップ抵抗器の製造方法
US20210217544A1 (en) Metal plate resistor and manufacturing method thereof
JP2013058783A (ja) チップ抵抗器
JP2013098358A (ja) チップ抵抗器の製造方法
JP2015230922A (ja) チップ抵抗器の製造方法
JP5166140B2 (ja) チップ抵抗器及びその製造方法
JP6688025B2 (ja) チップ抵抗器およびチップ抵抗器の製造方法
JP6326639B2 (ja) チップ抵抗器の製造方法
JP6379350B2 (ja) チップ抵抗器の製造方法
JP2015060955A (ja) 厚膜抵抗器の製造方法
JP6114905B2 (ja) チップ抵抗器の製造方法
JP2013222916A (ja) チップ抵抗器の製造方法
JP2016131169A (ja) チップ抵抗器
JP2013089655A (ja) チップ抵抗器の製造方法
TWI817476B (zh) 晶片電阻器及晶片電阻器之製造方法
JP2013165112A (ja) チップ抵抗器用集合基板およびチップ抵抗器の製造方法
JP2007335488A (ja) チップ抵抗器の製造方法
KR101538416B1 (ko) 칩 저항기 및 그 제작 방법
JP2015201489A (ja) チップ抵抗器の抵抗値測定方法
KR101544393B1 (ko) 칩 저항기 및 그 제작 방법
JP6574975B2 (ja) チップ抵抗器の製造方法
JP2015170727A (ja) 抵抗器およびその製造方法

Legal Events

Date Code Title Description
RD01 Notification of change of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7421

Effective date: 20160519

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20160914

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20170814

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20170905

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20171019

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20180213

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20180326

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20180403

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20180522

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20180604

R151 Written notification of patent or utility model registration

Ref document number: 6364606

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151