TWI698880B - 資料儲存裝置及其操作方法 - Google Patents

資料儲存裝置及其操作方法 Download PDF

Info

Publication number
TWI698880B
TWI698880B TW105134321A TW105134321A TWI698880B TW I698880 B TWI698880 B TW I698880B TW 105134321 A TW105134321 A TW 105134321A TW 105134321 A TW105134321 A TW 105134321A TW I698880 B TWI698880 B TW I698880B
Authority
TW
Taiwan
Prior art keywords
threshold voltage
bias
read
target
read bias
Prior art date
Application number
TW105134321A
Other languages
English (en)
Other versions
TW201801092A (zh
Inventor
田明雲
Original Assignee
韓商愛思開海力士有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 韓商愛思開海力士有限公司 filed Critical 韓商愛思開海力士有限公司
Publication of TW201801092A publication Critical patent/TW201801092A/zh
Application granted granted Critical
Publication of TWI698880B publication Critical patent/TWI698880B/zh

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/56—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
    • G11C11/5621—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency using charge storage in a floating gate
    • G11C11/5642—Sensing or reading circuits; Data output circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/26—Sensing or reading circuits; Data output circuits
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/0223—User address space allocation, e.g. contiguous or non contiguous base addressing
    • G06F12/023—Free address space management
    • G06F12/0238—Memory management in non-volatile memory, e.g. resistive RAM or ferroelectric memory
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
    • G11C16/0483—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells having several storage transistors connected in series
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/26—Sensing or reading circuits; Data output circuits
    • G11C16/28—Sensing or reading circuits; Data output circuits using differential sensing or reference cells, e.g. dummy cells
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/30—Power supply circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2211/00—Indexing scheme relating to digital stores characterized by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C2211/56—Indexing scheme relating to G11C11/56 and sub-groups for features not covered by these groups
    • G11C2211/563—Multilevel memory reading aspects
    • G11C2211/5634—Reference cells

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Read Only Memory (AREA)

Abstract

本發明公開一種資料儲存裝置的操作方法，其包括：確定用於在多個記憶體單元的閾值電壓分佈中的相鄰目標閾值電壓分佈的第一讀取偏壓的適合性；以及當確定第一讀取偏壓是不適合的時候，確定第二讀取偏壓。

Description

資料儲存裝置及其操作方法
本申請主張於2016年6月20日向韓國智慧財產權局提交的申請號為10-2016-0076658的韓國申請的優先權，其全部內容透過引用併入本文。
各種實施例總體係關於一種資料儲存裝置，並且更特別地，係關於一種包括非揮發性記憶體裝置的資料儲存裝置。
資料儲存裝置回應於寫入請求儲存由外部裝置提供的資料。資料儲存裝置也可回應於讀取請求將儲存的資料提供給外部裝置。使用資料儲存裝置的外部裝置的示例包括電腦、數位相機、行動電話等。資料儲存裝置可在外部裝置的製造期間嵌入在外部裝置中或可單獨製造然後連接到外部裝置。
在實施例中，資料儲存裝置的操作方法可包括：確定用於在多個記憶體單元的閾值電壓分佈中的相鄰目標閾值電壓分佈的第一讀取偏壓的適合性；以及當確定第一讀取偏壓是不適合的時候，確定第二讀取偏壓。
在實施例中，資料儲存裝置的操作方法可包括：確定用於在多個記憶體單元的閾值電壓分佈中的相鄰目標閾值電壓分佈的第一讀取 偏壓的適合性；當確定第一讀取偏壓是不適合的時候，基於高斯(Gaussian)模型演算法和第一讀取偏壓的錯誤比率確定對應於目標閾值電壓分佈的起始偏壓；以及基於起始偏壓確定第二讀取偏壓。
在實施例中，資料儲存裝置的操作方法可包括：基於高斯模型演算法和第一讀取偏壓確定與在多個記憶體單元的閾值電壓分佈中的相鄰目標閾值電壓分佈相對應的起始偏壓；以及基於起始偏壓確定用於目標閾值電壓分佈的第二讀取偏壓。
在實施例中，資料儲存裝置可包括：適合性確定單元，其適於確定用於在記憶體裝置中的多個記憶體單元的閾值電壓分佈中的相鄰目標閾值電壓分佈的第一讀取偏壓的適合性；以及讀取偏壓確定單元，其適於當確定第一讀取偏壓是不適合的時候確定第二讀取偏壓。
在實施例中，適合性確定單元適於確定在多個記憶體單元中的具有低於第一讀取偏壓的閾值電壓的記憶體單元的數量；以及基於記憶體單元的數量和對應於目標閾值電壓分佈的參考數量確定第一讀取偏壓的適合性。
在實施例中，適合性確定單元適於基於第一讀取偏壓獲取從記憶體單元讀取的資料；以及確定包括在資料中的具有預定值的位元的數量。
在實施例中，讀取偏壓確定單元適於基於梯度下降演算法確定第二讀取偏壓。
在實施例中，讀取偏壓確定單元適於：基於高斯分佈函數確定目標閾值電壓分佈的第一目標閾值電壓分佈的平均閾值電壓；以及基於第一目標閾值電壓分佈的平均閾值電壓和估計寬度確定第二讀取偏壓。
在實施例中，讀取偏壓確定單元適於透過確定在第一目標閾值電壓分佈中由第一讀取偏壓形成的部分分佈的面積比率並將面積比率應用至高斯分佈函數的積分方程式來確定平均閾值電壓。
在實施例中，讀取偏壓確定單元適於透過確定在第一目標閾值電壓分佈中由第一讀取偏壓形成的部分分佈的面積比率並將面積比率應用至Q函數的反函數來確定平均閾值電壓。
10A,10B,10C:資料儲存裝置
210:控制邏輯
220:電壓供應單元
230:介面單元
240:位址解碼器
250:資料輸入/輸出單元
260:記憶體區域
100A,100B,100C:控制器
110A,110B,110C:適合性確定單元
120A,120B,120C:讀取偏壓確定單元
130B:起始偏壓確定單元
200A,200B,200C:非揮發性記憶體裝置
1000:固態驅動器
1100:控制器
1110:處理器
1120:隨機存取記憶體
1130:唯讀記憶體
1140:錯誤校正碼單元
1150:主機介面
1160:儲存介質介面
1200:儲存介質
1500:主機裝置
2000:資料處理系統
2100:主處理器
2200:主記憶體裝置
2300:資料儲存裝置
2310:控制器
2320:儲存介質
2400:輸入/輸出裝置
2600:網路
2700:伺服器
D1-D4:閾值電壓分佈
D1’-D4’:閾值電壓分佈
m1,m2:平均閾值電壓
R1-R3:讀取偏壓
ST:起始偏壓
T1-T5:測試偏壓
T1’:測試偏壓
T3’-T5’:測試偏壓
w1,w2:估計寬度
ROP:最佳讀取偏壓
R1F-R3F:讀取偏壓
SV1,SV2:起始偏壓
TD1-TD2:目標閾值電壓分佈
TD1’-TD2’:目標閾值電壓分佈
TR1,TR2:讀取偏壓
PVR1,PVR2:部分分佈
R1OP-R3OP:最佳讀取偏壓
S110,S120:步驟
S210,S220,S230:步驟
S310,S320,S330:步驟
S410,S420:步驟
透過參照附圖詳細描述本發明的各種實施例，本發明的上述和其它特徵及優點對於本發明所屬領域的技術人員將變得更加顯而易見，其中：〔圖1〕是示出根據本發明的實施例的資料儲存裝置的方塊圖。
〔圖2〕是示出圖1中所示的非揮發性記憶體裝置的具體配置的示例的方塊圖。
〔圖3A〕是示出記憶體單元的閾值電壓分佈的示例的圖。
〔圖3B〕是示出閾值電壓分佈的移動的示例的圖。
〔圖3C〕是示出用於閾值電壓分佈的最佳讀取偏壓的示例的圖。
〔圖3D〕是示出用於閾值電壓分佈的失效的讀取偏壓確定操作的示例的圖。
〔圖4A-4C〕是示出圖1的適合性確定單元確定目標讀取偏壓和目標閾值電壓分佈的方法的示例的圖。
〔圖5〕是示出圖1的適合性確定單元的操作方法的圖。
〔圖6A〕是示出基於梯度下降演算法的讀取偏壓確定操作的示例的圖。
〔圖6B〕是示出基於失效的梯度下降演算法的讀取偏壓確定操作的示例的圖。
〔圖7〕是示出圖1的資料儲存裝置的操作方法的流程圖。
〔圖8〕是示出根據本發明的另一實施例的資料儲存裝置的方塊圖。
〔圖9A和圖9B〕是示出圖8的起始偏壓確定單元確定用於目標閾值電壓分佈的讀取偏壓確定操作的起始偏壓的方法的示例的圖。
〔圖10〕是示出用於預定面積比率的Q函數的反函數的值設置在其中的表的示例的圖。
〔圖11〕是示出用於操作圖8的資料儲存裝置的方法的示例的流程圖。
〔圖12〕是示出用於操作圖8的資料儲存裝置的方法的另一示例的流程圖。
〔圖13〕是示出根據本發明的又一實施例的資料儲存裝置的方塊圖。
〔圖14〕是示出用於操作圖13的資料儲存裝置的方法的流程圖。
〔圖15〕是示出根據本發明的實施例的固態驅動器(SSD,solid state drive)的方塊圖。
〔圖16〕是示出根據本發明的實施例的包括資料儲存裝置的資料處理系統的方塊圖。
在下文中，將透過本發明的示例性實施例參照附圖描述根據本發明的資料儲存裝置及其操作方法。然而，本發明可以不同形式體現，並且不 應被理解為限於本文闡述的實施例。相反，提供這些實施例以足夠詳細地描述本發明使得本發明所屬領域的技術人員能夠實施本發明。
應當被理解的是，本發明的實施例不限於在附圖中示出的細節，附圖不一定按比例繪製，並且在一些情況下，為了更清楚地示出發明的一些特徵，比例可能已經被誇大。雖然使用特定的術語，但是應當被理解的是，使用的術語僅用於描述特定的實施例而不旨在限制本發明的範圍。
還將理解的是，雖然本文可以使用術語“第一”、“第二”、“第三”等描述各種元件，但是這些元件不受這些術語限制。使用這些術語來將一個元件與另一元件區分。因此，在不脫離本發明的精神和範圍的情況下，下面描述的第一元件也可被稱為第二元件或第三元件。
將進一步理解的是，當一個元件被稱為“連接至”或“聯接至”另一元件時，它可以直接在其它元件上、連接至或聯接至其它元件，或可存在一個或多個中間元件。另外，也將理解的是，當元件被稱為在兩個元件“之間”時，其可以是兩個元件之間僅有的元件或也可存在一個或多個中間元件。
如本文中使用的，單數形式也旨在包括複數形式，除非上下文另有清楚地指示。並且，當在本說明書中使用術語“包括”、“包括有”、“包含”、“包含有”等時，它們指定闡述的元件的存在而不排除一個或多個其它元件的存在或增加。如本文中所使用的，術語“和/或”包括一個或多個相關所列項目的任何和所有組合。
除非另有限定，否則本文所使用的包括技術術語和科學術語的所有術語具有與本發明所屬領域中普通技術人員基於本公開所通常理解的含義 相同的含義。將進一步理解的是，諸如在常用詞典中限定的那些術語的術語應被理解為具有與它們在相關領域和本公開的上下文中的含義一致的含義並且將不以理想化或過於正式的意義來解釋，除非本文如此明確地限定。
在以下描述中，為了提供本發明的徹底理解，闡述了大量具體細節。本發明可在沒有這些具體細節的一些或全部的情況下被實踐。在其它情況下，為了不使本發明不必要地模糊，未詳細地描述公知的進程結構和/或進程。
也注意的是，在一些實例中，如對本發明所屬領域的技術人員顯而易見的是，結合一個實施例描述的元件(也稱作特徵)可單獨地使用或與另一實施例的其它元件結合使用，除非另有明確指示。
在下文中，將參照附圖詳細地描述本發明的各個實施例。
圖1示出根據本發明的實施例的資料儲存裝置10A。
參照圖1，資料儲存裝置10A可被配置為回應於來自外部裝置(未示出)的寫入請求儲存由外部裝置提供的資料。並且，資料儲存裝置10A可被配置為回應於來自外部裝置的讀取請求將儲存的資料提供給外部裝置。外部裝置可以是聯接至儲存裝置的主機裝置。
資料儲存裝置10A可由國際個人電腦記憶卡協會(PCMCIA,Personal Computer Memory Card International Association)卡、標準快閃記憶體(CF,Compact Flash)卡、智慧媒體卡、記憶棒、各種多媒體卡(例如，MMC、eMMC、RS-MMC和微型-MMC)、各種安全數位卡(例如，SD、迷你-SD和微型-SD)、通用閃速記憶體(UFS,Universal Flash Storage)、固態驅動器(SSD)等配置。
資料儲存裝置10A可包括控制器100A和非揮發性記憶體裝置200A。
控制器100A可控制資料儲存裝置10A的一般操作。控制器100A可回應於從外部裝置接收的寫入請求將資料儲存在非揮發性記憶體裝置200A中。而且，控制器100A可回應於從外部裝置接收的讀取請求讀取儲存在非揮發性記憶體裝置200A中的資料並輸出讀取資料至外部裝置。
控制器100A可包括適合性確定單元110A和讀取偏壓確定單元120A。
適合性確定單元110A可確定用於目標閾值電壓分佈的目標讀取偏壓的適合性。目標讀取偏壓可以是正被非揮發性記憶體裝置200A用於讀取操作的讀取偏壓。也就是說，適合性確定單元110A可確定當前正在使用的讀取偏壓的適合性。並且，根據實施例，目標讀取偏壓可以是隨後待由非揮發性記憶裝置200A用於讀取操作的讀取偏壓。例如，目標讀取偏壓可以是由讀取偏壓確定單元120A確定的新讀取偏壓。在錯誤確定的讀取偏壓被使用在讀取操作中之前，適合性確定單元110A可以預先確定新讀取偏壓的適合性。
非揮發性記憶體裝置200A可以根據儲存在每個記憶體單元中的位元的數量在讀取操作中使用多個讀取偏壓。目標讀取偏壓可以是多個讀取偏壓中的至少一個。可對多個讀取偏壓中被選擇為目標讀取偏壓的每個讀取偏壓執行適合性確定操作。
當選擇目標讀取偏壓時，確定相對於目標閾值電壓分佈該目標讀取偏壓是否是適當的。可對應於目標讀取偏壓來確定目標閾值電壓分佈。例如，目標閾值電壓分佈可以是記憶體單元的閾值電壓分佈中彼此相鄰的一組閾 值電壓分佈。目標閾值電壓分佈可以是待由選擇的目標讀取偏壓來區分的一對相鄰的閾值電壓分佈。即，在本實施例中，適合性確定操作可包括確定選擇的目標讀取偏壓是否適當地位於一對相鄰目標閾值電壓分佈之間以區分相鄰的目標閾值電壓分佈。
更具體地，適合性確定單元110A可執行適合性確定操作。適合性確定操作可包括計算選擇的目標讀取偏壓的錯誤比率，將計算的錯誤比率與用於目標閾值電壓分佈的最佳讀取偏壓的可接受錯誤比率範圍進行比較，並確定目標讀取偏壓的錯誤比率是否位於最佳讀取偏壓的可接受錯誤範圍內。最佳讀取偏壓可以是與在一對相鄰目標閾值電壓分佈之間形成的谷部內的點相對應的電壓位準。在一對相鄰的目標閾值電壓分佈之間形成的谷部可以被定義為在較高目標閾值電壓分佈的最低電壓點和較低目標閾值電壓分佈的最高電壓點之間的電壓範圍。例如，最佳讀取偏壓可以是與相鄰目標閾值電壓分佈之間的谷部的中間點相對應的電壓位準，即，位於較高目標閾值電壓分佈的最低電壓點和較低目標閾值電壓分佈的最高電壓點之間的電壓點。當目標讀取偏壓的計算的錯誤比率位於用於相鄰目標閾值電壓分佈的最佳讀取偏壓的可接受錯誤範圍(以下也稱為容差範圍)內時，可以確定目標讀取偏壓是適當的。然而，當目標讀取偏壓的計算的錯誤比率不位於用於兩個相鄰目標閾值電壓分佈的最佳讀取偏壓的容差範圍內時，可確定用於兩個相鄰目標閾值電壓分佈的目標讀取偏壓是不適當的。
在該實施例的變型中，適合性確定操作可包括：將用於兩個相鄰目標閾值電壓分佈的目標讀取偏壓與用於目標閾值電壓分佈的最佳讀取偏壓的容差範圍進行比較，以及確定目標讀取偏壓是否位於最佳讀取偏壓的容差範 圍內。最佳讀取偏壓可以是與在相鄰目標閾值電壓分佈之間形成的谷部內的電壓相對應的電壓位準，例如谷部內的中間點。當目標讀取偏壓落在用於相鄰目標閾值電壓分佈的最佳讀取偏壓的容差範圍內時，可以確定目標讀取偏壓是適當的。然而，當目標讀取偏壓落在用於兩個相鄰目標閾值電壓分佈的最佳讀取偏壓的容差範圍之外時，可以確定目標讀取偏壓是不適當的。最佳目標偏壓的容差範圍可以是預設範圍。最佳目標偏壓的容差範圍可以基於當目標讀取電壓偏離最佳目標讀取電壓時發生的估計的錯誤比率。
然後，被確定為適當的選擇的目標讀取偏壓可被隨後使用在非揮發性記憶體裝置200A的讀取操作中。相比之下，未發現是適當的選擇的目標讀取偏壓可不被使用在非揮發性記憶裝置200A的讀取操作中，因此讀取偏壓確定單元120A可確定新目標讀取偏壓。
在一些實施例中，為了確定用於目標閾值電壓分佈的新目標讀取偏壓，讀取偏壓確定單元120A可執行可包括採用梯度下降演算法GD_ARG的讀取偏壓確定操作。稍後將對梯度下降演算法GD_ARG進行詳細描述。如上所述，由讀取偏壓確定單元120A確定的新目標讀取偏壓可由適合性確定單元110A檢查以確定其是否適合於目標閾值電壓分佈。
控制器100A可控制非揮發性記憶體裝置200A以基於由適合性確定單元110A確定為適當的讀取偏壓來執行讀取操作。
根據控制器100A的控制，非揮發性記憶體裝置200A可儲存從控制器100A接收的資料並且可讀取儲存的資料並傳輸讀取資料至控制器100A。非揮發性記憶體裝置200A可基於由控制器100A確定的讀取偏壓執行讀取操作。
非揮發性記憶體裝置200A可包括閃速記憶體，諸如NAND快閃記憶體或NOR快閃記憶體、鐵電隨機存取記憶體(FeRAM,Ferroelectrics Random Access Memory)、相變隨機存取記憶體(PCRAM,Phase-Change Random Access Memory)、磁阻式隨機存取記憶體(MRAM,Magnetoresistive Random Access Memory)、電阻式隨機存取記憶體(ReRAM,Resistive Random Access Memory)等。
雖然圖1中示出資料儲存裝置10A包括一個非揮發性記憶體裝置200A，但是我們注意到實施例不限於這種方式。例如，在不脫離本發明的範圍的情況下，可採用多於一個的記憶體裝置。
圖2示出在圖1中所示的非揮發性記憶體裝置200A的配置示例。
參照圖2，非揮發性記憶體裝置200A可包括控制邏輯210、電壓供應單元220、介面單元230、位址解碼器240、資料輸入/輸出單元250和記憶體區域260。
控制邏輯210可根據控制器100A的控制來控制非揮發性記憶體裝置200A的一般操作。控制邏輯210可透過介面單元230從控制器100A接收命令，並可回應於接收的命令將控制信號傳輸至非揮發性記憶體裝置200A的內部單元。命令可以是包括例如讀取或寫入命令的多種命令中的任意一種。
電壓供應單元220可根據控制邏輯210的控制生成執行非揮發性記憶體裝置200A的操作所必需的各種操作電壓。例如，電壓供應單元220可回應於接收的讀取命令將讀取偏壓提供至位址解碼器240以在讀取操作中使用。
介面單元230可與控制器100A交換包括命令和位址的各種控制信號及資料(例如，使用者資料或中繼資料)。介面單元230可將輸入到其的 各種控制信號和資料傳輸至控制邏輯210並且也傳輸至非揮發性記憶體裝置200A的其它內部單元。
位址解碼器240可以解碼位址以選擇記憶體區域260中待被存取的部分。位址解碼器240可根據解碼結果將讀取偏壓施加至在字線WL中選擇的字線。位址解碼器240可控制資料輸入/輸出單元250以選擇性地驅動位元線BL。
資料輸入/輸出單元250可透過位元線BL將從介面單元230接收的資料傳輸至記憶體區域260。資料輸入/輸出單元250可透過位元線BL將從記憶體區域260讀取的資料傳輸至介面單元230。資料輸入/輸出單元250可回應於讀取偏壓以感測被形成為包括在記憶體區域260中的記憶體單元被開啟和關閉時形成的電流，並可根據感測結果獲取從記憶體單元讀出的資料。
記憶體區域260可透過字線WL與位址解碼器240聯接，並可透過位元線BL與資料輸入/輸出單元250聯接。記憶體區域260可包括分別設置在字線WL和位元線BL彼此相交並且其中儲存資料的區域處的多個記憶體單元。記憶體區域260可包括二維或三維結構的記憶體單元陣列。
圖3A是示出記憶體單元的閾值電壓分佈D1-D4的示例的圖。橫軸VTH表示記憶體單元的閾值電壓。縱軸單元#表示對應於閾值電壓的記憶體單元的數量。形成閾值電壓分佈D1-D4的記憶體單元可以是聯接至單個字線的記憶體單元。
參照圖3A，記憶體單元可根據儲存在其中的資料形成閾值電壓分佈D1-D4。當執行寫入操作時，記憶體單元可以當每個記憶體單元可在其中儲存2位元資料時被控制為具有與4個閾值電壓分佈D1-D4中的任意一個相對應 的閾值電壓。例如，儲存有資料“11”的記憶體單元可具有對應於閾值電壓分佈D1的閾值電壓，儲存有資料“01”的記憶體單元可具有對應於閾值電壓分佈D2的閾值電壓，儲存有資料“00”的記憶體單元可具有對應於閾值電壓分佈D3的閾值電壓，儲存有資料“10”的記憶體單元可具有對應於閾值電壓分佈D4的閾值電壓。雖然圖3A示出2位元資料被儲存在記憶體單元中，但是我們注意到本實施例不限於此。例如，在不脫離本發明的範圍的情況下，每個記憶體單元可儲存3位元或更多位元資料。
當記憶體單元透過相應的字線被施加有預定讀取偏壓時，記憶體單元可根據其閾值電壓保持開啟狀態或關閉狀態。例如，當向記憶體單元施加高於其閾值電壓的讀取偏壓時，可以開啟記憶體單元，並且當向記憶體單元施加低於其閾值電壓的讀取偏壓時，記憶體單元可以保持關閉狀態。當開啟或關閉記憶體單元時，可在相應的位元線中形成電流。透過感測相應的電流，確定記憶體單元的閾值電壓是高於還是低於施加到其的讀取偏壓是可能的。透過該原理，當執行讀取操作時，可以將讀取偏壓R1-R3施加到記憶體單元以區分記憶體單元的閾值電壓分佈D1-D4。透過確定記憶體單元位於其中的閾值電壓分佈，可獲取儲存在記憶體單元中的資料。
圖3B是示出閾值電壓分佈D1-D4的移動的示例的圖。
參照圖3B，記憶體單元的閾值電壓可改變，因此，閾值電壓分佈D1-D4可移動或偏移以形成新閾值電壓分佈D1’-D4’。例如，相鄰記憶體單元之間的干擾、由於時間的流逝造成的放電等可引起記憶體單元的閾值電壓的改變。
當閾值電壓分佈的偏移很大時，先前的讀取偏壓R1-R3可能變為不適合於區分閾值電壓分佈D1’-D4’。例如，當新閾值電壓分佈D1’-D4’的偏移很大時，基於讀取偏壓R1-R3從記憶體單元讀取的資料可能包括可能超過控制器100A的錯誤校正能力的錯誤位元。也就是說，使用讀取偏壓R1-R3的讀取操作可能失敗。
圖3C是示出用於閾值電壓分佈D1’-D4’的最佳讀取偏壓R1OP-R3OP的示例的圖。
參照圖3C，最佳讀取偏壓R1OP至R3OP的每個可位於移動的閾值電壓分佈D1’-D4’中的兩個相鄰閾值電壓分佈之間形成的谷部內的點處。最佳讀取偏壓R1OP至R3OP可以是使從形成閾值電壓分佈D1’-D4’的記憶體單元讀取的資料包括最少錯誤位元的讀取偏壓。如圖3C所示，相鄰的閾值電壓分佈可彼此交叉。也如圖3C所示，最佳讀取偏壓可以位於兩個相鄰閾值電壓分佈之間的交叉點處。然而，我們注意到這僅是一個示例，並且根據相鄰閾值電壓分佈的形狀，最佳讀取電壓可以不同。
當記憶體單元形成閾值電壓分佈D1’-D4’時，基於最佳讀取偏壓R1OP-R3OP從記憶體單元讀取的資料可包括在控制器100A的錯誤校正能力內的錯誤位元。也就是說，使用最佳讀取偏壓R1OP-R3OP的讀取操作可成功。
參照回圖1，在閾值電壓分佈D1-D4移動到閾值電壓分佈D1’-D4’的情況下，讀取偏壓確定單元120A可執行讀取偏壓確定操作以將最佳讀取偏壓R1OP-R3OP確定為新讀取偏壓。
圖3D是示出用於閾值電壓分佈D1’-D4’的失效的讀取偏壓確定操作的示例的圖。
參照圖3D，由於讀取偏壓確定操作的失效，可為閾值電壓分佈D1’-D4’確定新讀取偏壓R1F-R3F。這種讀取偏壓確定操作的失效可由如將在以下描述的梯度下降演算法GD_ARG失效引起。因為新讀取偏壓R1F-R3F沒有區分所有閾值電壓分佈D1’-D4’，所以它們可能不適合於執行讀取操作。因此，基於新讀取偏壓R1F-R3F的讀取操作可能失敗。
根據本實施例，適合性確定單元110A可透過簡單方法高效能地確定當前正在使用的讀取偏壓或由讀取偏壓確定單元120A確定的讀取偏壓的適合性。
圖4A-4C是示出用於圖1的適合性確定單元110A確定目標讀取偏壓和目標閾值電壓分佈的方法的示例的圖。圖4A-4C示出在透過失效讀取偏壓確定操作錯誤地確定用於閾值電壓分佈D1’-D4’的讀取偏壓R1F-R3F的情況下確定目標讀取偏壓和目標閾值電壓分佈的方法。
參照圖4A，適合性確定單元110A可選擇讀取偏壓R1F作為目標讀取偏壓。因為目標讀取偏壓R1F將在讀取操作中被用於區分閾值電壓分佈D1’和D2’，所以閾值電壓分佈D1’和D2’被確定為選擇的讀取偏壓R1F的目標閾值電壓分佈。
參照圖4B，適合性確定單元110A可然後選擇讀取偏壓R2F作為目標讀取偏壓。因為目標讀取偏壓R2F將在讀取操作中被用於區分閾值電壓分佈D2’和D3’，所以閾值電壓分佈D2’和D3’被確定為選擇的讀取偏壓R2F的目標閾值電壓分佈。
參照圖4C，適合性確定單元110A可選擇讀取偏壓R3F作為目標讀取偏壓。因為目標讀取偏壓R3F將在讀取操作中被用於區分閾值電壓分佈D3’ 和D4’，所以閾值電壓分佈D3’和D4’被確定為選擇的讀取偏壓R3F的目標閾值電壓分佈。
綜上所述，適合性確定單元110A可基於讀取偏壓R1F-R3F和閾值電壓分佈D1’-D4’的序列來確定對應於目標讀取偏壓的目標閾值電壓分佈。
圖5是示出圖1的適合性確定單元110A的操作方法的圖。在圖5中，作為示例，提供了適合性確定單元110A確定圖4B的目標讀取偏壓R2F是否適合於目標閾值電壓分佈D2’和D3’。
參照圖5，首先，適合性確定單元110A確定具有低於目標讀取偏壓R2F的閾值電壓的目標記憶體單元的數量，其在下文中稱為“確定單元數量”並在圖5中示為“確定單元#”。適合性確定單元110A可將當目標讀取偏壓R2F被施加到目標記憶體單元時開啟的目標記憶體單元的數量確定為確定單元數量。適合性確定單元110A可透過當目標讀取偏壓R2F被施加到目標記憶體單元時獲取從目標記憶體單元讀取的資料並從獲取的資料計數預定值(例如，“1”)的數量來確定其確定單元數量。例如，如圖5所示，確定單元數量(即，確定單元#)可以是所有目標記憶體單元的全部單元數量(即，全部單元#)400中的290。
適合性確定單元110A也可確定參考單元的數量，在下文中稱為參考單元數量(在圖5中示為“參考單元#”)。當對應於閾值電壓分佈D1’-D4’的記憶體單元的各自數量彼此相等時，參考單元數量可以是被估計為具有低於最佳讀取偏壓R2OP的閾值電壓的目標記憶體單元的數量。換言之，當對應於閾值電壓分佈D1’-D4’的記憶體單元的各自數量彼此相等時，參考單元數量可以是估計為當最佳讀取偏壓R2OP被施加到目標記憶體單元時開啟的目標記憶 體單元的數量。因此，可根據目標讀取偏壓和目標閾值電壓分佈是什麼來確定參考單元數量。例如，在圖5中，用於目標閾值電壓分佈D2’和D3’的參考單元數量可以是“200”。
適合性確定單元110A可基於確定單元數量和參考單元數量確定目標讀取偏壓R2F的適合性。例如，當基於確定單元數量和參考單元數量透過使用以下方程式(1)計算的錯誤比率Pr_DF被包括在預定容差範圍內時，適合性確定單元110A可確定目標讀取偏壓R2F是適當的。
Pr_DF=(確定單元#-參考單元#)/每個閾值電壓分佈的目標記憶體單元# (1)
錯誤比率Pr_DF越小，目標讀取偏壓R2F可越接近最佳讀取偏壓R2OP。
在圖5所示的示例中，因為確定單元數量是290，參考單元數量是200，每個閾值電壓分佈的目標記憶體單元的數量是100，所以適合性確定單元110A可將目標讀取偏壓R2F的錯誤比率Pr_DF確定為“0.9”。當錯誤比率Pr_DF小於“0.3”時，適合性確定單元110A可確定目標讀取偏壓R2F包括在預定容差範圍內。因此，此時，適合性確定單元110A可確定相對於最佳讀取偏壓R2OP，目標讀取偏壓R2F未包括在預定容差範圍內，並確定目標讀取偏壓R2F不適合用於目標閾值電壓分佈D2’和D3’。因此，讀取偏壓確定單元120A可重複讀取偏壓確定操作以確定替代錯誤地確定的目標讀取偏壓R2F的新讀取偏壓。
適合性確定單元110A應當確定參考單元數量，並且可基於分別對應於閾值電壓分佈D1’-D4’的目標記憶體單元的數量確定參考單元數量。因此，在隨機化之後資料被儲存在非揮發性記憶體裝置200A中的情況下，基於各 自閾值電壓分佈D1’-D4’對應於相同數量的目標記憶體單元的假設，可如上所述地確定參考單元數量。
圖6A是示出基於梯度下降演算法GD_ARG的讀取偏壓確定操作的示例的圖。圖6A示出如何對可選目標閾值電壓分佈TD1和TD2執行基於梯度下降演算法GD_ARG的讀取偏壓確定操作。
參照圖6A，可以在彼此相鄰的可選目標閾值電壓分佈TD1和TD2中，以發現對應於梯度為“0”的位置的電壓位準的方式執行基於梯度下降演算法GD_ARG的讀取偏壓確定操作。
具體地，當執行讀取偏壓確定操作時，可以基於至少3個測試偏壓T1-T3讀取資料，其中3個測試偏壓T1-T3包括作為預定起始偏壓ST的測試偏壓T2和測試偏壓T2的相鄰偏壓T1和T3。可透過讀取資料來計算對應於測試偏壓T1-T3之間的間隔的記憶體單元的數量。基於計算結果，可估計對應於測試偏壓T1-T3之間的間隔的目標閾值電壓分佈TD2的梯度。
然後，可在相對於起始偏壓ST的梯度的大小減小的方向A上附加地選擇測試偏壓T4和T5，並且可以相同的方式估計對應於測試偏壓T3至T5之間的間隔的目標閾值電壓分佈TD2的梯度。可在改變選擇方向的同時繼續測試偏壓的選擇和梯度的估計，直到在目標閾值電壓分佈TD2中發現梯度為“0”的位置。當發現梯度為“0”的位置時，可將最後選擇的3個測試偏壓中的中間測試偏壓選擇為新讀取偏壓。例如，在圖6A中，可將測試偏壓T4選擇為新讀取偏壓。
在這樣的梯度下降演算法GD_ARG中，起始偏壓ST的位置可對結果產生重要影響。如圖6B所示，根據起始偏壓ST的位置，梯度下降演算法GD_ARG可能失效。
圖6B是示出基於失效的梯度下降演算法GD_ARG的讀取偏壓確定操作的示例的圖。
參照圖6B，首先，假設在目標閾值電壓分佈TD1和TD2分別移動至目標閾值電壓分佈TD1’和TD2’時，起始偏壓ST是以與圖6A中相同方式的測試偏壓T2。這種情況可對應於預定起始偏壓ST的位置由於目標閾值電壓分佈TD1和TD2的大幅的移動而變為不適合的情況。
當以與參照圖6A描述的方式相同的方式執行讀取偏壓確定操作時，將基於至少3個測試偏壓T1’、T2和T3’來開始估計目標閾值電壓分佈TD2’的梯度，其中3個測試偏壓T1’、T2和T3’包括作為預定起始偏壓ST的測試偏壓T2和測試偏壓T2的相鄰偏壓T1’和T3’。可以在相對於起始偏壓ST的梯度的大小減小的方向B上執行測試偏壓的選擇和梯度的估計。因此，可選擇測試偏壓T4’和T5’，並作為結果，可將測試偏壓T4’錯誤地確定為用於目標閾值電壓分佈TD1’和TD2’的新讀取偏壓。
以這種方式，當起始偏壓ST大幅遠離最佳讀取偏壓ROP時，可導致在與最佳讀取偏壓ROP所位於的方向A相反的方向B上執行的梯度下降演算法GD_ARG的失效。當然，在起始偏壓ST的位置可能從開始被錯誤地設置時，即使當透過考慮目標閾值電壓分佈TD1和TD2的預期移動來適合地設置起始偏壓ST時，起始偏壓ST的位置也可能由於目標閾值電壓分佈TD1和TD2大幅地移動而變為不適合。
然而，即使讀取偏壓確定操作失效，但根據本實施例的適合性確定單元110A可透過簡單的方法確定讀取偏壓的適合性，並且從而再次執行讀取偏壓確定操作。
同時，控制器100A可基於在適合性確定操作中計算的錯誤比率Pr_DF估計起始偏壓ST相對於最佳讀取偏壓ROP所位於的方向。例如，當錯誤比率Pr_DF是正數時，可以估計起始偏壓ST位於遠離如圖6B所示的最佳讀取偏壓ROP的右方。因此，控制器100A可以在適合的方向A上移動起始偏壓ST。因此，讀取偏壓確定單元120A可以基於新起始偏壓重複讀取偏壓確定操作。
圖7是示出用於操作圖1的資料儲存裝置10A的方法的流程圖。
參照圖7，在步驟S110中，適合性確定單元110A可確定用於目標閾值電壓分佈的目標讀取偏壓的適合性。適合性確定單元110A可透過計算目標讀取偏壓相對於目標閾值電壓分佈的最佳讀取偏壓的錯誤比率，並且基於錯誤比率確定目標讀取偏壓是否位於最佳讀取偏壓的容差範圍內來確定目標讀取偏壓的適合性。當確定目標讀取偏壓是適合的時候，可結束進程。然而，當確定目標讀取偏壓是不適合的時候，進程可進行至步驟S120。
在步驟S120中，讀取偏壓確定單元120A可基於梯度下降演算法GD_ARG確定用於目標閾值電壓分佈的新讀取偏壓。讀取偏壓確定單元120A可以從預定起始偏壓開始發現對應於目標閾值電壓分佈中梯度為“0”的位置的電壓位準的方式來確定新讀取偏壓。
圖8是示出根據本發明的另一實施例的資料儲存裝置10B的方塊圖。
參照圖8，資料儲存裝置10B可包括控制器100B和非揮發性記憶體裝置200B。控制器100B可包括適合性確定單元110B、讀取偏壓確定單元120B和起始偏壓確定單元130B。因為適合性確定單元110B和讀取偏壓確定單元120B可分別以與圖1的適合性確定單元110A和讀取偏壓確定單元120A基本相同的方式來配置和操作，因此本文將省略其詳細描述。
當適合性確定單元110B確定目標讀取偏壓不適合用於目標閾值電壓分佈時，起始偏壓確定單元130B可以確定待在用於目標閾值電壓分佈的讀取偏壓確定操作中使用的起始偏壓。在一些實施例中，起始偏壓確定單元130B可基於高斯模型演算法GM_ARG確定起始偏壓。具體地，起始偏壓確定單元130B可以將起始偏壓確定為接近於目標閾值電壓分佈的最佳讀取偏壓。即，如以上參照圖6B所描述的，因為當起始偏壓大幅地遠離目標閾值電壓分佈的最佳讀取偏壓時梯度下降演算法GD_ARG可失效，所以起始偏壓確定單元130B可將起始偏壓確定為接近於最佳讀取偏壓。
具體地，起始偏壓確定單元130B可基於高斯分佈函數確定在目標閾值電壓分佈之間選擇的第一目標閾值電壓分佈的平均閾值電壓，並基於第一目標閾值電壓分佈的平均閾值電壓和估計寬度來確定起始偏壓。
因此，起始偏壓確定單元130B可確定待用在讀取偏壓確定操作中的更適合的讀取偏壓。讀取偏壓確定單元120B可透過使用確定的起始偏壓基於梯度下降演算法GD_ARG來執行讀取偏壓確定操作。
起始偏壓確定單元130B可在時間流逝時基於高斯模型演算法GM_ARG對相同的目標閾值電壓分佈執行多次起始偏壓確定操作。由此，起始偏壓確定單元130B可以為相同的目標閾值電壓分佈計算多個起始偏壓。因此， 根據實施例，起始偏壓確定單元130B可在時間流逝時將為相同的目標閾值電壓分佈計算的起始偏壓的平均值確定為新起始偏壓。
圖9A是示出圖8的起始偏壓確定單元130B為用於目標閾值電壓分佈TD1和TD2的讀取偏壓確定操作確定起始偏壓SV2的方法的圖。
起始偏壓確定單元130B可將目標閾值電壓分佈TD2的平均閾值電壓m2計算為在目標閾值電壓分佈TD1和TD2之間選擇的任意一個。計算平均閾值電壓m2的目標閾值電壓分佈TD2可以是在目標閾值電壓分佈TD1和TD2之間的參考讀取偏壓TR2位於其中的目標閾值電壓分佈。起始偏壓確定單元130B可基於在選擇的目標閾值電壓分佈TD2中的透過參考讀取偏壓TR2形成的部分分佈PVR2的面積比率來確定目標閾值電壓分佈TD2的平均閾值電壓m2。部分分佈PVR2的面積比率可以是部分分佈PVR2相對於目標閾值電壓分佈TD2的比率。也就是說，部分分佈PVR2的面積比率可以是目標記憶體單元存在於目標閾值電壓分佈TD2的部分分佈PVR2中的概率。
同時，為減少面積比率的計算中的負擔，起始偏壓確定單元130B可將適合性確定單元110B確定其適合性的目標讀取偏壓認為是參考讀取偏壓TR2，並從目標讀取偏壓的錯誤比率Pr_DF計算面積比率。例如，由於其錯誤比率Pr_DF被計算為正數的目標讀取偏壓位於最佳讀取偏壓ROP的右側，因此在目標閾值電壓分佈TD2中，相應的目標讀取偏壓可被認為是參考讀取偏壓TR2。可透過以下方程式(2)提供部分分佈PVR2的面積比率Pr_PVR2與錯誤比率Pr_DF之間的關係。
Pr_PVR2=1-Pr_DF，其中Pr_DF>0 (2)
然後，起始偏壓確定單元130B可以基於部分分佈PVR2的面積比率Pr_PVR2確定目標閾值電壓分佈TD2的平均閾值電壓m2。例如，目標閾值電壓分佈TD2可透過高斯模型被表示為以下方程式(3)。在以下方程式(3)中，“vth”可以是閾值電壓軸VTH上的值，並且“σ”可以是目標閾值電壓分佈TD2的方差。
Figure 105134321-A0305-02-0023-1
因此，可對部分分佈PVR2的面積比率Pr_PVR2或目標讀取偏壓TR2的錯誤比率Pr_DF建立作為積分方程式的以下方程式(4)。
Figure 105134321-A0305-02-0023-2
因此，如果目標閾值電壓分佈TD2的方差σ被設置為適合的常數，則可從方程式(4)確定平均閾值電壓m2。
根據實施例，可以在不執行方程式(4)的計算的情況下，透過使用Q函數的特徵從部分分佈PVR2的面積比率Pr_PVR2方便地確定平均閾值電壓m2。
目標閾值電壓分佈TD2可以被標準化為標準高斯分佈，並且標準化的目標閾值電壓分佈STD2可以轉換為以下方程式(5)。
Figure 105134321-A0305-02-0023-3
由以下方程式(6)表達的Q函數表示標準高斯分佈的隨機變數具有大於“z”的值的概率。
Figure 105134321-A0305-02-0023-4
其中Z可由以下方程式提供。
Figure 105134321-A0305-02-0024-5
因此，以下方程式(8)可基於方程式(4)、(6)和(7)被建立。
Q(z)=Pr_PVR2 (8)
由於由z的值決定的Q(z)的值是已知的，因此當Q(z)的值已知時，z的值可以是已知的。所以，最終，以下方程式(9)可以透過方程式(7)和方程式(8)匯出。
m2=TR2-Q -1(Pr_PVR2)σ (9)
其中，Q-1是Q(z)的反函數。
透過方程式(2)和方程式(9)，可匯出用於目標讀取偏壓TR2的錯誤比率Pr_DF的以下方程式(10)。
m2=TR2-Q-1(1-Pr_DF)σ=TR2+Q-1(Pr_DF)σ，其中Pr_DF>0 (10)
圖10是示出用於預定面積比率Pr_PVR的Q函數的反函數Q-1的值設置在其中的表的示例的圖。
參照圖10，起始偏壓確定單元130B可透過參照圖10的表提取與部分分佈PVR2的面積比率Pr_PVR2相對應的Q函數的反函數Q-1的值。起始偏壓確定單元130B可透過基於參考讀取偏壓TR2、Q函數的反函數Q-1的值和預定方差σ計算方程式(9)來高效能地計算平均閾值電壓m2。
同時，因為靠近標準高斯分佈的尾部，用於面積比率Pr_PVR的Q函數的反函數Q-1的值的變化大，所以為了減少錯誤，該表可包括面積比率 Pr_PVR和Q函數的反函數Q-1的相應值，其被精細地設置為從0到預定值，例如“0.5”。
即使僅對小於0.5的面積比率Pr_PVR建構該表，控制器100A也可基於Q函數的對稱性容易地計算用於等於或大於0.5的面積比率Pr_PVR的Q函數的反函數Q-1的值。根據實施例，該表可被建構為包括與等於或大於0.5的面積比率Pr_PVR相對應的值。
再次參照圖9A，起始偏壓確定單元130B可基於平均閾值電壓m2和目標閾值電壓分佈TD2的估計寬度w2設置起始偏壓SV2。當平均閾值電壓m2移動估計寬度w2至目標閾值電壓分佈TD2的左尾部附近時可設置起始偏壓SV2。透過移動到目標閾值電壓分佈TD2的左尾部附近，可將起始偏壓SV2定位在接近於最佳讀取偏壓ROP。起始偏壓SV2可由以下方程式(11)最終表示。
SV2=TR2-Q -1(Pr_PVR2)σ+Q -1(0.999)σ (11)
也就是說，在方程式(11)中，最後一項是將平均閾值電壓m2移動到目標閾值電壓分佈TD2的左尾部附近，並可以對應於估計寬度w2。根據實施例，在方程式(11)的最後一項中，根據目標閾值電壓分佈TD2的形狀，可以選擇適合的值，而不是“0.999”，作為Q-1函數的輸入值。
基於方程式(2)，可以使用目標讀取偏壓TR2的錯誤比率Pr_DF將方程式(11)表示為以下方程式(12)。
SV2=TR2+Q -1(Pr_DF)σ+Q -1(0.999)σ其中Pr_DF>0 (12)
綜上所述，起始偏壓SV2可以被設置為接近於目標閾值電壓分佈TD1和TD2的最佳讀取偏壓ROP。因此，基於起始偏壓SV2的梯度下降演算法 GD_ARG可在不在錯誤方向上進行的情況下適合地確定在最佳讀取偏壓ROP附近的新讀取偏壓。
圖9B是示出圖8的起始偏壓確定單元130B為用於目標閾值電壓分佈TD1和TD2的讀取偏壓確定操作確定起始偏壓SV1的方法的另一示例的圖。在圖9B中，不同於圖9A的參考讀取偏壓TR2位於最佳讀取偏壓ROP的右側，參考讀取偏壓TR1可位於最佳讀取偏壓ROP的左側。換言之，圖9B可應用於其適合性由適合性確定單元110B確定的目標讀取偏壓位於最佳讀取偏壓ROP的左側的情況下，即，當目標讀取偏壓的錯誤比率Pr_DF被計算為負數時。在這種情況下，部分分佈PVR1的面積比率Pr_PVR1和錯誤比率Pr_DF之間的關係可以與以下方程式(13)相同。
Pr_PVR1=-Pr_DF，其中Pr_DF<0 (13)
然後，可根據以下方程式(14)確定起始偏壓SV1。
SV1=TR1-Q -1(Pr_PVR1)σ-Q -1(0.999)σ (14)
基於方程式(13)，可使用目標讀取偏壓TR1的錯誤比率Pr_DF將方程式(14)表示為以下方程式(15)。
SV1=TR1+Q -1(1+Pr_DF)σ-Q -1(0.999)σ,其中Pr_DF<0 (15)
在方程式(15)中，第一項和第二項可確定位於最佳讀取偏壓ROP的左側的目標閾值電壓分佈TD1的平均閾值電壓m1。在方程式(15)中，最後一項可以將目標閾值電壓分佈TD1的平均閾值電壓m1移動估計寬度w1至右尾部附近。
參照回圖8，根據實施例，控制器100B可不管目標讀取偏壓的適合性確定結果來執行讀取偏壓確定操作。例如，當滿足預定條件時，即使省略目標讀取偏壓的適合性確定操作或在適合性確定操作中確定目標讀取偏壓是適合的，控制器100B也可執行讀取偏壓確定操作。例如，預定條件可包括預定時間的流逝、資料錯誤比率的增加和讀取失敗的發生。在這種情況下，雖然如果控制器100B不執行適合性確定操作則不存在待在起始偏壓確定操作中使用的目標讀取偏壓的錯誤比率，但是控制器100B可以與適合性確定操作中相同的方式計算目標讀取偏壓的錯誤比率。然後，控制器100B可透過使用根據上述方法的錯誤比率來執行起始偏壓確定操作，並完成讀取偏壓確定操作。
圖11是示出用於操作圖8的資料儲存裝置10B的方法的示例的流程圖。
參照圖11，在步驟S210中，適合性確定單元110B可確定用於目標閾值電壓分佈的目標讀取偏壓的適合性。當確定目標讀取偏壓是適合的時候，進程可結束。然而，當確定目標讀取偏壓是不合適的時候，進程可進行至步驟S220。
在步驟S220中，起始偏壓確定單元130B可基於高斯模型演算法GM_ARG確定待在用於目標閾值電壓分佈的讀取偏壓確定操作中使用的起始偏壓。起始偏壓確定單元130B可將起始偏壓確定為接近於目標閾值電壓分佈的最佳讀取偏壓。起始偏壓確定單元130B可基於高斯分佈函數確定在目標閾值電壓分佈之間選擇的第一目標閾值電壓分佈的平均閾值電壓，並基於第一目標閾值電壓分佈的平均閾值電壓和估計寬度來確定起始偏壓。
在步驟S230中，讀取偏壓確定單元120B可基於梯度下降演算法GD_ARG和起始偏壓確定用於目標閾值電壓分佈的新讀取偏壓。
圖12是示出用於操作圖8的資料儲存裝置10B的方法的另一示例的流程圖。
參照圖12，在步驟S310中，控制器100B可確定預定條件是否被滿足。例如，預定條件可包括預定時間的流逝、資料錯誤比率的增加和讀取失敗的發生。當不滿足預定條件時，進程可結束。然而，當滿足預定條件時，進程可進行至步驟S320。
在步驟S320中，起始偏壓確定單元130B可基於高斯模型演算法GM_ARG確定用於目標閾值電壓分佈的讀取偏壓確定操作的起始偏壓。起始偏壓確定單元130B可計算用於目標閾值電壓分佈的目標讀取偏壓的錯誤比率，並基於錯誤比率和高斯分佈函數確定起始偏壓。
在步驟S330中，讀取偏壓確定單元120B可基於梯度下降演算法GD_ARG和起始偏壓確定用於目標閾值電壓分佈的新讀取偏壓。
圖13是示出根據本發明的又一實施例的資料儲存裝置10C的方塊圖。
參照圖13，資料儲存裝置10C可包括控制器100C和非揮發性記憶體裝置200C。控制器100C可包括適合性確定單元110C和讀取偏壓確定單元120C。因為適合性確定單元110C可以與圖1的適合性確定單元110A基本相同的方式配置和操作，所以本文將省略其具體描述。
讀取偏壓確定單元120C可執行用於目標閾值電壓分佈的讀取偏壓確定操作。在一些實施例中，讀取偏壓確定單元120C可基於高斯模型演算法 GM_ARG執行讀取偏壓確定操作。基於高斯模型演算法GM_ARG的讀取偏壓的確定可以基本上類似於上述基於高斯模型演算法GM_ARG的起始偏壓的確定的方式執行。例如，在圖8的資料儲存裝置10B中基於高斯模型演算法GM_ARG被確定為起始偏壓的電壓位準可被確定為資料儲存裝置10C中的讀取偏壓。其原因在於，因為在圖8的資料儲存裝置10B中，起始偏壓被確定為接近於目標閾值電壓分佈的最佳讀取偏壓，所以可以將起始偏壓本身作為讀取偏壓。
讀取偏壓確定單元120C可在時間經過時基於高斯模型演算法GM_ARG對相同的目標閾值電壓分佈執行多次讀取偏壓確定操作。由此，讀取偏壓確定單元120C可為相同的目標閾值電壓分佈計算多個讀取偏壓。因此，根據實施例，讀取偏壓確定單元120C可將在時間經過時為相同的目標閾值電壓分佈計算的讀取偏壓的平均值確定為新讀取偏壓。
圖14是示出用於操作圖13的資料儲存裝置10C的方法的流程圖。
參照圖14，在步驟S410中，適合性確定單元110C可確定用於目標閾值電壓分佈的目標讀取偏壓的適合性。
如果在步驟S410中確定目標讀取偏壓不適合用於目標閾值電壓分佈，則進程進行至步驟S420。在步驟S420中，讀取偏壓確定單元120C基於高斯模型演算法GM_ARG確定用於目標閾值電壓分佈的新讀取偏壓。讀取偏壓確定單元120C可基於高斯分佈函數確定在目標閾值電壓分佈之間選擇的第一目標閾值電壓分佈的平均閾值電壓，並基於第一目標閾值電壓分佈的平均閾值電壓和估計寬度確定讀取偏壓。如果在步驟S410中確定目標讀取偏壓適合用於目標閾值電壓分佈，則終止進程。
圖15示出根據本發明的實施例的固態驅動器(SSD)1000。
參照圖15，SSD 1000可包括控制器1100和儲存介質1200。
控制器1100可控制在主機裝置1500和儲存介質1200之間的資料交換。控制器1100可包括經由內部匯流排1170可操作地聯接的處理器1110、隨機存取記憶體(RAM,random access memory)1120、唯讀記憶體(ROM,read only memory)1130、錯誤校正碼(ECC,error correction code)單元1140、主機介面1150和儲存介質介面1160。
控制器1100可基本上類似於圖1、圖8和圖13所示的控制器100A-100C中的任意一個來操作。控制器1100可確定用於目標閾值電壓分佈的目標讀取偏壓的適合性。控制器1100可基於高斯模型演算法確定待在用於目標閾值電壓分佈的讀取偏壓確定操作中使用的起始偏壓。控制器1100可基於梯度下降演算法和起始偏壓確定用於目標閾值電壓分佈的新起始偏壓。控制器1100可基於高斯模型演算法確定用於目標閾值電壓分佈的新讀取偏壓。
處理器1110可控制控制器1100的一般操作。處理器1110可根據來自主機裝置1500的資料處理請求，將資料儲存在儲存介質1200中並從儲存介質1200讀取儲存的資料。為了高效能地管理儲存介質1200，處理器1110可控制SSD 1000的內部操作，諸如合併操作、磨損平均操作等。
RAM 1120可儲存待由處理器1110使用的程式和程式資料。RAM 1120可在將從主機介面1150傳輸的資料傳遞到儲存介質1200之前臨時地儲存從主機介面1150傳輸的資料，並可在將從儲存介質1200傳輸的資料傳遞到主機裝置1500之前臨時地儲存從儲存介質1200傳輸的資料。
ROM 1130可儲存待由處理器1110讀取的程式碼。程式碼可以包括待由處理器1110處理以用於處理器1110控制控制器1100的內部單元的命令。
ECC單元1140可編碼待儲存在儲存介質1200中的資料，並可解碼從儲存介質1200中讀取的資料。ECC單元1140可根據ECC演算法檢測和校正資料中發生的錯誤。
主機介面1150可與主機裝置1500交換資料處理請求、資料等。
儲存介質介面1160可將控制信號和資料傳輸至儲存介質1200。儲存介質介面1160可傳輸來自儲存介質1200的資料。儲存介質介面1160可透過多個通道CH0-CHn與儲存介質1200聯接。
儲存介質1200可包括多個非揮發性記憶體裝置NVM0-NVMn。多個非揮發性記憶體裝置NVM0-NVMn的每一個可根據控制器1100的控制執行寫入操作和讀取操作。
圖16是示出根據本發明的實施例的包括資料儲存裝置的資料處理系統2000的方塊圖。
參照圖16，資料處理系統2000可包括電腦、筆記型電腦、上網本、智慧型電話、數位電視(TV,digital television)、數位相機、導航儀等。資料處理系統2000可包括主處理器2100、主記憶體裝置2200、資料儲存裝置2300和輸入/輸出裝置2400。
主處理器2100可控制資料處理系統2000的一般操作。主處理器2100可以是諸如微處理器的中央處理單元。主處理器2100可以在主記憶體裝置2200上執行諸如作業系統、應用、裝置驅動器等的軟體。
主記憶體裝置2200可儲存待由主處理器2100使用的程式和程式資料。主記憶體裝置2200可臨時地儲存待被傳輸至資料儲存裝置2300和輸入/輸出裝置2400的資料。
資料儲存裝置2300可包括控制器2310和儲存介質2320。資料儲存裝置2300可以基本類似於圖1、圖8和圖13的資料儲存裝置10A-10C中的任何一個來配置和操作。
輸入/輸出裝置2400可包括能夠與使用者交換資料，諸如從使用者接收用於控制資料處理系統2000的命令或向使用者提供處理結果的鍵盤、掃描器、觸控式螢幕、螢幕監視器、印表機、滑鼠等。
根據實施例，資料處理系統2000可透過諸如區域網路(LAN,local area network)、廣域網路(WAN,wide area network)、無線網路等的網路2600與至少一個伺服器2700通信。資料處理系統2000可包括網路介面(未示出)以存取網路2600。
雖然已經在上文描述了各種實施例，但是對於本領域技術人員將理解的是描述的實施例僅是示例。因此，本文描述的資料儲存裝置及其操作方法不應限於描述的實施例。
10A:資料儲存裝置
100A:控制器
110A:適合性確定單元
120A:讀取偏壓確定單元
200A:非揮發性記憶體裝置

Claims (18)

  1. 一種操作資料儲存裝置的方法，其包括：確定在複數個記憶體單元中與閾值電壓小於一第一讀取偏壓的記憶體單元的數量相對應的一第一數量；確定與在該等記憶體單元中的被估計為具有低於該第一讀取偏壓的一最佳讀取偏壓的電壓閾值的記憶體單元的數量相對應的一第二數量；基於每一個閾值電壓分布的記憶體單元的數量以及該第一數量和該第二數量之間的差，計算該第一數量的一錯誤比率；透過比較該誤差比率的容差範圍，確定用於在複數個記憶體單元的閾值電壓分佈中的相鄰目標閾值電壓分佈的第一讀取偏壓的適合性；以及當確定該第一讀取偏壓是不適合的時候，確定第二讀取偏壓，其中第二讀取偏壓的確定包括：基於高斯分佈函數計算該目標閾值電壓分佈的第一目標閾值電壓分佈的平均閾值電壓；以及基於該第一目標閾值電壓分佈的平均閾值電壓和估計寬度確定該第二讀取偏壓。
  2. 如請求項1所述的方法，其中該第一讀取偏壓的適合性的確定包括：基於對該等記憶體單元的一讀取操作確定該第一數量。
  3. 如請求項2所述的方法，其中該記憶體單元的第一數量的確定包括：基於該第一讀取偏壓獲取從該記憶體單元讀取的資料；以及確定包括在該資料中的具有預定值的位元的數量。
  4. 如請求項1所述的方法，其中該平均閾值電壓的計算包括：透過確定在該第一目標閾值電壓分佈中由該第一讀取偏壓形成的部分分佈的面積比率並將該面積比率應用至該高斯分佈函數的積分方程式來計算該平均閾值電壓。
  5. 如請求項1所述的方法，其中該平均閾值電壓的計算包括：透過確定在該第一目標閾值電壓分佈中由該第一讀取偏壓形成的部分分佈的面積比率並將該面積比率應用至Q函數的反函數來計算該平均閾值電壓。
  6. 一種操作資料儲存裝置的方法，其包括：確定用於在多個記憶體單元的閾值電壓分佈中的相鄰目標閾值電壓分佈的第一讀取偏壓的適合性；當確定該第一讀取偏壓是不適合的時候，基於高斯模型演算法和該第一讀取偏壓的錯誤比率來確定對應於該目標閾值電壓分佈的起始偏壓；以及基於該起始偏壓確定第二讀取偏壓。
  7. 如請求項6所述的方法，其中該第一讀取偏壓的適合性的確定包括： 確定在該等記憶體單元中的具有低於該第一讀取偏壓的閾值電壓的記憶體單元的數量；以及基於該記憶體單元的數量和對應於該目標閾值電壓分佈的參考數量確定該第一讀取偏壓的適合性。
  8. 如請求項7所述的方法，其中該記憶體單元的數量的確定包括：基於該第一讀取偏壓獲取從該記憶體單元讀取的資料；以及確定包括在該資料中的具有預定值的位元的數量。
  9. 如請求項6所述的方法，其中該起始偏壓的確定包括：基於高斯分佈函數和該錯誤比率確定該目標閾值電壓分佈的第一目標閾值電壓分佈的平均閾值電壓；以及基於該第一目標閾值電壓分佈的平均閾值電壓和估計寬度確定該起始偏壓。
  10. 如請求項9所述的方法，其中該平均閾值電壓的確定包括：透過將該錯誤比率應用至該高斯分佈函數的積分方程式來確定該平均閾值電壓。
  11. 如請求項9所述的方法，其中該平均閾值電壓的確定包括：透過將該錯誤比率應用至Q函數的反函數來確定該平均閾值電壓。
  12. 如請求項6所述的方法，其中該第二讀取偏壓的確定包括：基於梯度下降演算法，透過估計該起始偏壓位於其中的目標閾值電壓分佈的梯度來確定該第二讀取偏壓。
  13. 如請求項6所述的方法，其中該第二讀取偏壓的確定包括： 將該起始偏壓確定為該第二讀取偏壓。
  14. 一種操作資料儲存裝置的方法，其包括：基於高斯模型演算法和第一讀取偏壓，確定與在複數個記憶體單元的閾值電壓分佈中的相鄰目標閾值電壓分佈相對應的起始偏壓；以及基於該起始偏壓確定用於該目標閾值電壓分佈的第二讀取偏壓。
  15. 如請求項14所述的方法，其中該起始偏壓的確定包括：基於高斯分佈函數確定該目標閾值電壓分佈的第一目標閾值電壓分佈的平均閾值電壓；以及基於該第一目標閾值電壓分佈的平均閾值電壓和估計寬度確定該起始偏壓。
  16. 如請求項15所述的方法，其中該平均閾值電壓的確定包括：透過確定用於該目標閾值電壓分佈的該第一讀取偏壓的錯誤比率並將該錯誤比率應用至該高斯分佈函數的積分方程式來確定該平均閾值電壓。
  17. 如請求項15所述的方法，其中該平均閾值電壓的確定包括：透過計算用於該目標閾值電壓分佈的該第一讀取偏壓的錯誤比率並將該錯誤比率應用至Q函數的反函數來確定該平均閾值電壓。
  18. 如請求項14所述的方法，其中該第二讀取偏壓的確定包括：基於梯度下降演算法，透過估計該起始偏壓位於其中的目標閾值電壓分佈的梯度來確定該第二讀取偏壓。
TW105134321A 2016-06-20 2016-10-24 資料儲存裝置及其操作方法 TWI698880B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
??10-2016-0076658 2016-06-20
KR10-2016-0076658 2016-06-20
KR1020160076658A KR102589259B1 (ko) 2016-06-20 2016-06-20 데이터 저장 장치 및 그것의 동작 방법

Publications (2)

Publication Number Publication Date
TW201801092A TW201801092A (zh) 2018-01-01
TWI698880B true TWI698880B (zh) 2020-07-11

Family

ID=60659687

Family Applications (1)

Application Number Title Priority Date Filing Date
TW105134321A TWI698880B (zh) 2016-06-20 2016-10-24 資料儲存裝置及其操作方法

Country Status (4)

Country Link
US (2) US10468097B2 (zh)
KR (1) KR102589259B1 (zh)
CN (1) CN107527656B (zh)
TW (1) TWI698880B (zh)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10062441B1 (en) 2017-08-31 2018-08-28 Micron Technology, Inc. Determining data states of memory cells
KR102440379B1 (ko) * 2018-02-26 2022-09-06 에스케이하이닉스 주식회사 전자 장치, 비 일시적 컴퓨터 판독 가능 저장 매체, 및 전자 장치를 제어하는 방법
KR102671727B1 (ko) * 2018-11-30 2024-06-04 에스케이하이닉스 주식회사 메모리 시스템 및 그것의 동작방법
KR20200114017A (ko) * 2019-03-27 2020-10-07 에스케이하이닉스 주식회사 컨트롤러 및 그 동작 방법
KR20210087247A (ko) 2020-01-02 2021-07-12 에스케이하이닉스 주식회사 메모리 시스템 및 이의 동작 방법

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20110072191A1 (en) * 2009-09-21 2011-03-24 Skymedi Corporation Uniform Coding System for a Flash Memory
US20140026003A1 (en) * 2012-07-23 2014-01-23 Zhengang Chen Flash memory read error rate reduction
US20140198569A1 (en) * 2013-01-14 2014-07-17 Kyung-Ryun Kim Flash memory, flash memory system and operating method of the same
WO2014113726A1 (en) * 2013-01-17 2014-07-24 University Of Hawaii Estimation of memory data
CN103985415A (zh) * 2013-02-10 2014-08-13 Lsi公司 基于保留漂移历史的非易失性存储器读取阈值最优化

Family Cites Families (37)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6614070B1 (en) * 1998-04-16 2003-09-02 Cypress Semiconductor Corporation Semiconductor non-volatile memory device having a NAND cell structure
JP4335659B2 (ja) * 2003-12-19 2009-09-30 株式会社ルネサステクノロジ 不揮発性半導体記憶装置
KR101391362B1 (ko) 2008-07-23 2014-05-07 삼성전자주식회사 읽기 전압 레벨이 설정가능한 플래시 메모리 시스템 및읽기 전압 레벨의 설정방법
US7992037B2 (en) * 2008-09-11 2011-08-02 Nec Laboratories America, Inc. Scalable secondary storage systems and methods
US8077515B2 (en) * 2009-08-25 2011-12-13 Micron Technology, Inc. Methods, devices, and systems for dealing with threshold voltage change in memory devices
US8208310B2 (en) * 2010-05-04 2012-06-26 Sandisk Technologies Inc. Mitigating channel coupling effects during sensing of non-volatile storage elements
KR20120046868A (ko) * 2010-10-29 2012-05-11 에스케이하이닉스 주식회사 반도체 메모리 장치, 반도체 시스템 및 데이터 감지방법
US8750042B2 (en) * 2011-07-28 2014-06-10 Sandisk Technologies Inc. Combined simultaneous sensing of multiple wordlines in a post-write read (PWR) and detection of NAND failures
US8737133B2 (en) * 2011-10-18 2014-05-27 Seagate Technology Llc Shifting cell voltage based on grouping of solid-state, non-volatile memory cells
KR102012310B1 (ko) * 2012-08-07 2019-10-21 삼성전자 주식회사 데이터 저장 장치의 동작 방법, 데이터 저장 장치 및 이를 이용한 시스템
CN103594116A (zh) * 2012-08-15 2014-02-19 群联电子股份有限公司 数据读取方法、控制电路、存储器模块与存储器存储装置
KR102038408B1 (ko) 2012-10-25 2019-10-30 삼성전자주식회사 회귀 분석법을 사용하는 메모리 시스템 및 그것의 읽기 방법
KR102015906B1 (ko) * 2012-11-12 2019-08-29 삼성전자주식회사 불휘발성 메모리 장치를 포함하는 메모리 시스템 및 그것의 읽기 방법
KR20140072637A (ko) * 2012-12-05 2014-06-13 삼성전자주식회사 비휘발성 메모리 장치 및 메모리 컨트롤러의 동작 방법
US9280412B2 (en) * 2013-03-12 2016-03-08 Macronix International Co., Ltd. Memory with error correction configured to prevent overcorrection
US9478271B2 (en) * 2013-03-14 2016-10-25 Seagate Technology Llc Nonvolatile memory data recovery after power failure
US9747977B2 (en) * 2013-03-14 2017-08-29 Intel Corporation Methods and systems for verifying cell programming in phase change memory
US9190159B2 (en) * 2013-03-15 2015-11-17 Kabushiki Kaisha Toshiba Semiconductor memory device
KR20140142035A (ko) * 2013-06-03 2014-12-11 삼성전자주식회사 메모리 컨트롤러 및 상기 메모리 컨트롤러의 동작방법
TWI521513B (zh) * 2013-06-28 2016-02-11 群聯電子股份有限公司 讀取電壓設定方法、控制電路與記憶體儲存裝置
KR102065664B1 (ko) * 2013-08-09 2020-01-13 삼성전자 주식회사 메모리 장치의 열화 상태 추정 방법 및 이를 이용한 메모리 시스템에서의 웨어 레벨링 방법
KR20150020478A (ko) * 2013-08-16 2015-02-26 삼성전자주식회사 비휘발성 메모리 장치의 독출 방법
KR101429184B1 (ko) * 2013-09-12 2014-08-12 주식회사 디에이아이오 낸드 플래시 메모리 장치의 독출 전압 조정 방법
KR102114234B1 (ko) * 2013-10-22 2020-05-25 에스케이하이닉스 주식회사 데이터 저장 시스템 및 그것의 동작 방법
US9229644B2 (en) * 2013-11-25 2016-01-05 Sandisk Technologies Inc. Targeted copy of data relocation
KR20150091693A (ko) * 2014-02-03 2015-08-12 삼성전자주식회사 플래쉬 메모리 읽기 방법
KR102190241B1 (ko) * 2014-07-31 2020-12-14 삼성전자주식회사 메모리 컨트롤러의 동작 방법 및 불휘발성 메모리 시스템
US9460780B2 (en) * 2015-01-20 2016-10-04 Sandisk Technologies Llc Initialization techniques for multi-level memory cells using multi-pass programming
KR102320955B1 (ko) * 2015-02-02 2021-11-05 삼성전자주식회사 불 휘발성 메모리 장치 및 그것의 읽기 방법
US9785383B2 (en) * 2015-03-09 2017-10-10 Toshiba Memory Corporation Memory system and method of controlling nonvolatile memory
KR102284658B1 (ko) * 2015-03-19 2021-08-02 삼성전자 주식회사 비휘발성 메모리 장치, 이를 포함하는 메모리 시스템 및 상기 비휘발성 메모리 장치의 동작 방법
US9524790B1 (en) * 2015-08-02 2016-12-20 Avago Technologies General Ip (Singapore) Pte. Ltd. Flash memory cells wear reduction
US10347343B2 (en) * 2015-10-30 2019-07-09 Seagate Technology Llc Adaptive read threshold voltage tracking with separate characterization on each side of voltage distribution about distribution mean
KR102377469B1 (ko) * 2015-11-02 2022-03-23 삼성전자주식회사 불휘발성 메모리 장치, 불휘발성 메모리 장치를 포함하는 스토리지 장치 및 불휘발성 메모리 장치의 동작 방법
KR102435027B1 (ko) * 2015-11-09 2022-08-23 삼성전자주식회사 불휘발성 메모리 장치 및 그것의 읽기 방법
KR102459077B1 (ko) * 2016-01-12 2022-10-27 삼성전자주식회사 비선형 필터링 방식을 사용하는 메모리 시스템 및 그것의 읽기 방법
KR102609130B1 (ko) * 2016-02-17 2023-12-05 삼성전자주식회사 읽기 전압 서치 유닛을 포함하는 데이터 저장 장치

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20110072191A1 (en) * 2009-09-21 2011-03-24 Skymedi Corporation Uniform Coding System for a Flash Memory
US20140026003A1 (en) * 2012-07-23 2014-01-23 Zhengang Chen Flash memory read error rate reduction
US20140198569A1 (en) * 2013-01-14 2014-07-17 Kyung-Ryun Kim Flash memory, flash memory system and operating method of the same
WO2014113726A1 (en) * 2013-01-17 2014-07-24 University Of Hawaii Estimation of memory data
CN103985415A (zh) * 2013-02-10 2014-08-13 Lsi公司 基于保留漂移历史的非易失性存储器读取阈值最优化

Also Published As

Publication number Publication date
TW201801092A (zh) 2018-01-01
KR102589259B1 (ko) 2023-10-12
US20170365307A1 (en) 2017-12-21
US10916301B2 (en) 2021-02-09
CN107527656A (zh) 2017-12-29
KR20170142714A (ko) 2017-12-28
CN107527656B (zh) 2020-12-04
US10468097B2 (en) 2019-11-05
US20200020395A1 (en) 2020-01-16

Similar Documents

Publication Publication Date Title
TWI698880B (zh) 資料儲存裝置及其操作方法
TWI711965B (zh) 資料儲存裝置及其操作方法
US10204701B2 (en) Non-volatile memory device and read threshold voltage adjustment method for the same
US9898363B2 (en) Data storage device and operating method thereof
US10268540B2 (en) Data storage device and operating method thereof
KR102378541B1 (ko) 데이터 저장 장치 및 그것의 동작 방법
US10001952B2 (en) Data storage device and operating method thereof including read error correction
US20170097868A1 (en) Data storage device and operating method thereof
US10157127B2 (en) Data storage device and method including selecting a number of victim memory regions for garbage collection based on erase counts and the number of candidate memory regions
US10359943B2 (en) Data storage device
US20180143902A1 (en) Data storage device and operating method thereof
CN107134293B (zh) 数据存储装置及其操作方法
US20170357466A1 (en) Data storage device and operating method thereof
KR20170009554A (ko) 테스트 시스템 및 테스트 방법
US20180181460A1 (en) Data storage device and operatig method thereof
US10037151B2 (en) Data storage device performing pattern identification operation, operating method thereof, and data processing system including the same
US20190286336A1 (en) Nonvolatile memory device, data storage device and operating method thereof
CN108511020B (zh) 非易失性存储器装置、包括其的存储器***及操作方法