JP4335659B2 - 不揮発性半導体記憶装置 - Google Patents
不揮発性半導体記憶装置 Download PDFInfo
- Publication number
- JP4335659B2 JP4335659B2 JP2003422119A JP2003422119A JP4335659B2 JP 4335659 B2 JP4335659 B2 JP 4335659B2 JP 2003422119 A JP2003422119 A JP 2003422119A JP 2003422119 A JP2003422119 A JP 2003422119A JP 4335659 B2 JP4335659 B2 JP 4335659B2
- Authority
- JP
- Japan
- Prior art keywords
- nonvolatile
- memory device
- semiconductor memory
- information
- nonvolatile semiconductor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000004065 semiconductor Substances 0.000 title claims description 36
- 230000015654 memory Effects 0.000 claims description 134
- 238000002347 injection Methods 0.000 claims description 17
- 239000007924 injection Substances 0.000 claims description 17
- 230000005641 tunneling Effects 0.000 claims description 9
- 230000010287 polarization Effects 0.000 claims 3
- 238000013500 data storage Methods 0.000 description 17
- 238000000034 method Methods 0.000 description 13
- 230000014759 maintenance of location Effects 0.000 description 5
- 150000004767 nitrides Chemical class 0.000 description 5
- 101710117542 Botulinum neurotoxin type A Proteins 0.000 description 4
- LPQOADBMXVRBNX-UHFFFAOYSA-N ac1ldcw0 Chemical compound Cl.C1CN(C)CCN1C1=C(F)C=C2C(=O)C(C(O)=O)=CN3CCSC1=C32 LPQOADBMXVRBNX-UHFFFAOYSA-N 0.000 description 4
- 229940089093 botox Drugs 0.000 description 4
- 230000005684 electric field Effects 0.000 description 4
- 238000010586 diagram Methods 0.000 description 3
- 238000009792 diffusion process Methods 0.000 description 3
- 238000005516 engineering process Methods 0.000 description 3
- 101001057156 Homo sapiens Melanoma-associated antigen C2 Proteins 0.000 description 2
- 102100027252 Melanoma-associated antigen C2 Human genes 0.000 description 2
- 239000002784 hot electron Substances 0.000 description 2
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 238000003491 array Methods 0.000 description 1
- 239000000969 carrier Substances 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000002265 prevention Effects 0.000 description 1
- 230000000717 retained effect Effects 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
- 239000000758 substrate Substances 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/06—Auxiliary circuits, e.g. for writing into memory
- G11C16/22—Safety or protection circuits preventing unauthorised or accidental access to memory cells
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
- G11C16/0408—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells containing floating gate transistors
- G11C16/0425—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells containing floating gate transistors comprising cells containing a merged floating gate and select transistor
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/06—Auxiliary circuits, e.g. for writing into memory
- G11C16/10—Programming or data input circuits
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/06—Auxiliary circuits, e.g. for writing into memory
- G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
- G11C16/3418—Disturbance prevention or evaluation; Refreshing of disturbed memory data
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/06—Auxiliary circuits, e.g. for writing into memory
- G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
- G11C16/3418—Disturbance prevention or evaluation; Refreshing of disturbed memory data
- G11C16/3431—Circuits or methods to detect disturbed nonvolatile memory cells, e.g. which still read as programmed but with threshold less than the program verify threshold or read as erased but with threshold greater than the erase verify threshold, and to reverse the disturbance via a refreshing programming or erasing step
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/06—Auxiliary circuits, e.g. for writing into memory
- G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
- G11C16/349—Arrangements for evaluating degradation, retention or wearout, e.g. by counting erase cycles
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
- G11C7/02—Arrangements for writing information into, or reading information out from, a digital store with means for avoiding parasitic signals
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
- G11C7/24—Memory cell safety or protection circuits, e.g. arrangements for preventing inadvertent reading or writing; Status cells; Test cells
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Computer Security & Cryptography (AREA)
- Read Only Memory (AREA)
- Non-Volatile Memory (AREA)
- Semiconductor Memories (AREA)
Description
さらに、上記公知技術では、電子及びホールのトンネリングによって書込み及び消去を行うために、(1)書込み・消去に時間がかかる、(2)ボトム酸化膜BOTOXを厚膜化できず100℃以上の高温でのデータ保持が厳しい、等の課題もある。
本発明の目的は、高速の書込み・消去を行うことができ、データ保持特性に優れるByte書換え型EEPROMにおいて、微細な実効セル面積を実現し、かつ、書込み・消去時のディスターブによるデータの損失を防ぐことにある。
本発明の不揮発性半導体記憶装置は、EEPROMメモリアレイ内に、同時に消去を行う1バイトの不揮発性メモリセルからなる消去ブロックと、複数個の消去ブロックからなるリフレッシュブロックと、リフレッシュブロック内で行われた書換えの回数を記憶するカウンタエリアがリフレッシュブロックと同じ数だけ設けられ、カウンタエリアに記憶されたリフレッシュブロック内の書換え回数が予め指定された書換え回数に達する毎にリフレッシュブロック内のデータを別途設けたデータ一時保管メモリに一旦保存し、リフレッシュブロック内のデータを全て消去し、再度保存したデータをリフレッシュブロックに書き込むことで、ディスターブ時間をリセットするものである。
図5に、本発明の実施形態を示す不揮発性半導体メモリアレイ構成の実施例を示す。不揮発性メモリセルとして、図4に示したホットキャリアにより書込み・消去を行うスプリットゲート型MONOSメモリを用いている。選択ゲート電極SGを接続する選択ゲート線(ワード線)SG0〜SGnとメモリゲートMGを選択するメモリゲート線MGLおよび2つの隣接したメモリセルが共有するソース領域を接続するソース線SLがそれぞれ平行に延在し、メモリセルのドレイン領域を接続するビット線BL0〜BL7が選択ゲート線と直行する方向に延在する。メモリゲート線MGLとソース線をメモリセル8ビット毎に分割し、ビット線方向の複数のソース線を接続して、共通のソース線SLとしてある。共通のメモリゲート線に接続された8ビット、すなわち1バイト毎に書換えを行う。
上位装置又はCPUは、まずNo.54 Blockの1バイトの消去と書込みを実行する。次にNo.54に対応するErase/Writeカウンタエリア(EW CT)をリードする。このリード値と予め決められた値yと比較し、リード値がy以下の場合には、EW CTを一旦Eraseし、EW CTをErase前にリードした値に+1を加えた値をEW CTにWriteする。これで、消去及び書込み動作が終了する。
上記yの値は、メモリセルのディスターブ耐性によって決まり、例えば、10万回の消去・書込みに対するディスターブ耐性を有するメモリセルの場合、yの値は10万回に設定する。ちなみに、図10に示すEEPROMメモリアレイのブロック構成において本リフレッシュ動作を行わずに10万回の書き換えを保証する場合、最悪のケースで10万回×1023bytes≒1億回の消去及び書込みに対するディスターブ耐性が要求される。すなわち、本発明のリフレッシュ動作では、ディスターブにより弱い消去もしくは弱い書込みを受ける時間をある指定した書換え回数毎にリセットすることで大幅にディスターブによるデータの損失を防ぐことができる。
以上図11では、一度の書換えで1ブロック内の1バイトのみを消去・書込み及びリフレッシュ動作する場合の動作シーケンスを説明したが、実際には複数ブロックに存在する複数バイトのセルを消去及び書込みすることもありうる。この複数ブロックに存在する複数バイトを消去・書込みする場合の動作シーケンスの実施例を図12及び図13に示す。
まず、No.54〜No.54+xBlockの1バイトの消去と書込みを実行し、各Blockに対応するEW CTをリードする。次にNo.54からNo.54+xまで、リード値と予め決められた値yより大きい場合には図11に示した方法と同じリフレッシュ動作を順次実行する。リフレッシュ動作が全て終了した後は、リフレッシュを実施していないBlockに対して、EW CTにリード値に+1を加えた値のWriteを実施する。
図12と同様に、まず、No.54〜No.54+xBlockの1バイトの消去と書込みを実行し、各Blockに対応するEW CTをリードする。すべてのリード値が予め決められた値y以下の場合には、いずれのBlockに対してもリフレッシュ動作を行わない。リード値がyより大きいBlockがN個以下の場合には、リフレッシュの対象となるBlockすべてに対して図11に示したリフレッシュ動作を実施する。リード値がyより大きいBlockがN個より大きい場合には、それらのBlockに対してリード値が大きい順に1番から順位付けをし、順位が1番からN番までのBlockのリフレッシュ動作を順次行う。最後に、リフレッシュを実施していないBlockに対して、EW CTにリードした値に+1を加えた値をWriteして、消去・書込み動作を終了する。この方法では、ブロック内の書換え回数がyを超えても、リフレッシュされない場合があるので、その分ディスターブに対するマージンを確保しておく必要がある。
S:ソース拡散層領域、D:ドレイン拡散層領域、
M:メモリゲート電極・選択ゲート電極間の拡散層領域、
WELL:P型ウエル領域、SUB:P型シリコン基板、
SGOX:ゲート絶縁膜、TOPOX:上部酸化膜、
SIN:窒化シリコン膜、BOTOX:下部酸化膜、
BL0〜BL7:ビット線、SG0〜SGn:選択ゲート線、
MG0〜MGn:メモリゲート線、SL、SL0〜SL7:ソース線、
WELL0〜WELLm:ウエル、BYS、BYS0:バイト選択線、
1:EEPROMアレイ領域、2:ビット線デコーダ・ドライバ、3:ワード線デコーダ・ドライバ、4:センスアンプ・ライト定電流MOS、
5:電源回路、6:主制御部、7:リフレッシュ制御回路、
8:メモリデータ一時保管領域
9:メモリBlock、10:Erase/Writeカウンタエリア。
Claims (19)
- 不揮発性メモリセルを有する不揮発性メモリアレイを含む不揮発性半導体記憶装置において、
前記メモリアレイは、さらに前記不揮発性メモリセル複数個を一括して消去する消去ブロックと、前記消去ブロックを複数含むリフレッシュブロックを少なくとも一つ有し、
前記メモリアレイは、前記リフレッシュブロックの各々に対してカウンタエリアを含み、前記カウンタエリアの各々は、それぞれの前記リフレッシュブロック内で行われた書換えの回数を記憶し、
それぞれの前記カウンタエリアに記憶された書換え回数が予め指定された書換え回数に達する毎にそれぞれの前記リフレッシュブロック内のデータを一時保管メモリに保管し、その後に前記リフレッシュブロック内のデータを全て消去し、前記一時保管メモリに保管したデータを前記リフレッシュブロックに書き戻し、前記消去ブロックの各々が1バイトの不揮発性メモリセル複数個から構成されることを特徴とする不揮発性半導体記憶装置。 - 前記不揮発性メモリセルがEEPROMであることを特徴とする請求項1に記載の不揮発性半導体記憶装置。
- 前記不揮発性メモリセルがゲート絶縁膜中のトラップに電荷を蓄積することで情報を記憶する電荷トラッピング型であることを特徴とする請求項1に記載の不揮発性半導体記憶装置。
- 前記不揮発性メモリセルが浮遊ゲート中に電荷を蓄積することで情報を記憶する浮遊ゲート型であることを特徴とする請求項1に記載の不揮発性半導体記憶装置。
- 前記不揮発性メモリセルが強誘電体の分極状態を情報として記憶するFeRAMであることを特徴とする請求項1に記載の不揮発性半導体記憶装置。
- 前記不揮発性メモリセルが相変化膜の低抵抗状態を高抵抗状態情報として記憶する相変化メモリであることを特徴とする請求項1に記載の不揮発性半導体記憶装置。
- 前記不揮発性メモリセルがトンネル磁気抵抗の低抵抗状態と高抵抗状態を情報として記憶するMRAMであることを特徴とする請求項1に記載の不揮発性半導体記憶装置。
- 前記不揮発性メモリセルの消去もしくは書込み動作をホットキャリア注入によって行うことを特徴とする請求項1に記載の不揮発性半導体記憶装置。
- 前記不揮発性メモリセルの消去及び書込み動作をホットキャリア注入によって行うことを特徴とする請求項1に記載の不揮発性半導体記憶装置。
- ホットキャリア注入を行う際に高電圧が印加される不揮発性メモリセルの端子のうちの1つが、同じリフレッシュブロック内の他の不揮発性メモリセルの接続に使用されることを特徴とする請求項8記載の不揮発性半導体記憶装置。
- ホットキャリア注入を行う際に高電圧が印加される不揮発性メモリセルの端子が、同じリフレッシュブロック内の不揮発性メモリセルのいずれかと前記リフレッシュブロックに対応するそれぞれのカウンタエリア内の不揮発性メモリのいずれかとの間で接続されていないことを特徴とする請求項8に記載の不揮発性半導体記憶装置。
- 前記リフレッシュブロックを複数有し、
前記カウンタエリアの複数個が予め指定された回数に達した場合、
対応する前記リフレッシュブロック内のデータが一時記憶メモリに順次記憶され、
その後、前記対応するリフレッシュブロックのそれぞれのデータが消去され、前記一時的に記憶されたデータが前記対応するリフレッシュブロックに書き戻されることを特徴とする請求項1に記載の不揮発性半導体記憶装置。 - 前記リフレッシュブロックを複数有し、
少なくとも一つの予め設定された書き換え動作の回数を記憶する前記カウンタブロック複数個がある場合、
対応する前記リフレッシュブロックのサブブロック内のデータが、実行された動作回数の降順で順次一時記憶メモリに記憶され、前記一時記憶されたデータが前記対応するリフレッシュブロックに書き戻されることを特徴とする請求項1に記載の不揮発性半導体記憶装置。 - 前記不揮発性メモリセルが、EEPROM、あるいはゲート絶縁膜中のトラップ内に電荷を蓄積することで情報を記憶する電荷トラッピング型素子、あるいは浮遊ゲート中に電荷を蓄積することで情報を記憶する浮遊ゲート型素子、あるいは強誘電体の分極状態を情報として記憶するFeRAM、あるいは相変化膜の低抵抗状態と高抵抗状態情報を情報として記憶する素子、あるいはトンネル磁気抵抗の低抵抗状態と高抵抗状態を情報として記憶するMRAMのいずれか一つより選択された素子であることを特徴とする請求項12に記載の不揮発性半導体記憶装置。
- 前記不揮発性メモリセルの消去もしくは書込み動作をホットキャリア注入によって行うことを特徴とする請求項12に記載の不揮発性半導体記憶装置。
- 前記消去ブロックの各々が1バイトの不揮発性メモリセル複数個から構成されることを特徴とする請求項12に記載の不揮発性半導体記憶装置。
- 前記不揮発性メモリセルが、EEPROM、あるいはゲート絶縁膜中のトラップ内に電荷を蓄積することで情報を記憶する電荷トラッピング型素子、あるいは浮遊ゲート中に電荷を蓄積することで情報を記憶する浮遊ゲート型素子、あるいは強誘電体の分極状態を情報として記憶するFeRAM、あるいは相変化膜の低抵抗状態と高抵抗状態情報を情報として記憶する素子、あるいはトンネル磁気抵抗の低抵抗状態と高抵抗状態を情報として記憶するMRAMのいずれか一つより選択された素子であることを特徴とする請求項13に記載の不揮発性半導体記憶装置。
- 前記不揮発性メモリセルの消去もしくは書込み動作をホットキャリア注入によって行うことを特徴とする請求項13に記載の不揮発性半導体記憶装置。
- 前記消去ブロックの各々が1バイトの不揮発性メモリセル複数個から構成されることを特徴とする請求項13に記載の不揮発性半導体記憶装置。
Priority Applications (5)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003422119A JP4335659B2 (ja) | 2003-12-19 | 2003-12-19 | 不揮発性半導体記憶装置 |
TW093133216A TW200535847A (en) | 2003-12-19 | 2004-11-01 | Nonvolatile semiconductor memory device |
US11/002,794 US7286401B2 (en) | 2003-12-19 | 2004-12-03 | Nonvolatile semiconductor memory device |
KR1020040103361A KR20050062384A (ko) | 2003-12-19 | 2004-12-09 | 불휘발성 반도체 기억 장치 |
CNA200410098557XA CN1629983A (zh) | 2003-12-19 | 2004-12-09 | 非易失性半导体存储器件 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003422119A JP4335659B2 (ja) | 2003-12-19 | 2003-12-19 | 不揮発性半導体記憶装置 |
Publications (3)
Publication Number | Publication Date |
---|---|
JP2005182909A JP2005182909A (ja) | 2005-07-07 |
JP2005182909A5 JP2005182909A5 (ja) | 2007-02-01 |
JP4335659B2 true JP4335659B2 (ja) | 2009-09-30 |
Family
ID=34675305
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2003422119A Expired - Fee Related JP4335659B2 (ja) | 2003-12-19 | 2003-12-19 | 不揮発性半導体記憶装置 |
Country Status (5)
Country | Link |
---|---|
US (1) | US7286401B2 (ja) |
JP (1) | JP4335659B2 (ja) |
KR (1) | KR20050062384A (ja) |
CN (1) | CN1629983A (ja) |
TW (1) | TW200535847A (ja) |
Families Citing this family (53)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP1717817B8 (en) * | 2005-04-29 | 2016-05-18 | Micron Technology, Inc. | A semiconductor memory device with information loss self-detect capability |
JP4696715B2 (ja) * | 2005-06-21 | 2011-06-08 | ソニー株式会社 | 記憶装置及び記憶装置の駆動方法 |
EP1814121A1 (en) * | 2006-01-31 | 2007-08-01 | STMicroelectronics S.r.l. | Non-volatile EEPROM type memory architecture |
US7324365B2 (en) * | 2006-03-02 | 2008-01-29 | Infineon Technologies Ag | Phase change memory fabricated using self-aligned processing |
US7447096B2 (en) * | 2006-05-05 | 2008-11-04 | Honeywell International Inc. | Method for refreshing a non-volatile memory |
KR100875292B1 (ko) | 2006-09-19 | 2008-12-23 | 삼성전자주식회사 | 플래시 메모리 장치 및 그것의 리프레쉬 방법 |
TWI320180B (en) * | 2007-01-12 | 2010-02-01 | A driving method and a driving system for writing the phase change memory | |
JP5164400B2 (ja) * | 2007-03-12 | 2013-03-21 | ルネサスエレクトロニクス株式会社 | 不揮発性半導体記憶装置 |
US8767450B2 (en) | 2007-08-21 | 2014-07-01 | Samsung Electronics Co., Ltd. | Memory controllers to refresh memory sectors in response to writing signals and memory systems including the same |
KR20090086816A (ko) | 2008-02-11 | 2009-08-14 | 삼성전자주식회사 | 상변화 메모리 장치, 그것의 기록 방법, 그리고 그것을포함하는 시스템 |
US8320191B2 (en) | 2007-08-30 | 2012-11-27 | Infineon Technologies Ag | Memory cell arrangement, method for controlling a memory cell, memory array and electronic device |
WO2009042298A1 (en) * | 2007-09-26 | 2009-04-02 | Rambus Inc. | Flash memory refresh |
US7848148B2 (en) * | 2007-10-18 | 2010-12-07 | Macronix International Co., Ltd. | One-transistor cell semiconductor on insulator random access memory |
US7855916B2 (en) * | 2007-10-24 | 2010-12-21 | Rao G R Mohan | Nonvolatile memory systems with embedded fast read and write memories |
JP2009158633A (ja) * | 2007-12-26 | 2009-07-16 | Sanyo Electric Co Ltd | 不揮発性半導体記憶装置およびその製造方法 |
US8189385B2 (en) * | 2007-12-26 | 2012-05-29 | Semiconductor Components Industries, Llc | Nonvolatile semiconductor memory device, method for manufacturing the same, and nonvolatile memory array |
KR101437123B1 (ko) * | 2008-04-01 | 2014-09-02 | 삼성전자 주식회사 | 메모리 시스템 및 그것의 마모도 관리 방법 |
US8031521B1 (en) * | 2008-05-20 | 2011-10-04 | Marvell International Ltd. | Reprogramming non-volatile memory devices for read disturbance mitigation |
US7719876B2 (en) | 2008-07-31 | 2010-05-18 | Unity Semiconductor Corporation | Preservation circuit and methods to maintain values representing data in one or more layers of memory |
JP5422984B2 (ja) * | 2008-12-08 | 2014-02-19 | 富士通株式会社 | 不揮発性メモリ、メモリ制御装置、メモリ制御システムおよび不揮発性メモリの制御方法 |
US8213243B2 (en) * | 2009-12-15 | 2012-07-03 | Sandisk 3D Llc | Program cycle skip |
JP2011170941A (ja) * | 2010-02-22 | 2011-09-01 | Fujitsu Semiconductor Ltd | 半導体メモリおよびシステム |
JP2012069199A (ja) * | 2010-09-22 | 2012-04-05 | Toshiba Corp | 半導体記憶装置 |
KR101756111B1 (ko) | 2011-04-15 | 2017-07-10 | 삼성전자 주식회사 | 메모리 컨트롤러 구동방법, 메모리 컨트롤러, 메모리 장치 및 메모리 시스템 |
CN103137202B (zh) * | 2011-11-24 | 2018-01-30 | 旺宏电子股份有限公司 | 记忆体及诱发热载子注入与非门串列的选取记忆胞的方法 |
WO2014019156A1 (en) * | 2012-08-01 | 2014-02-06 | Datacard Corporation | Variable erase for thermally rewritable cards |
CN103049713B (zh) * | 2012-12-20 | 2016-12-07 | 华为技术有限公司 | 对存储设备中数据进行巡检的方法、设备及*** |
US9325321B2 (en) * | 2013-03-13 | 2016-04-26 | Microsemi SoC Corporation | Background auto-refresh apparatus and method for non-volatile memory array |
US20140307504A1 (en) * | 2013-04-12 | 2014-10-16 | Winbond Electronics Corp. | Data storage device, and fabrication and control methods thereof |
US8971093B2 (en) | 2013-05-14 | 2015-03-03 | Kabushiki Kaisha Toshiba | Memory device and method of controlling memory device |
US9329802B2 (en) | 2013-11-11 | 2016-05-03 | Qualcomm Incorporated | Fail safe refresh of data stored in NAND memory device |
US9240235B2 (en) | 2013-12-19 | 2016-01-19 | Sandisk Technologies Inc. | Mitigating disturb effects for non-volatile memory |
US20150213898A1 (en) * | 2014-01-27 | 2015-07-30 | Silicon Storage Technololgy, Inc. | Byte Erasable Non-volatile Memory Architecture And Method Of Erasing Same |
CN104299556A (zh) * | 2014-10-13 | 2015-01-21 | 深圳市华星光电技术有限公司 | 驱动电路及显示装置 |
US9978448B2 (en) | 2014-10-31 | 2018-05-22 | Sony Corporation | Memory controller, storage device, information processing system, and memory controlling method |
JP6320322B2 (ja) * | 2014-12-29 | 2018-05-09 | 東芝メモリ株式会社 | キャッシュメモリ装置及びプログラム |
JP6421042B2 (ja) * | 2015-01-16 | 2018-11-07 | ルネサスエレクトロニクス株式会社 | 情報処理装置 |
CN107430875A (zh) * | 2015-03-21 | 2017-12-01 | Neo半导体公司 | Sonos字节可擦除的eeprom |
CN106708650B (zh) * | 2015-11-17 | 2022-02-08 | 恩智浦美国有限公司 | 保护嵌入式非易失性存储器免受干扰 |
KR102513505B1 (ko) * | 2016-01-29 | 2023-03-24 | 에스케이하이닉스 주식회사 | 비휘발성 메모리 장치, 그것을 포함하는 데이터 저장 장치의 동작 방법 |
JP6718248B2 (ja) * | 2016-02-17 | 2020-07-08 | ルネサスエレクトロニクス株式会社 | 半導体装置 |
CN105810242A (zh) * | 2016-03-02 | 2016-07-27 | 中国科学院上海微***与信息技术研究所 | 一种相变存储器和提高其疲劳寿命的操作方法 |
US10269440B2 (en) * | 2016-05-17 | 2019-04-23 | Silicon Storage Technology, Inc. | Flash memory array with individual memory cell read, program and erase |
US10074438B2 (en) | 2016-06-10 | 2018-09-11 | Cypress Semiconductor Corporation | Methods and devices for reducing program disturb in non-volatile memory cell arrays |
KR102589259B1 (ko) * | 2016-06-20 | 2023-10-12 | 에스케이하이닉스 주식회사 | 데이터 저장 장치 및 그것의 동작 방법 |
KR102559530B1 (ko) * | 2016-09-19 | 2023-07-27 | 에스케이하이닉스 주식회사 | 저항성 메모리 장치, 이를 위한 디스터번스 방지 회로 및 방법 |
US9997253B1 (en) | 2016-12-08 | 2018-06-12 | Cypress Semiconductor Corporation | Non-volatile memory array with memory gate line and source line scrambling |
US10354737B2 (en) * | 2017-06-22 | 2019-07-16 | Western Digital Technologies, Inc. | Non-volatile memory sub-block erasure disturb management scheme |
JP6563988B2 (ja) | 2017-08-24 | 2019-08-21 | ウィンボンド エレクトロニクス コーポレーション | 不揮発性半導体記憶装置 |
JP7212239B2 (ja) * | 2018-06-05 | 2023-01-25 | ユナイテッド・セミコンダクター・ジャパン株式会社 | 不揮発性半導体記憶装置及び不揮発性半導体記憶装置の書き換え方法 |
CN111863089B (zh) * | 2019-04-24 | 2022-07-19 | 华邦电子股份有限公司 | 存储器装置及非易失性存储器的控制方法 |
CN110703993B (zh) * | 2019-09-20 | 2023-07-04 | 上海新储集成电路有限公司 | 一种用于短时非易失性存储器的数据刷新方法 |
US11037641B1 (en) * | 2019-12-05 | 2021-06-15 | Sandisk Technologies Llc | Temperature and cycling dependent refresh operation for memory cells |
Family Cites Families (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5268319A (en) * | 1988-06-08 | 1993-12-07 | Eliyahou Harari | Highly compact EPROM and flash EEPROM devices |
JP3155847B2 (ja) | 1993-01-13 | 2001-04-16 | 株式会社東芝 | 不揮発性半導体記憶装置およびこれを用いた記憶システム |
US5969383A (en) | 1997-06-16 | 1999-10-19 | Motorola, Inc. | Split-gate memory device and method for accessing the same |
JP3599541B2 (ja) * | 1997-11-27 | 2004-12-08 | シャープ株式会社 | 不揮発性半導体記憶装置 |
US6005810A (en) * | 1998-08-10 | 1999-12-21 | Integrated Silicon Solution, Inc. | Byte-programmable flash memory having counters and secondary storage for disturb control during program and erase operations |
JP4132323B2 (ja) * | 1998-12-17 | 2008-08-13 | 富士通株式会社 | 不揮発性半導体記憶装置及び不揮発性半導体記憶装置の内部動作方法 |
US6396744B1 (en) * | 2000-04-25 | 2002-05-28 | Multi Level Memory Technology | Flash memory with dynamic refresh |
JP2004030738A (ja) * | 2002-06-24 | 2004-01-29 | Toshiba Corp | ダイナミック型半導体メモリ装置 |
FR2851074B1 (fr) * | 2003-02-10 | 2005-04-22 | St Microelectronics Sa | Memoire flash sectorisee comprenant des moyens de controle et de rafraichissement de cellules memoire |
-
2003
- 2003-12-19 JP JP2003422119A patent/JP4335659B2/ja not_active Expired - Fee Related
-
2004
- 2004-11-01 TW TW093133216A patent/TW200535847A/zh unknown
- 2004-12-03 US US11/002,794 patent/US7286401B2/en not_active Expired - Fee Related
- 2004-12-09 KR KR1020040103361A patent/KR20050062384A/ko active IP Right Grant
- 2004-12-09 CN CNA200410098557XA patent/CN1629983A/zh active Pending
Also Published As
Publication number | Publication date |
---|---|
JP2005182909A (ja) | 2005-07-07 |
KR20050062384A (ko) | 2005-06-23 |
US7286401B2 (en) | 2007-10-23 |
TW200535847A (en) | 2005-11-01 |
US20050135155A1 (en) | 2005-06-23 |
CN1629983A (zh) | 2005-06-22 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4335659B2 (ja) | 不揮発性半導体記憶装置 | |
US11742032B2 (en) | Semiconductor memory device | |
US6005810A (en) | Byte-programmable flash memory having counters and secondary storage for disturb control during program and erase operations | |
US7864588B2 (en) | Minimizing read disturb in an array flash cell | |
US7450418B2 (en) | Non-volatile memory and operating method thereof | |
KR101434401B1 (ko) | 집적 회로 메모리 장치 | |
US7701762B2 (en) | NAND memory device and programming methods | |
US8339862B2 (en) | Nonvolatile semiconductor memory device | |
US8593881B2 (en) | Pre-charge sensing scheme for non-volatile memory (NVM) | |
JPH11177071A (ja) | 不揮発性半導体記憶装置 | |
US20070196982A1 (en) | Nrom non-volatile mode of operation | |
KR100746292B1 (ko) | 비휘발성 메모리 장치 | |
TWI243475B (en) | Byte-operational nonvolatile semiconductor memory device | |
JP2005184029A (ja) | 不揮発性記憶素子及び半導体集積回路装置 | |
US7570514B2 (en) | Method of operating multi-level cell and integrate circuit for using multi-level cell to store data | |
US6934190B1 (en) | Ramp source hot-hole programming for trap based non-volatile memory devices | |
JP2001357681A (ja) | 半導体記憶装置およびその駆動方法 | |
US20220093149A1 (en) | Semiconductor storage device | |
JP5072301B2 (ja) | 半導体集積回路装置及びその動作方法 | |
JP2005184028A (ja) | 不揮発性記憶素子 | |
JP2725086B2 (ja) | 不揮発性半導体記憶装置の消去方法 | |
JP2012043518A (ja) | 不揮発性半導体記憶装置及びその駆動方法 | |
JP2008172251A (ja) | 不揮発性記憶素子及び半導体集積回路装置 | |
KR20070113378A (ko) | 바이트 오퍼레이션 불 휘발성 메모리 장치 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20061208 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20061208 |
|
RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20061208 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090310 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090508 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20090602 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20090625 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120703 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 4335659 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120703 Year of fee payment: 3 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120703 Year of fee payment: 3 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120703 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130703 Year of fee payment: 4 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
LAPS | Cancellation because of no payment of annual fees |