CN108511020B - 非易失性存储器装置、包括其的存储器***及操作方法 - Google Patents

非易失性存储器装置、包括其的存储器***及操作方法 Download PDF

Info

Publication number
CN108511020B
CN108511020B CN201711250833.3A CN201711250833A CN108511020B CN 108511020 B CN108511020 B CN 108511020B CN 201711250833 A CN201711250833 A CN 201711250833A CN 108511020 B CN108511020 B CN 108511020B
Authority
CN
China
Prior art keywords
memory cell
erased
memory cells
memory
read
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201711250833.3A
Other languages
English (en)
Other versions
CN108511020A (zh
Inventor
李炯珉
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SK Hynix Inc
Original Assignee
SK Hynix Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by SK Hynix Inc filed Critical SK Hynix Inc
Publication of CN108511020A publication Critical patent/CN108511020A/zh
Application granted granted Critical
Publication of CN108511020B publication Critical patent/CN108511020B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/22—Safety or protection circuits preventing unauthorised or accidental access to memory cells
    • G11C16/225—Preventing erasure, programming or reading when power supply voltages are outside the required ranges
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
    • G11C16/3436—Arrangements for verifying correct programming or erasure
    • G11C16/344—Arrangements for verifying correct erasure or for detecting overerased cells
    • G11C16/3445—Circuits or methods to verify correct erasure of nonvolatile memory cells
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G11C16/14—Circuits for erasing electrically, e.g. erase voltage switching circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G11C16/14—Circuits for erasing electrically, e.g. erase voltage switching circuits
    • G11C16/16—Circuits for erasing electrically, e.g. erase voltage switching circuits for erasing blocks, e.g. arrays, words, groups
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/22—Safety or protection circuits preventing unauthorised or accidental access to memory cells
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
    • G11C16/3404—Convergence or correction of memory cell threshold voltages; Repair or recovery of overerased or overprogrammed cells
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/02—Detection or location of defective auxiliary circuits, e.g. defective refresh counters
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C29/36—Data generation devices, e.g. data inverters
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/52—Protection of memory contents; Detection of errors in memory contents
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/24—Memory cell safety or protection circuits, e.g. arrangements for preventing inadvertent reading or writing; Status cells; Test cells
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C2029/0409—Online test
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C29/36—Data generation devices, e.g. data inverters
    • G11C2029/3602—Pattern generator

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Security & Cryptography (AREA)
  • Read Only Memory (AREA)
  • Techniques For Improving Reliability Of Storages (AREA)

Abstract

本发明公开了一种存储器***的操作方法，该方法包括：基于从多个已擦除存储器单元中的至少一个已擦除存储器单元读取的读取数据，将至少一个已擦除存储器单元确定为不稳定存储器单元；基于待被写入不稳定存储器单元中的写入数据，将不稳定存储器单元确定为不可写入存储器单元；并且根据多个已擦除存储器单元中作为不可写入存储器单元的已擦除存储器单元的数量，禁止使用多个已擦除存储器单元。

Description

非易失性存储器装置、包括其的存储器***及操作方法
相关申请的交叉引用
本申请要求于2017年2月23日向韩国知识产权局提交的申请号为10-2017-0023887的韩国申请的优先权，其整体内容通过引用并入本文。
技术领域
各个实施例总体涉及一种半导体存储器***，并且更特别地，涉及一种包括非易失性存储器装置的存储器***及其操作方法。
背景技术
也被简称为存储器***的半导体技术存储器***可以响应于写入请求存储由外部装置提供的数据。存储器***也可以响应于读取请求将存储的数据提供给外部装置。外部装置可以是任何电子装置。外部装置可以是主机电子装置，存储器***附接到该主机电子装置或被嵌入该主机电子装置中。使用存储器***来存储数据的外部装置的示例包括计算机，诸如台式计算机、膝上型计算机以及平板电脑、数码照相机、移动电话、智能电话、电子整理器、电子书阅读器等。存储器***可以在外部装置的制造期间被嵌入在外部装置中，或者可以被单独制造并且随后被连接到外部装置。
发明内容
本发明提供了一种非易失性存储器装置、采用该非易失性存储器装置的存储器***及其操作方法，其能够减少写入操作失败，从而确保比现有装置更高的数据可靠性。此外，存储器装置的各个存储器区域的利用效率可以得到提高。
在实施例中，存储器***的操作方法可以包括：基于从多个已擦除存储器单元中的至少一个已擦除存储器单元读取的读取数据，将至少一个已擦除存储器单元确定为不稳定存储器单元；基于待被写入不稳定存储器单元中的写入数据，将不稳定存储器单元确定为不可写入存储器单元；以及根据多个已擦除存储器单元中作为不可写入存储器单元的已擦除存储器单元的数量，禁止使用多个已擦除存储器单元。
在实施例中，存储器***的操作方法可以包括：将从已擦除存储器单元读取的读取数据与第一值进行比较；将待被写入已擦除存储器单元中的写入数据与第二值进行比较；以及根据比较结果将已擦除存储器单元确定为不可写入存储器单元。
在实施例中，存储器***的操作方法可以包括：根据多个已擦除存储器单元中的至少一个已擦除存储器单元是否具有高于参考电压的阈值电压，将至少一个已擦除存储器单元确定为不稳定存储器单元；以及根据待被写入不稳定存储器单元中的写入数据是否对应于多个阈值电压分布中的最低阈值电压分布，将不稳定存储器单元确定为不可写入存储器单元。
在实施例中，存储器***可以包括：非易失性存储器装置，其包括多个已擦除存储器单元；以及控制器，其适于基于从多个已擦除存储器单元中的至少一个已擦除存储器单元读取的读取数据将至少一个已擦除存储器单元确定为不稳定存储器单元，基于待被写入不稳定存储器单元中的写入数据将不稳定存储器单元确定为不可写入存储器单元，并根据多个已擦除存储器单元中作为不可写入存储器单元的已擦除存储器单元的数量，禁止使用多个已擦除存储器单元。
在实施例中，存储器***可以包括：非易失性存储器装置，其包括多个已擦除存储器单元；以及控制器，其适于将从多个已擦除存储器单元中的至少一个已擦除存储器单元读取的读取数据与第一值进行比较，将待被写入至少一个已擦除存储器单元中的写入数据与第二值进行比较，并且根据比较结果，将至少一个已擦除存储器单元确定为不可写入存储器单元。
在实施例中，存储器***可以包括：非易失性存储器装置，其包括多个已擦除存储器单元；以及控制器，其适于根据多个已擦除存储器单元中的至少一个已擦除存储器单元是否具有高于参考电压的阈值电压来将至少一个已擦除存储器单元确定为不稳定存储器单元，并且根据待被写入不稳定存储器单元中的写入数据是否对应于多个阈值电压分布中的最低阈值电压分布，将不稳定存储器单元确定为不可写入存储器单元。
在实施例中，非易失性存储器装置可以包括：多个已擦除存储器装置；以及写入确定单元，其被配置成基于从多个已擦除存储器单元中的至少一个已擦除存储器单元读取的读取数据来将至少一个已擦除存储器单元确定为不稳定存储器单元，基于待被写入不稳定存储器单元中的写入数据来将不稳定存储器单元确定为不可写入存储器单元，并根据多个已擦除存储器单元中作为不可写入存储器单元的已擦除存储器单元的数量，确定是否禁止使用多个已擦除存储器单元。
在实施例中，非易失性存储器装置可以包括：多个已擦除存储器装置；以及写入确定单元，其中写入确定单元将从已擦除存储器单元读取的读取数据与第一值进行比较，将待被写入已擦除存储器单元中的写入数据与第二值进行比较，并根据比较结果，将已擦除存储器单元确定为不可写入存储器单元。
在实施例中，非易失性存储器装置可以包括：多个已擦除存储器装置；以及写入确定单元，其被配置成根据多个已擦除存储器单元中的至少一个已擦除存储器单元是否具有高于参考电压的阈值电压来将至少一个已擦除存储器单元确定为不稳定存储器单元，并且根据待被写入不稳定存储器单元中的写入数据是否对应于多个阈值电压分布中的最低阈值电压分布，将不稳定存储器单元确定为不可写入存储器单元。
附图说明
通过参照附图描述本发明的各个实施例，本发明的上述和其它特征和优点对于本发明所属领域的技术人员将变得更加明显，在附图中：
图1是说明根据本发明的实施例的存储器***的框图；
图2是说明存储器单元的阈值电压分布的简图；
图3是说明用于执行写入操作的方法的简图；
图4是说明与公共字线联接的已擦除存储器单元处于不稳定状态的情况的简图；
图5是说明用于确定不可写入存储器单元的方法的简图；
图6是说明根据本发明的实施例的存储器***的操作方法的流程图；
图7是说明根据本发明的实施例的存储器***的框图；
图8是说明根据本发明的实施例的固态驱动器(SSD)的框图；以及
图9是说明使用根据本发明的实施例的存储器***的数据处理***的框图。
具体实施方式
在下文中，参照附图描述包括存储器***及其操作方法的本发明的各个示例性实施例。然而，指出的是，本发明可以以不同的其它形式来实施并且不应被解释为仅限于本文阐述的实施例。相反，提供这些实施例是为了足够详细地描述本发明，使得本发明所属领域的技术人员能够实践本发明的技术概念而无需过度的试验。
将理解的是，本发明的实施例不限于附图中所示的细节，附图不一定按比例绘制，并且在一些情况下，附图的各个比例可能已被夸大以便更清楚地描述本发明的某些特征或元件。此外，虽然使用了特定的术语，但是应该认识到，所使用的术语仅用于描述特定的实施例，并不旨在限制本发明的范围。
将进一步理解的是，当特征或元件被称为“连接到”或“联接到”另一元件时，其可以直接在另一元件上、连接到另一元件或者联接到另一元件，或者可以存在一个或多个中间元件。另外，还将理解的是，当元件被称为在两个元件“之间”时，它可以是两个元件之间的唯一元件，或者也可以存在一个或多个中间元件。
当在本文中与项目列表一起使用时，短语“……和……中的至少一个”是指来自列表的单个项目或者列表中的项目的任何组合。例如，“A、B和C中的至少一个”是指只有A，或者只有B，或者只有C，或者A、B和C的任何组合。
如本文所使用的术语“或”是指两个或更多个替代方案中的任意一个，但不是两个或其任何组合。
如本文所使用的，除非上下文另外明确指出，否则单数形式也旨在包括复数形式。将进一步理解的是，当在本说明书中使用时，术语“包含”、“包含有”、“包括”和“包括有”说明存在所述元件，但并不排除存在或添加一个或多个其它非所述的元件。如本文所使用的，术语“和/或”包括一个或多个相关所列项目的任何和所有组合。
除非另外定义，否则本文中使用的包括技术术语和科学术语的所有术语具有与本发明所属领域的普通技术人员根据本公开通常所理解的含义相同的含义。将进一步理解的是，诸如在通用字典中定义的那些术语的术语应该被解释为具有与其在本公开和相关领域的上下文中的含义相一致的含义，并且将不被解释为理想化的或过于正式的意义，除非在本文明确地如此定义。
在以下描述中，阐述了许多具体细节以便提供对本发明的透彻理解。本发明可以在没有这些具体细节中的一些或全部的情况下实施。在其它情况下，公知的进程结构和/或进程没有被详细描述，以免不必要地使本发明难以理解。
还要注意的是，除非另有特别说明，否则在一些情况下，对于相关领域的技术人员来说显而易见的是，结合一个实施例描述的也被称为特征的元件可以单独使用或与另一实施例的其它元件结合使用。
在下文中，将参照附图详细描述本发明的各个实施例。
图1是说明根据本发明的实施例的存储器***10的框图。
存储器***10可以被用作为任何合适的电子装置存储数据的数据存储装置。存储器***10可以被配置成响应于从外部装置接收的写入请求，存储从与存储器***10可操作地联接的外部装置提供的数据。此外，存储器***10可以被配置成响应于从外部装置接收的读取请求，将存储的数据提供给外部装置。
例如，存储器***10可操作地联接到或配置为个人计算机存储卡国际协会(PCMCIA)卡、标准闪存(CF)卡、智能媒体卡、记忆棒、各种多媒体卡(例如，MMC、eMMC、RS-MMC和微型-MMC)、各种安全数字卡(例如，SD、迷你-SD和微型-SD)、通用闪存(UFS)、固态驱动器(SSD)等。
存储器***10可以包括经由一个或多个通道彼此可操作地联接的控制器100和非易失性存储器装置200。
控制器100可以控制存储器***10的操作，诸如，例如存储器***的前台操作和/或后台操作。前台操作和后台操作在本文也可以被称为一般操作。前台操作可以包括例如读取操作和写入操作，而后台操作可以包括刷新操作、磨损均衡操作、映射更新操作、垃圾收集操作。在实施例中，控制器100可以控制存储器***10的所有一般操作，然而，本发明不限于这种方式。例如，控制器100可响应于从外部装置接收的写入请求来对非易失性存储器装置200执行写入操作。此外，控制器100可以响应于从外部装置接收的读出请求来对非易失性存储器装置200执行读取操作。要注意的是，虽然在图1所述的实施例中，存储器***被示出为仅包括一个控制器，但是本发明不限于这种方式，并且可以使用一个或多个控制器100。
控制器100可以包括写入确定单元110。写入确定单元110可以在将写入数据WD写入包括在非易失性存储器装置200的存储器区域210中的多个已擦除存储器单元中之前，基于从相应的已擦除存储器单元中读取的读取数据RD，确定是否将写入数据WD写入相应的已擦除存储器单元中。
详细地，首先，写入确定单元110可以基于从已擦除存储器单元中读出的读取数据RD来确定已擦除存储器单元是否是不稳定存储器单元。写入确定单元110可以对非易失性存储器装置200的存储器区域210中的已擦除单元中的每一个进行这种确定。例如，当基于从存储器单元读取的读取数据RD，确定已擦除存储器单元具有高于或大于参考电压的阈值电压时，写入确定单元110可以确定已擦除存储器单元是不稳定存储器单元。将参照图4详细描述用于确定不稳定存储器单元的方法。
如果已擦除存储器单元被确定是不稳定存储器单元，则写入确定单元110可以基于待被写入不稳定存储器单元中的写入数据WD来确定不稳定存储器单元是否是不可写入存储器单元。例如，当确定待被写入不稳定存储器单元中的写入数据WD对应于存储器单元的多个阈值电压分布中的最低阈值电压分布时，写入确定单元110可以确定不稳定存储器单元为不可写入存储器单元。将参照图5详细描述用于确定不稳定存储器单元是否是不可写入存储器单元的方法。
写入确定单元110可以根据存储器区域210的已擦除存储器单元中的不可写入存储器单元的数量来禁止使用已擦除存储器单元。例如，当不可写入存储器单元的数量没有超过阈值数量时，写入确定单元110可以控制非易失性存储器装置200将写入数据WD写入存储器区域210的已擦除存储器单元中。相反，当不可写入存储器单元的数量超过阈值数量时，写入确定单元110可以禁止使用存储器区域210的已擦除存储器单元。已擦除存储器单元可被联接到公共字线。换句话说，当不可写入单元的数量超过阈值数量时，存储器区域可以被限定为联接到公共字线的所有存储器单元，并且写入确定单元110可以禁止使用通过公共字线将同时被访问以执行写入操作的存储器单元。如果确定不将写入数据WD写入存储器区域210的已擦除存储器单元中，则写入确定单元110可将写入数据WD写入不同存储器区域的其它已擦除存储器单元中。写入确定单元110可以根据上述方法来针对不同存储器区域的其它已擦除存储器单元确定是否写入该写入数据WD。
根据上述方法，针对已擦除存储器单元中的每一个，写入确定单元110可以确定相应的已擦除存储器单元是否满足其中相应的已擦除存储器单元成为不稳定存储器单元的条件，然后，以逐步的方式确定不稳定存储器单元是否满足其中相应的不稳定存储器单元成为不可写入存储器单元的条件。在本实施例的变型中，针对已擦除存储器单元中的每一个，写入确定单元110可以同时确定相应的已擦除存储器单元是否满足其中相应的已擦除存储器单元成为不稳定存储器单元的条件和其中相应的已擦除存储器单元成为不可写入存储器单元的条件。
写入确定单元110可以包括比较部分111和计数器112。
比较部分111可将读取数据RD与第一值进行比较以确定已擦除存储器单元是否是不稳定存储器单元。第一值可以是当参考电压被施加到具有高于参考电压的阈值电压的已擦除存储器单元时读取的数据。参考电压可以等于或低于(或小于)用于读取存储在存储器单元中的数据的一个或多个读取电压中具有最低电平的读取电压。因此，当读取数据RD与第一值相同时，比较部分111可以将已擦除存储器单元确定为不稳定存储器单元。
此外，比较部分111可以将写入数据WD与第二值进行比较，以确定不稳定存储器单元是否是不可写入存储器单元。第二值可以是被写入位于执行写入操作的存储器单元的多个阈值电压分布中的最低阈值电压分布中的存储器单元中的数据。因此，当写入数据RD与第二值相同时，比较部分111可以将不稳定存储器单元确定为不可写入存储器单元。
计数器112可以计数存储器区域210的已擦除存储器单元中的不可写入存储器单元的数量。
根据控制器100的控制，非易失性存储器装置200可以存储从控制器100接收的数据，并且可以读取存储的数据并将读取的数据传送到控制器100。非易失性存储器装置200可以包括用于存储数据的存储器区域210。存储器区域210可以包括能够通过公共字线访问的多个存储器单元。非易失性存储器装置200可以通过该字线将数据同时写入存储器区域210的多个存储器单元中，并从多个存储器单元同时读取数据。因此，存储器区域210可以是如上所述的页面，即联接到相同字线的多个存储器单元。非易失性存储器装置可以包括被组织为存储块的多个存储器区域210。多个存储块可以限定一个平面。一个或多个平面可以被包括在非易失性存储器装置200中。这种结构是公知的，将不再进行更详细的描述。然而，应该注意的是，本发明不限于仅这种存储器结构，并且在不脱离本发明的范围的情况下可以使用许多其它结构。
可以使用任何合适的非易失性存储器装置200，其包括诸如NAND闪存或NOR闪存的闪速存储器、铁电随机存取存储器(FeRAM)、相变随机存取存储器(PCRAM)、磁阻随机存取存储器(MRAM)、电阻式随机存取存储器(ReRAM)等。
虽然在图1中示出存储器***10包括一个非易失性存储器装置200，但是应当指出的是，包括在存储器***10中的非易失性存储器装置的数量不限于此，并且可以根据设计而进行改变。
图2是说明存储器单元的阈值电压分布VD1至VD4的简图。在图2和下面的图3至图5中，横轴Vth表示存储器单元的阈值电压，纵轴Cell#表示对应于阈值电压的存储器单元的数量。由于存储器装置的存储器单元之间的差异小，所以存储器单元的任何给定状态都包括电压分布而不是单个电压。
参照图2，当两位数据被存储在每个存储器单元中时，存储器单元可以根据其中存储的数据被编程成阈值电压分布VD1到VD4中的任何一个。当执行写入操作时，存储器单元可以根据待被写入的两位数据被控制成定位于四个阈值电压分布VD1至VD4中的任何一个中。例如，写有数据“11”的存储器单元可以具有对应于阈值电压分布VD1的阈值电压。写有数据“10”的存储器单元可以具有对应于阈值电压分布VD2的阈值电压。写有数据“00”的存储器单元可以具有对应于阈值电压分布VD3的阈值电压。写有数据“01”的存储器单元可以具有对应于阈值电压分布VD4的阈值电压。本发明不限于只能存储两位数据的存储器单元。存储器单元可以基于设计存储一位、两位、三位、四位、五位或更多位。通常，当在每个存储器单元中存储k位时，存储器单元可以根据存储在其中的数据被定位在2k个阈值电压分布中的任何一个中。
此外，联接到公共字线的存储器单元可对应于一个页面或两个页面。例如，联接到公共字线的存储器单元可对应于两个页面，即，最低有效位(LSB)页面和最高有效位(MSB)页面。存储在每个存储器单元中的低位和高位可以被分别存储在LSB页面和MSB页面中。也就是说，LSB页面是其中存储联接到公共字线的存储器单元的低位的区域，MSB页面是其中存储联接到公共字线的存储器单元的高位的区域。当在每个存储器单元中存储k位时，联接到公共字线的存储器单元可对应于k个页面。
当描述对存储器单元的读取操作时，当预定的读取电压通过字线被施加时，存储器单元可以根据阈值电压而被接通或断开。详细地，当高于存储器单元的阈值电压的读取电压被施加时，该存储器单元可以被接通，而当低于存储器单元的阈值电压的读取电压被施加时，该存储器单元可以被断开。在这种情况下，通过感测存储器单元被接通或断开时形成的电流，可以确定存储器单元的阈值电压是高于读取电压还是低于读取电压。因此，在非易失性存储器装置200中，通过对存储器单元施加预定的读取电压，例如，可以从具有低于读取电压的阈值电压的存储器单元读取数据“1”，并且例如，可以从具有高于读取电压的阈值电压的存储器单元读取数据“0”。
作为结果，非易失性存储器装置200可以通过将位于阈值电压分布VD1至VD4之间的读取电压RV1至RV3施加到存储器单元来读取存储在存储器单元中的数据。例如，由于定位于阈值电压分布VD2中的存储器单元在施加读取电压RV1时被断开并在施加读取电压RV2时被接通，所以可以基于这些操作读取数据“10”。
图3是说明用于执行写入操作的方法的简图。如上所述，可以对联接到公共字线的多个存储器单元同时执行写入操作，并且作为执行写入操作的结果，阈值电压分布VD1至VD4可以由联接到公共字线的多个存储器单元形成。此外，写入操作可以将数据同时存储在存储器单元的LSB页面和MSB页面中的方式来执行。
参照图3，在时间T11处，存储器单元可以处于已擦除状态，并且形成阈值电压分布E。可以提到的是，已擦除存储器单元存储有擦除数据“11”。擦除数据“11”可以是当通过将读取电压RV1、RV2或RV3中的任何一个用于已擦除存储器单元来执行读取操作时读取的数据。
在时间T12处，一些存储器单元可以通过施加写入电压而具有增大的阈值电压，并且形成阈值电压分布D1。剩余的存储器单元可以保持在已擦除状态，并形成阈值电压分布VD1。
在时间T13处，形成阈值电压分布D1的存储器单元的一些存储器单元可以通过施加更高的写入电压而具有进一步增大的阈值电压，并且因此可以形成阈值电压分布D2。形成阈值电压分布D1的存储器单元的剩余的存储器单元现在可以形成阈值电压分布VD2。
在时间T14处，形成阈值电压分布D2的存储器单元的一些存储器单元可以通过施加更高的写入电压而具有进一步增大的阈值电压，并且形成阈值电压分布VD4。形成阈值电压分布D2的存储器单元的剩余的存储器单元现在可以形成阈值电压分布VD3。
即，在执行写入操作时，处于已擦除状态的存储器单元根据待被写入的数据而经受阈值电压的增大。在这点上，写有与擦除数据“11”相同的数据的存储器单元，即定位于阈值电压分布VD1中的存储器单元，不会经受其阈值电压的增大，并因此被维持在已擦除状态。
图4是说明联接到公共字线的已擦除存储器单元处于不稳定状态的情况的简图。各个阈值电压分布E和E1表示由联接到公共字线的多个存储器单元形成的阈值电压分布。
参照图4，在时间T21处，当已擦除存储器单元形成具有低于读取电压RV1的电平的阈值电压分布E时，已擦除存储器单元可以处于稳定状态。此时，当通过使用读取电压RV1来执行读取操作时，由于所有已擦除存储器单元具有低于读取电压RV1的阈值电压，所以所有已擦除存储器单元都可以被接通，并且可以读取读取数据RD“1”。
在时间T22处，已擦除存储器单元中的一些存储器单元401可能由于各种原因而处于不稳定状态，并且已擦除存储器单元可形成阈值电压分布E1。处于不稳定状态的已擦除存储器单元，即不稳定存储器单元401可以具有高于读取电压RV1的阈值电压。例如，不稳定存储器单元401可能由于不完全的擦除操作而处于不稳定状态。可导致E1电压分布的事件的另一个示例可以包括突然断电，这由于突然断电干扰的影响而导致不稳定存储器单元401处于不稳定状态。当通过使用读取电压RV1来执行读取操作时，不稳定存储器单元401可由于其具有高于读取电压RV1的阈值电压而被断开，并且因此输出读取数据RD“0”。
具有已经增大到高于读取电压RV1的电平的阈值电压的不稳定存储器单元401不能通过写入操作而被定位在阈值电压分布VD1中。这是因为，如上参照图3所述，通过逐步增大存储器单元的阈值电压来执行写入操作。因此，不稳定存储器单元401不适合存储对应于擦除数据“11”的写入数据WD。然而，实际上不稳定存储器单元401可用于存储不对应于擦除数据“11”的写入数据WD。
因此，根据本发明的实施例，写入确定单元110可以通过参考从已擦除存储器单元读取的读取数据RD来确定已擦除存储器单元中的不稳定存储器单元401，并且可以通过参考待被写入不稳定存储器单元401中的写入数据WD来确定不稳定存储器单元401中的不可写入存储器单元。如上所述，不可写入存储器单元可以是不稳定存储器单元401中待写入对应于擦除数据“11”的写入数据WD的存储器单元。当不可写入存储器单元的数量超过阈值数量时，写入确定单元110可以禁止使用联接到公共字线的存储器单元。在一些实施例中，可以根据待写入的数据不同地确定各个不稳定存储器单元401是否不可写入。在一些实施例中，可以根据待写入的数据不同地确定是否禁止使用联接到公共字线的存储器单元。
在一些实施例中，阈值数量可以是可以允许存在于联接到公共字线的存储器单元之中的不可写入存储器单元的数量。由于不可写入存储器单元不会适当地存储数据并且当随后执行读取操作时输出错误位，所以根据实施例，可以考虑存储器***10的错误校正能力来确定阈值数量。因此，由于包括错误位的读取数据RD可以通过错误校正操作被恢复到正常数据，所以可以允许不可写入存储器单元的数量高达与可校正错误的数量相等的数量。换句话说，可以根据可校正错误的数量来选择阈值数量。
图5是说明用于确定不可写入存储器单元的方法的简图。例如，图5说明用于确定联接到字线WL的多个已擦除存储器单元C1到Ci中的不可写入存储器单元C1的方法。
参照图5，在将写入数据WD写入多个存储器单元C1至Ci中之前，图1所示的写入确定单元110可以通过执行读取操作获得来自存储器单元C1到Ci的读取数据RD。读取操作可以通过使用参考电压RFV来执行。例如，具有低于参考电压RFV的阈值电压的存储器单元C2和C3可以输出读取数据RD“1”，而具有高于参考电压RFV的阈值电压的存储器单元C1和Ci可以输出读取数据RD“0”。写入确定单元110可将读取数据RD为“1”的存储器单元C2和C3确定为稳定存储器单元，而将读取数据RD为“0”的存储器单元C1和Ci确定为不稳定存储器单元。
同时，参考电压RFV可以是图2至图4中所示的读取电压RV1。可选地，为了基于严格的参考来确定不稳定存储器单元，参考电压RFV可以是低于读取电压RV1的电压。
在获得来自存储器单元C1至Ci的读取数据RD之后，写入确定单元110可以确定待被写入不稳定存储器单元C1和Ci中的写入数据WD是否是“11”。因此，写入确定单元110可以将写入数据WD为“11”的不稳定存储器单元C1确定为不可写入存储器单元。
根据实施例，对于存储器单元C1至Ci中的每一个，写入确定单元110可以确定由读取数据RD和写入数据WD构成的模式是否对应于预定模式。也就是说，写入确定单元110可以同时确定读取数据RD是否为“0”以及写入数据WD是否为“11”。作为结果，写入确定单元110可以确定读取数据RD的模式和写入数据WD的模式对应于存储器单元C1至Ci中的存储器单元C1的预定模式，并且将存储器单元C1确定为不可写入存储器单元。
同时，输出读取数据RD“1”的稳定存储器单元C2和C3可以是可写入的，而不管写入数据WD是什么。此外，由于已经输出读取数据RD“0”的不稳定存储器单元Ci将存储对应于比当前阈值电压高的阈值电压的写入数据WD“01”，所以不稳定存储器单元Ci可以是可写入的。
以这种方式，写入确定单元110可以确定存储器单元C1至Ci中的不可写入存储器单元，并且计数不可写入存储器单元的数量。当计数的数量超过阈值数量时，写入确定单元110可以禁止使用存储器单元C1至Ci。
在图5中，由于待在每个存储器单元中写入两位，所以确定写入数据WD是否为“11”。然而，如果待在每个存储器单元中写入i位，则可以确定写入数据WD是否对应于i个“1”。
总结这些，在本实施例中，通过考虑写入数据WD，可以清楚地限定确定是否使用存储器单元的参考。在仅通过不稳定存储器单元的数量来确定是否使用存储器单元的情况下，确定允许的数量可能是不明确的，并且写入操作可能最终因写入数据WD而失败。然而，由于本实施例具体考虑是否可以写入特定的写入数据WD，所以可以最初防止写入操作失败，从而可以确保高的数据可靠性。此外，在本实施例中，可以提高包括多个存储器单元的存储器区域210的利用效率。
图6是说明根据本发明的实施例的存储器***10的操作方法的流程图。例如，图6说明图1的写入确定单元110确定是否将写入数据WD写入存储器区域210的已擦除存储器单元中的方法。
参照图6，在步骤S110处，针对已擦除存储器单元中的每一个，写入确定单元110可以基于从相应的已擦除存储器单元读出的读取数据RD，将相应的已擦除存储器单元确定为不稳定存储器单元。详细地，当确定已擦除存储器单元具有高于参考电压的阈值电压时，写入确定单元110可以基于读取数据RD将该已擦除存储器单元确定为不稳定存储器单元。在一些实施例中，参考电压可以等于或低于用于读取存储在存储器单元中的数据的一个或多个读取电压中的具有最低电平的读取电压。
在步骤S120处，写入确定单元110可以基于待被写入不稳定存储器单元中的写入数据WD来确定不稳定存储器单元是否是不可写入存储器单元。详细地，当确定待被写入不稳定存储器单元中的写入数据WD对应于存储器单元的多个阈值电压分布中的最低阈值电压分布时，写入确定单元110可以确定该不稳定存储器单元为不可写入存储器单元。
在步骤S130处，写入确定单元110可以根据已擦除存储器单元中的不可写入存储器单元的数量来禁止使用已擦除存储器单元。例如，当不可写入存储器单元的数量超过阈值数量时，写入确定单元110可以禁止使用已擦除存储器单元。在一些实施例中，待被禁止使用的已擦除存储器单元可以是联接到公共字线的存储器单元。
图7是说明根据本发明的实施例的存储器***20的框图。
参照图7，存储器***20可以包括控制器300和非易失性存储器装置400。非易失性存储器装置400可以包括存储器区域410和写入确定单元420。在图7所示的存储器***20中，写入确定单元420可以被包括在非易失性存储器装置400中，这与其中写入确定单元110被包括在图1中的控制器100中的图1的实施例不同。写入确定单元420可以包括比较部分421和计数器422。比较部分421和计数器422可以分别以与图1的比较部分111和计数器112基本相同的方式来操作。
写入确定单元420可以从控制器300接收待被写入存储器区域410的已擦除存储器单元中的写入数据WD。写入确定单元420可以根据控制器300的控制从存储器区域410的已擦除存储器单元读取读取数据RD。采用与图1的写入确定单元110相同的方法，写入确定单元420可以基于读取数据RD和写入数据WD对已擦除存储器单元中的不可写入存储器单元的数量进行计数，并根据计数的数量来确定是否能够使用已擦除存储器单元。当不可写入存储器单元的数量未超过阈值数量时，即当确定已擦除存储器单元可用时，写入确定单元420可以将写入数据WD写入已擦除存储器单元中。相反，当不可写入存储器单元的数量超过阈值数量时，即当确定应当禁止使用已擦除存储器单元时，写入确定单元420可以将确定结果DET报告给控制器300。
基于来自写入确定单元420的确定结果DET，控制器300可以禁止使用已擦除存储器单元，并控制写入确定单元420确定是否使用其它已擦除存储器单元。
图8是说明根据本发明的实施例的固态驱动器(SSD)1000的框图。
参照图8，SSD 1000可以包括控制器1100和存储介质1200。
控制器1100可以控制主机装置1500和存储介质1200之间的数据交换。控制器1100可以包括通过内部总线1170联接的处理器1110、随机存取存储器(RAM)1120、只读存储器(ROM)1130、错误校正码(ECC)单元1140、主机接口(IF)1150和存储介质接口(IF)1160。
处理器1110可以控制控制器1100的一般操作。处理器1110可以根据从主机装置1500接收的数据处理请求将数据存储在存储介质1200中，并且从存储介质1200读取存储的数据。为了高效地管理存储介质1200，处理器1110可以控制SSD 1000的后台(也称为内部)操作，诸如合并操作、磨损均衡操作等。
处理器1110可以包括写入确定单元1115。写入确定单元1115可以以与图1的写入确定单元110相同的方式进行配置和操作。也就是说，对于特定非易失性存储器装置的已擦除存储器单元中的每一个，写入确定单元1115可以基于从已擦除存储器单元读出的读取数据，将已擦除存储器单元确定为不稳定存储器单元。此外，写入确定单元1115可以基于待被写入不稳定存储器单元中的写入数据，将不稳定存储器单元确定为不可写入存储器单元。此外，写入确定单元1115可以根据已擦除存储器单元中的不可写入存储器单元的数量来禁止使用已擦除存储器单元。
RAM 1120可以存储处理器1110使用的程序和程序数据。RAM 1120可以在将从主机接口1150接收的数据传送到存储介质1200之前临时存储从主机接口1150接收的数据，并且可以在将来自存储介质1200的读取数据传送到主机装置1500之前临时存储来自存储介质1200的读取数据。
ROM 1130可以存储待被处理器1110读取的程序代码。程序代码可以包括待被处理器1110处理的命令，其用于处理器1110控制控制器1100的内部单元。
ECC单元1140可以对待被存储在存储介质1200中的数据进行编码，并且可以对从存储介质1200读取的数据进行解码。ECC单元1140可以根据ECC算法来检测和校正数据中出现的错误。
主机接口1150可以与主机装置1500交换数据处理请求、数据等。
存储介质接口1160可以将控制信号和数据传输到存储介质1200。存储介质接口1160可以接收来自存储介质1200的数据。存储介质接口1160可以通过多个通道CH0到CHn与存储介质1200联接。
存储介质1200可以包括多个非易失性存储器装置NVM0至NVMn。多个非易失性存储器装置NVM0至NVMn中的每一个可以根据控制器1100的控制执行写入操作和读取操作。
同时，根据实施例，SSD 1000可以以与图7的存储器***20相同的方式来配置和操作。在这种情况下，非易失性存储器装置NVM0至NVMn中的每一个可以以与图7的非易失性存储器装置400包括写入确定单元420相同的方式包括写入确定单元。
图9是说明采用如分别根据各个实施例的图1的存储器***10和图7的存储器***20的存储器***的数据处理***2000的框图。
参照图9，数据处理***2000可以包括计算机、膝上型计算机、上网本、智能电话、数字电视(TV)、数码照相机、导航仪等。数据处理***2000可以包括主处理器2100、主存储器装置2200、存储器***2300和输入/输出装置2400。数据处理***2000的内部单元可以通过***总线2500交换数据、控制信号等。
主处理器2100可以控制数据处理***2000的一般操作。例如，主处理器2100可以是中央处理单元，例如，诸如微处理器。主处理器2100可以执行主存储器装置2200上的诸如操作***、应用、装置驱动程序等软件。
主存储器装置2200可以存储主处理器2100使用的程序和程序数据。主存储器装置2200可以临时存储待被传输到存储器***2300和输入/输出装置2400的数据。
存储器***2300可以包括控制器2310和存储介质2320。存储器***2300可以基本类似于图1的存储器***10或图7的存储器***20进行配置和操作。
输入/输出装置2400可以包括键盘、扫描仪、触摸屏、屏幕监视器、打印机、鼠标等，其能够与用户交换数据，诸如从用户接收用于控制数据处理***2000的命令或向用户提供处理结果。
根据实施例，数据处理***2000可以通过诸如局域网(LAN)、广域网(WAN)、无线网络等的网络2600与至少一个服务器2700通信。数据处理***2000可以包括访问网络2600的网络接口(未示出)。
虽然以上已经描述了各个实施例，但是本领域技术人员将理解的是，所描述的实施例仅是示例。因此，本文描述的存储器***及其操作方法不应限于所描述的实施例。对于本发明所属领域的技术人员而言将显而易见的是，在不脱离如所附权利要求所限定的本发明的精神和范围的情况下，可以进行各种其它的改变和修改。

Claims (20)

1.一种存储器***的操作方法，其包括：
基于从多个已擦除存储器单元中的至少一个已擦除存储器单元读取的读取数据，将所述至少一个已擦除存储器单元确定为不稳定存储器单元；
基于待被写入所述不稳定存储器单元中的写入数据，将所述不稳定存储器单元确定为不可写入存储器单元；以及
根据所述多个已擦除存储器单元中作为所述不可写入存储器单元的已擦除存储器单元的数量，禁止使用所述多个已擦除存储器单元。
2.根据权利要求1所述的方法，其中，将所述至少一个已擦除存储器单元确定为所述不稳定存储器单元包括：
当确定所述多个已擦除存储器单元中的所述至少一个已擦除存储器单元具有高于参考电压的阈值电压时，基于所述读取数据将所述至少一个已擦除存储器单元确定为所述不稳定存储器单元。
3.根据权利要求2所述的方法，其中，所述参考电压等于或低于用于读取存储在存储器单元中的数据的一个或多个读取电压中具有最低电平的读取电压。
4.根据权利要求1所述的方法，其中，将所述不稳定存储器单元确定为所述不可写入存储器单元包括：
当确定所述写入数据对应于多个阈值电压分布中的最低阈值电压分布时，将所述不稳定存储器单元确定为所述不可写入存储器单元。
5.根据权利要求1所述的方法，其中，所述多个已擦除存储器单元联接到公共字线。
6.一种存储器***的操作方法，其包括：
将从已擦除存储器单元读取的读取数据与第一值进行比较；
将待被写入所述已擦除存储器单元中的写入数据与第二值进行比较；以及
根据比较结果将所述已擦除存储器单元确定为不可写入存储器单元。
7.根据权利要求6所述的方法，其进一步包括：
通过将参考电压施加到所述已擦除存储器单元来读取所述读取数据，
其中所述第一值是当所述参考电压被施加到具有高于所述参考电压的阈值电压的所述已擦除存储器单元时读取的数据。
8.根据权利要求7所述的方法，其中，所述参考电压等于或低于用于读取存储在存储器单元中的数据的一个或多个读取电压中具有最低电平的读取电压。
9.根据权利要求6所述的方法，其中，所述第二值是被写入执行写入操作的存储器单元中定位于多个阈值电压分布中的最低阈值电压分布中的存储器单元中的数据。
10.根据权利要求6所述的方法，其进一步包括：
根据多个已擦除存储器单元中作为所述不可写入存储器单元的已擦除存储器单元的数量，禁止使用所述多个已擦除存储器单元。
11.根据权利要求10所述的方法，其中，所述多个已擦除存储器单元联接到公共字线。
12.一种存储器***，其包括：
非易失性存储器装置，其包括多个已擦除存储器单元；以及
控制器，其适于基于从所述多个已擦除存储器单元中的至少一个已擦除存储器单元读取的读取数据，将所述至少一个已擦除存储器单元确定为不稳定存储器单元；基于待被写入所述不稳定存储器单元中的写入数据，将所述不稳定存储器单元确定为不可写入存储器单元；并且根据所述多个已擦除存储器单元中作为所述不可写入存储器单元的已擦除存储器单元的数量，禁止使用所述多个已擦除存储器单元。
13.根据权利要求12所述的存储器***，其中，当确定所述多个已擦除存储器单元中的所述至少一个已擦除存储器单元具有高于参考电压的阈值电压时，所述控制器基于所述读取数据将所述至少一个已擦除存储器单元确定为所述不稳定存储器单元。
14.根据权利要求13所述的存储器***，其中，所述参考电压等于或低于用于读取存储在存储器单元中的数据的一个或多个读取电压中具有最低电平的读取电压。
15.根据权利要求12所述的存储器***，其中，当确定所述写入数据对应于多个阈值电压分布中的最低阈值电压分布时，所述控制器将所述不稳定存储器单元确定为所述不可写入存储器单元。
16.根据权利要求12所述的存储器***，其中，所述多个已擦除存储器单元联接到公共字线。
17.一种非易失性存储器装置，其包括：
多个已擦除存储器装置；以及
写入确定单元，其被配置成：
根据多个已擦除存储器单元中的至少一个已擦除存储器单元是否具有高于参考电压的阈值电压，将所述至少一个已擦除存储器单元确定为不稳定存储器单元；以及
根据待被写入所述不稳定存储器单元中的写入数据是否对应于多个阈值电压分布中的最低阈值电压分布，将所述不稳定存储器单元确定为不可写入存储器单元。
18.根据权利要求17所述的非易失性存储器装置，其中，所述写入确定单元通过将所述参考电压施加到所述至少一个已擦除存储器单元来读取数据，并且根据将读取的数据与第一值进行比较的结果，将所述至少一个已擦除存储器单元确定为所述不稳定存储器单元。
19.根据权利要求17所述的非易失性存储器装置，其中，所述参考电压等于或低于用于读取存储在存储器单元中的数据的一个或多个读取电压中具有最低电平的读取电压。
20.根据权利要求17所述的非易失性存储器装置，其中，所述写入确定单元根据所述多个已擦除存储器单元中作为所述不可写入存储器单元的已擦除存储器单元的数量来确定是否禁止使用所述多个已擦除存储器单元，并且其中，所述多个已擦除存储器单元联接到公共字线。
CN201711250833.3A 2017-02-23 2017-12-01 非易失性存储器装置、包括其的存储器***及操作方法 Active CN108511020B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020170023887A KR102678654B1 (ko) 2017-02-23 2017-02-23 비휘발성 메모리 장치, 데이터 저장 장치 및 그것의 동작 방법
KR10-2017-0023887 2017-02-23

Publications (2)

Publication Number Publication Date
CN108511020A CN108511020A (zh) 2018-09-07
CN108511020B true CN108511020B (zh) 2022-05-24

Family

ID=63167985

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201711250833.3A Active CN108511020B (zh) 2017-02-23 2017-12-01 非易失性存储器装置、包括其的存储器***及操作方法

Country Status (4)

Country Link
US (1) US10186324B2 (zh)
KR (1) KR102678654B1 (zh)
CN (1) CN108511020B (zh)
TW (1) TWI735694B (zh)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1856841A (zh) * 2003-09-26 2006-11-01 株式会社东芝 对每个存储块具有保护功能的非易失性半导体存储器件
CN101002279A (zh) * 2004-03-26 2007-07-18 斯班逊有限公司 半导体器件及将资料写入该半导体器件的方法
CN102597975A (zh) * 2009-10-29 2012-07-18 飞思卡尔半导体公司 一次可编程存储器装置及其方法
JP2015106425A (ja) * 2013-11-29 2015-06-08 ラピスセミコンダクタ株式会社 半導体メモリの制御装置及び不安定メモリ領域の検出方法

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6571312B1 (en) * 1999-02-19 2003-05-27 Mitsubishi Denki Kabushiki Kaisha Data storage method and data processing device using an erasure block buffer and write buffer for writing and erasing data in memory
JP4165990B2 (ja) * 1999-12-20 2008-10-15 Ｔｄｋ株式会社 メモリコントローラ及びメモリコントローラを備えるフラッシュメモリシステム、並びに、フラッシュメモリへのデータの書き込み方法
US6711701B1 (en) * 2000-08-25 2004-03-23 Micron Technology, Inc. Write and erase protection in a synchronous memory
JP2006294143A (ja) * 2005-04-12 2006-10-26 Toshiba Corp 不揮発性半導体記憶装置
KR101075504B1 (ko) * 2009-01-29 2011-10-21 주식회사 하이닉스반도체 불휘발성 메모리 소자의 소거 동작 방법
KR20120121167A (ko) * 2011-04-26 2012-11-05 에스케이하이닉스 주식회사 반도체 장치 및 이를 이용한 소거 방법
JP5112566B1 (ja) * 2011-12-16 2013-01-09 株式会社東芝 半導体記憶装置、不揮発性半導体メモリの検査方法、及びプログラム
KR20130072518A (ko) * 2011-12-22 2013-07-02 에스케이하이닉스 주식회사 반도체 장치 및 이의 동작 방법
KR101975406B1 (ko) * 2012-07-11 2019-05-07 삼성전자주식회사 비휘발성 메모리 장치 및 그것을 포함하는 메모리 시스템 및 그것의 메모리 블록 관리, 소거, 및 프로그램 방법들
US9146882B2 (en) * 2013-02-04 2015-09-29 International Business Machines Corporation Securing the contents of a memory device
KR102065665B1 (ko) 2013-10-17 2020-01-13 삼성전자 주식회사 더미 워드라인을 포함하는 불휘발성 메모리 장치, 메모리 시스템 및 메모리 시스템의 동작방법
KR20150122493A (ko) 2014-04-23 2015-11-02 에스케이하이닉스 주식회사 데이터 저장 장치 및 그것의 동작 방법

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1856841A (zh) * 2003-09-26 2006-11-01 株式会社东芝 对每个存储块具有保护功能的非易失性半导体存储器件
CN101002279A (zh) * 2004-03-26 2007-07-18 斯班逊有限公司 半导体器件及将资料写入该半导体器件的方法
CN102597975A (zh) * 2009-10-29 2012-07-18 飞思卡尔半导体公司 一次可编程存储器装置及其方法
JP2015106425A (ja) * 2013-11-29 2015-06-08 ラピスセミコンダクタ株式会社 半導体メモリの制御装置及び不安定メモリ領域の検出方法

Also Published As

Publication number Publication date
US10186324B2 (en) 2019-01-22
KR102678654B1 (ko) 2024-06-27
TWI735694B (zh) 2021-08-11
US20180240528A1 (en) 2018-08-23
TW201842508A (zh) 2018-12-01
CN108511020A (zh) 2018-09-07
KR20180097218A (ko) 2018-08-31

Similar Documents

Publication Publication Date Title
US10268540B2 (en) Data storage device and operating method thereof
US20140359382A1 (en) Memory controller and operating method providing replacement block for bad block
US9898363B2 (en) Data storage device and operating method thereof
CN105654988B (zh) 存储器***及其操作方法
US9898199B2 (en) Data storage device and operating method thereof
US10001952B2 (en) Data storage device and operating method thereof including read error correction
US10621087B2 (en) Operating method of data storage device
US9570189B1 (en) Data storage device and operating method thereof
US9899094B2 (en) Nonvolatile memory device for supporting fast checking function and operating method of data storage device including the same
US10649840B2 (en) Data storage device performing recovery operation after sudden power-off and operating method thereof
US20190057049A1 (en) Memory system and operating method thereof
US20180143902A1 (en) Data storage device and operating method thereof
US11704048B2 (en) Electronic device
US20190057026A1 (en) Data storage device and operating method thereof
US10191790B2 (en) Data storage device and error recovery method thereof
CN107045484B (zh) 数据存储装置
US20170357461A1 (en) Data storage device and operating method thereof
CN108255637B (zh) 数据存储装置及其操作方法
US10026501B2 (en) Data storage device and operating method thereof
US10152372B2 (en) Data storage device and operating method thereof
US9852067B2 (en) Data storage device and operating method thereof
US9646707B1 (en) Data storage device and operating method thereof
US9966135B2 (en) Data storage device and operating method thereof
US10037151B2 (en) Data storage device performing pattern identification operation, operating method thereof, and data processing system including the same
CN108511020B (zh) 非易失性存储器装置、包括其的存储器***及操作方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant