TWI654709B - 切割晶圓背側上具有焊料凸塊的晶圓 - Google Patents

切割晶圓背側上具有焊料凸塊的晶圓

Info

Publication number
TWI654709B
TWI654709B TW104111814A TW104111814A TWI654709B TW I654709 B TWI654709 B TW I654709B TW 104111814 A TW104111814 A TW 104111814A TW 104111814 A TW104111814 A TW 104111814A TW I654709 B TWI654709 B TW I654709B
Authority
TW
Taiwan
Prior art keywords
semiconductor wafer
tape
integrated circuits
mask
cutting
Prior art date
Application number
TW104111814A
Other languages
English (en)
Other versions
TW201601243A (zh
Inventor
類維生
帕帕那詹姆士Ｓ
伊爾亞帕爾納
伊頓貝德
庫默亞傑
Original Assignee
美商應用材料股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 美商應用材料股份有限公司 filed Critical 美商應用材料股份有限公司
Publication of TW201601243A publication Critical patent/TW201601243A/zh
Application granted granted Critical
Publication of TWI654709B publication Critical patent/TWI654709B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/268—Bombardment with radiation with high-energy radiation using electromagnetic radiation, e.g. laser radiation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L21/6836—Wafer tapes, e.g. grinding or dicing support tapes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68327—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used during dicing or grinding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/6834—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used to protect an active side of a device or wafer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68381—Details of chemical or physical process used for separating the auxiliary support from a device or wafer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05568—Disposition the whole external layer protruding from the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/0557—Disposition the external layer being disposed on a via connection of the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1302—Disposition
    • H01L2224/13025—Disposition the bump connector being disposed on a via connection of the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16135—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/16145—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/94—Batch processes at wafer-level, i.e. with connecting carried out on a wafer comprising a plurality of undiced individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06513—Bump or bump-like direct electrical connections between devices, e.g. flip-chip connection, solder bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06517—Bump or bump-like direct electrical connections from device to substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06541—Conductive via connections through the device, e.g. vertical interconnects, through silicon via [TSV]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06555—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking
    • H01L2225/06565—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking the devices having the same size and there being no auxiliary carrier between the devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12041—LED

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Power Engineering (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Electromagnetism (AREA)
  • Optics & Photonics (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Plasma & Fusion (AREA)
  • Dicing (AREA)

Abstract

揭示用於具有背側焊料凸塊的晶圓的混合式雷射劃線及電漿蝕刻切割製程之方法。例如，一種切割半導體晶圓的方法，該半導體晶圓之前側上具有積體電路，該半導體晶圓之背側上具有對應的金屬凸塊陣列，該方法涉及施加切割膠帶至該半導體晶圓之該背側，該切割膠帶覆蓋該等金屬凸塊陣列。該方法還涉及隨後在該半導體晶圓之該前側上形成遮罩，該遮罩覆蓋該等積體電路。該方法還涉及使用雷射劃線處理在該半導體晶圓之該前側上形成刻劃線，該等刻劃線被形成在該遮罩中並介於該等積體電路之間。該方法還涉及電漿蝕刻該半導體晶圓穿透該等刻劃線，以切割該等積體電路，在該電漿蝕刻期間該遮罩保護該等積體電路。

Description

切割晶圓背側上具有焊料凸塊的晶圓
本發明之實施例屬於半導體處理之領域，尤其是屬於切割半導體晶圓之方法，其中每個晶圓上具有複數個積體電路。
在半導體晶圓處理中，係將積體電路形成於晶圓(亦可稱為基板)上，晶圓係由矽或其他半導體材料所組成。一般來說，利用各種材料層(可為半導體的、導體的或絕緣的)來形成該等積體電路。使用各種眾所周知的製程來摻雜、沉積以及蝕刻該等材料，以形成積體電路。每個晶圓經處理而形成許多含有積體電路之個別區域，該等含有積體電路之個別區域習知為晶粒。
在積體電路形成製程之後，晶圓被「切割」以彼此分離出個別的晶粒，而用於封裝或使用於較大電路內的未封裝形式。用於晶圓切割的二種主要技術為劃線與鋸切。使用劃線係將尖端為鑽石的劃線器沿著預先形成的刻劃線移動經過整個晶圓表面。該等刻劃線沿著晶粒之間的間隔延伸。該等間隔一般被稱為「街道」。鑽石劃線器沿著該等街道在晶圓表面形成淺刮痕。在施加壓力時，例如使用滾軸施加壓力時，晶圓會立即沿著刻劃線分離。晶圓中的***會沿著晶圓基板的晶格結構前進。劃線可用於厚度約10密耳(千分之一英吋)或更薄的晶圓。對於較厚的晶圓，目前鋸切是較佳的切割方法。
使用鋸切時，尖端為鑽石且每分鐘以高轉數旋轉的鋸子接觸晶圓表面並延著街道鋸切晶圓。晶圓係固定於支撐構件上，支撐構件例如延伸穿過膜框的黏膜，並且將鋸子重複地施用於垂直與水平街道。不管是劃線或是鋸切，都有的一個問題是會沿著晶粒的斷邊形成缺口和鑿孔。另外，裂縫會形成並從 晶粒邊緣延伸進入基板，而使得積體電路無法運作。當使用劃線時缺口與裂縫尤其是問題，因為只能在結晶結構的<110>方向上、在方形或長方形晶粒的一個邊上劃線。因此，分割晶粒的另一邊時會產生鋸齒狀的分割線。由於缺口與裂縫，在晶圓上的晶粒之間需要有額外的間隔，以防止損壞積體電路，例如將缺口與裂縫保持在離實際的積體電路一段距離。需要間隔的結果是，無法在標準尺寸的晶圓上形成盡可能多的晶粒，因而浪費了可以其他方式用於電路的晶圓之真實價值。使用鋸切更嚴重地浪費了半導體晶圓的真實價值。鋸子的刀刃約有15微米厚。因此，為了確保鋸子在刻痕周圍造成的破裂及其他損傷不會傷害到積體電路，時常必須將每個晶粒的電路分隔三至五百微米。此外，在切割之後需要大量清洗每個晶粒，以去除顆粒及其他從鋸切過程產生的污染物。
電漿切割已被使用了，但也一樣有所限制。例如，一個阻礙電漿切割實施的限制可能是成本。圖案化電阻的標準微影操作可能使實施成本過高。另一個可能阻礙電漿切割實施的限制在於，在沿著街道切割中電漿處理常見的金屬(如銅)時會造成生產問題或產量限制。
本發明之實施例包括切割半導體晶圓之方法，其中每個晶圓上具有複數個積體電路。
在一實施例中，一種切割半導體晶圓的方法，該半導體晶圓之前側上具有積體電路，該半導體晶圓之背側上具有對應的金屬凸塊陣列，該方法涉及施加切割膠帶至該半導體晶圓之該背側，該切割膠帶覆蓋該等金屬凸塊陣列。該方法還涉及隨後在該半導體晶圓之該前側上形成遮罩，該遮罩覆蓋該等積體電路。該方法還涉及使用雷射劃線處理在該半導體晶圓之該前側上形成刻劃線，該等刻劃線被形成在該遮罩中並介於該等積體電路之間。該方法還涉及 電漿蝕刻該半導體晶圓穿透該等刻劃線，以切割該等積體電路，在該電漿蝕刻期間該遮罩保護該等積體電路。
在另一個實施例中，一種切割半導體晶圓的方法，該半導體晶圓之前側上具有積體電路，該半導體晶圓之背側上具有對應的金屬凸塊陣列，該方法涉及提供具有切割膠帶的該半導體晶圓，該切割膠帶被施加於該半導體晶圓之該背側。該切割膠帶覆蓋該等金屬凸塊陣列。該半導體晶圓還具有遮罩，該遮罩被形成在該半導體晶圓之該前側上。該遮罩覆蓋該等積體電路。該方法還涉及使用雷射劃線處理在該半導體晶圓之該前側上形成刻劃線，該等刻劃線被形成在該遮罩中並介於該等積體電路之間。該方法還涉及電漿蝕刻該半導體晶圓穿透該等刻劃線，以切割該等積體電路，在該電漿蝕刻期間該遮罩保護該等積體電路。
在另一個實施例中，一種切割半導體晶圓的方法，該半導體晶圓之前側上具有積體電路，該半導體晶圓之背側上具有對應的金屬凸塊陣列，該方法涉及提供具有切割膠帶的該半導體晶圓，該切割膠帶被施加於該半導體晶圓之該背側。該切割膠帶覆蓋該等金屬凸塊陣列。該半導體晶圓還具有遮罩，該遮罩被形成在該半導體晶圓之該前側上。該遮罩覆蓋該等積體電路。該等刻劃線被形成在該遮罩中並介於該等積體電路之間。該方法還涉及電漿蝕刻該半導體晶圓穿透該等刻劃線，以切割該等積體電路。在該電漿蝕刻期間，該遮罩保護該等積體電路。
100‧‧‧結構
102‧‧‧活性表面
104‧‧‧金屬墊
106‧‧‧元件層
108‧‧‧背側
110‧‧‧介電及/或鈍化層
112‧‧‧焊料凸塊
120‧‧‧結構
122‧‧‧活性表面
124‧‧‧金屬墊
126‧‧‧元件層
128‧‧‧背側
130‧‧‧介電及/或鈍化層
132‧‧‧焊料凸塊
134‧‧‧穿矽通孔(TSV)
140‧‧‧結構
142‧‧‧第一記憶體晶粒
144‧‧‧第二記憶體晶粒
146‧‧‧邏輯晶粒
148‧‧‧封裝基板
150‧‧‧背側凸塊
152‧‧‧TSV
202‧‧‧遮罩
203‧‧‧背側
204‧‧‧半導體基板或晶圓
205‧‧‧前側
206‧‧‧積體電路
207‧‧‧街道
210‧‧‧雷射刻劃線
211‧‧‧表面
212‧‧‧溝槽
240‧‧‧鈍化層
242‧‧‧陣列
243‧‧‧區域
297‧‧‧承載膜或帶
298‧‧‧切割膜或膠帶
300A‧‧‧通孔
300B‧‧‧通孔
300C‧‧‧通孔
302A‧‧‧明顯損傷
302B‧‧‧損傷
302C‧‧‧無損傷
400‧‧‧佈局
402‧‧‧佈局
500‧‧‧半導體晶圓或基板
502‧‧‧半導體晶圓或基板
600‧‧‧製程工具
602‧‧‧工廠介面
604‧‧‧負載鎖定室
606‧‧‧群集工具
608‧‧‧電漿蝕刻腔室
610‧‧‧雷射劃線設備
612‧‧‧沉積室
614‧‧‧濕/乾工站
700‧‧‧電腦系統
702‧‧‧處理器
704‧‧‧主記憶體
706‧‧‧靜態記憶體
708‧‧‧網路介面裝置
710‧‧‧影像顯示單元
712‧‧‧字母數字輸入裝置
714‧‧‧游標控制裝置
716‧‧‧訊號產生裝置
718‧‧‧輔助記憶體
720‧‧‧網路
722‧‧‧軟體
726‧‧‧處理邏輯
730‧‧‧匯流排
731‧‧‧機器可存取儲存媒體
第1A圖圖示依據本發明之實施例背側具有凸塊的晶粒之剖視圖。
第1B圖圖示依據本發明之另一個實施例背側具有凸塊的晶粒之剖視圖。
第1C圖圖示依據本發明之實施例背側具有凸塊的晶粒之堆疊連接至封裝基板的剖視圖。
第2A-2F圖圖示依據本發明之實施例描繪在用於具有背側焊料凸塊的晶圓的混合式雷射劃線及電漿蝕刻切割製程中的各種操作之剖視圖，其中：第2A圖圖示背側上形成有焊料凸塊的起始半導體基板或晶圓；第2B圖圖示第2A圖經由背側固定於切割膜或膠帶之後的結構；第2C圖圖示第2B圖從前側承載帶拆卸半導體基板或晶圓之後的結構；第2D圖圖示第2C圖在形成被施加於半導體基板或晶圓之前側的切割遮罩之後的結構；第2E圖圖示第2D圖在使用雷射劃線製程從半導體基板或晶圓前側在切割遮罩和街道劃線之後的結構；以及第2F圖圖示第2E圖在電漿蝕刻以將半導體基板或晶圓切割成個別IC之後的結構。
第3圖圖示依據本發明之實施例使用在飛秒範圍中的雷射脈衝對比較長脈衝時間的雷射脈衝之效果。
第4圖圖示依據本發明之實施例藉由使用較窄的街道在半導體晶圓上實現的緊密對比可能被限於最小寬度的傳統切割。
第5圖圖示依據本發明之實施例允許更密集填充並因此每片晶圓有更多晶粒的自由形式積體電路配置對比網格對齊的作法。
第6圖圖示依據本發明之實施例用於雷射劃線及電漿切割具有背側焊料凸塊的晶圓或基板的工具佈局之方塊圖。
第7圖圖示依據本發明之實施例的例示性電腦系統之方塊圖。
描述了切割半導體晶圓的方法，其中每個晶圓上具有複數個積體電路。在以下說明中提出了許多具體細節，例如基於飛秒的雷射劃線與電漿蝕刻條件以及材料方案，以提供對於本發明之實施例的完整瞭解。對於所屬技術領域中具有通常知識者來說，可不以該等具體細節來實施本發明實施例將是顯而易見的。在其他的例子中，並未詳細描述眾所周知的態樣，例如積體電路的製造，以免不必要地混淆了本發明的實施例。此外，應瞭解的是，圖式中圖示的各種實施例只是說明性的表示，而且不一定依照比例繪製。
可以實施一種涉及初始雷射劃線製程以及後續電漿處理之混合式晶圓或基板切割製程來進行晶粒單體化。可以使用雷射劃線製程來乾淨地移除晶圓前側上的遮罩層、有機和無機介電層、以及元件層中之一者或更多者、以及切入基板中。之後可以採用切割製程的電漿蝕刻或處理部分來產出乾淨的晶粒或晶片切單或切割。特定的實施例是針對用於背側上已形成焊料凸塊的晶圓的混合式雷射劃線及電漿蝕刻切割製程。
為了提供上下文，用於三維(3D)封裝目的的新興應用，例如邏輯晶片/記憶體晶片混合結構可以涉及配置焊料凸塊在晶圓背側上，用於意圖堆疊的晶粒。例如，在一種情況下，邏輯晶粒在背側上具有凸塊。當邏輯晶粒被堆疊到印刷電路板(PCB)封裝基板上時，背側通過凸塊被連接到基板。在第二堆疊層上，凸塊在前側上的記憶體晶粒被堆疊，且該記憶體晶粒之元件層(前側)被堆疊到邏輯晶粒的背側上等等。使用傳統刀刃鋸切或雷射全厚度切割來切割背側上具有凸塊的晶圓會產生問題。因為在這兩種情況下，為了在切割過程中保持晶圓的剛性，遠較平坦的前(元件)側被固定到切割膠帶上。同時，具有凸塊的背側面向用於切割的鋸切刀刃或雷射，以避免凸塊的波狀起伏。切割處理完成之後，可能有最精緻的元件側被黏著到切割膠帶上而變得難以從膠帶取 出的風險。所謂的耐雷射切割膠帶已被開發來減輕這種問題，但是，取決於雷射的強度，確實沒有這種基於聚合物的膠帶可耐雷射。
因此，一個或更多個實施例係針對使用混合式雷射劃線及電漿蝕刻切割製程的晶圓或基板切割。至少一些實施例包括切割背側上形成有金屬凸塊的晶圓的方法和系統。例如，在三維(3D)邏輯晶片/記憶體晶片堆疊的應用中，高度高達100微米或更高的金屬凸塊被放在晶圓的背側上。作為後段製程的凸塊形成是在前側上完成元件層之後實現的，並於隨後從背側薄化晶圓。如上所述，直接切割背側上具有高凸塊的薄元件晶圓會是非常具有挑戰性的。例如，由於由凸塊引起的、來自背側的不均勻晶圓固定，從元件側的刀刃切割會造成機械應力。在包括低介電常數介電質元件層的情況下，從任一側的刀刃切割會導致低介電常數材料破裂和脫層、剝離等。全厚度雷射切割，例如使用奈秒紫外線(UV)雷射的處理會將分割的晶粒黏到切割膠帶材料上，使得分割的晶粒難以取出。此外，傳統上，已部署研磨之前的切割，但這僅限於一旦背側研磨和拋光完成後沒有進一步的處理或功能層會被添加到背側上的應用。本文所述的實施例可以解決一個或更多個以上強調的問題。
應當理解的是，本文所述的製程可以被用來適應各種涉及半導體晶粒的背側上具有凸塊的結構之製造。在第一實例中，第1A圖圖示依據本發明之實施例背側具有凸塊的晶粒之剖視圖。參照第1A圖，半導體結構100(例如邏輯晶粒)具有活性表面102，活性表面102在元件層106上具有金屬墊104。元件層可以包括半導體元件層和相關的介電層(包括低介電常數層)及金屬化層。結構100的背側108包括介電及/或鈍化層110以及焊料凸塊112，例如銅凸塊。
在第二實例中，第1B圖圖示依據本發明之另一個實施例背側具有凸塊的另一個晶粒之剖視圖。參照第1B圖，半導體結構120(例如記憶體晶粒)具有活性表面122，活性表面122在元件層126上具有金屬墊124。元件層可以包括 半導體元件層和相關的介電層(包括低介電常數層)及金屬化層。結構120的背側128包括介電及/或鈍化層130以及焊料凸塊132，例如銅凸塊。穿矽通孔(TSV)134連接墊124與凸塊132並穿透矽基板。
在第三實例中，第1C圖圖示依據本發明之實施例背側具有凸塊的晶粒之堆疊連接至封裝基板的剖視圖。參照第1C圖，邏輯晶粒/記憶體晶粒混合3-D堆疊結構140包括背側具有凸塊的第一記憶體晶粒142，第一記憶體晶粒142耦接到背側具有凸塊的第二記憶體晶粒144。背側具有凸塊的第二記憶體晶粒144被耦接到邏輯晶粒146。邏輯晶粒146被耦接到封裝基板148。如第1C圖所繪示，耦接可以藉由使用背側凸塊150和TSV 152來實現。應當理解的是，雖然第1C圖中未繪示出，但可以在最終產品中、在基板/晶粒或晶粒/晶粒之間包括底部填充材料作為鈍化層。
因此，如以下更詳細描述的，一個或更多個實施例涉及切割上面形成有凸塊的晶圓。作為實例，第2A-2F圖圖示依據本發明之實施例描繪在用於具有背側焊料凸塊的晶圓的混合式雷射劃線及電漿蝕刻切割製程中的各種操作之剖視圖。
參照第2A圖，半導體基板或晶圓204(僅圖示出其中的一部分)具有背側203和前側205。半導體基板或晶圓204的前側205上具有積體電路206。積體電路206被街道207隔開，街道207可以包括類似於積體電路206之金屬化和介電層的金屬化和介電層。例如，街道207可以由介電質材料、半導體材料、及金屬化的層所組成。在一個實施例中，一個或更多個街道207包括類似於積體電路206之實際元件的測試元件。然而，在其他的實施例中，測試元件和相關的材料不被包括在街道207中。應當理解的是，積體電路206(和街道207)不需要如圖所示為平面的，卻可以由於包含凸塊/支柱及其它類似的特徵而存在形貌。
再次參照第2A圖，在此階段，半導體基板或晶圓204已被從背側203薄化，以為半導體基板或晶圓204提供最終厚度。薄化可以涉及背側研磨製程。然後一個或更多個鈍化層240被形成在晶圓背側203上。然後背側金屬凸塊的陣列242被形成在背側203上的一個或更多個鈍化層240上。可以理解的是，第2A圖中繪示的每個陣列242表示複數個可以被形成為任何適當厚度和間距的金屬凸塊。同時，如繪示的，陣列可以對齊積體電路206而製造，但不在對應街道207的區域上方。在實施例中，每個背側203金屬凸塊的陣列242包括焊料凸塊和對應的襯墊。在一個實施例中，金屬凸塊大致上是由銅所組成的，但實施例並不限於此。在一個實施例中，半導體基板或晶圓204的最終厚度小於約300微米。在一個這樣的實施例中，半導體基板或晶圓204的最終厚度小於約100微米。
再次參照第2A圖，在一實施例中，半導體基板或晶圓204被黏附於承載膜或帶297，例如基板載體的帶。雖然未圖示出，但應當理解的是，承載膜或帶297可以被帶框包圍。更一般來說，在前端元件製造之後，半導體基板或晶圓204可以經由前側205被固定在載體上用於進行薄化、背側鈍化層生長、及凸塊形成。在完成晶圓背側圖案化之後，可將半導體基板或晶圓204從載體拆卸、清洗及轉移到承載膜或帶297，如第2A圖所繪示。在一個實施例中，承載膜或帶297是紫外線固化承載膜或帶297，其中紫外線固化承載膜或帶297對半導體基板或晶圓204的黏性在曝露於紫外線照射後減弱。
參照第2B圖，半導體基板或晶圓204經由背側203被固定於切割膜或膠帶298。雖然未圖示，但應理解的是，切割膜或膠帶298可以被帶框包圍。在一個實施例中，切割膜或膠帶298是紫外線固化切割膜或膠帶298，其中紫外線固化切割膜或膠帶298對半導體基板或晶圓204的黏性在曝露於紫外線照射後減弱。在另一個實施例中，切割膜或膠帶298是熱固化切割膜或膠帶298，其中熱固化切割膜或膠帶298對半導體基板或晶圓204的黏性在曝露於熱之後減弱。在 任一種情況下，在一個實施例中，切割膜或膠帶298被使用乾膜真空層合技術施加。
再次參照第2B圖，在一實施例中，使用乾膜真空層合來將半導體基板或晶圓204背側203固定在切割膠帶298上，因為乾膜真空層合可消除假使固定在空氣中進行時會以其他方式被嵌入凸塊242之間的氣泡。應當理解的是，陷在半導體基板或晶圓204與切割膠帶298之間的氣泡可能會在電漿蝕刻的過程中導致災難性的晶圓損壞。因此，在一個實施例中，抽真空的、低壓的且無氣泡的區域243被形成在凸塊242與切割膜或膠帶298之間。在具體的實施例中，區域243是壓力大致上小於1atm(例如小於0.2atm)的孔隙。在一個實施例中，切割膜或膠帶298上具有厚的黏著/釋放膜，這可能是較佳的，以實現將切割膜或膠帶298平滑地(例如非波狀地)固定在半導體基板或晶圓204上。同時，雖然未被相對圖示出，但在一實施例中，切割膜或膠帶298的厚度為約90微米，同時凸塊242的高度為高達約50微米。
參照第2C圖，在半導體基板或晶圓204被接收為已被固定在承載帶297上且前元件側205與承載帶297接觸的情況下，從承載帶297拆卸半導體基板或晶圓204。在一個這樣的實施例中，承載帶297是紫外線固化帶並借助紫外線照射來釋放。應當理解的是，第2B圖和第2C圖的順序可以顛倒，其中可以在黏附膠帶298之前釋放帶297。
參照第2D圖，切割遮罩202被施加到半導體基板或晶圓204的前側205，而且在一個實施例中覆蓋街道207和積體電路206。適當的遮罩材料在下文中有更詳細的描述。在特定的實施例中，切割遮罩202包括或是藉由乾膜真空層合或旋塗或其他濕塗技術施加的水溶性遮罩層。
參照第2E圖，使用雷射劃線製程從半導體基板或晶圓204前側205在切割遮罩202和街道207劃線，以提供雷射刻劃線210，並從街道207去除材料。 雷射刻劃線210可以終止於半導體基板或晶圓204的表面211，或者可以延伸成為進入半導體基板或晶圓204的溝槽212。在其他實施例中，取代雷射劃線製程的是，可以藉由例如網印圖案化的遮罩、光微影術、或藉由施加預先圖案化的乾層壓遮罩來實現遮罩的圖案化。
參照第2F圖，使用電漿蝕刻製程來將半導體基板或晶圓204切割成個別的IC(即成為個別的IC 206)。在一實施例中，進行電漿蝕刻以穿透刻劃線210，在電漿蝕刻的過程中使用雷射劃線遮罩202保護積體電路206。再次參照第2F圖，在單體化之後，後續的處理可以包括以任何適當順序操作的遮罩202材料去除、晶粒清洗、及從切割膜或膠帶298取出晶粒中之一者或更多者。在一個實施例中，遮罩202是水溶性遮罩並使用水性處理去除。在一個實施例中，切割膠帶298是紫外線固化膠帶，而且晶粒的釋放是藉助於切割膠帶298的紫外線固化。
在一實施例中，在切割之後，可能需要晶粒側壁清洗(例如F去除)。例如，在第2F圖的電漿蝕刻過程中產生的蝕刻殘餘物可以使用清洗操作來去除。在一實施例中，去除蝕刻殘餘物涉及從切割出的積體電路204/206之側壁去除氟(F)類殘餘物。在一實施例中，去除蝕刻殘餘物涉及使用電漿清洗製程，例如、但不限於O2電漿清洗製程、Ar/O2電漿清洗製程、形成氣體(H2/N2)電漿清洗製程、Ar/O2/SF6電漿清洗製程、或上述製程中之兩者或更多者的組合。在一個實施例中，電漿清洗作為原位後處理在單體化使用的電漿蝕刻腔室中進行。在另一個實施例中，電漿清洗是在與單體化使用的電漿蝕刻腔室不同的蝕刻腔室中進行。在一個實施例中，在去除遮罩材料202之前，從切割出的積體電路之側壁去除蝕刻殘餘物。在另一個實施例中，在去除遮罩材料202之後，從切割出的積體電路之側壁去除蝕刻殘餘物。
再次參照第2A-2F圖，依據本發明之實施例，由於只涉及表面劃線(雷射部分)而不是貫穿厚度的切割，所以背側固定的晶圓之剛性不會是問題。使 用乾膜真空層合的作法來將晶圓背側(具有凸塊)固定到切割膠帶上。相反地，假使晶圓前側被以其他方式固定到切割膠帶上，則雷射劃線及電漿蝕刻將必須從背側進行。然而，可能會證明電漿蝕刻穿透矽基板是困難的，特別是在蝕刻穿透街道上剩餘的元件層時，因為前側上沿著切割街道的膜堆疊通常是不均勻的。此外，加入雷射製程來去除剩餘的元件層會以其他方式對從電漿腔室卸載晶圓及裝載到雷射劃線臺上而不破壞剩餘的薄元件層造成挑戰。此外，在以清晰的視線將雷射束向下聚焦到蝕刻過的溝槽底部時會出現困難。甚至可能更有問題的是，典型的雷射處理會在切割穿透坐落在切割膠帶上的元件層時造成切割膠帶損壞。例如，來自剝蝕的元件層材料(特別是金屬)和切割膠帶聚合物的碎片會飛濺到晶粒的側壁上而造成無法接受的污染。可以實施本文所述的實施例來防止這些問題發生。
因此，依據本發明的實施例，前側雷射劃線及電漿蝕刻的組合被用來將半導體晶圓切割成個體化或單體化的積體電路，其中金屬凸塊在單體化操作之前形成。在一個這樣的實施例中，雷射劃線操作被作為基本上(若非完全)非熱的製程使用。例如，前側雷射劃線可以被局部化到無或僅有可忽略的熱損傷區。在一實施例中，本文的作法被用來切割具有超低介電常數膜的積體電路、及前表面上具有金屬化和元件層並且後表面上具有金屬凸塊和相關介電層的晶圓。
在一實施例中，被劃線的半導體晶圓或基板204是由適於經受製造製程並且上面可以被適當配置半導體處理層的材料所組成。例如，在一個實施例中，半導體晶圓或基板是由基於IV族的材料所組成，例如、但不限於結晶矽、鍺或矽/鍺。在具體的實施例中，提供半導體晶圓包括提供單晶矽基板。在特定的實施例中，單晶矽基板被摻雜有雜質原子。在另一個實施例中，半導體晶圓 或基板是由III-V族材料所組成，例如在製造發光二極體(LED)中使用的III-V族材料基板。
在一實施例中，半導體晶圓或基板204已在其前側上配置半導體元件的陣列。這種半導體元件的實例包括、但不限於被製造在矽基板中並被封裝在介電層中的記憶體元件或互補金屬氧化物半導體(CMOS)電晶體。複數個金屬內連線可以被形成在元件或電晶體上方及在介電層周圍，而且可被用於電耦接元件或電晶體，以形成積體電路。一個或更多個介電層可以是低介電常數介電層。低介電常數介電層是介電常數小於二氧化矽的介電常數4.0的層。在具體的實施例中，低介電常數介電層是由摻雜碳的氧化矽材料所組成。
再次參照第2D圖，在一實施例中，遮罩層202是或包括諸如、但不限於水溶性層、紫外線固化遮罩層、光阻劑層、或鐵氟龍或鐵氟龍類(聚合CF2)層的層。
在遮罩層202是水溶性遮罩層的情況下，在一實施例中，該水溶性層可立即溶於水性介質。例如，在一個實施例中，該水溶性層是由可溶於鹼性溶液、酸性溶液、或去離子水中之一者或更多者的材料所組成的。在一實施例中，該水溶性層在加熱處理時保持其水溶性，例如約在50至160攝氏度範圍中的加熱。例如，在一個實施例中，該水溶性層在曝露於雷射及電漿蝕刻單體化製程中使用的腔室條件之後溶於水溶液。在一個實施例中，該水溶性晶粒層是由諸如、但不限於聚乙烯醇、聚丙烯酸、葡聚糖、聚甲基丙烯酸、聚乙烯亞胺、或聚乙烯氧化物的材料所組成的。在具體的實施例中，該水溶性層在水溶液中具有約在每分鐘1至15微米的範圍中、更特定言之每分鐘約1.3微米的蝕刻速度。在另一個具體的實施例中，該水溶性層是藉由旋塗技術所形成。
在遮罩層202是紫外線固化遮罩層的情況下，在一實施例中，該遮罩層對紫外光具有易感性，紫外光將紫外線固化層的黏著性降低至少約80%。在 一個這樣的實施例中，紫外層是由聚氯乙烯或丙烯酸類材料所組成的。在一實施例中，紫外線固化層是由黏著性在曝露於紫外光時減弱的材料或材料堆疊所組成的。在一實施例中，紫外線固化黏著膜對約365nm的紫外光敏感。在一個這樣的實施例中，這種敏感性使得能夠使用LED燈進行固化。
在遮罩層202是光阻劑層的情況下，在一實施例中，該遮罩層是由以其他方式適用於光微影製程的材料所組成的。在一個實施例中，該光阻劑層是由正光阻劑材料所組成，該正光阻劑材料例如、但不限於248奈米(nm)阻劑、193nm阻劑、157nm阻劑、極紫外線(EUV)阻劑、或具有重氮萘醌敏化劑的酚醛樹脂基質。在另一個實施例中，該光阻劑層是由負光阻劑材料所組成，該負光阻劑材料例如、但不限於聚順異戊二烯和聚乙烯肉桂酸酯。
在遮罩層202為鐵氟龍或鐵氟龍類(聚合CF2)層的情況下，在一實施例中，形成遮罩涉及形成以電漿沉積製程沉積的層。例如，在一個這樣的實施例中，聚合CF2層係以涉及氣體C4F8的電漿沉積製程沉積。
在一實施例中，前側雷射劃線製程涉及使用脈衝寬度在飛秒範圍中的雷射。具體來說，可以使用波長在可見光譜加上紫外線(UV)和紅外線(IR)範圍(加總為一個寬帶光譜)中的雷射來提供基於飛秒的雷射，即脈衝寬度在飛秒(10-15秒)等級的雷射。在一個實施例中，剝蝕不是或基本上不是波長相關的，因此適用於複雜的膜，例如低介電常數介電層與背側金屬化層。
第3圖說明依據本發明之實施例使用在飛秒範圍中的雷射脈衝對比較長頻率的雷射脈衝之效果。參照第3圖，對比較長的脈衝寬度(例如，以皮秒處理通孔300B之損傷302B與以奈秒處理通孔300A之明顯損傷302A)，藉由使用脈衝寬度在飛秒範圍中的雷射可以緩和或消除熱損傷的問題(例如以飛秒處理通孔300C之極微至無損傷302C)。在形成通孔300C期間損傷的消除或緩和可能是由於缺乏低能量的再耦合(如基於皮秒的雷射剝蝕所見)或熱平衡(如基於 奈秒的雷射剝蝕所見)，如第3圖所繪示。然而，基於奈秒、皮秒或飛秒的雷射劃線皆可被考量用於本文中的實施例。
如以上所提及的，在一實施例中，蝕刻半導體晶圓或基板包括使用電漿蝕刻製程。在一個實施例中，將超高密度電漿源用於晶粒單體化製程之電漿蝕刻部分。適合進行該電漿蝕刻製程的處理腔室之實例為可向美國加州森尼維耳市的應用材料公司(Applied Materials of Sunnyvale,CA,USA)取得之Applied Centura® SilviaTM蝕刻系統。該Applied Centura® SilviaTM蝕刻系統結合了電容性與感應射頻(RF)耦合，該結合可比僅有電容性耦合可能提供的提供遠較為獨立的離子密度與離子能量控制，甚至還有磁性增強所提供的改良。該結合致使離子密度有效地自離子能量退耦，因而不需高的、潛在危險的DC偏壓等級而可實現相當高密度的電漿，甚至在非常低的壓力下亦可。該種結合產生異常寬的製程空間。然而，可以使用任何可處理及/或蝕刻矽的電漿蝕刻腔室。在特定實施例中，該蝕刻製程係基於反應氣體產生的電漿，該反應氣體通常是氟基氣體，例如SF6、C4F8、CHF3、XeF2或任何其他可以相當快的蝕刻速度蝕刻矽的反應氣體。
在一實施例中，使用矽穿孔型蝕刻製程來關聯第2F圖描述電漿蝕刻操作。舉例來說，在特定實施例中，半導體晶圓204的材料之蝕刻速度大於每分鐘25微米。在例示性實施例中，使用深層矽蝕刻以大於傳統矽蝕刻速度約40%的蝕刻速度來蝕刻單晶矽基板或晶圓，同時保持基本上清晰的輪廓控制與實際上無扇形邊的側壁。在另一個實施例中，關聯第2F圖描述的電漿蝕刻操作採用傳統的博世(Bosch)型沉積/蝕刻/沉積製程來蝕刻穿透基板。一般來說，博世型製程由三個子操作所組成：沉積、定向轟擊蝕刻、及多次重複(循環)運行直到矽被蝕穿的等向性化學蝕刻。然而，博世製程的結果是，側壁表面產生會粗糙的扇形邊結構。這尤其是雷射劃線製程產生的開放溝槽遠比以光微影術界 定的蝕刻製程所實現的更粗糙的影響。這種粗糙的晶粒邊緣導致低於預期的晶粒破裂強度。此外，博世製程中的沉積子步驟產生富含氟的鐵氟龍型有機膜來保護已被蝕刻的側壁，當蝕刻前緣前進時該有機膜未被從側壁去除(通常這種聚合物僅週期性地被從非等向性蝕刻出的溝槽之底部去除)。因此，在非等向性博世型電漿蝕刻操作之後，積體電路處於單體化的形式。隨後，在一實施例中，施加等向性化學濕蝕刻或電漿蝕刻來藉由從側壁和緩地蝕刻出薄的基板層(例如矽)而使側壁平滑。在一實施例中，蝕刻的等向性部分是基於從作為蝕刻劑的NF3和CF4之組合產生的電漿，用於側壁平滑化處理。同時，使用更高的偏壓功率，例如1000W。在一實施例中，使用從作為蝕刻劑的NF3和CF4之組合產生的電漿進行側壁平滑化的優點在於較低的等向性蝕刻速度(約0.15um/分鐘)，所以平滑化處理較可控制。施加高偏壓功率來實現相對高的方向性蝕刻速度，以蝕刻掉側壁上的***或邊緣。
作為第2E圖和第2F圖之間的附加處理操作，依據本發明之實施例，進行中間的後雷射劃線/預電漿蝕刻清洗操作。在一實施例中，後雷射劃線/預電漿蝕刻清洗操作是基於電漿的清洗處理。在第一實例中，如以下描述的，基於電漿的清洗處理對被雷射劃線處理曝露出的晶圓區域起反應。在基於電漿的反應清洗處理的情況下，清洗處理本身可以在晶圓中形成或延伸溝槽，因為基於電漿的反應清洗操作至少在某種程度上是晶圓的蝕刻劑。在不同的第二實例中，例如亦如以下描述的，基於電漿的清洗處理對於被雷射劃線處理曝露出的晶圓區域是不反應的。
依據第一實施例，基於電漿的清洗處理對晶圓(例如矽晶圓)的曝露區域起反應在於該曝露區域在清洗處理的過程中被部分蝕刻。在一個這樣的實施例中，將Ar或另一種不反應的氣體(或混合物)與SF6組合用於高偏壓的電漿處理，以清洗刻劃的開口。進行在高偏壓功率下使用混合氣體Ar+SF6的電漿 處理，以轟擊遮罩的開口區域來實現遮罩開口區域的清洗。在反應裂穿處理中，來自Ar和SF6的物理轟擊連同由於SF6與F-離子的化學蝕刻皆有助於遮罩開口區域的清洗。此作法可適用於光阻劑遮罩，其中裂穿處理導致相當均勻的遮罩厚度減少及和緩的Si蝕刻。然而，這種裂穿蝕刻處理可能不是最適合用於水溶性遮罩材料。
依據第二實施例，基於電漿的清洗處理對晶圓(例如矽晶圓)的曝露區域不反應在於該曝露區域在清洗處理的過程中未被蝕刻或僅被可忽略地蝕刻。在一個這樣的實施例中，只使用不反應的氣體電漿清洗。例如，使用Ar或另一種不反應的氣體(或混合物)來進行高偏壓的電漿處理，用於遮罩冷凝和刻劃開口的清洗。此作法可適用於水溶性遮罩。在另一個這樣的實施例中，使用分開的遮罩冷凝和刻劃溝槽清洗操作，例如首先進行用於遮罩冷凝的Ar或不反應氣體(或混合物)高偏壓電漿處理，然後進行雷射刻劃溝槽的Ar+SF6電漿清洗。此實施例可適用於由於遮罩材料太厚使得Ar清洗對於溝槽清洗不足的情況。對於較薄的遮罩，清洗效率可提高，但遮罩的蝕刻速度是遠較低的，且在隨後的深層矽蝕刻製程中幾乎沒有消耗。在又另一個這樣的實施例中，進行三個操作的清洗：(a)用於遮罩冷凝的Ar或不反應氣體(或混合物)高偏壓電漿處理，(b)雷射刻劃溝槽的Ar+SF6高偏壓電漿清洗，以及(c)用於遮罩冷凝的Ar或不反應氣體(或混合物)高偏壓電漿處理。依據本發明的另一個實施例，電漿清洗操作涉及首先使用反應電漿清洗處理。然後反應電漿清洗處理之後為不反應的電漿清洗。
在另一個實施例中，複數個積體電路可以被寬度約10微米或更小的街道分開。將前側雷射劃線及電漿蝕刻切割作法使用於具有背側焊料凸塊的晶圓(至少部分由於雷射的緊密輪廓控制)可以在積體電路的佈局中得到這樣的 緊密。例如，第4圖圖示依據本發明之實施例藉由使用較窄的街道在半導體晶圓或基板上實現的緊密對比可能被限於最小寬度的傳統切割。
參照第4圖，藉由使用較窄的街道(例如在佈局402中約10微米或更小的寬度)在半導體晶圓上實現緊密，對比可能被限於最小寬度(例如在佈局400中約70微米或更大的寬度)的傳統切割。然而，應當理解的是，可能不會總是需要將街道寬度縮短到小於10微米，即便能夠以其他方式藉由基於飛秒的雷射劃線製程實現。例如，某些應用可能需要至少40微米的街道寬度，以在分隔積體電路的街道中製造虛擬或測試元件。
在另一個實施例中，複數個積體電路可以被以非受限的佈局設置在半導體晶圓或基板上。例如，第5圖圖示允許更密集填充的自由形式積體電路配置。依據本發明的實施例，對比網格對齊的作法，更密集的填充可以提供每個晶圓更多的晶粒。參照第5圖，對比網格對齊的作法(例如半導體晶圓或基板500上的受限佈局)，自由形式的佈局(例如半導體晶圓或基板502上的非受限佈局)允許更密集的填充及因此每個晶圓更多的晶粒。在一實施例中，雷射剝蝕及電漿蝕刻單體化製程的速度與晶粒大小、佈局或街道數無關。
可配置單一製程工具來進行用於具有背側焊料凸塊的晶圓的混合式雷射劃線及電漿蝕刻切割製程中之許多或全部的操作。舉例來說，第6圖說明依據本發明的實施例用於雷射與電漿切割具有背側焊料凸塊的晶圓或基板的工具佈局之方塊圖。
參照第6圖，製程工具600包括工廠介面602(FI)，工廠介面602具有複數個與工廠介面602連接之負載鎖定室604。群集工具606與工廠介面602連接。群集工具606包括一個或更多個電漿蝕刻腔室，例如電漿蝕刻腔室608。雷射劃線設備610也與工廠介面602連接。在一個實施例中，製程工具600的整體佔 地面積可為約3500毫米(3.5公尺)乘約3800毫米(3.8公尺)，如第6圖中所繪示。
在一實施例中，雷射劃線設備610容置基於奈秒、皮秒或飛秒的雷射，較佳為基於飛秒的雷射。該基於奈秒、皮秒或飛秒的雷射適用於進行雷射與蝕刻單體化製程之前側雷射剝蝕部分，例如上述的雷射剝蝕製程。在一個實施例中，雷射劃線設備610還包括可移動的台階，該可移動的台階設以相對於基於皮秒或飛秒的雷射移動晶圓或基板(或晶圓或基板之承載器)。在特定實施例中，基於奈秒、皮秒或飛秒的雷射也是可移動的。在一個實施例中，雷射劃線設備610的整體佔地面積可為約2240毫米乘約1270毫米，如第6圖所繪示。
在一實施例中，該一個或更多個電漿蝕刻腔室608為可向美國加州森尼維耳市的應用材料公司(Applied Materials of Sunnyvale,CA,USA)取得之Applied Centura® SilviaTM蝕刻系統。可將蝕刻腔室具體設計為用於矽蝕刻或用以在製程中產生切割的積體電路的處理，該積體電路係容置於單晶矽基板或晶圓上或中。在一實施例中，電漿蝕刻腔室608包括高密度電漿源，以有助於高矽蝕刻速度。在一實施例中，製程工具600的群集工具606部分中包括不只一個蝕刻腔室，以使單體化或切割製程能有高的製造產量。
工廠介面602可以是適當的常壓接口，以連繫外面具有雷射劃線設備610的製造設施與群集工具606。工廠介面602可包括有手臂或葉片的自動控制裝置，用於將晶圓(或晶圓之承載器)從存儲單元(例如前開式晶圓傳送盒)傳送至群集工具606或雷射劃線設備610中之任一者或二者。
群集工具606可包括其他在單體化方法中適合進行運作之腔室。舉例來說，在一個實施例中，在額外的蝕刻腔室處包括沉積室612。沉積室612可設以用於在晶圓或基板的前側雷射劃線之前將遮罩沈積在晶圓或基板的前側上或上方。在一個該實施例中，沉積室612適用於沉積水溶性遮罩層。在另一個實施 例中，在額外的蝕刻腔室處包括濕/乾工站614。該濕/乾工站可適用於清洗殘餘物與碎片，或例如在基板或晶圓前側的雷射劃線與電漿蝕刻單體化製程之後用於去除水溶性遮罩。在另一個實施例中，沉積室612適用於沉積紫外線可固化遮罩層，而且該工具包括紫外光源。在一實施例中，也包括測量站作為製程工具600之元件。
本發明之實施例可作為電腦程式產品或軟體提供，該電腦程式產品或軟體可包括內部已儲存指令之機器可讀媒體，可使用該等指令以程式化電腦系統(或其他電子裝置)，以進行依據本發明實施例之製程。在一個實施例中，電腦系統與結合第6圖說明的製程工具600連接。機器可讀媒體包括任一以機器(如電腦)可讀形式儲存或傳送資訊之機制。舉例來說，機器可讀的(如電腦可讀的)媒體包括機器(如電腦)可讀的儲存媒體(如唯獨記憶體(「ROM」)、隨機存取記憶體(「RAM」)、磁碟儲存媒體、光學儲存媒體、快閃記體體裝置等)、機器(如電腦)可讀的傳送媒介(電的、光的、聲音的或其他形式的傳播訊號(如紅外線訊號、數位訊號等))等。
第7圖說明在電腦系統700例示形式中的機器之圖示，於電腦系統700中，可執行一組指令，該組指令用以致使該機器進行任一或多個本文中所描述的方法論。在替代的實施例中，可於局部區域網路(LAN)、企業內部網路、商際網路或網際網路中將該機器與其他機器連接(如網絡化)。該機器可以從屬或主機器的效能於主從式網路環境中操作，或是在同級間(或分散式的)網路環境中作為個別機器。該機器可以是個人電腦(PC)、平板電腦、機上盒(STB)、個人數位助理(PDA)、行動電話、網絡用具、伺服器、網路路由器、開關或橋接器或任何可執行一組指令(連續的或以其他方式)的機器，其中該指令指定由該機器執行的動作。進一步地，雖然只說明單一個機器，也應將術 語「機器」看作包括任意機器(如電腦)的集合，該等機器的集合個別地或聯合地執行一組(或多組)指令，以進行任一或多個本文中所描述之方法論。
例示性的電腦系統700包括經由匯流排730互相溝通的處理器702、主記憶體704(如唯讀記憶體(ROM)、快閃記憶體、動態隨機存取記憶體(DRAM)如同步動態隨機存取記憶體(SDRAM)或Rambus動態隨機存取記憶體(RDRAM)等)、靜態記憶體706(如快閃記憶體、靜態隨機存取記憶體(SRAM)等)以及輔助記憶體718(如資料儲存裝置)。
處理器702表示一或多個通用處理裝置，如微處理器、中央處理單元或類似者。更特別的是，處理器702可為複雜指令集計算(CISC)微處理器、精簡指令集計算(RISC)微處理器、極長指令(VLIW)微處理器、執行其他指令集之處理器或執行多個指令集的組合之處理器。處理器702也可以是一或多個特殊目的處理裝置，如應用特定的積體電路(ASIC)、場效可程式閘陣列(FPGA)、數位訊號處理器(DSP)、網路處理器或類似者。配置處理器702以執行處理邏輯726，用以進行本文中所述的操作。
電腦系統700可進一步包括網路介面裝置708。電腦系統700也可包括影像顯示單元710(如液晶顯示器(LCD)、發光二極體顯示器(LED)或陰極射線管(CRT))、字母數字輸入裝置712(如鍵盤)、游標控制裝置714(如滑鼠)以及訊號產生裝置716(如揚聲器)。
輔助記憶體718可包括機器可存取儲存媒體(或更具體地為電腦可讀儲存媒體)732，於機器可存取儲存媒體732上儲存有一或多組指令(例如軟體722)，該等指令體現本文中所述之一或多個方法論或功能。在電腦系統700執行期間，軟體722也可全部或至少部分存在於主記憶體704及/或處理器702內，主記憶體704和處理器702也構成機器可讀儲存媒體。可經由網路介面裝置708進一步通過網路720傳送或接收軟體722。
雖然顯示於例示性實施例之機器可存取儲存媒體732為單一媒體，但應將術語「機器可讀儲存媒體」看作為包括單一媒體或多個媒體(如集中或分散式的資料庫及/或相關的緩存與伺服器)，該等媒體儲存該一或多組指令。也應將術語「機器可讀儲存媒體」看作為包括任何可儲存或編碼指令集之媒體，其中該指令集係由該機器執行或使該機器進行本發明的任一或多個方法論。因此，應將術語「機器可讀儲存媒體」看作為包括但不限於固態記憶體及光學與磁性媒體。依據本發明的實施例，機器可存取的儲存媒體上儲存有指令，該等指令致使資料處理系統進行上述切割具有複數個積體電路的半導體晶圓之方法。
因此，已揭示了用於具有背側焊料凸塊的晶圓的混合式雷射劃線及電漿蝕刻切割製程之方法。

Claims (20)

  1. 一種切割一半導體晶圓的方法，該半導體晶圓之一前側上包含積體電路，該半導體晶圓之一背側上包含對應的金屬凸塊陣列，該方法包含以下步驟：施加一切割膠帶至該半導體晶圓之該背側，該切割膠帶覆蓋該等金屬凸塊陣列；及隨後在該半導體晶圓之該前側上形成一遮罩，該遮罩覆蓋該等積體電路；使用一雷射劃線處理在該半導體晶圓之該前側上形成刻劃線，該等刻劃線被形成在該遮罩中並介於該等積體電路之間；以及電漿蝕刻該半導體晶圓穿透該等刻劃線，以切割該等積體電路，在該電漿蝕刻期間該遮罩保護該等積體電路。
  2. 如請求項1所述之方法，其中施加一切割膠帶至該半導體晶圓之該背側包含真空層合該切割膠帶至該等金屬凸塊陣列上。
  3. 如請求項1所述之方法，其中該切割膠帶為一紫外線固化膠帶，該方法進一步包含以下步驟：在切割該等積體電路之後，使用紫外光照射該紫外線固化膠帶而從該切割膠帶拆卸該等積體電路。
  4. 如請求項1所述之方法，其中該切割膠帶為一熱固化膠帶，該方法進一步包含以下步驟：在切割該等積體電路之後，藉由加熱該熱固化膠帶而從該切割膠帶拆卸該等積體電路。
  5. 如請求項1所述之方法，其中該遮罩為一水溶性遮罩，該方法進一步包含以下步驟：在切割該等積體電路之後，使用一基於水的處理來去除該水溶性遮罩。
  6. 如請求項1所述之方法，其中在施加該切割膠帶至該半導體晶圓之該背側的過程中，該半導體晶圓之該前側被固定在一承載帶上，該方法進一步包含以下步驟：在該半導體晶圓之該前側上形成該遮罩之前，從該承載帶拆卸該半導體晶圓。
  7. 如請求項6所述之方法，其中該承載帶為一紫外線固化帶，而且從該承載帶拆卸該半導體晶圓包含使用紫外光照射來固化該紫外線固化帶。
  8. 如請求項1所述之方法，其中使用該雷射劃線處理形成該等刻劃線包含形成部分進入該半導體晶圓之該前側的溝槽，而且電漿蝕刻該半導體晶圓穿透該等刻劃線包含在該半導體晶圓中形成對應的溝槽延伸。
  9. 一種切割一半導體晶圓的方法，該半導體晶圓之一前側上包含積體電路，該半導體晶圓之一背側上包含對應的金屬凸塊陣列，該方法包含以下步驟：提供具有一切割膠帶的該半導體晶圓，該切割膠帶被施加於該半導體晶圓之該背側，該切割膠帶覆蓋該等金屬凸塊陣列，該半導體晶圓還具有一遮罩，該遮罩被形成在該半導體晶圓之該前側上，該遮罩覆蓋該等積體電路；使用一雷射劃線處理在該半導體晶圓之該前側上形成刻劃線，該等刻劃線被形成在該遮罩中並介於該等積體電路之間；以及電漿蝕刻該半導體晶圓穿透該等刻劃線，以切割該等積體電路，在該電漿蝕刻期間該遮罩保護該等積體電路。
  10. 如請求項9所述之方法，其中該切割膠帶為一紫外線固化膠帶，該方法進一步包含以下步驟：在切割該等積體電路之後，使用紫外光照射該紫外線固化膠帶而從該切割膠帶拆卸該等積體電路。
  11. 如請求項9所述之方法，其中該切割膠帶為一熱固化膠帶，該方法進一步包含以下步驟：在切割該等積體電路之後，藉由加熱該熱固化膠帶而從該切割膠帶拆卸該等積體電路。
  12. 如請求項9所述之方法，其中該遮罩為一水溶性遮罩，該方法進一步包含以下步驟：在切割該等積體電路之後，使用一基於水的處理來去除該水溶性遮罩。
  13. 如請求項9所述之方法，其中使用該雷射劃線處理形成該等刻劃線包含形成部分進入該半導體晶圓之該前側的溝槽，而且電漿蝕刻該半導體晶圓穿透該等刻劃線包含在該半導體晶圓中形成對應的溝槽延伸。
  14. 如請求項9所述之方法，其中一介於該半導體晶圓之該背側與該切割膠帶之間的孔隙具有一大致上小於1atm的壓力。
  15. 一種切割一半導體晶圓的方法，該半導體晶圓之一前側上包含積體電路，該半導體晶圓之一背側上包含對應的金屬凸塊陣列，該方法包含以下步驟：提供具有一切割膠帶的該半導體晶圓，該切割膠帶被施加於該半導體晶圓之該背側，該切割膠帶覆蓋該等金屬凸塊陣列，該半導體晶圓還具有一遮罩，該遮罩被形成在該半導體晶圓之該前側上，該遮罩覆蓋該等積體電路，其中該等刻劃線被形成在該遮罩中並介於該等積體電路之間；以及電漿蝕刻該半導體晶圓穿透該等刻劃線，以切割該等積體電路，在該電漿蝕刻期間該遮罩保護該等積體電路。
  16. 如請求項15所述之方法，其中該切割膠帶為一紫外線固化膠帶，該方法進一步包含以下步驟：在切割該等積體電路之後，使用紫外光照射該紫外線固化膠帶而從該切割膠帶拆卸該等積體電路。
  17. 如請求項15所述之方法，其中該切割膠帶為一熱固化膠帶，該方法進一步包含以下步驟：在切割該等積體電路之後，藉由加熱該熱固化膠帶而從該切割膠帶拆卸該等積體電路。
  18. 如請求項15所述之方法，其中該遮罩為一水溶性遮罩，該方法進一步包含以下步驟：在切割該等積體電路之後，使用一基於水的處理來去除該水溶性遮罩。
  19. 如請求項15所述之方法，其中該等刻劃線包括被形成為部分進入該半導體晶圓之該前側的溝槽，而且電漿蝕刻該半導體晶圓穿透該等刻劃線包含在該半導體晶圓中形成對應的溝槽延伸。
  20. 如請求項15所述之方法，其中一介於該半導體晶圓之該背側與該切割膠帶之間的孔隙具有一大致上小於1atm的壓力。
TW104111814A 2014-04-16 2015-04-13 切割晶圓背側上具有焊料凸塊的晶圓 TWI654709B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US14/254,632 2014-04-16
US14/254,632 US8912078B1 (en) 2014-04-16 2014-04-16 Dicing wafers having solder bumps on wafer backside

Publications (2)

Publication Number Publication Date
TW201601243A TW201601243A (zh) 2016-01-01
TWI654709B true TWI654709B (zh) 2019-03-21

Family

ID=52015222

Family Applications (2)

Application Number Title Priority Date Filing Date
TW104111814A TWI654709B (zh) 2014-04-16 2015-04-13 切割晶圓背側上具有焊料凸塊的晶圓
TW108104528A TWI698954B (zh) 2014-04-16 2015-04-13 切割晶圓背側上具有焊料凸塊的晶圓

Family Applications After (1)

Application Number Title Priority Date Filing Date
TW108104528A TWI698954B (zh) 2014-04-16 2015-04-13 切割晶圓背側上具有焊料凸塊的晶圓

Country Status (3)

Country Link
US (2) US8912078B1 (zh)
TW (2) TWI654709B (zh)
WO (1) WO2015160611A1 (zh)

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2014159464A1 (en) * 2013-03-14 2014-10-02 Applied Materials, Inc. Multi-layer mask including non-photodefinable laser energy absorbing layer for substrate dicing by laser and plasma etch
US9076860B1 (en) * 2014-04-04 2015-07-07 Applied Materials, Inc. Residue removal from singulated die sidewall
US8912078B1 (en) * 2014-04-16 2014-12-16 Applied Materials, Inc. Dicing wafers having solder bumps on wafer backside
TWI664668B (zh) * 2014-10-13 2019-07-01 新加坡商聯測總部私人有限公司 用於單一化半導體晶圓之方法
US9443799B2 (en) * 2014-12-16 2016-09-13 International Business Machines Corporation Interposer with lattice construction and embedded conductive metal structures
US9601375B2 (en) * 2015-04-27 2017-03-21 Applied Materials, Inc. UV-cure pre-treatment of carrier film for wafer dicing using hybrid laser scribing and plasma etch approach
JP6594153B2 (ja) 2015-10-13 2019-10-23 株式会社ディスコ ウエーハの加工方法
US10043676B2 (en) * 2015-10-15 2018-08-07 Vishay General Semiconductor Llc Local semiconductor wafer thinning
US10014262B2 (en) 2016-06-14 2018-07-03 Nxp Usa, Inc. Method of wafer dicing for backside metallization
KR102665594B1 (ko) * 2016-12-01 2024-05-17 주식회사 탑 엔지니어링 스크라이빙 장치
US11075117B2 (en) * 2018-02-26 2021-07-27 Xilinx, Inc. Die singulation and stacked device structures
KR102525161B1 (ko) 2018-07-16 2023-04-24 삼성전자주식회사 반도체 장치 및 상기 반도체 장치를 탑재한 반도체 패키지
KR20200133072A (ko) 2019-05-16 2020-11-26 삼성전자주식회사 이미지 센서 패키지

Family Cites Families (86)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4049944A (en) 1973-02-28 1977-09-20 Hughes Aircraft Company Process for fabricating small geometry semiconductive devices including integrated components
US4339528A (en) 1981-05-19 1982-07-13 Rca Corporation Etching method using a hardened PVA stencil
US4684437A (en) 1985-10-31 1987-08-04 International Business Machines Corporation Selective metal etching in metal/polymer structures
JPH0416085A (ja) 1990-05-10 1992-01-21 Tokyo Gas Co Ltd 画像記録再生装置
KR100215338B1 (ko) 1991-03-06 1999-08-16 가나이 쓰도무 반도체 장치의 제조방법
US5691794A (en) 1993-02-01 1997-11-25 Canon Kabushiki Kaisha Liquid crystal display device
US5593606A (en) 1994-07-18 1997-01-14 Electro Scientific Industries, Inc. Ultraviolet laser system and method for forming vias in multi-layered targets
JPH09216085A (ja) 1996-02-07 1997-08-19 Canon Inc 基板の切断方法及び切断装置
EP1357584A3 (en) 1996-08-01 2005-01-12 Surface Technology Systems Plc Method of surface treatment of semiconductor substrates
US6426484B1 (en) 1996-09-10 2002-07-30 Micron Technology, Inc. Circuit and method for heating an adhesive to package or rework a semiconductor die
US5920973A (en) 1997-03-09 1999-07-13 Electro Scientific Industries, Inc. Hole forming system with multiple spindles per station
JP3230572B2 (ja) 1997-05-19 2001-11-19 日亜化学工業株式会社 窒化物系化合物半導体素子の製造方法及び半導体発光素子
US6057180A (en) 1998-06-05 2000-05-02 Electro Scientific Industries, Inc. Method of severing electrically conductive links with ultraviolet laser output
JP2001044144A (ja) 1999-08-03 2001-02-16 Tokyo Seimitsu Co Ltd 半導体チップの製造プロセス
JP2001110811A (ja) 1999-10-08 2001-04-20 Oki Electric Ind Co Ltd 半導体装置の製造方法
JP4387007B2 (ja) 1999-10-26 2009-12-16 株式会社ディスコ 半導体ウェーハの分割方法
JP2001144126A (ja) 1999-11-12 2001-05-25 Matsushita Electric Ind Co Ltd 半導体装置の製造方法および半導体装置
JP2001148358A (ja) 1999-11-19 2001-05-29 Disco Abrasive Syst Ltd 半導体ウェーハ及び該半導体ウェーハの分割方法
US6300593B1 (en) 1999-12-07 2001-10-09 First Solar, Llc Apparatus and method for laser scribing a coated substrate
US6887804B2 (en) 2000-01-10 2005-05-03 Electro Scientific Industries, Inc. Passivation processing over a memory link
KR100850262B1 (ko) 2000-01-10 2008-08-04 일렉트로 싸이언티픽 인더스트리이즈 인코포레이티드 초단 펄스 폭을 가진 레이저 펄스의 버스트로 메모리링크를 처리하기 위한 레이저 시스템 및 방법
WO2001074529A2 (en) 2000-03-30 2001-10-11 Electro Scientific Industries, Inc. Laser system and method for single pass micromachining of multilayer workpieces
GB2386184B (en) 2000-07-12 2004-05-26 Electro Scient Ind Inc UV laser system and method for single pulse severing of IC fuses
US6676878B2 (en) 2001-01-31 2004-01-13 Electro Scientific Industries, Inc. Laser segmented cutting
JP4149377B2 (ja) * 2001-06-07 2008-09-10 株式会社ルネサステクノロジ 半導体装置の製造方法
US6759275B1 (en) 2001-09-04 2004-07-06 Megic Corporation Method for making high-performance RF integrated circuits
US6642127B2 (en) 2001-10-19 2003-11-04 Applied Materials, Inc. Method for dicing a semiconductor wafer
JP3910843B2 (ja) 2001-12-13 2007-04-25 東京エレクトロン株式会社 半導体素子分離方法及び半導体素子分離装置
US6706998B2 (en) 2002-01-11 2004-03-16 Electro Scientific Industries, Inc. Simulated laser spot enlargement
KR100451950B1 (ko) 2002-02-25 2004-10-08 삼성전자주식회사 이미지 센서 소자 웨이퍼 소잉 방법
JP4447325B2 (ja) 2002-02-25 2010-04-07 株式会社ディスコ 半導体ウェーハの分割方法
JP2003257896A (ja) 2002-02-28 2003-09-12 Disco Abrasive Syst Ltd 半導体ウェーハの分割方法
US6908784B1 (en) 2002-03-06 2005-06-21 Micron Technology, Inc. Method for fabricating encapsulated semiconductor components
CN1663038A (zh) 2002-04-19 2005-08-31 Xsil技术有限公司 激光加工
JP2004031526A (ja) 2002-06-24 2004-01-29 Toyoda Gosei Co Ltd ３族窒化物系化合物半導体素子の製造方法
US6582983B1 (en) 2002-07-12 2003-06-24 Keteca Singapore Singapore Method and wafer for maintaining ultra clean bonding pads on a wafer
JP4286497B2 (ja) 2002-07-17 2009-07-01 新光電気工業株式会社 半導体装置の製造方法
JP3908148B2 (ja) 2002-10-28 2007-04-25 シャープ株式会社 積層型半導体装置
US20040157457A1 (en) 2003-02-12 2004-08-12 Songlin Xu Methods of using polymer films to form micro-structures
JP2004273895A (ja) 2003-03-11 2004-09-30 Disco Abrasive Syst Ltd 半導体ウエーハの分割方法
US7087452B2 (en) 2003-04-22 2006-08-08 Intel Corporation Edge arrangements for integrated circuit chips
JP2004322168A (ja) 2003-04-25 2004-11-18 Disco Abrasive Syst Ltd レーザー加工装置
JP4231349B2 (ja) 2003-07-02 2009-02-25 株式会社ディスコ レーザー加工方法およびレーザー加工装置
JP4408361B2 (ja) 2003-09-26 2010-02-03 株式会社ディスコ ウエーハの分割方法
US7128806B2 (en) 2003-10-21 2006-10-31 Applied Materials, Inc. Mask etch processing apparatus
JP4471632B2 (ja) 2003-11-18 2010-06-02 株式会社ディスコ ウエーハの加工方法
JP2005203541A (ja) 2004-01-15 2005-07-28 Disco Abrasive Syst Ltd ウエーハのレーザー加工方法
US7459377B2 (en) 2004-06-08 2008-12-02 Panasonic Corporation Method for dividing substrate
US7804043B2 (en) 2004-06-15 2010-09-28 Laserfacturing Inc. Method and apparatus for dicing of thin and ultra thin semiconductor wafer using ultrafast pulse laser
US7687740B2 (en) 2004-06-18 2010-03-30 Electro Scientific Industries, Inc. Semiconductor structure processing using multiple laterally spaced laser beam spots delivering multiple blows
US7507638B2 (en) 2004-06-30 2009-03-24 Freescale Semiconductor, Inc. Ultra-thin die and method of fabricating same
JP4018088B2 (ja) 2004-08-02 2007-12-05 松下電器産業株式会社 半導体ウェハの分割方法及び半導体素子の製造方法
US7199050B2 (en) 2004-08-24 2007-04-03 Micron Technology, Inc. Pass through via technology for use during the manufacture of a semiconductor device
JP4018096B2 (ja) 2004-10-05 2007-12-05 松下電器産業株式会社 半導体ウェハの分割方法、及び半導体素子の製造方法
US20060088984A1 (en) 2004-10-21 2006-04-27 Intel Corporation Laser ablation method
US20060086898A1 (en) 2004-10-26 2006-04-27 Matsushita Electric Industrial Co., Ltd. Method and apparatus of making highly repetitive micro-pattern using laser writer
US20060146910A1 (en) 2004-11-23 2006-07-06 Manoochehr Koochesfahani Method and apparatus for simultaneous velocity and temperature measurements in fluid flow
JP4288229B2 (ja) 2004-12-24 2009-07-01 パナソニック株式会社 半導体チップの製造方法
US7875898B2 (en) 2005-01-24 2011-01-25 Panasonic Corporation Semiconductor device
JP2006253402A (ja) 2005-03-10 2006-09-21 Nec Electronics Corp 半導体装置の製造方法
US7361990B2 (en) 2005-03-17 2008-04-22 Taiwan Semiconductor Manufacturing Company, Ltd. Reducing cracking of high-lead or lead-free bumps by matching sizes of contact pads and bump pads
JP4478053B2 (ja) 2005-03-29 2010-06-09 株式会社ディスコ 半導体ウエーハ処理方法
JP4285455B2 (ja) 2005-07-11 2009-06-24 パナソニック株式会社 半導体チップの製造方法
JP4599243B2 (ja) 2005-07-12 2010-12-15 株式会社ディスコ レーザー加工装置
JP4769560B2 (ja) 2005-12-06 2011-09-07 株式会社ディスコ ウエーハの分割方法
JP4372115B2 (ja) 2006-05-12 2009-11-25 パナソニック株式会社 半導体装置の製造方法、および半導体モジュールの製造方法
JP4480728B2 (ja) 2006-06-09 2010-06-16 パナソニック株式会社 Ｍｅｍｓマイクの製造方法
JP4544231B2 (ja) 2006-10-06 2010-09-15 パナソニック株式会社 半導体チップの製造方法
JP4840174B2 (ja) 2007-02-08 2011-12-21 パナソニック株式会社 半導体チップの製造方法
JP4840200B2 (ja) 2007-03-09 2011-12-21 パナソニック株式会社 半導体チップの製造方法
US7926410B2 (en) 2007-05-01 2011-04-19 J.R. Automation Technologies, L.L.C. Hydraulic circuit for synchronized horizontal extension of cylinders
US7727875B2 (en) * 2007-06-21 2010-06-01 Stats Chippac, Ltd. Grooving bumped wafer pre-underfill system
JP5205012B2 (ja) 2007-08-29 2013-06-05 株式会社半導体エネルギー研究所 表示装置及び当該表示装置を具備する電子機器
JP4858395B2 (ja) 2007-10-12 2012-01-18 パナソニック株式会社 プラズマ処理装置
US8048781B2 (en) * 2008-01-24 2011-11-01 National Semiconductor Corporation Methods and systems for packaging integrated circuits
US7859084B2 (en) 2008-02-28 2010-12-28 Panasonic Corporation Semiconductor substrate
JP2009260272A (ja) 2008-03-25 2009-11-05 Panasonic Corp 基板の加工方法および半導体チップの製造方法ならびに樹脂接着層付き半導体チップの製造方法
WO2009126907A2 (en) 2008-04-10 2009-10-15 Applied Materials, Inc. Laser-scribing platform and hybrid writing strategy
US20100013036A1 (en) 2008-07-16 2010-01-21 Carey James E Thin Sacrificial Masking Films for Protecting Semiconductors From Pulsed Laser Process
US8609512B2 (en) 2009-03-27 2013-12-17 Electro Scientific Industries, Inc. Method for laser singulation of chip scale packages on glass substrates
US8642448B2 (en) 2010-06-22 2014-02-04 Applied Materials, Inc. Wafer dicing using femtosecond-based laser and plasma etch
US8105875B1 (en) * 2010-10-14 2012-01-31 Taiwan Semiconductor Manufacturing Company, Ltd. Approach for bonding dies onto interposers
US8802545B2 (en) 2011-03-14 2014-08-12 Plasma-Therm Llc Method and apparatus for plasma dicing a semi-conductor wafer
US8652940B2 (en) 2012-04-10 2014-02-18 Applied Materials, Inc. Wafer dicing used hybrid multi-step laser scribing process with plasma etch
US8969177B2 (en) * 2012-06-29 2015-03-03 Applied Materials, Inc. Laser and plasma etch wafer dicing with a double sided UV-curable adhesive film
US8912078B1 (en) * 2014-04-16 2014-12-16 Applied Materials, Inc. Dicing wafers having solder bumps on wafer backside

Also Published As

Publication number Publication date
TW201601243A (zh) 2016-01-01
WO2015160611A1 (en) 2015-10-22
US9343366B2 (en) 2016-05-17
US8912078B1 (en) 2014-12-16
US20150303111A1 (en) 2015-10-22
TWI698954B (zh) 2020-07-11
TW201921585A (zh) 2019-06-01

Similar Documents

Publication Publication Date Title
TWI654709B (zh) 切割晶圓背側上具有焊料凸塊的晶圓
KR102250628B1 (ko) 높은 다이 파괴 강도 및 평활한 측벽을 위한 레이저 스크라이빙 및 플라즈마 에칭
US9275902B2 (en) Dicing processes for thin wafers with bumps on wafer backside
US8883615B1 (en) Approaches for cleaning a wafer during hybrid laser scribing and plasma etching wafer dicing processes
KR102157242B1 (ko) 웨이퍼 다이싱을 위한, 레이저, 플라즈마 에칭 및 배면 그라인딩 프로세스
TWI660413B (zh) 自單粒化晶粒側壁移除殘留物
US8975163B1 (en) Laser-dominated laser scribing and plasma etch hybrid wafer dicing
US9601375B2 (en) UV-cure pre-treatment of carrier film for wafer dicing using hybrid laser scribing and plasma etch approach
JP7203766B2 (ja) ウエハダイシングプロセスにおけるパーティクル汚染の軽減
KR20160055933A (ko) 웨이퍼 후면 및 전면으로부터의 웨이퍼 다이싱
US9299611B2 (en) Method of wafer dicing using hybrid laser scribing and plasma etch approach with mask plasma treatment for improved mask etch resistance
KR20150032583A (ko) 높은 다이 파괴 강도 및 깨끗한 측벽을 위한 레이저 스크라이빙 및 플라즈마 에칭
US9443765B2 (en) Water soluble mask formation by dry film vacuum lamination for laser and plasma dicing
JP2015531994A (ja) レーザ及びプラズマエッチングを用いたウェハダイシングのための均一なマスキング
TWI735406B (zh) 用於使用雷射刻劃及電漿蝕刻之晶圓切割的交替遮蔽及雷射刻劃方法
JP7470104B2 (ja) 中間ブレークスルー処理を用いたハイブリッドレーザスクライビング及びプラズマエッチング手法を使用するウエハダイシング
US8999816B1 (en) Pre-patterned dry laminate mask for wafer dicing processes
US9130030B1 (en) Baking tool for improved wafer coating process
US9159624B1 (en) Vacuum lamination of polymeric dry films for wafer dicing using hybrid laser scribing and plasma etch approach
TWI826798B (zh) 在使用混合式雷射劃線及電漿蝕刻方式的晶圓切割中的雷射劃線溝槽開口控制
EP3039710B1 (en) Wafer dicing method for improving die packaging quality
TW201436019A (zh) 用於使用雷射劃線和電漿蝕刻的晶圓切割之水溶性膜與可ｕｖ固化膜之雜合遮罩