TWI630403B

TWI630403B - 核心電源偵測電路以及輸入／輸出控制系統

Info

Publication number: TWI630403B
Application number: TW107100313A
Authority: TW
Inventors: 張堂龍; 廖期聖; 吳政晃
Original assignee: 智原科技股份有限公司
Priority date: 2018-01-04
Filing date: 2018-01-04
Publication date: 2018-07-21
Also published as: US20190204368A1; CN110007706A; US10634706B2; CN110007706B; TW201930911A

Abstract

本發明提供一種核心電源偵測電路與相關的輸入／輸出控制系統，其中該核心電源偵測電路係用來於該輸入／輸出控制系統中進行電源偵測以產生一核心電源偵測訊號來控制該輸入／輸出控制系統，且該輸入／輸出控制系統依據相對於一第一參考電壓之複數個供應電壓來運作。該核心電源偵測電路可包含：一參考電源偏壓電路，用來依據該複數個供應電壓中之一第一供應電壓產生一第二參考電壓；以及一比較電路，耦接至該參考電源偏壓電路，用來依據該第二參考電壓以及該複數個供應電壓中之一第二供應電壓進行一比較運作，以產生一第三參考電壓。

Description

核心電源偵測電路以及輸入／輸出控制系統

本發明係有關於電路保護，尤指一種核心電源偵測電路與相關的輸入／輸出（input/output, I/O）控制系統。

相關技術中之電源偵測架構有某些問題；尤其是，不恰當的設計可導致電流洩漏（current leakage）問題。例如：在上述之電源偵測架構中，從供應電壓往接地的方向之許多個電流路徑上各自的電流都非常大。由於許多主動或被動元件都有大電流通過它們，故這樣的架構的功耗（power consumption）可以大到不可接受的地步。因此，需要一種新穎的架構來改善關於電源偵測的控制機制。

本發明的一目的在於提供一種核心電源偵測電路以及相關的輸入／輸出（input/output, I/O）控制系統，以解決上述問題。

本發明的另一目的在於提供一種核心電源偵測電路以及相關的輸入／輸出控制系統，以減少電流洩漏（current leakage）且降低功耗。

根據本發明至少一實施例，揭露一種核心電源偵測電路。該核心電源偵測電路係用來於一輸入／輸出控制系統中進行電源偵測以產生一核心電源偵測訊號來控制該輸入／輸出控制系統。該輸入／輸出控制系統依據相對於一第一參考電壓之複數個供應電壓（supply voltage）來運作。該核心電源偵測電路包含：一參考電源偏壓電路（reference power bias circuit），用來依據該複數個供應電壓中之一第一供應電壓產生一第二參考電壓；以及一比較電路（comparison circuit），耦接至該參考電源偏壓電路，用來依據該第二參考電壓以及該複數個供應電壓中之一第二供應電壓進行一比較運作，以產生一第三參考電壓，其中該第二供應電壓小於該第一供應電壓。另外，該參考電源偏壓電路包含：一組分壓元件（voltage-division component），耦接於一第一供應電壓導線與一參考電壓導線之間，其中該第一供應電壓導線與該參考電壓導線係分別用來導通該第一供應電壓與該第一參考電壓，以及該組分壓元件中之兩個分壓元件之間的一節點上的電壓係被用來作為該第二參考電壓。該比較電路包含：一第一組場效電晶體（Field Effect Transistor, FET），耦接於該第一供應電壓導線與該參考電壓導線之間。該第一組場效電晶體包含一第一P型（p-type）場效電晶體與一第一N型（n-type）場效電晶體，其中該第一P型場效電晶體與該第一N型場效電晶體的源極（source）端子係分別耦接至該第一供應電壓導線與該參考電壓導線，該第一P型場效電晶體與該第一N型場效電晶體的汲極（drain）端子係彼此耦接，該第一P型場效電晶體的閘極（gate）端子係耦接至該兩個分壓元件之間的該節點以接收該第二參考電壓，該第一N型場效電晶體係分別透過其閘極端子與源極端子耦接於一第二供應電壓導線與該參考電壓導線之間，以及該第二供應電壓導線係用來導通該第二供應電壓。此外，該核心電源偵測電路利用該第三參考電壓或其衍生物（derivative）作為該核心電源偵測訊號，且該核心電源偵測電路的電路組態（configuration）使該核心電源偵測訊號指出是否該第二供應電壓處於一備妥（ready）狀態，以於該第二供應電壓處於該備妥狀態時容許該輸入／輸出控制系統中之一局部電路（partial circuit）進行運作。例如：該輸入／輸出控制系統可包含在該第一供應電壓下操作之一輸入／輸出網路（I/O network），其中該輸入／輸出控制系統中之該局部電路代表該輸入／輸出網路。

根據本發明至少一實施例，揭露一種包含上述之核心電源偵測電路之該輸入／輸出控制系統，其中該輸入／輸出控制系統包含：在該第一供應電壓下操作之一輸入／輸出網路，其中該輸入／輸出控制系統中之該局部電路代表該輸入／輸出網路。該輸入／輸出網路包含：一第一組邏輯電路，耦接於該第一供應電壓導線與該參考電壓導線之間。

本發明的核心電源偵測電路可在未引入任何副作用的情況或以不太可能引入副作用的方式下解決相關技術中的問題。例如：本發明的核心電源偵測電路可透過該參考電源偏壓電路中之特殊連接，使該第一供應電壓的一直流電源洩漏電流（direct current power leakage current, DC power leakage current）非常低。例如：此直流電源洩漏電流可小於10奈安培（nanoampere, nA）。又例如：此直流電源洩漏電流可小於2奈安培。尤其是，此直流電源洩漏電流可為1.75奈安培。另外，相較於相關技術，本發明的核心電源偵測電路的整體功耗非常低。

本發明的一或多個實施例提供一種核心電源偵測電路與相關的輸入／輸出控制系統，其中該核心電源偵測電路可用來於該輸入／輸出控制系統中進行電源偵測以產生一核心電源偵測訊號來控制該輸入／輸出控制系統。該輸入／輸出控制系統可依據相對於一第一參考電壓之複數個供應電壓來運作。例如：該第一參考電壓可代表一接地（ground）電壓，但本發明不限於此。該複數個供應電壓中之某一個供應電壓可能不穩定。此狀況下，這個供應電壓的異常電壓位準可能使該輸入／輸出控制系統中之一部分電路錯誤地運作或處於異常狀態，這可能導致該輸入／輸出控制系統中之另一部分電路錯誤地運作或處於異常狀態。本發明的核心電源偵測電路可在未引入任何副作用的情況或以不太可能引入副作用的方式下解決相關技術中的問題。

第1圖係依據本發明一實施例的一種核心電源偵測電路100的示意圖。核心電源偵測電路100可作為上述之核心電源偵測電路之一例，一參考電壓VSS可作為上述之第一參考電壓之一例，且一第一供應電壓VDDH與一第二供應電壓VDDL可作為該複數個供應電壓的例子。核心電源偵測電路100可包含一參考電源偏壓電路（reference power bias circuit）110、一比較電路（comparison circuit）120、一核心電源接收電路（core power receiver circuit）130以及一輸出緩衝器電路（output buffer circuit）140，其中這些電路中之至少一部分（例如一部分或全部）可藉由利用場效電晶體（Field Effect Transistor, FET）來實施，尤其可藉由利用金屬氧化物半導體場效電晶體（Metal Oxide Semiconductor Field Effect Transistor，可簡稱為「MOSFET」）來實施，但本發明不限於此。例如：場效電晶體M11、M21、M31、M41與M43可為N型（n-type）場效電晶體，諸如N型MOSFET（可簡稱為「NMOSFET」），並且場效電晶體M12、M22、M32、M42與M44可為P型（p-type）場效電晶體，諸如P型MOSFET（可簡稱為「PMOSFET」）。為了便於理解，第1圖中繪示了多個導線，諸如可用來導通參考電壓VSS之一參考電壓導線WS、可用來導通第一供應電壓VDDH之一第一供應電壓導線WH、以及可用來導通第二供應電壓VDDL之一第二供應電壓導線WL。例如：場效電晶體{M11, M12}各自的汲極（drain）端子彼此耦接，一節點N1位於這兩個汲極端子之間，且場效電晶體{M11, M12}分別透過其各自的源極（source）端子耦接於參考電壓導線WS與第一供應電壓導線WH之間；場效電晶體{M21, M22}各自的汲極端子彼此耦接，一節點N2位於這兩個汲極端子之間，且場效電晶體{M21, M22}分別透過其各自的源極端子耦接於參考電壓導線WS與第一供應電壓導線WH之間；場效電晶體{M31, M32}各自的汲極端子彼此耦接，一節點N3位於這兩個汲極端子之間，且場效電晶體{M31, M32}分別透過其各自的源極端子耦接於參考電壓導線WS與第二供應電壓導線WL之間；場效電晶體{M41, M42}各自的閘極（gate）端子彼此耦接，一節點N4位於這兩個閘極端子之間，場效電晶體{M41, M42}各自的汲極端子彼此耦接，一節點N5位於這兩個汲極端子之間，且場效電晶體{M41, M42}分別透過其各自的源極端子耦接於參考電壓導線WS與第一供應電壓導線WH之間；以及場效電晶體{M43, M44}各自的閘極端子彼此耦接，一節點N6位於這兩個閘極端子之間，場效電晶體{M43, M44}各自的汲極端子彼此耦接，一節點N7位於這兩個汲極端子之間，且場效電晶體{M43, M44}分別透過其各自的源極端子耦接於參考電壓導線WS與第一供應電壓導線WH之間；但本發明不限於此。

依據本實施例，參考電源偏壓電路110可依據該複數個供應電壓中之第一供應電壓VDDH產生參考電壓VREF，且可透過節點N1將參考電壓VREF輸出至比較電路120（例如其內的場效電晶體M22）。比較電路120可依據參考電壓VREF以及第二供應電壓VDDL之一部分進行一比較運作，以產生一參考電壓VGG，其中第二供應電壓VDDL小於第一供應電壓VDDH，但本發明不限於此。另外，核心電源接收電路130可將第二供應電壓VDDL轉換為對應於第二供應電壓VDDL之一中間（intermediate）電壓，諸如第二供應電壓VDDL的分壓結果（voltage-division result），且可利用該中間電壓作為第二供應電壓VDDL之該部分，其中該中間電壓取自節點N3，且該中間電壓小於第二供應電壓VDDL。核心電源接收電路130可透過節點N3將該中間電壓輸出至比較電路120（例如其內的場效電晶體M21），其中場效電晶體M21的閘極端子可耦接至核心電源接收電路130以接收該中間電壓。此外，輸出緩衝器電路140可具有一或多個輸出緩衝器，諸如複數個輸出緩衝器，其中該一或多個輸出緩衝器中之每一輸出緩衝器包含一互補式金屬氧化物半導體（Complementary Metal-Oxide-Semiconductor，可簡稱為「CMOS」）電路，該CMOS電路包含彼此耦接的一組場效電晶體，且彼此耦接的該組場效電晶體係耦接於第一供應電壓導線WH與參考電壓導線WS之間。例如：該複數個輸出緩衝器中之一第一輸出緩衝器可包含場效電晶體{M41, M42}，且該複數個輸出緩衝器中之一第二輸出緩衝器可包含場效電晶體{M43, M44}，但本發明不限於此。輸出緩衝器電路140可將參考電壓VGG轉換為另一參考電壓（例如參考電壓PU3或參考電壓PU3B），以作為該核心電源偵測訊號。

核心電源接收電路130中之這一組場效電晶體{M31, M32}可耦接於參考電壓導線WS與第二供應電壓導線WL之間，且可用來產生該中間電壓，其中場效電晶體M32與M31的源極端子可分別耦接至第二供應電壓導線WL與參考電壓導線WS，場效電晶體M32與M31的汲極端子可彼此耦接、且耦接至場效電晶體M21的閘極端子以提供該中間電壓予場效電晶體M21的閘極端子，場效電晶體M32的閘極端子係耦接至參考電壓導線WS，以及場效電晶體M31的閘極端子係耦接至參考電壓導線WS，但本發明不限於此。另外，參考電源偏壓電路110中之這一組場效電晶體{M11, M12}可耦接於參考電壓導線WS與第一供應電壓導線WH之間，且可用來作為兩個分壓元件（voltage-division component），其中場效電晶體M12與M11的源極端子可分別耦接至第一供應電壓導線WH與參考電壓導線WS，場效電晶體M12與M11的汲極端子可彼此耦接，場效電晶體M12的閘極端子可耦接至參考電壓VREF與該第一參考電壓（例如參考電壓VSS）中之一者，以及場效電晶體M11的閘極端子可耦接至參考電壓導線WS，但本發明不限於此。

基於第1圖所示架構，核心電源偵測電路100可利用參考電壓VGG的衍生物（derivative），諸如該另一參考電壓（例如參考電壓PU3或參考電壓PU3B），作為該核心電源偵測訊號。核心電源偵測電路100的電路組態（configuration）可使該核心電源偵測訊號指出是否第二供應電壓VDDL處於一備妥（ready）狀態，以於第二供應電壓VDDL處於該備妥狀態時容許該輸入／輸出控制系統中之一局部電路（partial circuit）進行運作。

第2圖係依據本發明一實施例的第1圖所示核心電源偵測電路100的電壓／電流相關特性，其中電壓的單位可為伏特（volt, V），電流的單位可為奈安培（nanoampere, nA），且時間的單位可為秒（second, s）。為了便於理解，第2圖繪示了多個電壓，諸如第一供應電壓VDDH、第二供應電壓VDDL、以及參考電壓VREF、PU3與PU3B，且繪示了電流I _VDDH，其中參考電壓VGG可等同於參考電壓PU3B，且電流I _VDDH可代表在核心電源偵測電路100當中從第一供應電壓VDDH往參考電壓VSS的方向之多個電流路徑上各自的電流的總和，但本發明不限於此。請注意，核心電源接收電路130的電路組態可延遲參考電壓VGG之一轉態時間（state-transition time），以避免該核心電源偵測訊號於第二供應電壓VDDL處於該備妥狀態之前指出第二供應電壓VDDL處於該備妥狀態。另外，在核心電源偵測電路100當中，第一供應電壓VDDH的一直流電源洩漏電流（direct current power leakage current, DC power leakage current）可小於10奈安培，其中參考電源偏壓電路110的電路組態可使第一供應電壓VDDH的該直流電源洩漏電流小於 10奈安培。尤其是，在核心電源偵測電路100當中，第一供應電壓VDDH的該直流電源洩漏電流可小於2奈安培（例如：在本實施例中，該直流電源洩漏電流可等於1.75奈安培），其中參考電源偏壓電路110的電路組態可使第一供應電壓VDDH的該直流電源洩漏電流小於2奈安培。因此，相較於相關技術，本發明的架構的功耗非常低。

第3圖係依據本發明另一實施例的一種核心電源偵測電路200的示意圖。相較於第1圖所示之核心電源偵測電路100，於本實施例中不需要設置上述之核心電源接收電路130，且對應地，上述之場效電晶體M11、M12、M21與M22分別被代換為本實施例中之場效電晶體M11’、M12’、M21’與M22’，其中相關符號諸如「100」、「110」與「120」分別被改為「200」、「210」與「220」。依據本實施例，場效電晶體M21’的閘極端子可連接至第二供應電壓導線WL，以接收第二供應電壓VDDL。相較於場效電晶體M11、M12、M21與M22，場效電晶體M11’、M12’、M21’與M22’的通道（channel）特性可延遲參考電壓VGG之該轉態時間，以避免該核心電源偵測訊號於第二供應電壓VDDL處於該備妥狀態之前指出第二供應電壓VDDL處於該備妥狀態。例如：場效電晶體M11’的通道可被實施成為比場效電晶體M11的通道更容易導通，尤其可藉由將場效電晶體M11的通道調整成更短或更寬來產生場效電晶體M11’；場效電晶體M12’的通道可被實施成為比場效電晶體M12的通道更不容易導通，尤其可藉由將場效電晶體M12的通道調整成更長或更窄來產生場效電晶體M12’；場效電晶體M21’的通道可被實施成為比場效電晶體M21的通道更不容易導通，尤其可藉由將場效電晶體M21的通道調整成更長或更窄來產生場效電晶體M21’；及／或場效電晶體M22’的通道可被實施成為比場效電晶體M22的通道更容易導通，尤其可藉由將場效電晶體M22的通道調整成更短或更寬來產生場效電晶體M22’；但本發明不限於此。在上列這四個例子全部實施的狀況下，場效電晶體M11’、M12’、M21’與M22’可分別藉由調整場效電晶體M11、M12、M21與M22的通道來產生。

依據某些實施例，上列這四個例子中可選擇至少一部分（例如一部分或全部）來實施。在上列這四個例子中之至少一個例子（例如一或多個例子）被實施的狀況下，場效電晶體M11’、M12’、M21’與M22’中之至少一場效電晶體（例如一或多個場效電晶體）可藉由調整第1圖所示之場效電晶體M11、M12、M21與M22中之至少一個對應的場效電晶體（例如場效電晶體M11、M12、M21與M22當中和該一或多個場效電晶體相對應者）的通道來產生，其中場效電晶體M11’、M12’、M21’與M22’中之一或多個其它的場效電晶體（若存在）可等同於場效電晶體M11、M12、M21與M22中之一或多個其它的場效電晶體。

依據某些實施例，上列這四個例子中的前兩個例子中可選擇至少一部分（例如一部分或全部）來實施。在這兩個例子中之一個例子被實施的狀況下，場效電晶體M11’與M12’中之一特定場效電晶體（例如場效電晶體M11’或場效電晶體M12’）可藉由調整第1圖所示之場效電晶體M11與M12中之一個對應的場效電晶體（例如場效電晶體M11或場效電晶體M12）的通道來產生，其中場效電晶體M11’與M12’中之另一個場效電晶體可等同於場效電晶體M11與M12中之另一個場效電晶體。在這兩個例子全部實施的狀況下，場效電晶體M11’與M12’可分別藉由調整第1圖所示之場效電晶體M11與M12的通道來產生。假設參考電源偏壓電路110透過場效電晶體M11與M12所產生的參考電壓VREF可等於3.14伏特。舉例來說，不論在上列這兩種狀況中的哪一個狀況下，參考電源偏壓電路210透過場效電晶體M11’與M12’所產生的參考電壓VREF可小於或等於3伏特。

第4圖係依據本發明另一實施例的一種核心電源偵測電路300的示意圖。相較於第1圖所示之核心電源偵測電路100，上述之場效電晶體M31與M32分別被代換為本實施例中之電阻器R31與R32，其中相關符號諸如「100」與「130」分別被改為「300」與「330」。核心電源接收電路330中之這一組電阻器{R31, R32}可耦接於參考電壓導線WS與第二供應電壓導線WL之間，且可用來產生該中間電壓，其中電阻器R32與R31各自的第一端子可分別耦接至第二供應電壓導線WL與參考電壓導線WS，電阻器R32與R31各自的第二端子可彼此耦接、且耦接至場效電晶體M21的閘極端子以提供該中間電壓予場效電晶體M21的閘極端子，以及電阻器R32與R31各自的電阻值可分別大於場效電晶體M22與M21中之任一者的開啟電阻值（turn-on resistance value）、且超過至少一個數量級，但本發明不限於此。

第5圖係依據本發明另一實施例的一種核心電源偵測電路400的示意圖。相較於第1圖所示之核心電源偵測電路100，上述之場效電晶體M11與M12分別被代換為本實施例中之電阻器R11與R12，其中相關符號諸如「100」與「110」分別被改為「400」與「410」。參考電源偏壓電路410中之這一組電阻器{R11, R12}可耦接於參考電壓導線WS與第一供應電壓導線WH之間，且可用來作為該兩個分壓元件，其中電阻器R12與R11各自的第一端子可分別耦接至第一供應電壓導線WH與參考電壓導線WS，電阻器R12與R11各自的第二端子可彼此耦接，以及電阻器R12與R11各自的電阻值可分別大於場效電晶體M22與M21中之任一者的開啟電阻值、且超過至少一個數量級，但本發明不限於此。

依據某些實施例，上述之核心電源偵測電路（諸如核心電源偵測電路100、200、300與400中之任一者）中的參考電源偏壓電路可包含一組分壓元件（voltage-division component），其可耦接於第一供應電壓導線WH與參考電壓導線WS之間，其中該組分壓元件可包含該兩個分壓元件，且該兩個分壓元件之間的一節點（例如節點N1）上的電壓可被用來作為參考電壓VREF。另外，場效電晶體M22的閘極端子可耦接至這個節點（例如節點N1）以接收參考電壓VREF，場效電晶體M21可分別透過其閘極端子與源極端子耦接於第二供應電壓導線WL與參考電壓導線WS之間，但本發明不限於此。此外，該核心電源偵測電路可利用參考電壓VGG或其衍生物（例如參考電壓PU3或參考電壓PU3B）作為該核心電源偵測訊號，且該核心電源偵測電路的電路組態可使該核心電源偵測訊號指出是否第二供應電壓VDDL處於該備妥狀態，以於第二供應電壓VDDL處於該備妥狀態時容許該輸入／輸出控制系統中之該局部電路進行運作。這些實施例與前述實施例相仿的內容在此不重複贅述。

根據某些實施例，除了該核心電源偵測電路，該輸入／輸出控制系統可包含在第一供應電壓VDDH下操作之一輸入／輸出網路（I/O network），且可另包含在第二供應電壓VDDL下操作之一核心網路（core network），其中該輸入／輸出控制系統中之上述局部電路可代表該輸入／輸出網路。例如，該輸入／輸出網路可包含：一第一組邏輯電路，耦接於第一供應電壓導線WH與參考電壓導線WS之間。另外，該核心網路可包含：一第二組邏輯電路，耦接於第二供應電壓導線WL與參考電壓導線WS之間。

第6圖係依據本發明一實施例的一種輸入／輸出控制系統5的示意圖。輸入／輸出控制系統5可作為上述之輸入／輸出控制系統之一例。輸入／輸出控制系統5可包含一核心網路10、一輸入／輸出網路20與一核心電源偵測電路30（例如：核心電源偵測電路100、200、300與400中之任一者），其中核心網路10可作為上述之核心網路之一例，且輸入／輸出網路20可作為上述之輸入／輸出網路之一例。假設一節點N8位於核心電源偵測電路30之一輸出端子上。透過節點N8，核心電源偵測電路30可將參考電壓PU3B輸出至輸入／輸出網路20，作為一啟用（enable）訊號。輸入／輸出網路20之一啟用端子EN可用來接收該核心電源偵測訊號諸如參考電壓PU3B。本實施例與前述實施例相仿的內容在此不重複贅述。

第7圖係依據本發明另一實施例的一種輸入／輸出控制系統6的示意圖。輸入／輸出控制系統6可作為上述之輸入／輸出控制系統之另一例。輸入／輸出控制系統6可包含核心網路10、輸入／輸出網路20與一核心電源偵測電路40（例如：核心電源偵測電路30當中除了輸出緩衝器電路140的部分，諸如核心電源偵測電路100、200、300與400中之任一者的全部元件當中扣除輸出緩衝器電路140之後的大部分電路）。假設節點N8位於核心電源偵測電路40之一輸出端子上，其中節點N8直接連接至節點N2。透過節點N8，核心電源偵測電路40可將參考電壓VGG輸出至輸入／輸出網路20，作為該啟用訊號。輸入／輸出網路20之啟用端子EN可用來接收該核心電源偵測訊號諸如參考電壓VGG。本實施例與前述實施例相仿的內容在此不重複贅述。

依據某些實施例，核心網路10與輸入／輸出網路20可彼此耦接，但本發明不限於此。上述之核心電源偵測電路（例如：核心電源偵測電路30與40中之任一者）可被配置成將該核心電源偵測訊號（例如：參考電壓PU3B或參考電壓VGG）發送到輸入／輸出網路20，並且可包含可調節的電源上升／下降偵測器（例如：核心電源偵測電路30與40中之任一者當中的位於節點N2左側的電路），其中該電源上升／下降偵測器可被配置來偵測核心網路10的電源狀態以產生該核心電源偵測訊號。舉例來說，該核心電源偵測訊號可指出核心電源（例如：核心網路10的電源，諸如第二供應電壓VDDL）的狀態，但本發明不限於此。當該核心電源是處於未知狀態，藉由利用該核心電源偵測訊號，該輸入／輸出控制系統可妥善地控制輸入／輸出網路20，例如可使輸入／輸出網路20處於已知狀態。此外，依據該核心電源偵測訊號的狀態，該輸入／輸出控制系統可選擇性地啟用或禁用（disable）輸入／輸出網路20，但本發明不限於此。例如：當該核心電源偵測訊號的一第一狀態（諸如一第一電壓位準）指出第二供應電壓VDDL並非處於該備妥狀態，該輸入／輸出控制系統可禁用輸入／輸出網路20。又例如：當該核心電源偵測訊號的一第二狀態（諸如一第二電壓位準）指出第二供應電壓VDDL處於該備妥狀態，該輸入／輸出控制系統可啟用輸入／輸出網路20。

依據某些實施例，可採用某些先進製程，諸如28奈米（nanometer, nm）、40奈米、55nm等製程，來實施該輸入／輸出控制系統及其內的核心電源偵測電路（例如：核心電源偵測電路30與40中之任一者）。相較於相關技術，本發明的架構不但可達到降低功耗的目標，還可應用於採用先進製程的電子產品。以上所述僅為本發明之較佳實施例，凡依本發明申請專利範圍所做之均等變化與修飾，皆應屬本發明之涵蓋範圍。

5,6‧‧‧輸入／輸出控制系統
10‧‧‧核心網路
20‧‧‧輸入／輸出網路
30,40,100,200,300,400‧‧‧核心電源偵測電路
110,210,410‧‧‧參考電源偏壓電路
120,220‧‧‧比較電路
130,330‧‧‧核心電源接收電路
140‧‧‧輸出緩衝器電路
EN‧‧‧啟用端子
I_VDDH電流
M11,M12,M21,M22,M11’,M12’,M21’,M22’,M31,M32,M41,M42,M43,M44‧‧‧場效電晶體
N1,N2,N3,N4,N5,N6,N7,N8‧‧‧節點
R11,R12,R31,R32‧‧‧電阻器
VDDH‧‧‧第一供應電壓
VDDL‧‧‧第二供應電壓
VSS,VREF,VGG,PU3,PU3B‧‧‧參考電壓
WH‧‧‧第一供應電壓導線
WL‧‧‧第二供應電壓導線
WS‧‧‧參考電壓導線

第1圖係依據本發明一實施例的一種核心電源偵測電路的示意圖。第2圖係依據本發明一實施例的第1圖所示核心電源偵測電路的電壓／電流相關特性。第3圖係依據本發明另一實施例的一種核心電源偵測電路的示意圖。第4圖係依據本發明另一實施例的一種核心電源偵測電路的示意圖。第5圖係依據本發明另一實施例的一種核心電源偵測電路的示意圖。第6圖係依據本發明一實施例的一種輸入／輸出控制系統的示意圖。第7圖係依據本發明另一實施例的一種輸入／輸出控制系統的示意圖。

Claims

一種核心電源偵測電路，用來於一輸入／輸出（input/output, I/O）控制系統中進行電源偵測以產生一核心電源偵測訊號來控制該輸入／輸出控制系統，該輸入／輸出控制系統依據相對於一第一參考電壓之複數個供應電壓（supply voltage）來運作，該核心電源偵測電路包含：一參考電源偏壓電路（reference power bias circuit），用來依據該複數個供應電壓中之一第一供應電壓產生一第二參考電壓，其中該參考電源偏壓電路包含：一組分壓元件（voltage-division component），耦接於一第一供應電壓導線與一參考電壓導線之間，其中該第一供應電壓導線與該參考電壓導線係分別用來導通該第一供應電壓與該第一參考電壓，以及該組分壓元件中之兩個分壓元件之間的一節點上的電壓係被用來作為該第二參考電壓；以及一比較電路（comparison circuit），耦接至該參考電源偏壓電路，用來依據該第二參考電壓以及該複數個供應電壓中之一第二供應電壓之至少一部分進行一比較運作，以產生一第三參考電壓，其中該第二供應電壓小於該第一供應電壓，以及該比較電路包含：一第一組場效電晶體（Field Effect Transistor, FET），耦接於該第一供應電壓導線與該參考電壓導線之間，其中該第一組場效電晶體包含：一第一P型（p-type）場效電晶體與一第一N型（n-type）場效電晶體，其中該第一P型場效電晶體與該第一N型場效電晶體的源極（source）端子係分別耦接至該第一供應電壓導線與該參考電壓導線，該第一P型場效電晶體與該第一N型場效電晶體的汲極（drain）端子係彼此耦接，該第一P型場效電晶體的閘極（gate）端子係耦接至該兩個分壓元件之間的該節點以接收該第二參考電壓，該第一N型場效電晶體係分別透過其閘極端子與源極端子耦接於一第二供應電壓導線與該參考電壓導線之間，以及該第二供應電壓導線係用來導通該第二供應電壓；其中該核心電源偵測電路利用該第三參考電壓或其衍生物（derivative）作為該核心電源偵測訊號，且該核心電源偵測電路的電路組態使該核心電源偵測訊號指出是否該第二供應電壓處於一備妥（ready）狀態，以於該第二供應電壓處於該備妥狀態時容許該輸入／輸出控制系統中之一局部電路（partial circuit）進行運作。
如申請專利範圍第1項所述之核心電源偵測電路，其中該組分壓元件包含：一第二組場效電晶體，耦接於該第一供應電壓導線與該參考電壓導線之間，其中該第二組場效電晶體包含：一第二P型場效電晶體與一第二N型場效電晶體，用來作為該兩個分壓元件，其中該第二P型場效電晶體與該第二N型場效電晶體的源極端子係分別耦接至該第一供應電壓導線與該參考電壓導線，該第二P型場效電晶體與該第二N型場效電晶體的汲極端子係彼此耦接，該第二P型場效電晶體的閘極端子係耦接至該第二參考電壓與該第一參考電壓中之一者，以及該第二N型場效電晶體的閘極端子係耦接至該參考電壓導線。
如申請專利範圍第1項所述之核心電源偵測電路，其中該組分壓元件包含：一組電阻器，耦接於該第一供應電壓導線與該參考電壓導線之間，其中該組電阻器包含：一第一電阻器與一第二電阻器，用來作為該兩個分壓元件，其中該第一電阻器與該第二電阻器各自的第一端子係分別耦接至該第一供應電壓導線與該參考電壓導線，該第一電阻器與該第二電阻器各自的第二端子係彼此耦接，以及該第一電阻器與該第二電阻器各自的電阻值分別大於該第一P型場效電晶體與該第一N型場效電晶體中之任一者的開啟電阻值（turn-on resistance value）、且超過至少一個數量級。
如申請專利範圍第1項所述之核心電源偵測電路，其中該第一N型場效電晶體的閘極端子係連接至該第二供應電壓導線，以接收該第二供應電壓。
如申請專利範圍第4項所述之核心電源偵測電路，其中該第二參考電壓小於或等於3伏特。
如申請專利範圍第1項所述之核心電源偵測電路，其另包含：具有一或多個輸出緩衝器之一輸出緩衝器電路（output buffer circuit），用來將該第三參考電壓轉換為另一參考電壓，以作為該核心電源偵測訊號，其中該一或多個輸出緩衝器中之每一輸出緩衝器包含：一互補式金屬氧化物半導體（Complementary Metal-Oxide-Semiconductor, CMOS）電路，其中該互補式金屬氧化物半導體電路包含彼此耦接的一組場效電晶體，且彼此耦接的該組場效電晶體係耦接於該第一供應電壓導線與該參考電壓導線之間。
如申請專利範圍第6項所述之核心電源偵測電路，其另包含：一核心電源接收電路（core power receiver circuit），耦接至該第二供應電壓導線，用來將該第二供應電壓轉換為對應於該第二供應電壓之一中間（intermediate）電壓，其中該中間電壓小於該第二供應電壓，以及該第一N型場效電晶體的閘極端子係耦接至該核心電源接收電路，以接收該中間電壓。
如申請專利範圍第1項所述之核心電源偵測電路，其另包含：一核心電源接收電路（core power receiver circuit），耦接至該第二供應電壓導線，用來將該第二供應電壓轉換為對應於該第二供應電壓之一中間（intermediate）電壓，其中該中間電壓小於該第二供應電壓，以及該第一N型場效電晶體的閘極端子係耦接至該核心電源接收電路，以接收該中間電壓。
如申請專利範圍第8項所述之核心電源偵測電路，其中該核心電源接收電路包含：一第二組場效電晶體，耦接於該第二供應電壓導線與該參考電壓導線之間，其中該第二組場效電晶體包含：一第二P型場效電晶體與一第二N型場效電晶體，用來產生該中間電壓，其中該第二P型場效電晶體與該第二N型場效電晶體的源極端子係分別耦接至該第二供應電壓導線與該參考電壓導線，該第二P型場效電晶體與該第二N型場效電晶體的汲極端子係彼此耦接、且耦接至該第一N型場效電晶體的閘極端子以提供該中間電壓予該第一N型場效電晶體的閘極端子，該第二P型場效電晶體的閘極端子係耦接至該參考電壓導線，以及該第二N型場效電晶體的閘極端子係耦接至該參考電壓導線。
如申請專利範圍第8項所述之核心電源偵測電路，其中該核心電源接收電路包含：一組電阻器，耦接於該第二供應電壓導線與該參考電壓導線之間，其中該組電阻器包含：一第一電阻器與一第二電阻器，用來產生該中間電壓，其中該第一電阻器與該第二電阻器各自的第一端子係分別耦接至該第二供應電壓導線與該參考電壓導線，該第一電阻器與該第二電阻器各自的第二端子係彼此耦接、且耦接至該第一N型場效電晶體的閘極端子以提供該中間電壓予該第一N型場效電晶體的閘極端子，以及該第一電阻器與該第二電阻器各自的電阻值分別大於該第一P型場效電晶體與該第一N型場效電晶體中之任一者的開啟電阻值（turn-on resistance value）、且超過至少一個數量級。
如申請專利範圍第8項所述之核心電源偵測電路，其中該核心電源接收電路的電路組態延遲該第三參考電壓之一轉態時間（state-transition time），以避免該核心電源偵測訊號於該第二供應電壓處於該備妥狀態之前指出該第二供應電壓處於該備妥狀態。
如申請專利範圍第1項所述之核心電源偵測電路，其中在該核心電源偵測電路當中，該第一供應電壓的一直流電源洩漏電流（direct current power leakage current, DC power leakage current）小於10奈安培（nanoampere, nA）。
如申請專利範圍第12項所述之核心電源偵測電路，其中在該核心電源偵測電路當中，該第一供應電壓的該直流電源洩漏電流小於2奈安培。
如申請專利範圍第13項所述之核心電源偵測電路，其中該參考電源偏壓電路的電路組態使該第一供應電壓的該直流電源洩漏電流小於2奈安培。
如申請專利範圍第12項所述之核心電源偵測電路，其中該參考電源偏壓電路的電路組態使該第一供應電壓的該直流電源洩漏電流小於10奈安培。
如申請專利範圍第1項所述之核心電源偵測電路，其中該輸入／輸出控制系統包含在該第一供應電壓下操作之一輸入／輸出網路（I/O network），其中該輸入／輸出控制系統中之該局部電路代表該輸入／輸出網路。
一種包含如申請專利範圍第1項所述之核心電源偵測電路之該輸入／輸出控制系統，其中該輸入／輸出控制系統包含：在該第一供應電壓下操作之一輸入／輸出網路（I/O network），其中該輸入／輸出控制系統中之該局部電路代表該輸入／輸出網路，以及該輸入／輸出網路包含：一第一組邏輯電路，耦接於該第一供應電壓導線與該參考電壓導線之間。
如申請專利範圍第17項所述之輸入／輸出控制系統，其另包含：在該第二供應電壓下操作之一核心網路（core network），其中該核心網路包含：一第二組邏輯電路，耦接於該第二供應電壓導線與該參考電壓導線之間。