TWI716114B - 半導體裝置及其操作方法 - Google Patents

Abstract

一種半導體裝置包含第一、第二電路和比較電路。第一電路用以輸出第一輸出並包含第一電晶體。第二電路用以輸出第二輸出並包含第二電晶體。比較電路用以比較第一輸出和第二輸出以產生並輸出比較結果。於時間區間內，第一電晶體衰減，且第一輸出由第一電壓值改變至第二電壓值。於時間區間內，第二電晶體不衰減，且第二輸出維持第三電壓值。

Description

半導體裝置及其操作方法

本案是有關於一種半導體裝置及其操作方法，且特別是有關於檢測電晶體劣化的半導體裝置及其操作方法。

電晶體的可靠性變得越來越重要，但NBTI(負偏壓溫度不穩定性)和HC(熱載流子)導致電晶體的閾值電壓和飽和電流下降。對於包含電晶體的設備，當電晶體衰減時，可能會導致安全性和可靠性問題。

本案之一態樣是在提供一種半導體裝置。此半導體裝置包含第一電路、第二電路以及比較電路。第一電路包含第一電晶體。第一電路用以輸出第一輸出。第二電路包含第二電晶體。第二電路用以輸出第二輸出。比較電路耦接於第一電路以及第二電路。比較電路用以比較第一輸出以及第二輸出以產生比較結果，並輸出比較結果。第一電晶體於時間區間內衰減，且第一輸出於時間區間內由 第一電壓值改變至第二電壓值。第二電晶體於時間區間內不衰減，且第二電路的第二輸出於時間區間內維持第三電壓值。

本案之另一態樣是在提供一種半導體裝置的操作方法。此操作方法包含以下步驟：由第一電路輸出第一輸出；由第二電路輸出第二輸出；由比較電路比較第一輸出以及第二輸出以產生比較結果；以及由比較電路輸出比較結果。第一電路的第一電晶體於時間區間內衰減，且第一輸出於時間區間內由第一電壓值改變至第二電壓值。第二電路的第二電晶體於時間區間內不衰減，且第二電路的第二輸出於時間區間內維持於第三電壓值。

因此，根據本案之技術態樣，本案之實施例藉由提供一種半導體裝置及其操作方法，用以檢測電路的電晶體的衰減程度。當電晶體的衰減量超過衰減閾值時，可以及時且容易地檢測衰減的電晶體。

100、100A、100B、300‧‧‧半導體裝置

110、130‧‧‧電路

112、132‧‧‧電晶體

EN1、EN2、EN3‧‧‧致能訊號

V1、V2、V3、V4‧‧‧輸出

150、150C、150D‧‧‧比較電路

152、152C、152D‧‧‧栓鎖電路

S1、S2‧‧‧比較結果

170‧‧‧閘門電路

190‧‧‧輸出電路

200‧‧‧操作方法

S210至S270‧‧‧步驟

VDD、VSS‧‧‧電源

110A、110B、110C、110D‧‧‧電路

130A、130B、130C、130D‧‧‧電路

T1至T7‧‧‧電晶體

R1至R4‧‧‧電阻

210‧‧‧OR電路

為讓本發明之上述和其他目的、特徵、優點與實施例能更明顯易懂，所附圖式之說明如下：第1圖為根據本案一些實施例所繪示的半導體裝置的示意圖；第2圖為根據本案一些實施例所繪示的操作方法的流程圖；第3圖為根據本案一些實施例所繪示的半導體裝置的 示意圖；第4圖為根據本案一些實施例所繪示的半導體裝置的示意圖；以及第5圖為根據本案一些實施例所繪示的半導體裝置的示意圖。

以下揭示提供許多不同實施例或例證用以實施本發明的不同特徵。特殊例證中的元件及配置在以下討論中被用來簡化本揭示。所討論的任何例證只用來作解說的用途，並不會以任何方式限制本發明或其例證之範圍和意義。此外，本揭示在不同例證中可能重複引用數字符號且/或字母，這些重複皆為了簡化及闡述，其本身並未指定以下討論中不同實施例且/或配置之間的關係。

在全篇說明書與申請專利範圍所使用之用詞(terms)，除有特別註明外，通常具有每個用詞使用在此領域中、在此揭露之內容中與特殊內容中的平常意義。某些用以描述本揭露之用詞將於下或在此說明書的別處討論，以提供本領域技術人員在有關本揭露之描述上額外的引導。

關於本文中所使用之『耦接』或『連接』，均可指二或多個元件相互直接作實體或電性接觸，或是相互間接作實體或電性接觸，而『耦接』或『連接』還可指二或多個元件相互步驟或動作。

在本文中，使用第一、第二與第三等等之詞彙，是用於描述各種元件、組件、區域、層與/或區塊是可以被理解的。但是這些元件、組件、區域、層與/或區塊不應該被這些術語所限制。這些詞彙只限於用來辨別單一元件、組件、區域、層與/或區塊。因此，在下文中的一第一元件、組件、區域、層與/或區塊也可被稱為第二元件、組件、區域、層與/或區塊，而不脫離本發明的本意。如本文所用，詞彙『與/或』包含了列出的關聯項目中的一個或多個的任何組合。本案文件中提到的「及/或」是指表列元件的任一者、全部或至少一者的任意組合。

請參閱第1圖。第1圖為根據本案一些實施例所繪示的半導體裝置100的示意圖。半導體裝置100包含電路110，電路130，以及比較電路150。於連接關係上，電路110耦接於比較電路150，電路130耦接於比較電路150。電路110包含電晶體112，且電路130包含電晶體132。於部分實施例中，電晶體112的規格與電晶體132的規格相同。

請參閱第2圖。關於半導體裝置100的實施方式的細節於以下參閱第2圖揭示。第2圖為根據本案一些實施例所繪示的操作方法200的流程圖。應注意到，此操作方法可應用於與第1圖中的半導體裝置100的結構相同或相似之裝置。而為使敘述簡單，以下將以第1圖為例進行對操作方法敘述，然本發明不以第1圖的應用為限。如第2圖所示，操作方法200包含S210至S270。

於步驟S210中，由第一電路輸出第一輸出。於 部分實施例中，步驟S210由第1圖中的電路110執行。舉例而言，電路110將輸出V1輸出。

於步驟S230中，由第二電路輸出第二輸出。於部分實施例中，步驟S230由第1圖中的電路130執行。舉例而言，電路130將輸出V2輸出。

須注意的是，於部分實施例中，電路110於時間區間內持續運作，這使得電晶體112於時間區間內衰減，且輸出V1於時間區間內由第一電壓值改變至第二電壓值。另一方面，電路130不會持續性的運作。反之，電路130只有在電路130接收到致能訊號EN1時操作。於部分實施例中，值為「1」的致能訊號EN1只有當偵測操作被執行時被傳送至電路130。因此，電晶體132於時間區間內不衰減且輸出V2於時間區間內維持於第三電壓值。於部分實施例中，時間區間為，舉例而言，10年，然而本發明之實施方式不限制於此。

此外，於部分實施例中，電路130依據致能訊號EN1將輸出V2輸出。舉例而言，於部分實施例中，當致能訊號EN1係為「1」，電路130運作並將輸出V2輸出。另一方面，當致能訊號EN2係為「0」，電路130不運作且不輸出V2。

於步驟S250中，由比較電路比較第一輸出與第二輸出以產生比較結果。於部分實施例中，步驟S250可由第1圖的比較電路150執行。舉例而言，比較電路150比較輸出V1以及輸出V2，且比較電路150依據輸出V1以及輸出 V2產生比較結果S1。

於部分實施例中，假設於時間區間內，輸出V1由第一電壓值改變為第二電壓值，且輸出V2於時間區間內維持於第三電壓值。若是第一電壓值與第二電壓值之間的第一差異大於第一電壓值與第三電壓值之間的第二差異，比較電路150產生的比較結果係為「1」。另一方面，若是第一差異不大於第二差異，由比較電路150產生的比較結果係為「0」。

於步驟S270中，由比較電路輸出比較結果。於部分實施例中，步驟S270可由第1圖的比較電路150執行。

於部分實施例中，如第1圖所繪式，比較電路150包含栓鎖電路152。於部分實施例中，栓鎖電路152用以儲存比較結果。於部分實施例中，如第1圖所繪式，半導體裝置100更包含閘門電路170，閘門電路170耦接於比較電路150。閘門電路170接收致能訊號EN2，且閘門電路170依據致能訊號EN2傳送比較電路150的比較結果。於部分實施例中，當致能訊號EN2係為「1」，閘門電路170傳送比較電路150的比較結果至輸出電路190。另一方面，當致能訊號EN2係為「0」，閘門電路170不傳送比較電路150的比較結果至輸出電路190。

請參閱第3圖。第3圖為根據本案一些實施例所繪示的半導體裝置100A的示意圖。第3圖中的半導體裝置100A可用以代表第1圖中的半導體裝置100。如第3圖所繪式，電路110A包含電晶體T1與電阻R1。電路130A包含電 晶體T2至T4與電阻R2。於部分實施例中，電晶體T1與電晶體T2相同。如第3圖所繪式，電晶體T1與T2為PMOS電晶體。

於連接關係上，電晶體T1的第一端耦接於電源VDD，電晶體T1的第二端與電晶體T1的控制端耦接於電阻R1的第一端與比較電路150。電阻R1的第二端耦接於電源VSS。電晶體T2的第一端耦接於電源VDD，電晶體T2的第二端與電晶體T2的控制端耦接於電阻R2的第一端與比較電路150。電晶體T3的第一端耦接於電源VDD，電晶體T3的第二端耦接於比較電路150，電晶體T3的控制端係用以接收致能訊號EN1。電晶體T4的第一端耦接於電阻R2的第二端，電晶體T4的第二端耦接於電源VSS，且電晶體T4的控制端用以接收致能訊號EN1。

於操作關係上，由於電路110A於時間區間內持續運作，這造成電晶體T1於時間區間內衰減且輸出V1於時間區間內由第一電壓值改變為第二電壓值。另一方面，電路130A不持續運作。反之，電路130A只有在電路130A接收值為「1」的致能訊號EN1時運作。因此，電晶體T2於時間區間內不衰減且輸出V2於時間區間內維持於第三電壓值。

電晶體T3與T4接收致能訊號EN1。當致能訊號EN1的值係為「1」時，電晶體T3不導通、電晶體T4導通，且電路130A將輸出V2輸出。

舉例而言，假設起初輸出V1的電壓值係為 0.2V。輸出V2的電壓值於時間區間內維持於0.18V，舉例而言，10年。經過10年的運作後，電晶體T1衰減且輸出V1的電壓值改變。比較電路150比較輸出V1以及輸出V2以依據輸出V1和輸出V2產生比較結果S1。

若於10年後，輸出V1的電壓值係為0.19V，比較電路150判定輸出V1的電壓值大於輸出V2的電壓值，值為「0」的比較結果被產生。另一方面，若於10年後，輸出V1的電壓值係為0.17V，比較電路150判定輸出V1小於輸出V2，值為「1」的比較結果被產生。

請參閱第4圖。第4圖為根據本案一些實施例所繪示的半導體裝置100B的示意圖。第4圖中的半導體裝置100B可用以表示第1圖中的半導體裝置100。如第4圖所繪式，電路110B包含電晶體T5與電阻R3。電路110B包含電晶體T6，T7與電阻R4。於部分實施例中，電晶體T5與電晶體T6相同。如第4圖所繪式，電晶體T5與T6係為NMOS電晶體。

於連接關係上，電晶體T5的第一端耦接於電源VSS，電晶體T5的控制端與電晶體T5的第二端耦接於電阻R3的第一端與比較電路150。電阻R3的第二端耦接於電源VDD。電晶體T6的第一端耦接於電源VSS，電晶體T6的控制端與電晶體T6的第二端耦接於電阻R4的第一端與比較電路150。電晶體T7的第一端耦接於電阻R4的第二端，電晶體T7的第二端耦接於電源VDD，電晶體T7的控制端用以接收致能訊號EN1。

於操作關係上，由於電路110B於時間區間內持續運作，這造成電晶體T5於時間區間內衰減且輸出V1於時間區間內由第一電壓值改變至第二電壓值。另一方面，電路130B不持續運作。反之，電路130B只有於電路130B接收值為「0」的致能訊號EN1時運作。因此，電晶體T7於時間區間內不衰減且輸出V2於時間區間內維持於第三電壓值。

電晶體T7接收致能訊號EN1。當致能訊號EN1的值係為「0」，電晶體T7導通，且電路130B將輸出V2輸出。

舉例而言，假設起初輸出V1的電壓值係0.8V。輸出V2的電壓值於時間區間內維持於0.88V，舉例而言，10年。經過10年的運作後，電晶體T5衰減且輸出V1的電壓值改變。比較電路150比較輸出V1以及輸出V2並依據輸出V1和輸出V2產生比較結果S1。

若是在10年後，輸出V1的電壓值係0.89V，比較電路150判定輸出V1大於輸出V2，值為「1」的比較結果被產生。另一方面，若是在10年後，輸出V1的電壓值為0.87V，比較電路150判定輸出V1小於輸出V2，值為「0」的比較結果被產生。

輸出V2的第三電壓值可被當作參考值。第一輸出V1於衰減前的電壓值與輸出V2的第三電壓值之間的差異可被當作差異值閾值。於部分實施例中，可以藉由調整第3圖的電阻R2的值或第4圖的電阻R4的值以調整輸出V2 的第三電壓值。

當輸出V1的電壓值的改變量大於差異值閾值，這表示衰減量太大且電路110的電晶體需要被更換。

也就是說，當第一輸出V1於衰減前的電壓值和第二輸出V1於經過時間區間後的電壓值之間的第一差異大於輸出V1的第一電壓值和第三電壓值之間的第二差異，比較結果係為「1」。另一方面，當第一差異不大於第二差異，比較結果係為「0」。比較結果「1」表示衰減量太大且電路110的電晶體需要被更換。

請參閱第5圖。第5圖為根據本案一些實施例所繪示的半導體裝置200的示意圖。如第5圖所繪式，半導體裝置200包含電路110C，電路130C，電路110D，以及電路130D。閘門電路170，輸出電路190與第1圖中所繪式的閘門電路170，輸出電路190相同。相較於第1圖中的半導體裝置100，半導體裝置200更包含OR電路210，以及比較電路150C和150D。比較電路150C與150D和第1圖中的比較電路150相同。電路110C與第1圖中的電路110相同，電路130C與第1圖中的電路130相同。電路110C包含電晶體112C，電路130C包含電晶體132C，電路110D包含電晶體112D，且電路130D包含電晶體132D。電晶體112C的規格與電晶體132C的規格相同，電晶體112D的規格與電晶體132D的規格相同。

於連接關係上，電路110C與電路130C耦接於比較電路150C。電路110D與電路130D耦接於比較電路 150D。比較電路150D，150C耦接於OR電路210。OR電路210耦接於閘門電路170。閘門電路170耦接於輸出電路190。

電路110C與110D於時間區間內持續運作，這造成電晶體112C與112D於時間區間內衰減且輸出V1的電壓值和輸出V3的電壓值於時間區間內改變。另一方面，電路130C與130D不持續運作。反之，電路130C與130D只有在電路130C與130D接收值為「1」的致能訊號EN1或EN3時運作。因此，電晶體132C與132D於時間區間內不衰減且輸出V2的電壓值與輸出V4的電壓值於時間區間內維持不變。

於操作關係上，比較電路150C比較輸出V1的電壓值與輸出V2的電壓值以產生比較結果S1。比較電路150D比較輸出V3的電壓值與輸出V4的電壓值以產生比較結果S2。於部分實施例中，比較結果S1儲存於比較電路150C的栓鎖電路152C中，且比較結果S2儲存於比較電路150D的栓鎖電路152D中。

OR電路210用以控制當由閘門電路170接收的致能訊號EN2的值係為「1」時，係為比較結果S1或比較結果S2經由閘門電路170被傳送至輸出電路190。

如上所述的半導體裝置100/100A/100B僅作為例示說明之用，本案的實施方式不以此為限。於部分實施例中，電路110可為操作於直流(DC)電壓的偏壓電路。於部分實施例中，電路110可為高壓電路，且本案的實施方 式不以此為限，具有隨時間衰減的電晶體的任何電路均在本案的實施範圍之內。此外，上述的時間區間與電壓值僅作為例示說明之用，本案的實施方式不以此為限。致能訊號EN1至EN3的值僅作為例示說明之用，本案的實施方式不以此為限。

於部分實施例中，半導體裝置100可以是動態隨機存取記憶體(DRAM)或具有資料存儲及/或資料讀取功能或其他類似功能的任何其他電路。

由上述本案之實施方式可知，本案之實施例藉由提供一種半導體裝置及其操作方法，用以檢測電路的電晶體的衰減程度。當電晶體的衰減量超過衰減閾值時，可以及時且容易地檢測到衰減的電晶體。

另外，上述例示包含依序的示範步驟，但該些步驟不必依所顯示的順序被執行。以不同順序執行該些步驟皆在本揭示內容的考量範圍內。在本揭示內容之實施例的精神與範圍內，可視情況增加、取代、變更順序及/或省略該些步驟。

雖然本案已以實施方式揭示如上，然其並非用以限定本案，任何熟習此技藝者，在不脫離本案之精神和範圍內，當可作各種之更動與潤飾，因此本案之保護範圍當視後附之申請專利範圍所界定者為準。

100‧‧‧半導體裝置

110、130‧‧‧電路

112、132‧‧‧電晶體

EN1、EN2‧‧‧致能訊號

V1、V2‧‧‧輸出

150‧‧‧比較電路

152‧‧‧栓鎖電路

S1‧‧‧比較結果

170‧‧‧閘門電路

190‧‧‧輸出電路

Claims (8)

1. 一種半導體裝置，包含：一第一電路，包含一第一電晶體，其中該第一電路用以輸出一第一輸出；一第二電路，包含一第二電晶體，其中該第二電路用以輸出一第二輸出；以及一比較電路，耦接於該第一電路以及該第二電路，其中該比較電路用以比較該第一輸出以及該第二輸出以產生一比較結果，並輸出該比較結果；其中該第一電晶體於一時間區間內衰減，且該第一輸出於該時間區間內由一第一電壓值改變至一第二電壓值，其中該第二電晶體於該時間區間內不衰減，且該第二電路的該第二輸出於該時間區間內維持一第三電壓值，其中當該第一電壓值與該第二電壓值之間的一第一差異大於該第一電壓值與該第三電壓值之間的一第二差異時，該比較結果為「1」，其中當該第一差異不大於該第二差異時，該比較結果為「0」。
2. 如請求項1所述之半導體裝置，更包含：一閘門電路，耦接於該比較電路，其中該閘門電路用以接收一致能訊號，並依據該致能訊號傳送該比較結果。
3. 如請求項1所述之半導體裝置，其中該第一電晶體與該第二電晶體相同。
4. 如請求項1所述之半導體裝置，其中該第二電路更用以接收一致能訊號，並用以依據該致能訊號輸出該第二輸出。
5. 如請求項1所述之半導體裝置，其中該比較電路包含：一栓鎖電路，用以儲存該比較結果。
6. 一種半導體裝置的操作方法，包含：由一第一電路輸出一第一輸出；由一第二電路輸出一第二輸出；由一比較電路比較該第一輸出以及該第二輸出以產生一比較結果；以及由該比較電路輸出該比較結果；其中該第一電路的一第一電晶體於一時間區間內衰減，且該第一輸出於該時間區間內由一第一電壓值改變至一第二電壓值，其中該第二電路的一第二電晶體於該時間區間內不衰減，且該第二電路的該第二輸出於該時間區間內維持於該第三電壓值，其中當該第一電壓值與該第二電壓值之間的一第一差異大於該第一電壓值與該第三電壓值之間的一第二差異，該比較結果為「1」，其中當該第一差異不大於該第二差異，該比較結果為「0」。
7. 如請求項6所述之操作方法，其中由該第二電路輸出該第二輸出包含：由該第二電路接收一致能訊號；以及依據該致能訊號輸出該第二輸出。
8. 如請求項6所述之操作方法，其中輸出該比較結果包含：由一栓鎖電路儲存該比較結果；以及依據一致能訊號輸出該比較結果。

Images