CN111756029A - 高速宽动态范围输入结构 - Google Patents

高速宽动态范围输入结构 Download PDF

Info

Publication number
CN111756029A
CN111756029A CN202010171886.1A CN202010171886A CN111756029A CN 111756029 A CN111756029 A CN 111756029A CN 202010171886 A CN202010171886 A CN 202010171886A CN 111756029 A CN111756029 A CN 111756029A
Authority
CN
China
Prior art keywords
voltage
input
circuit
current carrying
protection circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202010171886.1A
Other languages
English (en)
Inventor
W·E·爱德沃兹
J·M·皮古特
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NXP USA Inc
Original Assignee
NXP USA Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NXP USA Inc filed Critical NXP USA Inc
Publication of CN111756029A publication Critical patent/CN111756029A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • F—MECHANICAL ENGINEERING; LIGHTING; HEATING; WEAPONS; BLASTING
    • F02—COMBUSTION ENGINES; HOT-GAS OR COMBUSTION-PRODUCT ENGINE PLANTS
    • F02D—CONTROLLING COMBUSTION ENGINES
    • F02D41/00—Electrical control of supply of combustible mixture or its constituents
    • F02D41/20—Output circuits, e.g. for controlling currents in command coils
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02H—EMERGENCY PROTECTIVE CIRCUIT ARRANGEMENTS
    • H02H9/00—Emergency protective circuit arrangements for limiting excess current or voltage without disconnection
    • H02H9/04—Emergency protective circuit arrangements for limiting excess current or voltage without disconnection responsive to excess voltage
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02H—EMERGENCY PROTECTIVE CIRCUIT ARRANGEMENTS
    • H02H1/00—Details of emergency protective circuit arrangements
    • H02H1/0007—Details of emergency protective circuit arrangements concerning the detecting means
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02H—EMERGENCY PROTECTIVE CIRCUIT ARRANGEMENTS
    • H02H11/00—Emergency protective circuit arrangements for preventing the switching-on in case an undesired electric working condition might result
    • H02H11/006—Emergency protective circuit arrangements for preventing the switching-on in case an undesired electric working condition might result in case of too high or too low voltage
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02H—EMERGENCY PROTECTIVE CIRCUIT ARRANGEMENTS
    • H02H9/00—Emergency protective circuit arrangements for limiting excess current or voltage without disconnection
    • H02H9/04—Emergency protective circuit arrangements for limiting excess current or voltage without disconnection responsive to excess voltage
    • H02H9/045—Emergency protective circuit arrangements for limiting excess current or voltage without disconnection responsive to excess voltage adapted to a particular application and not provided for elsewhere
    • H02H9/046—Emergency protective circuit arrangements for limiting excess current or voltage without disconnection responsive to excess voltage adapted to a particular application and not provided for elsewhere responsive to excess voltage appearing at terminals of integrated circuits
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/08—Modifications of amplifiers to reduce detrimental influences of internal impedances of amplifying elements
    • H03F1/22—Modifications of amplifiers to reduce detrimental influences of internal impedances of amplifying elements by use of cascode coupling, i.e. earthed cathode or emitter stage followed by earthed grid or base stage respectively
    • H03F1/223—Modifications of amplifiers to reduce detrimental influences of internal impedances of amplifying elements by use of cascode coupling, i.e. earthed cathode or emitter stage followed by earthed grid or base stage respectively with MOSFET's
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/52—Circuit arrangements for protecting such amplifiers
    • H03F1/523—Circuit arrangements for protecting such amplifiers for amplifiers using field-effect devices
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/0175—Coupling arrangements; Interface arrangements
    • H03K19/017509—Interface arrangements
    • F—MECHANICAL ENGINEERING; LIGHTING; HEATING; WEAPONS; BLASTING
    • F02—COMBUSTION ENGINES; HOT-GAS OR COMBUSTION-PRODUCT ENGINE PLANTS
    • F02D—CONTROLLING COMBUSTION ENGINES
    • F02D41/00—Electrical control of supply of combustible mixture or its constituents
    • F02D41/20—Output circuits, e.g. for controlling currents in command coils
    • F02D2041/2003—Output circuits, e.g. for controlling currents in command coils using means for creating a boost voltage, i.e. generation or use of a voltage higher than the battery voltage, e.g. to speed up injector opening
    • F02D2041/2013—Output circuits, e.g. for controlling currents in command coils using means for creating a boost voltage, i.e. generation or use of a voltage higher than the battery voltage, e.g. to speed up injector opening by using a boost voltage source
    • F—MECHANICAL ENGINEERING; LIGHTING; HEATING; WEAPONS; BLASTING
    • F02—COMBUSTION ENGINES; HOT-GAS OR COMBUSTION-PRODUCT ENGINE PLANTS
    • F02D—CONTROLLING COMBUSTION ENGINES
    • F02D41/00—Electrical control of supply of combustible mixture or its constituents
    • F02D41/20—Output circuits, e.g. for controlling currents in command coils
    • F02D2041/202—Output circuits, e.g. for controlling currents in command coils characterised by the control of the circuit
    • F02D2041/2024—Output circuits, e.g. for controlling currents in command coils characterised by the control of the circuit the control switching a load after time-on and time-off pulses
    • F—MECHANICAL ENGINEERING; LIGHTING; HEATING; WEAPONS; BLASTING
    • F02—COMBUSTION ENGINES; HOT-GAS OR COMBUSTION-PRODUCT ENGINE PLANTS
    • F02D—CONTROLLING COMBUSTION ENGINES
    • F02D41/00—Electrical control of supply of combustible mixture or its constituents
    • F02D41/20—Output circuits, e.g. for controlling currents in command coils
    • F02D2041/202—Output circuits, e.g. for controlling currents in command coils characterised by the control of the circuit
    • F02D2041/2058—Output circuits, e.g. for controlling currents in command coils characterised by the control of the circuit using information of the actual current value
    • F—MECHANICAL ENGINEERING; LIGHTING; HEATING; WEAPONS; BLASTING
    • F02—COMBUSTION ENGINES; HOT-GAS OR COMBUSTION-PRODUCT ENGINE PLANTS
    • F02D—CONTROLLING COMBUSTION ENGINES
    • F02D41/00—Electrical control of supply of combustible mixture or its constituents
    • F02D41/20—Output circuits, e.g. for controlling currents in command coils
    • F02D2041/2068—Output circuits, e.g. for controlling currents in command coils characterised by the circuit design or special circuit elements
    • F02D2041/2075—Type of transistors or particular use thereof

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • General Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Mathematical Physics (AREA)
  • Computing Systems (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Chemical & Material Sciences (AREA)
  • Combustion & Propulsion (AREA)
  • Mechanical Engineering (AREA)
  • Electronic Switches (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

本公开涉及高速宽动态范围输入结构。公开了一种用于利用以下保护电路输入(VINP)在输入电压(VIN)下免受正过电压和负过电压的影响的输入保护电路(200)和关联方法：高压PMOSFET(P1)，具有栅极、跨齐纳二极管(ZD1)连接到所述栅极的漏极和被连接以接收输入电压的源极；阻断FET(N1)，具有连接到供电电压的栅极、跨齐纳二极管(ZD2)连接到所述供电电压的漏极和连接到所述高压PMOSFET的所述栅极的源极；高压NMOSFET(N3)，具有连接到所述供电电压的栅极、提供受保护的输出电压并且跨齐纳二极管(ZD3)连接到所述栅极的源极和连接到源极跟随器节点的漏极；以及电平移位器电路(214)，连接在所述高压PMOSFET的所述漏极与所述源极跟随器节点之间。

Description

高速宽动态范围输入结构
技术领域
本发明总体上涉及保护电路***领域。一方面，本发明涉及一种用于在集成电路装置中对输入电路***提供高压保护的设备、***和方法。
背景技术
众所周知，单片集成电路会因使其输入端暴露于较大的异常电压而受损。这些较大的异常电压可以破坏集成装置内的介电材料，如栅极氧化物，或者可以熔化导电材料，如多晶硅或铝互连件，从而对集成电路造成不可恢复的损坏。
集成电路通常包括对外部引脚的保护，如ESD装置和串联电阻器，以箝位外部电压并限制输入电流。高压组件(FET或类似组件)的其它保护方案会阻断(限制)施加到内部低压电路上的最大电压。这些传统的解决方案用于一次性事件(ESD)或连续操作，但可以是非线性的、单向的(正偏移或负偏移，但不是两者)或者具有有限带宽并且不适于实时的线性***，如汽油和柴油内燃机的直接燃料喷射***，在所述直接燃料喷射***中，有必要准确地感测具有超过***供电电压的大动态范围(-10V-+70V)的重复性电压信号。
发明内容
根据本发明的一个方面，提供一种用于响应于输入电压生成输出电压的输入保护电路，包括：第一共源共栅开关，所述第一共源共栅开关用于在输入电压偏移低于指定的电压操作范围时限制所述输出电压，所述第一共源共栅开关包括高压PMOS场效应晶体管(PMOSFET)，所述高压PMOSFET具有控制电极、跨第一齐纳二极管连接到所述控制电极的第一载流电极和被连接以接收输入电压的第二载流电极；阻断场效应晶体管(FET)，所述阻断FET具有连接到供电电压的控制电极、跨第二齐纳二极管连接到所述供电电压的第一载流电极和连接到所述高压PMOSFET的所述控制电极的第二载流电极；第二共源共栅开关，所述第二共源共栅开关用于在输入电压偏移高于所述指定的电压操作范围时限制所述输出电压，所述第二共源共栅开关包括高压NMOS场效应晶体管(NMOSFET)，所述高压NMOSFET具有连接到所述供电电压的控制电极、提供所述输出电压并且跨第三齐纳二极管连接到所述控制电极的第一载流电极和连接到源极跟随器节点的第二载流电极；以及电平移位器电路，所述电平移位器电路连接在所述高压PMOSFET的所述第一载流电极与所述源极跟随器节点之间。
根据一个或多个实施例，所述电平移位器电路包括具有连接到所述高压PMOSFET的所述第一载流电极的控制电极的晶体管、跨第四齐纳二极管连接到所述晶体管的所述控制电极的包括所述源极跟随器节点的第一载流电极和通过二极管耦合到所述供电电压的第二载流电极。
根据一个或多个实施例，所述高压PMOSFET、所述阻断FET、所述高压NMOSFET和所述晶体管中的每一个通过电流源电路分别连接到第二供电电压。
根据一个或多个实施例，所述晶体管包括NMOS场效应晶体管(NMOSFET)。
根据一个或多个实施例，所述二极管具有连接到所述NMOSFET的所述第二载流电极的阴极和通过电阻器连接到所述供电电压的阳极。
根据一个或多个实施例，所述高压PMOSFET被连接以防止显著超过所述高压PMOSFET的栅极氧化物击穿电压的负输入电压偏移。
根据一个或多个实施例，所述负输入电压偏移是比所述供电电压低至少所述第一齐纳二极管的反向偏置电压的电压。
根据一个或多个实施例，所述高压NMOSFET被连接以防止显著超过所述高压NMOSFET的栅极氧化物击穿电压的正输入电压偏移。
根据一个或多个实施例，所述正输入电压偏移是超过所述供电电压的电压。
根据本发明的第二方面，提供一种用于保护电路输入免受电压输入处的输入电压波动的影响的方法，包括：通过保护电路中的信号路径将所述电压输入连接到所述电路输入，所述保护电路包括第一共源共栅开关、电平移位器和串联连接在所述电压输入与所述电路输入之间的第二共源共栅开关；以及当所述电压输入处的所述输入电压在所述保护电路的指定线性操作电压范围内时，由所述保护电路在所述电路输入处生成输出电压，所述输出电压是低于所述输入电压的阈值电压；其中所述第一共源共栅开关连接在第一电流源与连接到供电电压的阻断场效应晶体管之间，以便当所述电压输入处的所述输入电压低于所述保护电路的指定线性操作电压范围时，在所述电路输入处提供负电压偏移保护，其中所述第二共源共栅开关连接在第二电流源与所述供电电压之间连接，以便当所述电压输入处的所述输入电压高于所述保护电路的所述指定线性操作电压范围时，在所述电路输入处提供正电压偏移保护，并且其中所述电平移位器连接在第三电流源与连接到所述供电电压的电阻器电路之间，以便作为具有阈值电压降VTH的源极跟随器操作。
根据一个或多个实施例，所述第一共源共栅开关包括高压PMOS场效应晶体管(PMOSFET)，所述高压PMOSFET具有控制电极、跨第一齐纳二极管连接到所述控制电极的第一载流电极和连接到所述电压输入以接收输入电压的第二载流电极。
根据一个或多个实施例，所述阻断场效应晶体管(FET)连接在第四电流源与所述供电电压之间并且包括连接到所述供电电压的控制电极、跨第二齐纳二极管连接到所述供电电压的第一载流电极和连接到所述高压PMOSFET的所述控制电极的第二载流电极。
根据一个或多个实施例，所述第二共源共栅开关包括具有连接到所述供电电压的控制电极的高压NMOS场效应晶体管(NMOSFET)、提供所述电路输入并且跨第三齐纳二极管连接到所述控制电极的第一载流电极和连接到源极跟随器节点的第二载流电极。
根据一个或多个实施例，所述电平移位器电路包括具有连接到所述高压PMOSFET的所述第一载流电极的控制电极的晶体管、跨第四齐纳二极管连接到所述晶体管的所述控制电极的包括所述源极跟随器节点的第一载流电极和连接到所述电阻器电路的第二载流电极。
根据一个或多个实施例，所述第一共源共栅开关被连接以防止显著超过所述高压PMOSFET的栅极氧化物击穿电压的负输入电压偏移。
根据一个或多个实施例，所述第二共源共栅开关被连接以防止超过所述供电电压的正输入电压偏移。
根据本发明的第三方面，提供一种用于从在电压输入处接收的输入电压生成输出电压的输入保护电路，包括：第一共源共栅开关，所述第一共源共栅开关连接在第一电流源与连接到供电电压的阻断场效应晶体管之间，其中当所述输入电压低于所述输入保护电路的指定线性操作电压范围时，所述第一共源共栅开关在所述输出电压处提供负电压偏移保护，其中所述第一共源共栅开关包括第一极性类型的高压FET，所述第一极性类型的所述高压FET具有控制电极、跨第一齐纳二极管连接到所述控制电极的第一载流电极和被连接以接收所述输入电压的第二载流电极；第二共源共栅开关，所述第二共源共栅开关连接在第二电流源与所述供电电压之间，其中当所述输入电压高于所述输入保护电路的指定线性操作电压范围时，所述第二共源共栅开关在所述输出电压处提供正电压偏移保护，其中所述第二共源共栅开关包括第二极性类型的高压FET，所述第二极性类型的所述高压FET具有连接到所述供电电压的控制电极、提供所述输出电压并且跨第二齐纳二极管连接到所述控制电极的第一载流电极和连接到源极跟随器节点的第二载流电极；所述第二极性类型的阻断场效应晶体管(FET)，所述第二极性类型的所述阻断FET连接在第三电流源与所述供电电压之间，以向所述第一极性类型的所述高压FET提供反向保护栅极偏置，其中所述阻断FET包括连接到供电电压的控制电极、跨第三齐纳二极管连接到所述供电电压的第一载流电极和连接到所述第一极性类型的所述高压FET的所述控制电极的第二载流电极；以及电平移位器电路，所述电平移位器电路连接在第四电流源与连接到所述供电电压的电阻器电路之间，其中所述电平移位器电路作为所述第一极性类型的所述高压FET的所述第一载流电极与所述源极跟随器节点之间的源极跟随器操作。
根据一个或多个实施例，所述第一极性类型的所述高压FET包括PMOS场效应晶体管，并且其中所述第二极性类型的所述高压FET包括NMOS场效应晶体管。
根据一个或多个实施例，所述第一极性类型的所述高压FET包括NMOS场效应晶体管，并且其中所述第二极性类型的所述高压FET包括PMOS场效应晶体管。
根据一个或多个实施例，所述供电电压包括第一参考电压VDD或接地参考电压VSS。
附图说明
当结合以下附图考虑以下对优选实施例的详细描述时，可以理解本发明并且可以获得本发明的许多目的、特征和优点。
图1描绘了根据本发明的选定实施例的用于燃料喷射器的集成电路控制器的简化示意图，在所述集成电路控制器中，一个或多个输入电路由高速动态范围输入保护电路保护。
图2描绘了根据本发明的选定实施例的高速动态范围输入保护电路的示意性电路图。
图3描绘了根据本发明的选定实施例的高速动态范围输入保护电路在负电压偏移期间的操作。
图4描绘了根据本发明的选定实施例的高速动态范围输入保护电路在正电压偏移期间的操作。
图5用图形描绘了根据本发明的选定实施例的电压波形，以示出受保护输入电压与线性、正保护和负保护操作区域的输入电压的传递函数。
具体实施方式
描述了一种用于针对宽动态范围的输入电压提供高速且低偏差输入保护电路，从而为低压比较器和放大器的输入免受显著超过阈值电压或一个或多个供电电压的输入电压偏移的影响提供双向保护的设备、***、架构、方法和电路。在操作中，输入保护电路包括具有保护电路元件的电流路径，以提供三个操作区域(线性、正保护和负保护)用于保护低压电路免受大的外部电压和会降低输入电路的性能并且影响连接到输入电路的组件的性能的任何过大电流的影响。具体地说，输入保护电路包括高压PMOS共源共栅/开关，所述高压PMOS共源共栅/开关被连接以在负保护操作模式下保护低压输入级以免负输入电压侵入。另外，输入保护电路包括高压NMOS共源共栅/开关，所述高压NMOS共源共栅/开关被连接以在正保护操作模式下保护低压输入级以免正输入电压侵入。另外，输入保护电路包括齐纳二极管和阻断晶体管，以利用反向保护偏置PMOS共源共栅/开关，并且还包括电平移位器，以确保当输入电压在线性操作范围内时，NMOS共源共栅/开关在Rdson(导通电阻)模式下操作。当连接在集成电路输入引脚与一个或多个比较器输入之间时，所公开的输入保护电路以低电流消耗、高速度性能、高输入阻抗和高准确度针对正偏移和负偏移两者提供全面保护。
为了提供另外的细节以便增进对本公开的上下文理解，现在参考图1，图1描绘了连接到集成电路控制器110的燃料喷射器105的简化示意图100，在所述集成电路控制器110中，一个或多个输入电路115-117由高速动态范围输入保护电路***112、113、118-120保护。在所描绘的示例实施例中，燃料喷射器105可以体现为下一代直接喷射燃料(DFI)***，所述下一代DFI***连接在升压倾斜的直接喷射器架构中以接收具有宽动态范围(例如，从-5V到+72V)和高速操作的输入信号VP、VN。为此，燃料喷射器105经由第一NMOS开关102和第二NMOS开关103分别连接到电池电源(BAT)和升压电压(BOOST)，所述第一NMOS开关102和第二NMOS开关103各自包括用于在由一个或多个数模(DAC)发生器111生成的选通信号I1、I2的控制下提供高侧电源的体二极管。以类似的方式，燃料喷射器105经由第三NMOS开关106连接到接地，所述第三NMOS开关106包含用于在由在数模(DAC)发生器114生成的选通信号I3的控制下提供低侧电源的体二极管。
在燃料喷射器105的操作需要高速且准确地测量打开/关闭的转换速率的情况下，在节点12、13处向控制器110提供高侧和低侧电流反馈，以用于通过集成电路中内置的比较器、放大器或类似电路进行评估。例如，第一比较器115通过将高侧输入信号VP与通过二极管104和电压发生器VT提供的参考电池电压BAT进行比较来生成电池的高侧比较信号(CHS_BAT)。另外，第二比较器116通过将高侧输入信号VP与通过高侧电压发生器VTHIGH提供的参考升压电压BOOST进行比较来生成升压电压的高侧比较信号(CHS_BOOST)。最后，第三比较器117通过将低侧输入信号VN与通过低侧电压发生器VTLOW提供的接地电压进行比较来生成接地电压的低侧比较信号(CLS)。然而，应当理解，此类比较器电路115-117需要输入保护以免电压偏移，具体地说利用高压***(例如，电动汽车)，在所述高压***中，输入电压VP、VN超过来自电压发生器VTHIGH、VTLOW的电压电平。因此，在被提供到受保护的输入(例如，比较器115-117的非反相输入端)之前，输入电压VP、VN以反馈的方式连接到输入保护电路112、113。
在输入保护电路112、113被连接以保护比较器的非反相输入的情况下，可能在输入电压VIN与受保护的输入电压VINP之间引入会影响比较器的性能的电压阈值VTH差偏差。在此类情况下，输入保护电路的复制品可以连接到比较器的反相或参考输入以消除此偏差，如用虚线示出的“IP”框118、119、120所示。具体地说，输入保护(IP)电路118、119各自具有与输入保护电路112相同的电路***，使得到比较器115、116的两个输入均通过各自的IP电路具有匹配的偏差。同样地，输入保护(IP)电路120是与输入保护电路113相同的电路***，使得到比较器117的两个输入均通过各自的IP电路具有匹配的偏差。
为了提供另外的细节以便增进对本公开的选定实施例的理解，现在参考图2，图2描绘了连接在输入端VIN与受保护的输入端VINP之间的高速动态范围输入保护电路200的示意性电路图。在选定实施例中，输入保护电路200包括各自与介于供电电压(例如，VDD)与接地(例如，VSS)之间的相应电流源201-204耦合的高压PMOS共源共栅/开关电路211、高压NMOS共源共栅/开关电路212、反向保护栅极偏置电路213和电平移位器电路214。高压PMOS共源共栅/开关电路211包括PMOS FET P1，所述PMOS FET P1作为开关在输入保护电路200的线性操作范围内操作，并且所述PMOS FET P1作为共源共栅和阻断装置两者在小于最小线性操作极限的输入电压VIN下操作。齐纳二极管ZD2将最小线性操作极限设为VDD-Vzd(约5V)。反向保护栅极偏置电路213包括NMOS FET N1，当输入电压VIN大于大约供电电压(例如，VIN>VDD-Vgs)时，所述NMOS FET N1提供反向阻断，使得原始输入电压VIN不会通过PMOS FET P1、ZD1反馈到电源VDD中。齐纳二极管ZD1限制PMOS FET P1上的最大Vgs，使得最大栅极-源极电压从未被超过，从而保护了PMOS FET P1以免出现过电应力(EOS)。高压NMOS共源共栅/开关电路212包括NMOS FET N3，所述NMOS FET N3在输入保护电路200的线性区域操作中并且在低于输入保护电路200的线性操作范围的更低极限的输入电压(例如，VIN<VDD-Vzd-VTH)下作为开关(或电阻器)操作。对于大于VDD的输入电压VIN，NMOS FET N3充当共源共栅并且跨NMOS FET N3的漏极-栅极出现了过电压，使得所述输入电压VIN不会被传输(传递)到受保护的输入VINP。齐纳二极管ZD3限制NMOS FET N3上的最大Vgs，以防止出现EOS。二极管D1和电阻器R1防止将VIN上超过VDD的输入电压反馈到VDD电源中。齐纳二极管ZD4限制NMOS FETN2上的最大Vgs，以防止出现EOS。电流源201-204偏置电路以进行正确的操作。电流值是任选的，这取决于电源电流限制和速度。电路211-214的适合的组件包括电阻器、二极管和晶体管，所述电阻器、二极管和晶体管被连接以保护受保护的输入端VINP免于输入电压端VIN和供电电压VDD上的正电压偏移和负电压偏移，同时在此类电阻器、二极管和晶体管的安全操作极限内操作。
结合本公开，防止负电压偏移的保护由高压PMOS共源共栅/开关电路211提供，所述高压PMOS共源共栅/开关电路211连接在输入电压VIN与第一电流源201之间，并且所述高压PMOS共源共栅/开关电路211包括第一击穿齐纳二极管ZD1，所述第一击穿齐纳二极管ZD1的阳极在节点1处连接到PMOS FET P1的源极(和第一电流源201)并且阴极连接到具有连接到输入电压VIN的漏极的PMOSFET P1的栅极。为了为PMOS FET P1提供反向保护，反向保护栅极偏置电路213连接在第一供电电压VDD与第二电流源202之间并且包括第二击穿齐纳二极管ZD2，所述第二击穿齐纳二极管ZD2的阳极连接到NMOS FET N1的漏极并且阴极连接到第一供电电压VDD并且还连接到NMOS FET N1的栅极。NMOS FET N1的源极连接到第二电流源202并且还在PMOSFET P1的栅极和第一击穿齐纳二极管ZD1的阴极所共享的节点处连接到高压PMOS共源共栅/开关电路211。
另外，防止正电压偏移的保护由高压NMOS共源共栅/开关电路212提供，所述高压NMOS共源共栅/开关电路212连接在第一供电电压VDD和受保护的输入电压VINP以及第三电流电源203之间，并且所述高压NMOS共源共栅/开关电路212包括第三击穿齐纳二极管ZD3，所述第三击穿齐纳二极管ZD3的阳极在节点3处连接到NMOS FET N3的源极(和第三电流源203)并且阴极连接到具有连接到节点2的漏极的NMOSFETN3的栅极。为了确保当输入电压处于检测阈值时，在NMOS FET N3处提供充分的Vgs以表现得像低电阻(Rdson)元件，电平移位器电路214连接在高压NMOS共源共栅/开关电路212(例如，节点2)与高压PMOS共源共栅/开关电路211(例如，节点1)之间。具体地说，电平移位器电路214包括第四击穿齐纳二极管ZD4，所述第四击穿齐纳二极管ZD4的阳极在节点2处连接到NMOS FET N2的源极(和第四电流源204)并且阴极连接到具有通过串联连接的二极管D1和电阻器R1连接到第一供电电压VDD的漏极的NMOSFET N2的栅极。
如本文所公开的，当输入电压VIN在供电电压的线性操作范围内(例如，VDD-Vz-VTH<VIN<VDD)时，高速动态范围输入保护电路200提供第一电路路径210(用虚线指示)供输入电压基本上未经修改地穿过以到达输出(VINP)。在输入电压VIN下的线性操作期间，跨齐纳二极管ZD1、ZD4、ZD3的可用齐纳二极管电压降Vz足以箝位电流路径晶体管P1、N2、N3处的栅极氧化物结构。对于在这些极限(大约VDD-VZ和VDD)之间的输入电压，PFET晶体管P1表现得像低电阻元件(Rdson)，NFET晶体管N2表现得像具有阈值电压降VTH的源极跟随器，并且NFET晶体管N3也表现得像低电阻元件(Rdson)。因此，受保护的输入电压VINP等于输入电压VIN减去跨NMOS源极跟随器晶体管N2的偏差或阈值电压降VTH(例如，Vgs)。在输入保护电路200被连接以保护比较器的非反相输入的应用中，VIN与VINP之间的电压阈值VTH差偏差会影响比较器的性能，在这种情况下，输入保护电路200的复制品可以连接到比较器的反相或参考输入以消除此偏差。
另外，高速动态范围输入保护电路200包括第一电路部分211、213，所述第一电路部分211、213通过有效地将输出(VINP)限制到较低的箝位值(例如，约VDD-VZ)来防止负向输入电压偏移。在第一电路部分中，高压PMOS共源共栅/开关电路211包括PFET晶体管P1，所述PFET晶体管P1通过充当共源共栅来防止电压输入VIN的负偏移，但是所述PFET晶体管P1在正常操作期间充当低电阻Rdson开关。在反向保护栅极偏置电路213中，齐纳二极管ZD2偏置PFET晶体管P1以防止负偏移，并且当输入电压VIN超过供电电压VDD时，NFET晶体管N1提供反向阻断。在第二电路部分中，高压NMOS共源共栅/开关电路212包括NFET晶体管N3，所述NFET晶体管N3通过充当共源共栅来防止电压输入VIN的正偏移，但是所述NFET晶体管N3在正常操作期间充当低电阻Rdson开关。在电平移位器电路214中，当NFET晶体管N3作为低电阻Rdson开关操作时，NFET晶体管N2确保NFET晶体管N3的栅极-源极电压Vgs超过漏极-源极电压Vds。为此，NFET晶体管N2的栅极-源极电压Vgs必须跟踪或大于NFET晶体管N3的栅极-源极电压Vgs。为了防止供电电压VDD中的瞬变，高速动态范围输入保护电路200还可以包括二极管D1、电阻器R1以及齐纳二极管ZD1、ZD3和ZD4以及用于偏置电路200并且设置使输入电压VIN下降的响应时间的下拉电流源201-204。
为了增进对高速动态范围输入保护电路200在负电压偏移期间的操作的理解，现在参考图3，图3描绘了参考图2描述的高速动态范围输入保护电路300的示意性电路图，其中使用相同的附图标记来表示相同的元件。如所描绘的，输入保护电路300连接在输入端VIN与受保护的输入端VINP之间并且包括供输入电压VIN在高压PMOS共源共栅/开关电路211和反向保护栅极偏置电路213所提供的负偏移保护下穿过以到达输出(VINP)的电路路径310(用虚线表示)。具体地说，输入保护电路300的突出电流路径311示出了保护的电流流动，所述保护的电流流动在输入电压VIN下的负偏移期间保护输出电压VINP，使得在降到PMOS FET P1的击穿电压的负输入电压偏移下，将输出电压限制到较低的箝位值(例如，VINP＝VDD-VZRB)。在此类负输入电压偏移期间，PFET晶体管P1的漏极跟随输入信号VIN。然而，负电压保护由PFET晶体管P1和反向保护栅极偏置电路213提供，所述反向保护栅极偏置电路213将PFET晶体管P1的栅极(节点4)偏置到低于供电电压的齐纳反向偏置电压VZRB(例如，VDD-VZRB)，以防止PFET晶体管P1的栅极-源极氧化物受损。在将PFET晶体管P1的源极(节点1)箝位到不低于供电电压以下2*Vzd(例如，VDD-VZRB-VZFB)的情况下，PFET晶体管P1被关闭，因为PFET晶体管P1的栅极-源极电压Vgs<VZFB＝VBE。在通过供电电压VDD打开NFET晶体管N3并且箝位电压(节点1)穿过源极跟随器NFET晶体管N2到达NFET晶体管N3的漏极(节点2)的情况下，齐纳二极管ZD4将NFET晶体管N3(节点3)限制到低于供电电压的齐纳反向偏置电压VZRB(例如，VDD-VZRB)，并且从而将受保护的输出VINP(节点3)箝位在类似的电压(通过NMOS FET N3“向后”)，假设跨NFET晶体管N3的源极-漏极电压降是可以忽略的。因此，将受保护的输出电压VINP箝位到不超过VDD-VZRB，并且限制并良好地控制了所有电路电流。
除了防止负偏移，高速动态范围输入保护电路200包括第二电路部分212、214，所述第二电路部分212、214通过有效地将输出(VINP)限制到较高的箝位值(例如，VDD-VBE＝VDD-VZFB)来防止正向输入电压偏移。为了增进对高速动态范围输入保护电路200在负电压偏移期间的操作的理解，现在参考图4，图4描绘了参考图2描述的高速动态范围输入保护电路400的示意性电路图，其中使用相同的附图标记来表示相同的元件。如所描绘的，输入保护电路400连接在输入端VIN与受保护的输入端VINP之间并且包括供输入电压VIN在高压NMOS共源共栅/开关电路212和电平移位器电路214所提供的正偏移保护下穿过以到达受保护的输出(VINP)的电路路径410(用虚线指示)。具体地说，输入保护电路400的突出电流路径411示出了保护的电流流动，所述保护的电流流动在输入电压VIN(例如，高于供电电压VDD)下的正偏移期间保护输出电压VINP，使得在高达NMOS FET N3的击穿电压的正输入电压偏移下，将输出电压限制到较高的箝位值(例如，VINP＝VDD-VZFB)。在此类正输入电压偏移期间，关闭PMOS FET P1，但是跨PMOS FET P1的漏极-体二极管的电压降VDB将允许PMOS FET P1的源极(节点1)上升到输入电压减去二极管电压降(+V-VDB)。跨前向偏置齐纳二极管ZD1，节点4处的电压(例如，节点1＝+V-VDB-VZFB)，此时将关闭NMOS FET N1以防止电流流动。然而，节点1电压还将越过反向偏置齐纳二极管ZD4到达NMOS源极跟随器晶体管N2。如果输入电压VIN超过高于供电电压的齐纳电压(例如，VIN≥VDD+VZRB)，则二极管D1和电阻器R1将防止NMOS共源共栅/开关电路212箝位到供电电压VDD。因此，输入信号(节点2)然后将传递到NMOS FETN3，所述NMOS FET N3的栅极处于供电电压VDD，并且因此打开，以将受保护的输出电压VINP箝位到VDD-VZRB并且经受高达其BVDSS能力的正电压。
虽然场效应晶体管P1被示出为是具有第一或“n”极性类型的PMOS晶体管，并且场效应晶体管N1-N3被示出为是具有第二或“p”极性类型的NMOS晶体管，但这不是对本发明的限制。因此，可以通过使晶体管P1和N1-N3的极性类型反转并交换供电电压(例如，VDD)和接地(例如，VSS)来维持输入保护电路的功能。
为了增进对根据本公开的选定实施例的高速动态范围输入保护电路的操作的理解，现在参考图5，图5用图形描绘了高压PMOS和NMOS晶体管的共源共栅行为以及由高速动态范围输入保护电路生成的受保护的输出电压(VINP)与线性、正保护和负保护操作区域的输入电压(VIN)的传递函数。如用波形501描绘的，高压NMOSFETN3的漏极-源极电压Vds在位于供电电压VDD处的第一输入电压转变点下方充当电阻器并且在第一输入电压转变点上方充当共源共栅。而且，如用波形502描绘的，高压PMOSFETP1的漏极-源极电压Vds在位于低于供电电压VDD的齐纳反向偏置电压VZRB处或附近的第二输入电压转变点上方充当电阻器(或更具体地，VDD-VZRB-VTH)并且在第二输入电压转变点下方充当共源共栅(或更具体地说，VDD-VZRB-VTH)。因此，当晶体管N3和P1均充当晶体管时，受保护的输出电压(VINP)以与输入电压(VIN)成线性关系的方式操作，但是偏差了NMOSFET N2的阈值电压(例如，VTH)。然而，当高压PMOSFET P1充当共源共栅时，输入保护电路提供负电压保护或低电压保护，以防止低于线性操作电压范围的负偏移。而且，当高压NMOSFET N3充当共源共栅时，输入保护电路提供正电压保护或高电压保护，以防止高于线性操作电压范围的正偏移。这一行为用受保护的输出电压(VINP)的模拟绘图来描绘，当输入电压(VIN)有低于正常电压操作范围的负偏移(例如，VIN<VDD-VZ-VTH)时，所述受保护的输出电压(VINP)被第一共源共栅开关P1限制到较低值(例如，VINP＝VDD-VZ)。而且，当输入电压(VIN)在正常电压操作范围内(例如，VDD-VZ-VTH<VIN<VDD)时，受保护的输出电压相对于输入电压具有线性偏差函数(VINP＝VIN-VTH＝VIN-Vgs)。最后，当输入电压(VIN)超过正常电压操作范围(例如，VIN>VDD)时，受保护的输出电压(VINP)被第二共源共栅开关N3限制到较高值(例如，VINP＝VDD-VTH)，以防止输入电压(VIN)有正偏移。
如上文所述，信号路径210、310、410示出了提供负保护、线性操作和正保护的所有三种操作模式的从输入(VIN)到输出(VINP)的信号路径。这是通过使用齐纳二极管ZD1、ZD2设置连接到其的相应FET P1、N1上的最大栅极-源极电压Vgs来实现的。虽然电流可以在齐纳二极管ZD1、ZD2中流动，但这不是信号路径。另外，当输入电压VIN>>VDD时，二极管D1和电阻器R1提供反向保护。如从上文可以看出的，当输入电压VIN在正常线性操作范围内时，MOSFETP1和N3是开关(电阻器)并且MOSFET N2是电平移位器或源极跟随器。在这种线性操作范围内，将输入电压VIN的最大值和最小值定义为VDD-Vzd2-VTH≤VIN≤VDD。然而，当输入电压VIN低于最小线性操作电压(例如，VDD-Vzd2-VTH)时，所公开的输入保护电路提供负电压或低电压(LV)保护，使得PMOS FET P1处于截止状态(AbsValVgs<0V)并且NMOS FET N3作为开关操作。而且，当输入电压VIN高于最大线性操作电压(例如，VDD)时，所公开的输入保护电路提供正电压或高电压(HV)保护，使得PMOS FET P1作为开关操作并且NMOS FET N3作为共源共栅操作。当充当开关时，MOSFET P1和N3上的漏极-源极电压Vds较小。当充当共源共栅时，通过齐纳二极管来固定或限制栅极-源极电压Vgs，使得漏极-源极电压可以非常大，从而使得其延伸到极限电压。当处于MOSFET关闭的截止模式时，栅极-源极电压Vgs<VT，并且漏极-源极电压Vds可以与FET额定值一样大。在MOSFET P1和N3被构建为高压FET的情况下，所得输入保护电路提供了防止大偏移电压的保护/阻断。
现在应该理解，已经提供了一种用于从输入电压(VIN)处的正过电压和负过电压生成受保护的输出电压(VINP)的输入保护电路、设备、方法和***。所公开的输入保护电路包括第一共源共栅开关，所述第一共源共栅开关用于在输入电压偏移低于指定的电压操作范围时限制所述输出电压、包括高压PMOS场效应晶体管(PMOSFET)，所述高压PMOSFET具有栅极或控制电极、跨第一齐纳二极管连接到所述控制电极的漏极或第一载流电极和被连接以接收输入电压的第二载流电极。所述输入保护电路还包括阻断场效应晶体管(FET)，所述阻断FET具有连接到供电电压的栅极或控制电极、跨第二齐纳二极管连接到所述供电电压的漏极或第一载流电极和连接到所述高压PMOSFET的所述控制电极的第二载流电极。另外，所述输入保护电路包括第二共源共栅开关，所述第二共源共栅开关用于在输入电压偏移高于所述指定的电压操作范围时限制所述输出电压、包括高压NMOS场效应晶体管(NMOSFET)，所述高压NMOSFET具有连接到所述供电电压的栅极或控制电极、提供所述输出电压并且跨第三齐纳二极管连接到所述控制电极的源极或第一载流电极和连接到源极跟随器节点的漏极或第二载流电极。所述输入保护电路还包括电平移位器电路，所述电平移位器电路连接在所述高压PMOSFET的所述第一载流电极与所述源极跟随器节点之间。在选定实施例中，所述电平移位器电路包括晶体管(例如，NMOSFET)，所述晶体管具有连接到所述高压PMOSFET的所述第一载流电极的控制电极、利用源极跟随器节点跨第四齐纳二极管连接到所述晶体管的所述控制电极的第一载流电极和通过二极管耦合到所述供电电压的第二载流电极。在选定实施例中，所述二极管具有连接到所述NMOSFET的所述第二载流电极的阴极和通过电阻器连接到所述供电电压的阳极。为了设置使输入电压下降的响应时间，所述高压PMOSFET、所述阻断FET、所述高压NMOSFET和所述晶体管中的每一个可以通过电流源电路分别连接到第二供电电压。在所公开的输入保护电路的选定实施例中，所述高压PMOSFET被连接以防止显著超过所述高压PMOSFET的栅极氧化物击穿电压的负输入电压偏移，其中所述负输入电压偏移可以是比所述供电电压低至少所述第一齐纳二极管的反向偏置电压的电压。另外，所述高压NMOSFET可以被连接以防止显著超过所述高压NMOSFET的栅极氧化物击穿电压的正输入电压偏移，其中所述正输入电压偏移可以是超过所述供电电压的电压。
以另一种形式提供了一种用于保护电路输入免受电压输入处的输入电压波动的影响的方法、电路、设备和***。在所公开的方法中，通过保护电路中的信号路径将所述电压输入连接到所述电路输入，所述保护电路包括第一共源共栅开关、电平移位器和串联连接在所述电压输入与所述电路输入之间的第二共源共栅开关。所公开的方法还在所述电压输入处的所述输入电压在所述保护电路的指定线性操作电压范围内时使用所述保护电路在所述电路输入处生成输出电压，所述输出电压是低于所述输入电压的阈值电压。具体地说，所述第一共源共栅开关连接在第一电流源与连接到供电电压的阻断场效应晶体管之间，从而当所述电压输入处的所述输入电压低于所述保护电路的指定线性操作电压范围时，在所述电路输入处提供负电压偏移保护。在选定实施例中，所述第一共源共栅开关包括高压PMOS场效应晶体管(PMOSFET)，所述高压PMOSFET具有控制电极、跨第一齐纳二极管连接到所述控制电极的第一载流电极和连接到所述电压输入以接收输入电压的第二载流电极。另外，所述第二共源共栅开关连接在第二电流源与所述供电电压之间，从而当所述电压输入处的所述输入电压高于所述保护电路的所述指定线性操作电压范围时，在所述电路输入处提供正电压偏移保护。在选定实施例中，所述第二共源共栅开关包括高压NMOS场效应晶体管(NMOSFET)，所述高压NMOSFET具有连接到所述供电电压的控制电极、提供所述电路输入并且跨第三齐纳二极管连接到所述控制电极的第一载流电极和连接到源极跟随器节点的第二载流电极。另外，所述阻断场效应晶体管(FET)可以连接在第四电流源与所述供电电压之间并且包括连接到所述供电电压的控制电极、跨第二齐纳二极管连接到所述供电电压的第一载流电极和连接到所述高压PMOSFET的所述控制电极的第二载流电极。另外，所述电平移位器连接在第三电流源与连接到所述供电电压的电阻器电路之间，从而作为具有阈值电压降VTH的源极跟随器操作。在选定实施例中，所述电平移位器电路包括晶体管，所述晶体管具有连接到所述高压PMOSFET的所述第一载流电极的控制电极、跨第四齐纳二极管连接到所述晶体管的所述控制电极的包括所述源极跟随器节点的第一载流电极和连接到所述电阻器电路的第二载流电极。在所公开的方法中，所述第一共源共栅开关被连接以防止显著超过所述高压PMOSFET的栅极氧化物击穿电压的负输入电压偏移。另外，所述第二共源共栅开关被连接以防止超过所述供电电压的正输入电压偏移。
以又一种形式提供了一种用于从在电压输入处接收的输入电压生成受保护的输出电压的输入保护电路、方法、设备和***。所公开的输入保护电路包括第一共源共栅开关、第二共源共栅开关、阻断场效应晶体管和电平移位器电路。所公开的第一共源共栅开关包括第一极性类型的高压FET，并且连接在第一电流源与连接到供电电压的阻断场效应晶体管之间，从而当所述输入电压低于所述输入保护电路的指定线性操作电压范围时在所述输出电压处提供负偏移保护，所述第一极性类型的所述高压FET具有控制电极、跨第一齐纳二极管连接到所述控制电极的第一载流电极和被连接以接收所述输入电压的第二载流电极。所公开的第二共源共栅开关包括第二极性类型的高压FET，并且连接在第二电流源与所述供电电压之间，从而当所述输入电压高于所述输入保护电路的指定线性操作电压范围时在所述输出电压处提供正偏移保护，所述第二极性类型的所述高压FET具有连接到所述供电电压的控制电极、提供所述输出电压并且跨第二齐纳二极管连接到所述控制电极的第一载流电极和连接到源极跟随器节点的第二载流电极。所公开的阻断场效应晶体管包括第二极性类型的场效应，所述第二极性类型的所述场效应具有连接到供电电压的控制电极、跨第三齐纳二极管连接到所述供电电压的第一载流电极和连接到所述第一极性类型的所述高压FET的所述控制电极的第二载流电极。连接在第三电流源与所述供电电压之间的所述阻断场效应晶体管向所述第一极性类型的所述高压FET提供反向保护栅极偏置。所公开的电平移位器电路连接在第四电流源与连接到所述供电电压的电阻器电路之间，从而作为所述第一极性类型的所述高压FET的所述第一载流电极与所述源极跟随器节点之间的源极跟随器操作。在选定实施例中，所述第一极性类型的所述高压FET是PMOS场效应晶体管，并且所述第二极性类型的所述高压FET是NMOS场效应晶体管。在其它实施例中，所述第一极性类型的所述高压FET是NMOS场效应晶体管，并且所述第二极性类型的所述高压FET是PMOS场效应晶体管。基于所述场效应晶体管的极性类型，在选定实施例中，所述供电电压是第一参考电压VDD，并且在其它实施例中，所述供电电压是接地参考电压VSS。
尽管本文公开的所描述示例性实施例集中于具有指定供电电压范围(例如5V到65V)的输入保护电路，其中组件晶体管、齐纳二极管和电流源在安全操作区域内操作，以提供保护输入免受动态范围为-5V到+72V、超过输入保护电路中的组件晶体管的栅极氧化物极限的正过电压和负过电压影响的方法，但是本发明不一定限于本文所示的示例实施例并且可以应用于任何适合的输入保护***，所述适合的输入保护***利用可以使用标准半导体加工技术制造的高速、低电流、高输入阻抗输入保护电路来防止正输入电压偏移和负输入电压偏移。因此，上文公开的特定实施例仅是说明性的并且不应当被视为对本发明的限制，因为本发明可以以对受益于本文的教导的本领域技术人员而言显而易见的不同但等同的方式进行修改和实践。因此，前面的描述不旨在将本发明限于所阐述的特定形式，而相反，旨在涵盖如可以包括在本发明的如由所附权利要求书限定的精神和范围内的这种替代方案、修改和等同物，使得本领域技术人员应当理解，在不脱离本发明的最广泛形式的精神和范围的情况下可以作出各种改变、取代和变更。
上文中已经关于具体实施例描述了益处、其它优点和问题解决方案。然而，益处、优点、问题解决方案和可能使任何益处、优点或解决方案发生或变得更加显著的任何一种或多种要素不应被解释为任何或所有权利要求的关键的、必需的或本质的特征或要素。如本文所用，术语“包括(comprises)”、“包括(comprising)”或其任何其它变化旨在覆盖非排他性包括，使得包括一系列要素的过程、方法、物品或设备不仅仅包括那些要素，而是可以包括未明确地列出的或这种过程、方法、物品或设备所固有的其它要素。

Claims (10)

1.一种用于响应于输入电压生成输出电压的输入保护电路，其特征在于，包括：
第一共源共栅开关，所述第一共源共栅开关用于在输入电压偏移低于指定的电压操作范围时限制所述输出电压，所述第一共源共栅开关包括高压PMOS场效应晶体管(PMOSFET)，所述高压PMOSFET具有控制电极、跨第一齐纳二极管连接到所述控制电极的第一载流电极和被连接以接收输入电压的第二载流电极；
阻断场效应晶体管(FET)，所述阻断FET具有连接到供电电压的控制电极、跨第二齐纳二极管连接到所述供电电压的第一载流电极和连接到所述高压PMOSFET的所述控制电极的第二载流电极；
第二共源共栅开关，所述第二共源共栅开关用于在输入电压偏移高于所述指定的电压操作范围时限制所述输出电压，所述第二共源共栅开关包括高压NMOS场效应晶体管(NMOSFET)，所述高压NMOSFET具有连接到所述供电电压的控制电极、提供所述输出电压并且跨第三齐纳二极管连接到所述控制电极的第一载流电极和连接到源极跟随器节点的第二载流电极；以及
电平移位器电路，所述电平移位器电路连接在所述高压PMOSFET的所述第一载流电极与所述源极跟随器节点之间。
2.根据权利要求1所述的输入保护电路，其特征在于，所述电平移位器电路包括具有连接到所述高压PMOSFET的所述第一载流电极的控制电极的晶体管、跨第四齐纳二极管连接到所述晶体管的所述控制电极的包括所述源极跟随器节点的第一载流电极和通过二极管耦合到所述供电电压的第二载流电极。
3.根据权利要求2所述的输入保护电路，其特征在于，所述高压PMOSFET、所述阻断FET、所述高压NMOSFET和所述晶体管中的每一个通过电流源电路分别连接到第二供电电压。
4.根据权利要求2所述的输入保护电路，其特征在于，所述晶体管包括NMOS场效应晶体管(NMOSFET)。
5.根据权利要求4所述的输入保护电路，其特征在于，所述二极管具有连接到所述NMOSFET的所述第二载流电极的阴极和通过电阻器连接到所述供电电压的阳极。
6.根据权利要求1所述的输入保护电路，其特征在于，所述高压PMOSFET被连接以防止显著超过所述高压PMOSFET的栅极氧化物击穿电压的负输入电压偏移。
7.根据权利要求6所述的输入保护电路，其特征在于，所述负输入电压偏移是比所述供电电压低至少所述第一齐纳二极管的反向偏置电压的电压。
8.一种用于保护电路输入免受电压输入处的输入电压波动的影响的方法，其特征在于，包括：
通过保护电路中的信号路径将所述电压输入连接到所述电路输入，所述保护电路包括第一共源共栅开关、电平移位器和串联连接在所述电压输入与所述电路输入之间的第二共源共栅开关；以及
当所述电压输入处的所述输入电压在所述保护电路的指定线性操作电压范围内时，由所述保护电路在所述电路输入处生成输出电压，所述输出电压是低于所述输入电压的阈值电压；
其中所述第一共源共栅开关连接在第一电流源与连接到供电电压的阻断场效应晶体管之间，以便当所述电压输入处的所述输入电压低于所述保护电路的指定线性操作电压范围时，在所述电路输入处提供负电压偏移保护，
其中所述第二共源共栅开关连接在第二电流源与所述供电电压之间连接，以便当所述电压输入处的所述输入电压高于所述保护电路的所述指定线性操作电压范围时，在所述电路输入处提供正电压偏移保护，并且
其中所述电平移位器连接在第三电流源与连接到所述供电电压的电阻器电路之间，以便作为具有阈值电压降VTH的源极跟随器操作。
9.一种用于从在电压输入处接收的输入电压生成输出电压的输入保护电路，其特征在于，包括：
第一共源共栅开关，所述第一共源共栅开关连接在第一电流源与连接到供电电压的阻断场效应晶体管之间，其中当所述输入电压低于所述输入保护电路的指定线性操作电压范围时，所述第一共源共栅开关在所述输出电压处提供负电压偏移保护，其中所述第一共源共栅开关包括第一极性类型的高压FET，所述第一极性类型的所述高压FET具有控制电极、跨第一齐纳二极管连接到所述控制电极的第一载流电极和被连接以接收所述输入电压的第二载流电极；
第二共源共栅开关，所述第二共源共栅开关连接在第二电流源与所述供电电压之间，其中当所述输入电压高于所述输入保护电路的指定线性操作电压范围时，所述第二共源共栅开关在所述输出电压处提供正电压偏移保护，其中所述第二共源共栅开关包括第二极性类型的高压FET，所述第二极性类型的所述高压FET具有连接到所述供电电压的控制电极、提供所述输出电压并且跨第二齐纳二极管连接到所述控制电极的第一载流电极和连接到源极跟随器节点的第二载流电极；
所述第二极性类型的阻断场效应晶体管(FET)，所述第二极性类型的所述阻断FET连接在第三电流源与所述供电电压之间，以向所述第一极性类型的所述高压FET提供反向保护栅极偏置，其中所述阻断FET包括连接到供电电压的控制电极、跨第三齐纳二极管连接到所述供电电压的第一载流电极和连接到所述第一极性类型的所述高压FET的所述控制电极的第二载流电极；以及
电平移位器电路，所述电平移位器电路连接在第四电流源与连接到所述供电电压的电阻器电路之间，其中所述电平移位器电路作为所述第一极性类型的所述高压FET的所述第一载流电极与所述源极跟随器节点之间的源极跟随器操作。
10.根据权利要求9所述的输入保护电路，其特征在于，所述第一极性类型的所述高压FET包括PMOS场效应晶体管，并且其中所述第二极性类型的所述高压FET包括NMOS场效应晶体管。
CN202010171886.1A 2019-03-28 2020-03-12 高速宽动态范围输入结构 Pending CN111756029A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US16/368,022 2019-03-28
US16/368,022 US10892617B2 (en) 2019-03-28 2019-03-28 High speed wide dynamic range input structure

Publications (1)

Publication Number Publication Date
CN111756029A true CN111756029A (zh) 2020-10-09

Family

ID=69571852

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010171886.1A Pending CN111756029A (zh) 2019-03-28 2020-03-12 高速宽动态范围输入结构

Country Status (3)

Country Link
US (1) US10892617B2 (zh)
EP (1) EP3715611A1 (zh)
CN (1) CN111756029A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112380689A (zh) * 2020-11-11 2021-02-19 中国民用航空总局第二研究所 基于磁浮电弧地面反射影响vdb电磁兼容性的设计方法

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3529211A (en) * 1967-05-01 1970-09-15 Eltra Corp Generator protective device using a zener diode as an overvoltage sensor
US4633283A (en) * 1985-03-11 1986-12-30 Rca Corporation Circuit and structure for protecting integrated circuits from destructive transient voltages
SE455146B (sv) * 1986-10-28 1988-06-20 Ericsson Telefon Ab L M Spenningsskyddskrets
JPS63185220A (ja) 1987-01-28 1988-07-30 Mitsubishi Electric Corp カスコ−ド形ＢｉＭＯＳの駆動回路
US5319259A (en) 1992-12-22 1994-06-07 National Semiconductor Corp. Low voltage input and output circuits with overvoltage protection
US6069493A (en) 1997-11-28 2000-05-30 Motorola, Inc. Input circuit and method for protecting the input circuit
US6147540A (en) 1998-08-31 2000-11-14 Motorola Inc. High voltage input buffer made by a low voltage process and having a self-adjusting trigger point
US20120262220A1 (en) 2011-04-13 2012-10-18 Semisouth Laboratories, Inc. Cascode switches including normally-off and normally-on devices and circuits comprising the switches
JP5594546B2 (ja) * 2012-03-02 2014-09-24 横河電機株式会社 入力保護回路
CN103036196B (zh) * 2012-12-03 2015-11-25 华为技术有限公司 过压保护装置及方法
US9837973B2 (en) 2013-07-25 2017-12-05 Texas Instruments Incorporated High voltage input circuit for a differential amplifier
US9768160B2 (en) 2013-08-09 2017-09-19 Infineon Technologies Austria Ag Semiconductor device, electronic circuit and method for switching high voltages
US10270438B2 (en) * 2014-12-12 2019-04-23 Fairchild Semiconductor Corporation Switch device with switch circuits that provide high voltage surge protection
US10256811B2 (en) 2016-11-22 2019-04-09 Electronics And Telecommunications Research Institute Cascode switch circuit including level shifter
FR3078593B1 (fr) * 2018-03-05 2020-02-14 Schneider Electric Industries Sas Circuit de protection contre les surtensions et appareil electrique comportant au moins un tel circuit de protection

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112380689A (zh) * 2020-11-11 2021-02-19 中国民用航空总局第二研究所 基于磁浮电弧地面反射影响vdb电磁兼容性的设计方法

Also Published As

Publication number Publication date
US20200313425A1 (en) 2020-10-01
EP3715611A1 (en) 2020-09-30
US10892617B2 (en) 2021-01-12

Similar Documents

Publication Publication Date Title
US8519782B2 (en) Constant voltage circuit
US8390341B2 (en) Output circuit
US8604862B2 (en) Four-quadrant bootstrapped switch circuit
US6294941B1 (en) Semiconductor integrated circuit including voltage follower circuit
CN109213248B (zh) 负电源控制电路以及电源装置
US20060181322A1 (en) Input circuits configured to operate using a range of supply voltages
KR20010071855A (ko) 고전압 레벨 허용 트랜지스터 회로
US7759982B2 (en) Current detection circuit
CN106066419B (zh) 电流检测电路
US8063624B2 (en) High side high voltage switch with over current and over voltage protection
US7239176B2 (en) Voltage tolerant protection circuit for input buffer
US6842063B2 (en) Analog switch circuit
CN109150143B (zh) 高电压比较器
US8723555B2 (en) Comparator circuit
US7821327B2 (en) High voltage input receiver using low voltage transistors
CN108233701B (zh) 一种升降压电压转换电路
CN111756029A (zh) 高速宽动态范围输入结构
US11489519B2 (en) Analog switch with boost current for fast turn on
KR20160073902A (ko) 슬로우 턴온을 갖는 오디오 스위치 회로
US11502674B2 (en) Optimized low Ron flatness gate driver
WO1999038259A1 (en) Reverse current throttling of a mos transistor
US9356587B2 (en) High voltage comparison circuit
CN117411472B (zh) 一种可调阈值电流比较电路
US11750098B2 (en) Voltage conversion circuit having self-adaptive mechanism
GB2217938A (en) Current sensing circuit

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination