CN112505517B - 半导体装置及其操作方法 - Google Patents
半导体装置及其操作方法 Download PDFInfo
- Publication number
- CN112505517B CN112505517B CN201910902900.8A CN201910902900A CN112505517B CN 112505517 B CN112505517 B CN 112505517B CN 201910902900 A CN201910902900 A CN 201910902900A CN 112505517 B CN112505517 B CN 112505517B
- Authority
- CN
- China
- Prior art keywords
- circuit
- output
- transistor
- voltage value
- comparison result
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 40
- 238000000034 method Methods 0.000 title claims abstract description 18
- 230000002238 attenuated effect Effects 0.000 abstract description 4
- 238000010586 diagram Methods 0.000 description 8
- 230000015556 catabolic process Effects 0.000 description 1
- 238000013500 data storage Methods 0.000 description 1
- 238000006731 degradation reaction Methods 0.000 description 1
- 238000001514 detection method Methods 0.000 description 1
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/26—Testing of individual semiconductor devices
- G01R31/2642—Testing semiconductor operation lifetime or reliability, e.g. by accelerated life tests
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/26—Testing of individual semiconductor devices
- G01R31/2601—Apparatus or methods therefor
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/26—Testing of individual semiconductor devices
- G01R31/2607—Circuits therefor
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/26—Testing of individual semiconductor devices
- G01R31/2607—Circuits therefor
- G01R31/2621—Circuits therefor for testing field effect transistors, i.e. FET's
Landscapes
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Semiconductor Integrated Circuits (AREA)
- Electronic Switches (AREA)
Abstract
本发明公开了一种半导体装置及其操作方法,半导体装置包含第一、第二电路和比较电路。第一电路用以输出第一输出并包含第一晶体管。第二电路用以输出第二输出并包含第二晶体管。比较电路用以比较第一输出和第二输出以产生并输出比较结果。于时间区间内,第一晶体管衰减,且第一输出由第一电压值改变至第二电压值。于时间区间内,第二晶体管不衰减,且第二输出维持第三电压值。本发明的半导体装置可以及时且容易地检测衰减的晶体管。
Description
技术领域
本发明是有关于一种半导体装置及其操作方法,且特别是有关于检测晶体管劣化的半导体装置及其操作方法。
背景技术
晶体管的可靠性变得越来越重要,但NBTI(负偏压温度不稳定性)和HC(热载流子)导致晶体管的阈值电压和饱和电流下降。对于包含晶体管的设备,当晶体管衰减时,可能会导致安全性和可靠性问题。
发明内容
本发明的目的在于提供一种能用以检测电路的晶体管的衰减程度的半导体装置。
本发明的一方面是在提供一种半导体装置。此半导体装置包含第一电路、第二电路以及比较电路。第一电路包含第一晶体管。第一电路用以输出第一输出。第二电路包含第二晶体管。第二电路用以输出第二输出。比较电路耦接于第一电路以及第二电路。比较电路用以比较第一输出以及第二输出以产生比较结果,并输出比较结果。第一晶体管于时间区间内衰减,且第一输出于时间区间内由第一电压值改变至第二电压值。第二晶体管于时间区间内不衰减,且第二电路的第二输出于时间区间内维持第三电压值。
在部分实施例中,其中当第一电压值与第二电压值之间的第一差异大于第一电压值与第三电压值之间的第二差异时,比较结果为1,其中当第一差异不大于第二差异时,比较结果为0。
在部分实施例中,还包含:门电路,耦接于比较电路,其中门电路用以接收致能信号,并依据致能信号传送比较结果。
在部分实施例中,其中第一晶体管与第二晶体管相同。
在部分实施例中,其中第二电路还用以接收致能信号,并用以依据致能信号输出第二输出。
在部分实施例中,其中比较电路包含:栓锁电路,用以储存比较结果。
本发明的另一方面是在提供一种半导体装置的操作方法。此操作方法包含以下步骤:由第一电路输出第一输出;由第二电路输出第二输出;由比较电路比较第一输出以及第二输出以产生比较结果;以及由比较电路输出比较结果。第一电路的第一晶体管于时间区间内衰减,且第一输出于时间区间内由第一电压值改变至第二电压值。第二电路的第二晶体管于时间区间内不衰减,且第二电路的第二输出于时间区间内维持于第三电压值。
在部分实施例中,其中当第一电压值与第二电压值之间的第一差异大于第一电压值与第三电压值之间的第二差异,比较结果为1,其中当第一差异不大于第二差异,比较结果为0。
在部分实施例中,其中由第二电路输出第二输出包含:由第二电路接收致能信号;以及依据致能信号输出第二输出。
在部分实施例中,其中输出比较结果包含:由栓锁电路储存比较结果;以及依据致能信号输出比较结果。
因此,本发明的实施例通过提供一种半导体装置及其操作方法,用以检测电路的晶体管的衰减程度。当晶体管的衰减量超过衰减阈值时,可以及时且容易地检测衰减的晶体管。
附图说明
为让本发明的上述和其他目的、特征、优点与实施例能更明显易懂,结合附图说明如下:
图1为根据本发明一些实施例所绘示的半导体装置的示意图;
图2为根据本发明一些实施例所绘示的操作方法的流程图;
图3为根据本发明一些实施例所绘示的半导体装置的示意图;
图4为根据本发明一些实施例所绘示的半导体装置的示意图;以及
图5为根据本发明一些实施例所绘示的半导体装置的示意图。
主要附图标记说明:
100、100A、100B、300-半导体装置,110、130-电路,112、132-晶体管,EN1、EN2、EN3-致能信号,V1、V2、V3、V4-输出,150、150C、150D-比较电路,152、152C、152D-栓锁电路,S1、S2-比较结果,170-门电路,190-输出电路,200-操作方法,S210至S270-步骤,VDD、VSS-电源,110A、110B、110C、110D-电路,130A、130B、130C、130D-电路,T1至T7-晶体管,R1至R4-电阻,210-OR电路。
具体实施方式
以下揭示提供许多不同实施例或例证用以实施本发明的不同特征。特殊例证中的元件及配置在以下讨论中被用来简化本发明。所讨论的任何例证只用来作解说的用途,并不会以任何方式限制本发明或其例证的范围和意义。此外,本发明在不同例证中可能重复引用数字符号且/或字母,这些重复皆为了简化及阐述,其本身并未指定以下讨论中不同实施例且/或配置之间的关系。
在全篇说明书与权利要求所使用的用词(terms),除有特别注明外,通常具有每个用词使用在此领域中、在此公开的内容中与特殊内容中的平常意义。某些用以描述本发明的用词将于下或在此说明书的别处讨论,以提供本领域技术人员在有关本发明的描述上额外的引导。
关于本文中所使用的“耦接”或“连接”,均可指二或多个元件相互直接作实体或电性接触,或是相互间接作实体或电性接触,而“耦接”或“连接”还可指二或多个元件相互步骤或动作。
在本文中,使用第一、第二与第三等等的词汇,是用于描述各种元件、组件、区域、层与/或区块是可以被理解的。但是这些元件、组件、区域、层与/或区块不应该被这些术语所限制。这些词汇只限于用来辨别单一元件、组件、区域、层与/或区块。因此,在下文中的第一元件、组件、区域、层与/或区块也可被称为第二元件、组件、区域、层与/或区块,而不脱离本发明的本意。如本文所用,词汇“与/或”包含了列出的关联项目中的一个或多个的任何组合。本发明文件中提到的及/或是指表列元件的任一者、全部或至少一者的任意组合。
请参阅图1。图1为根据本发明一些实施例所绘示的半导体装置100的示意图。半导体装置100包含电路110,电路130,以及比较电路150。在连接关系上,电路110耦接于比较电路150,电路130耦接于比较电路150。电路110包含晶体管112,且电路130包含晶体管132。在部分实施例中,晶体管112的规格与晶体管132的规格相同。
请参阅图2。关于半导体装置100的实施方式的细节于以下参阅图2揭示。图2为根据本发明一些实施例所绘示的操作方法200的流程图。应注意到,此操作方法可应用于与图1中的半导体装置100的结构相同或相似的装置。而为使叙述简单,以下将以图1为例进行对操作方法叙述,然本发明不以图1的应用为限。如图2所示,操作方法200包含S210至S270。
在步骤S210中,由第一电路输出第一输出。在部分实施例中,步骤S210由图1中的电路110执行。举例而言,电路110将输出V1输出。
在步骤S230中,由第二电路输出第二输出。在部分实施例中,步骤S230由图1中的电路130执行。举例而言,电路130将输出V2输出。
须注意的是,在部分实施例中,电路110于时间区间内持续运作,这使得晶体管112于时间区间内衰减,且输出V1于时间区间内由第一电压值改变至第二电压值。另一方面,电路130不会持续性的运作。反之,电路130只有在电路130接收到致能信号EN1时操作。在部分实施例中,值为1的致能信号EN1只有当侦测操作被执行时被传送至电路130。因此,晶体管132于时间区间内不衰减且输出V2于时间区间内维持于第三电压值。在部分实施例中,时间区间为,举例而言,10年,然而本发明的实施方式不限制于此。
此外,在部分实施例中,电路130依据致能信号EN1将输出V2输出。举例而言,在部分实施例中,当致能信号EN1为1,电路130运作并将输出V2输出。另一方面,当致能信号EN2为0,电路130不运作且不输出V2。
在步骤S250中,由比较电路比较第一输出与第二输出以产生比较结果。在部分实施例中,步骤S250可由图1的比较电路150执行。举例而言,比较电路150比较输出V1以及输出V2,且比较电路150依据输出V1以及输出V2产生比较结果S1。
在部分实施例中,假设于时间区间内,输出V1由第一电压值改变为第二电压值,且输出V2于时间区间内维持于第三电压值。若是第一电压值与第二电压值之间的第一差异大于第一电压值与第三电压值之间的第二差异,比较电路150产生的比较结果为1。另一方面,若是第一差异不大于第二差异,由比较电路150产生的比较结果为0。
在步骤S270中,由比较电路输出比较结果。在部分实施例中,步骤S270可由图1的比较电路150执行。
在部分实施例中,如图1所绘式,比较电路150包含栓锁电路152。在部分实施例中,栓锁电路152用以储存比较结果。在部分实施例中,如图1所绘式,半导体装置100还包含门电路170,门电路170耦接于比较电路150。门电路170接收致能信号EN2,且门电路170依据致能信号EN2传送比较电路150的比较结果。在部分实施例中,当致能信号EN2为1,门电路170传送比较电路150的比较结果至输出电路190。另一方面,当致能信号EN2为0,门电路170不传送比较电路150的比较结果至输出电路190。
请参阅图3。图3为根据本发明一些实施例所绘示的半导体装置100A的示意图。图3中的半导体装置100A可用以代表图1中的半导体装置100。如图3所绘式,电路110A包含晶体管T1与电阻R1。电路130A包含晶体管T2至T4与电阻R2。在部分实施例中,晶体管T1与晶体管T2相同。如图3所绘式,晶体管T1与T2为PMOS晶体管。
在连接关系上,晶体管T1的第一端耦接于电源VDD,晶体管T1的第二端与晶体管T1的控制端耦接于电阻R1的第一端与比较电路150。电阻R1的第二端耦接于电源VSS。晶体管T2的第一端耦接于电源VDD,晶体管T2的第二端与晶体管T2的控制端耦接于电阻R2的第一端与比较电路150。晶体管T3的第一端耦接于电源VDD,晶体管T3的第二端耦接于比较电路150,晶体管T3的控制端系用以接收致能信号EN1。晶体管T4的第一端耦接于电阻R2的第二端,晶体管T4的第二端耦接于电源VSS,且晶体管T4的控制端用以接收致能信号EN1。
在操作关系上,由于电路110A于时间区间内持续运作,这造成晶体管T1于时间区间内衰减且输出V1于时间区间内由第一电压值改变为第二电压值。另一方面,电路130A不持续运作。反之,电路130A只有在电路130A接收值为1的致能信号EN1时运作。因此,晶体管T2于时间区间内不衰减且输出V2于时间区间内维持于第三电压值。
晶体管T3与T4接收致能信号EN1。当致能信号EN1的值为1时,晶体管T3不导通、晶体管T4导通,且电路130A将输出V2输出。
举例而言,假设起初输出V1的电压值为0.2V。输出V2的电压值于时间区间内维持于0.18V,举例而言,10年。经过10年的运作后,晶体管T1衰减且输出V1的电压值改变。比较电路150比较输出V1以及输出V2以依据输出V1和输出V2产生比较结果S1。
若在10年后,输出V1的电压值为0.19V,比较电路150判定输出V1的电压值大于输出V2的电压值,值为0的比较结果被产生。另一方面,若在10年后,输出V1的电压值为0.17V,比较电路150判定输出V1小于输出V2,值为1的比较结果被产生。
请参阅图4。图4为根据本发明一些实施例所绘示的半导体装置100B的示意图。图4中的半导体装置100B可用以表示图1中的半导体装置100。如图4所绘式,电路110B包含晶体管T5与电阻R3。电路110B包含晶体管T6,T7与电阻R4。在部分实施例中,晶体管T5与晶体管T6相同。如图4所绘式,晶体管T5与T6为NMOS晶体管。
在连接关系上,晶体管T5的第一端耦接于电源VSS,晶体管T5的控制端与晶体管T5的第二端耦接于电阻R3的第一端与比较电路150。电阻R3的第二端耦接于电源VDD。晶体管T6的第一端耦接于电源VSS,晶体管T6的控制端与晶体管T6的第二端耦接于电阻R4的第一端与比较电路150。晶体管T7的第一端耦接于电阻R4的第二端,晶体管T7的第二端耦接于电源VDD,晶体管T7的控制端用以接收致能信号EN1。
在操作关系上,由于电路110B于时间区间内持续运作,这造成晶体管T5于时间区间内衰减且输出V1于时间区间内由第一电压值改变至第二电压值。另一方面,电路130B不持续运作。反之,电路130B只有于电路130B接收值为0的致能信号EN1时运作。因此,晶体管T7于时间区间内不衰减且输出V2于时间区间内维持于第三电压值。
晶体管T7接收致能信号EN1。当致能信号EN1的值为0,晶体管T7导通,且电路130B将输出V2输出。
举例而言,假设起初输出V1的电压值系0.8V。输出V2的电压值于时间区间内维持于0.88V,举例而言,10年。经过10年的运作后,晶体管T5衰减且输出V1的电压值改变。比较电路150比较输出V1以及输出V2并依据输出V1和输出V2产生比较结果S1。
若是在10年后,输出V1的电压值系0.89V,比较电路150判定输出V1大于输出V2,值为1的比较结果被产生。另一方面,若是在10年后,输出V1的电压值为0.87V,比较电路150判定输出V1小于输出V2,值为0的比较结果被产生。
输出V2的第三电压值可被当作参考值。第一输出V1于衰减前的电压值与输出V2的第三电压值之间的差异可被当作差异值阈值。在部分实施例中,可以通过调整图3的电阻R2的值或图4的电阻R4的值以调整输出V2的第三电压值。
当输出V1的电压值的改变量大于差异值阈值,这表示衰减量太大且电路110的晶体管需要被更换。
也就是说,当第一输出V1于衰减前的电压值和第二输出V1于经过时间区间后的电压值之间的第一差异大于输出V1的第一电压值和第三电压值之间的第二差异,比较结果为1。另一方面,当第一差异不大于第二差异,比较结果为0。比较结果1表示衰减量太大且电路110的晶体管需要被更换。
请参阅图5。图5为根据本发明一些实施例所绘示的半导体装置200的示意图。如图5所绘式,半导体装置200包含电路110C,电路130C,电路110D,以及电路130D。门电路170,输出电路190与图1中所绘式的门电路170,输出电路190相同。相较于图1中的半导体装置100,半导体装置200还包含OR电路210,以及比较电路150C和150D。比较电路150C与150D和图1中的比较电路150相同。电路110C与图1中的电路110相同,电路130C与图1中的电路130相同。电路110C包含晶体管112C,电路130C包含晶体管132C,电路110D包含晶体管112D,且电路130D包含晶体管132D。晶体管112C的规格与晶体管132C的规格相同,晶体管112D的规格与晶体管132D的规格相同。
在连接关系上,电路110C与电路130C耦接于比较电路150C。电路110D与电路130D耦接于比较电路150D。比较电路150D,150C耦接于OR电路210。OR电路210耦接于门电路170。门电路170耦接于输出电路190。
电路110C与110D于时间区间内持续运作,这造成晶体管112C与112D于时间区间内衰减且输出V1的电压值和输出V3的电压值于时间区间内改变。另一方面,电路130C与130D不持续运作。反之,电路130C与130D只有在电路130C与130D接收值为1的致能信号EN1或EN3时运作。因此,晶体管132C与132D于时间区间内不衰减且输出V2的电压值与输出V4的电压值于时间区间内维持不变。
在操作关系上,比较电路150C比较输出V1的电压值与输出V2的电压值以产生比较结果S1。比较电路150D比较输出V3的电压值与输出V4的电压值以产生比较结果S2。在部分实施例中,比较结果S1储存于比较电路150C的栓锁电路152C中,且比较结果S2储存于比较电路150D的栓锁电路152D中。
OR电路210用以控制当由门电路170接收的致能信号EN2的值为1时,为比较结果S1或比较结果S2经由门电路170被传送至输出电路190。
如上所述的半导体装置100/100A/100B仅作为例示说明之用,本发明的实施方式不以此为限。在部分实施例中,电路110可为操作于直流(DC)电压的偏压电路。在部分实施例中,电路110可为高压电路,且本发明的实施方式不以此为限,具有随时间衰减的晶体管的任何电路均在本发明的实施范围之内。此外,上述的时间区间与电压值仅作为例示说明之用,本发明的实施方式不以此为限。致能信号EN1至EN3的值仅作为例示说明之用,本发明的实施方式不以此为限。
在部分实施例中,半导体装置100可以是动态随机存取存储器(DRAM)或具有数据存储及/或数据读取功能或其他类似功能的任何其他电路。
由上述本发明的实施方式可知,本发明的实施例通过提供一种半导体装置及其操作方法,用以检测电路的晶体管的衰减程度。当晶体管的衰减量超过衰减阈值时,可以及时且容易地检测到衰减的晶体管。
另外,上述例示包含依序的示范步骤,但该些步骤不必依所显示的顺序被执行。以不同顺序执行该些步骤皆在本发明内容的考量范围内。在本发明内容的实施例的精神与范围内,可视情况增加、取代、变更顺序及/或省略这些步骤。
虽然本发明已以实施方式揭示如上,然其并非用以限定本发明,任何本领域的技术人员,在不脱离本发明的精神和范围内,当可作各种的更动与润饰,因此本发明的保护范围当视权利要求所界定的为准。
Claims (8)
1.一种半导体装置,其特征在于,包含:
第一电路,包含第一晶体管,其中所述第一电路用以输出第一输出;
第二电路,包含第二晶体管,其中所述第二电路用以输出第二输出;以及
比较电路,耦接于所述第一电路以及所述第二电路,其中所述比较电路用以比较所述第一输出以及所述第二输出以产生比较结果,并输出所述比较结果;
其中所述第一晶体管于时间区间内衰减,且所述第一输出于所述时间区间内由第一电压值改变至第二电压值,其中所述第二晶体管于所述时间区间内不衰减,且所述第二电路的所述第二输出于所述时间区间内维持第三电压值,其中当所述第一电压值与所述第二电压值之间的第一差异大于所述第一电压值与所述第三电压值之间的第二差异时,所述比较结果为1,以及当所述第一差异不大于所述第二差异时,所述比较结果为0。
2.如权利要求1所述的半导体装置,其特征在于,还包含:
门电路,耦接于所述比较电路,其中所述门电路用以接收致能信号,并依据所述致能信号传送所述比较结果。
3.如权利要求1所述的半导体装置,其特征在于,所述第一晶体管与所述第二晶体管相同。
4.如权利要求1所述的半导体装置,其特征在于,所述第二电路还用以接收致能信号,并用以依据所述致能信号输出所述第二输出。
5.如权利要求1所述的半导体装置,其特征在于,所述比较电路包含:
栓锁电路,用以储存所述比较结果。
6.一种半导体装置的操作方法,其特征在于,包含:
由第一电路输出第一输出;
由第二电路输出第二输出;
由比较电路比较所述第一输出以及所述第二输出以产生比较结果;以及
由所述比较电路输出所述比较结果;
其中所述第一电路的第一晶体管于时间区间内衰减,且所述第一输出于所述时间区间内由第一电压值改变至第二电压值,其中所述第二电路的第二晶体管于所述时间区间内不衰减,且所述第二电路的所述第二输出于所述时间区间内维持于第三电压值,
其中当所述第一电压值与所述第二电压值之间的第一差异大于所述第一电压值与所述第三电压值之间的第二差异时,所述比较结果为1,以及当所述第一差异不大于所述第二差异时,所述比较结果为0。
7.如权利要求6所述的操作方法,其特征在于,由所述第二电路输出所述第二输出包含:
由所述第二电路接收致能信号;以及
依据所述致能信号输出所述第二输出。
8.如权利要求6所述的操作方法,其特征在于,输出所述比较结果包含:
由栓锁电路储存所述比较结果;以及
依据致能信号输出所述比较结果。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US16/550,299 | 2019-08-26 | ||
US16/550,299 US10725089B1 (en) | 2019-08-26 | 2019-08-26 | Semiconductor device and operating method thereof |
Publications (2)
Publication Number | Publication Date |
---|---|
CN112505517A CN112505517A (zh) | 2021-03-16 |
CN112505517B true CN112505517B (zh) | 2023-12-29 |
Family
ID=71783339
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201910902900.8A Active CN112505517B (zh) | 2019-08-26 | 2019-09-24 | 半导体装置及其操作方法 |
Country Status (3)
Country | Link |
---|---|
US (1) | US10725089B1 (zh) |
CN (1) | CN112505517B (zh) |
TW (1) | TWI716114B (zh) |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN107257245A (zh) * | 2017-06-15 | 2017-10-17 | 海能达通信股份有限公司 | 抗干扰收发单元、收发装置及抗干扰衰减处理方法 |
CN107294514A (zh) * | 2016-04-13 | 2017-10-24 | 美国亚德诺半导体公司 | 具有输入衰减器的比较器电路 |
TWI627421B (zh) * | 2017-08-22 | 2018-06-21 | 華邦電子股份有限公司 | 漏電流偵測裝置及其偵測方法 |
TWI630403B (zh) * | 2018-01-04 | 2018-07-21 | 智原科技股份有限公司 | 核心電源偵測電路以及輸入/輸出控制系統 |
Family Cites Families (14)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6724214B2 (en) * | 2002-09-13 | 2004-04-20 | Chartered Semiconductor Manufacturing Ltd. | Test structures for on-chip real-time reliability testing |
US7271608B1 (en) * | 2002-11-25 | 2007-09-18 | Ridgetop Group, Inc. | Prognostic cell for predicting failure of integrated circuits |
EP1424615B1 (en) * | 2002-11-28 | 2006-03-08 | Infineon Technologies AG | Semiconductor device for detecting and adjusting a threshold value variation |
US6879177B1 (en) * | 2003-12-09 | 2005-04-12 | International Business Machines Corporation | Method and testing circuit for tracking transistor stress degradation |
US20050218903A1 (en) * | 2004-03-31 | 2005-10-06 | Taxas Instruments Incorported | Voltage waveform generation circuit |
US7102358B2 (en) * | 2004-06-29 | 2006-09-05 | Intel Corporation | Overvoltage detection apparatus, method, and system |
JP2008312075A (ja) * | 2007-06-18 | 2008-12-25 | Toshiba Corp | Mos抵抗制御装置、mos減衰器、無線送信機 |
US7545161B2 (en) * | 2007-08-02 | 2009-06-09 | International Business Machines Corporation | Method and apparatus to measure threshold shifting of a MOSFET device and voltage difference between nodes |
US8081003B2 (en) * | 2009-02-02 | 2011-12-20 | Infineon Technologies Ag | Circuit arrangement with a test circuit and a reference circuit and corresponding method |
US7911263B2 (en) * | 2009-06-30 | 2011-03-22 | International Business Machines Corporation | Leakage current mitigation in a semiconductor device |
FR2949163B1 (fr) * | 2009-08-12 | 2011-12-09 | St Microelectronics Rousset | Surveillance de l'activite d'un circuit electronique |
JP5535608B2 (ja) * | 2009-12-21 | 2014-07-02 | ラピスセミコンダクタ株式会社 | 電圧変化検知装置 |
KR102252692B1 (ko) * | 2014-07-15 | 2021-05-17 | 삼성전자주식회사 | 누설 전류 감지 장치 및 이를 포함하는 비휘발성 메모리 장치 |
EP3732777B1 (en) * | 2017-12-25 | 2024-07-17 | Texas Instruments Incorporated | Voltage monitoring circuit that manages voltage drift caused from negative bias temperature instability |
-
2019
- 2019-08-26 US US16/550,299 patent/US10725089B1/en active Active
- 2019-09-24 CN CN201910902900.8A patent/CN112505517B/zh active Active
- 2019-09-24 TW TW108134471A patent/TWI716114B/zh active
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN107294514A (zh) * | 2016-04-13 | 2017-10-24 | 美国亚德诺半导体公司 | 具有输入衰减器的比较器电路 |
CN107257245A (zh) * | 2017-06-15 | 2017-10-17 | 海能达通信股份有限公司 | 抗干扰收发单元、收发装置及抗干扰衰减处理方法 |
TWI627421B (zh) * | 2017-08-22 | 2018-06-21 | 華邦電子股份有限公司 | 漏電流偵測裝置及其偵測方法 |
TWI630403B (zh) * | 2018-01-04 | 2018-07-21 | 智原科技股份有限公司 | 核心電源偵測電路以及輸入/輸出控制系統 |
Also Published As
Publication number | Publication date |
---|---|
US10725089B1 (en) | 2020-07-28 |
CN112505517A (zh) | 2021-03-16 |
TW202109065A (zh) | 2021-03-01 |
TWI716114B (zh) | 2021-01-11 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7436226B2 (en) | Power-up detection circuit that operates stably regardless of variations in process, voltage, and temperature, and semiconductor device thereof | |
US8033720B2 (en) | Temperature sensing circuit and semiconductor memory device using the same | |
US20140266314A1 (en) | Power Monitoring Circuit, and a Power Up Reset Generator | |
US7417475B2 (en) | Circuit and method for generating power up signal | |
US9819332B2 (en) | Circuit for reducing negative glitches in voltage regulator | |
US20110221411A1 (en) | Semiconductor memory device and method for operating the same | |
US9984733B2 (en) | Power control device and semiconductor memory device including the same | |
US9557788B2 (en) | Semiconductor memory device including array e-fuse | |
CN112505517B (zh) | 半导体装置及其操作方法 | |
US20060103452A1 (en) | Internal voltage generator for semiconductor device | |
US10763835B2 (en) | Semiconductor apparatus | |
US8373457B2 (en) | Power-up signal generation circuit in semiconductor integrated circuit | |
US7514976B2 (en) | Pulsed flip-flop and method of controlling the same | |
US20140321224A1 (en) | Semiconductor device | |
US8111561B2 (en) | Bulk bias voltage generating device and semiconductor memory apparatus including the same | |
US7599243B2 (en) | Sense amplifier over driver control circuit and method for controlling sense amplifier of semiconductor device | |
US7176749B2 (en) | Avoiding excessive cross-terminal voltages of low voltage transistors due to undesirable supply-sequencing in environments with higher supply voltages | |
CN112542184B (zh) | 泵装置、泵电路及其操作方法 | |
KR100360022B1 (ko) | 액티브 내부전압 발생회로 | |
US20240250653A1 (en) | Reference Voltage Controlled Equalization Input Data Buffer Circuit Capable of Automatically Controlling Power Gain and Providing Equalization Effect | |
JP6874974B2 (ja) | 不具合判定装置、電源装置、不具合判定装置の判定方法及びプログラム | |
US10503195B2 (en) | Reference voltage generation circuit | |
US7126411B2 (en) | High voltage generator | |
KR20100002864A (ko) | 반도체 장치의 외부 전원 감지 회로 | |
KR20030000478A (ko) | 듀얼 모드 전압 레벨 검출장치 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |