CN110007706B - 核心电源检测电路以及输入/输出控制*** - Google Patents
核心电源检测电路以及输入/输出控制*** Download PDFInfo
- Publication number
- CN110007706B CN110007706B CN201810072972.XA CN201810072972A CN110007706B CN 110007706 B CN110007706 B CN 110007706B CN 201810072972 A CN201810072972 A CN 201810072972A CN 110007706 B CN110007706 B CN 110007706B
- Authority
- CN
- China
- Prior art keywords
- field effect
- supply voltage
- effect transistor
- reference voltage
- coupled
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000001514 detection method Methods 0.000 title claims abstract description 121
- 230000005669 field effect Effects 0.000 claims description 117
- 239000004020 conductor Substances 0.000 claims description 98
- 239000000872 buffer Substances 0.000 claims description 18
- 239000004065 semiconductor Substances 0.000 claims description 4
- 230000000295 complement effect Effects 0.000 claims description 3
- 229910044991 metal oxide Inorganic materials 0.000 claims description 3
- 150000004706 metal oxides Chemical class 0.000 claims description 3
- 230000007704 transition Effects 0.000 claims description 3
- 230000003139 buffering effect Effects 0.000 claims 3
- 230000001934 delay Effects 0.000 claims 1
- 238000010586 diagram Methods 0.000 description 14
- 230000000694 effects Effects 0.000 description 4
- 230000002159 abnormal effect Effects 0.000 description 3
- 238000000034 method Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R21/00—Arrangements for measuring electric power or power factor
- G01R21/133—Arrangements for measuring electric power or power factor by using digital technique
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/40—Testing power supplies
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
- G05F1/00—Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
- G05F1/10—Regulating voltage or current
- G05F1/46—Regulating voltage or current wherein the variable actually regulated by the final control device is dc
- G05F1/56—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices
- G05F1/561—Voltage to current converters
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
- G05F3/00—Non-retroactive systems for regulating electric variables by using an uncontrolled element, or an uncontrolled combination of elements, such element or such combination having self-regulating properties
- G05F3/02—Regulating voltage or current
- G05F3/08—Regulating voltage or current wherein the variable is dc
- G05F3/10—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics
- G05F3/16—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/26—Power supply means, e.g. regulation thereof
- G06F1/266—Arrangements to supply power to external peripherals either directly from the computer or under computer control, e.g. supply of power through the communication port, computer controlled power-strips
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/38—Information transfer, e.g. on bus
- G06F13/40—Bus structure
- G06F13/4004—Coupling between buses
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/22—Modifications for ensuring a predetermined initial state when the supply voltage has been applied
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
- Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Computer Hardware Design (AREA)
- Radar, Positioning & Navigation (AREA)
- Automation & Control Theory (AREA)
- Electromagnetism (AREA)
- Power Engineering (AREA)
- Nonlinear Science (AREA)
- Measurement Of Current Or Voltage (AREA)
- Logic Circuits (AREA)
Abstract
本发明提供一种核心电源检测电路与相关的输入/输出控制***,其中该核心电源检测电路用来于该输入/输出控制***中进行电源检测以产生一核心电源检测信号来控制该输入/输出控制***,且该输入/输出控制***根据相对于一第一参考电压的多个供应电压来操作。该核心电源检测电路可包含:一参考电源偏压电路,用来根据该多个供应电压中的一第一供应电压产生一第二参考电压;以及一比较电路,耦接至该参考电源偏压电路,用来根据该第二参考电压以及该多个供应电压中的一第二供应电压进行一比较操作,以产生一第三参考电压。
Description
技术领域
本发明有关于电路保护,尤指一种核心电源检测电路与相关的输入/输出(input/output,I/O)控制***。
背景技术
相关技术中的电源检测架构存在某些问题;尤其是,不恰当的设计可导致电流泄漏(current leakage)问题。例如:在上述的电源检测架构中,从供应电压往接地的方向的许多个电流路径上各自的电流都非常大。由于许多主动或被动组件都有大电流通过它们,故这样的架构的功耗(power consumption)可以大到不可接受的地步。因此,需要一种新颖的架构来改善关于电源检测的控制机制。
发明内容
本发明的一目的在于提供一种核心电源检测电路以及相关的输入/输出(input/output,I/O)控制***,以解决上述问题。
本发明的另一目的在于提供一种核心电源检测电路以及相关的输入/输出控制***,以减少电流泄漏(current leakage)且降低功耗。
根据本发明至少一实施例,公开一种核心电源检测电路。该核心电源检测电路用来于一输入/输出控制***中进行电源检测以产生一核心电源检测信号来控制该输入/输出控制***。该输入/输出控制***根据相对于一第一参考电压的多个供应电压(supplyvoltage)来操作。该核心电源检测电路包含:一参考电源偏压电路(reference power biascircuit),用来根据该多个供应电压中的一第一供应电压产生一第二参考电压;以及一比较电路(comparison circuit),耦接至该参考电源偏压电路,用来根据该第二参考电压以及该多个供应电压中的一第二供应电压进行一比较操作,以产生一第三参考电压,其中该第二供应电压小于该第一供应电压。另外,该参考电源偏压电路包含:一组分压组件(voltage-division component),耦接于一第一供应电压导线与一参考电压导线之间,其中该第一供应电压导线与该参考电压导线分别用来导通该第一供应电压与该第一参考电压,以及该组分压组件中的两个分压组件之间的一节点上的电压被用来作为该第二参考电压。该比较电路包含:一第一组场效应晶体管(Field Effect Transistor,FET),耦接于该第一供应电压导线与该参考电压导线之间。该第一组场效应晶体管包含一第一P型(p-type)场效应晶体管与一第一N型(n-type)场效应晶体管,其中该第一P型场效应晶体管与该第一N型场效应晶体管的源极(source)端子分别耦接至该第一供应电压导线与该参考电压导线,该第一P型场效应晶体管与该第一N型场效应晶体管的漏极(drain)端子彼此耦接,该第一P型场效应晶体管的栅极(gate)端子耦接至该两个分压组件之间的该节点以接收该第二参考电压,该第一N型场效应晶体管分别通过其栅极端子与源极端子耦接于一第二供应电压导线与该参考电压导线之间,以及该第二供应电压导线用来导通该第二供应电压。此外,该核心电源检测电路利用该第三参考电压或其衍生物(derivative)作为该核心电源检测信号,且该核心电源检测电路的电路组态(configuration)使该核心电源检测信号指出是否该第二供应电压处于一备妥(ready)状态,以于该第二供应电压处于该备妥状态时容许该输入/输出控制***中的一局部电路(partial circuit)进行操作。例如:该输入/输出控制***可包含在该第一供应电压下操作的一输入/输出网络(I/O network),其中该输入/输出控制***中的该局部电路代表该输入/输出网络。
根据本发明至少一实施例,公开一种包含上述的核心电源检测电路的该输入/输出控制***,其中该输入/输出控制***包含:在该第一供应电压下操作的一输入/输出网络,其中该输入/输出控制***中的该局部电路代表该输入/输出网络。该输入/输出网络包含:一第一组逻辑电路,耦接于该第一供应电压导线与该参考电压导线之间。
本发明的核心电源检测电路可在未引入任何副作用的情况或以不太可能引入副作用的方式下解决相关技术中的问题。例如:本发明的核心电源检测电路可通过该参考电源偏压电路中的特殊连接,使该第一供应电压的一直流电源泄漏电流(direct currentpower leakage current,DC power leakage current)非常低。例如:此直流电源泄漏电流可小于10纳安培(nanoampere,nA)。又例如:此直流电源泄漏电流可小于2纳安培。尤其是,此直流电源泄漏电流可为1.75纳安培。另外,相较于相关技术,本发明的核心电源检测电路的整体功耗非常低。
附图说明
图1为根据本发明一实施例的一种核心电源检测电路的示意图。
图2为根据本发明一实施例的图1所示核心电源检测电路的电压/电流相关特性。
图3为根据本发明另一实施例的一种核心电源检测电路的示意图。
图4为根据本发明另一实施例的一种核心电源检测电路的示意图。
图5为根据本发明另一实施例的一种核心电源检测电路的示意图。
图6为根据本发明一实施例的一种输入/输出控制***的示意图。
图7为根据本发明另一实施例的一种输入/输出控制***的示意图。
具体实施方式
本发明的一或多个实施例提供一种核心电源检测电路与相关的输入/输出控制***,其中该核心电源检测电路可用来于该输入/输出控制***中进行电源检测以产生一核心电源检测信号来控制该输入/输出控制***。该输入/输出控制***可根据相对于一第一参考电压的多个供应电压来操作。例如:该第一参考电压可代表一接地(ground)电压,但本发明不限于此。该多个供应电压中的某一个供应电压可能不稳定。此状况下,这个供应电压的异常电压位准可能使该输入/输出控制***中的一部分电路错误地操作或处于异常状态,这可能导致该输入/输出控制***中的另一部分电路错误地操作或处于异常状态。本发明的核心电源检测电路可在未引入任何副作用的情况或以不太可能引入副作用的方式下解决相关技术中的问题。
图1为根据本发明一实施例的一种核心电源检测电路100的示意图。核心电源检测电路100可作为上述的核心电源检测电路的一个示例,一参考电压VSS可作为上述的第一参考电压的一个示例,且一第一供应电压VDDH与一第二供应电压VDDL可作为该多个供应电压的例子。核心电源检测电路100可包含一参考电源偏压电路(reference power biascircuit)110、一比较电路(comparison circuit)120、一核心电源接收电路(core powerreceiver circuit)130以及一输出缓冲器电路(output buffer circuit)140,其中这些电路中的至少一部分(例如一部分或全部)可藉由利用场效应晶体管(Field EffectTransistor,FET)来实施,尤其可藉由利用金属氧化物半导体场效应晶体管(Metal OxideSemiconductor Field Effect Transistor,可简称为“MOSFET”)来实施,但本发明不限于此。例如:场效应晶体管M11、M21、M31、M41与M43可为N型(n-type)场效应晶体管,诸如N型MOSFET(可简称为“NMOSFET”),并且场效应晶体管M12、M22、M32、M42与M44可为P型(p-type)场效应晶体管,诸如P型MOSFET(可简称为“PMOSFET”)。为了便于理解,图1中绘示了多个导线,诸如可用来导通参考电压VSS的一参考电压导线WS、可用来导通第一供应电压VDDH的一第一供应电压导线WH、以及可用来导通第二供应电压VDDL的一第二供应电压导线WL。例如:场效应晶体管{M11,M12}各自的漏极(drain)端子彼此耦接,一节点N1位于这两个漏极端子之间,且场效应晶体管{M11,M12}分别通过其各自的源极(source)端子耦接于参考电压导线WS与第一供应电压导线WH之间;场效应晶体管{M21,M22}各自的漏极端子彼此耦接,一节点N2位于这两个漏极端子之间,且场效应晶体管{M21,M22}分别通过其各自的源极端子耦接于参考电压导线WS与第一供应电压导线WH之间;场效应晶体管{M31,M32}各自的漏极端子彼此耦接,一节点N3位于这两个漏极端子之间,且场效应晶体管{M31,M32}分别通过其各自的源极端子耦接于参考电压导线WS与第二供应电压导线WL之间;场效应晶体管{M41,M42}各自的栅极(gate)端子彼此耦接,一节点N4位于这两个栅极端子之间,场效应晶体管{M41,M42}各自的漏极端子彼此耦接,一节点N5位于这两个漏极端子之间,且场效应晶体管{M41,M42}分别通过其各自的源极端子耦接于参考电压导线WS与第一供应电压导线WH之间;以及场效应晶体管{M43,M44}各自的栅极端子彼此耦接,一节点N6位于这两个栅极端子之间,场效应晶体管{M43,M44}各自的漏极端子彼此耦接,一节点N7位于这两个漏极端子之间,且场效应晶体管{M43,M44}分别通过其各自的源极端子耦接于参考电压导线WS与第一供应电压导线WH之间;但本发明不限于此。
根据本实施例,参考电源偏压电路110可根据该多个供应电压中的第一供应电压VDDH产生参考电压VREF,且可通过节点N1将参考电压VREF输出至比较电路120(例如其内的场效应晶体管M22)。比较电路120可根据参考电压VREF以及第二供应电压VDDL的一部分进行一比较操作,以产生一参考电压VGG,其中第二供应电压VDDL小于第一供应电压VDDH,但本发明不限于此。另外,核心电源接收电路130可将第二供应电压VDDL转换为对应于第二供应电压VDDL的一中间(intermediate)电压,诸如第二供应电压VDDL的分压结果(voltage-division result),且可利用该中间电压作为第二供应电压VDDL的该部分,其中该中间电压取自节点N3,且该中间电压小于第二供应电压VDDL。核心电源接收电路130可通过节点N3将该中间电压输出至比较电路120(例如其内的场效应晶体管M21),其中场效应晶体管M21的栅极端子可耦接至核心电源接收电路130以接收该中间电压。此外,输出缓冲器电路140可具有一或多个输出缓冲器,诸如多个输出缓冲器,其中该一或多个输出缓冲器中的每一输出缓冲器包含一互补式金属氧化物半导体(Complementary Metal-Oxide-Semiconductor,可简称为“CMOS”)电路,该CMOS电路包含彼此耦接的一组场效应晶体管,且彼此耦接的该组场效应晶体管耦接于第一供应电压导线WH与参考电压导线WS之间。例如:该多个输出缓冲器中的一第一输出缓冲器可包含场效应晶体管{M41,M42},且该多个输出缓冲器中的一第二输出缓冲器可包含场效应晶体管{M43,M44},但本发明不限于此。输出缓冲器电路140可将参考电压VGG转换为另一参考电压(例如参考电压PU3或参考电压PU3B),以作为该核心电源检测信号。
核心电源接收电路130中的这一组场效应晶体管{M31,M32}可耦接于参考电压导线WS与第二供应电压导线WL之间,且可用来产生该中间电压,其中场效应晶体管M32与M31的源极端子可分别耦接至第二供应电压导线WL与参考电压导线WS,场效应晶体管M32与M31的漏极端子可彼此耦接、且耦接至场效应晶体管M21的栅极端子以提供该中间电压予场效应晶体管M21的栅极端子,场效应晶体管M32的栅极端子耦接至参考电压导线WS,以及场效应晶体管M31的栅极端子耦接至参考电压导线WS,但本发明不限于此。另外,参考电源偏压电路110中的这一组场效应晶体管{M11,M12}可耦接于参考电压导线WS与第一供应电压导线WH之间,且可用来作为两个分压组件(voltage-division component),其中场效应晶体管M12与M11的源极端子可分别耦接至第一供应电压导线WH与参考电压导线WS,场效应晶体管M12与M11的漏极端子可彼此耦接,场效应晶体管M12的栅极端子可耦接至参考电压VREF与该第一参考电压(例如参考电压VSS)中的一个,以及场效应晶体管M11的栅极端子可耦接至参考电压导线WS,但本发明不限于此。
基于图1所示架构,核心电源检测电路100可利用参考电压VGG的衍生物(derivative),诸如该另一参考电压(例如参考电压PU3或参考电压PU3B),作为该核心电源检测信号。核心电源检测电路100的电路组态(configuration)可使该核心电源检测信号指出是否第二供应电压VDDL处于一备妥(ready)状态,以于第二供应电压VDDL处于该备妥状态时容许该输入/输出控制***中的一局部电路(partial circuit)进行操作。
图2为根据本发明一实施例的图1所示核心电源检测电路100的电压/电流相关特性,其中电压的单位可为伏特(volt,V),电流的单位可为纳安培(nanoampere,nA),且时间的单位可为秒(second,s)。为了便于理解,图2绘示了多个电压,诸如第一供应电压VDDH、第二供应电压VDDL、以及参考电压VREF、PU3与PU3B,且绘示了电流IVDDH,其中参考电压VGG可等同于参考电压PU3B,且电流IVDDH可代表在核心电源检测电路100当中从第一供应电压VDDH往参考电压VSS的方向的多个电流路径上各自的电流的总和,但本发明不限于此。请注意,核心电源接收电路130的电路组态可延迟参考电压VGG的一转态时间(state-transition time),以避免该核心电源检测信号于第二供应电压VDDL处于该备妥状态之前指出第二供应电压VDDL处于该备妥状态。另外,在核心电源检测电路100当中,第一供应电压VDDH的一直流电源泄漏电流(direct current power leakage current,DC powerleakage current)可小于10纳安培,其中参考电源偏压电路110的电路组态可使第一供应电压VDDH的该直流电源泄漏电流小于10纳安培。尤其是,在核心电源检测电路100当中,第一供应电压VDDH的该直流电源泄漏电流可小于2纳安培(例如:在本实施例中,该直流电源泄漏电流可等于1.75纳安培),其中参考电源偏压电路110的电路组态可使第一供应电压VDDH的该直流电源泄漏电流小于2纳安培。因此,相较于相关技术,本发明的架构的功耗非常低。
图3为根据本发明另一实施例的一种核心电源检测电路200的示意图。相较于图1所示的核心电源检测电路100,于本实施例中不需要设置上述的核心电源接收电路130,且对应地,上述的场效应晶体管M11、M12、M21与M22分别被代换为本实施例中的场效应晶体管M11’、M12’、M21’与M22’,其中相关符号诸如“100”、“110”与“120”分别被改为“200”、“210”与“220”。根据本实施例,场效应晶体管M21’的栅极端子可连接至第二供应电压导线WL,以接收第二供应电压VDDL。相较于场效应晶体管M11、M12、M21与M22,场效应晶体管M11’、M12’、M21’与M22’的通道(channel)特性可延迟参考电压VGG的该转态时间,以避免该核心电源检测信号于第二供应电压VDDL处于该备妥状态之前指出第二供应电压VDDL处于该备妥状态。例如:场效应晶体管M11’的通道可被实施成为比场效应晶体管M11的通道更容易导通,尤其可藉由将场效应晶体管M11的通道调整成更短或更宽来产生场效应晶体管M11’;场效应晶体管M12’的通道可被实施成为比场效应晶体管M12的通道更不容易导通,尤其可藉由将场效应晶体管M12的通道调整成更长或更窄来产生场效应晶体管M12’;场效应晶体管M21’的通道可被实施成为比场效应晶体管M21的通道更不容易导通,尤其可藉由将场效应晶体管M21的通道调整成更长或更窄来产生场效应晶体管M21’;及/或场效应晶体管M22’的通道可被实施成为比场效应晶体管M22的通道更容易导通,尤其可藉由将场效应晶体管M22的通道调整成更短或更宽来产生场效应晶体管M22’;但本发明不限于此。在上列这四个例子全部实施的状况下,场效应晶体管M11’、M12’、M21’与M22’可分别藉由调整场效应晶体管M11、M12、M21与M22的通道来产生。
根据某些实施例,上列这四个例子中可选择至少一部分(例如一部分或全部)来实施。在上列这四个例子中的至少一个例子(例如一或多个例子)被实施的状况下,场效应晶体管M11’、M12’、M21’与M22’中的至少一场效应晶体管(例如一或多个场效应晶体管)可藉由调整图1所示的场效应晶体管M11、M12、M21与M22中的至少一个对应的场效应晶体管(例如场效应晶体管M11、M12、M21与M22当中和该一或多个场效应晶体管相对应者)的通道来产生,其中场效应晶体管M11’、M12’、M21’与M22’中的一或多个其它的场效应晶体管(若存在)可等同于场效应晶体管M11、M12、M21与M22中的一或多个其它的场效应晶体管。
根据某些实施例,上列这四个例子中的前两个例子中可选择至少一部分(例如一部分或全部)来实施。在这两个例子中的一个例子被实施的状况下,场效应晶体管M11’与M12’中之一特定场效应晶体管(例如场效应晶体管M11’或场效应晶体管M12’)可藉由调整图1所示的场效应晶体管M11与M12中的一个对应的场效应晶体管(例如场效应晶体管M11或场效应晶体管M12)的通道来产生,其中场效应晶体管M11’与M12’中的另一个场效应晶体管可等同于场效应晶体管M11与M12中的另一个场效应晶体管。在这两个例子全部实施的状况下,场效应晶体管M11’与M12’可分别藉由调整图1所示的场效应晶体管M11与M12的通道来产生。假设参考电源偏压电路110通过场效应晶体管M11与M12所产生的参考电压VREF可等于3.14伏特。举例来说,不论在上列这两种状况中的哪一个状况下,参考电源偏压电路210通过场效应晶体管M11’与M12’所产生的参考电压VREF可小于或等于3伏特。
图4为根据本发明另一实施例的一种核心电源检测电路300的示意图。相较于图1所示的核心电源检测电路100,上述的场效应晶体管M31与M32分别被代换为本实施例中的电阻器R31与R32,其中相关符号诸如“100”与“130”分别被改为“300”与“330”。核心电源接收电路330中的这一组电阻器{R31,R32}可耦接于参考电压导线WS与第二供应电压导线WL之间,且可用来产生该中间电压,其中电阻器R32与R31各自的第一端子可分别耦接至第二供应电压导线WL与参考电压导线WS,电阻器R32与R31各自的第二端子可彼此耦接、且耦接至场效应晶体管M21的栅极端子以提供该中间电压予场效应晶体管M21的栅极端子,以及电阻器R32与R31各自的电阻值可分别大于场效应晶体管M22与M21中的任何一个的开启电阻值(turn-on resistance value)、且超过至少一个数量级,但本发明不限于此。
图5为根据本发明另一实施例的一种核心电源检测电路400的示意图。相较于图1所示的核心电源检测电路100,上述的场效应晶体管M11与M12分别被代换为本实施例中的电阻器R11与R12,其中相关符号诸如“100”与“110”分别被改为“400”与“410”。参考电源偏压电路410中的这一组电阻器{R11,R12}可耦接于参考电压导线WS与第一供应电压导线WH之间,且可用来作为该两个分压组件,其中电阻器R12与R11各自的第一端子可分别耦接至第一供应电压导线WH与参考电压导线WS,电阻器R12与R11各自的第二端子可彼此耦接,以及电阻器R12与R11各自的电阻值可分别大于场效应晶体管M22与M21中的任何一个的开启电阻值、且超过至少一个数量级,但本发明不限于此。
根据某些实施例,上述的核心电源检测电路(诸如核心电源检测电路100、200、300与400中的任意一个)中的参考电源偏压电路可包含一组分压组件(voltage-divisioncomponent),其可耦接于第一供应电压导线WH与参考电压导线WS之间,其中该组分压组件可包含该两个分压组件,且该两个分压组件之间的一节点(例如节点N1)上的电压可被用来作为参考电压VREF。另外,场效应晶体管M22的栅极端子可耦接至这个节点(例如节点N1)以接收参考电压VREF,场效应晶体管M21可分别通过其栅极端子与源极端子耦接于第二供应电压导线WL与参考电压导线WS之间,但本发明不限于此。此外,该核心电源检测电路可利用参考电压VGG或其衍生物(例如参考电压PU3或参考电压PU3B)作为该核心电源检测信号,且该核心电源检测电路的电路组态可使该核心电源检测信号指出是否第二供应电压VDDL处于该备妥状态,以于第二供应电压VDDL处于该备妥状态时容许该输入/输出控制***中的该局部电路进行操作。这些实施例与前述实施例相仿的内容在此不重复赘述。
根据某些实施例,除了该核心电源检测电路,该输入/输出控制***可包含在第一供应电压VDDH下操作的一输入/输出网络(I/O network),且可另包含在第二供应电压VDDL下操作的一核心网络(core network),其中该输入/输出控制***中的上述局部电路可代表该输入/输出网络。例如,该输入/输出网络可包含:一第一组逻辑电路,耦接于第一供应电压导线WH与参考电压导线WS之间。另外,该核心网络可包含:一第二组逻辑电路,耦接于第二供应电压导线WL与参考电压导线WS之间。
图6为根据本发明一实施例的一种输入/输出控制***5的示意图。输入/输出控制***5可作为上述的输入/输出控制***的一个示例。输入/输出控制***5可包含一核心网络10、一输入/输出网络20与一核心电源检测电路30(例如:核心电源检测电路100、200、300与400中的任意一个),其中核心网络10可作为上述的核心网络的一个示例,且输入/输出网络20可作为上述的输入/输出网络的一个示例。假设一节点N8位于核心电源检测电路30的一输出端子上。通过节点N8,核心电源检测电路30可将参考电压PU3B输出至输入/输出网络20,作为一启用(enable)信号。输入/输出网络20的一启用端子EN可用来接收该核心电源检测信号诸如参考电压PU3B。本实施例与前述实施例相仿的内容在此不重复赘述。
图7为根据本发明另一实施例的一种输入/输出控制***6的示意图。输入/输出控制***6可作为上述的输入/输出控制***的另一例。输入/输出控制***6可包含核心网络10、输入/输出网络20与一核心电源检测电路40(例如:核心电源检测电路30当中除了输出缓冲器电路140的部分,诸如核心电源检测电路100、200、300与400中的任何一个的全部组件当中扣除输出缓冲器电路140之后的大部分电路)。假设节点N8位于核心电源检测电路40的一输出端子上,其中节点N8直接连接至节点N2。通过节点N8,核心电源检测电路40可将参考电压VGG输出至输入/输出网络20,作为该启用信号。输入/输出网络20的启用端子EN可用来接收该核心电源检测信号诸如参考电压VGG。本实施例与前述实施例相仿的内容在此不重复赘述。
根据某些实施例,核心网络10与输入/输出网络20可彼此耦接,但本发明不限于此。上述的核心电源检测电路(例如:核心电源检测电路30与40中的任何一个)可被配置成将该核心电源检测信号(例如:参考电压PU3B或参考电压VGG)发送到输入/输出网络20,并且可包含可调节的电源上升/下降检测器(例如:核心电源检测电路30与40中的任何一个当中的位于节点N2左侧的电路),其中该电源上升/下降检测器可被配置来检测核心网络10的电源状态以产生该核心电源检测信号。举例来说,该核心电源检测信号可指出核心电源(例如:核心网络10的电源,诸如第二供应电压VDDL)的状态,但本发明不限于此。当该核心电源是处于未知状态,藉由利用该核心电源检测信号,该输入/输出控制***可妥善地控制输入/输出网络20,例如可使输入/输出网络20处于已知状态。此外,根据该核心电源检测信号的状态,该输入/输出控制***可选择性地启用或禁用(disable)输入/输出网络20,但本发明不限于此。例如:当该核心电源检测信号的一第一状态(诸如一第一电压位准)指出第二供应电压VDDL并非处于该备妥状态,该输入/输出控制***可禁用输入/输出网络20。又例如:当该核心电源检测信号的一第二状态(诸如一第二电压位准)指出第二供应电压VDDL处于该备妥状态,该输入/输出控制***可启用输入/输出网络20。
根据某些实施例,可采用某些先进制程,诸如28纳米(nanometer,nm)、40纳米、55nm等制程,来实施该输入/输出控制***及其内的核心电源检测电路(例如:核心电源检测电路30与40中的任何一个)。相较于相关技术,本发明的架构不但可达到降低功耗的目标,还可应用于采用先进制程的电子产品。
以上所述仅为本发明的较佳实施例,凡依本发明权利要求所做的均等变化与修饰,皆应属本发明的涵盖范围。
附图标记列表
5,6 输入/输出控制***
10 核心网络
20 输入/输出网络
30,40,100,200,300,400 核心电源检测电路
110,210,410 参考电源偏压电路
120,220 比较电路
130,330 核心电源接收电路
140 输出缓冲器电路
EN 启用端子
IVDDH 电流
M11,M12,M21,M22,M11’,M12’,M21’,M22’,M31,M32,M41,M42,M43,M44
场效应晶体管
N1,N2,N3,N4,N5,N6,N7,N8 节点
R11,R12,R31,R32 电阻器
VDDH 第一供应电压
VDDL 第二供应电压
VSS,VREF,VGG,PU3,PU3B 参考电压
WH 第一供应电压导线
WL 第二供应电压导线
WS 参考电压导线
Claims (18)
1.一种核心电源检测电路,用来于一输入/输出控制***中进行电源检测以产生一核心电源检测信号来控制该输入/输出控制***,该输入/输出控制***根据相对于一第一参考电压的多个供应电压来操作,该核心电源检测电路包含:
一参考电源偏压电路,用来根据该多个供应电压中的一第一供应电压产生一第二参考电压,其中该参考电源偏压电路包含:
一组分压组件,耦接于一第一供应电压导线与一参考电压导线之间,其中该第一供应电压导线与该参考电压导线分别用来导通该第一供应电压与该第一参考电压,以及该组分压组件中的两个分压组件之间的一节点上的电压被用来作为该第二参考电压;以及
一比较电路,耦接至该参考电源偏压电路,用来根据该第二参考电压以及该多个供应电压中的一第二供应电压的至少一部分进行一比较操作,以产生一第三参考电压,其中该第二供应电压小于该第一供应电压,以及该比较电路包含:
一第一组场效应晶体管,耦接于该第一供应电压导线与该参考电压导线之间,其中该第一组场效应晶体管包含:
一第一P型场效应晶体管与一第一N型场效应晶体管,其中该第一P型场效应晶体管与该第一N型场效应晶体管的源极端子分别耦接至该第一供应电压导线与该参考电压导线,该第一P型场效应晶体管与该第一N型场效应晶体管的漏极端子彼此耦接,该第一P型场效应晶体管的栅极端子耦接至该两个分压组件之间的该节点以接收该第二参考电压,该第一N型场效应晶体管分别通过其栅极端子与源极端子耦接于一第二供应电压导线与该参考电压导线之间,以及该第二供应电压导线用来导通该第二供应电压;
其中该组分压组件包含:
一第二组场效应晶体管,耦接于该第一供应电压导线与该参考电压导线之间,其中该第二组场效应晶体管包含:
一第二P型场效应晶体管与一第二N型场效应晶体管,用来作为该两个分压组件,其中该第二P型场效应晶体管与该第二N型场效应晶体管的源极端子分别耦接至该第一供应电压导线与该参考电压导线,该第二P型场效应晶体管与该第二N型场效应晶体管的漏极端子彼此耦接,该第二P型场效应晶体管的栅极端子耦接至该第二参考电压与该第一参考电压中的一个,以及该第二N型场效应晶体管的栅极端子耦接至该参考电压导线;
其中该核心电源检测电路利用该第三参考电压或其衍生物作为该核心电源检测信号,该衍生物是由该第三参考电压通过输出缓冲处理的方式衍生而来,且该核心电源检测电路的电路组态使该核心电源检测信号指出是否该第二供应电压处于一备妥状态,以于该第二供应电压处于该备妥状态时容许该输入/输出控制***中的一局部电路进行操作。
2.如权利要求1所述的核心电源检测电路,其中该第一N型场效应晶体管的栅极端子连接至该第二供应电压导线,以接收该第二供应电压。
3.如权利要求2所述的核心电源检测电路,其中该第二参考电压小于或等于3伏特。
4.如权利要求1所述的核心电源检测电路,其另包含:
具有一或多个输出缓冲器的一输出缓冲器电路,用来将该第三参考电压转换为另一参考电压,以作为该核心电源检测信号,其中该一或多个输出缓冲器中的每一输出缓冲器包含:
一互补式金属氧化物半导体电路,其中该互补式金属氧化物半导体电路包含彼此耦接的一组场效应晶体管,且彼此耦接的该组场效应晶体管耦接于该第一供应电压导线与该参考电压导线之间。
5.如权利要求4所述的核心电源检测电路,其另包含:
一核心电源接收电路,耦接至该第二供应电压导线,用来将该第二供应电压转换为对应于该第二供应电压的一中间电压,其中该中间电压小于该第二供应电压,以及该第一N型场效应晶体管的栅极端子耦接至该核心电源接收电路,以接收该中间电压。
6.如权利要求1所述的核心电源检测电路,其另包含:
一核心电源接收电路,耦接至该第二供应电压导线,用来将该第二供应电压转换为对应于该第二供应电压的一中间电压,其中该中间电压小于该第二供应电压,以及该第一N型场效应晶体管的栅极端子耦接至该核心电源接收电路,以接收该中间电压。
7.如权利要求6所述的核心电源检测电路,其中该核心电源接收电路包含:
一第三组场效应晶体管,耦接于该第二供应电压导线与该参考电压导线之间,其中该第三组场效应晶体管包含:
一第三P型场效应晶体管与一第三N型场效应晶体管,用来产生该中间电压,其中该第三P型场效应晶体管与该第三N型场效应晶体管的源极端子分别耦接至该第二供应电压导线与该参考电压导线,该第三P型场效应晶体管与该第三N型场效应晶体管的漏极端子彼此耦接,且耦接至该第一N型场效应晶体管的栅极端子以提供该中间电压予该第一N型场效应晶体管的栅极端子,该第三P型场效应晶体管的栅极端子耦接至该参考电压导线,以及该第三N型场效应晶体管的栅极端子耦接至该参考电压导线。
8.如权利要求6所述的核心电源检测电路,其中该核心电源接收电路包含:
一组电阻器,耦接于该第二供应电压导线与该参考电压导线之间,其中该组电阻器包含:
一第一电阻器与一第二电阻器,用来产生该中间电压,其中该第一电阻器与该第二电阻器各自的第一端子分别耦接至该第二供应电压导线与该参考电压导线,该第一电阻器与该第二电阻器各自的第二端子彼此耦接,且耦接至该第一N型场效应晶体管的栅极端子以提供该中间电压予该第一N型场效应晶体管的栅极端子,以及该第一电阻器与该第二电阻器各自的电阻值分别大于该第一P型场效应晶体管与该第一N型场效应晶体管中的任何一个的开启电阻值,且超过至少一个数量级。
9.如权利要求6所述的核心电源检测电路,其中该核心电源接收电路的电路组态延迟该第三参考电压的一转态时间,以避免该核心电源检测信号于该第二供应电压处于该备妥状态之前指出该第二供应电压处于该备妥状态。
10.如权利要求1所述的核心电源检测电路,其中在该核心电源检测电路当中,该第一供应电压的一直流电源泄漏电流小于10纳安培。
11.如权利要求10所述的核心电源检测电路,其中在该核心电源检测电路当中,该第一供应电压的该直流电源泄漏电流小于2纳安培。
12.如权利要求11所述的核心电源检测电路,其中该参考电源偏压电路的电路组态使该第一供应电压的该直流电源泄漏电流小于2纳安培。
13.如权利要求10所述的核心电源检测电路,其中该参考电源偏压电路的电路组态使该第一供应电压的该直流电源泄漏电流小于10纳安培。
14.如权利要求1所述的核心电源检测电路,其中该输入/输出控制***包含在该第一供应电压下操作的一输入/输出网络,其中该输入/输出控制***中的该局部电路代表该输入/输出网络。
15.一种包含如权利要求1所述的核心电源检测电路的该输入/输出控制***,其中该输入/输出控制***包含:
在该第一供应电压下操作的一输入/输出网络,其中该输入/输出控制***中的该局部电路代表该输入/输出网络,以及该输入/输出网络包含:
一第一组逻辑电路,耦接于该第一供应电压导线与该参考电压导线之间。
16.如权利要求15项所述的输入/输出控制***,其另包含:
在该第二供应电压下操作的一核心网络,其中该核心网络包含:
一第二组逻辑电路,耦接于该第二供应电压导线与该参考电压导线之间。
17.一种核心电源检测电路,用来于一输入/输出控制***中进行电源检测以产生一核心电源检测信号来控制该输入/输出控制***,该输入/输出控制***根据相对于一第一参考电压的多个供应电压来操作,该核心电源检测电路包含:
一参考电源偏压电路,用来根据该多个供应电压中的一第一供应电压产生一第二参考电压,其中该参考电源偏压电路包含:
一组分压组件,耦接于一第一供应电压导线与一参考电压导线之间,其中该第一供应电压导线与该参考电压导线分别用来导通该第一供应电压与该第一参考电压,以及该组分压组件中的两个分压组件之间的一节点上的电压被用来作为该第二参考电压;以及
一比较电路,耦接至该参考电源偏压电路,用来根据该第二参考电压以及该多个供应电压中的一第二供应电压的至少一部分进行一比较操作,以产生一第三参考电压,其中该第二供应电压小于该第一供应电压,以及该比较电路包含:
一第一组场效应晶体管,耦接于该第一供应电压导线与该参考电压导线之间,其中该第一组场效应晶体管包含:
一第一P型场效应晶体管与一第一N型场效应晶体管,其中该第一P型场效应晶体管与该第一N型场效应晶体管的源极端子分别耦接至该第一供应电压导线与该参考电压导线,该第一P型场效应晶体管与该第一N型场效应晶体管的漏极端子彼此耦接,该第一P型场效应晶体管的栅极端子耦接至该两个分压组件之间的该节点以接收该第二参考电压,该第一N型场效应晶体管分别通过其栅极端子与源极端子耦接于一第二供应电压导线与该参考电压导线之间,以及该第二供应电压导线用来导通该第二供应电压;
其中该核心电源检测电路利用该第三参考电压或其衍生物作为该核心电源检测信号,该衍生物是由该第三参考电压通过输出缓冲处理的方式衍生而来,且该核心电源检测电路的电路组态使该核心电源检测信号指出是否该第二供应电压处于一备妥状态,以于该第二供应电压处于该备妥状态时容许该输入/输出控制***中的一局部电路进行操作;以及该第一N型场效应晶体管的栅极端子连接至该第二供应电压导线,以接收该第二供应电压。
18.一种核心电源检测电路,用来于一输入/输出控制***中进行电源检测以产生一核心电源检测信号来控制该输入/输出控制***,该输入/输出控制***根据相对于一第一参考电压的多个供应电压来操作,该核心电源检测电路包含:
一参考电源偏压电路,用来根据该多个供应电压中的一第一供应电压产生一第二参考电压,其中该参考电源偏压电路包含:
一组分压组件,耦接于一第一供应电压导线与一参考电压导线之间,其中该第一供应电压导线与该参考电压导线分别用来导通该第一供应电压与该第一参考电压,以及该组分压组件中的两个分压组件之间的一节点上的电压被用来作为该第二参考电压;
一比较电路,耦接至该参考电源偏压电路,用来根据该第二参考电压以及该多个供应电压中的一第二供应电压的至少一部分进行一比较操作,以产生一第三参考电压,其中该第二供应电压小于该第一供应电压,以及该比较电路包含:
一第一组场效应晶体管,耦接于该第一供应电压导线与该参考电压导线之间,其中该第一组场效应晶体管包含:
一第一P型场效应晶体管与一第一N型场效应晶体管,其中该第一P型场效应晶体管与该第一N型场效应晶体管的源极端子分别耦接至该第一供应电压导线与该参考电压导线,该第一P型场效应晶体管与该第一N型场效应晶体管的漏极端子彼此耦接,该第一P型场效应晶体管的栅极端子耦接至该两个分压组件之间的该节点以接收该第二参考电压,该第一N型场效应晶体管分别通过其栅极端子与源极端子耦接于一第二供应电压导线与该参考电压导线之间,以及该第二供应电压导线用来导通该第二供应电压;以及
一核心电源接收电路,耦接至该第二供应电压导线,用来将该第二供应电压转换为对应于该第二供应电压的一中间电压,其中该中间电压小于该第二供应电压,以及该第一N型场效应晶体管的栅极端子耦接至该核心电源接收电路,以接收该中间电压,其中该核心电源接收电路包含:
一第二组场效应晶体管,耦接于该第二供应电压导线与该参考电压导线之间,其中该第二组场效应晶体管包含:
一第二P型场效应晶体管与一第二N型场效应晶体管,用来产生该中间电压,其中该第二P型场效应晶体管与该第二N型场效应晶体管的源极端子分别耦接至该第二供应电压导线与该参考电压导线,该第二P型场效应晶体管与该第二N型场效应晶体管的漏极端子彼此耦接,且耦接至该第一N型场效应晶体管的栅极端子以提供该中间电压予该第一N型场效应晶体管的栅极端子,该第二P型场效应晶体管的栅极端子耦接至该参考电压导线,以及该第二N型场效应晶体管的栅极端子耦接至该参考电压导线;
其中该核心电源检测电路利用该第三参考电压或其衍生物作为该核心电源检测信号,该衍生物是由该第三参考电压通过输出缓冲处理的方式衍生而来,且该核心电源检测电路的电路组态使该核心电源检测信号指出是否该第二供应电压处于一备妥状态,以于该第二供应电压处于该备妥状态时容许该输入/输出控制***中的一局部电路进行操作。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
TW107100313A TWI630403B (zh) | 2018-01-04 | 2018-01-04 | 核心電源偵測電路以及輸入/輸出控制系統 |
TW107100313 | 2018-01-04 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN110007706A CN110007706A (zh) | 2019-07-12 |
CN110007706B true CN110007706B (zh) | 2020-10-23 |
Family
ID=63640440
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201810072972.XA Active CN110007706B (zh) | 2018-01-04 | 2018-01-25 | 核心电源检测电路以及输入/输出控制*** |
Country Status (3)
Country | Link |
---|---|
US (1) | US10634706B2 (zh) |
CN (1) | CN110007706B (zh) |
TW (1) | TWI630403B (zh) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US10725089B1 (en) * | 2019-08-26 | 2020-07-28 | Nanya Technology Corporation | Semiconductor device and operating method thereof |
Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5280198A (en) * | 1992-11-06 | 1994-01-18 | Intel Corporation | Power supply level detector |
US5847586A (en) * | 1995-11-08 | 1998-12-08 | Burstein; Steven | Enhanced power-on-reset/low voltage detection circuit |
CN1905369A (zh) * | 2005-07-28 | 2007-01-31 | 富士通株式会社 | 用于非接触式ic卡或rfid标签的电源检测电路 |
CN101163976A (zh) * | 2005-04-12 | 2008-04-16 | 爱特梅尔公司 | 持续低电压检测电路和方法 |
CN103185830A (zh) * | 2011-12-29 | 2013-07-03 | 拉碧斯半导体株式会社 | 电压比较电路 |
CN104601151A (zh) * | 2015-01-09 | 2015-05-06 | 昆腾微电子股份有限公司 | 通断电检测复位电路 |
CN107436615A (zh) * | 2016-05-26 | 2017-12-05 | 中芯国际集成电路制造(上海)有限公司 | 用于检测电源电压的*** |
Family Cites Families (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4686222B2 (ja) | 2005-03-17 | 2011-05-25 | 株式会社東芝 | 半導体装置 |
JP4253720B2 (ja) * | 2006-11-20 | 2009-04-15 | Okiセミコンダクタ株式会社 | パワーオンリセット回路 |
CN103091526B (zh) * | 2011-11-04 | 2015-02-04 | 上海华虹宏力半导体制造有限公司 | 电压检测电路 |
TWI486602B (zh) * | 2013-10-08 | 2015-06-01 | Wistron Corp | 檢測用負載裝置 |
US9429627B2 (en) * | 2014-06-05 | 2016-08-30 | The Regents Of The University Of Michigan | Electronic device with supervisor circuit for detecting resistance parameter of an energy storage device |
DE102014012664A1 (de) * | 2014-08-22 | 2016-02-25 | Eaton Protection Systems Ip Gmbh & Co. Kg | Versorgungsspannungsdetektionseinrichtung und Verfahren zur Detektion einer Versorgungsspannung |
CN106571803B (zh) * | 2016-10-19 | 2020-02-07 | 深圳市一生微电子有限公司 | 过欠压检测电路 |
-
2018
- 2018-01-04 TW TW107100313A patent/TWI630403B/zh active
- 2018-01-25 CN CN201810072972.XA patent/CN110007706B/zh active Active
- 2018-04-09 US US15/949,044 patent/US10634706B2/en active Active
Patent Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5280198A (en) * | 1992-11-06 | 1994-01-18 | Intel Corporation | Power supply level detector |
US5847586A (en) * | 1995-11-08 | 1998-12-08 | Burstein; Steven | Enhanced power-on-reset/low voltage detection circuit |
CN101163976A (zh) * | 2005-04-12 | 2008-04-16 | 爱特梅尔公司 | 持续低电压检测电路和方法 |
CN1905369A (zh) * | 2005-07-28 | 2007-01-31 | 富士通株式会社 | 用于非接触式ic卡或rfid标签的电源检测电路 |
CN103185830A (zh) * | 2011-12-29 | 2013-07-03 | 拉碧斯半导体株式会社 | 电压比较电路 |
CN104601151A (zh) * | 2015-01-09 | 2015-05-06 | 昆腾微电子股份有限公司 | 通断电检测复位电路 |
CN107436615A (zh) * | 2016-05-26 | 2017-12-05 | 中芯国际集成电路制造(上海)有限公司 | 用于检测电源电压的*** |
Also Published As
Publication number | Publication date |
---|---|
TWI630403B (zh) | 2018-07-21 |
US20190204368A1 (en) | 2019-07-04 |
US10634706B2 (en) | 2020-04-28 |
CN110007706A (zh) | 2019-07-12 |
TW201930911A (zh) | 2019-08-01 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6064229A (en) | Voltage translating buffer based on low voltage technology | |
US8179160B1 (en) | Input-output (I/O) circuit supporting multiple I/O logic-level swings | |
US8482329B2 (en) | High voltage input receiver with hysteresis using low voltage transistors | |
US5440249A (en) | Voltage level translator circuit with cascoded output transistors | |
US7245155B2 (en) | Data output circuit with improved overvoltage/surge protection | |
US7053661B1 (en) | Impedance-matched output driver circuits having enhanced predriver control | |
US20110316505A1 (en) | Output Buffer With Improved Output Signal Quality | |
US20190346873A1 (en) | Bias current circuit operating at high and low voltages | |
US10291230B2 (en) | Level shifter and level shifting method | |
US8890602B2 (en) | Well-biasing circuit for integrated circuit | |
US7821327B2 (en) | High voltage input receiver using low voltage transistors | |
US7746145B2 (en) | Level shift circuit capable of preventing occurrence of malfunction when low power supply fluctuates, and semiconductor integrated circuit including the circuit | |
US11277121B1 (en) | Level shifter | |
CN110007706B (zh) | 核心电源检测电路以及输入/输出控制*** | |
TW201431290A (zh) | 輸出緩衝器 | |
US10958267B2 (en) | Power-on clear circuit and semiconductor device | |
US8283947B1 (en) | High voltage tolerant bus holder circuit and method of operating the circuit | |
US11070206B2 (en) | Logic circuit | |
US11075626B2 (en) | Power-on clear circuit and semiconductor device | |
US6271707B1 (en) | Level shifter | |
US20200091912A1 (en) | Level shifting circuit and integrated circuit | |
US20130265097A1 (en) | Semiconductor integrated circuit | |
CN111247738A (zh) | 具有可切换电流偏置电路的放大器 | |
US20240235541A1 (en) | Switch circuit | |
US11923840B1 (en) | Power down signal generator |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |