TWI604614B - 半導體裝置 - Google Patents

半導體裝置 Download PDF

Info

Publication number
TWI604614B
TWI604614B TW104142715A TW104142715A TWI604614B TW I604614 B TWI604614 B TW I604614B TW 104142715 A TW104142715 A TW 104142715A TW 104142715 A TW104142715 A TW 104142715A TW I604614 B TWI604614 B TW I604614B
Authority
TW
Taiwan
Prior art keywords
layer
oxide semiconductor
semiconductor layer
forming
oxide
Prior art date
Application number
TW104142715A
Other languages
English (en)
Other versions
TW201611296A (zh
Inventor
山崎舜平
平石鈴之介
秋元健吾
坂田淳一郎
Original Assignee
半導體能源研究所股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 半導體能源研究所股份有限公司 filed Critical 半導體能源研究所股份有限公司
Publication of TW201611296A publication Critical patent/TW201611296A/zh
Application granted granted Critical
Publication of TWI604614B publication Critical patent/TWI604614B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66969—Multistep manufacturing processes of devices having semiconductor bodies not comprising group 14 or group 13/15 materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/45—Ohmic electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02164—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon oxide, e.g. SiO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H01L21/02175—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal
    • H01L21/02178—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal the material containing aluminium, e.g. Al2O3
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02565—Oxide semiconducting materials not being Group 12/16 materials, e.g. ternary compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02631—Physical deposition at reduced pressure, e.g. MBE, sputtering, evaporation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Thin Film Transistor (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Liquid Crystal (AREA)
  • Electroluminescent Light Sources (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Description

半導體裝置
本發明有關於具有包括薄膜電晶體(亦稱為TFT)之電路的半導體裝置，及其製造方法。例如，本發明關於電子裝置，其中安裝有的光電裝置(典型為包括發光元件的液晶顯示面板或發光顯示裝置)作為其之構件。
在此說明書中，半導體裝置意指可利用半導體特性來作用之所有類型的裝置，並且光電裝置、半導體裝置、及電子裝置皆為半導體裝置。
近年來，藉由使用形成在具有絕緣表面的基板上方的半導體薄膜(具有近乎數奈米至數百奈米的厚度)來形成薄膜電晶體(TFT)之一種技術已吸引許多注意。薄膜電晶體係應用於多種電子裝置，如IC或光電裝置，且尤其迅速發展用於影像顯示裝置中之開關元件的薄膜電晶體。
存在各種的金屬氧化物且用於各種應用。氧化銦為熟知的材料且用為液晶顯示器及之類所需之發光電極材料。一些金屬氧化物具有半導體特性。具有半導體特性之金屬 氧化物的實例包括氧化鎢、氧化錫、氧化銦、氧化鋅、及之類。已知其中通道形成區域係由這類具有半導體特性之金屬氧化物所形成之薄膜電晶體(專利文獻1及2)。
[參考] [專利文獻]
[專利文獻1]日本公開專利申請案第2007-123861號
[專利文獻2]日本公開專利申請案第2007-096055號
本發明之一實施例的目的在於，在包括氧化物半導體層的薄膜電晶體中，減少氧化物半導體層與和氧化物半導體層電連接之源極及汲極電極之間的接觸電阻。
另一目的在於，在包括氧化物半導體層的薄膜電晶體中，放寬源極及汲極電極層的選擇。
揭露在此說明書中之本發明的一實施例為一種半導體裝置，其中形成在具有絕緣表面的基板上方的源極及汲極電極層具有兩或更多層的堆疊層結構，且在堆疊層結構中，使用具有工作函數低於氧化物半導體層之工作函數的金屬或含有這類金屬的合金來形成一薄層。使用具有工作函數低於氧化物半導體層之工作函數的金屬或含有這類金屬的合金來形成接觸氧化物半導體層的一層，所以得以形成接觸氧化物半導體層之最佳狀態。此外，可放寬源極及汲極電極層的選擇。例如，可在使用具有工作函數低於氧 化物半導體層之工作函數的金屬或含有這類金屬的合金所形成的該層上方設置使用具有高耐熱性之金屬材料所形成的一層，藉此可提高製程溫度的上限。鎢或鉬可用為具有高耐熱性之金屬材料。
本發明的另一實施例為一種半導體裝置，其中形成在具有絕緣表面的基板上方的源極及汲極電極層具有兩或更多層的堆疊層結構，且在堆疊層結構中，使用具有工作函數低於氧化物半導體層之電子親和力的金屬或含有這類金屬的合金來形成一薄層。使用具有工作函數低於氧化物半導體層之電子親和力的金屬或含有這類金屬的合金來形成接觸氧化物半導體層的一層，所以得以形成接觸氧化物半導體層之最佳狀態。此外，可放寬源極及汲極電極層的選擇。例如，可在使用具有工作函數低於氧化物半導體層之電子親和力的金屬或含有這類金屬的合金所形成的該層上方設置使用具有高耐熱性之金屬材料所形成的一層，藉此可提高後續執行之製程溫度的上限。
表1中列出數種金屬材料的工作函數，但所使用之材料不限於此。
例如，使用銦(In)層或含有銦之合金來形成接觸氧化物半導體層的層，藉此可在其中使用含有氧化銦的氧化物半導體材料作為氧化物半導體層之材料的情況中形成最佳接觸狀態。在此情況中，可減少接觸電阻。將僅包括銦之區域(其之工作函數低於含有氧化銦的氧化物半導體材料之工作函數)或含有大量銦之區域故意設置在氧化物半導體層與源極電極層之間的界面處以及在氧化物半導體層與汲極電極層之間的界面處是很重要的。
此外，可使用鋅(Zn)來取代銦。本發明之另一實施例為一種半導體裝置，其中在具有絕緣表面的基板上方設置氧化物半導體層、源極電極層、及汲極電極層，源極電 極層及汲極電極層具有堆疊層結構，且在堆疊層結構中，使用鋅層或含有鋅的合金層來形成接觸氧化物半導體層的一層。使用鋅層或含有鋅的合金層來形成接觸氧化物半導體層的層，藉此可在其中使用含有氧化鋅的氧化物半導體材料作為氧化物半導體層之材料的情況中形成最佳接觸狀態。例如，可減少接觸電阻。
此外，可使用鈦(Ti)來取代銦。本發明之另一實施例為一種半導體裝置，其中在具有絕緣表面的基板上方設置氧化物半導體層、源極電極層、及汲極電極層，源極電極層及汲極電極層具有堆疊層結構，且在堆疊層結構中，使用鈦層或含有鈦的合金層來形成接觸氧化物半導體層的一層。可在其中使用鈦層或含有鈦的合金層來形成接觸氧化物半導體層的層之情況中形成最佳接觸狀態。例如，可減少接觸電阻。
還有，可使用釔(Y)來取代銦。本發明之另一實施例為一種半導體裝置，其中在具有絕緣表面的基板上方設置氧化物半導體層、源極電極層、及汲極電極層，源極電極層及汲極電極層具有堆疊層結構，且在堆疊層結構中，使用釔層或含有釔的合金層來形成接觸氧化物半導體層的一層。可在其中使用釔層或含有釔的合金層來形成接觸氧化物半導體層的層之情況中形成最佳接觸狀態。例如，可減少接觸電阻。
還有，可使用銦一鋅合金或含有鎵(Ga)之合金(如，氮化鎵)來取代銦。將這類合金之區域或主要含有 這類合金之區域故意設置在氧化物半導體層與源極電極層之間的界面處以及在氧化物半導體層與汲極電極層之間的界面處是很重要的。這類合金之區域或主要含有這類合金之區域可形成與氧化物半導體層接觸的最佳狀態。例如，可減少接觸電阻。
使用選自鋁(Al)、鉻(Cr)、銅(Cu)、鉭(Ta)、鈦(Ti)、鉬(Mo)、或鎢(W)、含這些元素之任何者的組合之合金、或之類來形成源極及汲極電極層之堆疊層結構中之非接觸氧化物半導體層的層之層。替代地，可使用透光導電材料(諸如含氧化鎢的氧化銦、含氧化鎢的氧化銦鋅、含氧化鈦的氧化銦、含氧化鈦的氧化銦錫、氧化銦錫(此後稱為ITO)、氧化銦鋅、或添加氧化矽至其之氧化銦錫)來形成源極及汲極電極層。在其中將薄膜電晶體用於顯示面板的情況中，可改善孔徑比。
注意到可使用含金屬(其之工作函數低於氧化物半導體層之工作函數)或含這類金屬的合金的層及含另一金屬的層來形成源極及汲極電極層。藉由這種結構，可減少接觸電阻。當將具有高耐熱性之金屬用為另一金屬時，可提高後續執行之製程溫度的上限。
設置源極及汲極電極層，使利用具有工作函數低於氧化物半導體層之工作函數的金屬或含這類金屬的合金所形成的層接觸氧化物半導體層。源極及汲極電極層可具有堆疊層結構，其中在使用具有工作函數低於氧化物半導體層之工作函數的金屬或含這類金屬的合金所形成的層上方進 一步設置具有使用高耐熱性的金屬所形成之層。替代地，源極及汲極電極層可具有使用具有工作函數低於氧化物半導體層之工作函數的金屬或含這類金屬的合金所形成的層之單層結構。
藉由上述結構，可解決上述問題之至少一個。
較佳在上述結構的每一者中，將至少一共同金屬元素包括在氧化物半導體層之一或複數材料中及在源極及汲極電極層之堆疊層結構中接觸氧化物半導體層的層之材料中。例如，當使用銦作為在源極及汲極電極層之堆疊層結構中接觸氧化物半導體層的層之材料時，較佳使用In-Ga-Zn-O為基的非單晶膜、In-Sn-Zn-O為基的氧化物半導體材料、In-Al-Zn-O為基的氧化物半導體材料、In-Zn-O為基的氧化物半導體材料、In-Sn-O為基的氧化物半導體材料、或In-O為基的氧化物半導體材料作為氧化物半導體層之材料。
此外，在其中使用鋅作為在源極及汲極電極層之堆疊層結構中接觸氧化物半導體層的層之材料的情況中，可使用In-Ga-Zn-O為基的非單晶膜、In-Sn-Zn-O為基的氧化物半導體材料、In-Al-Zn-O為基的氧化物半導體材料、Sn-Ga-Zn-O為基的氧化物半導體材料、Al-Ga-Zn-O為基的氧化物半導體材料、Sn-Al-Zn-O為基的氧化物半導體材料、In-Zn-O為基的氧化物半導體材料、Sn-Zn-O為基的氧化物半導體材料、Al-Zn-O為基的氧化物半導體材料、或Zn-O為基的氧化物半導體材料。
此外，在其中使用釔作為在源極及汲極電極層之堆疊層結構中接觸氧化物半導體層的層之材料的情況中，可使用In-Ga-Zn-O為基的非單晶膜、In-Sn-Zn-O為基的氧化物半導體材料、In-Al-Zn-O為基的氧化物半導體材料、Sn-Ga-Zn-O為基的氧化物半導體材料、Al-Ga-Zn-O為基的氧化物半導體材料、Sn-Al-Zn-O為基的氧化物半導體材料、In-Zn-O為基的氧化物半導體材料、Sn-Zn-O為基的氧化物半導體材料、Al-Zn-O為基的氧化物半導體材料、Zn-O為基的氧化物半導體材料、In-Sn-O為基的氧化物半導體材料、或In-O為基的氧化物半導體材料。
此外，在其中使用鈦作為在源極及汲極電極層之堆疊層結構中接觸氧化物半導體層的層之材料的情況中，可使用In-Ga-Zn-O為基的非單晶膜、In-Sn-Zn-O為基的氧化物半導體材料、In-Al-Zn-O為基的氧化物半導體材料、Sn-Ga-Zn-O為基的氧化物半導體材料、Al-Ga-Zn-O為基的氧化物半導體材料、Sn-Al-Zn-O為基的氧化物半導體材料、In-Zn-O為基的氧化物半導體材料、Sn-Zn-O為基的氧化物半導體材料、Al-Zn-O為基的氧化物半導體材料、或Zn-O為基的氧化物半導體材料。
氧化物半導體層及接觸氧化物半導體層之層的材料不限於上述氧化物半導體及上述金屬或含該金屬的上述合金。當結合氧化物半導體採用使用具有工作函數低於氧化物半導體層之工作函數的金屬或含這類金屬的合金所形成的層時，可實現本發明之一實施例。
亦可以任何組合的結構來形成本發明之一實施例，只要金屬或含金屬的合金之工作函數低於氧化物半導體的電子親和力。
實現上述結構之本發明的另一實施例為一種製造半導體裝置的方法，包括下列步驟：在具有絕緣表面之基板上方形成閘極電極層；在閘極電極層上方形成閘極絕緣層；在閘極絕緣層上方形成氧化物半導體層；在氧化物半導體層上方形成銦層或含銦之合金層及金屬導電層的堆疊層；以及選擇性蝕刻銦層或含銦之合金層及金屬導電層以形成具有銦層或含銦之合金層及金屬導電層的堆疊層結構之源極及汲極電極層。
藉由上述製造方法，可製造出底閘極薄膜電晶體。
可使用鋅來取代銦。實現上述結構之本發明的另一實施例為一種製造半導體裝置的方法，包括下列步驟：在具有絕緣表面之基板上方形成閘極電極層；在閘極電極層上方形成閘極絕緣層；在閘極絕緣層上方形成氧化物半導體層；在氧化物半導體層上方形成鋅層或含鋅之合金層及金屬導電層的堆疊層；以及選擇性蝕刻鋅層或含鋅之合金層及金屬導電層以形成具有鋅層或含鋅之合金層及金屬導電層的堆疊層結構之源極及汲極電極層。
在製造反向共面(亦稱為底接觸)薄膜電晶體的情況中，在具有絕緣表面之基板上方形成閘極電極層；在閘極電極層上方形成閘極絕緣層；在閘極絕緣層上方形成金屬導電層及銦層或含銦之合金層的堆疊層；選擇性蝕刻金屬 導電層及銦層或含銦之合金層以形成具有金屬導電層及銦層或含銦之合金層的堆疊層結構之源極及汲極電極層；以及在源極及汲極電極層上方形成氧化物半導體層。
在上述製造方法中，藉由濺鍍方法或蒸發方法形成銦層或含銦之合金層。較佳在形成銦層或含銦之合金層之後不暴露至空氣下形成金屬導電層。
在上述製造方法中，藉由濺鍍方法、蒸發方法、或MOCVD方法形成鋅層、含鋅之合金層、使用銦-鋅合金所形成之層、或含鎵之合金層(如氮化鎵)。在形成鋅層、含鋅之合金層、使用銦-鋅合金所形成之層、或含鎵之合金層(如氮化鎵)之後，較佳在不暴露至空氣下於其上方形成金屬導電層並可防止電阻增加。
另外，很難使用銦來製造濺鍍靶材。因此，在沉積難以製造出濺鍍靶材之金屬或合金(如銦)的情況中，將銦粒放置在另一金屬靶材(如鉬靶材或鎢靶材)上並藉由濺鍍方法執行接續沉積。在此情況中，可在不暴露至空氣的一濺鍍設備中執行沉積。在一些情況中，其取決於濺鍍設備，形成銦及鎢的混合層。另外，可在複數銦粒配置在金屬靶材上方的狀態中執行濺鍍。該粒具有直徑為5mm至50mm及高度為2mm至30mm的柱狀形狀。注意到不特別限制粒的形狀。該粒可為立方體、矩形固體、橢圓柱體、或之類。
在此說明書中之「接續沉積」一詞意指在一連串藉由濺鍍方法(蒸發方法或之類)的第一沉積步驟及藉由濺鍍 方法(蒸發方法或之類)的第二沉積步驟期間，其中設置待處理之基板的周圍環境不混合污染周圍環境(如空氣)，且恆控為真空或惰性氣體周圍環境(氮周圍環境或稀有氣體周圍環境)。藉由接續沉積，可在防止濕氣或之類再次附接至已清理的待處理基板的同時進行沉積。在一些情況中，其取決於濺鍍條件，形成堆疊金屬的混合層。
在因濺鍍條件而形成混合層之情況中，堆疊金屬的濃度分布並不一致且在一些情況中濃度可能會有梯度。例如，在藉由濺鍍方法沉積銦作為氧化物半導體層上之第一層並接續沉積鎢作為第一層上之第二層的情況中，可形成一混合層，其中第一層與第二層之間的界面並不清楚。在此情況中，在混合層中接近氧化物半導體層的區域中之銦濃度為高，且距離氧化物半導體層越遠，銦的濃度變得越低。
此時，當在第一層(具有大於或等於1nm或小於或等於50nm的厚度)上方堆疊第二層時，形成一混合層，其中第一層與第二層之間的界面並不清楚。
在相同室之中執行從第一沉積步驟到第二沉積步驟的程序是在此說明書中之接續沉積的範疇內。
另外，下列亦在此說明書中之接續沉積的範疇內：在於不同室中執行從第一沉積步驟到第二沉積步驟的程序的情況中，在第一沉積步驟之後在不暴露至空氣下將基板轉移至另一室並受到第二沉積。
注意到在第一沉積步驟與第二沉積步驟之間，可提供 基板轉移步驟、對準步驟、緩慢冷卻步驟、加熱或冷卻基板至第二沉積步驟所需之溫度的步驟、或之類。這類程序亦是在此說明書中之接續沉積的範疇內。
然而，在第一沉積步驟與第二沉積步驟之間，有使用液體之步驟(如清理步驟、濕蝕刻、或阻劑形成)的情況則不在此說明書中之接續沉積的範疇內。
在包括氧化物半導體層之薄膜電晶體中，可放寬源極及汲極電極層之材料的選擇，故可實現具有優異電氣特性及高可靠度之薄膜電晶體。另外，藉由使用具有高耐熱性之金屬，可提高後續執行之製程溫度的上限。
100‧‧‧基板
101‧‧‧閘極電極層
102‧‧‧閘極絕緣層
103‧‧‧氧化物半導體層
104a‧‧‧源極電極層
104b‧‧‧汲極電極層
105a‧‧‧源極電極層
105b‧‧‧汲極電極層
107‧‧‧保護絕緣層
110‧‧‧通道保護層
115a‧‧‧混合層
115b‧‧‧混合層
150‧‧‧薄膜電晶體
160‧‧‧薄膜電晶體
170‧‧‧薄膜電晶體
180‧‧‧薄膜電晶體
580‧‧‧基板
581‧‧‧薄膜電晶體
583‧‧‧絕緣層
585‧‧‧絕緣層
587‧‧‧電極層
588‧‧‧電極層
589‧‧‧扭轉球
590a‧‧‧黑色區域
590b‧‧‧白色區域
594‧‧‧凹部
595‧‧‧填充劑
596‧‧‧基板
1100‧‧‧行動電話
1101‧‧‧機殼
1102‧‧‧顯示部
1103‧‧‧操作鈕
1104‧‧‧外部連結埠
1105‧‧‧揚聲器
1106‧‧‧麥克風
1212‧‧‧源極及汲極電極
1213‧‧‧氧化物半導體
1214‧‧‧閘極電極
2700‧‧‧電子書讀取器
2701‧‧‧機殼
2703‧‧‧機殼
2705‧‧‧顯示部
2707‧‧‧顯示部
2711‧‧‧軸部
2721‧‧‧電源開關
2723‧‧‧操作鍵
2725‧‧‧揚聲器
2800‧‧‧機殼
2801‧‧‧機殼
2802‧‧‧顯示面板
2803‧‧‧揚聲器
2804‧‧‧麥克風
2805‧‧‧操作鍵
2806‧‧‧指點裝置
2807‧‧‧相機透鏡
2808‧‧‧外部連結端子
2810‧‧‧太陽能電池
2811‧‧‧外部記憶體槽
3000‧‧‧檯燈
3001‧‧‧室內照明裝置
4001‧‧‧基板
4002‧‧‧畫素部
4003‧‧‧信號線驅動器電路
4004‧‧‧掃描線驅動器電路
4005‧‧‧密封膠
4006‧‧‧基板
4008‧‧‧液晶層
4010‧‧‧薄膜電晶體
4011‧‧‧薄膜電晶體
4013‧‧‧液晶元件
4014‧‧‧鋅層
4015‧‧‧連結端子電極
4016‧‧‧端子電極
4018‧‧‧撓性印刷電路
4019‧‧‧各向異性導電層
4020‧‧‧絕緣層
4021‧‧‧絕緣層
4030‧‧‧畫素電極層
4031‧‧‧相對電極層
4032‧‧‧絕緣層
4033‧‧‧絕緣層
4035‧‧‧間隔體
4040‧‧‧導電層
4501‧‧‧基板
4502‧‧‧畫素部
4503a‧‧‧信號線驅動器電路
4503b‧‧‧信號線驅動器電路
4504a‧‧‧掃描線驅動器電路
4504b‧‧‧掃描線驅動器電路
4505‧‧‧密封膠
4506‧‧‧基板
4507‧‧‧填充劑
4509‧‧‧薄膜電晶體
4510‧‧‧薄膜電晶體
4511‧‧‧發光元件
4512‧‧‧電致發光層
4513‧‧‧電極層
4515‧‧‧連結端子電極
4516‧‧‧端子電極
4517‧‧‧電極層
4518a‧‧‧FPC
4518b‧‧‧FPC
4519‧‧‧各向異性導電層
4520‧‧‧隔件
4540‧‧‧導電層
4541‧‧‧絕緣層
4544‧‧‧絕緣層
9600‧‧‧電視裝置
9601‧‧‧機殼
9603‧‧‧顯示部
9605‧‧‧支架
9607‧‧‧顯示部
9609‧‧‧操作鍵
9610‧‧‧遙控器
9700‧‧‧數位相框
9701‧‧‧機殼
9703‧‧‧顯示部
第1A至1D圖為繪示本發明之一實施例的剖面圖。
第2圖為繪示本發明之一實施例的頂視圖。
第3A至3C圖為繪示本發明之一實施例的剖面圖。
第4A至4D圖為繪示本發明之一實施例的剖面圖。
第5A1、5A2、及5B圖為繪示本發明之一實施例的頂視圖及剖面圖。
第6圖為繪示本發明之一實施例的剖面圖。
第7A及7B圖為繪示本發明之一實施例的頂視圖及剖面圖。
第8A及8B圖各繪示電子裝置之一實例。
第9A及9B圖各繪示電子裝置之一實例。
第10圖繪示電子裝置之實例。
第11圖繪示電子裝置之一實例。
第12圖為顯示本發明之一實施例的能帶圖。
第13A及13B圖為顯示本發明之一實施例的剖面之能帶圖。
第14圖為顯示本發明之一實施例的能帶圖。
第15A及15B圖為顯示本發明之一實施例的剖面之能帶圖。
第16A及16B圖為顯示本發明之一實施例的剖面之能帶圖。
此後，將參照附圖說明本發明之實施例。注意到本發明不限於下列說明，且熟悉此技藝者輕易了解到可以各種方式修改在此揭露之模式及細節而不背離本發明之精神與範疇。因此，不應將本發明為詮釋限制於下列實施例之說明。
[實施例1]
在此實施例中，將說明一種堆疊結構，其中氧化物半導體層及工作函數低於氧化物半導體層之工作函數的金屬或含這種金屬的合金互相接觸。
例如，據稱In-Ga-Zn-O為基的氧化物半導體膜在其帶隙(Eg)為3.15eV的情況中電子親和力(χ)為4.3eV。根據本發明從氧化物半導體盡可能地移除諸如氫或水 之雜質，並且高度純化氧化物半導體為i型半導體(本質半導體)或接近i型半導體。因此，氧化物半導體的工作函數為5.8eV。此時，作為用為源極及汲極電極層且其之工作函數低於5.8eV的材料，可如表1中所示般提供釔、銦、鋁、或之類。替代地，可使用含工作函數低於5.8eV的金屬之合金。
作為In-Sn-O為基的氧化物半導體，例如，可提供氧化銦錫(ITO)。ITO的工作函數為4.7eV。在使用ITO作為源極及汲極電極層之材料的情況中，可使用工作函數低於4.7eV的金屬(如表1中所示般提供釔、銦、鈦、或鋅)。尤其，較佳使用釔，因為釔具有3.3eV之低工作函數。替代地，可使用含工作函數低於4.7eV的金屬之合金。
作為氧化物半導體，可提供含氧化矽之氧化銦錫(ITSO)。ITSO的工作函數為4.69eV。在使用ITSO作為源極及汲極電極層之材料的情況中，可使用工作函數低於4.69eV的金屬(如表1中所示般提供釔、銦、鈦、或鋅)。尤其，較佳使用釔，因為釔具有3.3eV之低工作函數。替代地，可使用含工作函數低於4.69eV的金屬之合金。
如上述般使用工作函數低於氧化物半導體之工作函數的金屬，藉此氧化物半導體與金屬之間的接觸電阻可為小。
第12圖顯示，在使源極及汲極電極1212及氧化物半 導體1213互相接觸之前，源極及汲極電極1212(接觸氧化物半導體的金屬)的工作函數()與氧化物半導體1213的工作函數()之間的關係。第12圖顯示其中源極及汲極電極1212的工作函數()低於氧化物半導體1213的工作函數()之情況。
在室溫，金屬中之電子退化，且費米能階位在導通帶中。另一方面，傳統的氧化物半導體一般為n型，且在那情況中之費米能階(EF)位在導通帶附近並遠離位在帶隙(Eg)中間之本質費米能階(Ei)。注意到已知氧化物半導體中之一些氫形成施體，並為使氧化物半導體成為n型氧化物半導體的因素之一。
相反地，根據本發明的氧化物半導體為高度純化而變成本質(i型)氧化物半導體或變成實質上本質半導體，該高度純化為n型雜質的氫之移除，以盡可能地防止氧化物半導體含有非氧化物半導體之主要成分的雜質。換言之，根據本發明之氧化物半導體為並非藉由添加雜質而藉由盡可能地移除雜質(如氫或水)之高度純化而變成i型(本質)半導體或變成接近i型(本質)半導體。因此，費米能階(EF)可與本質費米能階(Ei)在相同能階。
第16A及16B圖為與根據本發明之源極及汲極(容後說明)的剖面垂直之氧化物半導體1213及閘極電極1214的剖面之能帶圖(示意圖)。第16A圖繪示其中供應正電位(+VG)至閘極電極1214的情況，亦即，薄膜電晶體在啟通狀態中的情況，其中載子(電子)流動在源極 與汲極之間。第16B圖繪示其中供應負電壓(-VG)至閘極電極1214的情況，亦即，薄膜電晶體在關閉狀態中的情況(其中少數載子不流動)。注意到GI標示閘極絕緣膜。
第13A及13B圖為在形成接觸氧化物半導體1213的源極及汲極電極1212之後所得的源極及汲極之剖面的能帶圖(示意圖)。在第13B圖中，黑點(˙)代表電子。當供應正電位至汲極時，電子跨過能障而注入氧化物半導體中並且朝汲極流動。在那情況中，能障(h)的高度隨閘極電壓和汲極電壓而變。在供應正汲極電壓的情況中，能障(h)的高度小於第13A圖中之無供應電壓的能障(h)高度；亦即，能障(h)的高度小於帶隙(Eg)的一半。
在此情況中，如第16A圖中所示，電子沿著在閘極絕緣膜與高度純化氧化物半導體膜之間的界面處的氧化物半導體膜側之最低部分移動，其為能量穩定。
在第16B圖中，當供應負電位至閘極電極1214時，作為少數載子的電洞數量實質上為零；因此，電流值變成非常接近零的值。
例如，即使當薄膜電晶體具有1×104μm的通道寬度W及3μm的通道長度時，可獲得1×10-13A或更少之關閉狀態電流及0.1V/dec的次臨限擺幅(S值)(閘極絕緣膜的厚度：100nm)。依照此方式，氧化物半導體經高度純化而盡可能少地含有非氧化物半導體之主要成份的雜 質，藉此薄膜電晶體之操作可合意。尤其，可減少關閉電流。
當將源極及汲極電極1212及氧化物半導體1213帶到互相接觸時，源極及汲極電極1212的費米能階(EF)及氧化物半導體1213的為相同。此時，電子從源極及汲極電極1212移至氧化物半導體1213，故產生第13A及13B圖中所示之帶曲線。第13A圖為在形成接觸氧化物半導體1213的源極及汲極電極1212之後所得的源極及汲極之剖面的能帶圖(示意圖)。注意到第13A圖顯示其中源極電極及汲極電極具有相同電位(VD=0)之情況。第13B圖顯示其中供應相關於源極電極之正電位(VD>0)至汲極電極的情況。
如上述，在源極及汲極電極層之堆疊層中，使用工作函數()低於氧化物半導體層之工作函數()的金屬或含這種金屬的合金作為接觸氧化物半導體之層的材料。在此情況中，不會在金屬與氧化物半導體之間的界面處形成電子之肖特基能障；故接觸電阻可為小。
因此，亦可使用工作函數低於氧化物半導體層之工作函數的金屬或含這種金屬的合金。
注意到可由紫外線光電子能譜(UPS)來測量氧化物半導體之工作函數及電子親和力。採用包括工作函數低於氧化物半導體層之測量的工作函數或電子親和力的金屬或含這種金屬的合金之堆疊層結構，藉此接觸電阻可為小。
注意到工作函數意指真空能階(E∞)及費米能階 (EF)之間的能量差。注意到根據本發明從氧化物半導體盡可能地移除諸如氫或水之雜質，以高度純化氧化物半導體為i型半導體(本質半導體)或接近i型半導體；因此，氧化物半導體的工作函數及氧化物半導體之真空能階(E∞)及費米能階(Ei)之間的能量差實質上為相同。在第12圖中，EV標示在氧化物半導體之價鍵的上端之能量位階。
可結合其他實施例的任何者來實行此實施例。
[實施例2]
在此實施例中，將說明一種堆疊結構，其中氧化物半導體層及工作函數低於氧化物半導體層之電子親和力的金屬或含這種金屬的合金互相接觸。
例如，據稱In-Ga-Zn-O為基的氧化物半導體膜在其帶隙(Eg)為3.15eV的情況中電子親和力(χ)為4.3eV。此時，作為用為源極及汲極電極層且其之工作函數低於4.3eV的材料，可如表1中所示般提供釔、銦、鋁、或之類。替代地，可使用含工作函數低於4.3eV的金屬之合金。
作為氧化物半導體，例如，可提供In-Ga-Zn-O為基的非單晶膜(IGZO)。IGZO的電子親和力為4.3eV。在使用IGZO作為源極及汲極電極層之材料的情況中，可使用工作函數低於4.3eV的金屬(如表1中所示般提供的釔、銦、或鋁)。尤其，較佳使用釔，因為釔具有3.3eV 之低工作函數。替代地，可使用含工作函數低於4.3eV的金屬之合金。
如上述般使用工作函數低於氧化物半導體之電子親和力的金屬，藉此氧化物半導體與金屬之間的接觸電阻可為小。
第14圖顯示，在使源極及汲極電極1212及氧化物半導體1213互相接觸之前，源極及汲極電極1212(接觸氧化物半導體的金屬)的工作函數()與氧化物半導體1213的電子親和力(χ)之間的關係。第14圖顯示其中源極及汲極電極1212的工作函數()低於氧化物半導體1213的電子親和力(χ)的情況。
在室溫，金屬中之電子退化，且費米能階位在導通帶中。另一方面，傳統的氧化物半導體一般為n型，且在那情況中之費米能階(EF)位在導通帶附近並遠離位在帶隙(Eg)中間之本質費米能階(Ei)。注意到已知氧化物半導體中之一些氫形成施體，並為使氧化物半導體成為n型氧化物半導體的因素之一。
相反地，藉由移除為n型雜質的氫之高度純化使氧化物半導體變成本質(i型)氧化物半導體或變成實質上本質半導體，以盡可能地防止氧化物半導體含有非氧化物半導體之主要成分的雜質。換言之，根據本發明之氧化物半導體具有一特徵，其並非藉由添加雜質而藉由盡可能地移除雜質(如氫或水)之高度純化而變成i型(本質)半導體或變成接近i型(本質)半導體。因此，費米能階 (EF)可與本質費米能階(Ei)在相同能階。
第16A及16B圖為與根據本發明之源極及汲極(容後說明)的剖面垂直之氧化物半導體1213及閘極電極1214的剖面之能帶圖(示意圖)。第16A圖繪示其中供應正電位(+VG)至閘極電極1214的情況，亦即，薄膜電晶體在啟通狀態中的情況，其中載子(電子)流動在源極與汲極之間。第16B圖繪示其中供應負電壓(-VG)至閘極電極1214的情況，亦即，薄膜電晶體在關閉狀態中的情況(其中少數載子不流動)。注意到GI標示閘極絕緣膜。
第15A及15B圖為在形成接觸氧化物半導體1213的源極及汲極電極1212之後所得的源極及汲極之剖面的能帶圖(示意圖)。在第15B圖中，黑點(˙)代表電子。當供應正電位至汲極時，電子跨過能障而注入氧化物半導體中並且朝汲極流動。在那情況中，能障(h)的高度隨閘極電壓和汲極電壓而變。在供應正汲極電壓的情況中，能障(h)的高度小於第15A圖中之無供應電壓的能障(h)高度；亦即，能障(h)的高度小於帶隙(Eg)的一半。
在此情況中，如第16A圖中所示，電子沿著在閘極絕緣膜與高度純化氧化物半導體膜之間的界面處的氧化物半導體膜側之最低部分移動，其為能量穩定。
在第16B圖中，當供應負電位至閘極電極1214時，作為少數載子的電洞數量實質上為零；因此，電流值變成 非常接近零的值。
例如，即使當薄膜電晶體具有1×104μm的通道寬度W及3μm的通道長度時，可獲得1×10-13A或更少之關閉狀態電流及0.1V/dec的次臨限擺幅(S值)(閘極絕緣膜的厚度：100nm)。依照此方式，氧化物半導體經高度純化而盡可能少地含有非氧化物半導體之主要成份的雜質，藉此薄膜電晶體之操作可合意。尤其，可減少關閉電流。
當將源極及汲極電極1212及氧化物半導體1213帶到互相接觸時，源極及汲極電極1212的費米能階(EF)及氧化物半導體1213的為相同。此時，電子從源極及汲極電極1212移至氧化物半導體1213，故產生第15A及15B圖中所示之帶曲線。第15A圖為在形成接觸氧化物半導體1213的源極及汲極電極1212之後所得的源極及汲極之剖面的能帶圖(示意圖)。注意到第15A圖顯示其中源極電極及汲極電極具有相同電位(VD=0)之情況。第15B圖顯示其中供應相關於源極電極之正電位(VD>0)至汲極電極的情況。
如上述，在源極及汲極電極層之堆疊層中，使用工作函數()低於氧化物半導體之電子親和力(χ)的金屬或含這種金屬的合金作為接觸氧化物半導體之層的材料。在此情況中，不會在金屬與氧化物半導體之間的界面處形成電子之肖特基能障；故接觸電阻可為小。注意到源極及汲極電極1212的工作函數()越低，越不可能形 成肖特基能障。
因此，亦可使用工作函數低於氧化物半導體層之電子親和力的金屬或含這種金屬的合金。
由於金屬退化，電子親和力及工作函數為相同。
注意到可由紫外線光電子能譜(UPS)來測量氧化物半導體之工作函數及電子親和力。採用包括工作函數低於氧化物半導體之測量的工作函數或電子親和力的金屬或含這種金屬的合金之堆疊層結構，藉此可實現合意的連結結構。
注意到電子親和力意指真空能階(E∞)及傳導帶(Ec)末端之間的能量差。在第14圖中，EV標示在氧化物半導體之價鍵的上端之能量位階。
可結合其他實施例的任何者來實行此實施例。
[實施例3]
在此實施例中，將參照為繪示薄膜電晶體150之製造程序的剖面圖之第1A至1D圖來說明製造繪示在第1D圖中之薄膜電晶體的方法之一實施例。薄膜電晶體150為底閘極電晶體的一種。
較佳使用玻璃基板作為基板100。當後續執行的熱處理之溫度為高時，較佳使用其之應變點大於或等於730℃之玻璃基板來做為100。此外，作為玻璃基板100的材料，使用，例如，矽酸鋁玻璃、鋁硼矽酸鹽玻璃、或鋇硼矽酸鹽玻璃之玻璃材料。注意到，一般而言，藉由含有比 氧化硼(B2O3)更大量的氧化鋇(BaO)，可獲得更實用之耐熱性玻璃。因此，較佳使用其中含有比B2O3更多BaO的玻璃基板。
注意到可使用以絕緣體所形成之基板(如陶瓷基板、石英玻璃基板、石英基板、或藍寶石基板)來取代玻璃基板。替代地，可使用結晶玻璃或之類。
此外，充當基礎層之絕緣層可設置在基板100與閘極電極層101之間。基礎層具有防止雜質元素從基板100擴散的功能，並可使用氮化矽膜、氧化矽膜、氮氧化矽膜、及氧氮化矽膜之一或更多來形成有單層或堆疊層的結構。
可使用金屬導電層作為閘極電極層101。作為金屬導電層的材料，較佳使用選自Al、Cr、Cu、Ta、Ti、Mo、及W之元素、含有這些元素之任何者的組合之合金、或之類。例如，其中鋁層堆疊在鈦層上方及鈦層堆疊在該鋁層上方的三層結構，或其中鋁層堆疊在鉬層上方及鉬層堆疊在該鋁層上方的三層結構為較佳。當然，金屬導電層可具有單層結構或兩或更多層之堆疊層結構。
接下來，在閘極電極層101上方形成閘極絕緣層102。
在此實施例中，使用高密度電漿設備來形成閘極絕緣層102。在此，高密度電漿設備是指可實現高於或等於1×1011/cm3的電漿密度之一種設備。例如，藉由施加高於或等於3kW及低於或等於6kW的微波功率來產生電漿，以形成絕緣膜。
引進單矽烷(SiH4)、氧化亞氮(N2O)、及稀有氣體到室中作為來源氣體以產生在高於或等於10Pa及低於或等於30Pa的壓力之高密度電漿，以在具有絕緣表面的的基板(如玻璃基板)上方形成絕緣膜。之後，停止單矽烷氣體的供應，並且在不暴露至空氣下引進氧化亞氮(N2O)及稀有氣體，以在絕緣膜的表面上執行電漿處理。至少在形成絕緣膜之後執行藉由引進氧化亞氮(N2O)及稀有氣體而在絕緣膜表面上所執行的電漿處理。經由上述製程所形成之絕緣膜具有小的厚度並對應至即使當具有例如少於100nm的厚度仍可確保可靠度之絕緣膜。
在形成閘極絕緣層102中，引進室內之單矽烷(SiH4)對氧化亞氮(N2O)的流速比在1：10至1：200的範圍中。另外，作為引進室內之稀有氣體，可使用氦、氬、氪、氙、或之類。尤其，較佳使用便宜的氬。
另外，由於藉由使用高密度電漿設備所形成之絕緣膜會有均勻的厚度，絕緣膜具有優異的階梯覆蓋。此外，針對使用高密度電漿設備所形成之絕緣膜，可精確控制薄膜的厚度。
透過上述製程所形成之絕緣膜與使用傳統平板電漿CVD設備所形成之絕緣膜大不相同。在互相比較使用相同蝕刻劑之蝕刻率的情況中，透過上述製程所形成之絕緣膜的蝕刻率比使用傳統平板電漿CVD設備所形成之絕緣膜低10%或更多或20%或更多。因此，使用高密度電漿設 備所形成之絕緣膜可說是稠密膜。
在此實施例中，使用利用高密度電漿設備所形成之具有100nm的厚度之氧氮化矽膜(亦稱為SiOxNy，其中x>y>0)作為閘極絕緣層102。
接下來，在閘極絕緣層102上方，形成氧化物半導體層至大於或等於5nm及小於或等於200nm的厚度，較佳大於或等於10nm及小於或等於50nm的厚度。此外，藉由在稀有氣體(典型為氬)的周圍環境、氧周圍環境、或含有稀有氣體(典型為氬)及氧之周圍環境下的濺鍍方法來形成氧化物半導體層。
可使用In-Ga-Zn-O為基的非單晶層、In-Sn-Zn-O為基的氧化物半導體層、In-Al-Zn-O為基的氧化物半導體層、Sn-Ga-Zn-O為基的氧化物半導體層、Al-Ga-Zn-O為基的氧化物半導體層、Sn-Al-Zn-O為基的氧化物半導體層、In-Zn-O為基的氧化物半導體層、Sn-Zn-O為基的氧化物半導體層、In-Sn-O為基的氧化物半導體層、Al-Zn-O為基的氧化物半導體層、In-O為基的氧化物半導體層、Sn-O為基的氧化物半導體層、或Zn-O為基的氧化物半導體層來形成氧化物半導體層。在此實施例中，例如，可藉由使用In-Ga-Zn-O為基的氧化物半導體靶材之濺鍍方法來形成氧化物半導體膜。
在此，在基板與靶材之間的距離為100mm、壓力為0.6Pa、及直流電(DC)功率為0.5kW的條件以及周圍環境為氧周圍環境(氧流速比例為100%)下，使用含有 In、Ga、及Zn之金屬氧化物靶材(In2O3：Ga2O3：ZnO=1：1：1莫耳比)來形成具有30nm的厚度之In-Ga-Zn-O為基的非單晶層。
較佳金屬氧化物靶材中之氧化物半導體的相對密度為80%或更多；更佳95%或更多；又更佳99.9%或更多。可減少使用具有高相對密度之靶材所形成的氧化物半導體膜中之雜質濃度，並因此可獲得具有高電氣特性及高可靠度之薄膜電晶體。
較佳在形成氧化物半導體膜之前執行預熱處理以移除留在濺鍍設備的內壁上、靶材表面上、或靶材材料中之濕氣或氫。作為預熱處理，可提供其中在減壓下將沉積室內部加熱至200℃至600℃的方法、其中在加熱沉積室內部的同時重複氮或惰性氣體之引進並排出的方法、及之類。在此情況中，較佳使用油或之類而非水來做為靶材的冷卻劑。雖在不加熱下重複氮之引進並排出可獲得某程度的效果，但較佳在加熱沉積室內部的同時執行該處理。在預熱處理之後，冷卻基板或濺鍍設備，並接著形成氧化物半導體膜。
另外，在濺鍍方法之沉積期間可將基板加熱至400℃至700℃。
較佳於氧化物半導體膜形成之前、期間、或之後使用低溫泵來移除濺鍍設備中殘留的濕氣或之類。
較佳在不暴露至空氣下接續地形成閘極絕緣層102及氧化物半導體膜。藉由不暴露至空氣，可在不受環境成分 或漂浮在空氣中之雜質元素(如水或烴)的污染下形成堆疊層之每一界面。因此可減少薄膜電晶體的特性變異。
接下來，藉由光微影步驟(參見第1A圖)將氧化物半導體層處理成島狀的氧化物半導體層103。可藉由噴墨方法形成用以形成島狀氧化物半導體層之阻劑遮罩。當以噴墨方法形成阻劑遮罩時，無需光罩；故可減少製造成本。
接著，可執行氧化物半導體層103的脫水或脫氫的第一熱處理。在脫水或脫氫的第一熱處理期間之最高溫度設定成350℃至750℃，較佳425℃或更高。注意到在溫度為425℃或更高的情況中，熱處理時間可為一小時或更短，而在溫度低於425℃的情況中，熱處理時間比一小時更久。在此實施例中，在氮周圍環境中於450℃執行熱處理一小時。
注意到，在第一熱處理中，較佳氮或稀有氣體(諸如氦、氖、或氬)中不含有水、氫、及之類。較佳引進熱處理設備中的氮或稀有氣體(諸如氦、氖、或氬)之純度設定成6N(99.9999%)或更高，較佳7N(99.99999%)或更高(亦即，雜質濃度為1ppm或更低，較佳0.1ppm或更低)。
可使用利用電爐之加熱方法來執行第一熱處理。注意到熱處理之設備不限於電爐，且可為設有用於使用來自加熱器(如電阻式加熱器)的熱傳導或熱輻射來加熱待處理物體的裝置者。例如，諸如氣體迅速熱退火(GRTA)設 備或燈迅速熱退火(LRTA)設備的迅速熱退火(RTA)設備。LRTA設備為藉由從諸如鹵素燈、金屬鹵化物、氙弧燈、碳弧燈、高壓鈉燈、或高壓汞燈的燈所發射之光的輻射(電磁波)來加熱待處理物體之設備。GRTA設備為藉由使用從上述燈所發射的光之熱輻射極藉由從自燈發射的光所加熱的氣體之熱傳導來加熱待處理物體的設備。作為氣體，使用不藉由熱處理而與待處理物體起反應之惰性氣體，例如氮或諸如氬之稀有氣體。
接下來，在閘極絕緣層102及氧化物半導體層103上方形成用於形成源極電極層和汲極電極層的導電層之堆疊層結構。
以一種方式形成導電層之堆疊層結構，以形成具有大於或等於1nm及少於或等於50nm的厚度並接觸氧化物半導體層103之銦層或含銦的合金層，並且在銦層或含銦的合金層上方堆疊使用選自Al、Cr、Cu、Ta、Ti、Mo、或W之元素、含有這些元素之任何作為成分的合金、含有這些元素之任何的組合之合金、或之類所形成的金屬導電層或使用透光導電材料(諸如含氧化鎢的氧化銦、含氧化鎢的氧化銦鋅、含氧化鈦的氧化銦、含氧化鈦的氧化銦錫、氧化銦錫(此後稱為ITO)、氧化銦鋅、或添加氧化矽至其之氧化銦錫)所形成之導電層。
在此實施例中，採用四層之堆疊結構，其中第一鉬層、鋁層、及第二鉬層堆疊在含銦之合金層(其具有大於或等於1nm及少於或等於50nm的厚度，且其小於氧化 物半導體層之厚度)上方。在一多來源濺鍍設備中執行沉積，其中可設定複數不同材料的靶材，藉由使用其上在氧周圍環境中放置銦粒的第一鉬靶材。接下來，在不暴露至空氣下在一室中使用其上不放置銦粒的第二鉬靶材及鋁靶材來接續堆疊四層。注意到含銦之合金層的厚度為四層中之最小且小於氧化物半導體層之厚度。藉由接續沉積，防止含銦之薄合金層的電阻增加。
在此實施例中，說明一實例，其中使用含銦之合金層作為接觸源極電極層及汲極電極層的堆疊層之氧化物半導體層的層；然而，可使用工作函數至少低於氧化物半導體層之金屬或含此類金屬的合金，諸如鋅、含鋅之合金、釔、含釔之合金、鈦、含鈦之合金、或含鎵之化合物。
在此實施例中，說明一實例，其中源極電極層及汲極電極層具有一含有銦之混合層及金屬導電層之堆疊層結構，該金屬導電層係選自Al、Cr、Cu、Ta、Ti、Mo、或W之元素、含有這些元素之任何作為成分的合金、含有這些元素之任何的組合之合金、或之類；然而，如第4A至4D圖中所示，可採用使用工作函數至少低於氧化物半導體層之金屬或含此類金屬的合金所形成之混合層115a及115b(單層)。
在第4A至4D圖的情況中，採用一種堆疊結構，其中使用工作函數至少低於氧化物半導體層之金屬(諸如銦、含銦之合金、鋅、含鋅之合金、釔、含釔之合金、鈦、含鈦之合金、或含鎵之化合物)或含此類金屬的合金 作為第一層，並使用選自Al、Cr、Cu、Ta、Ti、Mo、或W之元素或含有這些元素之任何作為成分的合金作為第二層。在混合層中，第一層具有大於或等於1nm並少於或等於50nm的小厚度。此混合層可用為源極及汲極電極層。
接下來，使用選擇性蝕刻的光罩使用於形成源極及汲極電極層的四層結構受到光微影步驟，並形成具有堆疊層結構之源極電極層104a及105a及汲極電極層104b及105b(參見第1B圖)。注意到在源極及汲極電極層中，在氧化物半導體層103上並接觸其的含銦之混合層對應至由參考符號104a及104b所標示的層。此時，亦蝕刻氧化物半導體層103的部分，並因此形成具有溝槽(凹部)的氧化物半導體層103。注意到取決於氧化物半導體層103的材料、源極及汲極電極層之材料、及蝕刻條件，在某些情況中不在氧化物半導體層103中形成溝槽(凹部)。
接下來，形成保護絕緣層107，其覆蓋閘極絕緣層102、氧化物半導體層103、源極電極層105a、及汲極電極層105b，且其接觸氧化物半導體層103之部分(參見第1C圖)。可使用一種方法來形成保護絕緣層107至至少1nm或更多的厚度，藉由該方法可防止諸如水及氫的雜質混合至保護絕緣層107，視需求，該方法例如CVD方法、或濺鍍方法。在此，藉由例如反應性濺鍍方法(其為濺鍍方法的一種)來形成保護絕緣層107。使用不含雜質(諸如濕氣、氫離子、及OH-)並防止這些雜質從外部 進入的無機絕緣層來形成接觸氧化物半導體層103之部分的保護絕緣層107，詳言之，可使用氧化矽層、氮氧化矽層、氮化矽層、氧化鋁層、氧氮化鋁層、或氮化鋁層。
又替代地，保護絕緣層107可具有一種結構，其中氮化矽層或氮化鋁層是堆疊在氧化矽層、氮氧化矽層、氧化鋁層、或氧氮化鋁層的上方。尤其，氮化矽層為較佳，因其不含有雜質(諸如濕氣、氫離子、及OH-)並防止這些雜質從外部進入。
在形成保護絕緣層107之時的基板溫度可設定在室溫至300℃的範圍中。可藉由濺鍍方法在稀有氣體(典型為氬)的周圍環境、氧周圍環境、或含有稀有氣體(典型為氬)及氧之周圍環境下形成氧化矽層。作為靶材，可使用氧化矽靶材或矽靶材。例如，藉由使用矽靶材，可藉由在含有氧及稀有氣體的周圍環境中之濺鍍方法來形成氧化矽層。在此實施例中，使用矽靶材來形成具有300nm的厚度之氧化矽膜。
透過上述程序，可形成底閘極薄膜電晶體150(參見第1D圖)。在薄膜電晶體150中，在基板100(其為具有絕緣表面之基板)上方設置閘極電極層101，在閘極電極層101上方設置閘極絕緣層102，在閘極絕緣層102上方設置氧化物半導體層103，在氧化物半導體層103上方設置源極電極層104a及105a及汲極電極層104b及105b的堆疊結構，並設置保護絕緣層107，其覆蓋閘極絕緣層102、氧化物半導體層103、源極電極層104a及105a、及 汲極電極層104b及105b且其接觸氧化物半導體層103之部分。
第2圖為在此實施例中所述之薄膜電晶體150的頂視圖。第1D圖繪示沿著第2圖中之線X1-X2所得之剖面結構。在第2圖中，L代表通道長度且W代表通道寬度。另外，A代表在與通道寬度方向平行的方向中氧化物半導體層103不與源極電極層105a或汲極電極層105b重疊之區域。Ls代表與閘極電極層101重疊之源極電極層105a的部份之長度，且Ld代表與閘極電極層101重疊之汲極電極層105b的部份之長度。
在形成具有300nm之厚度的氧化矽膜作為保護絕緣層107之後，若有必要則在100℃至400℃的範圍中之溫度執行第二熱處理。在此實施例中，在150℃加熱基板十小時。藉由此第二熱處理，可形成高度可靠的薄膜電晶體。
另外，第二熱處理的時間不限於在形成保護絕緣層107不久後且可在於其上形成佈線或電極(諸如畫素電極)之後。
雖然在此實施例中說明第1D圖中所示之底閘極薄膜電晶體150的製造方法，此實施例之結構不限於此。亦可使用類似材料及類似方法來形成如第3A圖中所示之具有底閘極結構的底部接觸型薄膜電晶體160、如第3B圖中所示之包括通道保護層110的通道保護型(亦稱為通道停止型)薄膜電晶體170、或之類。第3C圖繪示通道蝕刻 型薄膜電晶體的另一實例。第3C圖中所示之薄膜電晶體180具有其中閘極電極層101延伸至超出氧化物半導體層103的一邊緣部之外側的結構。
為了減少光罩數量及光微影步驟中的步驟，可使用利用多色調遮罩所形成之阻劑遮罩來執行蝕刻，該多色調遮罩為曝光遮罩，其透光以有複數強度。由於使用多色調遮罩所形成之阻劑遮罩具有複數厚度並可藉由執行蝕刻來進一步地改變形狀，可在複數蝕刻步驟中使用阻劑遮罩來提供不同的圖案。因此，可使用多色調遮罩來形成對應至至少兩種不同圖案的阻劑遮罩。故可減少曝光遮罩的數量並且亦可減少對應的光微影步驟之數量，藉此實現製程的簡化。
注意到薄膜電晶體之通道長度(第2圖中之L)定義為源極電極層105a及汲極電極層105b之間的距離且通道保護型薄膜電晶體的通道長度定義為在與載子流動方向平行之方向中之通道保護層的寬度。
依照這種方式，藉由使用工作函數低於氧化物半導體之工作函數的金屬，可形成一種半導體裝置，其中氧化物半導體與金屬之間的接觸電阻為小。
可結合其他實施例的任何者來實行此實施例。
[實施例4]
在此實施例中，將說明一種情況，其中製造薄膜電晶體並製造具有顯示功能之半導體裝置(亦稱為顯示裝 置)，其中薄膜電晶體用於畫素部及驅動器電路。此外，可在與畫素部相同的基板上方形成驅動器電路，藉此可獲得系統面板。
顯示裝置包括顯示元件。作為顯示元件，可使用液晶元件(亦稱為液晶顯示元件)或發光元件(亦稱為發光顯示元件)。發光元件在其類別中包括亮度由電流或電壓控制的元件，且在其類別中，特別包括，無機電致發光(EL)元件、有機EL元件、及之類。此外，可使用對比由電場改變之顯示媒體，如電子墨水。
另外，顯示裝置包括其中密封顯示元件之一面板，以及其中包括控制器的IC及之類安裝在面板上的一模組。顯示裝置有關於在顯示裝置的製程中完成顯示元件之前的一元件基板的模式，且元件基板設置有用以供應電流至複數畫素的每一者中之顯示元件的機構。詳言之，元件基板可能在僅形成顯示元件的一畫素電極之後的狀態、在形成將成為畫素電極的導電層之後且在蝕刻導電膜以形成畫素電極之前的狀態、或任何其他狀態中。
注意到在此說明書中之顯示裝置意指影像顯示裝置、顯示裝置、或光源(包括發光裝置)。此外，「顯示裝置」在其類別中包括下列模組：諸如撓性印刷電路(FPC)、帶自動接合(TAB)帶、或帶載體封裝(TCP)之連接器附接至其的模組、具有在其端部設有印刷佈線板之TAB帶或TCP的模組、及其中藉由覆晶玻璃(COG)將積體電路(IC)直接安裝在顯示元件上的模 組。
在此實施例中，說明液晶顯示裝置之一實例作為為本發明之一實施例的半導體裝置。首先，將參照第5A1、5A2、及5B圖說明液晶顯示面板的外觀及剖面圖，其為半導體裝置之一實施例。第5A1及5A2圖各為面板的頂視圖，其中薄膜電晶體4010及4011(其各包括In-Ga-Zn-O為基的非單晶層及形成在第一基板4001上之液晶元件4013)係以密封膠4005密封在第一基板4001與第二基板4006之間。第5B圖為沿著第5A1及5A2圖之線M-N所得之剖面圖。
設置密封膠4005以圍繞設置在第一基板4001上方的畫素部4002及掃描線驅動器電路4004。在畫素部4002及掃描線驅動器電路4004上方設置第二基板4006。因此，藉由第一基板4001、密封膠4005、及第二基板4006，將畫素部4002及掃描線驅動器電路4004與液晶層4008密封在一起。使用在個別備置的基板上之單晶半導體或多晶半導體所形成之信號線驅動器電路4003係安裝在與第一基板4001上方以密封膠4005圍繞的區域不同之區域中。
注意到不特別限制個別形成的驅動器電路之連結方法，且可使用COG方法、打線接合方法、TAB方法、或之類。第5A1圖繪示其中藉由COG方法安裝信號線驅動器電路4003的一實例，以及第5A2圖繪示其中藉由TAB方法安裝信號線驅動器電路4003的一實例。
設置在第一基板4001上畫素部4002及掃描線驅動器電路4004各包括複數薄膜電晶體。第5B圖中繪示包括在畫素部4002中之薄膜電晶體4010及包括在掃描線驅動器電路4004中之薄膜電晶體4011。在薄膜電晶體4010及4011上方設置絕緣層4020及4021。
可使用實施例1中所示之包括氧化物半導體層之薄膜電晶體作為薄膜電晶體4010及4011各個。注意到薄膜電晶體4010及4011之源極電極層及汲極電極層形成有鋅層與鎢層的堆疊層結構，其中鋅層接觸氧化物半導體層。在此實施例中，薄膜電晶體4010及4011為n通道薄膜電晶體。
導電層4040設置在絕緣層4021的部份上方，其重疊用於驅動器電路之薄膜電晶體4011的氧化物半導體層。導電層4040設置在重疊氧化物半導體層之通道形成區域的一位置中，藉此可減少在BT測試之前及之後的薄膜電晶體4011之臨限電壓的改變量。另外，可藉由在重疊用於驅動器電路之薄膜電晶體4011的一部分中設置導電層4040來執行靜電阻擋，因此可獲得通常為關閉的薄膜電晶體。靜電阻擋意指外部電場之阻擋，亦即，防止外部電場對內部(包括TFT及之類的電路)之作用。
包括在液晶元件4013中之畫素電極層4030電連接至薄膜電晶體4010。在第二基板4006上形成液晶元件4013的相對電極層4031。其中畫素電極層4030、相對電極層4031、及液晶層4008彼此重疊之部分對應至液晶元件 4013。注意到畫素電極層4030及相對電極層4031分別設有絕緣層4032及絕緣層4033，其各作用為對準膜，且液晶層4008夾在這些電極層之間，且其之間有絕緣層4032及4033。
在形成絕緣層4032之後，執行在200℃至300℃的烘烤。
注意到可以玻璃、金屬(典型為不鏽鋼)、陶瓷、或塑膠形成第一基板4001及第二基板4006。作為塑膠，可使用強化玻璃(FRP)板、聚氟乙烯(PVF)膜、聚酯膜、或丙烯酸樹脂膜。此外，可使用具有其中鋁箔夾在PVF膜或聚酯膜之間的結構之片。
間隔體4035為藉由選擇性蝕刻絕緣膜而得之柱狀間隔體並加以提供以控制畫素電極層4030與相對電極層4031之間的距離(單元間隔)。注意到可使用球形間隔體。另外，相對電極層4031電連接至形成在與薄膜電晶體4010相同的基板上方之共同電位線。此外，藉由使用共同連結部，可藉由配置在一對基板間的導電粒子互相電連相對電極層4031及共同電位線。注意到導電粒子係包括在密封膠4005中。
替代地，可使用呈現藍相的無需對準膜之液晶。藍相為液晶相之一，其正好在當膽固醇液晶的溫度增加的同時膽固醇相改變成各向同性相之前出現。由於藍相僅出現在一窄溫度範圍內，使用含有在5wt%或更多的手性劑之液晶組成物作為液晶層4008以改善該溫度範圍。包括呈現 藍相之液晶及手性劑的液晶組成物具有1msec或更少之短響應時間、具有光學各向同性，故無需對準處理並具有小視角相依性。
當使用呈現藍相之液晶，在對準膜上之摩擦處理為不必要；依此，可防止由摩擦處理所導致之靜電放電破壞並且可減少製程中之液晶顯示裝置的破壞。因此，可增加液晶顯示裝置之製造產量。使用氧化物半導體層之薄膜電晶體尤其具有一種可能性，即薄膜電晶體之電氣特性受到靜電影響會明顯改變並偏離設計的範圍。因此，使用呈現藍相的液晶材料作為包括使用氧化物半導體層之薄膜電晶體的液晶顯示裝置。
注意到雖此實施例中所述之液晶顯示裝置為透射型液晶顯示裝置的一實例；然而，液晶顯示裝置可應用至反射型液晶顯示裝置或半透射型液晶顯示裝置。
以偏光板設置在基板的外表面上(觀賞者側上)且顯示元件用之著色層及電極層設置在基板的內表面上之順序說明在此實施例中所述之液晶顯示裝置的一實例；然而，偏光板可設置基板的內表面上。偏光板及著色層的堆疊結構不限於此實施例且可隨偏光板及著色層的材料或製程條件適當地予以設定。此外，可設置充當黑色矩陣的遮光層。
另外，在此實施例中，為了減少薄膜電晶體的表面粗糙度並改善薄膜電晶體的可靠度，可以充當保護層的絕緣層4020或充當平面化絕緣層的絕緣層4021覆蓋薄膜電晶 體。注意到設置保護層以防止含在空氣中之諸如有機物質、金屬、或濕氣的污染雜質進入，且較佳為稠密膜。可藉由濺鍍方法以氧化矽層、氮化矽層、氧氮化矽層、氮氧化矽層、氧化鋁層、氮化鋁層、氧氮化鋁層、及/或氮氧化鋁層之單層或堆疊層來形成保護層。在此實施例中說明其中藉由濺鍍方法形成保護層的一實例；然而，不特別限制方法，且可採用各種方法。
在此，形成具有堆疊層結構的絕緣層4020作為保護層。在此，作為絕緣層4020之第一層，藉由濺鍍方法形成氧化矽。在其中使用鋁層作為源極與汲極電極層的情況中，使用氧化矽層作為保護層提供防止鋁層的小丘(hillock)之好的效果。
作為保護層4020之第二層，藉由濺鍍方法形成氮化矽層。使用氮化矽層作為保護層可防止諸如鈉離子之移動離子進入半導體區域，而得以抑制TFT之電氣特性的變異。
接下來，形成絕緣層4021作為平面化絕緣層。作為絕緣層4021，可使用有耐熱之有機材料(如丙烯酸、聚醯亞胺、苯並環丁烯、聚醯胺、環氧樹脂)。除了上述有機材料外，亦可使用低介電常數材料(低k材料)、矽氧烷為基樹脂、磷矽酸玻璃(PSG)、硼磷矽酸玻璃(BPSG)、或之類。注意到可藉由堆疊以這些材料所形成的複數絕緣層來形成絕緣層4021。
注意到矽氧烷為基樹脂對應至包括使用矽氧烷為基材 料作為起始材料所形成之包括Si-O-Si鍵的樹脂。矽氧烷為基樹脂可包括有機基(如烷基或芳基)或氟基作為替代物。另外，有機基可包括氟基。
對於形成絕緣層4021的方法沒有特別限制。可根據材料，藉由濺鍍方法、SOG方法、旋塗方法、浸漬方法、噴塗方法、液滴排出方法(如噴墨方法、網板印刷、或偏置印刷)、或以諸如醫生刀、捲繞塗佈機、簾式塗佈機、或刀式塗佈機的工具來形成絕緣層4021。在其中使用材料溶液來形成絕緣層4021的情況中，可在與烘烤步驟同時執行退火(300℃至400℃)。絕緣層4021之烘烤步驟亦充當半導體層的退火時，藉此可有效率地製造半導體裝置。
可使用透光導電材料(含氧化鎢之氧化銦、含氧化鎢之氧化銦鋅、含氧化鈦之氧化銦、含氧化鈦之氧化銦錫、氧化銦錫(此後稱為ITO)、氧化銦鋅、添加氧化矽至其之氧化銦錫、或之類)來形成畫素電極層4030及相對電極層4031。
針對畫素電極層4030及相對電極層4031可使用包括導電高分子(亦稱為導電聚合物)的導電組成物。使用導電組成物所形成的畫素電極較佳具有少於或等於每平方1000歐姆的薄片電阻及在550nm的波長大於或等於70%的透射率。此外，包括在導電組成物中的導電高分子的電阻率較佳小於或等於0.1Ω．m。
作為導電高分子，可使用所謂的π電子共軛導電聚合 物。例如，可提供聚苯胺或其衍生物，聚吡咯或其衍生物，聚噻吩或其衍生物、上述兩或更多種的共聚物、及之類。
此外，從FPC 4018供應各種信號及電位至個別形成的信號線驅動器電路4003、掃描線驅動器電路4004、或畫素部4002。
在此實施例中，使用與包括在液晶元件4013中之畫素電極層4030相同的導電層來形成連結端子電極4015。使用與包括在薄膜電晶體4010及4011中的源極和汲極電極層相同的導電層來形成端子電極4016。依此，端子電極4016具有鋅層4014及鎢層的堆疊結構。
連結端子電極4015經由各向異性導電層4019電連接至包括在FPC 4018中的端子。
第5A1、5A2、及5B圖繪示其中個別形成並在第一基板4001上安裝信號線驅動器電路4003之一實例；然而，此實施例不限於此結構。可個別形成並接著安裝掃描線驅動器電路，或僅個別形成並接著安裝信號線驅動器電路的部分或掃描線驅動器電路的部分。
另外，若有必要，針對每一畫素設置濾色器。此外，在第一基板4001及第二基板4006的外側上設置偏光板或擴散板。此外，使用冷陰極管或LED作為背光的光源來獲得液晶顯示模組。
針對液晶顯示模組，可使用扭轉向列(TN)模式、共面電場切換(IPS)模式、邊界電場切換(FFS)模式、 多象限垂直配向(MVA)模式、圖案化垂直配向(PVA)模式、軸向對稱配向微單元(ASM)模式、光補償雙折射(OCB)模式、鐵電液晶(FLC)模式、反鐵電液晶(AFLC)模式、或之類。
透過上述程序，可製造包括具有優異電氣特性的薄膜電晶體之液晶顯示裝置。
可結合其他實施例的任何者來實行此實施例。
[實施例5]
在此實施例中，將說明電子紙的一實例作為半導體裝置的一實施例。
實施例1中所述之薄膜電晶體可用於電子紙，其中由電連接至開關元件的元件來驅動電子墨水。電子紙亦稱為電泳顯示裝置(電泳顯示器)並具有與一般紙張有相同可閱性程度、比其他顯示裝置有較少耗電量、及可設定成具有輕薄形式之優點。
電泳顯示器可具有各種模式。電泳顯示器含有分散在溶劑或溶質中的複數微膠囊，每一微膠囊含有帶正電的第一粒子及帶負電之第二粒子。藉由施加電場至微膠囊，微膠囊中之粒子在互相相反方向中移動並僅顯示集結在一側上之粒子的顏色。注意到第一粒子及第二粒子各含有顏料並在沒有電場下不會移動。此外，第一粒子及第二粒子具有不同的顏色(其可為無色)。
因此，電泳顯示器為利用所謂的介電泳效應 (dielectrophoretic effect)之顯示器，藉此具有高介電常數之物質移動至高電場區域。
將上述微膠囊分散於溶劑中之溶液稱為電子墨水。此電子墨水可藉由印刷而施加至玻璃、塑膠、布、紙、或之類。此外，藉由使用濾色器或具有顏料的粒子，亦可實現彩色顯示。
另外，若在主動矩陣基板上方適當地配置複數個上述微膠囊而插置在兩電極之間，可完成主動矩陣顯示裝置，且可藉由施加電場至微膠囊來執行顯示。例如，可藉由使用實施例1中所述之薄膜電晶體來獲得主動矩陣基板。
注意到微膠囊中之第一粒子及第二粒子可各以選自導電材料、絕緣材料、半導體材料、磁性材料、液晶材料、鐵電材料、電致發光材料、電致變色、及磁泳材料之單一材料所形成，或以這些材料的任何者之合成材料所形成。
第6圖繪示作為半導體裝置之一實例的主動矩陣電子紙。可以和實施例3中所述的薄膜電晶體類似的方式來製造用於半導體裝置中之薄膜電晶體581，且其包括接觸氧化物半導體的包括銦之堆疊作為源極及汲極電極層。
第6圖中之電子紙為使用扭轉球顯示系統的顯示裝置之一實例。扭轉球顯示系統意指一種方法，其中各著色為黑色及白色的球形粒子係配置在第一電極層與第二電極層(其為用於顯示元件之電極層)之間，且在第一電極層與第二電極層之間產生電位差以控制球形粒子的方位，以執行顯示。
密封在基板580與基板596之間的薄膜電晶體581為底閘極薄膜電晶體，並以絕緣層583加以覆蓋。薄膜電晶體581之源極和汲極電極層透過形成在絕緣層583及絕緣層585中之開口電性電連接至第一電極層587。在第一電極層587及第二電極層588之間設置扭轉球589。各扭轉球589包括黑色區域590a、白色區域590b、及圍繞黑色區域590a及白色區域590b之填充有液體的凹部594。以諸如樹脂之填充劑595填充扭轉球589的圓周(見第6圖)。第一電極層587對應至一畫素電極，且第二電極層588對應至一共同電極。第二電極層588電連接至設置在與薄膜電晶體581相同的基板上方之一共同電位線。藉由使用共同連結部，第二電極層588可透過設置在一對基板之間的導電粒子電連接至共同電位線。
另外，取代扭轉球，亦可使用電泳元件。使用具有約10μm至200μm的直徑之微膠囊，其中封裝透明液體、帶正電的白色微粒子、及帶負電的黑色微粒子。在設置在第一電極層及第二電極層之間的微膠囊中，當由第一電極層及第二電極層施加電場時，白色微粒子及黑色微粒子在相反方向中移動，故可顯示白色或黑色。使用此原理之顯示元件為電泳顯示元件且一般稱為電子紙。電泳顯示元件具有比液晶顯示元件更高的反射率，且因此，不需輔助光線，耗電量較低，且可在昏暗的地方辨識顯示部分。另外，即使當電源未供應到顯示部分時，可維持已顯示一次的影像。依此，即使若具有顯示功能之半導體裝置(其可 簡單稱為顯示裝置或設有顯示裝置之半導體裝置)與電波來源有距離，仍可儲存顯示的影像。
透過上述程序，可製造包括具有優異電氣特性之薄膜電晶體的電子紙。
可結合其他實施例的任何者來實行此實施例。
[實施例6]
將參照第7A及7B圖說明發光顯示面板(亦稱為發光面板)的外觀及剖面，其對應至根據本發明之半導體裝置的一實施例。第7A圖為其中形成在第一基板上方之薄膜電晶體及發光元件係以密封膠密封在第一基板與第二基板之間的面板之平面圖。第7B圖為沿著第7A圖之線H-I所得之剖面圖。
設置密封膠4505以圍繞設置在第一基板4501上方之畫素部4502、信號線驅動器電路4503a及4503b、及掃描線驅動器電路4504a及4504b。另外，在畫素部4502、信號線驅動器電路4503a及4503b、及掃描線驅動器電路4504a及4504b上方設置第二基板4506。依此，由第一基板4501、密封膠4505、及第二基板4506將畫素部4502、信號線驅動器電路4503a及4503b、及掃描線驅動器電路4504a及4504b與填充劑4507密封在一起。較佳以保護膜(如疊合膜或紫外線可固化樹脂膜)或具有高氣密度及少脫氣之覆蓋材料封裝(密封)面板，依此方式，使面板不致暴露至空氣。
形成在第一基板4501上方的畫素部4502、信號線驅動器電路4503a及4503b、及掃描線驅動器電路4504a及4504b各包括複數薄膜電晶體，且在第7B圖中說明包括在畫素部4502中之薄膜電晶體4510及包括在信號線驅動器電路4503a中之薄膜電晶體4509作為實例。
針對薄膜電晶體4509及4510，可使用實施例3中所述之薄膜電晶體。注意到薄膜電晶體4509及4510之源極及汲極電極層的每一層具有含銦的合金層及鉬層的堆疊層結構。在此堆疊層結構中之含銦的合金層接觸氧化物半導體層。在此實施例中，薄膜電晶體4509及4510為n通道薄膜電晶體。
導電層4540係設置在絕緣層4544的一部分上方，其重疊用於驅動器電路之薄膜電晶體4509中之氧化物半導體層的通道形成區域。導電層4540係至少設置在重疊氧化物半導體層的通道形成區域的部分中，藉此可減少在BT測試之前及之後的薄膜電晶體4509之臨限電壓的改變量。另外，可藉由在重疊用於驅動器電路之薄膜電晶體4509的一部分中設置導電層4540來執行靜電阻擋，以獲得通常為關閉的薄膜電晶體。導電層4540之電位可與薄膜電晶體4509中之閘極電極層的相同或不同。導電層4540亦可作為第二閘極電極層。另外，導電層4540之電位可為GND或0V，或導電層4540可在浮置狀態中。
在薄膜電晶體4509中，形成接觸包括通道形成區域之半導體層的絕緣層4541作為保護絕緣層。可使用與實 施例1中所述之保護絕緣層107的類似之材料及方法來形成絕緣層4541。此外，充當平面化絕緣層的絕緣層4544覆蓋薄膜電晶體以減少薄膜電晶體所造成之表面不均勻。在此，作為絕緣層4541，可藉由使用實施例1中之保護絕緣層107的濺鍍方法來形成氧化矽層。
絕緣層4544形成為平面化絕緣層。可使用與實施例2中所述之絕緣層4021的類似之材料及方法來形成絕緣層4544。在此，使用丙烯酸作為絕緣層4544。取代絕緣層4544，可設置濾色器層。當執行全彩顯示時，例如，發光元件4511用為綠色發光元件；相鄰發光元件之一用為紅色發光元件；且另一者用為藍色發光元件。替代地，可使用四種發光元件(其包括白色發光元件還有三種發光元件)來製造能夠全彩顯示之發光顯示裝置。可以一種方式製造能夠全彩顯示之發光顯示裝置使得配置之所有複數發光元件為白色發光元件且具有濾色器或之類的密封基板係配置在發光元件4511上。形成呈現單色(如白色)之材料並與濾色器或顏色轉換層結合，藉此可執行全彩顯示。不用說，亦可執行單色光的顯示。例如，可使用白光發射來形成照明系統，或可使用單色光發射來形成區域顏色發光裝置。
此外，參考符號4511標示發光元件。第一電極層4517(其為包括在發光元件4511中之畫素電極)電性連接至薄膜電晶體4510之源極電極層或汲極電極層。注意到雖發光元件4511具有第一電極層4517、電致發光層 4512、及第二電極層4513之堆疊層結構，發光元件4511之結構不限於此實施例中所述之結構。可依據在其中從發光元件4511抽取光線的方向或之類來適當地改變發光元件4511之結構。
使用有機樹脂層、無機絕緣層、或有機聚矽氧烷來形成隔件4520。尤其較佳使用感光材料來形成隔件4520並在第一電極層4517上方形成開口，使開口的側壁形成為具有連續曲率的傾斜表面。
可以單層或堆疊之複數層形成電致發光層4512。
為了防止氧、氫、濕氣、二氧化碳、或之類進入發光元件4511，可在第二電極層4513及隔件4520上方形成保護層。作為保護層，可形成氮化矽層、氮氧化矽層、DLC薄層、或之類。
另外，可從FPC 4518a及FPC 4518b供應各種信號及電位至信號線驅動器電路4503a及4503b、掃描線驅動器電路4504a及4504b、或畫素部4502。
從與包括在發光元件4511中之第一電極層4517相同的導電層形成連結端子電極4515，並從與包括薄膜電晶體4509及4510之源極電極層和汲極電極層相同的導電層形成端子電極4516。因此，端子電極4016具有含銦之合金層4514及鉬層的堆疊層結構。
連結端子電極4515經由各向異性導電層4519電性連接至包括在FPC 4518a中之端子。
位在其中從發光元件4511抽取光線之方向中的基板 需具有透光的性質。在那情況中，使用諸如玻璃板、塑膠板、聚酯膜、或丙烯酸膜之透光材料。
作為填充劑4507，除了如氮或氬之惰性氣體外，可使用紫外線可固化樹脂或熱固樹脂。例如，聚氯乙烯(PVC)、丙烯酸、聚醯亞胺、環氧樹脂、聚矽氧、聚乙烯醇縮丁醛(PVB)、或乙烯醋酸乙烯酯(EVA)。例如，使用氮作為填充劑。
另外，若有需要，可在發光元件之發光表面上適當地設置光學膜，如偏光板、環形偏光板(包括橢圓形偏光板)、阻滯板(四分之一波長板或半波長板)、或濾色器。此外，偏光板或環形偏光板可設有抗反射膜。例如，可執行抗強光處理，藉此可藉由表面上之凸部及凹部擴散反光以減少強光。
信號線驅動器電路4503a及4503b和掃描線驅動器電路4504a及4504b可安裝在分別製備之基板上方作為使用單晶半導體膜或多晶半導體膜而形成之驅動器電路。替代地，可分別形成並安裝僅信號線驅動器電路或其之部分，或僅掃描線驅動器電路或其之部分。此實施例不限於第7A及7B圖中所示之結構。
透過上述程序，可製造包括具有優異電器特性之薄膜電晶體的發光顯示裝置(顯示面板)。
可結合其他實施例的任何者來實行此實施例。
[實施例7]
揭露在此說明書中之半導體裝置可應用至各種的電子裝置(包括遊戲機)。電子裝置之實例為電視裝置(亦稱為電視或電視接收器)、電腦的監視器或之類、數位相機或數位視頻相機之相機、數位相框、行動電話機(亦稱為行動電話或行動電話裝置)、可攜式遊戲機、可攜式資訊終端機、音頻再生裝置、大尺寸遊戲機(如柏青哥機)、太陽能電池、及之類。
第8A圖描繪行動電話。行動電話1100設有併入機殼1101中之顯示部1102、操作鈕1103、外部連結埠1104、揚聲器1105、麥克風1106、及之類。
當以手指或之類觸碰第8A圖中所示的行動電話1100之顯示部1102時，可輸入資料到行動電話1100中。此外，可藉由以手指或之類觸碰顯示部1102來執行諸如打電話及寫短訊之操作。
主要有三種顯示部1102的螢幕模式。第一模式為主要用於顯示影像的顯示模式。第二模式為主要用於輸入如文字的資料之輸入模式，第三模式為顯示及輸入模式，其中可結合顯示模式及輸入模式的兩種模式。
例如，在打電話及寫短訊的情況中，為顯示部1102選擇主要用於輸入如文字的文字輸入模式，以便輸入螢幕上所顯示之字符。在那情況中，較佳在顯示部1102的幾乎整個螢幕面積上顯示鍵盤或數字鈕。
當包括用於偵測傾斜的感測器(如陀螺儀或加速度感測器)之偵測裝置設置在行動電話1100內時，可藉由判 斷行動電話1100的方位(行動電話1100為直立豎起或橫擺在其側上)來自動切換顯示部1102的螢幕上之顯示。
藉由觸碰顯示部1102或操作機殼1101之操作鈕1103來切換螢幕模式。替代地，可依據顯示在顯示部1102上之影像的種類來切換螢幕模式。例如，當顯示部分上所顯示之影像的信號為移動影像資料的信號時，將螢幕模式切換到顯示模式。當信號為文字資料的信號時，將螢幕模式改變成輸入模式。
另外，在輸入模式中，當未執行藉由觸碰顯示部1102之輸入一段特定時間且同時偵測到由顯示部1102中的光學感測器所偵測到之信號時，可控制螢幕模式以從輸入模式改變到顯示模式。
顯示部1102亦可作為影像感測器。例如，在當以手掌或手指觸碰顯示部1102時，取得掌紋、指紋、或之類的影像，藉此可執行個人識別。此外，藉由在顯示部中提供發射近紅外線光之背光或感測光源，可取得手指靜脈、手掌靜脈、或之類的影像。
在顯示部1102中，設置複數個實施例1中所述之薄膜電晶體作為畫素的開關元件。
第8B圖繪示行動電話的另一實例。可攜式資訊終端機，其之一實例繪示在第8B圖中，可具有複數功能。例如，除了電話功能外，這類可攜式資訊終端機可藉由併入電腦而具有各種資料處理功能。
第8B圖中所示之可攜式資訊終端機形成有機殼2800 及機殼2801。機殼2801設有顯示面板2802、揚聲器2803、麥克風2804、指點裝置2806、相機透鏡2807、外部連結端子2808、及之類。機殼2800設有用於充電可攜式資訊終端機的太陽能電池2810、外部記憶體槽2811、及之類。另外，天線併入機殼2801中。
此外，顯示面板2802設有觸碰面板。藉由第8B圖中之虛線來繪示顯示成影像之複數操作鍵2805。
此外，除了上述結構外，可併入無接觸式IC晶片、小型記憶體裝置、或之類。
可使用發光裝置作為顯示面板2802並且根據應用模式適當地改變顯示方向。由於相機透鏡2807設置在與顯示面板2802相同的平面中，可攜式資訊終端機可作為視訊電話。揚聲器2803及麥克風2804可用於諸如視頻通話、聲音記錄、及播放的操作而不限於視頻電話功能。此外，可滑動在開發成第8B圖中所示之狀態中之機殼2800及機殼2801，使得一者搭接在另一者之上；因此，可減少可攜式資訊終端機的尺寸，這使得可攜式資訊終端機適合用於攜帶。
外部連結端子2808可連接至AC轉接器及各種電纜(如UBS電纜)，並且可以與個人電腦或之類進行充電及資料通訊。此外，可***記錄媒體到外部記憶體槽2811中，並且可攜式資訊終端機可處置較大量的資料之儲存及轉移。
此外，除了上述功能外，可設置紅外線通訊功能、電 視接收功能、或之類。
第9A圖繪示電視裝置9600之一實例。在電視裝置9600中，顯示部9603係併入機殼9601中。顯示部9603可顯示影像。在此，由支架9605支撐機殼9601。
可以機殼9601之操作開關或個別的遙控器9610來操作電視裝置9600。可以遙控器9610之操作鍵9609來控制頻道及音量以控制顯示在顯示部9603上之影像。此外，遙控器9610可設有顯示部9607，以顯示從遙控器9610輸出的資料。
注意到電視裝置9600設有接收器、數據機、及之類。藉由使用接收器，可接收一般電視廣播。再者，當電視裝置9600藉由有線或無線連結經由數據機連接至通訊網路時，可執行單道(從發送器至接收器)或雙道(發送器與接收器之間或接收器之間)資料通訊。
在顯示部9603中，設置複數個實施例1中所述之薄膜電晶體作為畫素的開關元件。
第9B圖繪示數位相框9700。例如，在數位相框9700中，顯示部9703係併入機殼9701中。顯示部9703可顯示各種影像。例如，顯示部9703可顯示由數位相機所拍下的影像之資料或之類並可作為一般相框。
在顯示部9703中，設置複數個實施例1中所述之薄膜電晶體作為畫素的開關元件。
注意到數位相框9700設有操作部分、外部連結部分(USB端子、可連接至如USB電纜之各種電纜的端子、 或之類)、記錄媒體***部、及之類。雖這些構件可設置在其上設置顯示部之表面上，為了數位相框9700之設計，較佳將其設置在側表面或背表面上。例如，將儲存由數位相機所拍下的影像之資料的記憶體***數位相框的記錄媒體***部中，藉此可轉移影像資料並接著顯示在顯示部9703上。
數位相框9700可組態成無線式傳送及接收資料。可採用該結構，其中無線式傳送所要的影像資料以供顯示。
第10圖為其中根據實施例4所形成之發光裝置用作室內照明裝置3001的一實例。由於可增加實施例4中所述的發光裝置的面積，發光裝置可用為具有大面積之照明裝置。此外，實施例4中所述的發光裝置可用為檯燈3000。注意到照明裝備在其類別中包括，壁燈、載具內部之照明裝置、引導燈、及之類，還有雲幕燈及檯燈。
依照此方式，可如上述般在各種電子裝置的顯示面板中設置根據本發明之一實施例的薄膜電晶體。
可結合其他實施例的任何者來實行此實施例。
[實施例8]
揭露在此說明書中之半導體裝置可應用至電子紙。電子紙可用於各種領域的電子裝置，只要其可顯示資料。例如，電子紙可應用於電子書讀取器(電子書)、海報、如火車之載具中的廣告、或如***之各種卡的顯示。第11圖中繪示電子裝置之一實例。
第11圖繪示電子書(e-book)讀取器之實例。例如，電子書讀取器2700包括兩機殼，機殼2701及2703。機殼2701及2703以軸部2711結合在一起，所以可以軸部2711作軸打開並闔上電子書讀取器2700。藉由此一結構，可如紙本書般操作電子書讀取器2700。
顯示部2705及顯示部2707係分別併入機殼2701及2703中。顯示部2705及顯示部2707可顯示一影像或不同影像。在其中顯示部2705及顯示部2707顯示不同影像的情況中，例如，可在右邊的顯示部上顯示文字(第11圖中之顯示部2705)並在左邊的顯示部上顯示圖形(第11圖中之顯示部2707)。
第11圖繪示一實例，其中機殼2701設有操作部分及之類。例如，機殼2701設有電源開關2721、操作鍵2723、揚聲器2725、及之類。藉由操作鍵2723，可翻頁。注意到鍵盤、指點裝置、及之類可設置在與機殼的顯示部相同的表面上。再者，外部連結端子(耳機端子、USB端子、可連接至如AC轉接器及USB電纜之各種電纜的端子、或之類)、記錄媒體***部、及之類可設置在機殼的背表面或側表面上。還有，電子書讀取器2700可具有電子字典的功能。
電子書讀取器2700可無線式傳送及接收資料。經由無線通訊，可從電子書伺服器購買並下載想要的書資料或之類的。
可適當地結合根據本發明之一實施例的薄膜電晶體或 實施例5中所述之電子紙的結構來實行此實施例。
可結合其他實施例的任何者來實行此實施例。
此申請案根據在2009年11月6日向日本專利局申請的日本專利申請案序號2009-255272，其全部內容以引用方式包含於此。
150‧‧‧薄膜電晶體

Claims (13)

  1. 一種製造半導體裝置之方法，包括下列步驟：在基板上方形成閘極電極；在該閘極電極上方形成閘極絕緣層；藉由在腔室中濺鍍，在該閘極絕緣層上方形成氧化物半導體層，其中該氧化物半導體層為非單晶；在形成該氧化物半導體層之前，在200℃到600℃的溫度執行預熱處理以移除留在該腔室的內壁上之濕氣或氫；以及藉由至少於形成該氧化物半導體層期間，使用低溫泵來移除該腔室內部的濕氣，其中該基板於形成該氧化物半導體層期間被加熱。
  2. 如申請專利範圍第1項所述之方法，更包括以下步驟：將該氧化物半導體層處理成島狀的氧化物半導體層，該島狀的氧化物半導體層包括待成為通道形成區域的一區域；以及形成導電層在該氧化物半導體層上並與其接觸，其中該導電層包含金屬，該金屬之功函數係低於該氧化物半導體層之功函數。
  3. 一種製造半導體裝置之方法，包括下列步驟：在基板上方形成閘極電極；在該閘極電極上方形成閘極絕緣層；藉由在腔室中濺鍍，在該閘極絕緣層上方形成氧化物 半導體層，其中該氧化物半導體層為非單晶；在形成該氧化物半導體層之前，執行預熱處理以移除留在該腔室的內壁上之濕氣或氫；藉由至少於形成該氧化物半導體層期間，使用低溫泵來移除該腔室內部的濕氣；將該氧化物半導體層處理成島狀的氧化物半導體層，該島狀的氧化物半導體層包括待成為通道形成區域的一區域；以及在350℃到750℃的溫度加熱該島狀的氧化物半導體層。
  4. 如申請專利範圍第3項所述之方法，其中該島狀的氧化物半導體層係於惰性氣體中被加熱。
  5. 如申請專利範圍第3項所述之方法，其中該島狀的氧化物半導體層係於氮周圍環境中被加熱。
  6. 一種製造半導體裝置之方法，包括下列步驟：在基板上方形成閘極電極；在該閘極電極上方形成閘極絕緣層；藉由在腔室中濺鍍，在該閘極絕緣層上方形成氧化物半導體層，其中該氧化物半導體層為非單晶；以及藉由至少於形成該氧化物半導體層期間，使用低溫泵來移除該腔室內部的濕氣；將該氧化物半導體層處理成島狀的氧化物半導體層，該島狀的氧化物半導體層包括待成為通道形成區域的一區域； 在形成該島狀的氧化物半導體層之後，在350℃到750℃的溫度執行第一熱處理；在執行該第一熱處理之後，在該氧化物半導體層上方形成絕緣層；以及在形成該絕緣層之後，在100℃到400℃的溫度執行第二熱處理。
  7. 如申請專利範圍第6項所述之方法，其中該第一熱處理係於惰性氣體中被執行。
  8. 如申請專利範圍第1、3及6項中任一項之方法，其中該氧化物半導體層係為本質或實質上本質。
  9. 如申請專利範圍第1、3及6項中任一項之方法，其中該基板於形成該氧化物半導體層期間，以400℃到700℃的溫度加熱。
  10. 如申請專利範圍第1、3及6項中任一項之方法，其中該氧化物半導體層包含選自In-Ga-Zn-O為基的材料、In-Sn-Zn-O為基的氧化物半導體材料、In-Al-Zn-O為基的氧化物半導體材料、In-Zn-O為基的氧化物半導體材料、In-Sn-O為基的氧化物半導體材料、及In-O為基的氧化物半導體材料所組成之群組中之材料。
  11. 如申請專利範圍第3或6項所述之方法，更包括以下步驟：形成導電層在該氧化物半導體層上並與其接觸，其中該導電層包含金屬，該金屬之功函數係低於該氧化物半導體層之功函數。
  12. 如申請專利範圍第6項所述之方法，其中該絕緣層包含氧化矽。
  13. 如申請專利範圍第6項所述之方法，其中該絕緣層包含氧化鋁。
TW104142715A 2009-11-06 2010-11-04 半導體裝置 TWI604614B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2009255272 2009-11-06

Publications (2)

Publication Number Publication Date
TW201611296A TW201611296A (zh) 2016-03-16
TWI604614B true TWI604614B (zh) 2017-11-01

Family

ID=43969885

Family Applications (3)

Application Number Title Priority Date Filing Date
TW099137942A TWI595655B (zh) 2009-11-06 2010-11-04 半導體裝置
TW106119339A TWI647849B (zh) 2009-11-06 2010-11-04 半導體裝置
TW104142715A TWI604614B (zh) 2009-11-06 2010-11-04 半導體裝置

Family Applications Before (2)

Application Number Title Priority Date Filing Date
TW099137942A TWI595655B (zh) 2009-11-06 2010-11-04 半導體裝置
TW106119339A TWI647849B (zh) 2009-11-06 2010-11-04 半導體裝置

Country Status (6)

Country Link
US (2) US8841662B2 (zh)
JP (5) JP5665480B2 (zh)
KR (3) KR102066532B1 (zh)
CN (2) CN104465318B (zh)
TW (3) TWI595655B (zh)
WO (1) WO2011055645A1 (zh)

Families Citing this family (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8247276B2 (en) 2009-02-20 2012-08-21 Semiconductor Energy Laboratory Co., Ltd. Thin film transistor, method for manufacturing the same, and semiconductor device
KR101818265B1 (ko) 2009-11-06 2018-01-12 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
KR20220041239A (ko) 2009-11-20 2022-03-31 가부시키가이샤 한도오따이 에네루기 켄큐쇼 트랜지스터
KR101895325B1 (ko) 2010-12-17 2018-09-05 가부시키가이샤 한도오따이 에네루기 켄큐쇼 산화물 재료 및 반도체 장치
US9196741B2 (en) 2012-02-03 2015-11-24 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
CN104685633B (zh) * 2012-07-03 2018-08-03 Imec 非营利协会 制作薄膜晶体管的方法
DE112013006219T5 (de) 2012-12-25 2015-09-24 Semiconductor Energy Laboratory Co., Ltd. Halbleitervorrichtung und deren Herstellungsverfahren
KR102290247B1 (ko) * 2013-03-14 2021-08-13 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치와 그 제작 방법
TWI631711B (zh) * 2013-05-01 2018-08-01 半導體能源研究所股份有限公司 半導體裝置
TWI513004B (zh) * 2013-07-04 2015-12-11 Ye Xin Technology Consulting Co Ltd 薄膜電晶體及其製造方法
CN104282767B (zh) * 2013-07-05 2017-12-12 鸿富锦精密工业（深圳）有限公司 薄膜晶体管及其制造方法
US10325032B2 (en) 2014-02-19 2019-06-18 Snowflake Inc. Resource provisioning systems and methods
US9941324B2 (en) 2015-04-28 2018-04-10 Nlt Technologies, Ltd. Semiconductor device, method of manufacturing semiconductor device, photodiode array, and imaging apparatus
CN104934330A (zh) * 2015-05-08 2015-09-23 京东方科技集团股份有限公司 一种薄膜晶体管及其制备方法、阵列基板和显示面板
CN105405768A (zh) * 2015-12-14 2016-03-16 华南理工大学 一种薄膜晶体管及其制备方法
US20170309852A1 (en) * 2016-04-22 2017-10-26 Semiconductor Energy Laboratory Co., Ltd. Light-Emitting Element, Display Device, Electronic Device, and Lighting Device
CN106098559A (zh) * 2016-06-21 2016-11-09 北京大学深圳研究生院 一种底栅共平面型金属氧化物薄膜晶体管的制备方法
KR102589754B1 (ko) 2016-08-05 2023-10-18 삼성디스플레이 주식회사 트랜지스터 및 이를 포함하는 표시 장치
CN106229260A (zh) 2016-08-31 2016-12-14 深圳市华星光电技术有限公司 一种薄膜晶体管及其制造方法
EP3435045B1 (en) * 2017-07-27 2023-12-13 ams AG Optical sensor package
KR102402945B1 (ko) 2017-08-31 2022-05-30 마이크론 테크놀로지, 인크 금속 산화물 반도체 디바이스의 접촉을 위한 반도체 디바이스, 트랜지스터, 및 관련된 방법
US10943953B2 (en) 2017-08-31 2021-03-09 Micron Technology, Inc. Semiconductor devices, hybrid transistors, and related methods
CN110265548B (zh) * 2019-06-04 2020-12-22 华东师范大学 一种铟掺杂n型有机薄膜晶体管及其制备方法

Family Cites Families (183)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60198861A (ja) 1984-03-23 1985-10-08 Fujitsu Ltd 薄膜トランジスタ
JPS61201772A (ja) 1985-03-04 1986-09-06 Nippon Telegr & Teleph Corp <Ntt> 薄膜形成方法および装置
JPH0244256B2 (ja) 1987-01-28 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn2o5deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244260B2 (ja) 1987-02-24 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn5o8deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244258B2 (ja) 1987-02-24 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn3o6deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPS63210023A (ja) 1987-02-24 1988-08-31 Natl Inst For Res In Inorg Mater ＩｎＧａＺｎ↓４Ｏ↓７で示される六方晶系の層状構造を有する化合物およびその製造法
JPH0244262B2 (ja) 1987-02-27 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn6o9deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244263B2 (ja) 1987-04-22 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn7o10deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH03255632A (ja) 1990-03-05 1991-11-14 Fujitsu Ltd 半導体装置及びその製造方法
JPH05251705A (ja) 1992-03-04 1993-09-28 Fuji Xerox Co Ltd 薄膜トランジスタ
JP3479375B2 (ja) 1995-03-27 2003-12-15 科学技術振興事業団 亜酸化銅等の金属酸化物半導体による薄膜トランジスタとｐｎ接合を形成した金属酸化物半導体装置およびそれらの製造方法
JPH11505377A (ja) 1995-08-03 1999-05-18 フィリップス エレクトロニクス ネムローゼ フェンノートシャップ 半導体装置
JP3625598B2 (ja) 1995-12-30 2005-03-02 三星電子株式会社 液晶表示装置の製造方法
US6596091B1 (en) * 1998-04-29 2003-07-22 Applied Materials, Inc. Method for sweeping contaminants from a process chamber
JP4170454B2 (ja) 1998-07-24 2008-10-22 Ｈｏｙａ株式会社 透明導電性酸化物薄膜を有する物品及びその製造方法
JP2000150861A (ja) 1998-11-16 2000-05-30 Tdk Corp 酸化物薄膜
JP3276930B2 (ja) 1998-11-17 2002-04-22 科学技術振興事業団 トランジスタ及び半導体装置
JP2001077050A (ja) 1999-08-31 2001-03-23 Toshiba Corp 半導体装置の製造方法
TW460731B (en) 1999-09-03 2001-10-21 Ind Tech Res Inst Electrode structure and production method of wide viewing angle LCD
US6303479B1 (en) * 1999-12-16 2001-10-16 Spinnaker Semiconductor, Inc. Method of manufacturing a short-channel FET with Schottky-barrier source and drain contacts
US6242288B1 (en) * 2000-05-05 2001-06-05 International Rectifier Corp. Anneal-free process for forming weak collector
JP4316117B2 (ja) * 2000-07-13 2009-08-19 シャープ株式会社 薄膜トランジスタの製造方法
JP4089858B2 (ja) 2000-09-01 2008-05-28 国立大学法人東北大学 半導体デバイス
KR20020038482A (ko) 2000-11-15 2002-05-23 모리시타 요이찌 박막 트랜지스터 어레이, 그 제조방법 및 그것을 이용한표시패널
KR100766493B1 (ko) 2001-02-12 2007-10-15 삼성전자주식회사 박막트랜지스터 액정표시장치
JP3997731B2 (ja) 2001-03-19 2007-10-24 富士ゼロックス株式会社 基材上に結晶性半導体薄膜を形成する方法
JP2002289859A (ja) 2001-03-23 2002-10-04 Minolta Co Ltd 薄膜トランジスタ
JP2002305150A (ja) * 2001-04-04 2002-10-18 Hitachi Kokusai Electric Inc 成膜方法及びその装置
JP4920140B2 (ja) 2001-05-18 2012-04-18 ゲットナー・ファンデーション・エルエルシー 液晶表示装置及びその製造方法
JP4090716B2 (ja) 2001-09-10 2008-05-28 雅司 川崎 薄膜トランジスタおよびマトリクス表示装置
JP3925839B2 (ja) 2001-09-10 2007-06-06 シャープ株式会社 半導体記憶装置およびその試験方法
EP1443130B1 (en) 2001-11-05 2011-09-28 Japan Science and Technology Agency Natural superlattice homologous single crystal thin film, method for preparation thereof, and device using said single crystal thin film
JP4164562B2 (ja) 2002-09-11 2008-10-15 独立行政法人科学技術振興機構 ホモロガス薄膜を活性層として用いる透明薄膜電界効果型トランジスタ
JP2003172949A (ja) * 2001-12-06 2003-06-20 Toshiba Corp 表示装置用アレイ基板の製造方法
KR100980008B1 (ko) 2002-01-02 2010-09-03 삼성전자주식회사 배선 구조, 이를 이용하는 박막 트랜지스터 기판 및 그제조 방법
JP4083486B2 (ja) 2002-02-21 2008-04-30 独立行政法人科学技術振興機構 ＬｎＣｕＯ（Ｓ，Ｓｅ，Ｔｅ）単結晶薄膜の製造方法
CN1445821A (zh) 2002-03-15 2003-10-01 三洋电机株式会社 ZnO膜和ZnO半导体层的形成方法、半导体元件及其制造方法
JP3933591B2 (ja) 2002-03-26 2007-06-20 淳二 城戸 有機エレクトロルミネッセント素子
US7339187B2 (en) 2002-05-21 2008-03-04 State Of Oregon Acting By And Through The Oregon State Board Of Higher Education On Behalf Of Oregon State University Transistor structures
JP2004022625A (ja) 2002-06-13 2004-01-22 Murata Mfg Co Ltd 半導体デバイス及び該半導体デバイスの製造方法
US7105868B2 (en) 2002-06-24 2006-09-12 Cermet, Inc. High-electron mobility transistor with zinc oxide
US7067843B2 (en) 2002-10-11 2006-06-27 E. I. Du Pont De Nemours And Company Transparent oxide semiconductor thin film transistors
JP4166105B2 (ja) 2003-03-06 2008-10-15 シャープ株式会社 半導体装置およびその製造方法
JP2004273732A (ja) 2003-03-07 2004-09-30 Sharp Corp アクティブマトリクス基板およびその製造方法
JP4108633B2 (ja) 2003-06-20 2008-06-25 シャープ株式会社 薄膜トランジスタおよびその製造方法ならびに電子デバイス
KR100938885B1 (ko) 2003-06-30 2010-01-27 엘지디스플레이 주식회사 액정표시장치용 어레이기판과 제조방법
US7262463B2 (en) 2003-07-25 2007-08-28 Hewlett-Packard Development Company, L.P. Transistor including a deposited channel region having a doped portion
US7145174B2 (en) 2004-03-12 2006-12-05 Hewlett-Packard Development Company, Lp. Semiconductor device
JP4670034B2 (ja) * 2004-03-12 2011-04-13 学校法人早稲田大学 電極を備えたＧａ２Ｏ３系半導体層
US7297977B2 (en) 2004-03-12 2007-11-20 Hewlett-Packard Development Company, L.P. Semiconductor device
US7282782B2 (en) 2004-03-12 2007-10-16 Hewlett-Packard Development Company, L.P. Combined binary oxide semiconductor device
WO2005088726A1 (ja) 2004-03-12 2005-09-22 Japan Science And Technology Agency アモルファス酸化物及び薄膜トランジスタ
US7211825B2 (en) 2004-06-14 2007-05-01 Yi-Chi Shih Indium oxide-based thin film transistors and circuits
JP4660124B2 (ja) 2004-06-17 2011-03-30 カシオ計算機株式会社 薄膜トランジスタの製造方法
JP2006100760A (ja) 2004-09-02 2006-04-13 Casio Comput Co Ltd 薄膜トランジスタおよびその製造方法
US7285501B2 (en) 2004-09-17 2007-10-23 Hewlett-Packard Development Company, L.P. Method of forming a solution processed device
US7298084B2 (en) 2004-11-02 2007-11-20 3M Innovative Properties Company Methods and displays utilizing integrated zinc oxide row and column drivers in conjunction with organic light emitting diodes
US7791072B2 (en) 2004-11-10 2010-09-07 Canon Kabushiki Kaisha Display
CN101057333B (zh) 2004-11-10 2011-11-16 佳能株式会社 发光器件
CN101057338B (zh) 2004-11-10 2011-03-16 佳能株式会社 采用无定形氧化物的场效应晶体管
US7453065B2 (en) 2004-11-10 2008-11-18 Canon Kabushiki Kaisha Sensor and image pickup device
US7863611B2 (en) 2004-11-10 2011-01-04 Canon Kabushiki Kaisha Integrated circuits utilizing amorphous oxides
US7829444B2 (en) 2004-11-10 2010-11-09 Canon Kabushiki Kaisha Field effect transistor manufacturing method
KR100998527B1 (ko) 2004-11-10 2010-12-07 고쿠리츠다이가쿠호진 토쿄고교 다이가꾸 비정질 산화물 및 전계 효과 트랜지스터
US7579224B2 (en) 2005-01-21 2009-08-25 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing a thin film semiconductor device
TWI505473B (zh) 2005-01-28 2015-10-21 Semiconductor Energy Lab 半導體裝置，電子裝置，和半導體裝置的製造方法
US7608531B2 (en) 2005-01-28 2009-10-27 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, electronic device, and method of manufacturing semiconductor device
US7858451B2 (en) 2005-02-03 2010-12-28 Semiconductor Energy Laboratory Co., Ltd. Electronic device, semiconductor device and manufacturing method thereof
US7948171B2 (en) 2005-02-18 2011-05-24 Semiconductor Energy Laboratory Co., Ltd. Light emitting device
US20060197092A1 (en) 2005-03-03 2006-09-07 Randy Hoffman System and method for forming conductive material on a substrate
US8681077B2 (en) 2005-03-18 2014-03-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, and display device, driving method and electronic apparatus thereof
WO2006105077A2 (en) 2005-03-28 2006-10-05 Massachusetts Institute Of Technology Low voltage thin film transistor with high-k dielectric material
US7645478B2 (en) 2005-03-31 2010-01-12 3M Innovative Properties Company Methods of making displays
US8300031B2 (en) 2005-04-20 2012-10-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device comprising transistor having gate and drain connected through a current-voltage conversion element
JP2006344849A (ja) 2005-06-10 2006-12-21 Casio Comput Co Ltd 薄膜トランジスタ
US7691666B2 (en) 2005-06-16 2010-04-06 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7402506B2 (en) 2005-06-16 2008-07-22 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7507618B2 (en) 2005-06-27 2009-03-24 3M Innovative Properties Company Method for making electronic devices using metal oxide nanoparticles
KR100711890B1 (ko) 2005-07-28 2007-04-25 삼성에스디아이 주식회사 유기 발광표시장치 및 그의 제조방법
JP2007059128A (ja) 2005-08-23 2007-03-08 Canon Inc 有機ｅｌ表示装置およびその製造方法
JP4280736B2 (ja) 2005-09-06 2009-06-17 キヤノン株式会社 半導体素子
JP4850457B2 (ja) 2005-09-06 2012-01-11 キヤノン株式会社 薄膜トランジスタ及び薄膜ダイオード
JP5058469B2 (ja) 2005-09-06 2012-10-24 キヤノン株式会社 スパッタリングターゲットおよび該ターゲットを用いた薄膜の形成方法
JP2007073705A (ja) 2005-09-06 2007-03-22 Canon Inc 酸化物半導体チャネル薄膜トランジスタおよびその製造方法
JP4880951B2 (ja) * 2005-09-06 2012-02-22 キヤノン株式会社 半導体素子、薄膜トランジスタ、及び薄膜ダイオード
JP5116225B2 (ja) 2005-09-06 2013-01-09 キヤノン株式会社 酸化物半導体デバイスの製造方法
JP5064747B2 (ja) 2005-09-29 2012-10-31 株式会社半導体エネルギー研究所 半導体装置、電気泳動表示装置、表示モジュール、電子機器、及び半導体装置の作製方法
JP5078246B2 (ja) 2005-09-29 2012-11-21 株式会社半導体エネルギー研究所 半導体装置、及び半導体装置の作製方法
EP1770788A3 (en) 2005-09-29 2011-09-21 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device having oxide semiconductor layer and manufacturing method thereof
JP5037808B2 (ja) 2005-10-20 2012-10-03 キヤノン株式会社 アモルファス酸化物を用いた電界効果型トランジスタ、及び該トランジスタを用いた表示装置
JP5085859B2 (ja) 2005-10-28 2012-11-28 株式会社ジャパンディスプレイイースト 画像表示装置及びその製造方法
JP4793679B2 (ja) * 2005-11-10 2011-10-12 富士電機株式会社 薄膜トランジスタ
KR101103374B1 (ko) 2005-11-15 2012-01-05 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체장치
JP2007150156A (ja) * 2005-11-30 2007-06-14 Toppan Printing Co Ltd トランジスタおよびその製造方法
JP5250929B2 (ja) 2005-11-30 2013-07-31 凸版印刷株式会社 トランジスタおよびその製造方法
JP2007157916A (ja) 2005-12-02 2007-06-21 Idemitsu Kosan Co Ltd Ｔｆｔ基板及びｔｆｔ基板の製造方法
JP5200322B2 (ja) 2005-12-07 2013-06-05 凸版印刷株式会社 半導体デバイスおよびその製造方法
TWI292281B (en) 2005-12-29 2008-01-01 Ind Tech Res Inst Pixel structure of active organic light emitting diode and method of fabricating the same
US7867636B2 (en) 2006-01-11 2011-01-11 Murata Manufacturing Co., Ltd. Transparent conductive film and method for manufacturing the same
JP4977478B2 (ja) 2006-01-21 2012-07-18 三星電子株式会社 ＺｎＯフィルム及びこれを用いたＴＦＴの製造方法
US7576394B2 (en) 2006-02-02 2009-08-18 Kochi Industrial Promotion Center Thin film transistor including low resistance conductive thin films and manufacturing method thereof
US7977169B2 (en) 2006-02-15 2011-07-12 Kochi Industrial Promotion Center Semiconductor device including active layer made of zinc oxide with controlled orientations and manufacturing method thereof
KR20070101595A (ko) 2006-04-11 2007-10-17 삼성전자주식회사 ＺｎＯ ＴＦＴ
KR101206033B1 (ko) 2006-04-18 2012-11-28 삼성전자주식회사 ＺｎＯ 반도체 박막의 제조방법 및 이를 이용한박막트랜지스터 및 그 제조방법
US20070252928A1 (en) 2006-04-28 2007-11-01 Toppan Printing Co., Ltd. Structure, transmission type liquid crystal display, reflection type display and manufacturing method thereof
US7501295B2 (en) * 2006-05-25 2009-03-10 Philips Lumileds Lighting Company, Llc Method of fabricating a reflective electrode for a semiconductor light emitting device
JP5028033B2 (ja) 2006-06-13 2012-09-19 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
US8222076B2 (en) 2006-08-02 2012-07-17 Xerox Corporation Fabricating amorphous zinc oxide semiconductor layer
JP4999400B2 (ja) 2006-08-09 2012-08-15 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
JP4609797B2 (ja) 2006-08-09 2011-01-12 Ｎｅｃ液晶テクノロジー株式会社 薄膜デバイス及びその製造方法
JP4332545B2 (ja) 2006-09-15 2009-09-16 キヤノン株式会社 電界効果型トランジスタ及びその製造方法
JP5164357B2 (ja) 2006-09-27 2013-03-21 キヤノン株式会社 半導体装置及び半導体装置の製造方法
JP4274219B2 (ja) 2006-09-27 2009-06-03 セイコーエプソン株式会社 電子デバイス、有機エレクトロルミネッセンス装置、有機薄膜半導体装置
US7622371B2 (en) 2006-10-10 2009-11-24 Hewlett-Packard Development Company, L.P. Fused nanocrystal thin film semiconductor and method
JP5116290B2 (ja) 2006-11-21 2013-01-09 キヤノン株式会社 薄膜トランジスタの製造方法
US7772021B2 (en) 2006-11-29 2010-08-10 Samsung Electronics Co., Ltd. Flat panel displays comprising a thin-film transistor having a semiconductive oxide in its channel and methods of fabricating the same for use in flat panel displays
JP2008140684A (ja) 2006-12-04 2008-06-19 Toppan Printing Co Ltd カラーｅｌディスプレイおよびその製造方法
KR101303578B1 (ko) 2007-01-05 2013-09-09 삼성전자주식회사 박막 식각 방법
US8207063B2 (en) 2007-01-26 2012-06-26 Eastman Kodak Company Process for atomic layer deposition
US8129714B2 (en) * 2007-02-16 2012-03-06 Idemitsu Kosan Co., Ltd. Semiconductor, semiconductor device, complementary transistor circuit device
JP2008235871A (ja) 2007-02-20 2008-10-02 Canon Inc 薄膜トランジスタの形成方法及び表示装置
US8436349B2 (en) 2007-02-20 2013-05-07 Canon Kabushiki Kaisha Thin-film transistor fabrication process and display device
WO2008105347A1 (en) 2007-02-20 2008-09-04 Canon Kabushiki Kaisha Thin-film transistor fabrication process and display device
JP5196870B2 (ja) 2007-05-23 2013-05-15 キヤノン株式会社 酸化物半導体を用いた電子素子及びその製造方法
KR100858088B1 (ko) 2007-02-28 2008-09-10 삼성전자주식회사 박막 트랜지스터 및 그 제조 방법
KR100851215B1 (ko) 2007-03-14 2008-08-07 삼성에스디아이 주식회사 박막 트랜지스터 및 이를 이용한 유기 전계 발광표시장치
JP2008235607A (ja) * 2007-03-20 2008-10-02 Seiko Epson Corp 薄膜トランジスタ、配線基板、表示装置および電子機器
JP5320746B2 (ja) 2007-03-28 2013-10-23 凸版印刷株式会社 薄膜トランジスタ
WO2008126879A1 (en) 2007-04-09 2008-10-23 Canon Kabushiki Kaisha Light-emitting apparatus and production method thereof
JP5197058B2 (ja) 2007-04-09 2013-05-15 キヤノン株式会社 発光装置とその作製方法
US7795613B2 (en) 2007-04-17 2010-09-14 Toppan Printing Co., Ltd. Structure with transistor
KR101325053B1 (ko) 2007-04-18 2013-11-05 삼성디스플레이 주식회사 박막 트랜지스터 기판 및 이의 제조 방법
KR20080094300A (ko) 2007-04-19 2008-10-23 삼성전자주식회사 박막 트랜지스터 및 그 제조 방법과 박막 트랜지스터를포함하는 평판 디스플레이
KR101334181B1 (ko) 2007-04-20 2013-11-28 삼성전자주식회사 선택적으로 결정화된 채널층을 갖는 박막 트랜지스터 및 그제조 방법
WO2008133345A1 (en) 2007-04-25 2008-11-06 Canon Kabushiki Kaisha Oxynitride semiconductor
KR100982395B1 (ko) * 2007-04-25 2010-09-14 주식회사 엘지화학 박막 트랜지스터 및 이의 제조방법
KR101345376B1 (ko) 2007-05-29 2013-12-24 삼성전자주식회사 ＺｎＯ 계 박막 트랜지스터 및 그 제조방법
KR101415561B1 (ko) * 2007-06-14 2014-08-07 삼성디스플레이 주식회사 박막 트랜지스터 표시판 및 그의 제조 방법
JP2009071289A (ja) 2007-08-17 2009-04-02 Semiconductor Energy Lab Co Ltd 半導体装置およびその作製方法
TWI453915B (zh) * 2007-09-10 2014-09-21 Idemitsu Kosan Co Thin film transistor
JP4759598B2 (ja) 2007-09-28 2011-08-31 キヤノン株式会社 薄膜トランジスタ、その製造方法及びそれを用いた表示装置
JP2009099847A (ja) 2007-10-18 2009-05-07 Canon Inc 薄膜トランジスタとその製造方法及び表示装置
JP5380037B2 (ja) 2007-10-23 2014-01-08 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP2009117619A (ja) * 2007-11-06 2009-05-28 Idemitsu Kosan Co Ltd 有機薄膜トランジスタの製造方法及び有機薄膜トランジスタ
JP2009123957A (ja) * 2007-11-15 2009-06-04 Sumitomo Chemical Co Ltd 酸化物半導体材料及びその製造方法、電子デバイス及び電界効果トランジスタ
KR101270174B1 (ko) * 2007-12-03 2013-05-31 삼성전자주식회사 산화물 반도체 박막 트랜지스터의 제조방법
JP5213421B2 (ja) 2007-12-04 2013-06-19 キヤノン株式会社 酸化物半導体薄膜トランジスタ
WO2009075281A1 (ja) 2007-12-13 2009-06-18 Idemitsu Kosan Co., Ltd. 酸化物半導体を用いた電界効果型トランジスタ及びその製造方法
JP5215158B2 (ja) 2007-12-17 2013-06-19 富士フイルム株式会社 無機結晶性配向膜及びその製造方法、半導体デバイス
CN101911303B (zh) 2007-12-25 2013-03-27 出光兴产株式会社 氧化物半导体场效应晶体管及其制造方法
JP5644111B2 (ja) * 2007-12-26 2014-12-24 コニカミノルタ株式会社 金属酸化物半導体およびその製造方法、半導体素子、薄膜トランジスタ
WO2009084537A1 (ja) 2007-12-27 2009-07-09 Nippon Mining & Metals Co., Ltd. ａ－ＩＧＺＯ酸化物薄膜の製造方法
KR101412761B1 (ko) * 2008-01-18 2014-07-02 삼성디스플레이 주식회사 박막 트랜지스터 기판 및 이의 제조 방법
DE112009000498T5 (de) * 2008-03-07 2011-02-24 National University Corporation Tohoku University, Sendai Photoelektrische Wandlerelementstruktur und Solarzelle
KR101513601B1 (ko) 2008-03-07 2015-04-21 삼성전자주식회사 트랜지스터
JP5467728B2 (ja) 2008-03-14 2014-04-09 富士フイルム株式会社 薄膜電界効果型トランジスタおよびその製造方法
JP5325446B2 (ja) * 2008-04-16 2013-10-23 株式会社日立製作所 半導体装置及びその製造方法
TWI413260B (zh) 2008-07-31 2013-10-21 Semiconductor Energy Lab 半導體裝置及其製造方法
US9666719B2 (en) 2008-07-31 2017-05-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
US9082857B2 (en) * 2008-09-01 2015-07-14 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device comprising an oxide semiconductor layer
KR101681483B1 (ko) * 2008-09-12 2016-12-02 삼성디스플레이 주식회사 박막 트랜지스터 기판 및 그 제조 방법
WO2010029859A1 (en) 2008-09-12 2010-03-18 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
JP4623179B2 (ja) 2008-09-18 2011-02-02 ソニー株式会社 薄膜トランジスタおよびその製造方法
JP5451280B2 (ja) 2008-10-09 2014-03-26 キヤノン株式会社 ウルツ鉱型結晶成長用基板およびその製造方法ならびに半導体装置
CN101740631B (zh) * 2008-11-07 2014-07-16 株式会社半导体能源研究所 半导体装置及该半导体装置的制造方法
TWI540647B (zh) 2008-12-26 2016-07-01 半導體能源研究所股份有限公司 半導體裝置及其製造方法
US8330156B2 (en) 2008-12-26 2012-12-11 Semiconductor Energy Laboratory Co., Ltd. Thin film transistor with a plurality of oxide clusters over the gate insulating layer
JP4752925B2 (ja) 2009-02-04 2011-08-17 ソニー株式会社 薄膜トランジスタおよび表示装置
JP5612830B2 (ja) * 2009-05-18 2014-10-22 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
KR101643835B1 (ko) 2009-07-10 2016-07-28 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제조 방법
KR101739154B1 (ko) 2009-07-17 2017-05-23 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제조 방법
WO2011010545A1 (en) 2009-07-18 2011-01-27 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
WO2011010542A1 (en) 2009-07-23 2011-01-27 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
TWI559501B (zh) 2009-08-07 2016-11-21 半導體能源研究所股份有限公司 半導體裝置和其製造方法
EP2284891B1 (en) 2009-08-07 2019-07-24 Semiconductor Energy Laboratory Co, Ltd. Semiconductor device and manufacturing method thereof
TWI596741B (zh) 2009-08-07 2017-08-21 半導體能源研究所股份有限公司 半導體裝置和其製造方法
KR101707433B1 (ko) 2009-09-04 2017-02-16 가부시키가이샤 한도오따이 에네루기 켄큐쇼 발광 장치 및 발광 장치를 제작하기 위한 방법
WO2011027676A1 (en) 2009-09-04 2011-03-10 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
WO2011036981A1 (en) 2009-09-24 2011-03-31 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
KR101949670B1 (ko) 2009-10-09 2019-02-19 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
WO2011043164A1 (en) 2009-10-09 2011-04-14 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the semiconductor device
KR101820973B1 (ko) 2009-10-09 2018-01-22 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 반도체 장치 제조 방법
KR101818265B1 (ko) 2009-11-06 2018-01-12 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치

Also Published As

Publication number Publication date
US8841662B2 (en) 2014-09-23
WO2011055645A1 (en) 2011-05-12
TWI647849B (zh) 2019-01-11
CN104465318A (zh) 2015-03-25
TW201804619A (zh) 2018-02-01
CN102598284A (zh) 2012-07-18
JP2017063238A (ja) 2017-03-30
US20110108833A1 (en) 2011-05-12
TW201611296A (zh) 2016-03-16
KR102066532B1 (ko) 2020-01-15
TWI595655B (zh) 2017-08-11
JP5665480B2 (ja) 2015-02-04
KR20180080363A (ko) 2018-07-11
US10002949B2 (en) 2018-06-19
JP6306754B2 (ja) 2018-04-04
JP2016157961A (ja) 2016-09-01
CN102598284B (zh) 2015-04-15
JP5106698B2 (ja) 2012-12-26
JP5917669B2 (ja) 2016-05-18
US20150093853A1 (en) 2015-04-02
JP2011119692A (ja) 2011-06-16
JP6081002B2 (ja) 2017-02-15
KR20120102682A (ko) 2012-09-18
CN104465318B (zh) 2018-04-24
JP2012253366A (ja) 2012-12-20
KR20130047774A (ko) 2013-05-08
KR101876470B1 (ko) 2018-07-10
TW201135932A (en) 2011-10-16
JP2015092589A (ja) 2015-05-14
KR101299255B1 (ko) 2013-08-22

Similar Documents

Publication Publication Date Title
TWI604614B (zh) 半導體裝置
TWI529933B (zh) 半導體裝置
TWI594434B (zh) 半導體裝置及半導體裝置的製造方法
US9209310B2 (en) Semiconductor device and method for manufacturing the semiconductor device

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees