TWI591696B - 透明導電電路及透明導電電路之製造方法 - Google Patents

透明導電電路及透明導電電路之製造方法 Download PDF

Info

Publication number
TWI591696B
TWI591696B TW105106099A TW105106099A TWI591696B TW I591696 B TWI591696 B TW I591696B TW 105106099 A TW105106099 A TW 105106099A TW 105106099 A TW105106099 A TW 105106099A TW I591696 B TWI591696 B TW I591696B
Authority
TW
Taiwan
Prior art keywords
film
transparent conductive
etching
less
conductive oxide
Prior art date
Application number
TW105106099A
Other languages
English (en)
Other versions
TW201703150A (zh
Inventor
塩野一郎
歳森悠人
野中荘平
齋藤淳
Original Assignee
三菱綜合材料股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 三菱綜合材料股份有限公司 filed Critical 三菱綜合材料股份有限公司
Publication of TW201703150A publication Critical patent/TW201703150A/zh
Application granted granted Critical
Publication of TWI591696B publication Critical patent/TWI591696B/zh

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01BCABLES; CONDUCTORS; INSULATORS; SELECTION OF MATERIALS FOR THEIR CONDUCTIVE, INSULATING OR DIELECTRIC PROPERTIES
    • H01B5/00Non-insulated conductors or conductive bodies characterised by their form
    • H01B5/14Non-insulated conductors or conductive bodies characterised by their form comprising conductive layers or films on insulating-supports
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01BCABLES; CONDUCTORS; INSULATORS; SELECTION OF MATERIALS FOR THEIR CONDUCTIVE, INSULATING OR DIELECTRIC PROPERTIES
    • H01B1/00Conductors or conductive bodies characterised by the conductive materials; Selection of materials as conductors
    • H01B1/02Conductors or conductive bodies characterised by the conductive materials; Selection of materials as conductors mainly consisting of metals or alloys
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306Chemical or electrical treatment, e.g. electrolytic etching
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321After treatment
    • H01L21/3213Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Non-Insulated Conductors (AREA)
  • Physical Vapour Deposition (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Manufacturing Of Electric Cables (AREA)

Description

透明導電電路及透明導電電路之製造方法
本發明係有關於例如顯示器或觸控面板等中所使用的透明導電電路及透明導電電路之製造方法。
本願係根據2015年2月27日於日本申請的特願2015-37950號、2015年11月5日於日本申請的特願2015-217683號、及2016年2月25日於日本申請的特願2016-34768號而主張優先權,其內容沿用於此。
例如,在液晶顯示器或有機EL顯示器、觸控面板等中,作為電路,係例如專利文獻1-3所示,適用了透明導電氧化物膜與金屬膜之層合構造的透明導電電路。
該透明導電電路係被要求,可見光波段的光線之穿透率(以下稱為視感穿透率)為高,且電阻為低。
此處,在透明導電氧化物膜與金屬膜之層合膜形成電路圖案而作為透明導電電路的時候,如專利文獻3-5所示,對上述之層合膜進行蝕刻處理,是一般常見 的。
這些專利文獻3-5中,作為將透明導電氧化物膜與金屬膜之層合膜進行蝕刻的手段,提出了使用透明導電氧化物膜用的蝕刻液與金屬膜用的蝕刻液而以2階段進行蝕刻的方法,或者,使用特定組成之蝕刻液而將透明導電氧化物膜與金屬膜一起進行蝕刻的方法。
[先前技術文獻] [專利文獻]
[專利文獻1]日本特開2006-216266號公報
[專利文獻2]日本特開2012-054006號公報
[專利文獻3]日本特開2008-080743號公報
[專利文獻4]日本特開2007-007982號公報
[專利文獻5]日本特開2009-206462號公報
可是在最近,透明導電電路係被要求更進一步的視感穿透率之提升,因此必須要將金屬膜形成得比先前還要更薄。
此處,將金屬膜之膜厚打薄的時候,藉由上述的先前之蝕刻方法,則相較於透明導電氧化物膜,金屬膜會被優先蝕刻,而有導致金屬膜的過度蝕刻量變大的問題。
尤其是,在最近,隨著電路的微細化,電路的寬度變 得很小,因此若金屬膜的過度蝕刻量變大,則恐怕無法充分確保導電性。
本發明係有鑑於前述事情而研發,目的在於提供一種,具有高視感穿透率,同時,金屬膜的過度蝕刻量係被抑制,充分確保導電性的透明導電電路、及該透明導電電路之製造方法。
為了解決上記課題,本發明的透明導電電路,係具有由Ag或Ag合金所成之Ag膜和被層合在該Ag膜上之透明導電氧化物膜,藉由蝕刻處理而被形成有電路圖案的透明導電電路,其特徵為,前述Ag膜之膜厚是被設成15nm以下;前述Ag膜相對於前述透明導電氧化物膜的過度蝕刻量是被設成1μm以下。
若依據本發明的透明導電電路,則前述Ag膜之膜厚是被設成15nm以下,因此視感穿透率佳。
然後,在本發明的透明導電電路中,前述Ag膜的過度蝕刻量是被控制在1μm以下,因此即使電路寬度狹窄的情況下,仍可確保金屬膜的寬度,可確實確保導電性。
此處,於本發明的透明導電電路中,前述Ag膜,係含有Sn、In、Mg、Ti之任意一種或二種以上之元素合計為0.05原子%以上、10.0原子%以下之範圍來作為添加元素,剩餘部分係為由Ag及不可避免之雜質所成之組成的Ag合金所構成為佳。
若依據該構成的透明導電電路,則Ag膜是含有Sn、In、Mg、Ti之任意一種或二種以上之元素合計為0.05原子%以上、10.0原子%以下之範圍來作為添加元素,剩餘部分係為由Ag及不可避免之雜質所成的Ag合金所構成,因此相對於基板及氧化物膜的Ag膜之濕潤性可被提升。藉此,即使是基板上或是氧化物膜上所被成膜的Ag膜之膜厚是設成15nm以下的比較薄的情況,仍可抑制膜的凝聚,可降低電阻,且可提升視感穿透率。
又,於本發明的透明導電電路中,亦可為,還含有Sb:0.01原子%以上、以及Cu:0.1原子%以上之其中任一方或雙方來作為添加元素,且全添加元素的合計是被設成10.0原子%以下,剩餘部分係為由Ag及不可避免之雜質所成之組成的Ag合金所構成。
若依據該構成的透明導電電路,則還含有Sb:0.01原子%以上、以及Cu:0.1原子%以上之其中任一方或雙方來作為添加元素,且全添加元素的合計是被設成10.0原子%以下,剩餘部分係為由Ag及不可避免之雜質所成之組成的Ag合金所構成,因此藉由Sb及Cu的添加,膜的凝聚可被更進一步抑制,可降低電阻,且可提升視感穿透率。
甚至,在本發明的透明導電電路中,前述透明導電氧化物膜係設成非晶質膜為佳。
若依據該構成的透明導電電路,則由於透明導電氧化物膜是被設成非晶質膜,因此可藉由後述的草酸蝕刻液而 確實地蝕刻,可減少Ag膜的過度蝕刻量。
本發明的透明導電電路之製造方法,係具有由Ag或Ag合金所成之Ag膜和被層合在該Ag膜上之透明導電氧化物膜,而被形成有電路圖案的透明導電電路之製造方法,其特徵為,將前述Ag膜之膜厚設成15nm以下;具有:對具有前述Ag膜與前述透明導電氧化物膜的層合膜進行蝕刻處理以形成電路圖案的蝕刻處理工程;在該蝕刻處理工程中,係使用草酸蝕刻液,將前述透明導電氧化物膜及前述Ag膜一起溶解。
若依據本發明的透明導電電路之製造方法,則對具有前述Ag膜與前述透明導電氧化物膜的層合膜進行蝕刻處理以形成電路圖案的蝕刻處理工程中,使用草酸蝕刻液,將前述透明導電氧化物膜及前述Ag膜一起溶解。通常,草酸蝕刻液係難以進行Ag膜之蝕刻,但在本發明中,由於前述Ag膜之膜厚是15nm以下而被形成得比較薄,因此可藉由草酸蝕刻液來去除Ag膜。又,在該草酸蝕刻液中,相較於透明導電氧化物膜,Ag膜的蝕刻性較差,因此可抑制Ag膜的過度蝕刻。
此處,於本發明的透明導電電路之製造方法中,前述草酸蝕刻液係為,被設成草酸濃度是3質量%以上7質量%以下之範圍內的草酸水溶液為佳。
若依據該構成的透明導電電路之製造方法,則作為前述草酸蝕刻液,是使用被設成草酸濃度是3質量%以上7質量%以下之範圍內的草酸水溶液,因此可將Ag膜及透 明導電氧化物膜一起進行蝕刻,且可確實降低Ag膜的過度蝕刻量。
若依據本發明,則可提供一種,具有高視感穿透率,同時,金屬膜的過度蝕刻量係被抑制,充分確保導電性的透明導電電路、及該透明導電電路之製造方法。
10、110‧‧‧透明導電電路
11、111‧‧‧Ag膜
12、112A、112B‧‧‧透明導電氧化物膜
[圖1]本發明的實施形態所述之透明導電電路的部分放大剖面圖。
[圖2]本發明的實施形態所述之透明導電電路之蝕刻端面的放大剖面圖。
[圖3]透明導電氧化物膜的進行X線繞射測定之例子的圖示。
[圖4]本發明的實施形態所述之透明導電電路之製造方法的流程圖。
[圖5]本發明的其他實施形態所述之透明導電電路的部分放大剖面圖。
以下,關於本發明的實施形態的透明導電電路及透明導電電路之製造方法,參照添附的圖來加以說 明。
本實施形態中的透明導電電路10,係被使用於各種顯示器及觸控面板。
本實施形態的透明導電電路10,係如圖1所示,具備例如:在基板30之一面所被成膜的Ag膜11、和重疊於該Ag膜11而被成膜的透明導電氧化物膜12。此外,基板30係可使用無鹼玻璃、硼矽酸玻璃等之玻璃基板,或者PET薄膜等之樹脂薄膜。
該透明導電電路10,係藉由對具有Ag膜11和透明導電氧化物膜12的層合膜進行蝕刻處理,而形成電路圖案。
然後,該透明導電電路10係為,Ag膜11相對於透明導電氧化物膜12的過度蝕刻量L是被設成1μm以下。具體而言,如圖2所示,已被蝕刻處理過的電路進行剖面觀察時,透明導電氧化物膜12之端面12e與Ag膜11之端面11e之距離係被設成1μm以下。Ag膜11相對於透明導電氧化物膜12的過度蝕刻量L,較理想係為0.8μm以下。
又,於該透明導電電路10中,Ag膜11之膜厚ta係被設成3nm以上15nm以下之範圍。
甚至,透明導電氧化物膜12之膜厚to是被設成5nm以上80nm以下之範圍。
此外,在本實施形態中,透明導電電路10之寬度係被設定在10μm以上100μm以下之範圍內。
此處,Ag膜11係由純Ag或Ag合金所構成。Ag合金,在本實施形態中,係含有Sn、In、Mg、Ti之任意一種或二種以上之元素合計為0.05原子%以上、10.0原子%以下之範圍來作為添加元素,剩餘部分係為由Ag及不可避免之雜質所成之組成的Ag合金所構成。此外,作為不可避免之雜質係可舉出例如:500ppm以下的Fe、Pb、Bi、Al、Zn等。
此處,將Ag合金之添加元素之含有量規定如上述的理由,說明如下。
構成Ag膜11的Ag合金中所含有的Sn、In、Mg、Ti,係具有提升Ag膜11之濕潤性的作用效果的元素。又,Sn、In、Mg、Ti,係還具有提升Ag膜11和透明導電氧化物膜12之密接性的作用效果。
此處,Sn、In、Mg、Ti之任意一種或二種以上之元素合計為未滿0.05原子%的情況下,可能無法充分達到上述作用效果。另一方面,Sn、In、Mg、Ti係為會使電阻大幅上升的元素,因此若Sn、In、Mg、Ti之任意一種或二種以上之元素合計超過10.0原子%,則電阻會變高而可能導致導電性惡化。
基於如此理由,在本實施形態中,係將身為添加元素的Sn、In、Mg、Ti之含有量,規定在合計0.05原子%以上10.0原子%以下之範圍內。Sn、In、Mg、Ti之含有量,較理想係為0.1原子%以上5.0原子%以下之範圍。
此外,在構成Ag膜11的Ag合金中,亦可還 含有Sb及Cu來作為添加元素。
Sb、Cu,係不會大幅降低視感穿透率,且不會使電阻大幅提升,可抑制Ag膜11的Ag凝聚而為具有更能提升耐環境性的作用效果的元素。此處,Sb為未滿0.01原子%,Cu為未滿0.1原子%的情況下,則可能無法充分達到上述作用效果。基於如此理由,在本實施形態中,係在添加Sb時是將Sb之含有量設定成0.01原子%以上,在添加Cu時是將Cu之含有量設定成0.1原子%以上。
另一方面,Sb及Cu,係也是和Sn、In、Mg、Ti同樣地會使電阻大幅上升的元素。因此,在本實施形態中,在添加Sb及Cu時,是將身為添加元素的Sn、In、Mg、Ti、Sb、Cu之含有量之合計,設定成10原子%以下。 Sn、In、Mg、Ti、Sb、Cu之含有量之合計,較理想係為7.0原子%以下。
構成透明導電氧化物膜12的透明導電氧化物,係被設成In-Sn氧化物(ITO)、Al-Zn氧化物(AZO)、In-Zn氧化物(IZO)、Zn-Sn氧化物(ZTO)、Zn-Sn-Al氧化物(AZTO)。
藉由使用這些透明導電氧化物,就可將透明導電氧化物膜12在可見光波段中的光穿透率(視感穿透率)維持較高,同時可降低電阻。
此處,透明導電氧化物膜12,係被設成非晶質膜為佳。
具體而言,在透明導電氧化物膜12的X線繞射測定 中,與其如圖3(a)所示有明確的結晶峰值存在的結晶質膜,不如如圖3(b)所示沒有明確的結晶峰值存在的非晶質膜,較為理想。
在本實施形態中,透明導電氧化物膜12,係設成In-Sn氧化物(ITO)的非晶質膜。
然後,本實施形態的透明導電電路10,係在進行蝕刻處理之前的層合膜之狀態下,可見光波段之視感穿透率是被設成70%以上。
又,本實施形態的透明導電電路10,係在進行蝕刻處理之前的層合膜之狀態下,薄片電阻是被設成40Ω/sq以下。
接著,關於本實施形態的透明導電電路10之製造方法,參照圖4來說明。
(Ag膜成膜工程S01)
首先,在基板30之上,使用Ag合金濺鍍靶,將Ag膜11予以成膜。
此處,在Ag膜11成膜之際所使用的Ag合金濺鍍靶,係隨應於所被成膜Ag膜11之組成,而調整其組成。
本實施形態中的Ag合金濺鍍靶係被製造如下。
作為原料,準備純度99.9質量%以上之Ag、和純度99.9質量%以上之Sn、In、Mg、Ti、Sb、Cu。
接著,於熔融爐中,將Ag在高真空或惰性氣體氛圍 中予以熔融,在所得到的熔湯中添加所定量以上的Sn、In、Mg、Ti之任意1種或2種以上、Sb、Cu之任意1種或2種以上。其後,在真空或惰性氣體氛圍中加以熔融,製作上述之組成的Ag合金鑄錠。
此處,Ag的熔融,係將熔融爐內部之氛圍一度抽成真空後,在以Ar置換過的氛圍中進行,熔融後,在Ar氛圍之中對Ag之熔湯添加Sn、In、Mg、Ti、Sb、Cu,較為理想。此外,Sn、In、Mg、Ti、Sb、Cu,係亦可以預先製作的母合金之形式而添加。
將所得的Ag合金鑄錠進行冷間壓延後,在大氣中實施例如600℃、保持2小時的熱處理,接著進行機械加工,而製作所定尺寸的Ag合金濺鍍靶。
在Ag膜成膜工程S01中,將上述的Ag合金濺鍍靶焊接至無氧銅製之背板,將其裝著至直流磁控管濺鍍裝置。此時,與Ag合金濺鍍靶對向並保持所定之間隔而配設基板30。
接著,以真空排氣裝置將直流磁控管濺鍍裝置內,抽氣到例如5×10-5Pa以下後,導入Ar氣而形成所定之濺鍍氣壓,接著以直流電源對靶材施加例如50W之直流濺鍍功率。
藉此,基板30與Ag合金濺鍍靶之間會產生電漿,在基板30上將Ag膜11予以成膜。
(透明導電氧化物膜成膜工程S02)
然後,在已被成膜的Ag膜11之上,使用由透明導電氧化物所成之濺鍍靶,進行濺鍍,在Ag膜11之上,將透明導電氧化物膜12予以成膜。此外,作為透明導電氧化物膜12是將ITO膜予以成膜的情況下,藉由成膜條件,可以將結晶質膜及非晶質膜做選擇性成膜。
藉此,形成了由Ag膜11及透明導電氧化物膜12所層合而成的層合膜。
(蝕刻處理工程S03)
接著,將上述的層合膜進行蝕刻處理,形成電路圖案。
首先,在層合膜之上塗布光阻液而進行預烤後,將電路圖案形狀以曝光機進行曝光,進行後烤,形成光阻膜。其後,浸漬在顯影液中,去除曝光部的光阻膜。
然後,浸漬在草酸蝕刻液中,將光阻被除去之部分的層合膜一起蝕刻。此外,蝕刻方式係不限於浸漬,亦可使用淋浴蝕刻等。
此處,在本實施形態中,作為草酸蝕刻液,是使用草酸濃度為3質量%以上7質量%以下之範圍內的草酸水溶液。又,草酸蝕刻液的溫度係設定在40~60℃。此處,若草酸濃度未滿3質量%,則蝕刻速率太慢而可能無法有效率地進行蝕刻處理。
另一方面,若草酸濃度超過7質量%,則液中可能會有草酸析出。基於以上理由,在本實施形態中,是將草酸 水溶液中的草酸濃度,設定在3質量%以上7質量%以下之範圍內。
草酸水溶液中的草酸濃度較理想為3質量%以上5質量%以下。
此外,於該草酸蝕刻液中,係為了抑制蝕刻殘渣的產生,亦可添加有機系添加劑。草酸及水(溶媒)以外之添加物的含有量,係限制在4質量%以下為理想。
(光阻剝離工程S04)
蝕刻處理工程S03之後,浸漬在光阻剝離劑中,將光阻膜予以剝離。
藉此,製造出具有所定之電路圖案的透明導電電路10。
被設計成如以上之構成的本實施形態的透明導電電路10中,係由於Ag膜11相對於透明導電氧化物膜12的過度蝕刻量L為1μm以下,因此即使在蝕刻處理工程S03中的電路圖案形狀之電路寬度較窄的情況下,仍可確保Ag膜的寬度,可確保導電性。
又,Ag膜11的膜厚ta是被設成3nm以上15nm以下之範圍內,因此視感穿透率佳,同時可確保透明導電電路10的導電性。因此,尤其適合於各種顯示器及觸控面板的電路。
又,在本實施形態中,Ag膜11係含有Sn、In、Mg、Ti之任意一種或二種以上之元素合計為0.05原 子%以上、10.0原子%以下之範圍來作為添加元素,剩餘部分係為由Ag及不可避免之雜質所成之組成的Ag合金所構成。因此,Ag膜的濕潤性會被提升,即使將Ag膜11的膜厚ta設成15nm以下的比較薄的情況下,仍可抑制膜的凝聚。因此,可降低透明導電電路10的電阻,且可提升視感穿透率。
再者,在本實施形態中,構成Ag膜11的Ag合金,係在上述的添加元素以外,還含有Sb:0.01原子%以上、以及Cu:0.1原子%以上之其中任一方或雙方,且全添加元素的合計是被設成10.0原子%以下,剩餘部分係為由Ag及不可避免之雜質所成之組成。在本實施形態中,藉由Sb及Cu的添加,可更加抑制膜的凝聚,更降低透明導電電路10的電阻,且更提升視感穿透率。
又,在本實施形態的透明導電電路10中,係在實施蝕刻處理工程S03前的層合膜中,將可見光波段之視感穿透率設成70%以上,同時,薄片電阻是被設成40Ω/sq以下,因此可成為視認性及導電性佳的透明導電電路10,可適用於各種顯示器或觸控面板。
甚至,在本實施形態中,透明導電氧化物膜12是被設成非晶質之ITO膜,因此在蝕刻處理工程S03中,可使用草酸蝕刻液來確實地進行蝕刻處理。因此,可確實抑制Ag膜11的過度蝕刻量L。
若依據本實施形態的透明導電電路10之製造方法,則Ag膜11的膜厚ta是被形成為3nm以上15nm 以下之範圍內而比較薄,因此在蝕刻處理工程S03中,即使使用草酸蝕刻液,仍可去除Ag膜11,可形成電路圖案。
又,在本實施形態中,作為草酸蝕刻液,是使用被設成草酸濃度是3質量%以上7質量%以下之範圍內的草酸水溶液,因此可將Ag膜11及透明導電氧化物膜12一起進行蝕刻,且可確實降低Ag膜11的過度蝕刻量L。
甚至,在本實施形態中,由於透明導電氧化物膜12的膜厚to是被設成5nm以上80nm以下之範圍內,因此可確保透明導電氧化物膜12的導電性及視感穿透率。
此外,透明導電氧化物膜12的膜厚to,係使用各單相膜上的光學常數(折射率及衰減係數),以Ag膜11/透明導電氧化物膜12之2層構造來進行光學模擬,而設計成讓可見光波段之穿透率會藉由光學性干涉效應而有所提升的膜厚。
以上雖然說明本發明的實施形態,但本發明係不限定於此,在不脫離該發明之技術思想的範圍內,可做適宜變更。
例如,在本實施形態中,是對基板30之一面,依序成膜Ag膜11及透明導電氧化物膜12,但不限於此,亦可對基板30之一面,依序成膜透明導電氧化物膜12及Ag膜11的構成。
又,例如亦可如圖5所示,在Ag膜111之一面側及他面側,分別形成有透明導電氧化物膜112A、112B的透明導電電路110。此情況下,可更加提升耐環境性。此外,透明導電氧化物膜112A與透明導電氧化物膜112B係亦可為彼此互異組成的透明導電氧化物。再者,亦可將Ag膜與透明導電氧化物膜層合達4層以上、任意之數量。
[實施例]
針對本發明所述之層合膜之效果進行確認的確認實驗之結果,加以說明。
(實施例1)
表1所示之構成(透明導電氧化物膜/Ag膜/透明導電氧化物膜之3層構造)的層合膜,製作如下。
在將Ag膜進行成膜之際,係準備了對應於表1所示之Ag膜之組成的濺鍍靶。此外,靶材尺寸設成4英吋×6mmt。
又,透明導電氧化物膜,係使用以下的透明導電氧化物濺鍍靶。
ITO:相對於In與Sn之總和而含有Sn達10原子%的In與Sn的氧化物燒結體靶材。
IZO:相對於In與Zn之總和而含有Zn達30原子%的In與Zn的氧化物燒結體靶材。
ZTO:相對於Zn與Sn之總和而含有Sn達50原子%的Zn與Sn的氧化物燒結體靶材。
AZO:相對於Zn與Al之總和而含有Al達2原子%的Zn與Al的氧化物燒結體靶材。
AZTO:相對於Zn與Al與Sn之總和而含有Al達2原子%、Sn達10原子%的Zn與Al與Sn的氧化物燒結體靶材。
此外,表1中的透明導電氧化物膜中,「結晶質」係如圖3(a)所示藉由X線繞射測定,觀察到明確的結晶峰值者。又,「非晶質」係如圖3(b)所示藉由X線繞射測定,未觀察到明確的結晶峰值者。
此處,透明導電氧化物膜之成膜條件係如以下所示。
基板:已洗淨之玻璃基板(康寧公司製EAGLE XG厚度0.7mm)
使用氣體:Ar+2體積%氧
氣壓:0.67Pa
濺鍍功率:直流300W
靶材/基板間距離:70mm
又,Ag膜之成膜條件係如以下所示。
到達真空度:5×10-5Pa以下
使用氣體:Ar
氣壓:0.67Pa
濺鍍功率:直流200W
靶材/基板間距離:70mm
針對所得到的層合膜,如以下般地進行蝕刻處理。
首先,在層合膜之上將光阻液(東京應化株式會社製OFPR-8600)予以滴下,將光阻進行旋轉塗布,在大氣中以110℃×90秒之條件進行預烤,形成光阻膜。
接著,將電路寬度與電路間隔分別都設成30μm的電路圖案,藉由曝光機而將光阻膜予以曝光。曝光後的層合膜,在顯影液(東京應化株式會社製NMD-W)中以室溫浸漬100秒,將曝光部之光阻膜予以去除。其後,在大氣中以150℃×300秒之條件進行後烤。
接著,在No.1-7中,在溫度40℃的草酸蝕刻液(草酸濃度4質量%之草酸水溶液)中浸漬100~400秒,進行蝕刻。
在No.8-14中,在溫度40℃的磷酸與硝酸與醋酸所成的混酸(關東化學株式會社製ITO-02)中浸漬30~80,進行蝕刻。
在No.15-21中,進行2階段蝕刻。首先,在溫度40℃的關東化學株式會社製ITO-07N中浸漬30秒,進行透明導電氧化物膜之蝕刻。其後,在溫度40℃的關東化學株式會社製SEA-5N中浸漬10秒,進行Ag膜之蝕刻。
如上述進行蝕刻處理後,浸漬在純水中實施超音波洗淨1分鐘,獲得No.1-21的透明導電電路。
針對所得的透明導電電路,為了觀察電路剖面而將基板予以劈開,將其剖面,使用電子顯微鏡觀察之。
然後,將相對於電子顯微鏡觀察所確認到的透明導電氧化物膜與Ag膜之各者的蝕刻端部之膜而在平行方向上的位置之差分,視為「過度蝕刻量」而予以評價。評價結果示於表1。
使用磷酸與硝酸與醋酸所成之混酸而進行一起蝕刻的No.8-14中,係確認到過度蝕刻量較大。
又,實施2階段蝕刻的No.15-21中,雖然比起使用混酸進行一起蝕刻的No.8-14還要降低,但過度蝕刻量係超過了1μm。
相對於此,使用草酸蝕刻液而進行一起蝕刻的No.1-7中,過度蝕刻量全部都被抑制在1μm以下。
由以上可確認,若依據本發明,則可獲得Ag膜相對於透明導電氧化物膜的過度蝕刻量為1μm以下的透明導電電路。
(實施例2)
接著,藉由與實施例1之No.1-7相同的方法,製造表2所示之構造(透明導電氧化物膜/Ag膜/透明導電氧化物膜之3層構造)的透明導電電路。
針對所得的透明導電電路,評價是否可用草酸蝕刻液進行蝕刻。此外,將蝕刻後的透明導電電路進行光學顯微鏡觀察及SEM觀察,將沒有確認到殘渣,過度蝕刻量為1μm以下者,評價為「A」;將蝕刻係為可行,但光學顯微鏡觀察及SEM觀察之結果有確認到蝕刻殘渣者,評價為「B」;將3層(透明導電氧化物膜/Ag膜/透明導電氧化物膜)無法一起蝕刻者、或過度蝕刻量超過1μm者,評價為「C」。評價結果示於表2。
Ag膜的膜厚是形成比本發明的範圍還厚的No.31、32、41、42、51、52、61、62、71、72、81、82中,無法將Ag膜充分蝕刻。
另一方面,Ag膜的膜厚是被設定在本發明的範圍內的No.33-35、43-45、53-55、63-65、73-75、83-85中,即使使用草酸蝕刻液的情況下,仍可將Ag膜充分蝕刻。
由以上的實驗結果確認到,藉由將Ag膜的膜厚設成15nm以下之範圍內,就可藉由草酸蝕刻液而加以蝕刻。
(實施例3)
接著,藉由與實施例1之No.1-7相同的方法,製造表3所示之構造(透明導電氧化物膜/Ag膜/透明導電氧化物膜之3層構造)的透明導電電路。
針對所得的透明導電電路,評價是否可用草酸蝕刻液進行蝕刻。評價內容,係和實施例2相同。評價結果示於表3。
使用草酸水溶液來作為蝕刻液的情況下,在形成了結晶質之ITO膜來作為透明導電氧化物膜的No.92中,相較於形成了非晶質之ITO膜的No.91,確認到草酸水溶液所致之蝕刻性較差。此外,使用草酸水溶液與硝酸之混合液來作為蝕刻液的情況下,即使形成了結晶質之ITO膜來作為透明導電氧化物膜的No.93中,蝕刻性仍為良好。
由以上的實驗結果確認到,使用草酸水溶液來作為蝕刻液的情況下,將透明導電氧化物膜設成非晶質膜為佳。
(實施例4)
接著,藉由與實施例1之No.1-7相同的方法,製造表4所示之構造的透明導電電路。此外,在該實施例4中,是在玻璃基板上成膜透明導電氧化物膜,在其上成膜Ag膜的2層構造。
在No.101-117中,以草酸蝕刻液進行蝕刻處理後,未確認到殘渣,過度蝕刻量係全部都是1μm以下。
針對所得之透明導電電路,測定薄片電阻值。薄片電阻值的測定,係使用表面電阻測定器(三菱油化公司製,Loresta AP MCP-T400)而以四探針法進行測定。評價結果示於表4。
構成Ag膜的Ag合金之添加元素之合計量超過10原子%的No.111-117中,薄片電阻值大到超過40Ω/sq。另一方面,構成Ag膜的Ag合金之添加元素之合計量為10原子%以下的No.101~108中,薄片電阻值係為40Ω/sq以下。
由以上的實驗結果確認到,為了獲得低電阻的透明導電電路,將構成Ag膜的Ag合金之添加元素之合計量規定成10原子%以下,是尤其理想的。
10‧‧‧透明導電電路
11‧‧‧Ag膜
12‧‧‧透明導電氧化物膜
11e‧‧‧端面
12e‧‧‧端面
30‧‧‧基板
L‧‧‧過度蝕刻量
to‧‧‧膜厚
ta‧‧‧膜厚

Claims (4)

  1. 一種透明導電電路,係具有由Ag合金所成之Ag膜和被層合在該Ag膜上之透明導電氧化物膜,藉由蝕刻處理而被形成有電路圖案的透明導電電路,其特徵為,前述Ag膜的膜厚是被設成15nm以下之範圍內;前述Ag膜相對於前述透明導電氧化物膜的過度蝕刻量是被設成1μm以下;前述Ag膜,係含有作為添加元素之Sn、In、Mg、Ti之任意一種或二種以上之元素合計為0.05原子%以上、10.0原子%以下之範圍,還含有Sb:0.01原子%以上、以及Cu:0.1原子%以上之其中任一方或雙方,且全添加元素的合計是被設成10.0原子%以下,剩餘部分係為由Ag及不可避免之雜質所成之組成的Ag合金所構成。
  2. 如請求項1所記載之透明導電電路,其中,前述透明導電氧化物膜係被設成非晶質膜。
  3. 一種透明導電電路之製造方法,係如請求項1或請求項2所記載之透明導電電路之製造方法,其特徵為,將前述Ag膜的膜厚設成15nm以下之範圍內;具有:對具有前述Ag膜與前述透明導電氧化物膜的層合膜進行蝕刻處理以形成電路圖案的蝕刻處理工程;在該蝕刻處理工程中,係使用草酸蝕刻液,將前述透明導電氧化物膜及前述Ag膜一起溶解。
  4. 如請求項3所記載之透明導電電路之製造方法,其中,前述草酸蝕刻液係為,被設成草酸濃度是3質量%以上7質量%以下之範圍內的草酸水溶液。
TW105106099A 2015-02-27 2016-02-26 透明導電電路及透明導電電路之製造方法 TWI591696B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2015037950 2015-02-27
JP2015217683 2015-11-05
JP2016034768A JP6020750B1 (ja) 2015-02-27 2016-02-25 透明導電配線、及び、透明導電配線の製造方法

Publications (2)

Publication Number Publication Date
TW201703150A TW201703150A (zh) 2017-01-16
TWI591696B true TWI591696B (zh) 2017-07-11

Family

ID=57216895

Family Applications (1)

Application Number Title Priority Date Filing Date
TW105106099A TWI591696B (zh) 2015-02-27 2016-02-26 透明導電電路及透明導電電路之製造方法

Country Status (4)

Country Link
JP (1) JP6020750B1 (zh)
KR (1) KR101777549B1 (zh)
CN (1) CN106796885B (zh)
TW (1) TWI591696B (zh)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6350754B1 (ja) * 2017-01-20 2018-07-04 凸版印刷株式会社 表示装置及び表示装置基板
CN108520856A (zh) * 2018-05-18 2018-09-11 中国科学院微电子研究所 一种ito薄膜的图案化方法
JP2020090708A (ja) 2018-12-05 2020-06-11 三菱マテリアル株式会社 金属膜、及び、スパッタリングターゲット
KR102134287B1 (ko) * 2020-01-30 2020-07-15 주식회사 비와이인더스트리 벨트 컨베이어의 언로딩 스크래퍼장치
KR102659176B1 (ko) 2020-12-28 2024-04-23 삼성디스플레이 주식회사 은 함유 박막의 식각 조성물, 이를 이용한 패턴 형성 방법 및 표시장치의 제조 방법

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2839829B2 (ja) * 1993-10-18 1998-12-16 株式会社東芝 透明導電膜、その形成方法および透明導電膜の加工方法
JP2985763B2 (ja) * 1995-03-22 1999-12-06 凸版印刷株式会社 多層導電膜、並びにこれを用いた透明電極板および液晶表示装置
JPH11302876A (ja) * 1998-04-16 1999-11-02 Nippon Sheet Glass Co Ltd 透明導電膜の電極パターン加工方法
US7272008B2 (en) * 2004-03-09 2007-09-18 Intec, Inc. Portable power inverter with pass through device
JP2005250191A (ja) * 2004-03-05 2005-09-15 Idemitsu Kosan Co Ltd 半透過・半反射電極基板、及びその製造方法、及びその半透過・半反射電極基板を用いた液晶表示装置
JP2006216266A (ja) 2005-02-01 2006-08-17 Kitagawa Ind Co Ltd 透明導電フィルム
JP4773145B2 (ja) 2005-06-30 2011-09-14 アルバック成膜株式会社 増反射膜付きAg又はAg合金反射電極膜及びその製造方法
JP2008080743A (ja) 2006-09-28 2008-04-10 Optrex Corp タッチパネル装置
JP4957584B2 (ja) 2008-02-29 2012-06-20 東ソー株式会社 エッチング用組成物及びエッチング方法
JP2012054006A (ja) 2010-08-31 2012-03-15 Gunze Ltd 透明導電性ガスバリヤフィルム及びその製造方法
JP5488849B2 (ja) * 2011-06-24 2014-05-14 三菱マテリアル株式会社 導電性膜およびその製造方法並びにこれに用いるスパッタリングターゲット
JP2015030896A (ja) * 2013-08-05 2015-02-16 出光興産株式会社 スパッタリングターゲット及び酸化物透明導電膜

Also Published As

Publication number Publication date
TW201703150A (zh) 2017-01-16
KR101777549B1 (ko) 2017-09-11
JP2017091491A (ja) 2017-05-25
CN106796885A (zh) 2017-05-31
JP6020750B1 (ja) 2016-11-02
KR20170030642A (ko) 2017-03-17
CN106796885B (zh) 2018-04-20

Similar Documents

Publication Publication Date Title
TWI591696B (zh) 透明導電電路及透明導電電路之製造方法
WO2016024615A1 (ja) 積層膜、積層配線膜及び積層配線膜の製造方法
JP6077978B2 (ja) 薄膜トランジスタおよびその製造方法
TWI504765B (zh) Cu alloy film, and a display device or an electronic device provided therewith
JP2014143414A (ja) 薄膜トランジスタおよびその製造方法
KR102220851B1 (ko) 보호막 형성용 스퍼터링 타깃 및 적층 배선막
KR20180133455A (ko) 적층 배선막 및 박막 트랜지스터 소자
JP2019203194A (ja) 積層膜、及び、Ag合金スパッタリングターゲット
JP4655281B2 (ja) 薄膜配線層
KR102189087B1 (ko) 보호막 형성용 스퍼터링 타깃 및 적층 배선막
WO2019221257A1 (ja) 積層膜、及び、Ag合金スパッタリングターゲット
JP5724998B2 (ja) 保護膜形成用スパッタリングターゲットおよび積層配線膜
JP5757318B2 (ja) 保護膜形成用スパッタリングターゲットおよび積層配線膜
JP6207406B2 (ja) スパッタリングターゲット材及び配線積層体
WO2016136953A1 (ja) 透明導電配線、及び、透明導電配線の製造方法
JP2019131850A (ja) 積層膜、及び、Ag合金スパッタリングターゲット
JP6375658B2 (ja) 積層膜
US20210310113A1 (en) Multilayer film, and ag alloy sputtering target
JP6565666B2 (ja) 積層透明導電膜、積層配線膜及び積層配線膜の製造方法
JP6597284B2 (ja) 積層透明導電膜、積層配線膜及び積層配線膜の製造方法
WO2018123955A1 (ja) 配線構造及びその製造方法、スパッタリングターゲット材、並びに酸化防止方法
TW201831699A (zh) 配線構造及其製造方法、濺鍍靶材、與氧化防止方法
TW201631168A (zh) 銅基合金濺鍍靶材
TW201928074A (zh) 配線構造及靶材
JP5686081B2 (ja) 導電体膜およびその製造方法