TWI590459B - A method of manufacturing the conductive structure, and a method of manufacturing the electronic device - Google Patents

A method of manufacturing the conductive structure, and a method of manufacturing the electronic device Download PDF

Info

Publication number
TWI590459B
TWI590459B TW103103502A TW103103502A TWI590459B TW I590459 B TWI590459 B TW I590459B TW 103103502 A TW103103502 A TW 103103502A TW 103103502 A TW103103502 A TW 103103502A TW I590459 B TWI590459 B TW I590459B
Authority
TW
Taiwan
Prior art keywords
carbon nanotube
manufacturing
opening
conductive structure
end portion
Prior art date
Application number
TW103103502A
Other languages
English (en)
Other versions
TW201501303A (zh
Inventor
Motonobu Sato
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Publication of TW201501303A publication Critical patent/TW201501303A/zh
Application granted granted Critical
Publication of TWI590459B publication Critical patent/TWI590459B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53276—Conductive materials containing carbon, e.g. fullerenes
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y10/00—Nanotechnology for information processing, storage or transmission, e.g. quantum computing or single electron logic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76804—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics by forming tapered via holes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H01L21/76879—Filling of holes, grooves or trenches, e.g. vias, with conductive material by selective deposition of conductive material in the vias, e.g. selective C.V.D. on semiconductor material, plating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76885—By forming conductive members before deposition of protective insulating material, e.g. pillars, studs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76898—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics formed through a semiconductor substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/482—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body
    • H01L23/485—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body consisting of layered constructions comprising conductive layers and insulating layers, e.g. planar contacts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5226—Via connections in a multilevel interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/413—Nanosized electrodes, e.g. nanowire electrodes comprising one or a plurality of nanowires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • C—CHEMISTRY; METALLURGY
    • C01—INORGANIC CHEMISTRY
    • C01B—NON-METALLIC ELEMENTS; COMPOUNDS THEREOF; METALLOIDS OR COMPOUNDS THEREOF NOT COVERED BY SUBCLASS C01C
    • C01B2202/00—Structure or properties of carbon nanotubes
    • C01B2202/08—Aligned nanotubes
    • C—CHEMISTRY; METALLURGY
    • C01—INORGANIC CHEMISTRY
    • C01B—NON-METALLIC ELEMENTS; COMPOUNDS THEREOF; METALLOIDS OR COMPOUNDS THEREOF NOT COVERED BY SUBCLASS C01C
    • C01B32/00—Carbon; Compounds thereof
    • C01B32/15—Nano-sized carbon materials
    • C01B32/158—Carbon nanotubes
    • C01B32/16—Preparation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/10—Applying interconnections to be used for carrying current between separate components within a device
    • H01L2221/1068—Formation and after-treatment of conductors
    • H01L2221/1094—Conducting structures comprising nanotubes or nanowires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06513—Bump or bump-like direct electrical connections between devices, e.g. flip-chip connection, solder bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06541—Conductive via connections through the device, e.g. vertical interconnects, through silicon via [TSV]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0657—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body
    • H01L29/0665—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body the shape of the body defining a nanostructure
    • H01L29/0669—Nanowires or nanotubes
    • H01L29/0676—Nanowires or nanotubes oriented perpendicular or at an angle to a substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic System
    • H01L29/1606—Graphene
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Description

導電構造之製造方法、電子裝置之製造方法 發明領域
本發明是有關於導電構造及其製造方法、電子裝置及其製造方法。
發明背景
迄今，將電晶體等功能元件與配線電性連接之接觸部、在功能元件之上方將配線間電性連接之通路部、還有將三維積層之半導體晶片間電性連接之TSV等主要使用W或Cu等金屬材料。最近，取代上述金屬材料之材料，以諸如奈米碳管(CNT)之碳系材料受到矚目。CNT有望作為具有低電阻率且高電流密度耐性、高導熱性之材料。
先行技術文獻 專利文獻
專利文獻1 日本專利公開公報2007-26839號
發明概要
將CNT形成於絕緣膜之開口內而獲得導電構造 之手法有從接觸孔或通路孔等開口之底面使CNT垂直地成長之方法(參照專利文獻1)。
然而，CNT之成長條件強力地依基底基板材料或基底觸媒材料而定，且為了獲得高品質之CNT，需要高成長溫度。因此，在施加有電晶體等電子元件之基板中，不易將高品質之CNT直接成長於形成在基板上之絕緣膜之開口內。
本發明是鑑於上述課題而發明，其目的是提供導電構造及其製造方法、電子裝置及其製造方法，該等導電構造及其製造方法、電子裝置及其製造方法在不依基底基板材料或基底觸媒材料而定下，於被形成對象之開口內形成高品質之CNT，而可獲得可靠度高之所期之導電構造。
本發明之導電構造之製造方法於被形成對象形成開口；並形成立起並列之奈米碳管；將前述奈米碳管之前端部份***至前述開口內；保留***至前述開口內之前述前端部份來去除前述奈米碳管。
本發明之導電構造包含有形成有具有開口徑擴張成錐狀之上方部份之開口的被形成對象、及填充前述開口內之奈米碳管。
本發明之電子裝置之製造方法具有下列步驟：(1)於基板上形成功能元件；(2)形成與前述功能元件電性連接之導電構造；形成前述導電構造之步驟是於被形成對象形成開口，並形成立起並列之奈米碳管，將前述奈米碳管之 前端部份***至前述開口內，保留***至前述開口內之前述前端部份來去除前述奈米碳管。
本發明之電子裝置包含有形成於基板上之功能元件、及與前述功能元件電性連接之導電構造；前述導電構造具有形成有具有開口徑擴張成錐狀之上方部份之開口的被形成對象、及填充前述開口內之奈米碳管。
根據本發明，可在不依基板材料或基底材料而定下，於被形成對象之開口內形成高品質之CNT，而可實現可靠度高之所期之導電構造。
10，20，20a‧‧‧導電構造
11，16，25‧‧‧基板
12‧‧‧氧化膜
13，22‧‧‧觸媒材料
14，23‧‧‧CNT
15‧‧‧轉印支撐膜
17，26，54‧‧‧絕緣膜
17a，26a，52a‧‧‧開口
18，28‧‧‧SOG
21‧‧‧支撐基板
24‧‧‧抗蝕層
24a‧‧‧抗蝕遮罩
26a1，52a2‧‧‧上方部份
26a2，52a2‧‧‧下方部份
27‧‧‧基底金屬膜
31‧‧‧Si基板
32‧‧‧元件分離構造
33‧‧‧閘極絕緣膜
34‧‧‧閘極電極
35‧‧‧源極/汲極區域
36‧‧‧接觸部
37‧‧‧虛設接觸部
38‧‧‧接點金屬
39‧‧‧多層石墨烯
40，42‧‧‧下層配線
41，44‧‧‧層間絕緣膜
41a，44a‧‧‧配線溝
43A‧‧‧通路部
43B‧‧‧虛設通路部
45‧‧‧上層配線
51‧‧‧半導體晶片
52‧‧‧Si基板
53‧‧‧TSV
55‧‧‧配線
圖1A是依步驟順序顯示第1實施形態之導電構造之製造方法的概略截面圖。
圖1B是接續圖1A、依步驟順序顯示第1實施形態之導電構造之製造方法的概略截面圖。
圖1C是接續圖1B、依步驟順序顯示第1實施形態之導電構造之製造方法的概略截面圖。
圖1D是接續圖1C、依步驟順序顯示第1實施形態之導電構造之製造方法的概略截面圖。
圖2A是接續圖1D、依步驟順序顯示第1實施形態之導電構造之製造方法的概略截面圖。
圖2B是接續圖2A、依步驟順序顯示第1實施形態之導電構造之製造方法的概略截面圖。
圖2C是接續圖2B、依步驟順序顯示第1實施形態之導電 構造之製造方法的概略截面圖。
圖2D是接續圖2C、依步驟順序顯示第1實施形態之導電構造之製造方法的概略截面圖。
圖3A是接續圖2D、依步驟順序顯示第1實施形態之導電構造之製造方法的概略截面圖。
圖3B是接續圖3A、依步驟順序顯示第1實施形態之導電構造之製造方法的概略截面圖。
圖3C是接續圖3B、依步驟順序顯示第1實施形態之導電構造之製造方法的概略截面圖。
圖4A是依步驟順序顯示第2實施形態之導電構造之製造方法的概略截面圖。
圖4B是接續圖4A、依步驟順序顯示第2實施形態之導電構造之製造方法的概略截面圖。
圖4C是接續圖4B、依步驟順序顯示第2實施形態之導電構造之製造方法的概略截面圖。
圖4D是接續圖4C、依步驟順序顯示第2實施形態之導電構造之製造方法的概略截面圖。
圖4E是接續圖4D、依步驟順序顯示第2實施形態之導電構造之製造方法的概略截面圖。
圖5A是接續圖4E、依步驟順序顯示第2實施形態之導電構造之製造方法的概略截面圖。
圖5B是接續圖5A、依步驟順序顯示第2實施形態之導電構造之製造方法的概略截面圖。
圖5C是接續圖5B、依步驟順序顯示第2實施形態之導電 構造之製造方法的概略截面圖。
圖6A是接續圖5C、依步驟順序顯示第2實施形態之導電構造之製造方法的概略截面圖。
圖6B是接續圖6A、依步驟順序顯示第2實施形態之導電構造之製造方法的概略截面圖。
圖6C是接續圖6B、依步驟順序顯示第2實施形態之導電構造之製造方法的概略截面圖。
圖7A是接續圖6C、依步驟順序顯示第2實施形態之導電構造之製造方法的概略截面圖。
圖7B是接續圖7A、依步驟順序顯示第2實施形態之導電構造之製造方法的概略截面圖。
圖8是顯示第2實施形態之導電構造之製造方法之另一例的概略截面圖。
圖9A是顯示第2實施形態之導電構造之製造方法之圖6B的具體例之概略截面圖。
圖9B是顯示第2實施形態之導電構造之製造方法之圖6B的具體例之概略截面圖。
圖10A是顯示第2實施形態之變形例之導電構造之製造方法的主要步驟之概略截面圖。
圖10B是接續圖10A、顯示第2實施形態之變形例之導電構造之製造方法的主要步驟之概略截面圖。
圖11是顯示第3實施形態之MOS電晶體之主要結構的概略截面圖。
圖12是接續圖11、顯示第3實施形態之MOS電晶體之主 要結構的概略截面圖。
圖13是接續圖12、顯示第3實施形態之MOS電晶體之主要結構的概略截面圖。
圖14是顯示具有第4實施形態之MOS電晶體等通路部之配線構造之主要結構的概略截面圖。
圖15是顯示具有第5實施形態之TSV之半導體裝置之主要結構的概略截面圖。
用以實施發明之形態 第1實施形態
以下，就第1實施形態之導電構造及其製造方法，一面參照圖式，一面詳細地說明。
圖1A~圖3C是依步驟順序顯示第1實施形態之導電構造之製造方法的概略截面圖。
首先，如圖1A所示，於基板11上形成氧化膜12。
準備例如Si基板作為基板11。亦可使用SiC基板或各種絕緣基板等取代Si基板。
於基板11上以CVD法等堆積例如氧化矽膜。藉此，可形成氧化膜12。
接著，如圖1B所示，將CNT14成長於氧化膜12上。
詳細言之，首先，以真空沉積法，於氧化膜12上堆積触媒材料例如數nm左右之厚度。觸媒材料使用從Co、Ni、Fe、Al等選出之1種或2種以上之材料、或該等1種或2種以 上與從Ti、TiN、TiO2、V等選出之1種或2種以上的混合材料。舉例言之，可選擇Co/Ti或Co/V。藉此，可於氧化膜12上形成觸媒材料13。
接著，藉例如熱CVD法，將成長溫度設定為基板材料或觸媒材料之升華溫度以下，在此，設定為例如800℃左右，執行奈米碳管(CNT)之成長處理。藉此，將複數根CNT14並列形成為從存在於氧化膜12上之觸媒材料13立起。
接著，如圖1C所示，將CNT14之上端平坦化。
詳細言之，藉將業經預先平坦化之支撐基板等按壓至CNT14之上端，而將該上端平坦化。
然後，如圖1D所示，於業經平坦化之CNT14之上端上形成轉印支撐膜15。
詳細言之，以例如濺鍍法將金屬膜或絕緣膜、在此為Au堆積於業經平坦化之CNT14之上端上。藉此，可形成轉印支撐膜15。
接著，如圖2A所示，將基板11與氧化膜12一同去除。
詳細言之，使用緩衝氫氟酸(BHF)等，使氧化膜12從形成有CNT14之觸媒材料13拉開間隔。藉此，可將基板11與氧化膜12一同去除。
之後，如圖2B所示，去除觸媒材料13。
詳細言之，使用FeCl3水溶液、HCl等藥液，處理觸媒材料13藉此，可從CNT14去除觸媒材料13。此外，亦可於 去除觸媒材料13後，於CNT14之前端蒸氣沉積金屬等作為接合材料。又，亦可在不去除觸媒材料13下接合。
接著，如圖2C所示，使基板16與轉印支撐膜15對向。
詳細言之，首先，準備半導體基板等基板16，於基板16上(或上方)形成絕緣膜17。絕緣膜17為例如氧化矽膜，可以CVD法等形成。
接著，於絕緣膜17之預定部位形成開口17a。開口17a藉以光刻法及乾式蝕刻加工絕緣膜17而形成。
然後，賦與對向之兩者間揮發性溶媒。揮發性溶媒可使用丙酮、乙醇等。或者，亦可使用金屬奈米粒子分散液。
之後，使所賦與之揮發性溶媒乾燥。亦可於乾燥後，以加壓機等施加壓著。如圖2D所示，當所塗佈之揮發性溶媒乾燥時，轉印支撐膜15密合於基板16，絕緣膜17與CNT14密合。CNT14之前端部份***至開口17a內，連接於開口17a之底面。
然後，如圖3A所示，塗佈SOG18，施行化學機械研磨(Chemical-Mechanical Polishing：CMP)。詳細言之，保留存在於開口17a內之CNT14之前端部份，研磨SOG18、轉印支撐膜15、不必要之CNT14。亦可使用金屬奈米粒子膏等取代SOG18。
或者，取代圖3A之步驟之方法亦可如圖3B所示，去除轉印支撐膜15，接著，去除不必要之CNT14。
詳細言之，對轉印支撐膜15施行離子研磨等，使轉印支撐膜15從CNT14拉開間隔。藉此，可去除轉印支撐膜15。之後，保留存在於開口17a內之CNT14之前端部份，對從絕緣膜17之表面突出之CNT14施行離子研磨等。藉此，可去除CNT14之從絕緣膜17之表面突出的部份(不必要之部份)。
根據上述，如圖3C所示，可形成以CNT14填充絕緣膜17之開口17a內而成之導電構造10。
如以上所說明，根據本實施形態，可在不依基底觸媒材料而定下，於絕緣膜17之開口17a內形成高品質之CNT14，而可實現可靠度高之所期之導電構造10。
第2實施形態
以下，就第2實施形態之導電構造及其製造方法，一面參照圖式，一面詳細地說明。
圖4A~圖7B是依步驟順序顯示第2實施形態之導電構造之製造方法的概略截面圖。
首先，如圖4A所示，將CNT23成長於支撐基板21上。
詳細言之，首先，準備例如Si基板作為支撐基板21。亦可使用SiC基板或諸絕緣基板等取代Si基板。
然後，以真空沉積法等，於支撐基板21上堆積觸媒材料例如數nm左右之厚度。觸媒材料使用從Co、Ni、Fe、Al等選出之1種或2種以上之材料、或者該等1種或2種以上與從Ti、TiN、TiO2、V等選出之1種或2種以上的混合材料。舉例言之，可選擇Co/Ti或Co/V。藉此，可於支撐基板21上 形成觸媒材料22。
接著，以例如熱CVD法，將成長溫度設定在基板材料或觸媒材料之升華溫度以下，在此，設定在例如800℃以下，執行奈米碳管(CNT)之成長處理。藉此，複數根CNT23並列形成為從存在於支撐基板21上之觸媒材料22立起。CNT23以例如1×1012(根/cm2)左右之密度形成。
接著，如圖4B所示，於CNT23形成抗蝕層24。詳細言之，將抗蝕劑塗佈成覆蓋CNT23整體(填埋CNT23)。藉此，形成抗蝕層24。
接著，如圖4C所示，形成抗蝕遮罩24a。
詳細言之，使用丙酮、乙醇、IPA、NMP等藥液，將抗蝕層24施行濕處理預定時間，去除表面之抗蝕劑。亦可使用旋轉塗佈機等，連續地進行濕處理及之後之乾燥。藉此處理，可選擇性地蝕刻抗蝕層24，而形成從CNT23之下端以抗蝕劑覆蓋至預定高度之抗蝕遮罩24a。
接著，如圖4D所示，將CNT23之長度調短。
詳細言之，對CNT23之從抗蝕遮罩24a露出之部份施行離子研磨或灰化。藉此，可去除CNT23之該部份，而將CNT23調節成以抗蝕遮罩24a之高度規定之所期長度。
然後，如圖4E所示，去除抗蝕遮罩24a。
詳細言之，使用丙酮等藥液，將抗蝕遮罩24a進行濕處理。藉此處理，可選擇性地蝕刻抗蝕罩24a，而從CNT23去除。
在本實施形態中，可將已成長之CNT23調短成所 期長度。藉此，如後述，將CNT23***至絕緣膜之開口之際，CNT23不致傾倒或彎折，而可將CNT23以幾乎直立之狀態***至開口。
此外，亦可執行圖8之步驟來取代圖4C、圖4D之步驟。
詳細言之，在形成有覆蓋CNT23整體之抗蝕膜24之狀態下，對CNT23之上部與抗蝕層24之上部一同施行灰化。藉控制灰化之時間等，對CNT23之上部與抗蝕層24之上部一同灰化，而保留所期之高度之CNT23及抗蝕層24。之後，以與圖4E相同之步驟，去除抗蝕層24。
亦可將圖4B~圖4E之各步驟、或圖4B、圖8及圖4E之各步驟應用於第1實施形態之圖1B之CNT14，將所成長之CNT14之長度調短成所期之長度。
之後，如圖5A所示，於基板25上之絕緣膜26形成開口26a。
詳細言之，首先，準備Si基板等基板25，於基板25上(或上方)形成絕緣膜26。絕緣膜26為例如氧化矽膜，以CVD法等形成。
其次，於絕緣膜26之預定部位形成開口26a。開口26a藉以光刻及乾式蝕刻加工絕緣膜26而形成。
接著，如圖5B所示，將開口26a之上方部份加工成錐狀，擴張開口徑。
詳細言之，對絕緣膜26之開口26a從傾斜方向施行離子研磨。藉此，開口26a之上方部份26a1形成錐狀，上方部份 26a1之開口徑較下方部份(開口26a之垂直壁部份)26a2之開口徑擴張。
接著，如圖5C所示，形成基底金屬膜27。
詳細言之，為覆蓋開口26a之內壁面，以濺鍍法等，於絕緣膜26上將例如Ti、TiN、Ta、TaN等位障金屬形成膜，或為與CNT電性連接，將Au、Pd、In等接點金屬形成膜。藉此，形成基底金屬膜27。
然後，如圖6A所示，使基板25與支撐基板21對向。
詳細言之，使基板25與支撐基板21對向成CNT23之前端與絕緣膜26之表面對面。
之後，如圖6B所示，將CNT23之前端部份***至開口26a內而壓著。
詳細言之，將CNT23之前端部份***絕緣膜26之開口26a內至到達底面為止並壓著。為在此狀態下減低接觸電阻，亦可以400℃左右進行退火處理。藉此，可將CNT23之前端壓著至開口26a之底面並連接。亦可於圖6A時，預先給與CNT23之前端Au等金屬，藉該金屬，提高CNT23之前端之與開口26a之底面的連接性。
於此壓著連接時，因開口26a之上方部份26a1之存在，關於CNT23之前端部份，不僅將對應於下方部份26a2之部份壓入至開口26a內，亦將相鄰於該部份之部份一同壓入至開口26a內。藉此，開口26a內之CNT23之密度高於圖6A之狀態之CNT23的密度。
於圖9A、圖9B顯示圖6B之具體例。圖9A顯示開口26a以1比1之比例密集形成於絕緣膜26之情形，圖9B顯示開口26a單獨形成於絕緣膜26之情形。
為圖9A時，開口26a之下方部份26a2內之CNT23的密度提高至圖6A之狀態之CNT23之密度之至少4倍左右、即4×1012(根/cm2)左右，而可減低電阻或熱阻至1/4左右。
為圖9B時，按開口26a之上方部份26a1之開口徑A與下方部份26a2之開口徑B的比例，可改變開口26a內之CNT23之密度。舉例言之，開口徑A：開口徑B=3：1時，開口26a之下方部份26a2內之CNT23之密度可提高至圖6A之狀態之CNT23之密度的9倍左右、即9×1012(根/cm2)左右，而可將電阻或熱阻減低至1/9左右。
接著，如圖6C所示，固定基板25與支撐基板21之間。
詳細言之，給予基板25與支撐基板21之間例如SOG28，以SOG28填埋基板25與支撐基板21之間的間隙。藉此，可以SOG28固定兩者間。此外，亦可以其他之絕緣物或Au、Cu等導電性優異之金屬材料取代SOG28，藉金屬奈米粒子或電鍍法等填埋基板25與支撐基板21之間的間隙。
之後，如圖7A所示，去除支撐基板21。
詳細言之，使用切片機或研磨機等，去除支撐基板21。
接著，如圖7B所示，表面平坦化。
詳細言之，以例如化學機械研磨(Chemical-Mechanical Polishing：CMP)法，將觸媒材料22、CNT23、SOG28、基底金屬膜27、及絕緣膜26研磨並平坦化成保留開口26a之下方部份26a2。
根據以上，可形成以CNT23填充絕緣膜26之開口26a之下方部份26a2內而成之導電構造20。
如以上所說明，根據本實施形態，可在不依基底材料而定下，於絕緣膜26之開口26a之下方部份26a2內形成高品質之CNT23，而可實現可靠度高之所期之導電構造20。
在導電構造20，CNT23形成為高於形成在支撐基板21上之CNT23之密度，而實現具有更優異之低電阻率且高電流密度耐性、高導熱性之導電構造。
變形例
在此，就第2實施形態之變形例作說明。在本例中，與第2實施形態同樣地揭示導電構造及其製造方法。在導電構造之形態不同之點與第2實施形態不同。
圖10A、圖10B是顯示第2實施形態之變形例之導電構造之製造方法的主要步驟之概略截面圖。此外，關於對應於第2實施形態之構成構件，附上相同標號而省略詳細說明。
在本例中，首先與第2實施形態同樣地，執行圖4A~圖7A(包含圖8)之各步驟。於圖10A顯示相當於圖7A之狀態。
接著，如圖10B所示，表面平坦化。
詳細言之，以例如CMP法將觸媒材料22、CNT23、 SOG28、基底金屬膜27及絕緣膜26研磨平坦化成保留開口26a之下方部份26a2及上方部份26a2之一部份。此外，為防止相鄰之導電構造間之短路，需要依導電構造分斷基底金屬膜27。
根據以上，可形成以CNT23填充絕緣膜26之開口26a之下方部份26a2及上方部份26a2(之一部份)內而成之導電構造20a。
根據本例，不依基底材料而定，於絕緣膜26之開口26a之下方部份26a2內形成高品質之CNT23，而可實現可靠度高之所期導電構造20a。
在導電構造20a中，CNT23形成為高於形成於支撐基板21上之CNT23之密度，而實現具有更優異之低電阻率且高電流密度耐性、高導熱性之導電構造。再者，導電構造20a是上方部份26a2形成為較下方部份26a2大徑。藉此結構，可於導電構造20a上形成寬度大於下方部份26a2之開口徑的配線，又，可更確實地獲得配線之與導電構造20a之連接。在導電構造20a，在下方部份26a2內之CNT23之密度高於在上方部份26a2內之CNT23的密度。
第3實施形態
在本實施形態中，揭示將在第1實施形態、第2實施形態及其變形例之其中任一個揭示之導電構造應用於MOS電晶體之接觸部的情形。在此，例示將在第2實施形態之變形例揭示之導電構造應用於MOS電晶體之接觸部的情形。此外，關於與第2實施形態之變形例之構成構件等相同的構 件，附上相同標號。
圖11~圖13是顯示第3實施形態之MOS電晶體之主要結構的概略截面圖。
首先，如圖11所示，形成與電晶體元件連接之接觸部36。
於矽基板1上形成電晶體元件作為功能元件。
詳細言之，對應於第2實施形態之變形例之基板25的構造是於例如Si基板31之表層以例如STI(Shallow Trench Isolation(淺溝槽隔離)法形成元件分離構造32，確定元件活性區域。
接著，於元件活性區域以熱氧化等、例如將氧化矽膜以CVD法堆積，於氧化矽膜上以CVD法堆積例如多晶矽膜。將多晶矽膜及氧化矽膜以光刻及接在其後之乾式蝕刻加工成電極形狀。根據以上，可於閘極絕緣膜33上形成閘極電極34。
接著，將預定導電型(p型或n型)雜質以離子注入至元件活性區域之閘極電極34之兩側。藉此，於元件活性區域之閘極電極34之兩側分別形成源極/汲極區域35。
根據以上，可形成電晶體元件。
之後，形成接觸部36作為對應於第2實施形態之變形例之導電構造20a的構造。
詳細言之，依序進行第2實施形態之變形例之圖4A~圖6C及圖10A、圖10B之各步驟。根據以上，可形成以CNT23填充絕緣膜26之開口26a之下方部份26a2及上方部份 26a2(之一部份)內而成之接觸部36。接觸部36為將電晶體元件之閘極電極34、源極/汲極區域35與接觸部36上之圖中未示之配線電性連接的導電構造。
在本實施形態，顯示下述情形，前述情形是為了將開口26a內之CNT23控制成所期之狀態、密度，而於例如元件分離構造32上將未電性連接之虛設接觸部37與接觸部36一同形成。
接著，如圖12所示，以接點金屬38為中介，形成多層石墨烯39。
詳細言之，首先，於接觸部36上及虛設接觸部37上整面以濺鍍法等將Ti或TiN等形成膜，而形成接點金屬38。
然後，於例如Si基板上以CVD法等形成石墨烯積層成多層而成之多層石墨烯，而將此多層石墨烯轉印於接點金屬38上。
之後，給予轉印之多層石墨烯揮發性溶媒。揮發性溶媒使用丙酮、乙醇等。使所給予之揮發性溶媒乾燥，而使多層石墨烯與觸點金屬38密合。
根據以上，可於觸點金屬38上形成多層石墨烯39。
接著，如圖13所示，形成與接觸部36電性連接之下層配線40。
詳細言之，以光刻及乾式蝕刻等將觸點金屬38及多層石墨39加工成配線形狀。根據以上，可形成與接觸部36電性連接而成之下層配線40。下層配線40亦形成於虛設接觸部37上。
根據本實施形態，在不依基底材料而定下，於絕緣膜26之開口26a之下方部份26a2內形成高品質的CNT23，而可實現具有可靠度高之所期接觸部36之MOS電晶體。
第4實施形態
在本實施形態中，揭示下述情形，前述情形是將在第1實施形態、第2實施形態及其變形例中任一個揭示之導電構造應用於MOS電晶體等通路部。在此，例示將在第2實施形態之變形例所揭示之導電構造應用於MOS電晶體等通路部之情形。此外，關於與第2實施形態之變形例之構成構件相同之構件，附上相同標號。
圖14是顯示具有第4實施形態之MOS電晶體等通路部之配線構造之主要結構的概略截面圖。
首先，與第3實施形態同樣地，形成例如MOS電晶體之電晶體元件。在圖14中，省略電晶體元件之圖示。
接著，與在第3實施形態所示之接觸部36電性連接，或者形成與虛設接觸部37連接之下層配線42。
下層配線42以例如金屬鑲嵌法形成。詳細言之，形成層間絕緣膜41，於層間絕緣膜41形成配線溝41a，以例如電鍍法成膜成將配線溝41a以銅或銅合金等金屬材料填埋後，以CMP將金屬材料研磨平坦化。根據以上，可形成填埋於層間絕緣膜41之下層配線42。
接著，形成通路部43A及虛設通路部43B作為對應於第2實施形態之變形例之導電構造20a的構造。
詳細言之，依序進行第2實施形態之變形例之圖4A~圖6C及圖10A、圖10B之各步驟。根據以上，可形成以CNT23填充絕緣膜26之開口26a之下方部份26a2及上方部份26a2(之一部份)內而成的通路部43A及虛設通路部43B。
接著，形成與通路部43A電性連接之上層配線45。
上層配線45以例如金屬鑲嵌法形成。詳細言之，於絕緣膜26上形成層間絕緣膜44，於層間絕緣膜44之相當於通路部43之部位形成配線溝44a，以例如電鍍法成膜成將配線溝44a以銅或銅合金等金屬材料填埋後，以CMP將金屬材料研磨平坦化。根據以上，形成埋填於層間絕緣膜44之下層配線45。通路部43A為將下層配線42與上層配線45電性連接之導電構造。另一方面，虛設通路部43B不於其上形成配線，而不具有電性連接。
如以上，可形成具有下層配線42、通路部43A(虛設通路部43B)及上層配線45之配線構造。此外，亦可以多層石墨烯作為材料形成與通路部43連接之下層配線與上層配線取代下層配線42及上層配線45。
根據本實施形態，可在不依基底材料而定下，於絕緣膜26之開口26a之下方部份26a2內形成高品質的CNT23，而可實現具有可靠度高之所期通路部43之配線構造。
第5實施形態
在本實施形態中，揭示下述情形，前述情形是將在第1 實施形態、第2實施形態及其變形例中任一個揭示之導電構造應用於Si貫穿電極(Through-Silicon Via(矽穿孔)：TSV)。在此，例示將在第2實施形態之變形例所揭示之導電構造應用於TSV之情形。此外，關於與第2實施形態之變形例之構成構件等相同的構件，附上同一標號。
圖15是顯示具有第5實施形態之TSV之半導體裝置之主要結構的概略截面圖。
本實施形態之半導體裝置積層有複數層(在此為3層)之半導體晶片51，各半導體晶片51分別於Si基板52形成TSV53，藉由TSV53電性連接。
首先，形成TSV53作為對應於第2實施形態之變形例之導電構造20a的構造。
在此，Si基板52對應於第2實施形態之變形例之絕緣膜26，貫穿口52a對應於開口26a，下方部份52a1對應於下方部份26a2，上方部份52a2對應於上方部份26a2。
詳細言之，依序進行第2實施形態之變形例之圖4A~圖6C及圖10A、圖10B之各步驟。根據以上，可形成以CNT23填充Si基板52之貫穿口52a之下方部份52a2及上方部份52a2(之一部份)內而成的TSV53。
接著，形成與TSV53電性連接之配線55。
配線54以例如金屬鑲嵌法形成。詳細言之，於Si基板52上形成絕緣膜54，於絕緣膜54之相當於TSV53上之部位形成配線溝54a，以例如電鍍法成膜成將配線溝54a以銅或銅合金等金屬材料填埋後，以CMP將金屬材料研磨平坦 化。根據以上，可形成填埋至絕緣膜54之配線55。
同樣地，執行複數次、在本實施形態為2次TSV53之形成步驟及配線55之形成步驟。
根據以上，積層各半導體晶片51，形成各半導體晶片51之TSV53藉由配線55電性連接而成之半導體裝置。此外，亦可以例如石墨烯為材料，形成與TSV53電性連接之配線取代配線55。
根據本實施形態，在不依基底材料而定下，於Si52之開口52a之下方部份52a2內形成高品質之CNT23，而可實現具有可靠度高之所期之TSV53的半導體裝置。
產業上之可利用性
根據本發明，可在不依基板材料或基底材料而定下，於被形成對象之開口內形成高品質之CNT，而可實現可靠度高之所期之導電構造。
20‧‧‧導電構造
23‧‧‧CNT
25‧‧‧基板
26‧‧‧絕緣膜
26a2‧‧‧下方部份
27‧‧‧基底金屬膜

Claims (20)

  1. 一種導電構造之製造方法，其特徵在於：於被形成對象形成開口；形成立起並列之奈米碳管；將前述奈米碳管之前端部份***至前述開口內；保留***至前述開口內之前述前端部份來去除前述奈米碳管。
  2. 如請求項1之導電構造之製造方法，其中將前述開口之上方部份加工成錐狀，擴張開口徑，前述奈米碳管之***至前述開口內之前述前端部份的密度高於其他部份之密度。
  3. 如請求項2之導電構造之製造方法，其中保留前述前端部份來去除前述奈米碳管之際，於具有前述上方部份之前述開口內填充有前述前端部份。
  4. 如請求項2之導電構造之製造方法，其中保留前述前端部份來去除前述奈米碳管後，將前述被形成對象之相當於前述上方部份之表層平坦化去除。
  5. 如請求項1至3項中任一項之導電構造之製造方法，其中形成前述奈米碳管之際，從支撐基板之表面，使前述奈米碳管成長，並形成覆蓋前述奈米碳管之遮罩，將前述奈米碳管去除至預定高度。
  6. 如請求項5之導電構造之製造方法，其中將前述遮罩形成為從前述奈米碳管之下端覆蓋至預定高度，以去除前 述奈米碳管之從前述遮罩露出之部份。
  7. 如請求項5之導電構造之製造方法，其中將前述遮罩形成為覆蓋前述奈米碳管整體，將前述奈米碳管與前述遮罩一同去除至預定高度。
  8. 如請求項1之導電構造之製造方法，其中前述奈米碳管之前述前端部分朝前述開口內之***是藉由使前述奈米碳管與前述被形成對象相對向，並於前述奈米碳管與前述被形成對象之間賦與揮發性溶媒，且使已賦與之前述揮發性溶媒乾燥而進行。
  9. 如請求項8之導電構造之製造方法，其中前述揮發性溶媒之乾燥是一邊將前述奈米碳管與前述被形成對象壓著一邊進行。
  10. 一種電子裝置之製造方法，其特徵在於具有下列步驟：於基板上形成功能元件；及形成與前述功能元件電性連接之導電構造；形成前述導電構造之步驟是於被形成對象形成開口，形成立起並列之奈米碳管，將前述奈米碳管之前端部份***至前述開口內，保留***至前述開口內之前述前端部份來去除前述奈米碳管。
  11. 如請求項10之電子裝置之製造方法，其中將前述開口之上方部份加工成錐狀，並擴張開口徑，前述奈米碳管之***至前述開口內之前述前端部份的密度高於其他部份之密度。
  12. 如請求項11之電子裝置之製造方法，其中於保留前述前 端部份來去除前述奈米碳管之際，於具有前述上方部份之前述開口內填充有前述前端部份。
  13. 如請求項11之電子裝置之製造方法，其中於保留前述前端部份來去除前述奈米碳管後，將前述被形成對象之相當於前述上方部份之表層平坦化去除。
  14. 如請求項10至13項中任一項之電子裝置之製造方法，其中於形成前述奈米碳管之際，從支撐基板之表面，使前述奈米碳管成長，並形成覆蓋前述奈米碳管之遮罩，以將前述奈米碳管去除至預定高度。
  15. 如請求項14之電子裝置之製造方法，其中將前述遮罩形成為從前述奈米碳管之下端覆蓋至預定高度，去除前述奈米碳管之從前述遮罩露出之部份。
  16. 如請求項14之電子裝置之製造方法，其中將前述遮罩形成為覆蓋前述奈米碳管整體，將前述奈米碳管與前述遮罩一同去除至預定高度。
  17. 如請求項10之電子裝置之製造方法，其中前述導電構造為連接前述功能元件與配線之接觸部。
  18. 如請求項10之電子裝置之製造方法，其中前述導電構造為在前述功能元件之上方將下層配線與上層配線電性連接之通路部。
  19. 如請求項10之電子裝置之製造方法，其中前述奈米碳管之前述前端部分朝前述開口內之***是藉由使前述奈米碳管與前述被形成對象相對向，並於前述奈米碳管與前述被形成對象之間賦與揮發性溶媒，且使已賦與之前 述揮發性溶媒乾燥而進行。
  20. 如請求項19之電子裝置之製造方法，其中前述揮發性溶媒之乾燥是一邊將前述奈米碳管與前述被形成對象壓著一邊進行。
TW103103502A 2013-06-21 2014-01-29 A method of manufacturing the conductive structure, and a method of manufacturing the electronic device TWI590459B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2013130840A JP6175931B2 (ja) 2013-06-21 2013-06-21 導電構造及びその製造方法、電子装置及びその製造方法

Publications (2)

Publication Number Publication Date
TW201501303A TW201501303A (zh) 2015-01-01
TWI590459B true TWI590459B (zh) 2017-07-01

Family

ID=52104299

Family Applications (1)

Application Number Title Priority Date Filing Date
TW103103502A TWI590459B (zh) 2013-06-21 2014-01-29 A method of manufacturing the conductive structure, and a method of manufacturing the electronic device

Country Status (4)

Country Link
US (1) US10090248B2 (zh)
JP (1) JP6175931B2 (zh)
TW (1) TWI590459B (zh)
WO (1) WO2014203550A1 (zh)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10170426B2 (en) * 2015-03-18 2019-01-01 Fujitsu Limited Manufacturing method of wiring structure and wiring structure
JP6077076B1 (ja) 2015-09-11 2017-02-08 株式会社東芝 グラフェン配線構造及びグラフェン配線構造の作製方法
KR102508471B1 (ko) * 2018-04-22 2023-03-10 에피노바테크 에이비 강화 박막 필름 장치
JP7085417B2 (ja) * 2018-06-25 2022-06-16 ルネサスエレクトロニクス株式会社 半導体装置
DE102019211468A1 (de) * 2019-07-31 2021-02-04 Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. Vertikale verbindungshalbleiter-struktur und verfahren zum herstellen derselbigen
EP3836227A1 (en) 2019-12-11 2021-06-16 Epinovatech AB Semiconductor layer structure
EP3866189B1 (en) 2020-02-14 2022-09-28 Epinovatech AB A mmic front-end module
EP3879706A1 (en) 2020-03-13 2021-09-15 Epinovatech AB Field-programmable gate array device
KR20220127812A (ko) 2021-03-10 2022-09-20 창신 메모리 테크놀로지즈 아이엔씨 반도체 구조 및 반도체 구조의 제조 방법
EP4101945B1 (en) 2021-06-09 2024-05-15 Epinovatech AB A device for performing electrolysis of water, and a system thereof

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03227590A (ja) * 1990-02-01 1991-10-08 Fujitsu Ltd ビアの形成方法
JP4339657B2 (ja) 2003-09-30 2009-10-07 富士通株式会社 半導体装置及びその製造方法
JP5115681B2 (ja) 2005-07-15 2013-01-09 住友金属鉱山株式会社 燃料電池用電解質膜及び燃料電池用電解質膜の製造方法
WO2007110899A1 (ja) * 2006-03-24 2007-10-04 Fujitsu Limited 炭素系繊維のデバイス構造およびその製造方法
JP4869362B2 (ja) * 2009-01-29 2012-02-08 株式会社東芝 カーボンナノチューブの製造方法
JP5238775B2 (ja) * 2010-08-25 2013-07-17 株式会社東芝 カーボンナノチューブ配線の製造方法

Also Published As

Publication number Publication date
WO2014203550A1 (ja) 2014-12-24
TW201501303A (zh) 2015-01-01
JP2015005659A (ja) 2015-01-08
US20160172305A1 (en) 2016-06-16
US10090248B2 (en) 2018-10-02
JP6175931B2 (ja) 2017-08-09

Similar Documents

Publication Publication Date Title
TWI590459B (zh) A method of manufacturing the conductive structure, and a method of manufacturing the electronic device
US9818644B2 (en) Interconnect structure and manufacturing method thereof
TWI449128B (zh) 積體電路結構及其製造方法
JP5656341B2 (ja) 半導体装置およびその製造方法
TWI567915B (zh) Wiring structure and manufacturing method thereof
TWI511206B (zh) 藉由三維整合技術製造高效能碳奈米管電晶體積體電路的方法
US10446494B2 (en) Manufacturing method of wiring structure and wiring structure
JP2011096980A (ja) 半導体装置およびその製造方法
TW201135885A (en) Semiconductor device and method for forming the same
TWI743464B (zh) 新穎的電容器結構及其形成方法
TW202114117A (zh) 半導體結構
WO2011135641A1 (ja) 半導体装置およびその製造方法
JP6225596B2 (ja) 配線構造の製造方法及び配線構造
JP2010135631A (ja) 配線構造及びその形成方法、並びに半導体装置
JP5870758B2 (ja) 電子デバイス及びその製造方法
TWI524421B (zh) 半導體積體電路與其製造方法
US9991187B2 (en) Electronic device and method for manufacturing the same, and substrate structure and method for manufacturing the same
JP6244770B2 (ja) カーボン導電構造及びその製造方法
TWI490980B (zh) 導電接觸物之製造方法
TWI548041B (zh) 半導體裝置及在半導體裝置內製造金屬接觸及生成奈米碳管結構以連接半導體終端與金屬層的方法
Sato et al. Novel implantation process of carbon nanotubes for plugs and vias, and their integration with transferred multilayer graphene wires
JP2009054683A (ja) 半導体装置およびその製造方法
TW202234662A (zh) 位元線與電容器接觸點之間具有氣隙的半導體元件及其製備方法
CN115939077A (zh) 半导体结构及其制造方法
JP2023527329A (ja) 層スタックの部分を修正する方法