TWI582925B - 半導體元件封裝結構與其製造方法 - Google Patents

半導體元件封裝結構與其製造方法 Download PDF

Info

Publication number
TWI582925B
TWI582925B TW104103658A TW104103658A TWI582925B TW I582925 B TWI582925 B TW I582925B TW 104103658 A TW104103658 A TW 104103658A TW 104103658 A TW104103658 A TW 104103658A TW I582925 B TWI582925 B TW I582925B
Authority
TW
Taiwan
Prior art keywords
metal plate
package structure
semiconductor device
device package
conductive
Prior art date
Application number
TW104103658A
Other languages
English (en)
Other versions
TW201630139A (zh
Inventor
李家偉
胡延妮
Original Assignee
智威科技股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 智威科技股份有限公司 filed Critical 智威科技股份有限公司
Priority to TW104103658A priority Critical patent/TWI582925B/zh
Priority to CN201610076483.2A priority patent/CN105845646B/zh
Publication of TW201630139A publication Critical patent/TW201630139A/zh
Application granted granted Critical
Publication of TWI582925B publication Critical patent/TWI582925B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3736—Metallic materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4871—Bases, plates or heatsinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4871—Bases, plates or heatsinks
    • H01L21/4875—Connection or disconnection of other leads to or from bases or plates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H01L23/3672—Foil-like cooling fins or heat sinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
  • Wire Bonding (AREA)
  • Led Device Packages (AREA)

Description

半導體元件封裝結構與其製造方法
本發明是關於一種封裝結構，且特別是關於一種具有較佳的散熱效果之半導體元件封裝結構與其製造方法。
隨著時代的進步，各種電子裝置日益貼近人們的生活，已成為人們生活中密不可分的一環。例如：行動電話、個人電腦、平板電腦等生活中所需的電子裝置，帶給我們生活上很大的方便。這些電子裝置內部都具有不少半導體元件，但在長久運作的情況下，這些半導體元件的溫度會升高，若不能進行有效散熱，這些半導體元件便有可能損壞。
　 在台灣專利1417994號中，揭露一半導體元件封裝結構。請參照圖6所示，此半導體元件封裝結構1包括一頂層基板71、一頂層外部導電端子71A、一頂層內部導電軌跡71B、一底層基板72、一底層外部導電端子72A、一底層內部導電軌跡72B、一絕緣層80、與一晶片90。晶片30於運作時所產生的熱量主要是藉由頂層基板71與底層基板72傳送到外部，而部份的熱量則是藉由頂層外部導電端子71A、頂層內部導電軌跡71B、底層外部導電端子72A、與底層內部導電軌跡72B熱傳導到外部，以達到散熱的功效。
　 然而，隨著科技的進步，晶片90運作的速率愈來愈高，產生的熱量也愈來愈多，上述的熱傳導方式以愈來愈不符合需求。另外，由於頂層內部導電軌跡71B與頂層外部導電端子71A及底層內部導電軌跡72B與頂層外部導電端子71A之間分別設置有頂層基板71與底層基板72，而頂層基板71與底層基板72是由玻璃纖維所製成，其熱傳導係數較低，故晶片90所產生的廢熱便不容易排出。這樣一來，會使熱量累積於半導體元件上，使晶片90之溫度越來愈高，而降低晶片90的使用壽命。
　 因此，如何設計出一種半導體元件封裝結構，以具有較佳的散熱效果，便是本領域具有通常知識者值得去思量地。
　 本發明之目的在於提供一半導體元件封裝結構，半導體元件封裝結構具有較佳的散熱效果，而不致形成電路短路的現象。
　 本發明之目的在於提供一種半導體元件封裝結構，包括一半導體元件、
一頂端基板、一底端基板、一絕緣層及二金屬導電層。頂端基板主要由導電金屬所製成，且於頂端基板上具有一第一分隔區，第一分隔區將頂端基板分割成二個互不電性連接的區塊。底端基板主要由導電金屬所製成，且於底端基板上具有一第二分隔區，第二分隔區將底端基板分割成二個互不電性連接的區塊。絕緣層設置於頂端基板及底端基板之間。金屬導電層位於絕緣層的二側邊，且與頂端基板及底端基板相連接。其中，頂端基板及底端基板與半導體元件相接觸。
　 上述之半導體元件封裝結構，其中該頂端基板及該底端基板主要由銅材質所製成。
　 上述之半導體元件封裝結構，其中上述之頂端基板之下表面具有至少一第一導電銲墊，上述之該底端基板之上表面具有至少一第二導電銲墊，且該半導體元件位於該第一導電銲墊與該第二導電銲墊之間。
　 上述之半導體元件封裝結構，還包括一錫膏，該錫膏塗佈於該第一導電銲墊上及該第二導電銲墊上。
　 上述之半導體元件封裝結構，其中上述該金屬導電層之兩側邊分別具有至少一通孔，該金屬導電層形成於該通孔之內表面。
　 上述之半導體元件封裝結構，其中該半導體元件為二極體。
上述之半導體元件封裝結構的製造方法，包括以下步驟：
　 (a) 提供一上金屬板及一下金屬板；
　 (b) 該半導體元件設置於該下金屬板上；
　 (c) 將該上金屬板及該下金屬板相疊合，使該半導體元件位於該上金屬板與該下金屬板之間；
(d) 進行填膠作業以形成一絕緣層於該上金屬板及該下金屬板間；
　 (e) 對該上金屬板及該下金屬板進行鑽孔，以形成多個通孔；
　 (f) 於該通孔之內表面形成一金屬導電層，該金屬導電層連接該上金屬板及該下金屬板；
(g) 分別於該上金屬板與該下金屬板上形成多個第一分隔區與多個第二分隔區，這些第一分隔區與第二分隔區分別將該上金屬板與該下金屬板分割成多個區板，且每一區板都具有該通孔；
　 (h) 進行切割作業以形成多個半導體元件封裝結構。
上述之半導體元件封裝結構的製造方法，其中於該(a)步驟之該上金屬板之下表面具有至少一第一導電銲墊，且該下金屬板之上表面具有至少一第二導電銲墊。
上述之半導體元件封裝結構的製造方法，其中於該(a)步驟與(b)步驟之間，塗佈一錫膏於該第一導電銲墊上及該第二導電銲墊上。
上述之半導體元件封裝結構的製造方法，其中於該(d)步驟中，該填膠作業藉由毛細現象，從該上金屬板及該下金屬板相疊合時之二側邊形成的空隙中灌入膠體。
為讓本創作之上述特徵和優點能更明顯易懂，下文特舉較佳實施例，並配合所附圖式，作詳細說明如下。
1‧‧‧半導體元件封裝結構
2‧‧‧半導體元件封裝結構
3‧‧‧半導體元件封裝結構
10‧‧‧半導體元件
20‧‧‧頂端基板
20A‧‧‧第一頂部區塊
20B‧‧‧第二頂部區塊
21‧‧‧第一分隔區
211‧‧‧第一絕緣防銲層
22‧‧‧第一導電銲墊
26‧‧‧上金屬板
30‧‧‧底端基板
30A‧‧‧第一底部區塊
30B‧‧‧第二底部區塊
31‧‧‧第二分隔區
311‧‧‧第二絕緣防銲層
32‧‧‧第二導電銲墊
33‧‧‧錫膏
36‧‧‧下金屬板
40‧‧‧絕緣層
50‧‧‧金屬導電層
60‧‧‧通孔
71‧‧‧頂層基板
71A‧‧‧頂層外部導電端子
71B‧‧‧頂層內部導電軌跡
72‧‧‧底層基板
72A‧‧‧底層外部導電端子
72B‧‧‧底層內部導電軌跡
80‧‧‧絕緣層
90‧‧‧晶片
S1~ S8‧‧‧步驟
圖1所繪示為本發明其中一實施例之半導體元件封裝結構之側面剖視圖。
圖2所繪示為本發明另外一實施例之半導體元件封裝結構之結構圖。
圖3所繪示為本發明另外一實施例之半導體元件封裝結構之俯視圖。
圖4A~圖4G所繪示為上述半導體元件封裝結構3之製造流程。
圖5所繪示為半導體元件封裝結構3之製造方法的步驟。
圖6所繪示為習知之一種半導體元件封裝結構之結構圖。
　 請參照圖1，圖1所繪示為本發明其中一實施例之半導體元件封裝結構之側面剖視圖。此半導體元件封裝結構2包括一半導體元件10、一頂端基板20、一底端基板30、一絕緣層40、及二金屬導電層50。在本實施例中，半導體元件10為一種二極體。頂端基板20主要由導電金屬（例如：銅材質）所製成，且於該頂端基板20上具有一第一分隔區21，該第一分隔區21將頂端基板20分割成二個互不電性連接的區塊。此外，底端基板30主要也是由導電金屬（例如：銅材質）所製成，且於底端基板30上具有一第二分隔區31，第二分隔區31將底端基板30分割成二個互不電性連接的區塊。另外，絕緣層40是設置於頂端基板20及底端基板30之間，且環繞著半導體元件10。其中，半導體元件10與頂端基板20及底端基板30相接觸。另外，金屬導電層50是形成於半導體元件封裝結構2的二側邊，且與頂端基板20及底端基板30相連接。
　 請繼續參照圖1，半導體元件封裝結構2之頂端基板20上的第一分隔區21將頂端基板20分割成二個互不電性連接的區塊，這兩個區塊分別是第一頂部區塊20A與第二頂部區塊20B，第一頂部區塊20A是位於頂端基板20上之第一分隔區21的右側，而第二頂部區塊20B是位於頂端基板20上之第一分隔區21的左側。同樣的，底端基板30上的第二分隔區31將底端基板30分割成二個互不電性連接的區塊，這兩個區塊分別是第一底部區塊30A與第二底部區塊30B，第一底部區塊30A是位於底端基板30上之第二分隔區31的右側，而第二底部區塊30B是位於底端基板30上之第二分隔區31的左側。其中，第一頂部區塊20A、第一底部區塊30A、與金屬導電層50彼此電性連接形成半導體元件封裝結構2之正極端，並與半導體元件10的正極端電性連接。相對的，第二頂部區塊20B、第二底部區塊30B、與金屬導電層50電性連接形成半導體元件封裝結構2之負極端，並與半導體元件10的負極端電性連接。由上可知，設置第一分隔區21與第二分隔區31可以使此半導體元件封裝結構2之正極端與負極端彼此不會產生電性連接，而不會造成短路的現象。而且，半導體元件封裝結構2可藉由打線或表面黏著技術而設置在一電路板（未繪示）上。另外，絕緣層40可以阻隔外界空氣中的水氣及懸浮粒子，讓半導體元件10不會受到外界水氣或懸浮粒子所汙染，確保半導體元件10的品質。
　 請參照圖2及圖3，圖2所繪示為本發明另外一實施例之半導體元件封裝結構之結構圖，圖3所繪示為本發明另外一實施例之半導體元件封裝結構之俯視圖。在本實施例中，若與圖1所示之實施例相同的元件將標以相同的元件符號，且不再詳述。半導體元件封裝結構3之頂端基板20之下表面具有一第一導電銲墊22，另外底端基板30之上表面則具有一第二導電銲墊32。其中，半導體元件10是位於第一導電銲墊22與第二導電銲墊32之間。另外，於第一導電銲墊22與第二導電銲墊32上皆塗佈有一錫膏33。此錫膏33與半導體元件10產生電性連接。於本實施例中，亦可將錫膏33替換為一導電膠，當導電膠塗佈於第一導電銲墊22與第二導電銲墊32上後，將再對此導電膠進行烘乾作業，使導電膠固化而產生一接合效果，從而讓半導體元件10固定在第一導電銲墊22與第二導電銲墊32之間。另外，於半導體元件封裝結構3的二側邊則分別形成至少一通孔60（在本實施例中，半導體元件封裝結構3的左側邊具有一通孔60，而右側邊則具有二通孔60），且金屬導電層50是形成於通孔60之內表面上。此外，第一分隔區21上具有第一絕緣防銲層211。同樣的，第二分隔區31上則具有第二絕緣防銲層311。
請參照圖4A~圖4G與圖5，圖4A~圖4G所繪示為上述半導體元件封裝結構3之製造流程，圖5所繪示為半導體元件封裝結構3之製造方法的步驟。首先，請參照步驟S1，如圖4A所示，提供一上金屬板26及一下金屬板36。其中，上金屬板26之下表面具有至少一第一導電銲墊22，且下金屬板36之上表面具有至少一第二導電銲墊32。之後，請參照步驟S2，如圖4B所示，將一錫膏33塗佈於上金屬板26之下表面的第一導電銲墊22上及下金屬板36之上表面的第二導電銲墊32上。之後，請參照步驟S3，如圖4C所示，將半導體元件10設置於下金屬板36與上金屬板26間。更詳細的說，是使半導體元件10位於第一導電銲墊22與第二導電銲墊32之間，並將已塗佈上錫膏33之下金屬板36與上金屬板26及半導體元件10放置入銲接爐中。則錫膏33會因為受到高溫作用而產生一接合效果，使半導體元件10與下金屬板36及上金屬板26相接合。之後，請參照步驟S4，如圖4D所示，由於上金屬板26及下金屬板36相疊合時會於二側邊形成空隙，故可藉由毛細現象從該空隙進行填膠作業以形成絕緣層40，並將已形成絕緣層40之封裝結構藉由烤箱進行烘烤，使填膠作業後所形成之絕緣層40因高溫作用而產生固化。
　 接著，請參照步驟S5，如圖4E所示，對上金屬板26及下金屬板36進行鑽孔，以於各半導體元件10單元之二側邊形成多個通孔60，並利用電鍍的方式以形成金屬導電層50於通孔60上。之後，請參照步驟S6，如圖4F所示，分別於上金屬板26與下金屬板36上施以化學蝕刻，以形成多個第一分隔區21與多個第二分隔區31於上金屬板26及下金屬板36上。之後，請參照步驟S7，如圖4G所示，對半導體元件封裝結構3之第一分隔區21塗佈上第一絕緣防銲層211，且第二分隔區31塗佈上第二絕緣防銲層311。最後，請參照步驟S8，進行切割作業，以形成多個半導體元件封裝結構3(如圖2所示)。
　 綜上所述，相較於習知的半導體元件封裝結構1，本實施例之半導體元件封裝結構2或半導體元件封裝結構3的頂端基板20與底端基板30皆是由導電金屬所製成。也因此，藉由金屬基板的熱傳導效果，能夠使半導體元件10於運作中所產生的熱更快速的傳導並散發到外部，不致使半導體元件10處在高溫作用下而受到毀損。
　 本發明已以較佳實施例揭露如上，然其並非用以限定本發明，任何所屬技術領域中具有通常知識者，在不脫離本發明之精神和範圍內，當可作些許之更動與潤飾，因此本發明之保護範圍當視後附之申請專利範圍所界定者為準。
 
2‧‧‧半導體元件封裝結構
10‧‧‧半導體元件
20‧‧‧頂端基板
20A‧‧‧第一頂部區塊
20B‧‧‧第二頂部區塊
21‧‧‧第一分隔區
30‧‧‧底端基板
30A‧‧‧第一底部區塊
30B‧‧‧第二底部區塊
31‧‧‧第二分隔區
40‧‧‧絕緣層
50‧‧‧金屬導電層

Claims (10)

  1. 【第1項】
    一種半導體元件封裝結構，包括：
    一半導體元件；
    　　　 一頂端基板，主要由導電金屬所製成，且於該頂端基板上具有一第一分隔區，該第一分隔區將該頂端基板分割成二個互不電性連接的區塊；
    　　　 一底端基板，主要由導電金屬所製成，且於該底端基板上具有一第二分隔區，該第二分隔區將該底端基板分割成二個互不電性連接的區塊；
    　　　 一絕緣層，設置於該頂端基板及該底端基板之間；及
    二金屬導電層，位於絕緣層的二側邊，且與該頂端基板及該底端基板相連接；
    其中，該頂端基板及該底端基板與該半導體元件相接觸。
  2. 【第2項】
    如申請專利範圍第1項所述之半導體元件封裝結構，其中該頂端基板及該底端基板主要由銅材質所製成。
  3. 【第3項】
    如申請專利範圍第1項所述之半導體元件封裝結構，其中上述之頂端基板之下表面具有至少一第一導電銲墊，上述之該底端基板之上表面具有至少一第二導電銲墊，且該半導體元件位於該第一導電銲墊與該第二導電銲墊之間。
  4. 【第4項】
    如申請專利範圍第3項所述之半導體元件封裝結構，還包括一錫膏，該錫膏塗佈於該第一導電銲墊上及該第二導電銲墊上。
  5. 【第5項】
    如申請專利範圍第1項所述之半導體元件封裝結構，其中上述該金屬導電層之兩側邊分別具有至少一通孔，該金屬導電層形成於該通孔之內表面。
  6. 【第6項】
    如申請專利範圍第1項所述之半導體元件封裝結構，其中該半導體元件為二極體。
  7. 【第7項】
    一種半導體元件封裝結構的製造方法，包括以下步驟：
    　(a) 提供一上金屬板及一下金屬板；
    (b) 該半導體元件設置於該下金屬板上；
    (c) 將該上金屬板及該下金屬板相疊合，使該半導體元件位於該上金屬板與該下金屬板之間；
    (d) 進行填膠作業以形成一絕緣層於該上金屬板及該下金屬板間；
    　　 (e) 對該上金屬板及該下金屬板進行鑽孔，以形成多個通孔；
    　　 (f) 於該通孔之內表面形成一金屬導電層，該金屬導電層連接該上金屬板及該下金屬板；
    (g) 分別於該上金屬板與該下金屬板上形成多個第一分隔區與多個第二分隔區，這些第一分隔區與第二分隔區分別將該上金屬板與該下金屬板分割成多個區板，且每一區板都具有該通孔；
    　　 (h) 進行切割作業以形成多個半導體元件封裝結構。
  8. 【第8項】
    如申請專利範圍第7項所述之半導體元件封裝結構的製造方法，其中於該(a)步驟之該上金屬板之下表面具有至少一第一導電銲墊，且該下金屬板之上表面具有至少一第二導電銲墊。
  9. 【第9項】
    如申請專利範圍第7項所述之半導體元件封裝結構的製造方法，其中於該(a)步驟與(b)步驟之間，塗佈一錫膏於該第一導電銲墊上及該第二導電銲墊上。
  10. 【第10項】
    如申請專利範圍第7項所述之半導體元件封裝結構的製造方法，其中於該(d)步驟中，該填膠作業藉由毛細現象，從該上金屬板及該下金屬板相疊合時之二側邊形成的空隙中灌入膠體。
TW104103658A 2015-02-04 2015-02-04 半導體元件封裝結構與其製造方法 TWI582925B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
TW104103658A TWI582925B (zh) 2015-02-04 2015-02-04 半導體元件封裝結構與其製造方法
CN201610076483.2A CN105845646B (zh) 2015-02-04 2016-02-03 半导体组件封装结构与其制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW104103658A TWI582925B (zh) 2015-02-04 2015-02-04 半導體元件封裝結構與其製造方法

Publications (2)

Publication Number Publication Date
TW201630139A TW201630139A (zh) 2016-08-16
TWI582925B true TWI582925B (zh) 2017-05-11

Family

ID=56586842

Family Applications (1)

Application Number Title Priority Date Filing Date
TW104103658A TWI582925B (zh) 2015-02-04 2015-02-04 半導體元件封裝結構與其製造方法

Country Status (2)

Country Link
CN (1) CN105845646B (zh)
TW (1) TWI582925B (zh)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWM383816U (en) * 2010-01-29 2010-07-01 Silitek Electronic Guangzhou Bearing fixing structure and bearing fixing assembly
TW201412286A (zh) * 2012-09-24 2014-04-01 Altek Corp 影像偵測裝置及影像偵測方法

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5359488A (en) * 1993-06-21 1994-10-25 Westinghouse Electric Corporation Packaging system for a standard electronic module
US6711812B1 (en) * 1999-04-13 2004-03-30 Unicap Electronics Industrial Corporation Method of making metal core substrate printed circuit wiring board enabling thermally enhanced ball grid array (BGA) packages
CN101246768A (zh) * 2007-12-13 2008-08-20 上海长园维安电子线路保护股份有限公司 表面贴装型高分子ptc热敏电阻及其制造方法
DE112009000447B4 (de) * 2008-04-09 2016-07-14 Fuji Electric Co., Ltd. Halbleitervorrichtung und Verfahren zu ihrer Herstellung
CN201804711U (zh) * 2010-09-17 2011-04-20 智威科技股份有限公司 电容封装结构

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWM383816U (en) * 2010-01-29 2010-07-01 Silitek Electronic Guangzhou Bearing fixing structure and bearing fixing assembly
TW201412286A (zh) * 2012-09-24 2014-04-01 Altek Corp 影像偵測裝置及影像偵測方法

Also Published As

Publication number Publication date
CN105845646B (zh) 2018-06-05
CN105845646A (zh) 2016-08-10
TW201630139A (zh) 2016-08-16

Similar Documents

Publication Publication Date Title
TWI425667B (zh) Led覆晶結構及其製造方法
JP2009295959A (ja) 半導体装置及びその製造方法
TWI402954B (zh) Assembly board and semiconductor module
JP2001036000A (ja) チップサイズスタックパッケージ及びメモリモジュールとその製造方法
TW201415587A (zh) 半導體裝置的熱能管理結構及其製造方法
TWI570816B (zh) 封裝結構及其製法
JP2014107552A (ja) 多層回路基板及びその製作方法
JP2016035954A (ja) 半導体装置及び半導体装置の製造方法
TWI495078B (zh) 連接基板及層疊封裝結構
TWI578472B (zh) 封裝基板、半導體封裝件及其製法
TWI380419B (en) Integrated circuit package and the method for fabricating thereof
US20120224328A1 (en) Inner-layer heat-dissipating board, multi-chip stack package structure having the inner layer heat-dissipating board and fabrication method thereof
JP2007059486A (ja) 半導体装置及び半導体装置製造用基板
WO2018018961A1 (zh) Pcb板、pcb板的制造方法及移动终端
TWI582925B (zh) 半導體元件封裝結構與其製造方法
TWI546931B (zh) 半導體器件的製作方法
CN105261602A (zh) 一种显示面板的封装结构、转接板、封装方法及显示装置
US10679965B2 (en) Semiconductor package structure with preferred heat dissipating efficacy without formation of short circuit
JP2009099816A (ja) 半導体装置とその製造方法および半導体装置の実装方法
KR20150055438A (ko) 인쇄회로기판, 이를 포함하는 반도체 패키지 및 인쇄회로기판 제조 방법
JP5810206B1 (ja) 基板構造およびその製造方法
TW201445685A (zh) 半導體封裝件之製法
TWI425886B (zh) 嵌埋有電子元件之封裝結構及其製法
KR20110070526A (ko) 패키지 기판, 이를 구비한 전자소자 패키지, 및 패키지 기판 제조 방법
TWI658557B (zh) 線路載板及其製造方法