TWI546931B - 半導體器件的製作方法 - Google Patents
半導體器件的製作方法 Download PDFInfo
- Publication number
- TWI546931B TWI546931B TW102119231A TW102119231A TWI546931B TW I546931 B TWI546931 B TW I546931B TW 102119231 A TW102119231 A TW 102119231A TW 102119231 A TW102119231 A TW 102119231A TW I546931 B TWI546931 B TW I546931B
- Authority
- TW
- Taiwan
- Prior art keywords
- interposer
- wafer
- semiconductor device
- electrical connection
- circuit carrier
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
Landscapes
- Wire Bonding (AREA)
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Semiconductor Integrated Circuits (AREA)
Description
本發明涉及半導體器件的製作方法。
目前，具有多個晶片的半導體器件的製作方法為：首先，將一個第一晶片構裝於一個中介板（interposer）的頂面上;然後，將一個第二晶片構裝於該中介板的底面上；接著，將構裝有第一晶片及第二晶片的中介板構裝於一個電路基板上，使得中介板位於該第二晶片與電路基板之間。然而，上述方法中，先將第二晶片構裝於中介板上，再電連接至電路基板，容易在過程中造成第二晶片碰撞或者損害，而導致電性失效與報廢。
有鑒於此，有必要提供一種半導體器件的製作方法，以提高晶片與電路基板之間的電性連接性能。
一種半導體器件的製作方法，包括步驟：提供一個電路載板，所述電路載板包括一個形成有導電線路的電路基板及一個第一晶片，所述電路基板具有暴露出的多個第一電性接觸墊，所述第一晶片具有相對的主動面及非主動面，所述第一晶片埋入所述電路基板，與所述電路基板中的導電線路電性相連，且所述主動面較非主動面靠近所述多個第一電性接觸墊；提供一個中介板，所述中介板具有暴露出的多個第一電性連接墊，並將所述中介板構裝於所述電路載板上，使得所述中介板的多個第一電性連接墊中的每個第一電性連接墊均通過一個第一導電構件與一個第一電性接觸墊電性相連；及提供一個第二晶片，並將所述第二晶片構裝在所述中介板遠離所述電路載板的一側，使得所述第二晶片通過所述中介板與所述電路載板電性相連。
本技術方案的中的半導體器件的製作方法中，電路載板中的第一晶片埋入電路基板中，而後再將中介板構裝於電路載板上，如此，第一晶片與電路基板之間的電性連接性能較高，進而可以避免先將第一晶片構裝於中介板上，再將第一晶片構裝於電路基板時碰撞或者損害第一晶片所導致的電性失效與報廢，提高了半導體器件的生產效率，降低了半導體器件的製造成本。另外，第一晶片埋入所述電路基板中，降低了電路載板的厚度，進而降低了具有該電路載板的半導體器件的整體厚度，符合市場產品輕薄化和低成本的需求。
10．．．電路載板
11．．．電路基板
13．．．第一晶片
111．．．基底
113．．．第一導電線路圖形
115．．．第二導電線路圖形
117．．．第一防焊層
119．．．第二防焊層
11a．．．第一內層導電線路圖形
11b．．．第二內層導電線路圖形
11c、11d、11e、25．．．導電孔
111a．．．第一表面
111b．．．第二表面
112．．．收容凹槽
116．．．第一電性接觸墊
118．．．焊墊
131、301．．．主動面
133、303．．．非主動面
134、31．．．電極墊
20．．．中介板
201．．．底面
203．．．頂面
21．．．第一電性連接墊
23．．．第二電性連接墊
26．．．第一導電構件
30．．．第二晶片
33．．．第二導電構件
40．．．封裝膠體
50．．．焊球
100．．．半導體器件
圖1是本技術方案實施例提供的電路載板的的剖面示意圖。
圖2是圖1中II部分的放大圖。
圖3是本技術方案實施例中將中介板構裝於圖1所示的電路載板後的剖面示意圖。
圖4是本技術方案實施例提供的在圖3的中介板上構裝一個第二晶片後的剖面示意圖。
圖5是本技術方案實施例提供的在圖4的中介板上設置封裝膠體後的剖面示意圖。
圖6是本技術方案實施例提供的在圖5所示的電路載板的焊墊上植球後所獲得的半導體器件的剖面示意圖。
下面將結合附圖及實施例對本技術方案提供的半導體器件的製作方法作進一步的詳細說明。
本技術方案實施例提供的半導體器件的製作方法包括以下步驟：
第一步，請參閱圖1及圖2，提供一個電路載板10。電路載板10包括一個電路基板11及一個埋入電路基板11的第一晶片13。
電路基板11可以為形成有導電線路的雙面電路板或者多層電路板，其具有一個基底111、第一導電線路圖形113、第二導電線路圖形115、第一防焊層117及第二防焊層119。本實施例中，電路基板11為四層電路板，基底111內具有第一內層導電線路圖形11a及第二內層導電線路圖形11b。第一內層導電線路圖形11a通過基底111中的導電孔11c與第二內層導電線路圖形11b電性相連。
基底111具有相對的第一表面111a及第二表面111b。基底111還具有一個收容凹槽112。收容凹槽112由部分第一表面111a向第二表面111b凹陷形成，用於收容第一晶片13。
第一導電線路圖形113形成於基底111的第一表面111a。第一導電線路圖形113通過基底111中的導電孔11d與第一內層導電線路圖形11a電性相連。
第二導電線路圖形115形成於基底111的第二表面111b。第二導電線路圖形115通過基底111中的導電孔11e與第二內層導電線路圖形11b電性相連。
第一防焊層117覆蓋所述第一導電線路圖形113的表面及間隙，所述第二防焊層119覆蓋所述第二導電線路圖形115的表面及間隙，並於第一防焊層117及第二防焊層119形成有多個開口區，以定義所述第一防焊層117的開口區中裸露的銅面為第一電性接觸墊116，及所述第二防焊層119的開口區中裸露的銅面為焊墊118。
第一晶片13收容於收容凹槽112中。第一晶片13具有相對的主動面131及非主動面133。所述主動面131上具有多個電極墊134。多個電極墊134中的每個電極墊134均與第一導電線路圖形113電性相連。
電路載板10可以通過以下方法製成：首先，提供所述電路基板11及第一晶片13；其次，將第一晶片13放於收容凹槽112中，使得第一晶片13的主動面131較非主動面133靠近多個第一電性接觸墊116；採用半加成法在第一表面111a及多個電極墊134上形成第一導電線路圖形113，在第二表面111b上形成第二導電線路圖形115，並電連接第一導電線路圖形113與第一內層導電線路圖形11a，電連接第二導電線路圖形115與第二內層導電線路圖形11b；在所述第一導電線路圖形113及其間隙形成第一防焊層117，在第二導電線路圖形115及其間隙形成第二防焊層119，並於第一防焊層117及第二防焊層119形成有多個開口區，以定義所述第一防焊層117的開口區中裸露的銅面為第一電性接觸墊116，及所述第二防焊層119的開口區中裸露的銅面為焊墊118。如此，即可獲得電路載板10。
第二步，請參閱圖3，提供一個中介板20。所述中介板20的面積大於收容凹槽112在第一表面111a上的投影的面積，其具有相對的底面201及頂面203。所述中介板20的材料為玻璃，其具有暴露出的多個第一電性連接墊21及多個第二電性連接墊23。所述多個第一電性連接墊21位於中介板20底面201一側，所述多個第二電性連接墊23位於中介板20頂面203一側，且多個第一電性連接墊21中的至少一個第一電性連接墊21通過中介板20中的導電孔25與多個第二電性連接墊23中的至少一個第二電性連接墊23電性相連。本實施例中，多個第一電性連接墊21的數量與多個第一電性接觸墊116的數量相同，且多個第一電性連接墊21的數量小於多個第二電性連接墊23的數量。
將中介板20構裝於電路載板10上，使得中介板20的多個第一電性連接墊21中的每個第一電性連接墊21均通過一個第一導電構件26一個第一電性接觸墊116電性相連。所述第一導電構件26可以為焊球，也可以為凸塊。本實施方式中，所述第一導電構件26為焊球。
第三步，請參閱圖4，提供一個第二晶片30。第二晶片30具有相對的主動面301及非主動面303。所述主動面301上具有暴露出的多個電極墊31。
將所述第二晶片30構裝在中介板20遠離電路載板10的一側。本實施例中，第二晶片30通過覆晶封裝的方式構裝於中介板20，且第二晶片30的多個電極墊31中的每個電極墊31均一個第二導電構件33與一個第二電性連接墊23電性相連。所述第二導電構件33可以為焊球，也可以為凸塊。本實施方式中，所述第二導電構件33為焊球。
第四步，請參閱圖5，在中介板20遠離電路載板10的一側設置一個封裝膠體40。所述封裝膠體覆蓋第二晶片30、中介板20及從中介板20露出的電路載板10的第一表面111a，以保護第二晶片30及中介板20免受損害。所述封裝膠體40的材料為環氧模塑膠（epoxy molding compound）。
第五步，請參閱圖6，通過印刷塗布的方法在該多個焊墊118中的每個焊墊118上均植一個焊球50。焊球50的材料一般主要包括錫。本實施例中，所述焊球50的直徑大於所述第一導電構件26的直徑，所述第一導電構件26的直徑大於第二導電構件33的直徑。當然，焊球50亦可通過其他植球方法形成，如噴印焊膏植球、鐳射植球等，並不以本實施例為限。如此，即可獲得具有第一晶片12及中介板20的半導體器件100。
本技術方案中的半導體器件100的製作方法中，電路載板10中的第一晶片13直接構裝於電路基板11上，而後再將中介板20構裝於電路載板10上，如此，第一晶片13與電路基板11之間的電性連接性能較高，進而可以避免先將第一晶片13構裝於中介板20上，再將中介板20構裝於電路基板11時所產生的電性不佳狀況的缺失，提高了半導體器件的生產效率，降低了半導體器件的製造成本。另外，第一晶片13收容於收容凹槽112中，降低了半導體器件的整體厚度，符合市場產品輕薄化和低成本的需求。
綜上所述，本發明確已符合發明專利之要件，遂依法提出專利申請。惟，以上所述者僅為本發明之較佳實施方式，自不能以此限制本案之申請專利範圍。舉凡熟悉本案技藝之人士援依本發明之精神所作之等效修飾或變化，皆應涵蓋於以下申請專利範圍內。
10．．．電路載板
118．．．焊墊
20．．．中介板
30．．．第二晶片
40．．．封裝膠體
50．．．焊球
100．．．半導體器件
Claims (8)
- 一種半導體器件的製作方法，包括步驟：
提供一個電路載板，所述電路載板包括一個形成有導電線路的電路基板及一個第一晶片，所述電路基板具有暴露出的多個第一電性接觸墊，所述第一晶片具有相對的主動面及非主動面，所述第一晶片埋入所述電路基板，與所述電路基板中的導電線路電性相連，且所述主動面較所述非主動面靠近所述多個第一電性接觸墊；
提供一個中介板，所述中介板具有暴露出的多個第一電性連接墊，並將所述中介板構裝於所述電路載板上，使得所述中介板的多個第一電性連接墊中的每個第一電性連接墊均通過一個第一導電構件與一個第一電性接觸墊電性相連；及
提供一個第二晶片，並將所述第二晶片構裝在所述中介板遠離所述電路載板的一側，使得所述第二晶片通過所述中介板與所述電路載板電性相連。 - 如申請專利範圍第1項所述的半導體器件的製作方法，其中，在將所述第二晶片構裝在所述中介板遠離所述電路載板的一側步驟之後，所述半導體器件的製作方法還包括在所述中介板遠離電路載板的一側設置一個封裝膠體的步驟，所述封裝膠體覆蓋所述第二晶片、中介板及從所述中介板露出的電路載板的表面。
- 如申請專利範圍第2項所述的半導體器件的製作方法，其中，所述封裝膠體的材料為環氧模塑膠。
- 如申請專利範圍第2項所述的半導體器件的製作方法，其中，所述電路載板遠離所述中介板的一側還具有暴露出的多個焊墊，在設置所述封裝膠體的步驟之後，所述半導體器件的製作方法還包括在所述多個焊墊中的每個焊墊上均植一個焊球的步驟。
- 如申請專利範圍第1項所述的半導體器件的製作方法，其中，所述中介板具有相對的頂面及底面，所述多個第一電性連接墊暴露於所述中介板的底面一側，所述中介板還具有多個第二電性連接墊，所述多個第二電性連接墊暴露於所述中介板的頂面一側，且所述多個第二電性連接墊中的至少一個第二電性連接墊通過所述中介板中的至少一個導電孔與所述多個第一電性連接墊中的至少一個第一電性連接墊電性相連，在將所述第二晶片構裝在所述中介板遠離所述電路載板的一側的步驟中，所述第二晶片與所述中介板中的多個第二電性連接墊中的至少一個第二電性連接墊電性相連。
- 如申請專利範圍第5項所述的半導體器件的製作方法，其中，所述第二晶片具有一個主動面，所述第二晶片的主動面上具有多個電極墊，在將所述第二晶片構裝在所述中介板遠離所述電路載板的一側的步驟中，所述第二晶片的多個電極墊中的每個電極墊均通過一個第二導電構件與所述中介板中多個第二電性連接墊中的一個第二電性連接墊電性相連。
- 如申請專利範圍第1項所述的半導體器件的製作方法，其中，所述第一導電構件為焊球，且所述第一導電構件的直徑小於所述焊墊上的焊球的直徑。
- 如申請專利範圍第1項所述的半導體器件的製作方法，其中，所述第一導電構件為凸塊。
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201310195464.8A CN104183508A (zh) | 2013-05-24 | 2013-05-24 | 半导体器件的制作方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| TW201445696A TW201445696A (zh) | 2014-12-01 |
| TWI546931B true TWI546931B (zh) | 2016-08-21 |
Family
ID=51964461
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| TW102119231A TWI546931B (zh) | 2013-05-24 | 2013-05-30 | 半導體器件的製作方法 |
Country Status (2)
| Country | Link |
|---|---|
| CN (1) | CN104183508A (zh) |
| TW (1) | TWI546931B (zh) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US11610844B2 (en) | 2017-10-11 | 2023-03-21 | Octavo Systems Llc | High performance module for SiP |
| EP3799117A4 (en) * | 2019-08-15 | 2021-08-18 | Shenzhen Goodix Technology Co., Ltd. | CHIPS INTERCONNECTION STRUCTURE, CHIPS AND CHIPS INTERCONNECTION METHOD |
| CN111128993A (zh) * | 2019-12-18 | 2020-05-08 | 台达电子企业管理（上海）有限公司 | 基板及其所适用的制造方法及功率模块 |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TWI335652B (en) * | 2007-04-04 | 2011-01-01 | Unimicron Technology Corp | Stacked packing module |
| TWI338941B (en) * | 2007-08-22 | 2011-03-11 | Unimicron Technology Corp | Semiconductor package structure |
| EP2259669A4 (en) * | 2008-03-24 | 2011-12-28 | Ngk Spark Plug Co | INTEGRATED COMPONENT CONNECTION TABLE |
| US7648911B2 (en) * | 2008-05-27 | 2010-01-19 | Stats Chippac, Ltd. | Semiconductor device and method of forming embedded passive circuit elements interconnected to through hole vias |
| CN102169875B (zh) * | 2010-02-26 | 2013-04-17 | 台湾积体电路制造股份有限公司 | 半导体装置及其制造方法 |
-
2013
- 2013-05-24 CN CN201310195464.8A patent/CN104183508A/zh active Pending
- 2013-05-30 TW TW102119231A patent/TWI546931B/zh active
Also Published As
| Publication number | Publication date |
|---|---|
| CN104183508A (zh) | 2014-12-03 |
| TW201445696A (zh) | 2014-12-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TWI469283B (zh) | 封裝結構以及封裝製程 | |
| EP2654388B1 (en) | Semiconductor package, semiconductor apparatus and method for manufacturing semiconductor package | |
| TWI420634B (zh) | 封裝結構及其製法 | |
| TWI460834B (zh) | 嵌埋穿孔晶片之封裝結構及其製法 | |
| TWI646642B (zh) | 晶片封裝結構及其製造方法 | |
| JP2008532292A5 (zh) | ||
| TWI544584B (zh) | Copper substrate with barrier structure and manufacturing method thereof | |
| TWI514484B (zh) | 半導體器件及其製作方法 | |
| TWI446508B (zh) | 無核心式封裝基板及其製法 | |
| TWI614861B (zh) | 電子封裝結構及其製法 | |
| TWI531283B (zh) | 連接基板及層疊封裝結構 | |
| TWI546931B (zh) | 半導體器件的製作方法 | |
| TW201417661A (zh) | 具有電子元件之基板結構與製造具有電子元件之基板結構之方法 | |
| TWI578472B (zh) | 封裝基板、半導體封裝件及其製法 | |
| TWI380419B (en) | Integrated circuit package and the method for fabricating thereof | |
| TWI444123B (zh) | 線路板製作方法及線路板 | |
| TWI417970B (zh) | 封裝結構及其製法 | |
| TWI438880B (zh) | 嵌埋穿孔晶片之封裝結構及其製法 | |
| TWI624011B (zh) | 封裝結構及其製法 | |
| TWI508197B (zh) | 半導體封裝件及其製法 | |
| TW201832298A (zh) | 電子封裝構件及其製作方法 | |
| TWI613729B (zh) | 基板結構及其製法 | |
| TWI425886B (zh) | 嵌埋有電子元件之封裝結構及其製法 | |
| KR20100002870A (ko) | 반도체 패키지의 제조 방법 | |
| TWI591788B (zh) | 電子封裝件之製法 |