TWI495078B - 連接基板及層疊封裝結構 - Google Patents

連接基板及層疊封裝結構 Download PDF

Info

Publication number
TWI495078B
TWI495078B TW101137856A TW101137856A TWI495078B TW I495078 B TWI495078 B TW I495078B TW 101137856 A TW101137856 A TW 101137856A TW 101137856 A TW101137856 A TW 101137856A TW I495078 B TWI495078 B TW I495078B
Authority
TW
Taiwan
Prior art keywords
conductive
substrate
electrical contact
connection substrate
connection
Prior art date
Application number
TW101137856A
Other languages
English (en)
Other versions
TW201415603A (zh
Inventor
Shih Ping Hsu
Original Assignee
Zhen Ding Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Zhen Ding Technology Co Ltd filed Critical Zhen Ding Technology Co Ltd
Publication of TW201415603A publication Critical patent/TW201415603A/zh
Application granted granted Critical
Publication of TWI495078B publication Critical patent/TWI495078B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA

Landscapes

  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
  • Combinations Of Printed Boards (AREA)

Description

連接基板及層疊封裝結構
本發明涉及一種半導體封裝技術，特別涉及一種連接基板及層疊封裝(package-on-package,POP)結構。
隨著半導體器件尺寸的不斷減小，具有半導體器件的層疊封裝結構也逐漸地備受關注。層疊封裝結構一般通過層疊製作方法製成。在傳統的層疊製作方法中，為了實現高密度集成及小面積安裝，通常通過直徑為200微米至300微米的焊球將上下兩個封裝器件電連接。然而，直徑為200微米至300微米的焊球不僅體積較大，而且容易在焊球與其連接的電性接觸墊之間產生斷裂，因此，不僅使得下封裝器件上與錫球對應的焊盤的面積也較大，進而難以縮小層疊封裝結構的體積，而且降低了層疊封裝結構的成品率及可靠性。下封裝器件封裝於上下兩個電路載板之間，其產生的熱量並不容易發散出，下封裝器件的散熱性較差，影響整個層疊封裝結構使用壽命。
有鑑於此，提供一種可靠性較高並且散熱性良好的連接基板及層疊封裝結構實屬必要。
一種連接基板，其包括絕緣基材、多個導電柱及導熱金屬框。所 述絕緣基材具有相對的第一表面和第二表面，所述絕緣基材內形成有多個貫穿所述第一表面和第二表面的多個通孔，所述多個導電柱一一對應地收容於多個通孔內，自所述絕緣基材的第二表面向絕緣基材內部，形成有收容槽，所述導熱金屬框配合收容於所述收容槽內。
一種層疊封裝結構，其包括第一封裝基板、封裝於第一封裝基板的第一晶片、第二封裝基板、封裝於第二封裝基板的第二晶片、第一焊接材料、第二焊接材料及所述的連接基板，所述第一封裝基板設置於所述連接基板的第二表面一側，所述第一封裝基板與連接基板相接觸的表面具有多個第三電性接觸墊及多個第四電性接觸墊，所述第一晶片通過多個第三電性接觸墊與第一封裝基板電連接，每個所述導電柱的一端通過第一焊接材料與一個對應的第三電性接觸墊相互電連接，所述第一晶片收容於所述連接基板的導熱金屬框內，所述第二封裝基板設置於連接基板的第一表面的一側，所述第二封裝基板具有與多個導電柱一一對應的第七電性接觸墊，每個導電柱的另一端通過第二焊接材料與對應的第七電性接觸墊電連接。
本技術方案提供的連接基板，其內部形成有導熱金屬框，以用於收容晶片並將晶片產生的熱量快速傳導。本技術方案提供的層疊封裝機構，由於第一晶片收容於連接基板的導熱金屬框中，從而第一晶片產生的熱量能夠快速地從第一晶片傳導出來，使得第一晶片在使用過程中不會溫度過高，提高第一晶片的使用壽命。
10‧‧‧層疊封裝結構
20‧‧‧第一封裝基板
21‧‧‧第一基底層
2110‧‧‧第三表面
2120‧‧‧第四表面
22‧‧‧第一導電線路圖形
2210‧‧‧第三電性接觸墊
2220‧‧‧第四電性接觸墊
23‧‧‧第二導電線路圖形
2310‧‧‧第五電性接觸墊
24‧‧‧第一防焊層
25‧‧‧第二防焊層
26‧‧‧錫球
30‧‧‧第一晶片
31‧‧‧導電盲孔
32‧‧‧第一封裝膠體
40‧‧‧第二封裝基板
42‧‧‧第二基底層
421‧‧‧第五表面
422‧‧‧第六表面
43‧‧‧第三導電線路圖形
431‧‧‧第六電性接觸墊
44‧‧‧第四導電線路圖形
441‧‧‧第七電性接觸墊
45‧‧‧第三防焊層
46‧‧‧第四防焊層
47‧‧‧導電孔
50‧‧‧第二晶片
501‧‧‧鍵合導線
502‧‧‧第三封裝膠體
60‧‧‧第一焊接材料
70‧‧‧第二焊接材料
100、100a、100b、100c、200、200a、200b、300、300a、400、500、500a、600‧‧‧連接基板
110、210、310、410、510、610‧‧‧絕緣基材
111、211、511、611‧‧‧第一表面
112、212、512‧‧‧第二表面
113、213、513‧‧‧通孔
114、214、514‧‧‧收容槽
1141、5141‧‧‧底壁
1142、5142‧‧‧側壁
120、220、320、420、520、620‧‧‧導電柱
121、251、521‧‧‧第一端面
122、222、522、622‧‧‧第二端面
130、230、330、430、530、630‧‧‧導熱金屬框
131、531‧‧‧頂板
132、532‧‧‧側板
1321、5321、6321‧‧‧底面
150、260、350、460、550、660‧‧‧第一電性接觸墊
160、270、360、470‧‧‧第二電性接觸墊
2131‧‧‧第一孔段
2132‧‧‧第二孔段
250、450、650‧‧‧導電盲孔
340、440、540、640‧‧‧導熱連接體
圖1為本技術方案第一實施例提供的連接基板的剖面示意圖。
圖2為圖1的俯視圖。
圖3-5分別為本技術方案第一實施例提供的另外的連接基板的剖面示意圖。
圖6-8分別為本技術方案第二實施例提供的連接基板的剖面示意圖。
圖9-10分別為本技術方案第三實施例提供的連接基板的剖面示意圖。
圖11為本技術方案第四實施例提供的連接基板的剖面示意圖。
圖12為本技術方案第五實施例提供的連接基板的剖面示意圖。
圖13-14分別為本技術方案第六實施例提供的連接基板的剖面示意圖。
圖15-17分別為本技術方案提供的層疊封裝結構的剖面示意圖。
下面將結合附圖及實施例，對本技術方案提供的連接基板及層疊封裝結構作進一步的詳細說明。
請一併參閱圖1及圖2，本技術方案第一實施例提供一種連接基板100，連接基板100包括絕緣基材110、多個導電柱120及導熱金屬框130。
絕緣基材110具有相對的第一表面111和第二表面112。在絕緣基材110內形成有多個貫穿第一表面111和第二表面112的相互分離的多個通孔113。自第二表面112向絕緣基材110還形成有收容槽114。本實施例中，收容槽114形成的收容空間為長方體形，所述 收容槽114用於收容電子器件。收容槽114具有底壁1141及與底壁1141垂直連接的四個依次垂直連接的四個側壁1142。底壁1141與第二表面112平行，四個側壁1142連接於底壁1141與第二表面112之間。收容槽114的形狀可以根據其需要收容的電子器件的形狀進行設定。多個通孔113環繞所述收容槽114設置，且並不與收容槽114相互連通。
多個導電柱120一一對應地形成於多個通孔113中。每個導電柱120具有相對的第一端面121和第二端面122。本實施例中，每個導電柱120的長度均與絕緣基材110的厚度相等。第一端面121與第一表面111平齊。第二端面122與第二表面112平齊。
導熱金屬框130收容於收容槽114內。導熱金屬框130的週邊形狀與收容槽114的形狀相對應。本實施例中，導熱金屬框130包括頂板131及與頂板131相互垂直連接的四個側板132。頂板131與收容槽114的底壁1141項接觸，四個側板132一一對應地與收容槽114的四個側壁1142向接觸。本實施例中，每個側板132具有遠離頂板131的底面1321。底面1321與第二表面112平齊。導熱金屬框130採用導熱金屬，如銅、鋁及銀等製成。優選地，導熱金屬框130的材料與導電柱120的材料相同，均採用金屬銅製成。
請一併參閱圖3至圖5，連接基板100還可以包括多個第一電性接觸墊150和/或多個第二電性接觸墊160。
請參閱圖3，連接基板100a包括多個第一電性接觸墊150。每個第一電性接觸墊150均與一個導電柱120電連接。第一電性接觸墊150形成於第一表面111。優選地，每個第一電性接觸墊150與其相互電連接的導電柱120一體成形。
請參閱圖4，連接基板100b包括多個第二電性接觸墊160。每個第二電性接觸墊160均與一個導電柱120電連接。第二電性接觸墊160形成於第二表面112。優選地，每個第二電性接觸墊160與其相互電連接的導電柱120一體成形。
請參閱圖5，連接基板100c包括多個第一電性接觸墊150和多個第二電性接觸墊160。每個第一電性接觸墊150均與一個導電柱120電連接。第一電性接觸墊150形成於第一表面111。每個第二電性接觸墊160均與一個導電柱120電連接。第二電性接觸墊160形成於第二表面112。請參閱圖6，本技術方案第二實施例提供一種連接基板200，連接基板200的結構與第一實施例提供的連接基板100的結構相近。連接基板200包括絕緣基材210、多個導電柱220、多個導電盲孔250及導熱金屬框230。
絕緣基材210具有相對的第一表面211和第二表面212。在絕緣基材210內形成有多個貫穿第一表面211和第二表面212且相互分離的多個通孔213。本實施例中，自第一表面211向第二表面212，每個通孔213包括相互連接的第一孔段2131和第二孔段2132。其中，第一孔段2131為錐形孔，第二孔段2132為直孔。即第一孔段2131的縱截面為梯形，第二孔段2132的縱截面的形狀為長方形。自第二表面212向絕緣基材210還形成有收容槽214。本實施例中，收容槽214形成的收容空間為長方體形，所述收容槽214用於收容電子器件。多個通孔213環繞所述收容槽214設置，且並不與收容槽214相互連通。
多個導電柱220及多個導電盲孔250一一對應地形成於多個通孔213中。其中，每個導電柱220的形狀與第二孔段2132的形狀相對 應，每個導電盲孔250的形狀與第一孔段2131的形狀相對應。每個導電盲孔250與對應的導電柱220相互電連接。每個導電盲孔250為圓臺狀，其對應收容於一個通孔213的第一孔段2131內，每個導電柱220對應收容於一個通孔213的第二孔段2132內。導電每個導電柱220具有遠離對應的導電盲孔250的第二端面222，每個導電盲孔250具有遠離對應導電柱220的第一端面251。本實施例中，每個導電柱120的高度及對應的導電盲孔250的厚度之和與絕緣基材110的厚度相等。第一端面251與第一表面211平齊。第二端面222與第二表面212平齊。
導熱金屬框230收容於收容槽214內。導熱金屬框230的週邊形狀與收容槽214的形狀相對應。導熱金屬框230採用導熱金屬，如銅、鋁及銀等製成。優選地，導熱金屬框230的材料與導電柱220的材料相同，均採用金屬銅製成。
可以理解，如圖7所示的連接基板200a，其可以包括多個第一電性接觸墊260。每個第一電性接觸墊260均與一個導電盲孔250電連接。第一電性接觸墊260形成於第一表面211。優選地，每個第一電性接觸墊260與其相互電連接的導電盲孔250一體成形。請參閱圖8，連接基板200b還包括多個第二電性接觸墊270。每個第二電性接觸墊270均與一個導電柱220電連接。第二電性接觸墊270形成於第二表面212。
請參閱圖9，本技術方案第三實施例提供一種連接基板300，連接基板300的結構與第一實施例提供的連接基板100的結構相近，連接基板300包括絕緣基材310、多個導電柱320、導熱金屬框330及導熱連接體340。
其中，絕緣基材310、導電柱320及導熱金屬框330的結構與第一實施例提供的連接基板100的結構相同。
導熱連接體340設置於絕緣基材310內，導熱連接體340連接於導熱金屬框330與部分導電柱320之間。用於將導熱金屬框330的熱量傳送至與其連接的導電柱320，以便於熱量的散發。可以理解，本實施例的連接基板300的導電柱320的一端或者兩端也可以形成電性接觸墊。請參閱圖10，連接基板300a的導電柱320的兩端分別形成第一電性接觸墊350和第二電性接觸墊360。
請參閱圖11，本技術方案第四實施例提供一種連接基板400，連接基板400的結構與第二實施例提供的連接基板200的結構相近，連接基板400包括絕緣基材410、多個導電柱420、多個導電盲孔450、導熱金屬框430及導熱連接體440。
其中，絕緣基材410、導電柱420、導電盲孔450及導熱金屬框430的結構與第二實施例提供的連接基板200的結構相同。
導熱連接體440設置於絕緣基材410內，導熱連接體440連接於導熱金屬框430與部分導電柱420之間。用於將導熱金屬框430的熱量傳送至與其連接的導電柱420，以便於熱量的散發。
可以理解，本實施例的連接基板400的導電柱420的一端形成第二電性接觸墊470，導電盲孔450的一端形成第一電性接觸墊460。
請參閱圖12，本技術方案第五實施例提供一種連接基板500，連接基板500的結構與第一實施例提供的連接基板100的結構相近，連接基板500包括絕緣基材510、多個導電柱520及導熱金屬框530。
絕緣基材510具有相對的第一表面511和第二表面512。在絕緣基材510內形成有多個貫穿第一表面511和第二表面512的相互分離的多個通孔513。自第二表面512向絕緣基材510還形成有收容槽514。所述收容槽514用於收容電子器件。收容槽514具有底壁5141及與底壁5141垂直連接的四個依次垂直連接的四個側壁5142。底壁5141與第二表面512平行，四個側壁5142連接於底壁5141與第二表面512之間。收容槽514的形狀可以根據其需要收容的電子器件的形狀進行設定。多個通孔513環繞所述收容槽514設置，且並不與收容槽514相互連通。
多個導電柱520一一對應地形成於多個通孔513中。每個導電柱520具有相對的第一端面521和第二端面522。本實施例中，每個導電柱520的長度均大於絕緣基材110的厚度。第一端面521與第一表面511平齊。第二端面522突出於第二表面512。
導熱金屬框530收容於收容槽514內。導熱金屬框530的週邊形狀與收容槽514的形狀相對應。本實施例中，導熱金屬框530包括頂板531及與頂板531相互垂直連接的四個側板532。頂板531與收容槽514的底壁5141相接觸，四個側板532一一對應地與收容槽514的四個側壁5142向接觸。本實施例中，每個側板532具有遠離頂板531的底面5321。底面5321也突出於第二表面512。導熱金屬框530採用導熱金屬，如銅、鋁及銀等製成。優選地，導熱金屬框530的材料與導電柱520的材料相同，均採用金屬銅製成。
可以理解，請參閱圖13，本實施例的連接基板500a局的導電柱520的第一端面521可以形成第一電性接觸墊550。並且，連接基板500也可以形成有導熱連接體540，以連接導熱金屬框530及部 分導電柱520。
請參閱圖14，本技術方案第六實施例提供一種連接基板600，連接基板600的結構與第二實施例提供的連接基板400的結構相近，連接基板600包括絕緣基材610、多個導電柱620、多個導電盲孔650、導熱金屬框630及導熱連接體640。不同之處在於，導電柱620的第二端面622及導熱金屬框630的底面6321均突出於第二表面612。
可以理解，本實施例的連接基板600的導電盲孔650從第一表面611露出的端面可以形成第一電性接觸墊660。
可以理解，本技術方案第一實施例至第六實施例提供的連接基板均可以包括防焊層，所述防焊層形成於絕緣基材的第一表面，所述防焊層內形成有多個開口，使得第一電性接觸墊從對應的開口露出。
請參閱圖15，本技術方案第七實施例提供一種層疊封裝結構10，其包括第一封裝基板20、封裝於第一封裝基板20的第一晶片30、第二封裝基板40、封裝於第二封裝基板40的第二晶片50、第一焊接材料60、第二焊接材料70及本技術方案第一實施例至第六實施例提供的任意一個連接基板。本實施例中，以本技術方案第一實施例提供的如圖5所示的連接基板100c為例來進行說明。
第一封裝基板20包括第一基底層21、分別設置於該第一基底層21相對的兩個表面的第一導電線路圖形22和第二導電線路圖形23、以及分別形成於該第一導電線路圖形22和第二導電線路圖形23上的第一防焊層24和第二防焊層25及多個錫球26。
該第一基底層21為多層基板，包括交替排列的多個層樹脂層與多個層導電線路圖形(圖未示)。該第一基底層21包括相對的第三表面2110及第四表面2120，該第一導電線路圖形22設置於該第一基底層21的第三表面2110上，該第二導電線路圖形23設置於該第一基底層21的第四表面2120上。該第一基底層21的多個層導電線路圖形之間及該第一基底層21的多個層導電線路圖形與該第一導電線路圖形22和第二導電線路圖形23分別通過導電孔(圖未示)電連接。
該第一防焊層24覆蓋部分該第一導電線路圖形22及從該第一導電線路圖形22露出的第三表面2110，使部分該第一導電線路圖形22從該第一防焊層24露出，構成多個第三電性接觸墊2210及多個第四電性接觸墊2220。該第三電性接觸墊2210呈陣列式排布，該多個第四電性接觸墊2220圍繞該多個第三電性接觸墊2210設置，該多個第四電性接觸墊2220設置於該多個第三電性接觸墊2210的四周。
該第二防焊層25覆蓋部分該第二導電線路圖形23及從該第二導電線路圖形23露出的第四表面2120，使部分該第二導電線路圖形23從該第二防焊層25露出，構成多個第五電性接觸墊2310，該第五電性接觸墊2310呈陣列式排布。該多個第三電性接觸墊2210和多個第四電性接觸墊2220通過第一導電線路圖形22、第二導電線路圖形23的導電線路及第一基底層21內的導電線路圖形及導電孔與該多個第五電性接觸墊2310電連接。
多個錫球26一一對應地形成於多個第五電性接觸墊2310上。
第一晶片30封裝於第一封裝基板20的第一防焊層24的一側。本實 施例中，第一晶片30通過第一封裝膠體32黏結於第一封裝基板20的第一防焊層24表面。所述第一封裝膠體32採用高散熱黏著材料製成，其可以為導熱膠。所述第一晶片30通過覆晶封裝技術構裝於所述第一封裝基板20上。第一晶片30具有多個與第三電性接觸墊2210一一對應的多個電連接墊(圖未示)，第三電性接觸墊2210與對應的電連接墊之間通過導電盲孔31相互電連接。可以理解，所述導電盲孔31可以為錫球或者銅膏，也可以為金屬導電柱與錫球相互結合，或者銅膏與銅導電盲孔相互結合。
連接基板100c的第二電性接觸墊160與第一封裝基板20的第四電性接觸墊2220一一對應。相互對應的一個第二電性接觸墊160與一個第四電性接觸墊2220通過第一焊接材料60相互電連接。第一晶片30收容於所述導熱金屬框130內。為了提高熱地傳導效率，在導熱金屬框130與第一晶片30之間，還形成有第二封裝膠片33。所述第二封裝膠片33也採用高散熱黏著材料製成，其可以為導熱膠。
第二封裝基板40形成於連接基板100遠離第一封裝基板20的一側。第二封裝基板40包括包括第二基底層42、分別設置於該第二基底層42相對的兩個表面的第三導電線路圖形43和第四導電線路圖形44、以及分別形成於該第三導電線路圖形43和第四導電線路圖形44上的第三防焊層45和第四防焊層46。
該第二基底層42括相對的第五表面421及第六表面422，該第三導電線路圖形43設置於該第二基底層42的第五表面421上，該第四導電線路圖形44設置於該第二基底層42的第六表面422上。該第三導電線路圖形43與該第四導電線路圖形44通過多個導電孔47電 導通。
該第三防焊層45覆蓋部分該第三導電線路圖形43及從該第三導電線路圖形43露出的第五表面421，使部分該第三導電線路圖形43從該第三防焊層45露出，構成多個第六電性接觸墊431。該第三防焊層45的表面具有晶片固定區用於使晶片固定於其上。該多個第六電性接觸墊431圍繞該晶片固定區設置。
該第四防焊層46覆蓋部分該第四導電線路圖形44及從該第四導電線路圖形44露出的第二基底層42的第六表面422，使部分該第四導電線路圖形44從該第四防焊層46露出，構成多個第七電性接觸墊441，該多個第七電性接觸墊441與該多個第一電性接觸墊150一一對應。該多個第六電性接觸墊431通過第三導電線路圖形43和第四導電線路圖形44的導電線路及導電孔47與該多個第七電性接觸墊441電導通。第七電性接觸墊441與多個第一電性接觸墊150一一對應，每個第一電性接觸墊150與其對應的第七電性接觸墊441通過第二焊接材料70相互電連接。
該第三導電線路圖形43和第四導電線路圖形44可以採用選擇性蝕刻銅層的方法製成。本實施例中，該第二封裝基板40為雙面線路板，當然，該第二封裝基板40也可以為導電線路圖形多於兩層的多層板，即第二基底層42可以為多層基板，包括交替排列的多層樹脂層與多層導電線路圖形。
第二晶片50封裝於第二封裝基板40的第三防焊層45的表面。本實施例中，該第二晶片50為導線鍵合(wire bonding,WB)晶片，並將第二晶片50與第六電性接觸墊431電性連接。具體的，第二晶片50具有多個鍵合接點以及自多個鍵合接點延伸的多個條鍵合 導線501，鍵合導線501與第六電性接觸墊431一一對應。多個條鍵合導線501的一端電性連接該第二晶片50，另一端分別電性連接該多個第六電性接觸墊431，從而使第二晶片50與第三導電線路圖形43電連接。
優選的，該第二晶片50通過一黏膠層固定於該第三防焊層45表面的晶片固定區，該鍵合導線501可通過焊接的方式連接於第六電性接觸墊431。該鍵合導線501的材料一般為金。本實施例中，採用第三封裝膠體502將鍵合導線501、第二晶片50及第二封裝基板40外露的第三防焊層45和第六電性接觸墊431表面進行包覆封裝。該鍵合導線501、第二晶片50均完全包覆於該第三封裝膠體502內。本實施例中，該第三封裝膠體502為黑膠，當然，該第三封裝膠體502也可以其他封裝膠體材料，並不以本實施例為限。
可以理解，當連接基板100c及第二封裝基板40的橫截面積小於第一封裝基板20的橫截面積時，可以在連接基板100c及第二封裝基板40的側面也形成第三封裝膠體502，從而將連接基板100c及第二封裝基板40也被第三封裝膠體502包覆。
本技術方案提供的層疊封裝結構10，由於第一晶片30收容於連接基板100c的導熱金屬框130內，第一晶片30在工作過程中產生的熱量可以快速的傳遞至導熱金屬框130，並傳送至連接基板100c的絕緣基材110，使得熱量快速擴散出層疊封裝結構10，從而可以提高第一晶片30產生的熱量的傳導速率。
可以理解，如圖16所示，本技術方案提供的層疊封裝結構也可以採用本技術方案第三實施例提供的連接基板，即在導熱金屬框130與部分導電柱120之間形成導熱連接體140，從而使得第一晶 片30產生的熱量可以通過導熱金屬框130傳遞至導電柱120，並傳導致第一封裝基板20及第二封裝基板40，進一步提高第一晶片30產生的熱量的傳導速率。
如圖17所示，本技術方案提供的層疊封裝結構也可以採用本技術方案第五實施例提供的連接基板，即導電柱120及導熱金屬框130突出於第二表面1112。第一焊接材料60連接於與導電柱120突出於第二表面1112的部分與第四電性接觸墊2220相互電連接。
本技術方案提供的層疊封裝結構也可以採用本技術方案第二、四及六實施例提供的連接基板，即連接基板內還包括導電盲孔，則第二封裝基板40的第七電性接觸墊441與對應的導電盲孔或者形成於導電盲孔上的第一電性接觸墊150通過第二焊接材料70相互對電連接。
本技術方案提供的連接基板，其內部形成有導熱金屬框，以用於收容晶片並將晶片產生的熱量快速傳導。本技術方案提供的層疊封裝機構，由於第一晶片收容於連接基板的導熱金屬框中，從而第一晶片產生的熱量能夠快速地從第一晶片傳導出來，使得第一晶片在使用過程中不會溫度過高，提高第一晶片的使用壽命。惟，以上所述者僅為本發明之較佳實施方式，自不能以此限制本案之申請專利範圍。舉凡熟悉本案技藝之人士爰依本發明之精神所作之等效修飾或變化，皆應涵蓋於以下申請專利範圍內。
100‧‧‧連接基板
110‧‧‧絕緣基材
111‧‧‧第一表面
112‧‧‧第二表面
113‧‧‧通孔
114‧‧‧收容槽
1141‧‧‧底壁
1142‧‧‧側壁
120‧‧‧導電柱
130‧‧‧導熱金屬框
131‧‧‧頂板
132‧‧‧側板
1321‧‧‧底面

Claims (14)

  1. 一種連接基板，其包括絕緣基材、多個導電柱、導熱金屬框及導熱連接體，所述絕緣基材具有相對的第一表面和第二表面，所述絕緣基材內形成有多個貫穿所述第一表面和第二表面的多個通孔，所述多個導電柱一一對應地收容於多個通孔內，自所述絕緣基材的第二表面向絕緣基材內部，形成有收容槽，所述導熱金屬框配合收容於所述收容槽內，所述導熱連接體設置於絕緣基材內部並連接於導熱金屬框與部分導電柱之間。
  2. 如請求項1所述的連接基板，其中，所述導電柱的高度與絕緣基材的厚度相等，所述導電柱具有相對的第一端面和第二端面，所述第一端面與所述第一表面平齊，所述第二端面與第二表面平齊。
  3. 如請求項1所述的連接基板，其中，所述導電柱的高度大於絕緣基材的厚度，所述導電柱具有相對的第一端面和第二端面，所述第一端面與第一表面平齊，所述第二端面突出於所述第二表面。
  4. 如請求項1所述的連接基板，其中，所述連接基板還包括多個形成於所述第一表面的第一電性接觸墊，多個第一電性接觸墊與多個導電柱一一對應並相互電連接。
  5. 如請求項4所述的連接基板，其中，每個所述第一電性接觸墊與對應的導電柱一體成形。
  6. 如請求項4所述的連接基板，其中，所述連接基板還包括多個形成於第二表面的第二電性接觸墊，所述第二電性接觸墊與多個導電柱一一對應並相互電連接。
  7. 如請求項6所述的連接基板，其中，每個所述的第一電性連接墊、對應的導電柱及對應的第二電性連接墊一體成形。
  8. 如請求項4所述的連接基板，其中，所述第一表面還形成有第一防焊層，所述第一防焊層內形成有多個與第一電性接觸墊一一對應的第一開口，每個第一電性接觸墊從對應的第一開口露出。
  9. 如請求項1所述的連接基板，其中，所述連接基板還包括多個與多個導電柱一一對應連接的導電盲孔，自第一表面向第二表面，所述通孔包括相互連接的第一孔段和第二孔段，所述導電盲孔為圓臺狀，所述導電盲孔收容於第一孔段內，所述導電柱收容於第二孔段內。
  10. 如請求項9所述的連接基板，其中，所述導電盲孔具有遠離對應的導電柱的第一端面，所述導電柱具有遠離所述導電盲孔的第二端面，所述第一端面與第一表面平齊，所述第二端面與第二表面平齊。
  11. 如請求項9所述的連接基板，其中，所述導電盲孔具有遠離對應的導電柱的第一端面，所述導電柱具有遠離所述導電盲孔的第二端面，所述第一端面與第一表面平齊，所述第二端面突出於所述第二表面。
  12. 如請求項9所述的連接基板，其中，所述連接基板還包括導熱連接體，所述導熱連接體連接於導熱金屬框與部分導電柱之間。
  13. 一種層疊封裝結構，其包括第一封裝基板、封裝於第一封裝基板的第一晶片、第二封裝基板、封裝於第二封裝基板的第二晶片、第一焊接材料、第二焊接材料及如權利要求1至12任一項所述的連接基板，所述第一封裝基板設置於所述連接基板的第二表面一側，所述第一封裝基板與連接基板相接觸的表面具有多個第三電性接觸墊及多個第四電性接觸墊，所述第一晶片通過多個第三電性接觸墊與第一封裝基板電連接，每個所述導電柱的一端通過第一焊接材料與一個對應的第三電性接觸墊相互電連接，所述第一晶片收容於所述連接基板的導熱金屬框內，所述第二封裝基板設置於連接基板的第一表面的一側，所述第二封裝基板具有與多個導電柱一一對應的第七電性接觸墊，每個導電柱的另一端通過第二焊接 材料與對應的第七電性接觸墊電連接，所述第一晶片與導熱金屬框之間填充有封裝膠體，所述封裝膠體採用高散熱黏著材料製成。
  14. 如請求項13所述的層疊封裝結構，其中，所述第一封裝基板遠離連接基板的表面具有多個第四電性接觸墊，每個所述第四電性接觸墊上形成有錫球。
TW101137856A 2012-10-09 2012-10-12 連接基板及層疊封裝結構 TWI495078B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201210379202.2A CN103715152B (zh) 2012-10-09 2012-10-09 连接基板及层叠封装结构

Publications (2)

Publication Number Publication Date
TW201415603A TW201415603A (zh) 2014-04-16
TWI495078B true TWI495078B (zh) 2015-08-01

Family

ID=50408012

Family Applications (1)

Application Number Title Priority Date Filing Date
TW101137856A TWI495078B (zh) 2012-10-09 2012-10-12 連接基板及層疊封裝結構

Country Status (2)

Country Link
CN (1) CN103715152B (zh)
TW (1) TWI495078B (zh)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI552290B (zh) * 2014-04-22 2016-10-01 矽品精密工業股份有限公司 封裝基板及其製法
CN107123601B (zh) * 2017-05-27 2020-03-17 华进半导体封装先导技术研发中心有限公司 一种高散热器件封装结构和板级制造方法
CN107123626B (zh) * 2017-05-27 2019-10-18 华进半导体封装先导技术研发中心有限公司 一种高散热器件封装的制造方法
CN110010491B (zh) * 2018-12-25 2021-05-28 浙江集迈科微电子有限公司 一种多层堆叠射频微***立方体结构的制作工艺
TWI730891B (zh) * 2019-09-08 2021-06-11 聯發科技股份有限公司 半導體封裝結構

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW200620598A (en) * 2004-12-10 2006-06-16 Phoenix Prec Technology Corp Flip-chip package structure with embedded chip in substrate
TW200901407A (en) * 2007-06-22 2009-01-01 Taiwan Solutions Systems Corp Thin double-sided package substrate and manufacture method thereof
TW200908268A (en) * 2007-08-15 2009-02-16 Phoenix Prec Technology Corp Packaging substrate structure with capacitor embedded therein and method for fabricating the same
TW200919684A (en) * 2007-08-31 2009-05-01 Samsung Electronics Co Ltd Stack-type semiconductor package, method of forming the same and electronic system including the same
TW200941681A (en) * 2008-03-27 2009-10-01 Phoenix Prec Technology Corp Package substrate with high heat dissipation capability and method of fabricating the same

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20070076084A (ko) * 2006-01-17 2007-07-24 삼성전자주식회사 스택 패키지와 그 제조 방법
KR100817075B1 (ko) * 2006-11-09 2008-03-26 삼성전자주식회사 멀티스택 패키지 및 그 제조 방법
KR100840788B1 (ko) * 2006-12-05 2008-06-23 삼성전자주식회사 칩 적층 패키지 및 그 제조 방법

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW200620598A (en) * 2004-12-10 2006-06-16 Phoenix Prec Technology Corp Flip-chip package structure with embedded chip in substrate
TW200901407A (en) * 2007-06-22 2009-01-01 Taiwan Solutions Systems Corp Thin double-sided package substrate and manufacture method thereof
TW200908268A (en) * 2007-08-15 2009-02-16 Phoenix Prec Technology Corp Packaging substrate structure with capacitor embedded therein and method for fabricating the same
TW200919684A (en) * 2007-08-31 2009-05-01 Samsung Electronics Co Ltd Stack-type semiconductor package, method of forming the same and electronic system including the same
TW200941681A (en) * 2008-03-27 2009-10-01 Phoenix Prec Technology Corp Package substrate with high heat dissipation capability and method of fabricating the same

Also Published As

Publication number Publication date
CN103715152A (zh) 2014-04-09
CN103715152B (zh) 2016-08-24
TW201415603A (zh) 2014-04-16

Similar Documents

Publication Publication Date Title
US9349711B2 (en) Semiconductor device with face-to-face chips on interposer and method of manufacturing the same
US10177130B2 (en) Semiconductor assembly having anti-warping controller and vertical connecting element in stiffener
KR100698526B1 (ko) 방열층을 갖는 배선기판 및 그를 이용한 반도체 패키지
US20140251658A1 (en) Thermally enhanced wiring board with built-in heat sink and build-up circuitry
TWI489564B (zh) 層疊封裝結構及其製作方法
TWI531283B (zh) 連接基板及層疊封裝結構
TWI402954B (zh) Assembly board and semiconductor module
KR20110085481A (ko) 적층 반도체 패키지
TWI495078B (zh) 連接基板及層疊封裝結構
US20140048313A1 (en) Thermally enhanced wiring board with thermal pad and electrical post
TW201410089A (zh) 層疊封裝結構及其製作方法
TW201507556A (zh) 具有散熱墊及電性突柱之散熱增益型線路板
JP5285204B2 (ja) 半導体装置及び半導体装置製造用基板
TWI615925B (zh) 半導體裝置
TWI455664B (zh) 連接基板及層疊封裝結構
CN103779290A (zh) 连接基板及层叠封装结构
TWI475651B (zh) 半導體裝置與相關方法
KR20040037561A (ko) 반도체패키지
TWI423405B (zh) 具載板之封裝結構
KR101027984B1 (ko) 히트싱크를 갖는 기판보드 어셈블리
WO2014171403A1 (ja) 半導体装置
KR20120031817A (ko) 반도체 칩 내장 기판 및 이를 포함하는 적층 반도체 패키지
JP2012199283A (ja) 半導体装置
TW201814851A (zh) 具有散熱座之散熱增益型面朝面半導體組體及製作方法
TWI495058B (zh) 封裝結構及其製作方法