TWI425886B - 嵌埋有電子元件之封裝結構及其製法 - Google Patents

嵌埋有電子元件之封裝結構及其製法 Download PDF

Info

Publication number
TWI425886B
TWI425886B TW100119892A TW100119892A TWI425886B TW I425886 B TWI425886 B TW I425886B TW 100119892 A TW100119892 A TW 100119892A TW 100119892 A TW100119892 A TW 100119892A TW I425886 B TWI425886 B TW I425886B
Authority
TW
Taiwan
Prior art keywords
opening
electronic component
electronic
package structure
substrate
Prior art date
Application number
TW100119892A
Other languages
English (en)
Other versions
TW201251527A (en
Inventor
Chien Kuang Lai
Chih Kuei Yang
Ming Chieh Chiu
Original Assignee
Unimicron Technology Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Unimicron Technology Corp filed Critical Unimicron Technology Corp
Priority to TW100119892A priority Critical patent/TWI425886B/zh
Priority to CN2011103038793A priority patent/CN102820272A/zh
Priority to US13/483,238 priority patent/US20120314377A1/en
Publication of TW201251527A publication Critical patent/TW201251527A/zh
Application granted granted Critical
Publication of TWI425886B publication Critical patent/TWI425886B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49822—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/50—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor for integrated circuit devices, e.g. power bus, number of leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)

Description

嵌埋有電子元件之封裝結構及其製法
　　本發明係有關一種封裝結構及其製法，尤指一種嵌埋有電子元件之封裝結構及其製法。
　　隨著半導體封裝技術的演進，除傳統打線式(wire bonding)及覆晶式(flip chip)之半導體封裝技術外，目前半導體裝置(semiconductor device)已開發出不同的封裝型態，例如直接在一封裝基板(package substrate) 中嵌埋並電性整合一例如具有積體電路之半導體晶片的電子元件，此種封裝件能縮減整體封裝結構之體積並提昇電性功能，遂成為一種封裝的趨勢。
　　請參閱第1A至1B圖，係為習知之嵌埋有電子元件之封裝結構及其製法的剖視示意圖，其中，第1B’圖係第1B圖之俯視圖。
　　如第1A圖所示，提供一基板10及複數電子元件13，其中，該基板10係具有相對兩表面101、貫穿該兩表面101的開口100、形成於該開口100周緣之兩表面101上之金屬框11、及至少一貫穿該兩表面101之導電通孔12，此外，該電子元件13具有相對兩作用面131及形成於各該作用面131上之電極墊132。
　　如第1B與1B’圖所示，藉由黏著材料14以將該等電子元件13固定於該開口100中，且各該電極墊132係外露於該開口100，該黏著材料14係填入於該開口100與電子元件13之間的間隙中。
　　惟，習知之嵌埋有電子元件之封裝結構之製法中，同時在基板的開口中埋入複數電子元件時，容易使得該等電子元件彼此相互接觸（如第1B與1B’圖所示），或者，容易使得該電子元件接觸至該基板表面的線路，而造成整體封裝結構的短路與失效，雖然可以透過調整製程參數來控制該電子元件的位置，但是所能改善的程度有限，而仍無法有效提高整體良率。
　　因此，如何提出一種嵌埋有電子元件之封裝結構及其製法，以避免習知電子元件嵌埋入基板時容易導致短路現象，進而造成整體產品的良率下降等問題，實已成為目前亟欲解決的課題。
　　鑑於上述習知技術之種種缺失，本發明之主要目的係提供一種良率較高的嵌埋有電子元件之封裝結構及其製法。
　　為達上述及其他目的，本發明揭露一種嵌埋有電子元件之封裝結構，係包括：基板，係具有相對之兩表面、貫穿該兩表面的開口及形成於該兩表面之開口周緣之金屬框；電子模組，係設置於該開口中，且具有複數電子元件及包覆各該電子元件周圍之膠體，其中，該電子元件具有外露於該膠體之相對兩作用面及形成於各該作用面上之電極墊，且各該電極墊係外露於該開口；以及黏著材料，係填入於該開口與電子模組之間的間隙中，以將該電子模組固定於該開口中。
　　本發明復揭露一種嵌埋有電子元件之封裝結構之製法，係包括：提供一基板、與一具有複數電子元件的電子模組，其中，該電子元件具有相對兩作用面及形成於各該作用面上之電極墊，該基板係具有相對兩表面、貫穿該兩表面的開口及形成於該兩表面之開口周緣之金屬框，該電子模組包括包覆各該電子元件之膠體，該膠體具有膠體開孔以外露各該電子元件的相對兩作用面；以及藉由黏著材料以將該電子模組固定於該開口中，且各該電極墊係外露於該開口，該黏著材料係填入於該開口與電子模組之間的間隙中。
　　由上可知，因為本發明是先用膠體包覆複數電子元件的周圍，並使該等電子元件結合成一電子模組且彼此電性絕緣，然後再把該電子模組置於基板的開口中，因為各該電子元件的周圍均包覆有絕緣之膠體，所以該電子元件並不會彼此短路，且亦不會接觸到基板表面的線路，進而能確保嵌埋有電子元件之封裝結構不會電性連接而造成短路，以有效提升整體良率與可靠度。
　　以下藉由特定的具體實施例說明本發明之實施方式，熟悉此技藝之人士可由本說明書所揭示之內容輕易地瞭解本發明之其他優點及功效。
　　請參閱第2A至2C圖，係本發明之嵌埋有電子元件之封裝結構及其製法的剖視圖，其中，第2B’圖係第2B圖之俯視圖。
　　如第2A圖所示，提供一基板20，該基板20係具有相對兩表面201、貫穿該兩表面201的開口200、形成於該開口200周緣之兩表面201上之金屬框21、及至少一貫穿該兩表面201之導電通孔22。
　　如第2B與2B’圖所示，提供一具有複數電子元件231的電子模組23，該電子元件231具有相對兩作用面2311及形成於各該作用面2311上之電極墊232，該電子模組23包括包覆各該電子元件231之膠體233，該膠體233具有膠體開孔2330以外露各該電子元件231的相對兩作用面2311，接著，藉由黏著材料24以將該電子模組23固定於該開口200中，且各該電極墊232係外露於該開口200，該黏著材料24係填入於該開口200與電子模組23之間的間隙中，其中，該電子元件231可為積層陶瓷電容器（multi-layer ceramic capacitor，簡稱MLCC）。
　　如第2C圖所示，於該基板20之至少一表面201與其同側之電子元件231之作用面2311上形成第一介電層25，並於該第一介電層25上形成第一線路層27，且該第一介電層25中復形成有複數電性連接該第一線路層27與電極墊232的第一導電盲孔261、及電性連接該第一線路層27與導電通孔22的第三導電盲孔262，並復包括於該第一介電層25及第一線路層27上形成增層結構28，該增層結構28係包括至少一第二介電層281、形成於該第二介電層281上之第二線路層283、及複數形成於該第二介電層281中並電性連接該第一線路層27與第二線路層283之第二導電盲孔282，且該增層結構28最外層之第二線路層283復具有複數電性接觸墊284，且復包括於該增層結構28最外層上形成絕緣保護層29，該絕緣保護層29具有複數對應外露各該電性接觸墊284的絕緣保護層開孔290。
　　本實施例復揭露一種嵌埋有電子元件之封裝結構，係包括：基板20，係具有相對之兩表面201、貫穿該兩表面201的開口200及形成於該開口200周緣之兩表面201上之金屬框21；電子模組23，係設置於該開口200中，且具有複數電子元件231及包覆各該電子元件231周圍之膠體233，其中，該電子元件231具有外露於該膠體233之相對兩作用面2311及形成於各該作用面2311上之電極墊232，且各該電極墊232係外露於該開口200；以及黏著材料24，係填入於該開口200與電子模組23之間的間隙中，以將該電子模組23固定於該開口200中。
　　於上述之嵌埋有電子元件之封裝結構中，復可包括第一介電層25與第一線路層27，該第一介電層25係形成於該基板20之至少一表面201與其同側之電子元件231之作用面2311上，該第一線路層27係形成於該第一介電層25上，且該第一介電層25中復形成有複數電性連接該第一線路層27與電極墊232的第一導電盲孔261，並復可包括增層結構28，係形成於該第一介電層25及第一線路層27上，該增層結構28係可包括至少一第二介電層281、形成於該第二介電層281上之第二線路層283、及複數形成於該第二介電層281中並電性連接該第一線路層27與第二線路層283之第二導電盲孔282，且該增層結構28最外層之第二線路層283復具有複數電性接觸墊284。
　　本實施例之嵌埋有電子元件之封裝結構中，於該增層結構28最外層上復可形成有絕緣保護層29，且該絕緣保護層29中可形成有複數對應外露各該電性接觸墊284的絕緣保護層開孔290。
　　依上所述之嵌埋有電子元件之封裝結構，該第一介電層25中復可形成有電性連接該第一線路層27與導電通孔22的第三導電盲孔262，該基板20復可具有至少一貫穿該兩表面201之導電通孔22，且該電子元件231可為積層陶瓷電容器。
　　綜上所述，不同於習知技術，由於本發明係先以膠體包覆複數電子元件的周圍，並使其結合成一電子模組且該等電子元件彼此電性絕緣，接著再將該電子模組置於基板的開口中，因為各該電子元件的周圍均包覆有膠體，所以該電子元件並不會彼此短路，且亦不會接觸到基板表面的線路，進而能確保嵌埋有電子元件之封裝結構不會產生短路現象，以有效提升整體良率與可靠度。
　　上述實施例係用以例示性說明本發明之原理及其功效，而非用於限制本發明。任何熟習此項技藝之人士均可在不違背本發明之精神及範疇下，對上述實施例進行修改。因此本發明之權利保護範圍，應如後述之申請專利範圍所列。
10,20‧‧‧基板
100,200‧‧‧開口
101,201‧‧‧表面
11,21‧‧‧金屬框
12,22‧‧‧導電通孔
13,231‧‧‧電子元件
131,2311‧‧‧作用面
132,232‧‧‧電極墊
14,24‧‧‧黏著材料
23‧‧‧電子模組
233‧‧‧膠體
2330‧‧‧膠體開孔
25‧‧‧第一介電層
261‧‧‧第一導電盲孔
262‧‧‧第三導電盲孔
27‧‧‧第一線路層
28‧‧‧增層結構
281‧‧‧第二介電層
282‧‧‧第二導電盲孔
283‧‧‧第二線路層
284‧‧‧電性接觸墊
29‧‧‧絕緣保護層
290‧‧‧絕緣保護層開孔
　　第1A至1B圖係為習知之嵌埋有電子元件之封裝結構及其製法的剖視示意圖，其中，第1B’圖係第1B圖之俯視圖；以及
　　第2A至2C圖係本發明之嵌埋有電子元件之封裝結構及其製法的剖視圖，其中，第2B’圖係第2B圖之俯視圖。
20‧‧‧基板
200‧‧‧開口
201‧‧‧表面
21‧‧‧金屬框
22‧‧‧導電通孔
23‧‧‧電子模組
231‧‧‧電子元件
2311‧‧‧作用面
232‧‧‧電極墊
233‧‧‧膠體
2330‧‧‧膠體開孔
24‧‧‧黏著材料

Claims (9)

  1. 一種嵌埋有電子元件之封裝結構，係包括：
    　　基板，係具有相對之兩表面、貫穿該兩表面的開口及形成於該兩表面之開口周緣之金屬框；
    　　電子模組，係設置於該開口中，且具有複數電子元件及包覆各該電子元件周圍之膠體，其中，該電子元件具有外露於該膠體之相對兩作用面及形成於各該作用面上之電極墊，且各該電極墊係外露於該開口；以及
    　　黏著材料，係填入於該開口與電子模組之間的間隙中，以將該電子模組固定於該開口中。
  2. 如申請專利範圍第1項之嵌埋有電子元件之封裝結構，復包括具有至少一相互堆疊之介電層與線路層之增層結構，係設於該基板之至少一表面上，且該最外層線路層復具有複數電性接觸墊。
  3. 如申請專利範圍第2項之嵌埋有電子元件之封裝結構，其中，於該增層結構最外層上復設置有絕緣保護層，且該絕緣保護層中設置有複數對應外露各該電性接觸墊的絕緣保護層開孔。
  4. 如申請專利範圍第1項之嵌埋有電子元件之封裝結構，其中，該基板復具有至少一貫穿該兩表面之導電通孔。
  5. 如申請專利範圍第1項之嵌埋有電子元件之封裝結構，其中，該電子元件係為積層陶瓷電容器。
  6. 一種嵌埋有電子元件之封裝結構之製法，係包括：
    　　提供一基板、與一具有複數電子元件的電子模組，其中，該電子元件具有相對兩作用面及形成於各該作用面上之電極墊，該基板係具有相對兩表面、貫穿該兩表面的開口及形成於該兩表面之開口周緣之金屬框，該電子模組包括包覆各該電子元件之膠體，該膠體具有膠體開孔以外露各該電子元件的相對兩作用面；以及
    　　藉由黏著材料以將該電子模組固定於該開口中，且各該電極墊係外露於該開口，該黏著材料係填入於該開口與電子模組之間的間隙中。
  7. 如申請專利範圍第6項之嵌埋有電子元件之封裝結構之製法，復包括於該基板之至少一表面上形成具有至少一相互堆疊之介電層與線路層之增層結構，且該最外層線路層復具有複數電性接觸墊。
  8. 如申請專利範圍第6項之嵌埋有電子元件之封裝結構之製法，其中，該基板復具有至少一貫穿該兩表面之導電通孔。
  9. 如申請專利範圍第6項之嵌埋有電子元件之封裝結構之製法，其中，該電子元件係為積層陶瓷電容器。
TW100119892A 2011-06-07 2011-06-07 嵌埋有電子元件之封裝結構及其製法 TWI425886B (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
TW100119892A TWI425886B (zh) 2011-06-07 2011-06-07 嵌埋有電子元件之封裝結構及其製法
CN2011103038793A CN102820272A (zh) 2011-06-07 2011-09-29 嵌埋有电子组件的封装结构及其制法
US13/483,238 US20120314377A1 (en) 2011-06-07 2012-05-30 Packaging structure embedded with electronic elements and method of fabricating the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW100119892A TWI425886B (zh) 2011-06-07 2011-06-07 嵌埋有電子元件之封裝結構及其製法

Publications (2)

Publication Number Publication Date
TW201251527A TW201251527A (en) 2012-12-16
TWI425886B true TWI425886B (zh) 2014-02-01

Family

ID=47293027

Family Applications (1)

Application Number Title Priority Date Filing Date
TW100119892A TWI425886B (zh) 2011-06-07 2011-06-07 嵌埋有電子元件之封裝結構及其製法

Country Status (3)

Country Link
US (1) US20120314377A1 (zh)
CN (1) CN102820272A (zh)
TW (1) TWI425886B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI517321B (zh) 2014-12-08 2016-01-11 旭德科技股份有限公司 封裝結構及其製作方法
US9953931B1 (en) * 2016-10-25 2018-04-24 Advanced Semiconductor Engineering, Inc Semiconductor device package and a method of manufacturing the same

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW499823B (en) * 1999-09-02 2002-08-21 Ibiden Co Ltd Printed circuit board and its manufacturing method
JP2009105345A (ja) * 2007-10-25 2009-05-14 Ngk Spark Plug Co Ltd 板状部品内蔵配線基板

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101384035B1 (ko) * 1999-09-02 2014-04-09 이비덴 가부시키가이샤 프린트배선판 및 그 제조방법
JP2006216714A (ja) * 2005-02-02 2006-08-17 Ibiden Co Ltd 多層プリント配線板
US7352563B2 (en) * 2006-03-13 2008-04-01 Avx Corporation Capacitor assembly
JP5100081B2 (ja) * 2006-10-20 2012-12-19 新光電気工業株式会社 電子部品搭載多層配線基板及びその製造方法
CN101383329B (zh) * 2007-09-04 2011-12-28 欣兴电子股份有限公司 嵌埋有芯片的封装结构及其制作方法
TWI328423B (en) * 2007-09-14 2010-08-01 Unimicron Technology Corp Circuit board structure having heat-dissipating structure
US10074553B2 (en) * 2007-12-03 2018-09-11 STATS ChipPAC Pte. Ltd. Wafer level package integration and method
US7790503B2 (en) * 2007-12-18 2010-09-07 Stats Chippac, Ltd. Semiconductor device and method of forming integrated passive device module
KR101486420B1 (ko) * 2008-07-25 2015-01-26 삼성전자주식회사 칩 패키지, 이를 이용한 적층형 패키지 및 그 제조 방법
JP2010141098A (ja) * 2008-12-11 2010-06-24 Shinko Electric Ind Co Ltd 電子部品内蔵基板及びその製造方法
TWI388019B (zh) * 2009-09-02 2013-03-01 Unimicron Technology Corp 封裝結構之製法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW499823B (en) * 1999-09-02 2002-08-21 Ibiden Co Ltd Printed circuit board and its manufacturing method
JP2009105345A (ja) * 2007-10-25 2009-05-14 Ngk Spark Plug Co Ltd 板状部品内蔵配線基板

Also Published As

Publication number Publication date
CN102820272A (zh) 2012-12-12
TW201251527A (en) 2012-12-16
US20120314377A1 (en) 2012-12-13

Similar Documents

Publication Publication Date Title
TWI418003B (zh) 嵌埋電子元件之封裝結構及其製法
TWI460834B (zh) 嵌埋穿孔晶片之封裝結構及其製法
TWI411073B (zh) 嵌埋被動元件之封裝基板及其製法
TWI496254B (zh) 嵌埋半導體元件之封裝結構及其製法
TWI420634B (zh) 封裝結構及其製法
US20130118680A1 (en) Method for fabricating a packaging substrate
TWI555166B (zh) 層疊式封裝件及其製法
TWI451543B (zh) 封裝結構及其製法暨封裝堆疊式裝置
TW201517240A (zh) 封裝結構及其製法
TW201405758A (zh) 具有防電磁波干擾之半導體元件
TW201528469A (zh) 多晶片疊合封裝結構及其製作方法
TW201434121A (zh) 封裝基板及其製法暨半導體封裝件及其製法
TWI416700B (zh) 晶片堆疊封裝結構及其製造方法
TW201628145A (zh) 電子封裝結構及其製法
TW201611202A (zh) 半導體封裝件及其製法
TWI491017B (zh) 半導體封裝件及其製法
TWI578472B (zh) 封裝基板、半導體封裝件及其製法
TWI425886B (zh) 嵌埋有電子元件之封裝結構及其製法
TWI438880B (zh) 嵌埋穿孔晶片之封裝結構及其製法
TWI434382B (zh) 嵌埋有電子元件之封裝結構及其製法
TW201802971A (zh) 封裝堆疊結構之製法
TWI763295B (zh) 半導體封裝結構及其製備方法
TW201110250A (en) Package substrate structure and method of forming same
TWI591788B (zh) 電子封裝件之製法
TWI423405B (zh) 具載板之封裝結構

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees