TWI573280B - Thin film transistor and display device - Google Patents

Thin film transistor and display device Download PDF

Info

Publication number
TWI573280B
TWI573280B TW102131499A TW102131499A TWI573280B TW I573280 B TWI573280 B TW I573280B TW 102131499 A TW102131499 A TW 102131499A TW 102131499 A TW102131499 A TW 102131499A TW I573280 B TWI573280 B TW I573280B
Authority
TW
Taiwan
Prior art keywords
oxide semiconductor
semiconductor layer
film
gate insulating
metal element
Prior art date
Application number
TW102131499A
Other languages
English (en)
Other versions
TW201427032A (zh
Inventor
三木綾
森田晋也
後藤裕史
釘宮敏洋
田尾博昭
廣瀬硏太
Original Assignee
神戶製鋼所股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 神戶製鋼所股份有限公司 filed Critical 神戶製鋼所股份有限公司
Publication of TW201427032A publication Critical patent/TW201427032A/zh
Application granted granted Critical
Publication of TWI573280B publication Critical patent/TWI573280B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02126—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02164—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon oxide, e.g. SiO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/0217—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon nitride not containing oxygen, e.g. SixNy or SixByNz
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823462—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of the gate insulating layers, e.g. different gate insulating layer thicknesses, particular gate insulator materials or particular gate insulator implants
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1213—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being TFTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13069—Thin film transistor [TFT]

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Nonlinear Science (AREA)
  • Mathematical Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Optics & Photonics (AREA)
  • Geometry (AREA)
  • Thin Film Transistor (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Formation Of Insulating Films (AREA)

Description

薄膜電晶體及顯示裝置
本發明係關於使用於液晶顯示器或有機EL(電致發光)顯示器等顯示裝置的薄膜電晶體(TFT)，及具備該薄膜電晶體的顯示裝置。
非晶質(amorphous)氧化物半導體，與泛用的非晶質矽(a-Si)相比，具有高的載體移動度(也被稱為電場效果移動度，以下亦簡稱為「移動度」)，光學能帶間隙大，可以在低溫成膜，所以被期待著適用於要求大型．高解析度．高速驅動的次世代顯示器，或者在耐熱性低的樹脂基板上之適用(專利文獻1等)。
氧化物半導體之中，特別以銦、鎵、鋅、及氧所構成的非晶質氧化物半導體(In-Ga-Zn-O，以下亦稱為「IGZO」)具有非常高的載體移動度，所以適合使用。例如在非專利文獻1及2，揭示著把In：Ga：Zn=1.1：1.1：0.9(原子百分比)之氧化物半導體薄膜用於薄膜電晶體(TFT)之半導體層(活性層)者。
把氧化物半導體作為薄膜電晶體之半導體層 使用的場合，不僅要求載體濃度(移動度)高，而且要求TFT的開關特性(電晶體特性、TFT特性)優異。具體而言，要求著(1)開電流(對閘極電極與汲極電極施加正電壓時之最大汲極電流)要高，(2)關電流(對閘極電極施加負電壓，對汲極電極施加正電壓時之汲極電流)低，(3)SS值(Subthreshold Swing，使汲極電流提高10倍所必要的閘極電壓)要低，(4)閾值電壓(對汲極電極加正電壓，對閘極電極加正或負電壓時汲極電流開始流動的電壓)不隨時間改變而維持安定，(5)移動度高，等等。
進而，使用IGZO等氧化物半導體層的TFT， 被要求對於電壓施加或光照射等應力(stress)的耐性(應力耐性)優異。例如，被指出了在對閘極電極繼續施加電壓時，或是繼續照射在半導體層發生吸收的藍色帶的光時，在薄膜電晶體的閘極絕緣膜與半導體層界面會有電荷被捕捉，由半導體層內部的電荷的變化，而閾值電壓往負側大幅變化(偏移)，因此，使得TFT的開關特性改變。光照射或是電壓施加導致的應力(stress)使得開關特性改變的話，會招致顯示裝置自身的可信賴性的降低。
此外，於有機EL(電致發光)顯示器也同樣，會有來自發光層的漏光被照射於半導體層，使閾值電壓等的數值發生差異，或者變動的問題產生。
如此般特別是閾值電壓的偏移，會招致具備TFT的液晶顯示器或有機EL顯示器等顯示裝置自身的可 信賴性降低，所以應力(stress)耐性的提高(施加應力(stress)前後的變化量要少)受到強烈的期待。
作為改善TFT的電氣特性的技術，例如可以 舉出專利文獻2。於專利文獻2，揭示著與形成通道區域的氧化物半導體層相接的絕緣層(包含閘極絕緣層)的氫濃度減低至未滿6×1020atoms/cm3，抑制氫往氧化物半導體層的擴散之技術。氫擴散到氧化物半導體層的話，氧化物半導體層內的載體變成過剩，因此閾值電壓會往負方向變動，即使在未對閘極電極施加電壓的狀態(Vg=0V)也會有汲極電流流過(常開，Normally On)會成為電氣特性不良的電晶體。對此在專利文獻2，記載著：使與氧化物半導體層相接的絕緣層，藉由使其成為減低氫濃度的氧化物絕緣層而抑制氫往氧化物半導體層的擴散，由絕緣層對氧化物半導體層的缺陷供給氧，所以電晶體的電氣特性變得良好。於專利文獻2，記載著為了發揮那樣的效果必須要把絕緣層中的氫濃度減低至未滿6×1020atoms/cm3。 此外，也記載著以電漿CVD法形成這樣的減低氫濃度的絕緣層的場合，作為堆積性氣體選擇分子構造不含氫的氣體而使用(亦即，不使用通常利用的SiH4而使用SiF4)是不可或缺的。然而，在前述專利文獻2，針對應力耐性的提高(特別是對於光或偏壓應力的閾值電壓變化的減低)則是完全未加以留意。
[先前技術文獻] [專利文獻]
[專利文獻1]日本特開2011-108873號公報
[專利文獻2]日本特開2012-9845號公報
[非專利文獻]
[非專利文獻1]固體物理，VOL44、P621(2009)
[非專利文獻2]Nature、VOL432、P488(2004)
本發明係有鑑於前述情形而完成的發明，其目的在於具備氧化物半導體層薄膜的薄膜電晶體，提供對於光或偏壓應力等的閾值電壓的變化量很小而耐應力性優異的薄膜電晶體，以及具備薄膜電晶體的顯示裝置。
可以解決前述課題之本發明的薄膜電晶體，係具備閘極電極、用於通道層的氧化物半導體層、被配置於閘極電極與通道層之間的閘極絕緣膜之薄膜電晶體，要旨為：構成前述氧化物半導體層的金屬元素係由In、Ga、Zn、及Sn構成的群所選擇之至少一種(其中，排除構成前述氧化物半導體層的金屬元素，為Sn，與In及/或 Zn構成者)，同時與前述氧化物半導體層直接接觸的前述閘極絕緣膜中的氫濃度被控制在4原子百分比以下。
於本發明之較佳的實施型態，構成前述氧化 物半導體層的金屬元素為In、Ga、及Zn，於前述氧化物半導體層，各金屬元素對除了氧以外之全金屬元素的含量(原子百分比)分別為[In]、[Ga]、及[Zn]時，滿足以下的關係。
25≦[In]≦45、25≦[Ga]≦45、15≦[Zn]≦35
於本發明之較佳的實施型態，構成前述氧化物半導體層的金屬元素為In、Ga、Zn及Sn，於前述氧化物半導體層，各金屬元素對除了氧以外之全金屬元素的含量(原子百分比)分別為[In]、[Ga]、[Zn]、及[Sn]時，滿足以下的關係。
10≦[In]≦25、5≦[Ga]≦20、40≦[Zn]≦60、5≦[Sn]≦25
於本發明之較佳的實施型態，構成前述氧化物半導體層的金屬元素為In、Ga、Zn及Sn，於前述氧化物半導體層，各金屬元素對除了氧以外之全金屬元素的含量(原子百分比)分別為[In]、[Ga]、[Zn]、及[Sn]時，滿足以下的關係。
15≦[In]≦25、10≦[Ga]≦20、45≦[Zn]≦65、5≦[Sn]≦15
於本發明之較佳的實施型態，構成前述氧化物半導體層的金屬元素為In、Ga、及Sn，於前述氧化物半導體層，各金屬元素對除了氧以外之全金屬元素的含量 (原子百分比)分別為[In]、[Ga]、及[Sn]時，滿足以下的關係。
30≦[In]≦50、20≦[Ga]≦30、25≦[Sn]≦45
於本發明之較佳的實施型態，前述閘極絕緣膜，具有單層構造，或二層以上的層積構造，具有前述層積構造的場合，與前述氧化物半導體層直接接觸的層中的氫濃度被控制在4原子百分比以下。
於本發明，也包含具備前述任一記載之薄膜電晶體的顯示裝置。
根據本發明的話，可以使與氧化物半導體層直接接觸的閘極絕緣膜中的氫濃度減低至適切的範圍，所以可以提供開關特性及應力耐性優異的(具體而言，負偏壓施加前後的閾值電壓的偏移量很少是理所當然的，而光照射極負偏壓施加前後的閾值電壓的偏離量很少)薄膜電晶體。使用本發明的薄膜電晶體的話，可得可信賴性高的顯示裝置。
1‧‧‧基板
2‧‧‧閘極電極
3‧‧‧閘極絕緣膜
4‧‧‧氧化物半導體層
5‧‧‧源極．汲極電極
6‧‧‧保護膜(絕緣膜)
7‧‧‧接觸孔
8‧‧‧透明導電膜
9‧‧‧蝕刻停止層
圖1係供說明本發明的薄膜電晶體之概略剖面圖。
本案發明人等，為了提供使由特定金屬元素 構成的氧化物半導體層用於TFT的活性層時之應力耐性(施加負偏壓前後，以及光照射加上施加負偏壓前後的閾值電壓的偏移量很少)優異的薄膜電晶體而反覆地檢討改進。結果，徹底查明了只要使與氧化物半導體層直接接觸的閘極絕緣膜中的氫濃度減低到適切的範圍內，就可以達成所期待的目的。此外，發現著這樣的閘極絕緣膜，只要把以電漿CVD法形成至少與氧化物半導體層直接接觸的閘極絕緣膜時的條件(例如，溫度、成膜功率密度、作為堆積氣體之SiH4對N2O的流量比)予以適切的控制即可，從而完成本發明。
亦即，本發明的薄膜電晶體，特徵係具備閘 極電極、用於通道層的氧化物半導體層、被配置於閘極電極與通道層之間的閘極絕緣膜之薄膜電晶體，構成氧化物半導體層的金屬元素係由In、Ga、Zn、及Sn構成的群所選擇之至少一種(其中，排除構成前述氧化物半導體層的金屬元素，為Sn，與In及/或Zn構成者)，同時與氧化物半導體層直接接觸的前述閘極絕緣膜中的氫濃度被控制在4原子百分比以下。
於本說明書，[In]、[Ga]、[Zn]、[Sn]意味著In、Ga、Zn、Sn對於除氧(O)以外的所有金屬元素(In、Zn、Ga、Sn)之個別含量(原子百分比)。
於本說明書，所謂「應力耐性優異」，意味著以後述之實施例記載的方法，分別進行2小時(A)對 閘極電極施加負偏壓的應力施加試驗(NBTS)，以及(B)對試料照射白色光，同時持續對閘極電極施加負偏壓的應力施加試驗(LNBTS)時，滿足以下的要件。
(A)針對NBTS，應力施加試驗前後的閾值電壓(Vth)的偏移量△Vth(絕對值)未滿5.0V
(B)針對LNBTS，應力施加試驗前後的閾值電壓(Vth)的偏移量△Vth(絕對值)未滿5.0V，SS值未滿0.55V/decade，而且應力施加試驗前後的開電流(Ion)的減少量△Ion(絕對值)未滿10%
這些測定方法，詳述於後述的實施例之欄。
又，於前述之專利文獻2，也揭示了減低閘極絕緣層中的氫濃度以謀求電器特性改善的技術，但與本發明相較，有以下幾點不同。
首先，在本發明，所欲解決的課題如前所述是在於提供應力施加前後的閾值電壓變化量很少的應力耐性優異的薄膜電晶體，而在專利文獻2，雖有關於閾值電壓的記載，但沒有關於提高應力耐性的記載。根據本案發明人等檢討的結果，判明了藉由減低閘極絕緣膜的氫量可以提高負偏壓應力耐性(NBTS)。進而，判明了藉由減低閘極絕緣膜的氫量，對前述NBTS附加光照射之負偏壓加上光照射應力耐性(LNBTS)也提高。這些知識見解在專利文獻2並沒有記載。
此外，二者相較，嚴密地說其閘極絕緣層中的氫濃度的範圍也有所不同。這是因為為了得到閘極絕緣 層之二者的成膜方法不同的緣故(詳見後述)。亦即，如前所述在專利文獻2，作為堆積氣體，不使用閘極絕緣層成膜時通常使用的SiH4，而藉由選擇使用通常不使用的SiF4，而使閘極絕緣層中的氫濃度顯著降低至未滿6×1020atoms/cm3(=未滿0.667原子%)。相對於此，在本發明，以使用通常被使用在閘極絕緣膜的成膜的SiH4為前提，藉由適切地控制氣體的流量比、溫度、成膜功率密度等而把閘極絕緣層中的氫濃度減低到4原子百分比以下。如專利文獻2那樣極端地減低氫量的話，閘極絕緣層成膜時的成膜溫度會變得過高，或是投入功率變得過高，使得成膜速率變得極端遲緩，會增加TFT製造的生產節拍時間，所以並不適切。因此，由實用化的觀點來看，本發明之閘極絕緣層中的氫濃度的下限，以超過專利文獻2的上限(未滿0.667原子百分比)之(0.667原子百分比以上)為較佳。
以下，參照圖1同時詳細說明本發明之薄膜 電晶體(TFT)及較佳的製造方法。但試圖1為供說明相關於本發明的TFT的較佳之一實施型態的概略剖面圖，本發明之範圍並不為此圖所限定。例如，在圖1，顯示底閘型之TFT，但是不以此為限，由基板側起依序，於氧化物半導體層之上依此序具備閘極絕緣膜與閘極電極的頂閘型TFT亦可。此外，在圖1，顯示為了保護氧化物半導體層4的表面，具有蝕刻停止層9之例，但如同背面通道蝕刻型那樣沒有蝕刻停止層亦可。
如圖1所示，本實施型態的TFT，於基板1 上被形成閘極電極2及閘極絕緣膜3，於其上被形成氧化物半導體層4。於氧化物半導體層4上被形成源極．汲極電極5，於其上被形成保護膜(絕緣膜)6，透過接觸孔7透明導電膜8被導電連接於汲極電極5。此外，於氧化物半導體層4之上，被形成供保護氧化物半導體層4的表面之蝕刻停止層9。
首先，準備基板。使用於本發明的基板1，只 要是通常使用於顯示裝置的領域者即可，沒有特別限定，例如，可以舉例出無鹼玻璃、蘇打玻璃等。這些之中較佳者為無鹼玻璃。
接著，於基板1之上形成閘極電極2。閘極電 極2的種類沒有特別限定，可以使用於本發明的技術領域被泛用者。具體而言，可以較佳地使用電阻率低的鋁或銅之金屬，或耐熱性高的Mo、Cr、Ti等高融點金屬，或者這些的合金。形成閘極電極2的方法也沒有限定，可以採用通常使用的方法。
其次，形成閘極絕緣膜3。閘極絕緣膜3，係 被配置於閘極電極2，與作為通道層使用的氧化物半導體層4之間。接著，在本發明，特徵為與前述氧化物半導體層直接接觸的閘極絕緣膜3中的氫濃度被控制於4原子百分比以下。根據本案發明人等的實驗結果，判明了藉由控制與氧化物半導體層4連接界面的閘極絕緣膜3中的氫量，可以顯著提升對於偏壓應力，以及光加上負偏壓應力 的耐性(參照後述之實施例)。
又，閘極絕緣膜3，亦可以單層構成，亦可以 二層以上的層積來構成。例如，氫濃度低的矽氧化膜(SiOx)呈現緻密且良好的絕緣特性，但有成膜速度遲緩的傾向。在此，於氫濃度低(例如4原子百分比以下)的SiOx膜，層積氫濃度高的SiOx膜或SiNx膜等，成膜速度比較快的膜而構成閘極絕緣膜3，可以謀求絕緣特性與生產性的兼顧。在此場合，為了確保絕緣特性，氫濃度高的SiOx膜或SiNx膜的厚度，對氫濃度低的SiOx膜的厚度以50倍以下為佳，25倍以下為更佳。又，層積構造的層數沒有特別限定，但考慮生產性、加工性等，大致上以層積3層以下為佳。
閘極絕緣膜3具有層積構造的場合，只要把 與氧化物半導體層4直接接觸的層中的氫濃度控制在4原子百分比以下即可，不直接接觸的層中的氫濃度不特別限定。
由提高應力耐性的觀點來看，閘極絕緣膜3 中的氫濃度越小越好，較佳者為3.5原子百分比以下，更佳者為3原子百分比以下。閘極絕緣膜3中的氫濃度的下限，由前述特性的觀點來看沒有特別限定，但考慮到後述的閘極絕緣膜3的成膜方法的話，以超過專利文獻2的上限(未滿0.667原子百分比)之0.667原子百分比以上為較佳。
於本發明，閘極絕緣膜中的氫濃度，可以藉 由適切地控制電漿CVD法之成膜條件而減低至特定範圍。
具體而言，首先把成膜時的溫度大致控制在 250℃以上為較佳。如在後述的實施例所實證的，成膜時的溫度低於250℃的話，無法充分減低氫濃度，應力耐性會降低。這據推測是成膜溫度低下導致形成的膜的密度降低，SiO2膜中的Si-H鍵結增加的緣故。更佳的成膜溫度為270℃以上，更佳者為300℃以上。又，其上限，考慮到使用的裝置的上限溫度等的話，大致上以控制在450℃以下為佳。
此外，成膜時的功率密度，大致以控制在0.6 W/cm2以上為較佳。如在後述的實施例所實證的，成膜時的功率密度大致上低於0.6W/cm2的話，無法充分減低氫濃度，應力耐性會降低。這推測是因為成膜功率密度太低的話，膜密度降低，Si-H鍵結被導入膜中所致。較佳的成膜功率密度為0.66W/cm2以上，更佳的成膜功率密度為0.7W/cm2以上。
此外，成膜時的氣體，以SiH4對N2O儘可能地少，亦即，使以SiH4/N2O表示的流量比(體積比)為一定值以下為較佳。此流量比高的場合，會見到SiO2的膜密度降低，應該是含有很多Si-H鍵結的緣故。
前述以外的成膜條件，沒有特別限制，可以採用一般進行的條件。
例如氣壓，作為放電安定進行的程度的氣 壓，大致上控制在50~300Pa為佳。
藉由前述方法形成的閘極絕緣膜3，以矽氧化 膜(SiO2)為主，其他，在膜中的氫含量不增加的範圍含有Si-N鍵結亦可。
其次，於閘極絕緣膜3之上形成氧化物半導 體層4。使用於本發明的氧化物半導體層4，作為金屬元素，以In、Ga、Zn、以及Sn構成的群所選擇之至少一種來構成。但是，構成氧化物半導體層的金屬元素，係以Sn與In及/或Zn(In及Zn之至少一種)構成的氧化物半導體層排除在本發明的範圍之外。總之，金屬元素以Sn與Zn構成的氧化物半導體層(ZTO)、金屬元素以Sn與In構成的氧化物半導體層(ITO)、金屬元素以Sn與In與Zn構成的氧化物半導體層(IZTO)，被排除在本發明的範圍之外。
前述金屬元素的作用概略說明如下。
首先，In具有增多載體提高移動度的作用。但是，In量變多時，除了載體過多而導體化以外，對於應力的安定性會降低。
此外，Ga除了減低氧缺損，使氧化物半導體層的非晶構造安定化以外，具有提高應力耐性(特別是對光加上負偏壓應力的耐性)的作用。但是，Ga量變多時，移動度會降低。
Sn具有提高濕式蝕刻性等，氧化物半導體層之耐藥液性的作用。但是，伴隨著耐藥液性的提高蝕刻速 率也會變慢，所以Sn量變多時，蝕刻加工性會降低。
Zn被認為是對於非晶構造的安定化有所貢 獻，對於應力的安定性提高也有所貢獻。但是Zn量變多時，氧化物半導體薄膜容易結晶化，會由於粒界而使半導體特性降低。此外，Zn量變多的話，隨著蝕刻時使用的蝕刻劑的種類不同有可能在蝕刻時發生殘渣。
具體而言，作為使用於本發明的氧化物半導 體層4，例如可以舉出以下數種。Zn-O(ZO)、Zn-Ga-O(ZGO)、In-Ga-Zn-O(IGZO)、In-Ga-Zn-Sn-O(IGZTO)、In-Ga-Sn-O(IGTO)。
構成氧化物半導體層4的各金屬原子的較佳 的金屬比[各金屬元素對除氧以外所有金屬元素之較佳的含量(原子百分比)]因應於氧化物半導體層的種類，以可得到良好的TFT特性的方式來適宜，適切的控制為較佳。
具體而言，構成氧化物半導體層4的金屬元 素為In、Ga、及Zn(氧化物半導體層=IGZO)的場合，各金屬元素對除了氧以外之全金屬元素的含量(原子百分比)分別為[In]、[Ga]、及[Zn]時，以滿足以下的關係為較佳。藉此，可以有效地發揮前述各元素之較佳的作用。
25≦[In]≦45
25≦[Ga]≦45
15≦[Zn]≦35
此外，構成氧化物半導體層4的金屬元素為In、Ga、Zn及Sn(氧化物半導體層=IGZTO)的場合，各 金屬元素對除了氧以外之全金屬元素的含量(原子百分比)分別為[In]、[Ga]、[Zn]及[Sn]時，以滿足以下的(i)或(ii)所示的關係為較佳。藉此，可以有效地發揮前述各元素之較佳的作用。
<關係(i)>
10≦[In]≦25
5≦[Ga]≦20
40≦[Zn]≦60
5≦[Sn]≦25
<關係(ii)>
15≦[In]≦25
10≦[Ga]≦20
45≦[Zn]≦65
5≦[Sn]≦15
此外，構成氧化物半導體層4的金屬元素為In、Ga、及Sn(氧化物半導體層=IGTO)的場合，各金屬元素對除了氧以外之全金屬元素的含量(原子百分比)分別為[In]、[Ga]、及[Sn]時，以滿足以下的關係為較佳。藉此，可以有效地發揮前述各元素之較佳的作用。
30≦[In]≦50
20≦[Ga]≦30
25≦[Sn]≦45
氧化物半導體層4之較佳的膜厚，大致為10nm以上，200nm以下。
又，氧化物半導體層可以由單層構成，亦可 為二層以上所構成者。任一場合，由應力耐性(特別是對於光加上負偏壓應力的耐性)的觀點來看，氧化物半導體層至少以含有Ga為佳，氧化物半導體層為二層以上的場合，於各氧化物半導體層分別含有Ga為較佳。特別是二層以上的氧化物半導體層之中，至少於直接接觸於後述的源極．汲極電極(S/D電擊)的氧化物半導體層，使含有Ga為較佳。
氧化物半導體層4，藉由使用與薄膜相同組成 的濺鍍靶之DC濺鍍法或RF濺鍍法來成膜為較佳。或者是藉由使用複數種類的濺鍍靶之共濺鍍法來成膜亦可。
濕式蝕刻氧化物半導體層4之後，進行圖案 化。於圖案化之後，為了改善氧化物半導體層4之膜質，例如進行溫度：250~350℃(較佳為300~350℃)，時間：15~120分鐘(較佳為60~120分鐘)之條件進行熱處理(預退火)亦可。藉此，電晶體特性之開電流及電場效果移動度會上升，提高電晶體性能。
其次，為了保護氧化物半導體層4的表面， 形成蝕刻停止層9。蝕刻停止層9，目的在於防止在濕式蝕刻源極．汲極電極(S/D電極)5時，氧化物半導體層4被蝕刻受到損傷，於氧化物半導體層4的表面產生缺陷而使電晶體特性降低而形成的。蝕刻停止層9的種類沒有特別限定，例如可舉出SiO2等絕緣膜。蝕刻停止層9，藉由電漿CVD法等成膜以及圖案化，以保護通道表面的方 式形成。
接著，為了取得氧化物半導體層4，與接著形 成的源極．汲極電極5之接觸，施以光微影法以及乾式蝕刻進行電極形成用的圖案化。
其次，形成源極．汲極電極5。使用於本發明 的源極．汲極電極5的種類沒有特別限定，可以使用被泛用者。例如與閘極電極同樣，使用Al、Mo或Cu等金屬或合金亦可，如後述之實施例那樣使用純Mo亦可。
作為源極．汲極電極5的形成方法，例如可 以藉由磁控管濺鍍法形成金屬薄膜後，藉由光微影法圖案化，進行濕式蝕刻形成電極。
作為源極．汲極電極5的其他的形成方法， 例如可以舉出藉由磁控管濺鍍法形成金屬薄膜後，藉由掀離(lift-off)法來形成的方法。根據此方法的話，可以不進行濕式蝕刻而加工電極。
其次，於氧化物半導體層4之上形成保護膜(絕緣膜)6。保護膜6，例如可以藉由CVD法成膜。又，氧化物半導體層4的表面，會因為CVD導致的電漿損傷而容易導體化(推測應該是在氧化物半導體表面所產生的氧缺陷成為電子供給者的緣故)，所以在形成保護膜6之前進行N2O電漿照射亦可。N2O電漿照射的條件，可以採用下列文獻所記載的條件。
J.Park等人，Appl.Phys.Lett.,93,053505(2008)。
其次，藉由光微影法、及乾式蝕刻，於保護 膜6形成接觸孔7後，形成透明導電膜8。透明導電膜8的種類沒有特別限定，可以使用ITO等通常使用者。
於本發明，也包含了具備前述TFT之顯示裝 置。作為顯示裝置，例如可以舉出液晶顯示器，有機EL顯示器等。
本專利申請案係根據2012年8月31日在日 本提出申請之特願2012-192667號，及2013年4月26日在日本提出申請之特願2013-094088號申請案而主張優先權之利益。2012年8月31日申請之日本特願2012-192667號，及2013年4月26日申請之日本特願2013-094088號申請案的說明書的所有內容，供本發明參考而援用。
[實施例]
以下，舉出實施例更具體說明本發明，但本發明並不受限於下列實施例，在適合前述/後述的要旨之範圍加上變更而實施，這些也都包含於本發明的技術範圍。
實施例1
如以下所述製作圖1所示的TFT，評估其應力耐性等。但是，在本實施例，未成膜圖1的透明導電膜8。
首先，於玻璃基板1(康寧公司製造之Eagle2000、直徑100mm×厚度0.7mm)上，依序形成作為 閘極電極2之Mo薄膜100nm，以及作為閘極絶緣膜3之SiO2膜250nm。
閘極電極2使用純Mo之濺鍍靶，藉由DC濺鍍法形成。濺鍍條件為成膜溫度：室溫、成膜功率密度：3.8W/cm2、運載氣體：Ar、成膜時之氣壓：2mTorr、Ar氣流量：20sccm。
閘極絕緣膜3，使用電漿CVD法，以運載氣 體：SiH4與N2O之混合氣體進行了成膜。詳細地說，在本實施例，作為CVD裝置的電極使用8英吋的圓形電極(面積314cm2)，成膜時的溫度、功率密度、前述氣體之流量比(體積比)，如表1~表4所示使其改變而形成了單層的閘極絕緣膜3。氣壓為133Pa(一定)(於表未顯示)。
其次，使用以能夠形成該氧化物薄膜的方式調整的濺鍍靶，藉由以下條件之濺鍍法形成了表1~表4所示的種種組成的氧化物半導體層(膜厚40nm)。
濺鍍裝置：(股)ULVAC製造之「CS-200」
基板溫度：室溫
氣壓：1mTorr
氧分壓：100×O2/(Ar+O2)=4體積%
成膜功率密度：2.55W/cm2
如此得到的氧化物半導體層的金屬元素之分別的含量，藉由XPS(X-ray Photoelectron Spectroscopy)法分析。詳細地說，以Ar離子濺鍍由最表面起5nm程度的 深度為止的範圍，以下述條件進行了分析。又，藉由XPS法測定的氧化物薄膜，使用了在矽基板上形成40nm之與前述相同組成的薄膜之試料。
X線源：Al Kα
X線輸出：350W
光電子取出角：20°
如前所述地進行而形成氧化物半導體層4之後，藉由光微影法及濕式蝕刻進行了圖案化。作為濕式蝕刻液，使用氧化物半導體用的草酸系濕式蝕刻液之關東化學製造的「ITO-07N」。
如前所述進行而將氧化物半導體層4圖案化後，為了提高氧化物半導體層的膜質，進行了預退火處理。預退火處理，是在水蒸氣中，大氣壓下，在350℃進行60分鐘。
其次，為了保護氧化物半導體層4的表面，形成由SiO2所構成的蝕刻停止層9(膜厚100nm)。詳細地說，使用SAMCO(音譯)製造的「PD-220NL」，使用電漿CVD法來成膜。在本實施例，作為運載氣體使用以氮氣稀釋的N2O以及SiH4之混合氣體，以下述的條件進行了成膜。
成膜溫度：230℃
氣壓：133Pa
成膜功率密度：1.1W/cm2
SiH4/N2O之流量比(體積比)：0.04
對於如此進行而形成的蝕刻停止層9，為了取 得氧化物半導體層4與源極．汲極電極5之接觸，進行光微影法之後，藉由反應離子蝕刻法(RIE)，進行電極形成用的圖案化。
其次，使用純Mo，藉由DC濺鍍法形成源 極．汲極電極5。具體而言，與前述之閘極電極同樣進行，形成源極．汲極電極用Mo薄膜(膜厚100nm)之後，以光微影法進行源極．汲極電極的圖案化。
如此進行形成源極．汲極電極5後，供保護 氧化物半導體層之用，形成保護膜6。作為保護膜6，使用SiO2(膜厚100nm)與SiN(膜厚150nm)之層積膜(合計膜厚250nm)。前述SiO2與SiN之形成，係使用SAMCO(音譯)製造的「PD-220NL」，使用電漿CVD法來進行。在本實施例，依序形成SiO2膜與SiN膜。於SiO2膜之形成使用N2O及SiH4之混合氣體，於SiN膜之形成使用SiH4、N2、NH3之混合氣體。任一場合都使成膜功率密度為0.32W/cm2，成膜溫度為150℃。
其次，藉由光微影法，及乾式蝕刻，於保護 膜6形成電晶體特性評估用探針法之用的接觸孔，得到圖1之TFT。
針對如此進行所得到的各TFT，如以下所述 進行而評估了應力耐性。
(1)施加負偏壓的應力耐性(NBTS)的評估
在本實施例，進行了對閘極電極施加負偏壓之應力施加試驗。應力施加條件如下。
．源極電壓：0V
．汲極電壓：10V
．閘極電壓：-20V
．基板溫度：60℃
．應力施加時間：2小時
在本實施例，2小時的應力施加之閾值電壓的變動值為閾值電壓偏移量△Vth，於NBTS把△Vth<5.0V者判定為合格。
(2)施加光照射加上負偏壓的應力耐性(LNBTS)的評估
在本實施例，模擬實際的液晶面板驅動時的環境(應力)，進行了對試料照射光(白色光)同時對閘極電極持續施加負偏壓的應力施加試驗。應力施加條件如下。光源模擬液晶顯示器的背光，使用白色LED。
．源極電壓：0V
．汲極電壓：10V
．閘極電壓：-20V
．基板溫度：60℃
．應力施加時間：2小時
．光源：白色LED(PHILIPS公司製造之LED LXHL-PW01)25000nit
在本實施例，2小時的應力施加之閾值電壓的變動值為閾值電壓偏移量△Vth，於LNBTS把△Vth<5.0V者判定為合格。
(3)SS值之測定
SS值，是供使汲極電流增加10倍所比藥的閘極電壓的最小值。在本實施例，測定進行前述(2)的應力試驗(LNBTS)時之SS值，把SS值<0.55V/decade者判定為合格。
(4)開電流(△Ion)之測定
開電流(△Ion)，是指閘極電壓為30V的汲極電流下，使電晶體為打開狀態時的電流值。在本實施例，分別測定前述(2)之應力試驗(LNBTS)前後的開電流，在應力試驗前後，把其減少量△Ion(絕對值)未滿10%者判定為合格(A)，10%以上者判定為不合格(B)。
這些結果整理顯示於表1~表4。又，於各表之氣體流量比顯示各氣體之實際流量(sccm)。
又，各表的最右欄設有「判定」欄，把滿足前述特性之全部者標為「A」，有任何一項未滿足者賦予「B」，雖然滿足前述全部特性但有其他問題者賦予「C」。
由這些表可如下述般進行考察。
首先，參照表1。於表1，作為氧化物半導體層使用IGZO，顯示改變各金屬元素的比率與閘極絕緣膜 的成膜條件(溫度、成膜功率密度、氣體流量比)時的結果。
其結果，控制閘極絕緣膜成膜時之溫度為250 ℃以上，成膜功率密度為0.7W/cm2以上，氣體流量比(SiH4/N2O)為0.04以下之例(No.1~4、6、10~13、15、19、20、22、24、25、27)都因為閘極絕緣膜中的氫濃度被減低到特定範圍，所以於任一應力是嚥下都得到良好的特性。此外，這些的移動度除了No.25以外均高達6cm2/Vs以上(移動度的結果未顯示於表中)。如No.25那樣[Ga]超過本發明的較佳的上限時，應力耐性雖然良好，但移動度為2cm2/Vs，顯著降低。
另一方面，閘極絕緣膜成膜時之前述條件的 任一，都不滿足本發明的較佳條件的場合，無法完全兼具所期待的特性(應力耐性)(No.5、7~9、14、16~18、21、23)。
此外，如No.26那樣[In]變多的話，會得到應力耐性稍稍變差的結果。
接著，參照表2及表3。於表2及表3，針對作為氧化物半導體層使用IGZTO的場合，顯示改變各金屬元素的比率與閘極絕緣膜的成膜條件(溫度、成膜功率密度、氣體流量比)時的結果。
其結果，與使用前述IGZO的場合同樣，在閘極絕緣膜成膜時以滿足前述條件的方式進行了控制之例(表2；No.1~4、6、10~13、15、19~22、24、28、30、 31、33、36、37、39、表3；No.1~3、5、8~11、13、17~21、23、24)，閘極絕緣膜中的氫濃度都被減低到特定範圍，所以於任一應力試驗下都可得到良好的特性。此外，這些的移動度除了表3No.23及表3No.24以外均高達6cm2/Vs以上(移動度的結果未顯示於表中)。如表3No.23及表3No.24那樣[In]低於本發明的較佳的下限時，應力耐性雖然良好，但移動度為1cm2/Vs，顯著降低。
又，如表2的No.39那樣[Sn]超過本發明較佳的上限時，應力耐性雖然良好，但蝕刻加工性降低(蝕刻加工性的結果未顯示於表中)。
另一方面，閘極絕緣膜成膜時之前述條件的任一，都不滿足本發明的較佳條件的場合，無法完全兼具所期待的特性(應力耐性)(表2；No.5、7~9、14、16~18、23、25~27、29、32、34、35、38、表3；No.4、6、7、12、14~16、22)。
接著參照表4。於表4，針對作為氧化物半導體層使用IGTO的場合，顯示改變各金屬元素的比率與閘極絕緣膜的成膜條件(溫度、成膜功率密度、氣體流量比)時的結果。
其結果，可見到與使用前述IGZO或前述IGZTO的場合同樣的傾向，閘極絕緣膜成膜時以滿足前述條件的方式進行了控制之例(No.1~5、7~10、12~14)均使閘極絕緣膜中的氫濃度降低到特定範圍，所以於任一應 力是嚥下均得到良好的特性，但閘極絕緣膜成膜時前述條件之任一個未滿足本發明之較佳的條件之例(No.6、11)，無法兼具所有所期待的特性(應力耐性)。
又，如No.13那樣[Sn]超過本發明較佳的上限 時，應力耐性雖然良好，但蝕刻加工性降低(蝕刻加工性的結果未顯示於表中)。此外，在No.14，[Ga]超過本發明的較佳的上限，所以雖然應力耐性良好，但移動度比表4中的其他例(No.1~13)還要低(No.1~13：6cm2/Vs以上、No.14：1cm2/Vs)。
又，在實施例1，均顯示形成單層的閘極絕緣膜時的結果，但藉由實驗確認了即使二層以上的層積構造也可得到同樣的結果。
實施例2
如以下所述製作圖1所示的TFT(閘極絕緣膜3為二層)，評估其應力耐性等。但是，在本實施例，未成膜圖1的透明導電膜8。
首先，與實施例1同樣進行，於玻璃基板1上，作為閘極電極2形成100nm的Mo薄膜。
於此閘極電極2上，首先作為下層的閘極電極側閘極絕緣膜3形成SiOx(SiO2)膜或者SiNx(SiN)膜，接著於其上作為上層的氧化物半導體層側的閘極絕緣膜3形成SiOx(SiO2)膜。
閘極絕緣膜3，均使用電漿CVD法，作為CVD裝置 的電極使用8英吋的圓型電擊(面積314cm2)進行了成膜。詳細地說，作為閘極電極側的閘極絕緣膜3形成SiO2膜時，使用運載氣體：SiH4與N2O之混合氣體，SiH4/N2氣體(SiH4氣體以N2氣體稀釋為10體積百分比的氣體)流量：60sccm(SH4氣體的流量為6sccm)、N2O氣體流量：100sccm，成膜功率密度：100W(0.32W/cm2)進行了成膜。作為閘極電極側的閘極絕緣膜3形成SiNx(SiN)膜時，使用運載氣體：SiH4與N2與NH3之混合氣體，SiH4/N2氣體(SiH4氣體以N2氣體稀釋為10體積百分比的氣體)流量：304sccm、NH3氣體流量：100sccm，N2氣體流量：48sccm，成膜功率密度：100W(0.32W/cm2)進行了成膜。另一方面，作為氧化物半導體層側的閘極絕緣膜3形成SiO2膜時，使用運載氣體：SiH4與N2O之混合氣體，SiH4/N2氣體(SiH4氣體以N2氣體稀釋為10體積百分比的氣體)流量：22sccm(SH4氣體的流量為2sccm)、N2O氣體流量：100sccm，成膜功率密度：300W(0.96W/cm2)進行了成膜。於任一閘極絕緣膜成膜時，溫度都為320℃(一定)，氣壓為200Pa(一定)，直到成為所要的膜厚為只進行了成膜處理。形成的閘極絕緣膜中的氫量與膜厚顯示於表5。
又，於表5中，作為參考，也記載了不形成下層使閘極絕緣膜3僅有上層之單層的例(No.1)，與不形成上層使閘極絕緣膜3僅有下層之單層的例(No.8)。
其次，於上層閘極絕緣膜3之上，使用以能 夠形成各該氧化物薄膜的方式調整的濺鍍靶，藉由以下條件之濺鍍法形成了表5所示的組成的氧化物半導體層(膜厚40nm)。
濺鍍裝置：(股)ULVAC製造之「CS-200」
基板溫度：室溫
氣壓：1mTorr
氧分壓：100×O2/(Ar+O2)=4體積%
成膜功率密度：2.55W/cm2
如前所述形成氧化物半導體層4之後，與實施例1同樣進行，藉由光微影法與濕式蝕刻進行圖案化，其後，為了提高氧化物半導體層的膜質，進行了預退火處理。
其次，與實施例1同樣，為了保護氧化物半導體層4的表面，形成由SiO2所構成的蝕刻停止層9(膜厚100nm)，其次為了對被形成的蝕刻停止層9，取得氧化物半導體層4與源極．汲極電極5之接觸，在進行光蝕刻之後，藉由反應離子蝕刻法(RIE)，進行電極形成用之圖案化。
其次，與實施例1同樣進行，使用純Mo，藉由DC濺鍍法，形成源極．汲極電極5，其後，為了保護氧化物半導體層4，形成保護膜6。
其次，與實施例1同樣進行，藉由光微影法，及乾式蝕刻，於保護膜6形成電晶體特性評估用探針法之用的接觸孔，得到圖1之TFT。
針對如此進行所得到的各TFT，與實施例1同樣進行評估了應力耐性。
由表5可如下述般進行考察。
於表5，顯示使閘極絕緣膜3為二層，而改變閘極電極側的閘極絕緣膜的膜組成與兩層的膜厚時的結果。
根據表5，即使閘極電極側的閘極絕緣膜(SiO2膜)的厚度相對氧化物半導體層側的閘極絕緣膜(SiO2膜)厚達49倍(No.2)，或者是閘極電極側的閘極絕緣膜(SiN膜)的厚度對氧化物半導體層側的閘極絕緣膜(SiO2膜)厚達24倍(No.6)，於應力試驗下也可確認得到良好的特性。
1‧‧‧基板
2‧‧‧閘極電極
3‧‧‧閘極絕緣膜
4‧‧‧氧化物半導體層
5‧‧‧源極．汲極電極
6‧‧‧保護膜(絕緣膜)
7‧‧‧接觸孔
8‧‧‧透明導電膜
9‧‧‧蝕刻停止層

Claims (7)

  1. 一種薄膜電晶體，係具備閘極電極、用於通道層的氧化物半導體層、被配置於閘極電極與通道層之間的閘極絕緣膜，其特徵為：構成前述氧化物半導體層的金屬元素係由In、Ga、Zn、及Sn構成的群所選擇之至少一種(其中，排除構成前述氧化物半導體層的金屬元素，為Sn，與In及/或Zn構成者)，同時與前述氧化物半導體層直接接觸的前述閘極絕緣膜中的氫濃度被控制在4原子百分比以下；與前述氧化物半導體層直接接觸之前述閘極絕緣膜為矽氧化膜。
  2. 如申請專利範圍第1項之薄膜電晶體，其中構成前述氧化物半導體層的金屬元素為In、Ga、及Zn，於前述氧化物半導體層，各金屬元素對除了氧以外之全金屬元素的含量(原子百分比)分別為[In]、[Ga]、及[Zn]時，滿足25≦[In]≦45、25≦[Ga]≦45、15≦[Zn]≦35之關係。
  3. 如申請專利範圍第1項之薄膜電晶體，其中構成前述氧化物半導體層的金屬元素為In、Ga、Zn及Sn，於前述氧化物半導體層，各金屬元素對除了氧以外之全金屬元素的含量(原子百分比)分別為[In]、[Ga]、[Zn]及[Sn]時，滿足 10≦[In]≦25、5≦[Ga]≦20、40≦[Zn]≦60、5≦[Sn]≦25之關係。
  4. 如申請專利範圍第1項之薄膜電晶體，其中構成前述氧化物半導體層的金屬元素為In、Ga、Zn及Sn，於前述氧化物半導體層，各金屬元素對除了氧以外之全金屬元素的含量(原子百分比)分別為[In]、[Ga]、[Zn]及[Sn]時，滿足15≦[In]≦25、10≦[Ga]≦20、45≦[Zn]≦65、5≦[Sn]≦15之關係。
  5. 如申請專利範圍第1項之薄膜電晶體，其中構成前述氧化物半導體層的金屬元素為In、Ga及Sn，於前述氧化物半導體層，各金屬元素對除了氧以外之全金屬元素的含量(原子百分比)分別為[In]、[Ga]及[Sn]時，滿足30≦[In]≦50、20≦[Ga]≦30、25≦[Sn]≦45之關係。
  6. 如申請專利範圍第1項之薄膜電晶體，其中前述閘極絕緣膜，具有單層構造，或二層以上的層積構造，具有前述層積構造的場合，與前述氧化物半導體層直接接觸的層中的氫濃度被控制在4原子百分比以下。
  7. 一種顯示裝置，其特徵為具備申請專利範圍第1~6項之任一項之薄膜電晶體。
TW102131499A 2012-08-31 2013-08-30 Thin film transistor and display device TWI573280B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2012192667 2012-08-31
JP2013094088 2013-04-26

Publications (2)

Publication Number Publication Date
TW201427032A TW201427032A (zh) 2014-07-01
TWI573280B true TWI573280B (zh) 2017-03-01

Family

ID=50183677

Family Applications (1)

Application Number Title Priority Date Filing Date
TW102131499A TWI573280B (zh) 2012-08-31 2013-08-30 Thin film transistor and display device

Country Status (6)

Country Link
US (1) US10566457B2 (zh)
JP (1) JP2014225626A (zh)
KR (1) KR20150038310A (zh)
CN (1) CN104620365B (zh)
TW (1) TWI573280B (zh)
WO (1) WO2014034872A1 (zh)

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6068232B2 (ja) * 2012-05-30 2017-01-25 株式会社神戸製鋼所 薄膜トランジスタの半導体層用酸化物、薄膜トランジスタ、表示装置およびスパッタリングターゲット
JP2014175505A (ja) * 2013-03-08 2014-09-22 Kobe Steel Ltd 薄膜トランジスタの半導体層用酸化物、薄膜トランジスタおよび表示装置
JP5802343B2 (ja) 2014-01-15 2015-10-28 株式会社神戸製鋼所 薄膜トランジスタ
JP6659255B2 (ja) * 2014-09-02 2020-03-04 株式会社神戸製鋼所 薄膜トランジスタ
JP2016134489A (ja) * 2015-01-19 2016-07-25 三菱電機株式会社 酸化物半導体薄膜およびそれを用いた薄膜トランジスタ素子、表示素子
TWI577032B (zh) * 2015-04-24 2017-04-01 群創光電股份有限公司 顯示裝置
JP2017092299A (ja) * 2015-11-12 2017-05-25 株式会社 オルタステクノロジー 薄膜トランジスタ
WO2017145695A1 (ja) * 2016-02-26 2017-08-31 株式会社神戸製鋼所 酸化物半導体層を含む薄膜トランジスタ
JP6875088B2 (ja) * 2016-02-26 2021-05-19 株式会社神戸製鋼所 酸化物半導体層を含む薄膜トランジスタ
JP2020004861A (ja) 2018-06-28 2020-01-09 堺ディスプレイプロダクト株式会社 薄膜トランジスタ、表示装置及び薄膜トランジスタの製造方法
CN109411542A (zh) * 2018-09-10 2019-03-01 华南理工大学 一种背沟道刻蚀型非晶氧化物薄膜晶体管及其制备方法
CN111244186A (zh) * 2018-11-29 2020-06-05 中华映管股份有限公司 薄膜晶体管及其制造方法
KR20220090871A (ko) * 2020-12-23 2022-06-30 한양대학교 산학협력단 Igto 산화물 반도체 결정화를 통한 고이동도 트랜지스터 소자 및 그의 제조 방법
CN115863175A (zh) * 2022-12-30 2023-03-28 西湖大学 氧化物半导体薄膜及其制备方法、薄膜晶体管、显示器件

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011108873A (ja) * 2009-11-18 2011-06-02 Idemitsu Kosan Co Ltd Ｉｎ−Ｇａ−Ｚｎ系酸化物焼結体スパッタリングターゲット及び薄膜トランジスタ
JP2011174134A (ja) * 2010-02-24 2011-09-08 Idemitsu Kosan Co Ltd Ｉｎ−Ｇａ−Ｓｎ系酸化物焼結体、ターゲット、酸化物半導体膜、及び半導体素子
US20120181533A1 (en) * 2011-01-19 2012-07-19 Samsung Electronics Co., Ltd. Thin film transistor array panel

Family Cites Families (35)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4562835B2 (ja) * 1999-11-05 2010-10-13 株式会社半導体エネルギー研究所 半導体装置の作製方法
CN1283831C (zh) 2001-07-17 2006-11-08 出光兴产株式会社 溅射靶和透明导电膜
JP4933756B2 (ja) 2005-09-01 2012-05-16 出光興産株式会社 スパッタリングターゲット
US8524123B2 (en) 2005-09-01 2013-09-03 Idemitsu Kosan Co., Ltd. Sputtering target, transparent conductive film and transparent electrode
JP5006598B2 (ja) 2005-09-16 2012-08-22 キヤノン株式会社 電界効果型トランジスタ
KR20110093949A (ko) 2005-09-20 2011-08-18 이데미쓰 고산 가부시키가이샤 스퍼터링 타겟, 투명 도전막 및 투명 전극
US8304359B2 (en) 2005-09-27 2012-11-06 Idemitsu Kosan Co., Ltd. Sputtering target, transparent conductive film, and transparent electrode for touch panel
JP5358891B2 (ja) 2006-08-11 2013-12-04 日立金属株式会社 酸化亜鉛焼結体の製造方法
JP5213458B2 (ja) 2008-01-08 2013-06-19 キヤノン株式会社 アモルファス酸化物及び電界効果型トランジスタ
JP5467728B2 (ja) * 2008-03-14 2014-04-09 富士フイルム株式会社 薄膜電界効果型トランジスタおよびその製造方法
KR100963026B1 (ko) 2008-06-30 2010-06-10 삼성모바일디스플레이주식회사 박막 트랜지스터, 그의 제조 방법 및 박막 트랜지스터를구비하는 평판 표시 장치
JP2010118407A (ja) 2008-11-11 2010-05-27 Idemitsu Kosan Co Ltd エッチング耐性を有する薄膜トランジスタ、及びその製造方法
JP5620179B2 (ja) 2009-07-27 2014-11-05 株式会社神戸製鋼所 配線構造およびその製造方法、並びに配線構造を備えた表示装置
WO2011013683A1 (ja) 2009-07-27 2011-02-03 株式会社神戸製鋼所 配線構造および配線構造を備えた表示装置
WO2011074590A1 (en) * 2009-12-17 2011-06-23 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, measurement apparatus, and measurement method of relative permittivity
JP2012124446A (ja) * 2010-04-07 2012-06-28 Kobe Steel Ltd 薄膜トランジスタの半導体層用酸化物およびスパッタリングターゲット、並びに薄膜トランジスタ
JP2012033854A (ja) 2010-04-20 2012-02-16 Kobe Steel Ltd 薄膜トランジスタの半導体層用酸化物およびスパッタリングターゲット、並びに薄膜トランジスタ
WO2011145484A1 (en) 2010-05-21 2011-11-24 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
KR20110133251A (ko) * 2010-06-04 2011-12-12 삼성전자주식회사 박막 트랜지스터 표시판 및 그 제조 방법
US8441010B2 (en) 2010-07-01 2013-05-14 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
JP5718072B2 (ja) 2010-07-30 2015-05-13 三星ディスプレイ株式會社Ｓａｍｓｕｎｇ Ｄｉｓｐｌａｙ Ｃｏ．，Ｌｔｄ． 薄膜トランジスタの半導体層用酸化物およびスパッタリングターゲット、並びに薄膜トランジスタ
JP2012094853A (ja) 2010-09-30 2012-05-17 Kobe Steel Ltd 配線構造
JP2012119664A (ja) 2010-11-12 2012-06-21 Kobe Steel Ltd 配線構造
JP5651095B2 (ja) 2010-11-16 2015-01-07 株式会社コベルコ科研 酸化物焼結体およびスパッタリングターゲット
JP2012164963A (ja) 2010-11-26 2012-08-30 Kobe Steel Ltd 薄膜トランジスタの半導体層用酸化物およびスパッタリングターゲット、並びに薄膜トランジスタ
JP2013070010A (ja) 2010-11-26 2013-04-18 Kobe Steel Ltd 薄膜トランジスタの半導体層用酸化物およびスパッタリングターゲット、並びに薄膜トランジスタ
JP5723262B2 (ja) 2010-12-02 2015-05-27 株式会社神戸製鋼所 薄膜トランジスタおよびスパッタリングターゲット
US20130270109A1 (en) 2010-12-28 2013-10-17 Kabushiki Kaisha Kobe Seiko Sho (Kobe Steel, Ltd.) Oxide for semiconductor layer of thin-film transistor, sputtering target, and thin-film transistor
JP5750065B2 (ja) 2011-02-10 2015-07-15 株式会社コベルコ科研 酸化物焼結体およびスパッタリングターゲット
JP5750063B2 (ja) 2011-02-10 2015-07-15 株式会社コベルコ科研 酸化物焼結体およびスパッタリングターゲット
JP2012180247A (ja) 2011-03-02 2012-09-20 Kobelco Kaken:Kk 酸化物焼結体およびスパッタリングターゲット
JP2012180248A (ja) 2011-03-02 2012-09-20 Kobelco Kaken:Kk 酸化物焼結体およびスパッタリングターゲット
JP2013153118A (ja) 2011-03-09 2013-08-08 Kobe Steel Ltd 薄膜トランジスタの半導体層用酸化物、上記酸化物を備えた薄膜トランジスタの半導体層および薄膜トランジスタ
KR101750381B1 (ko) * 2011-04-06 2017-06-26 삼성디스플레이 주식회사 박막트랜지스터, 이를 포함한 유기발광표시장치 및 유기발광표시장치의 제조방법
JP2012235104A (ja) 2011-04-22 2012-11-29 Kobe Steel Ltd 薄膜トランジスタ構造、ならびにその構造を備えた薄膜トランジスタおよび表示装置

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011108873A (ja) * 2009-11-18 2011-06-02 Idemitsu Kosan Co Ltd Ｉｎ−Ｇａ−Ｚｎ系酸化物焼結体スパッタリングターゲット及び薄膜トランジスタ
JP2011174134A (ja) * 2010-02-24 2011-09-08 Idemitsu Kosan Co Ltd Ｉｎ−Ｇａ−Ｓｎ系酸化物焼結体、ターゲット、酸化物半導体膜、及び半導体素子
US20120181533A1 (en) * 2011-01-19 2012-07-19 Samsung Electronics Co., Ltd. Thin film transistor array panel

Also Published As

Publication number Publication date
JP2014225626A (ja) 2014-12-04
US20150171221A1 (en) 2015-06-18
CN104620365A (zh) 2015-05-13
US10566457B2 (en) 2020-02-18
TW201427032A (zh) 2014-07-01
WO2014034872A1 (ja) 2014-03-06
KR20150038310A (ko) 2015-04-08
CN104620365B (zh) 2019-11-08

Similar Documents

Publication Publication Date Title
TWI573280B (zh) Thin film transistor and display device
TWI536579B (zh) Thin film transistor and display device
JP6043244B2 (ja) 薄膜トランジスタ
JP6018551B2 (ja) 薄膜トランジスタ
KR101407402B1 (ko) 박막 트랜지스터의 반도체층용 산화물 및 스퍼터링 타깃, 및 박막 트랜지스터
TWI501403B (zh) A thin film transistor structure, and a thin film transistor and a display device having the same
TWI580055B (zh) An oxide for a semiconductor layer of a thin film transistor, a semiconductor layer of a thin film transistor having the aforementioned oxide, and a thin film transistor
TW201248783A (en) Wiring structure and sputtering target
JP2013254948A (ja) 薄膜トランジスタおよび表示装置

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees