TWI501403B - A thin film transistor structure, and a thin film transistor and a display device having the same - Google Patents

A thin film transistor structure, and a thin film transistor and a display device having the same Download PDF

Info

Publication number
TWI501403B
TWI501403B TW101114158A TW101114158A TWI501403B TW I501403 B TWI501403 B TW I501403B TW 101114158 A TW101114158 A TW 101114158A TW 101114158 A TW101114158 A TW 101114158A TW I501403 B TWI501403 B TW I501403B
Authority
TW
Taiwan
Prior art keywords
oxide semiconductor
semiconductor layer
thin film
film transistor
layer
Prior art date
Application number
TW101114158A
Other languages
English (en)
Other versions
TW201306267A (zh
Inventor
Takeaki Maeda
Toshihiro Kugimiya
Jun-Ho Song
Je Hun Lee
Byung Du Han
Gun Hee Kim
Original Assignee
Kobe Steel Ltd
Samsung Display Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kobe Steel Ltd, Samsung Display Co Ltd filed Critical Kobe Steel Ltd
Publication of TW201306267A publication Critical patent/TW201306267A/zh
Application granted granted Critical
Publication of TWI501403B publication Critical patent/TWI501403B/zh

Links

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78696—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the structure of the channel, e.g. multichannel, transverse or longitudinal shape, length or width, doping structure, or the overlap or alignment between the channel and the gate, the source or the drain, or the contacting structure of the channel
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H01L29/78693—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate the semiconducting oxide being amorphous

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Nonlinear Science (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Optics & Photonics (AREA)
  • Mathematical Physics (AREA)
  • Thin Film Transistor (AREA)
  • Liquid Crystal (AREA)
  • Physical Vapour Deposition (AREA)

Description

薄膜電晶體構造，及具備該構造之薄膜電晶體與顯示裝置
本發明係有關薄膜電晶體(TFT)構造，及具備該構造之薄膜電晶體或顯示裝置。本發明之TFT構造，舉例來說，其代表性用途為用於液晶顯示器(液晶顯示裝置)或有機電激發光顯示器(OLED)等平面顯示器。以下舉液晶顯示裝置為代表例進行說明，並非意欲以此限定。
作為用於顯示裝置之半導體層，氧化物半導體係受到矚目。氧化物半導體與汎用之非晶矽(a-Si)相比，具有較高的載子移動度，光學能隙較大，且可低溫成膜，故被期待運用於大型、高解析度、需高速驅動之新世代顯示器，或耐熱性低之樹脂基板等。
氧化物半導體係包含從In、Ga、Zn及Sn所成之群體當中所選擇之至少一種元素，舉例來說，含In氧化物半導體(In-Ga-Zn-O、In-Zn-Sn-O、In-Zn-O等)為其代表。又或者是，作為不含稀有金屬之In而可減低材料成本，適合大量生產之氧化物半導體，亦有人提案含Zn氧化物半導體(Zn-Sn-O、Ga-Zn-Sn-O等)(例如專利文獻1)。
〔先前技術文獻〕 〔專利文獻〕
〔專利文獻1〕日本特開2004-163901號公報
使用氧化物半導體作為TFT之氧化物半導體層時，不僅講求載子濃度要高，還講求TFT的切換特性(電晶體特性)要優良。具體而言，係講求(1)移動度高，且(2)SS(Subthreshold Swing，次臨界擺幅，即汲極電流上昇一位數所需之閘極電壓)值低，且(3)對於電壓施加或光照射等應力具有優良之耐性(應力耐性)。
又，使用氧化物半導體作為TFT之氧化物半導體層時，在TFT製造時，會在氧化物半導體層的上部形成源極和汲極電極、或保護膜、蝕刻阻擋層等膜(以下，有時會將形成於氧化物半導體層上部，與該氧化物半導體層的至少一部分直接接觸之層(膜)統稱為「上部層」)，在該上部層形成時，氧化物半導體層的表面會受到很大的損害，導致氧脫離等缺陷產生，及臨界值電壓大幅偏差或切換特性低落等問題。
詳細來說，例如以電漿CVD(Chemical Vapor Deposition)法形成保護膜時，受電漿高速加速之自由基或分子會衝撞氧化物半導體的表面，故在氧化物半導體層的表面會形成缺陷(代表例子有氧脫離等)，或成膜氣體中所含的氫被導入等情形發生。其結果，會發生氧化物半導體層的表面變得容易導通等問題。究其原因，應是氧化物半導體層的表面所生成之氧缺損或被導入表面的氫，在 氧化物半導體內起了電子施體的作用。
而一旦氧化物半導體層像這樣變為導體化，便無法發揮切換特性，或臨界值電壓大幅往負側偏移等，會對TFT特性帶來嚴重的影響。
因此，為了在上部層形成時抑制對氧化物半導體層表面的損害，有人提案一種方法，亦即在上部層成膜前，例如以N2 O電漿照射氧化物半導體層表面，於該表面形成氧化處理層(與常規TFT製程中經由熱歷程而形成之氧化層不同)等，預先使該表面過度氧化。不過，若形成上述氧化處理層，那麼與上部層形成前相比，會發生移動度劣化，且應力耐性變低之問題。此外，因為在上部層形成前必須追加N2 O電漿處理製程，故還會招致生產性降低、生產成本增加等問題。
本發明係有鑑於上述情事而完成者，目的在於提供一種新穎之技術，其不必在氧化物半導體層的表面形成上述氧化處理層，即可簡單且確實地減低上部層形成時所發生之氧化物半導體層表面之缺陷產生(損害)或氫導入，以及隨之產生的TFT特性劣化。
可解決上述課題之本發明之薄膜電晶體構造，在基板上至少從基板側開始，依序具備氧化物半導體層、源極和汲極電極、及保護膜之薄膜電晶體構造，其特徵為：前述氧化物半導體層，係為 第1氧化物半導體層，其Zn含有量佔金屬元素全體的50原子%以上，且形成於源極和汲極電極及保護膜側；以及第2氧化物半導體層，其由Zn-O製成、或由Zn和選自Al、Ga、Sn所構成之群組中之至少一元素的氧化物所製成，每一氧化物之包含從In、Ga、及Zn所成之群體當中所選擇之至少1種元素，且包含Sn，且形成於基板側；之層積體，且前述第1氧化物半導體層，係與前述源極和汲極電極及保護膜直接接觸。
此外，可解決上述課題之本發明之另一薄膜電晶體構造，在基板上至少從基板側開始，依序具備氧化物半導體層、蝕刻阻擋層、及源極和汲極電極之薄膜電晶體構造，其特徵為：前述氧化物半導體層，係為第1氧化物半導體層，其由Zn-O製成、或由Zn和選自Al、Ga、Sn所構成之群組中之至少一元素的氧化物所製成，每一氧化物之Zn含有量佔金屬元素全體的50原子%以上，且形成於蝕刻阻擋層及源極和汲極電極側；以及第2氧化物半導體層，其包含從In、Ga、及Zn所成之群體當中所選擇之至少1種元素，且包含Sn，且形成於基板側；之層積體，且前述第1氧化物半導體層，係與前述蝕刻阻擋層及前述源極和汲極電極直接接觸。
作為本發明較佳之實施形態，前述第1氧化物半導體 層，是由Zn和從Al、Ga、及Sn所成之群體當中所選擇之1種以上元素的氧化物所製成。
本發明之薄膜電晶體構造，前述蝕刻阻擋層藉由CVD(Chemical Vapor Deposition，化學氣相沉積)法而形成時，仍發揮優良特性。
本發明亦包含具備上述薄膜電晶體構造之薄膜電晶體，或具備該薄膜電晶體之顯示裝置。
另，本發明中上述所謂「直接接觸」，係指在第1氧化物半導體層上形成源極和汲極電極、或保護膜、蝕刻阻擋層時，並未隔著上述N2 O電漿照射等所形成之氧化處理層等。
按本發明，在具備氧化物半導體層之薄膜電晶體中，針對包含從In、Ga、及Zn所成之群體當中所選擇之至少1種元素且包含Sn的第2氧化物半導體層，作為抑制其損害及氫導入之層，係中介有第1氧化物半導體層，故即使不以N2 O電漿照射來形成氧化處理層，在上部膜形成後，TFT特性依然穩定，可提供高品質之顯示裝置。
本發明團隊經反覆專注研究，探討將包含從In、Ga、及Zn所成之群體當中所選擇之至少1種元素且包含Sn的氧化物，用於TFT的活性層(氧化物半導體層)，並於該氧化物半導體層的上部形成保護膜、蝕刻阻擋層等上部層 時，如何才能簡單且確實地減低因前述半導體層表面受損害等而產生之TFT特性劣化。
結果發現，在包含從上述In、Ga、及Zn所成之群體當中所選擇之至少1種元素且包含Sn的氧化物所成之氧化物半導體層(第2氧化物半導體層)形成後，只要在保護膜等上部層形成前，預先在上述第2氧化物半導體層上設置Zn含有量佔金屬元素全體的50原子%以上之氧化物半導體層(第1氧化物半導體層)，那麼即使在上部層形成前不以N2 O電漿照射來形成氧化處理層，也能防止上部層形成時對上述第2氧化物半導體層帶來電漿損害或氫導入，能獲得穩定之TFT特性，達成期望目的，進而完成本發明。
以下詳述各層。
〔第1氧化物半導體層〕
構成第1氧化物半導體層之氧化物，係至少包含Zn，且其Zn含有量佔構成第1氧化物半導體層的金屬元素全體的50原子%以上。如後述實施例所示，一旦上述Zn量低於50原子%，則對還原性氣氛的耐性會變低，會因上部層形成時的氫導入而導通，發生電晶體無法發揮切換特性之問題。上述Zn含有量在60原子%以上為佳，75原子%以上更佳。另，構成第1氧化物半導體層之氧化物，作為金屬元素，除了Zn以外能不損本發明作用效果者，舉例來說還可另外包含從Al、Ga、及Sn所成之群體當中所選擇之1種以上。作為第1氧化物半導體層，舉例 來說由Zn-O、或Zn-Al-O、Zn-Ga-O、Zn-Sn-O所成者更佳。
對本發明之氧化物半導體層來說，上述之氧化處理層並非必要，故前述第1氧化物半導體層與上部層(例如保護膜)係直接接觸，如後述圖1所示。
第1氧化物半導體層之膜厚，在5nm以上為佳。這是因為若膜厚過薄，則上部層形成時，針對電漿損害或氫導入便無法充份發揮屏障效果。10nm以上更佳。另一方面若是過厚，則會需要製膜時間，增加生產成本。故，第1氧化物半導體層之膜厚在80nm以下為佳，在40nm以下更佳。
〔第2氧化物半導體層〕
構成第2氧化物半導體層之氧化物，係為包含從In、Ga、及Zn所成之群體當中所選擇之至少一種元素且包含Sn的氧化物(Sn+(In、Ga、Zn))。具體而言，舉例來說有含In氧化物半導體(In-Zn-Sn-O等)、不含In而含Zn氧化物半導體(Zn-Sn-O、Ga-Zn-Sn-O等)等。該些成分比例並未特別限定，可使用一般使用範圍內者。
第2氧化物半導體層之膜厚，在30nm以上為佳。這是因為若膜厚過薄，則基板面內的特性可能會不均一。另一方面若是過厚，則會需要製膜時間，增加生產成本。故，第2氧化物半導體層之膜厚在200nm以下為佳，在80nm以下更佳。
〔第1氧化物半導體層、第2氧化物半導體層之形成方法〕
上述第1氧化物半導體層、第2氧化物半導體層，係在濺鍍法中使用濺鍍靶材(以下或稱「靶材」)來成膜為佳。使用濺鍍法，能夠容易地形成膜面內之成分或膜厚均一性優良的薄膜。此外，亦可以塗佈法等化學成膜法來形成上述氧化物半導體層。
作為用於濺鍍法之靶材，以包含前述元素，且與所需氧化物同一成分之濺鍍靶材為佳。藉此，成分比例偏差較少，可形成所需成分比例的薄膜。具體而言，作為使第1氧化物半導體層成膜之靶材，例如可使用Zn含有量佔金屬元素全體的50原子%以上之氧化物靶材。此外，作為使第2氧化物半導體層成膜之靶材，例如可使用包含從In、Ga、及Zn所成之群體當中所選擇之至少1種元素且包含Sn的氧化物靶材(Sn+(In、Ga、Zn))。
上述靶材例如可以粉末燒結法等方式來製造。
以濺鍍法使第1氧化物半導體層及第2氧化物半導體層成膜時，理想是保持在真空狀態下連續性地成膜。這是由於使第1氧化物半導體層及第2氧化物半導體層成膜時，一旦曝露在大氣中，則空氣中的水分或有機成分會附著在薄膜表面，導致污染。
使用上述靶材進行濺鍍時，令基板溫度為室溫，適當控制氧添加量為佳。氧添加量可因應濺鍍裝置的構造或靶 材成分等來適當控制即可，不過一般而言，較佳的氧添加量是使氧化物半導體的載子濃度成為1015 ~1016 cm-3 。另，後述實施例中，係將氧添加量設成添加流量比為100×O2 /(Ar+O2 )=4%。
〔上部層〕
本發明中，作為在第1氧化物半導體層上形成之上部層，例如有保護膜、蝕刻阻擋層、源極和汲極電極等。
上述保護膜係為了確保TFT特性穩定而形成者。本發明所用之保護膜種類並未特別限定，可使用一般用於顯示裝置者，例如形成SiOx層、SiNx層、SiONx層的任一者，或是可令該些層複數層積。
上述保護膜之形成，一般使用CVD法(具體而言，例如電漿CVD法)或濺鍍法等。藉由上述電漿CVD法來形成SiOx層之具體方法，舉例來說，有令SiH4 與N2 O之混合氣體在工業用頻率13.56MHz的高頻電漿中反應而形成SiOx，並令其堆積在氧化物半導體層上等方法。
按本發明，即使保護膜是如上述以CVD法等形成的情形下，仍能防止對上述第2氧化物半導體層造成損害或氫導入，可確保優良之TFT特性。
上述蝕刻阻擋層，例如是在源極和汲極電極形成時的蝕刻之際，用來防止對氧化物半導體層造成損害而形成之層。本發明所用之蝕刻阻擋層種類並未特別限定，可使用一般用於顯示裝置者。舉例來說，作為蝕刻阻擋層，可形 成SiOx層、SiNx層、SiONx層的任一者，或是令該些層複數層積。
上述蝕刻阻擋層之形成，一般使用CVD法(具體而言為電漿CVD法)或濺鍍法等。
按本發明，即使前述蝕刻阻擋層是如上述以CVD法等形成的情形下，仍能防止對上述第2氧化物半導體層造成損害或氫導入，可確保優良之TFT特性。
上述源極和汲極電極亦未特別限定其種類，可使用一般用於顯示裝置者，舉例來說，可使用Al或Cu等金屬或合金，亦可如後述實施例般使用純Mo(鉬)。上述源極和汲極電極之形成，一般來說可使用濺鍍法等。按本發明，即使該源極和汲極電極是以濺鍍法等形成的情形下，仍能防止對上述第2氧化物半導體層造成損害或氫導入，可確保優良之TFT特性。
本發明之TFT構造，係具備上述氧化物半導體層(第1氧化物半導體層及第2氧化物半導體層)與上部層，其特徵為前述第1氧化物半導體層與上部層係直接接觸(具體而言，在沒有蝕刻阻擋層的情形下，前述第1氧化物半導體層與前述源極和汲極電極及保護膜直接接觸；在有蝕刻阻擋層的情形下，前述第1氧化物半導體層與蝕刻阻擋層及源極和汲極電極直接接觸)，而TFT之其他構造則並未特別限定。
故，TFT只要在基板上至少具有閘極電極、閘極絕緣膜、上述氧化物半導體層、上述源極和汲極電極、視需要 加上上述蝕刻阻擋層、上述保護膜、透明導電膜等即可，其構造只要是一般所用者，並未特別限定。此外，具備該TFT之顯示裝置，除本發明規定者以外的構造，亦並未特別限定。
以下，一面參照圖1及圖2，一面說明上述TFT之製造方法之實施形態。圖1、2及以下之製造方法，係本發明較佳實施形態之一例，並非意欲以此限定。舉例來說，圖1、2所示者雖為底部閘極型構造之TFT，但並不限於此，亦可為氧化物半導體層上依序具備閘極絕緣膜與閘極電極之頂部閘極型TFT。頂部閘極型TFT中，只要氧化物半導體層同樣由第1氧化物半導體層及第2氧化物半導體層所構成，第1氧化物半導體層與上部層直接接觸即可。
如圖1所示，基板1上形成閘極電極2及閘極絕緣膜3，其上又形成第2氧化物半導體層4、第1氧化物半導體層4’。第1氧化物半導體層4’上形成源極和汲極電極5，其上又形成保護膜(絕緣膜)6，透明導電膜8介著接觸孔7與汲極電極5電性連接。
在基板1上形成閘極電極2及閘極絕緣膜3之方法並未特別限定，可採用一般使用之方法。此外，閘極電極2及閘極絕緣膜3的種類亦未特別限定，可使用通用者。舉例來說，作為閘極電極2，可使用電阻率低之Al或Cu金屬、或它們的合金、或如後述實施例般使用純Mo(鉬)亦可。此外，作為閘極絕緣膜3，代表的例子有矽氧化膜、矽氮化膜、矽氧氮化膜等。除此之外，亦可使用 Al2 O3 或Y2 O3 等氧化物，或它們層積而成者。
接下來形成氧化物半導體層(第2氧化物半導體層4及第1氧化物半導體層4’)。第2氧化物半導體層4如上所述，可使用與第2氧化物半導體層同成分之濺鍍靶材，藉由直流濺鍍法或射頻濺鍍法來成膜。如上所述，第2氧化物半導體層4及第1氧化物半導體層4’，依序在真空狀態下一貫地連續性成膜為佳。
將第2氧化物半導體層4及第1氧化物半導體層4’濕蝕刻後，形成圖案。圖案形成後，為了改善第2氧化物半導體層4及第1氧化物半導體層4’的膜質，立即進行熱處理(預退火)為佳；藉此，電晶體特性之開啟電流及場效應移動度會上昇，電晶體性能會提昇。作為上述預退火之條件，舉例來說，是在大氣氣氛或氧氣氛中，以約250~400℃進行約1~2小時之熱處理。
圖2所示為薄膜電晶體之另一構造，是在前述圖1之構造更增加了蝕刻阻擋層9之TFT構造。如該圖2所示，形成具有蝕刻阻擋層9之TFT構造時，在預退火後形成蝕刻阻擋層9即可。作為蝕刻阻擋層9，一般來說係使用SiO2 等絕緣膜。在蝕刻阻擋層9形成前，亦可先在第1氧化物半導體層4’上形成源極和汲極電極5，但在上述電極5的蝕刻時，第1氧化物半導體層4’會受到損害，可能招致電晶體特性降低。故，作為保護膜之蝕刻阻擋層9比源極和汲極電極5還先形成，來防止上述蝕刻時對第1氧化物半導體層4’的損害為佳。
另，藉由剝離法(lift-off)來對源極和汲極電極5加工時，不會對第1氧化物半導體層4’造成損害，故不需蝕刻阻擋層9。後述實施例中，是以剝離法形成源極和汲極電極5後，再形成保護膜6。
源極和汲極電極之種類並未特別限定，可使用通用者。舉例來說，可與閘極電極相同，使用Al或Cu等金屬或合金，亦可如後述實施例般使用純Mo(鉬)。電極之形成常用濺鍍法。
其後，在源極和汲極電極5及第1氧化物半導體層4’的上方，藉由CVD法使保護膜(絕緣膜)6成膜為膜厚100nm~400nm(複數層時為合計膜厚)。由CVD法所成之保護膜6，係使用SiO2 或SiN、SiON等。此外，亦可用濺鍍法來形成保護膜6。
接下來，藉由一般方法，使透明導電膜8介著接觸孔7與汲極電極5電性連接。透明導電膜之種類並未特別限定，可使用一般所使用者。
本申請案基於2011年4月22日申請之日本發明專利申請號第2011-096442號，主張優先權利益。本申請案援用2011年4月22日申請之日本發明專利申請號第2011-096442號說明書之所有內容，以作為參考。
〔實施例〕
以下舉實施例來具體說明本發明，但本發明本不應為下述實施例所限制，當然能在可符合前、後述要旨之範圍 內適當加以變更而實施，而所變更之任一者皆包含在本發明之技術範圍內。
本實施例中，係使用由以下方法所製作之試料，來量測TFT特性。
詳細來說，係製作如圖1所示之薄膜電晶體(TFT)並評估其TFT特性。
首先，在玻璃基板1(康寧公司製EAGLE XG、直徑100mm×厚度0.7mm)上，依序使作為閘極電極2之Mo薄膜100nm、及作為閘極絕緣膜3之SiO2 (200nm)成膜。閘極電極2係使用純Mo之濺鍍靶材，藉由直流濺鍍法，在成膜溫度：室溫、成膜功率：300W、載子氣體：Ar、氣體壓力：2mTorr條件下成膜。此外，閘極絕緣膜3係使用電漿CVD法，在載子氣體：SiH4 與N2 O之混合氣體、成膜功率：100W、成膜溫度：300℃條件下成膜。
接下來，在上述閘極絕緣膜3上，將表1~表8所示各種成分之第2氧化物半導體層4，利用下述濺鍍靶材以濺鍍法成膜。濺鍍條件如下，靶材之成分比例係使用經調整者，以便可得所需之第2氧化物半導體層4。
靶材：Zn-Sn-O(ZTO)Ga-Zn-Sn-O(GZTO)In-Zn-Sn-O(IZTO)
基板溫度：室溫
氣體壓力：5mTorr
氧分壓：100×O2 /(Ar+O2 )=4%
膜厚：40nm
接下來，在上述第2氧化物半導體層4上，將表1~表8所示之第1氧化物半導體層4’，利用下述濺鍍靶材以濺鍍法成膜。濺鍍條件如下，靶材之成分比例係使用經調整者，以便可得所需之第1氧化物半導體層4’。
靶材：Zn-O(ZnO)Ga-Zn-O(GZO)Al-Zn-O(AZO)Zn-Sn-O(ZTO)
基板溫度：室溫
氣體壓力：5mTorr
氧分壓：100×O2 /(Ar+O2 )=4%
膜厚：20nm
第2氧化物半導體層4和第1氧化物半導體層4’之成膜，途中成膜腔室不對大氣開放，而是連續地進行成膜。
如上所述，第2氧化物半導體層4和第1氧化物半導體層4’成膜後，藉由微影技術及濕蝕刻來進行圖案形成。作為濕蝕刻液，係使用關東科學公司製「ITO-07N」及「ELM-EZ1」。
接下來，為了提升膜質，進行預退火處理。預退火處理是在大氣氣氛下以350℃進行1小時。
接下來使用純Mo，藉由剝離法(lift-off)形成源極和汲極電極5。具體而言，是使用光阻劑進行圖案形成後，藉由直流濺鍍法使Mo薄膜成膜(膜厚100nm)。源 極和汲極電極用Mo薄膜之成膜方法，與前述閘極電極之情形相同。接下來，在丙酮液中開啟超音波洗淨器，除去不要的光阻劑，將TFT之通道長度做成10μm、通道寬度做成200μm。
如此形成源極和汲極電極5後，為了保護氧化物半導體層(4、4’)，係形成保護膜6。作為保護膜6，使用SiO2 (膜厚200nm)及SiN(膜厚200nm)之層積膜(合計膜厚400nm)。上述SiO2 及SiN之形成，係使用SAMCO公司製「PD-220NL」，利用電漿CVD法進行。本實施例中，不以N2 O氣體進行電漿處理，而依序形成SiO2 層及SiN層。SiO2 層之形成使用了N2 O及SiH4 之混合氣體，SiN層之形成使用了SiH4 、N2 、NH3 之混合氣體。兩種情形下皆設定成膜功率100W、成膜溫度150℃。
接下來藉由微影技術及乾蝕刻，在保護膜6上形成用來進行電晶體特性評估用探測之接觸孔7。接下來使用直流濺鍍法，在載子氣體：氬及氧之混合氣體、成膜功率：200W、氣體壓力：5mTorr的條件下，使作為透明導電膜8之ITO膜(膜厚80nm)成膜，製作出圖1之TFT，而進行後述實驗。
另，有關第1氧化物半導體層的表面是否有氧化處理層，係以XPS(X-ray photoelectron spectroscopy，X射線光電子光譜法)量測來調查。其結果，本實施例所製作之試料中，表面附近(5nm)的氧含有量(原子%)的峰值強度，與表面附近以外的區域相比並未高出2原子%以 上，證實未形成氧化處理層。
此外，第1氧化物半導體層4’及第2氧化物半導體層4的金屬元素分別含有量，係以XPS(X-ray Photoelectron Spectroscopy，X射線光電子光譜法)來分析。
經此得到之各TFT，係如以下(1)所示量測其電晶體特性、並評估(2)載子移動度(場效應移動度)、(3)SS值、及(4)應力耐性。
(1)電晶體特性之量測
電晶體特性(汲極電流-閘極電壓特性、Id-Vg特性)之量測，係使用Agilent Technologies公司製之「4156C」半導體參數分析儀。詳細之量測條件如下。
源極電壓：0V
汲極電壓：10V
閘極電壓：-30~30V(測定間隔：0.25V)
(2)載子移動度(場效應移動度)
載子移動度(場效應移動度)係利用以下式(1)，在飽和區域算出移動度。
式(1)中，
Id ：汲極電流
μFE ：場效應移動度(飽和移動度)
Cox ：絕緣膜之電容
W：通道寬幅
L：通道長度
Vgs ：閘極電壓
Vth ：臨界值電壓
本實施例中，經此得到之飽和移動度若在5cm2 /Vs以上則評價為○(移動度高)、若未滿5cm2 /Vs則評價為×。
(3)SS值
將SS值定義為使汲極電流增加一位數所需之閘極電壓最小值。本實施例中，經此得到之SS值若在1.0V/decade以下則評價為○(SS值低)、若上述SS值超過1.0V/decade則評價為×。
(4)應力耐性之評估(作為應力，係光照射+施加負偏壓)
本實施例中，模擬實際面板驅動時之環境(應力)，對閘極電極施加負偏壓同時照射光，以進行應力施加實驗。應力施加條件如下。作為光波長，係選擇接近氧化物半導體之能隙，電晶體特性容易變動之400nm左右者。
閘極電壓：-20V
源極電壓：0V
汲極電壓：10V
基板溫度：60℃
光應力
波長：400nm
照度(照射於TFT的光強度)：0.1μW/cm2
光源：OPTOSUPPLY公司製LED(藉由ND濾鏡來調整光量)
應力施加時間：3小時
而本實施例中，將汲極電流在開啟電流與關閉電流之間即1nA附近時之電壓，定義成臨界值電壓，而量測應力施加前後之臨界值電壓變化量(偏移量)。此處所謂臨界值電壓，概略地說，是指電晶體從關狀態(汲極電流低之狀態)轉換至開狀態(汲極電流高之狀態)時的閘極電壓值。本實施例中，經此得到之偏移量若在5V以下則評價為○(應力耐性優良)、偏移量若超過5V則評價為×。
該些結果統整揭示於表1~表8。
各表中，「第1氧化物半導體層的成分比為『-』」(例如表1的No.1等)，是指作為半導體層僅使用第2氧化物半導體層，而未形成第1氧化物半導體層之例，其相當於習知例。
可如下考察表1~8。亦即，第1氧化物半導體層中，Zn含有量佔金屬元素全體的50原子%以上的例子，其TFT特性優良；而該Zn含有量未滿50原子%的例子，則飽和移動度、SS值、應力耐性的任一者皆未達合格基準，TFT特性較差。
1‧‧‧基板
2‧‧‧閘極電極
3‧‧‧閘極絕緣膜
4‧‧‧第2氧化物半導體層
4’‧‧‧第1氧化物半導體層
5‧‧‧源極和汲極電極
6‧‧‧保護膜
7‧‧‧接觸孔
8‧‧‧透明導電膜
9‧‧‧蝕刻阻擋層
〔圖1〕圖1為用來說明實施形態之製造過程中，薄膜電晶體構造之概略剖視圖。
〔圖2〕圖2為用來說明實施形態之製造過程中，薄膜電晶體另一構造之概略剖視圖。
1‧‧‧基板
2‧‧‧閘極電極
3‧‧‧閘極絕緣膜
4‧‧‧第2氧化物半導體層
4’‧‧‧第1氧化物半導體層
5‧‧‧源極和汲極電極
6‧‧‧保護膜
7‧‧‧接觸孔
8‧‧‧透明導電膜

Claims (8)

  1. 一種薄膜電晶體構造，係在基板上至少從基板側開始，依序具備氧化物半導體層、源極和汲極電極、及保護膜之薄膜電晶體構造，其特徵為：前述氧化物半導體層，係為第1氧化物半導體層，其由Zn-O製成、或由Zn和選自Al、Ga、Sn所構成之群組中之至少一元素的氧化物所製成，每一氧化物之Zn含有量佔金屬元素全體的50原子%以上，且形成於源極和汲極電極及保護膜側；以及第2氧化物半導體層，其包含從In、Ga、及Zn所成之群體當中所選擇之至少1種元素，且包含Sn，且形成於基板側；之層積體，且前述第1氧化物半導體層，係與前述源極和汲極電極及保護膜直接接觸。
  2. 一種薄膜電晶體構造，係在基板上至少從基板側開始，依序具備氧化物半導體層、蝕刻阻擋層、及源極和汲極電極之薄膜電晶體構造，其特徵為：前述氧化物半導體層，係為第1氧化物半導體層，其由Zn-O製成、或由Zn和選自Al、Ga、Sn所構成之群組中之至少一元素的氧化物所製成，每一氧化物之Zn含有量佔金屬元素全體的50原子%以上，且形成於蝕刻阻擋層及源極和汲極電極側；以及第2氧化物半導體層，其包含從In、Ga、及Zn所成 之群體當中所選擇之至少1種元素，且包含Sn，且形成於基板側；之層積體，且前述第1氧化物半導體層，係與前述蝕刻阻擋層及前述源極和汲極電極直接接觸。
  3. 如申請專利範圍第1項之薄膜電晶體構造，其中，前述第1氧化物半導體層是由Zn和從Al、Ga及Sn所成之群體當中所選擇之1種以上元素的氧化物所製成。
  4. 如申請專利範圍第2項之薄膜電晶體構造，其中，前述第1氧化物半導體層是由Zn和從Al、Ga及Sn所成之群體當中所選擇之1種以上元素的氧化物所製成。
  5. 如申請專利範圍第1項之薄膜電晶體構造，其中，前述保護膜係藉由CVD(Chemical Vapor Deposition，化學氣相沉積)法而形成。
  6. 如申請專利範圍第2項之薄膜電晶體構造，其中，前述蝕刻阻擋層係藉由CVD(Chemical Vapor Deposition，化學氣相沉積)法而形成。
  7. 一種薄膜電晶體，其特徵為：具備如申請專利範圍第1至6項任一項之薄膜電晶體構造。
  8. 一種顯示裝置，其特徵為：具備如申請專利範圍第7項之薄膜電晶體。
TW101114158A 2011-04-22 2012-04-20 A thin film transistor structure, and a thin film transistor and a display device having the same TWI501403B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2011096442 2011-04-22

Publications (2)

Publication Number Publication Date
TW201306267A TW201306267A (zh) 2013-02-01
TWI501403B true TWI501403B (zh) 2015-09-21

Family

ID=47041662

Family Applications (2)

Application Number Title Priority Date Filing Date
TW101114157A TWI514586B (zh) 2011-04-22 2012-04-20 A thin film transistor structure, and a thin film transistor and a display device having the same
TW101114158A TWI501403B (zh) 2011-04-22 2012-04-20 A thin film transistor structure, and a thin film transistor and a display device having the same

Family Applications Before (1)

Application Number Title Priority Date Filing Date
TW101114157A TWI514586B (zh) 2011-04-22 2012-04-20 A thin film transistor structure, and a thin film transistor and a display device having the same

Country Status (6)

Country Link
US (2) US9379248B2 (zh)
JP (2) JP2012235104A (zh)
KR (2) KR101510983B1 (zh)
CN (2) CN103493209B (zh)
TW (2) TWI514586B (zh)
WO (2) WO2012144557A1 (zh)

Families Citing this family (32)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012124446A (ja) 2010-04-07 2012-06-28 Kobe Steel Ltd 薄膜トランジスタの半導体層用酸化物およびスパッタリングターゲット、並びに薄膜トランジスタ
JP2012033854A (ja) 2010-04-20 2012-02-16 Kobe Steel Ltd 薄膜トランジスタの半導体層用酸化物およびスパッタリングターゲット、並びに薄膜トランジスタ
JP5718072B2 (ja) 2010-07-30 2015-05-13 三星ディスプレイ株式會社Ｓａｍｓｕｎｇ Ｄｉｓｐｌａｙ Ｃｏ．，Ｌｔｄ． 薄膜トランジスタの半導体層用酸化物およびスパッタリングターゲット、並びに薄膜トランジスタ
JP5651095B2 (ja) 2010-11-16 2015-01-07 株式会社コベルコ科研 酸化物焼結体およびスパッタリングターゲット
JP2012235104A (ja) * 2011-04-22 2012-11-29 Kobe Steel Ltd 薄膜トランジスタ構造、ならびにその構造を備えた薄膜トランジスタおよび表示装置
CN104272463B (zh) 2012-05-09 2017-08-15 株式会社神户制钢所 薄膜晶体管和显示装置
JP6068232B2 (ja) 2012-05-30 2017-01-25 株式会社神戸製鋼所 薄膜トランジスタの半導体層用酸化物、薄膜トランジスタ、表示装置およびスパッタリングターゲット
KR20130136063A (ko) * 2012-06-04 2013-12-12 삼성디스플레이 주식회사 박막 트랜지스터, 이를 포함하는 박막 트랜지스터 표시판 및 그 제조 방법
WO2013183733A1 (ja) 2012-06-06 2013-12-12 株式会社神戸製鋼所 薄膜トランジスタ
JP6002088B2 (ja) 2012-06-06 2016-10-05 株式会社神戸製鋼所 薄膜トランジスタ
JP2014225626A (ja) 2012-08-31 2014-12-04 株式会社神戸製鋼所 薄膜トランジスタおよび表示装置
JP6134230B2 (ja) 2012-08-31 2017-05-24 株式会社神戸製鋼所 薄膜トランジスタおよび表示装置
JP6284710B2 (ja) * 2012-10-18 2018-02-28 出光興産株式会社 スパッタリングターゲット、酸化物半導体薄膜及びそれらの製造方法
JP5722293B2 (ja) 2012-10-19 2015-05-20 株式会社神戸製鋼所 薄膜トランジスタ
US20150295058A1 (en) * 2012-12-28 2015-10-15 Kabushiki Kaisha Kobe Seiko Sho (Kobe Steel, Ltd.) Thin-film transistor and manufacturing method therefor
KR102194235B1 (ko) * 2013-09-05 2020-12-22 삼성전자주식회사 박막 트랜지스터 및 그 구동 방법
KR20240033151A (ko) 2013-09-13 2024-03-12 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시 장치
JPWO2015059850A1 (ja) 2013-10-24 2017-03-09 株式会社Ｊｏｌｅｄ 薄膜トランジスタの製造方法
KR102169013B1 (ko) 2013-12-17 2020-10-23 삼성디스플레이 주식회사 박막트랜지스터 어레이 기판, 유기 발광 표시 장치 및 박막트랜지스터 어레이 기판의 제조 방법
JP6237279B2 (ja) 2014-01-31 2017-11-29 国立大学法人 奈良先端科学技術大学院大学 保護膜を具備する薄膜トランジスタ基板およびその製造方法
KR102260886B1 (ko) * 2014-12-10 2021-06-07 삼성디스플레이 주식회사 박막 트랜지스터
KR101878161B1 (ko) * 2015-02-12 2018-07-13 주성엔지니어링(주) 박막 트랜지스터 및 그 제조방법
KR102329294B1 (ko) 2015-04-30 2021-11-19 삼성디스플레이 주식회사 박막 트랜지스터 표시판 및 그 제조 방법
KR102360845B1 (ko) 2015-06-15 2022-02-10 삼성디스플레이 주식회사 게이트 구동회로 및 이를 포함하는 표시 장치
CN105304652B (zh) * 2015-11-25 2018-04-03 深圳市华星光电技术有限公司 阵列基板、显示器及阵列基板的制备方法
CN109075205A (zh) 2016-03-02 2018-12-21 国立大学法人东京工业大学 氧化物半导体化合物、具备氧化物半导体化合物的层的半导体元件和层叠体
US10756118B2 (en) 2016-11-30 2020-08-25 Semiconductor Energy Laboratory Co., Ltd. Display device, display module, and electronic device
US10818856B2 (en) * 2017-05-18 2020-10-27 Shenzhen China Star Optoelectronics Semiconductor Display Technology Co., Ltd. Method for fabricating thin film transistor, method for fabricating array substrate, and a display apparatus
JP6841184B2 (ja) * 2017-08-07 2021-03-10 日立金属株式会社 半導体装置の製造方法
JP6706638B2 (ja) * 2018-03-07 2020-06-10 シャープ株式会社 半導体装置およびその製造方法
CN109887936B (zh) * 2019-03-25 2021-01-29 合肥京东方光电科技有限公司 阵列基板及其制作方法
CN111697005A (zh) * 2020-05-25 2020-09-22 福建华佳彩有限公司 一种阵列基板及其制作方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW200915579A (en) * 2007-09-10 2009-04-01 Idemitsu Kosan Co Thin film transistor
TW201041139A (en) * 2009-02-27 2010-11-16 Ulvac Inc Transistor, method for manufacturing transistor, and apparatus for manufacturing transistor
TW201108417A (en) * 2009-04-16 2011-03-01 Semiconductor Energy Lab Semiconductor device and manufacturing method thereof
TW201110243A (en) * 2009-07-03 2011-03-16 Semiconductor Energy Lab Display device including transistor and manufacturing method thereof

Family Cites Families (40)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1283831C (zh) 2001-07-17 2006-11-08 出光兴产株式会社 溅射靶和透明导电膜
KR100883769B1 (ko) 2002-11-08 2009-02-18 엘지디스플레이 주식회사 액정표시장치용 어레이기판 제조방법
US8514340B2 (en) 2002-11-08 2013-08-20 Lg Display Co., Ltd. Method of fabricating array substrate having double-layered patterns
US8524123B2 (en) 2005-09-01 2013-09-03 Idemitsu Kosan Co., Ltd. Sputtering target, transparent conductive film and transparent electrode
KR20110093949A (ko) 2005-09-20 2011-08-18 이데미쓰 고산 가부시키가이샤 스퍼터링 타겟, 투명 도전막 및 투명 전극
US8304359B2 (en) 2005-09-27 2012-11-06 Idemitsu Kosan Co., Ltd. Sputtering target, transparent conductive film, and transparent electrode for touch panel
JP5395994B2 (ja) 2005-11-18 2014-01-22 出光興産株式会社 半導体薄膜、及びその製造方法、並びに薄膜トランジスタ
JP5358891B2 (ja) 2006-08-11 2013-12-04 日立金属株式会社 酸化亜鉛焼結体の製造方法
JP2008140984A (ja) * 2006-12-01 2008-06-19 Sharp Corp 半導体素子、半導体素子の製造方法、及び表示装置
JP4727684B2 (ja) * 2007-03-27 2011-07-20 富士フイルム株式会社 薄膜電界効果型トランジスタおよびそれを用いた表示装置
JP5213458B2 (ja) 2008-01-08 2013-06-19 キヤノン株式会社 アモルファス酸化物及び電界効果型トランジスタ
KR100963026B1 (ko) 2008-06-30 2010-06-10 삼성모바일디스플레이주식회사 박막 트랜지스터, 그의 제조 방법 및 박막 트랜지스터를구비하는 평판 표시 장치
US20100006837A1 (en) * 2008-07-09 2010-01-14 Electronics And Telecommunications Research Institute Composition for oxide semiconductor thin film, field effect transistor using the composition and method of fabricating the transistor
JP5123768B2 (ja) * 2008-07-10 2013-01-23 富士フイルム株式会社 金属酸化物膜とその製造方法、及び半導体装置
KR101603775B1 (ko) 2008-07-14 2016-03-18 삼성전자주식회사 채널층 및 그를 포함하는 트랜지스터
EP2146379B1 (en) * 2008-07-14 2015-01-28 Samsung Electronics Co., Ltd. Transistor comprising ZnO based channel layer
JP2010050165A (ja) 2008-08-19 2010-03-04 Sumitomo Chemical Co Ltd 半導体装置、半導体装置の製造方法、トランジスタ基板、発光装置、および、表示装置
US10644163B2 (en) 2008-08-27 2020-05-05 Idemitsu Kosan Co., Ltd. Semiconductor film comprising an oxide containing in atoms, Sn atoms and Zn atoms
KR101238823B1 (ko) * 2008-11-21 2013-03-04 한국전자통신연구원 박막 트랜지스터 및 그의 제조 방법
JP5538797B2 (ja) 2008-12-12 2014-07-02 キヤノン株式会社 電界効果型トランジスタ及び表示装置
KR101648927B1 (ko) * 2009-01-16 2016-08-17 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제작 방법
JP2011029373A (ja) * 2009-07-24 2011-02-10 Sharp Corp 薄膜トランジスタ基板及びその製造方法
WO2011013683A1 (ja) 2009-07-27 2011-02-03 株式会社神戸製鋼所 配線構造および配線構造を備えた表示装置
JP5620179B2 (ja) 2009-07-27 2014-11-05 株式会社神戸製鋼所 配線構造およびその製造方法、並びに配線構造を備えた表示装置
CN102473734B (zh) * 2009-07-31 2015-08-12 株式会社半导体能源研究所 半导体装置及其制造方法
WO2011039853A1 (ja) 2009-09-30 2011-04-07 キヤノン株式会社 薄膜トランジスタ
JP5503667B2 (ja) 2009-11-27 2014-05-28 株式会社日立製作所 電界効果トランジスタおよび電界効果トランジスタの製造方法
WO2011065210A1 (en) * 2009-11-28 2011-06-03 Semiconductor Energy Laboratory Co., Ltd. Stacked oxide material, semiconductor device, and method for manufacturing the semiconductor device
KR101035357B1 (ko) * 2009-12-15 2011-05-20 삼성모바일디스플레이주식회사 산화물 반도체 박막 트랜지스터, 그 제조방법 및 산화물 반도체 박막 트랜지스터를 구비한 유기전계 발광소자
KR101781336B1 (ko) 2009-12-25 2017-09-25 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
KR101597214B1 (ko) * 2010-01-14 2016-02-25 삼성디스플레이 주식회사 박막 트랜지스터 기판 및 그 제조 방법
JP2012124446A (ja) 2010-04-07 2012-06-28 Kobe Steel Ltd 薄膜トランジスタの半導体層用酸化物およびスパッタリングターゲット、並びに薄膜トランジスタ
JP2012033854A (ja) 2010-04-20 2012-02-16 Kobe Steel Ltd 薄膜トランジスタの半導体層用酸化物およびスパッタリングターゲット、並びに薄膜トランジスタ
KR101700882B1 (ko) * 2010-05-20 2017-02-01 삼성디스플레이 주식회사 산화물 반도체 박막 트랜지스터
JP5718072B2 (ja) 2010-07-30 2015-05-13 三星ディスプレイ株式會社Ｓａｍｓｕｎｇ Ｄｉｓｐｌａｙ Ｃｏ．，Ｌｔｄ． 薄膜トランジスタの半導体層用酸化物およびスパッタリングターゲット、並びに薄膜トランジスタ
JP2012094853A (ja) 2010-09-30 2012-05-17 Kobe Steel Ltd 配線構造
JP2012099661A (ja) * 2010-11-02 2012-05-24 Idemitsu Kosan Co Ltd 酸化物半導体の製造方法
JP2012119664A (ja) 2010-11-12 2012-06-21 Kobe Steel Ltd 配線構造
JP5651095B2 (ja) 2010-11-16 2015-01-07 株式会社コベルコ科研 酸化物焼結体およびスパッタリングターゲット
JP2012235104A (ja) * 2011-04-22 2012-11-29 Kobe Steel Ltd 薄膜トランジスタ構造、ならびにその構造を備えた薄膜トランジスタおよび表示装置

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW200915579A (en) * 2007-09-10 2009-04-01 Idemitsu Kosan Co Thin film transistor
TW201041139A (en) * 2009-02-27 2010-11-16 Ulvac Inc Transistor, method for manufacturing transistor, and apparatus for manufacturing transistor
TW201108417A (en) * 2009-04-16 2011-03-01 Semiconductor Energy Lab Semiconductor device and manufacturing method thereof
TW201110243A (en) * 2009-07-03 2011-03-16 Semiconductor Energy Lab Display device including transistor and manufacturing method thereof

Also Published As

Publication number Publication date
KR101510581B1 (ko) 2015-04-08
CN103493210B (zh) 2016-11-09
US9379248B2 (en) 2016-06-28
WO2012144557A1 (ja) 2012-10-26
JP2012235104A (ja) 2012-11-29
JP5977569B2 (ja) 2016-08-24
KR20130140897A (ko) 2013-12-24
TW201306267A (zh) 2013-02-01
TW201306266A (zh) 2013-02-01
US20140054588A1 (en) 2014-02-27
CN103493210A (zh) 2014-01-01
CN103493209A (zh) 2014-01-01
US9093542B2 (en) 2015-07-28
WO2012144556A1 (ja) 2012-10-26
JP2012235105A (ja) 2012-11-29
KR101510983B1 (ko) 2015-04-10
CN103493209B (zh) 2017-02-15
US20140319512A1 (en) 2014-10-30
KR20130137025A (ko) 2013-12-13
TWI514586B (zh) 2015-12-21

Similar Documents

Publication Publication Date Title
TWI501403B (zh) A thin film transistor structure, and a thin film transistor and a display device having the same
JP6043244B2 (ja) 薄膜トランジスタ
TWI508227B (zh) Wiring construction and sputtering target
KR101919212B1 (ko) 박막 트랜지스터
TWI518919B (zh) Thin film transistor and display device
JP6018551B2 (ja) 薄膜トランジスタ
WO2012091126A1 (ja) 薄膜トランジスタの半導体層用酸化物およびスパッタリングターゲット、並びに薄膜トランジスタ
TWI517391B (zh) An oxide and a sputtering target for a semiconductor layer of a thin film transistor, and a thin film transistor
US9318507B2 (en) Thin film transistor and display device
KR102124867B1 (ko) 박막 트랜지스터의 반도체층용 산화물 및 스퍼터링 타깃 및 박막 트랜지스터
US20100321279A1 (en) Transistor, electronic device including a transistor and methods of manufacturing the same
JP2013207100A (ja) 薄膜トランジスタ
KR20200138001A (ko) 산화물 반도체 박막, 박막 트랜지스터 및 스퍼터링 타겟
JP2014067856A (ja) 薄膜トランジスタの酸化物半導体層の製造方法