JP6749591B2 - 表示装置および表示装置の製造方法 - Google Patents

Description

本開示は、表示装置および表示装置の製造方法に関する。

有機電界発光表示装置は、有機発光素子（ＯＬＥＤ、Organic Light Emitting Diode）を使用して画像を表示する（特許文献１参照）。なお、ＯＬＥＤ型の表示装置を表示装置と記載する。

表示装置の画像表示部を構成する画素は、自発光素子である有機発光素子と画素回路との積層体を有する。画素回路は、有機発光素子に駆動電流を供給する。画素回路は、ＴＦＴ（Thin Film Transistor）と保持容量とを含む。表示装置は、外部から取得した画像信号に基づいて、複数の画素の各々の輝度を決定する。表示装置は、輝度に応じた駆動電流を有機発光素子に供給するように画素回路を制御する。

特開２０１４−１６３９９１号公報

画像信号に応じた電流と、実際に有機発光素子に供給される駆動電流とが不一致になる場合がある。かかる不一致により、表示パネルにおいて有機発光素子の輝度が不均一になる場合がある（いわゆる輝度むら）。輝度むらが発生すると画質が低下する。

一つの側面では、画質の低下を抑制する表示装置を提供することを目的とする。

本開示の表示装置の一側面は、第１電極と発光層と第２電極とが積層された発光素子と、前記第１電極と接続されたソース電極を有する、前記発光素子に供給する電流を制御する駆動トランジスタを備え、前記発光素子の下側に配置された画素回路と、前記第１電極を挟んで前記発光層と対面して配置された第１金属板および第２金属板と、前記第１金属板および前記第２金属板と、前記第１電極との間に配置された第１絶縁層とを有し、前記第１金属板は、前記駆動トランジスタのゲート電極に接続され、前記第２金属板は、第１電圧の配線に接続され、前記第１金属板および前記第２金属板が同一面に配置されている。

一つの側面によれば、画質の低下を抑制する表示装置を提供することができる。

表示装置の外観図である。 画素の配置を示す模式図である。 １個の有機発光素子を発光させる回路を示す等価回路図である。 表示装置の模式断面図である。 画素の模式平面図である。 第２絶縁層の模式平面図である。 第２絶縁層を除去した画素の模式平面図である。 第１電極の模式平面図である。 金属板層の模式平面図である。 絶縁膜を作成する方法を示す説明図である。 絶縁膜の厚さのむら説明するグラフである。 単位絶縁膜の平面図である。 単位絶縁膜の断面図である。 表示パネルの製造の流れを示すフローチャートである。 表示パネルの製造工程を示す説明図である。 表示パネルの製造工程を示す説明図である。 表示パネルの製造工程を示す説明図である。 表示パネルの製造工程を示す説明図である。 表示パネルの製造工程を示す説明図である。 表示パネルの製造工程を示す説明図である。 表示パネルの製造工程を示す説明図である。 表示パネルの製造工程を示す説明図である。 表示パネルの製造工程を示す説明図である。 表示パネルの製造工程を示す説明図である。 表示パネルの製造工程を示す説明図である。 表示パネルの製造工程を示す説明図である。 表示パネルの製造工程を示す説明図である。 表示パネルの製造工程を示す説明図である。 表示パネルの製造工程を示す説明図である。 表示パネルの製造工程を示す説明図である。 表示パネルの製造工程を示す説明図である。 表示パネルの製造工程を示す説明図である。 表示パネルの製造工程を示す説明図である。 表示装置のハードウェア構成図である。 実施の形態２の１個の有機発光素子を発光させる回路を示す等価回路図である。 実施の形態２の入力電圧Ｖｉｎｐｕｔを示すタイムチャートである。 実施の形態３の１個の有機発光素子を発光させる回路を示す等価回路図である。 実施の形態４の１個の有機発光素子を発光させる回路を示す等価回路図である。 実施の形態５の表示装置の模式断面図である。 実施の形態５の画素の模式平面図である。 実施の形態５の第２絶縁層の模式平面図である。 実施の形態５の表示パネルの製造工程を示す説明図である。 実施の形態５の表示パネルの製造工程を示す説明図である。 実施の形態５の表示パネルの製造工程を示す説明図である。 実施の形態５の表示パネルの製造工程を示す説明図である。 実施の形態５の表示パネルの製造工程を示す説明図である。 実施の形態５の表示パネルの製造工程を示す説明図である。 実施の形態５の表示パネルの製造工程を示す説明図である。 実施の形態６の表示装置の模式断面図である。 実施の形態６の画素の模式平面図である。 実施の形態７の表示装置の模式断面図である。 実施の形態７の画素の模式平面図である。 実施の形態８の表示装置の模式断面図である。 実施の形態８の比較例の表示装置の模式断面図である。 実施の形態９の１個の有機発光素子を発光させる回路を示す等価回路図である。 実施の形態９の回路の駆動に係るタイムチャートである。 実施の形態９の回路におけるＶＤ及びＶＳの変化を示すグラフである。

以下、表示装置の実施の形態を、図を適宜参照しながら説明する。なお、明細書、特許請求の範囲における“第１”、“第２”等の序数は、要素間の関係を明確にするため、および要素間の混同を防ぐために付している。したがって、これらの序数は、要素を数的に限定しているものではない。

また、図示した構成要素の寸法や比率などは、実物の構成要素と一致するようには図示されていない場合がある。また、図示や図面の説明の都合上、実物に含まれる構成要素が省略されていたり、図示した構成要素の寸法が実物に含まれる構成要素よりも誇張されている場合がある。

また、“接続”という用語は、接続対象間で電気的に接続していることを意味している。“電気的に接続”は、接続対象間が、電極、配線、抵抗、キャパシタ等の電気的素子を介して接続している場合も含む。なお、“電極”や“配線”という用語は、これらの構成要素を機能的に限定していない。たとえば、“配線”は“電極”の一部として利用されることも可能である。また、逆に、“電極”は“配線”の一部として利用されることも可能である。

［実施の形態１］
図１は、表示装置１０の外観図である。図１は、表示装置１０を前側、すなわち画像を表示する面の側から見た図である。表示装置１０は、静止画および動画を表示する装置である。表示装置１０は、電子機器に組み込んで使用する。電子機器は、たとえばスマートフォン、タブレット端末、パソコン、テレビ等である。本実施の形態の表示装置１０は、ＯＬＥＤの表示パネル（以下、表示パネルと略記する）である。なお、以後の説明では、各図の上、下、左および右のそれぞれを使用する。

表示装置１０は、第２基板１２、ドライバＩＣ１３およびＦＰＣ（Flexible Printed Circuits）１４、表示基板１６を備える。表示基板１６は、片面に画像表示部１５、駆動回路２０および図示しない配線等を備えるガラス製の基板である。

第２基板１２は、画像表示部１５および駆動回路２０を覆う、たとえばガラス製の基板である。なお、第２基板１２は、フレキシブル基板であってもよい。第２電極１９と第２基板１２との間の空間２７（図４参照）は、画像表示部１５および駆動回路２０を囲む封止部２５により気密に封止してある。空間２７には、窒素ガス等の不活性ガスが封入してある。

ドライバＩＣ１３は、異方性導電フィルムを使用して表示基板１６に実装して、表示基板１６と導通する集積回路である。ドライバＩＣ１３の機能については後述する。

ＦＰＣ１４は、表示基板１６に接続してある軟性の基板である。表示基板１６が備えるＦＰＣ１４、ドライバＩＣ１３および駆動回路２０は、図示しない配線を介して接続している。表示装置１０は、ＦＰＣ１４を介して電子機器の制御装置から画像信号を取得する。

画像表示部１５は、規則的に配列した多数の画素９０（図２参照）を備える。画像表示部１５は、第２電極１９により覆ってある。画素９０は３個の副画素９９（図５参照）を有する。画素９０と副画素９９との関係については後述する。

副画素９９は、有機発光素子９７（図３参照）および有機発光素子９７に供給する電流を制御する画素回路を含む。有機発光素子９７は、画素回路が供給する電流に基づいて発光する。画素回路については後述する。

第２電極１９は、各副画素９９に接続している共通電極である。第２電極１９は、たとえばＩＴＯ（Indium Tin Oxide）製、透明導電性インク製またはグラフェン製等の半透明電極である。また、第２電極１９の材料を、たとえば、銀（Ａｇ）、マグネシウム（Ｍｇ）、カルシウム（Ｃａ）等をごく薄膜に積層したり、それらの合金（たとえば、ＭｇＡｇ合金）としてもよい。第２電極１９は、本実施の形態の有機発光素子９７のカソード電極である。

駆動回路２０は、走査ドライバ２１、データ電圧用ドライバ２２、エミッション制御ドライバ２３および保護回路２４を含む。駆動回路２０は、半導体プロセスにより形成する。なお、駆動回路２０の一部はドライバＩＣ１３にその機能を内蔵し、表示基板１６の上に形成されなくても良い。また、データ電圧用ドライバ２２は、表示基板１６の上に形成されなくてもよい。以下に駆動回路２０の概略を説明する。

走査ドライバ２１は、画像表示部１５の左辺に沿って画像表示部１５の外側に位置している。走査ドライバ２１は、各行に配置された複数の画素９０を、行単位で順次駆動し、発光制御を行う。換言すれば、走査ドライバ２１は、走査ドライバ２１から横方向に延びる配線（図２参照）を駆動することにより画素９０の発光制御を行う。以下、この配線を走査線と適宜記す。

図１の上下方向の太線矢印は、走査方向を示す。走査ドライバ２１は、駆動する走査線を走査方向に切り替えることにより、画像表示部１５に画像を表示する。なお、走査ドライバ２１が走査線を切り替える順番は、画像表示部１５の上側から下側に向けて、下側から上側に向けてのいずれでも良い。また、走査ドライバ２１は、任意の順番で走査線を切り替えても良い。さらに、用途によっては、同時に２本以上の複数の走査線を選択して駆動し、その選択する複数の走査線の組合せを切り替える場合もある。

データ電圧用ドライバ２２は、画像表示部１５の下辺に沿って画像表示部１５の外側に位置している。データ電圧用ドライバ２２は、ＦＰＣ１４を介して取得した画像信号に基づいた、画素９０の輝度を示す信号を、画像表示部１５のデータ線に出力する。信号電圧は１本の走査線上にならぶ各画素９０の容量に同時に記憶される。

エミッション制御ドライバ２３は、画像表示部１５の右辺に沿って画像表示部１５の外側に位置している。エミッション制御ドライバ２３は、画像表示部１５内の各有機発光素子９７の発光時間を制御する回路である。

保護回路２４は、画像表示部１５の上辺に沿って画像表示部１５の外側に位置している。保護回路２４は、静電気放電等による表示パネルの破損を防ぐ回路である。

図２は、画素９０の配置を示す模式図である。画素９０が画像表示部１５に行列状に配列している。走査ドライバ２１およびデータ電圧用ドライバ２２が画像表示部１５の外側に位置する。走査ドライバ２１から横方向に延びる配線が各画素９０に接続している。データ電圧用ドライバ２２から縦方向に延びる配線も各画素９０に接続している。すなわち各画素９０は走査ドライバ２１およびデータ電圧用ドライバ２２と接続している。

前述の通り、各画素９０は３個の副画素９９を有する。走査ドライバ２１およびデータ電圧用ドライバ２２が各画素９０に出力する信号は、３個の副画素９９に入力する。走査ドライバ２１およびデータ電圧用ドライバ２２が各画素９０に出力する信号については後述する。

図３は、１個の有機発光素子９７を発光させる回路を示す等価回路図である。図３では、一個の有機発光素子９７を、有機発光ダイオードを意味するＯＬＥＤ（Organic Light Emitting Diode）の図記号を使用して記載する。図２に長方形で示す各画素９０は、図３に示す回路を３個含む。すなわち、各副画素９９は図３に示す回路を１個含む。図３に示す回路は、１個の副画素９９が備える画素回路の一例である。

図３に示す画素回路は、有機発光素子９７の発光を制御する回路であり、第１容量９１、第２容量９２、スイッチトランジスタ９６および駆動トランジスタ９８を含む。駆動トランジスタ９８のソース電極は、本実施の形態のソース電極の一例である。駆動トランジスタ９８のゲート電極は、本実施の形態のゲート電極の一例である。

回路には、高電源線ＥＬＶＤＤ、低電源線ＥＬＶＳＳ、入力線Ｖｉｎｐｕｔ、スイッチ線Ｓ１および固定電位線ＶＦＩＸが接続している。ここで、低電源線とは、高電源線の電圧値よりも電圧値が低い電圧が供給される電源線である。入力線Ｖｉｎｐｕｔは、データ電圧用ドライバ２２に接続している。入力線Ｖｉｎｐｕｔの電圧は、参照電圧Ｖｒｅｆ（第３電圧の一例）とデータ電圧との間で交互に変化する。データ電圧は、有機発光素子９７を発光させる際の発光輝度を示す電圧である。スイッチ線Ｓ１は、走査ドライバ２１に接続している。

入力線Ｖｉｎｐｕｔは、スイッチトランジスタ９６のドレイン電極に接続している。スイッチ線Ｓ１は、スイッチトランジスタ９６のゲート電極に接続している。高電源線ＥＬＶＤＤは、駆動トランジスタ９８のドレイン電極に接続している。低電源線ＥＬＶＳＳは、有機発光素子９７のカソード電極に接続している。固定電位線ＶＦＩＸ（換言すれば、第１電圧の配線）は、第２容量９２の第１端子に接続している。第２容量９２の第１端子は、たとえば図４で説明する第２金属板３５２である。なお、本実施の形態の駆動トランジスタ９８およびスイッチトランジスタ９６はＮ型のＴＦＴである。

スイッチトランジスタ９６のソース電極は、第１容量９１の第１端子および駆動トランジスタ９８のゲート電極に接続している。第１容量９１の第１端子は、駆動トランジスタ９８のゲート電極に接続している。駆動トランジスタ９８のソース電極は、第１容量９１の第２端子、第２容量９２の第２端子および有機発光素子９７のアノード電極に接続している。第１容量９１の第１端子は、たとえば図４で説明する第１金属板３５１である。
ここで、図４で説明する第１電極１８（たとえば、有機発光素子９７のアノード電極）が、第１容量９１の第２端子、第２容量９２の第２端子として使用されている。

有機発光素子９７は、スイッチ線Ｓ１および入力線Ｖｉｎｐｕｔから入力する信号に基づいて発光する。スイッチトランジスタ９６および駆動トランジスタ９８の動作の詳細については後述する。

図４は、表示装置１０の模式断面図である。図４は１個の有機発光素子９７を含む部分を拡大して示す。以後の説明では、模式断面図の上側は表示装置１０の前側を示す。

なお、表示装置１０は、画像表示部１５を無機膜と有機膜とが交互に重なった多層のＴＦＥ（Thin Film Encapsulation）スタックで覆うＴＦＥ封止の構造を有しても良い。このようにする場合には、表示装置１０は第２基板１２と空間２７とを備えない。

表示基板１６は、第１積層体６１と第２積層体６２とを備える。第１積層体６１は、第１電極１８と有機発光層４７と第２電極１９とが積層された有機発光素子９７を有する。詳しく説明すると、第１積層体６１は、第１電極１８、第２絶縁層４６、有機発光層４７および第２電極１９を備える。なお、第１積層体６１は、ＯＬＥＤ層とも呼ぶ。また、第２積層体６２は、ＴＦＴ層や画素回路層とも呼ぶ。第２積層体６２における、第１トランジスタ３７１は、例えば、有機発光素子９７に供給する電流を制御する駆動トランジスタ９８（図３参照）に対応する。また、第２積層体６２における、第２トランジスタ３７２は、駆動トランジスタ９８の動作を制御するスイッチトランジスタ９６（図３参照）に対応する。このように、表示装置１０は、有機発光素子９７の下側に配置された画素回路（図３参照）を備える。なお、この下側とは、図４における図面の下方向を示している。

第１電極１８は、有機発光素子９７ごとに分離した電極である。第１電極１８は、平面状である。第１電極１８は、たとえばＩＴＯと銀とＩＴＯとを積層した三層構造の電極である。第１電極１８は、本実施の形態の有機発光素子９７のアノード電極である。

第２絶縁層４６は、第１電極１８の上に位置している。第２絶縁層４６には、第１電極１８を覆わない開口部４６１を設けてある。以後の説明では開口部４６１を除く絶縁層４６を非開口部４６２と記載する。第２絶縁層４６は、有機材料製の層である。

有機発光層４７は、開口部４６１および開口部４６１の周囲に位置している。有機発光層４７は、電流が流れると発光する有機化合物の層である。有機発光層４７は、たとえばＨＩＬ（Hole Injection Layer）／ＨＴＬ（Hole Transport Layer）／ＥＬ／ＥＴＬ（Electron Transport Layer）／ＥＩＬ（Electron Injection Layer）等の複層である。ここで、「／」は、前後の層を積層していることを意味している。第２電極１９は、有機発光層４７および第２絶縁層４６の上に位置している。

第２積層体６２は、第１基板１１、ゲート３２（ゲート部３２、ゲート電極３２とも呼ぶ）、第３絶縁層４２、半導体部３１、ソースドレイン３３（ソースドレイン部３３、ソースドレイン電極３３とも呼ぶ）、エッチングストップ部３４、平坦化層４５、金属板層３５および第１絶縁層４３を備える。第１基板１１は、たとえば長方形のガラス基板である。また、第１基板１１は、たとえばフレキシブル基板であっても良い。

ゲート３２は、第１基板１１の上に位置している。ゲート３２は、第１基板１１を部分的に覆う。ゲート３２は、後述する所定の形状を有する。ゲート３２の材料は、たとえばモリブデンまたはアルミニウム等の純金属である。ゲート３２の材料は、たとえばモリブデン／アルミニウム、チタン／アルミニウム／チタン、ＩＴＯまたはこれらを含む合金でも良い。ここで「／」は、前後の金属の積層体および前後の金属の合金の両方を意味している。また、ゲート３２は、純金属と合金との積層体でも良い。ここに列挙した材料は例示であり、ゲート３２の材料をここに挙げた材料に限定するものではない。

第３絶縁層４２は、ゲート３２およびゲート３２が覆っていない第１基板１１の上の全面を覆う。第３絶縁層４２は、たとえば酸化シリコン等の絶縁体製の層である。

半導体部３１は、第３絶縁層４２の上に位置している。半導体部３１は、第３絶縁層４２を部分的に覆う。半導体部３１は、後述する所定の形状を有する。半導体部３１は、たとえば酸化物半導体等の半導体製の層である。酸化物半導体は、たとえばＩｎＧａＺｎＯである。

エッチングストップ部３４は、半導体部３１の上に位置している。なお、図４に示す断面には現れていないが、エッチングストップ部３４は半導体部３１の周囲の第３絶縁層４２の上にも位置している。エッチングストップ部３４は、半導体部３１および第３絶縁層４２を部分的に覆う。エッチングストップ部３４は後述する所定の形状を有する。エッチングストップ部３４は、たとえば酸化シリコン製の層である。

ソースドレイン３３は、エッチングストップ部３４、エッチングストップ部３４で覆っていない半導体部３１、および半導体部３１またはエッチングストップ部３４で覆っていない第３絶縁層４２の上に位置している。ソースドレイン３３は、エッチングストップ部３４、半導体部３１および第３絶縁層４２を部分的に覆う。ソースドレイン３３は、後述する所定の形状を有する。

第２トランジスタ３７２のソースドレイン３３と第１トランジスタ３７１のゲート３２とは、第１導電部６５を介して接続している。

ソースドレイン３３は、導体製である。ソースドレイン３３の材料は、たとえばモリブデンまたはアルミニウム等の純金属である。ソースドレイン３３の材料は、たとえばモリブデン／アルミニウム、チタン／アルミニウム／チタン、ＩＴＯまたはこれらを含む合金でも良い。また、ソースドレイン３３は、純金属と合金との積層体でも良い。ここに列挙した材料は例示であり、ソースドレイン３３の材料をここに挙げた材料に限定するものではない。

ソースドレイン３３の材料は、ゲート３２の材料と異なっていても良い。またソースドレイン３３の材料はゲート３２の材料と同一であっても良い。

平坦化層４５は、ソースドレイン３３、ソースドレイン３３で覆っていないエッチングストップ部３４、およびエッチングストップ部３４またはソースドレイン３３で覆っていない第３絶縁層４２の全面を覆う。平坦化層４５と、ソースドレイン３３、エッチングストップ部３４および第３絶縁層４２との間には、図示しない無機絶縁層が介在している。

平坦化層４５は、有機材料製の層である。平坦化層４５の材料は、たとえば感光性アクリル樹脂である。無機絶縁層の材料は、たとえばＳｉＮｘ、ＳｉＯｘまたはＳｉＮｘ／ＳｉＯｘである。

金属板層３５は、平坦化層４５の上に位置している。金属板層３５は、第１金属板３５１と第２金属板３５２とを含む。すなわち、金属板層３５は、平坦化層４５の全面を覆う層ではなく、平坦化層４５を部分的に覆う層である。したがって、平坦化層４５は、上に金属板層３５が位置する部分と、位置しない部分との両方を有する。金属板層３５の形状については後述する。

第１金属板３５１は第２導電部６６を介して第２トランジスタ３７２のソースドレイン３３に接続している。したがって、第１金属板３５１は、第２導電部６６、第２トランジスタ３７２のソースドレイン３３および第１導電部６５を介して第１トランジスタ３７１のゲート３２に接続している。すなわち、第１金属板３５１と第１トランジスタ３７１のゲート３２とは接続している。

金属板層３５の厚さは、たとえば１００ナノメートルから３００ナノメートル程度である。金属板層３５の総面積は、第１電極１８の総面積よりもやや小さい程度である。第２金属板３５２の面積は、第１金属板３５１の面積よりも大きくすることが望ましい。この理由については、後述する。

金属板層３５は、たとえばモリブデンまたはアルミニウム等の純金属製の板である。金属板層３５は、たとえばモリブデン／アルミニウム、チタン／アルミニウム／チタン、ＩＴＯまたはこれらを含む合金製の板でも良い。また、金属板層３５は、純金属と合金との積層体の板でも良い。ここに列挙した材料は例示であり、金属板層３５の材料をここに挙げた材料に限定するものではない。

以上に説明したように、表示装置１０の第１金属板３５１および第２金属板３５２が同一の層に配置されている。換言すれば、第１金属板３５１および第２金属板３５２が同一面（例えば平坦化層４５の表面）に配置されている。

第１絶縁層４３は、金属板層３５および金属板層３５で覆っていない平坦化層４５の上の全面を覆う。第１絶縁層４３の厚さは、たとえば１００ナノメートルから３００ナノメートル程度である。第１金属板３５１の上側の第１絶縁層４３と、第２金属板３５２の上側の第１絶縁層４３とは、同一の厚さである。第１絶縁層４３は、たとえば窒化シリコン製の層である。

第１電極１８は、第１絶縁層４３の上に位置している。第１電極１８は、第１絶縁層４３を部分的に覆う。第１電極１８は、後述する所定の形状を有する。第１電極１８と第１金属板３５１との間の距離は、第１電極１８と第１金属板３５１との間の第１絶縁層４３の厚さと等しい。第１電極１８と第２金属板３５２との間の距離は、第１電極１８と第２金属板３５２との間の第１絶縁層４３の厚さと等しい。したがって、第１電極１８と第１金属板３５１との間の距離は、第１電極１８と第２金属板３５２との間の距離と等しい。

前述の通り、第１電極１８の上側には有機発光層４７が位置している。第１金属板３５１および第２金属板３５２は、第１絶縁層４３および第１電極１８を挟んで有機発光層４７に対面（対向とも呼ぶ）している。

以上に説明したように、第１絶縁層４３は、第１金属板３５１および第２金属板３５２と、第１電極１８との間に配置されている。すなわち、表示装置１０は、第１金属板３５１と第１電極１８との間および第２金属板３５２と第１電極１８との間に同一の第１絶縁層４３を有する。また、第１金属板３５１と第１電極１８との間の距離と、第２金属板３５２と第１電極１８との間の距離とが等しい。

第１金属板３５１および第２金属板３５２は、第１積層体６１において、第１電極１８を挟んで有機発光層４７と対面（対向とも呼ぶ）して配置されている。第２絶縁層４６は、第１金属板３５１および第２金属板３５２が配置された層と異なる層に配置されている。なお、図４では図示していないが、図３で説明したように、第２金属板３５２は、第１電圧の配線（たとえば、固定電位線ＶＦＩＸ）に接続されている。また、第１金属板３５１と第２金属板３５２とは、電気的に非接触状態（換言すれば、絶縁）である。

第１電極１８とソースドレイン３３とは第３導電部６７を介して接続している。第３導電部６７は、第１金属板３５１とソースドレイン３３とを接続する第２導電部６６の上に、第１電極１８と第１金属板３５１とを接続する導体が接続した構造である。第３導電部６７と接続したソースドレイン３３は、本実施の形態のソース電極として機能する。

半導体部３１、ゲート３２およびソースドレイン３３は、トランジスタ３７を形成している。なお、図４中のトランジスタ３７は表示装置１０の構造の概要を説明することを目的とした模式図である。トランジスタ３７は、第１トランジスタ３７１と第２トランジスタ３７２とを含む。なお、前述のソース電極およびゲート電極は、たとえば駆動トランジスタ９８のソース電極およびゲート電極である。

以上に説明したように、第２積層体６２には、有機発光素子９７に供給する電流を制御する第１トランジスタ３７１が配置されている。第１金属板３５１は、第２導電部６６、第２トランジスタ３７２のソースドレイン３３および第１導電部６５を介して第１トランジスタ３７１のゲート電極に接続されている。第２積層体６２は、第３導電部６７を介して第１電極１８と接続された第１トランジスタ３７１のソース電極（第１のトランジスタ電極とも呼ぶ）を有している。

図５は、画素９０の模式平面図である。画素９０は、画像表示部１５に行列状に配列している。カラー表示用の表示装置１０では、たとえば赤、緑、青の３色の有機発光素子９７の発光輝度を組み合わせて画像信号中の１個のピクセルの色を表現する。したがって、１色の有機発光素子９７を含む部分を副画素９９と呼び、３個の副画素９９の組を画素９０と呼ぶ。

各色の副画素９９は、発光色以外は同一である。副画素９９は長方形である。副画素９９は、四方形（四角形とも呼ぶ）の発光部１７を備える。

以下に説明する図６から図９までは、図５と同一の範囲を示す。図６は、第２絶縁層４６の模式平面図である。第２絶縁層４６は、平面状である。第２絶縁層４６に設けた開口部４６１は長方形である。各副画素９９の非開口部４６２は繋がっている。

図７は、第２絶縁層４６を除去した画素９０の模式平面図である。図７は、第１電極１８および金属板層３５を示す。

図８は、第１電極１８の模式平面図である。第１電極１８は、Ｌ字型である。１個の副画素９９は、１枚の第１電極１８を有する。第１電極１８は、開口部４６１よりも大きい。すなわち、開口部４６１の下には第１電極１８が位置する。

図９は、金属板層３５の模式平面図である。金属板層３５は、長方形の第１金属板３５１と、第１金属板３５１と繋がっていない第２金属板３５２を含む。１個の副画素９９は、１枚の第１金属板３５１を有する。各副画素９９の第２金属板３５２は繋がっている。

図４から図９を使用して、表示装置１０の構造の説明を続ける。

発光部１７について説明する。第１トランジスタ３７１が、有機発光素子９７に供給する電流を制御する。電流は、第１電極１８から第２電極１９に向けて流れる。すなわち、第１電極１８側からは正孔が、第２電極１９側からは電子がそれぞれ有機発光層４７の内部に入る。

有機発光層４７の内部で、正孔と電子との再結合によって生じた励起子（エキシトン）が基底状態に戻る際に光を発生する。すなわち、有機発光層４７は、第１電極１８と第２電極１９との間を流れる電流により発光する。

第２絶縁層４６について説明する。第２絶縁層４６は、有機発光層４７の混色を防ぐ役割と、不要な発光領域を無くす役割との２つの役割を有する。混色を防ぐ役割について説明する。第２絶縁層４６の１つの開口部４６１内には、１つの色の有機発光層４７が位置する。製造装置の誤差等により有機発光層４７を形成する範囲がずれる場合があるが、そのずれは非開口部４６２に覆われた範囲に留まり、隣接する他の開口部４６１にまで有機発光層４７が被さることは無い。このように、非開口部４６２が各色の境界部に位置することにより、第２絶縁層４６は混色を防止する役割を果たす。

不要な発光エリアを無くす役割について説明する。第１電極１８と有機発光層４７との間に第２絶縁層４６が介在する部分では、第１電極１８と有機発光層４７とが第２絶縁層４６により絶縁されるため電流が流れない。そのため有機発光層４７は発光しない。したがって、有機発光層４７のうち実際に発光する発光部１７は、有機発光層４７のうちの開口部４６１に対応する部分である。このように、非開口部４６２における有機発光層４７の発光を妨げることにより、第２絶縁層４６は不要な発光エリアを無くす役割を果たす。

以上に説明したように、表示装置１０は、有機発光素子９７の発光を外部に出射する開口部４６１と開口していない非開口部４６２とを含む平面状の第２絶縁層４６を有する。

金属板層３５と第１電極１８による容量の形成について説明する。第１金属板３５１は、第１絶縁層４３を介して第１電極１８に対面（対向）している。第１金属板３５１、第１絶縁層４３および第１電極１８は、第１容量９１（図３参照）を形成する。第１容量９１の容量は、第１金属板３５１と第１電極１８とが対面する面積と、第１絶縁層４３の厚さと誘電率とにより定まる。

同様に第２金属板３５２、第１絶縁層４３および第１電極１８は、第２容量９２（図３参照）を形成する。第２容量９２の容量は、第２金属板３５２と第１電極１８とが対面する面積と、第１絶縁層４３の厚さと誘電率とにより定まる。第１容量９１と第２容量９２とは、第１電極１８を介して直列に接続している。前述の通り、第１電極１８は第３導電部６７を介してソースドレイン３３に接続している。第３導電部６７は、非開口部４６２の下側に位置する。

以上に説明したように、第１電極１８と第１絶縁層４３と第１金属板３５１とにより第１容量９１が形成されている。第１電極１８と第１絶縁層４３と第２金属板３５２とにより第２容量９２が形成されている。第１容量９１と第２容量９２とは直列に接続されている。第１容量９１と第２容量９２との接続点は、ソース電極に接続されている。第１電極１８は、非開口部４６２に覆われる部分でソース電極に接続されている。

第１容量９１と第２容量９２の作用について説明する。有機発光素子９７が発光する場合には、有機発光素子９７のアノード電極とカソード電極との間には、駆動電流Ｉｏｌｅｄ（図３参照）が流れる。駆動電流Ｉｏｌｅｄは、駆動トランジスタ９８のソース電極と駆動トランジスタ９８のドレイン電極との間を流れる出力電流ＩＭＤと同一である。出力電流ＩＭＤについては後述する。駆動電流Ｉｏｌｅｄは式（１）を使用して求めることができる。なお、式（１）を導出する方法については、実施の形態２において説明する。

Ｉｏｌｅｄ（ＩＭＤ）は、有機発光素子９７のアノード電極とカソード電極との間に流れる駆動電流である。
βは、利得係数である。
Ｃ１は、第１容量９１の容量である。
Ｃ２は、第２容量９２の容量である。
Ｖｄａｔａは、有機発光素子９７を発光させる際の発光輝度を示すデータ電圧である。
Ｖｒｅｆは、参照電圧である。
μは、キャリア移動度である。
Ｃｏｘは、単位容量である。
Ｗは、駆動トランジスタ９８のチャンネル幅である。
Ｌは、駆動トランジスタ９８のチャンネル長である。

式（１）より、有機発光素子９７に流れる電流Ｉｏｌｅｄは駆動トランジスタ９８の特性（たとえば閾値電圧）の影響を受けない。そして、式（１）より、第１容量９１の容量Ｃ１および第２容量９２の容量Ｃ２のばらつきを少なくすれば、駆動電流Ｉｏｌｅｄのばらつきを抑制することができることがわかる。駆動電流Ｉｏｌｅｄのばらつきを抑制することにより、表示装置１０の輝度むらを抑制することができる。

各副画素９９内の第１絶縁層４３の厚さおよび誘電率のばらつきは、たとえばＣＶＤ（Chemical Vapor Deposition）を使用して第１絶縁層４３を作成することにより少なくすることができる。また、各副画素９９内の、第１金属板３５１の面積のばらつきおよび第２金属板３５２の面積のばらつきは、第１金属板３５１と第２金属板３５２とをフォトリソグラフィ法により同時に作成することにより少なくすることができる。なお、本実施の形態の表示装置１０の製造方法の詳細については後述する。

各副画素９９内の第１金属板３５１と第２金属板３５２との面積のばらつきおよび面積の比率のばらつきを少なくすることにより、各副画素９９の第１容量９１の容量Ｃ１および第２容量９２の容量Ｃ２のばらつきを少なくすることができる。その理由を以下に説明する。

図１０は、絶縁膜７４を作成する方法を示す説明図である。絶縁膜７４は、たとえば第１絶縁層４３として使用する。載置台７１は、基板７２を載置する台である。基板固定部７３は、基板７２を載置台７１に固定する。なお、基板７２は、マザー基板７２とも呼ばれ、基板固定部７３は、基板押さえ７３とも呼ばれる。

以下では、たとえば平板状の基板７２の上に、均一な厚さの絶縁膜７４を作成する場合を例にして説明する。

製造装置は、気体原料を供給して、基板７２の一面に絶縁膜７４を堆積させる。図１０中の符号Ｃは絶縁膜７４の中心を示す。また、図１０の符号Ｅ１、Ｅ２は、絶縁膜７４が成膜される範囲の端を示す。基板７２は、切断することにより複数の第１基板１１に分割できる大きさの平板である。第１端Ｅ１、第２端Ｅ２よりも外側の絶縁膜７４は、使用しない。以下の説明では、１枚の第１基板１１に対応する大きさの絶縁膜７４を、単位絶縁膜７５と記載する。この１枚の第１基板１１とは、例えば、一つの表示装置１０（図１参照）に搭載される１つの表示パネルである。なお、第２端Ｅ２側の単位絶縁膜を単位絶縁膜７６と記載する。

図１１は、絶縁膜７４の厚さのむらを説明するグラフである。なお、図１１のグラフ図は、一例である。図１１の横軸は、絶縁膜７４の中心Ｃからの距離を示す。図１１の縦軸は、絶縁膜７４の厚さを示す。細い実線は、理想的な絶縁膜７４の厚さを示す。太い曲線は、実際に出来上がる絶縁膜７４の厚さを示す。

図１１の細い実線に示すように、絶縁膜７４は中心Ｃから第１端Ｅ１、第２端Ｅ２まで同一の厚さであることが理想である。しかし、実際には中心Ｃから第１端Ｅ１、第２端Ｅ２に近づくと絶縁膜７４は薄くなる。

なお、図１１に示すグラフは、絶縁膜７４の厚さむらを説明する概念図である。製造装置の機種、設定等により、図１１に示すグラフの形状は異なる。一般的に、絶縁膜７４の膜厚は、基板７２の中心Ｃから離れるにつれて理想的な膜厚から乖離する場合がある。すなわち、絶縁膜７４の膜厚は、わずかながらも理想的な膜厚とは異なる場合がある。

図１２は、単位絶縁膜７５の平面図である。図１３は、単位絶縁膜７５の断面図である。図１２、図１３において、図面左側は、中心Ｃの方向を示し、図面右側は、第２端Ｅ２の方向を示す。

第１領域７５１の単位絶縁膜７５の膜厚はｄ１であるとする。また、第２領域７５２の単位絶縁膜７５の膜厚はｄ２であるとする。膜厚ｄ１が単位絶縁膜７５の理想的な膜厚である場合を例にして説明する。なお、説明のために図１２では第１領域７５１および第２領域７５２を大きく記載している。第１領域７５１および第２領域７５２の面積は、多数の副画素９９（たとえば、縦１００画素、横１００画素）の画素面積である。そして、第１領域７５１の内部および第２領域７５２の内部においては、単位絶縁膜７５の膜厚は一定であるとする。

単位絶縁膜７５を第１絶縁層４３（図４参照）に使用する場合を例にして説明する。第１領域７５１内の１つの副画素９９の駆動電流の計算式（式（１）参照）において、この計算式のＣ２／（Ｃ２＋Ｃ１）は、式（３）で表すことができる。

Ｃ１は、第１容量９１の容量である。
Ｃ２は、第２容量９２の容量である。
Ａ１は、第１金属板３５１の面積である。
Ａ２は、第２金属板３５２の面積である。
εは、単位絶縁膜７５の比誘電率である。
ｄ１は、第１領域７５１内の単位絶縁膜７５の膜厚である。

式（３）から明らかなように、第１領域７５１内の単位絶縁膜７５の膜厚ｄ１がキャンセルされ、Ｃ２／（Ｃ２＋Ｃ１）が、Ａ２／（Ａ２＋Ａ１）と同値である。

一方、第２領域７５２内の１つの副画素９９の駆動電流の計算式（式（１）参照）において、この計算式のＣ２／（Ｃ２＋Ｃ１）は、式（４）で表すことができる。

ｄ２は、第２領域７５２内の単位絶縁膜７５の膜厚である。

式（４）から明らかなように、第２領域７５２内の単位絶縁膜７５の膜厚ｄ２がキャンセルされ、Ｃ２／（Ｃ２＋Ｃ１）が、Ａ２／（Ａ２＋Ａ１）と同値である。

前述の通り、第２領域７５２においては、単位絶縁膜７５の膜厚ｄ２は理想的な膜厚ｄ１とは異なる。しかし、容量Ｃ１、容量Ｃ２、面積Ａ１および面積Ａ２の間には、第１領域７５１と同じ関係式が成立している。

したがって、第１金属板３５１の面積Ａ１および第２金属板３５２の面積Ａ２のばらつきおよび面積の比率のばらつきを少なくすることにより、各副画素９９のＣ２／（Ｃ２＋Ｃ１）のばらつきを少なくすることができる。

換言すれば、本実施の形態によれば、式（３）と式（４）とが同じであり、膜厚のばらつきをキャンセルすることができる。そして、第１金属板３５１の面積Ａ１および第２金属板３５２の面積Ａ２を正確に規定して、データ電圧Ｖｄａｔａ、参照電圧Ｖｒｅｆを同じにすれば、第１領域７５１の各副画素９９における駆動電流と第２領域７５２の各副画素９９における駆動電流とが実質的に同じになる。その結果、発光輝度のばらつきを抑制できる。たとえば、第１領域７５１の各副画素９９の発光輝度と、第２領域７５２の各副画素９９における発光輝度を同じに制御する場合に、発光輝度のばらつきをより抑制できるので、輝度むらが出にくくなる。

比較例について説明する。比較例において、図３の第１容量９１に対応する容量を第１容量Ｘとし、図３の第２容量９２に対応する容量を第２容量Ｙとする。比較例において、第１容量Ｘの絶縁層と第２容量Ｙの絶縁層とを別々の層に異なる工程で作成する場合を想定する。比較例では、たとえば、第１容量Ｘの絶縁層が駆動ＴＦＴ等のＴＦＴを含む層に作成され、第２容量Ｙの絶縁層がＯＬＥＤ層に作成されている。
なお、第１容量Ｘの絶縁層と第２容量Ｙの絶縁層との材質は同一であり、誘電率εは等しい場合を例にして説明する。

第１容量Ｘの絶縁層は、図１３と同様に第１領域７５１においては理想的な膜厚ｄ１、第２領域７５２においてはｄ１とは異なる膜厚ｄ２を有するとする。第２容量Ｙの絶縁層は第１領域７５１においては理想的な膜厚ｄ１を有しているが第２領域７５２においてはｄ１とは異なる膜厚ｄ２’を有する場合を例にして説明する。ｄ２とｄ２’は異なるものとする。

比較例の第１領域７５１内の副画素においては、２つの容量を形成する絶縁膜の厚さはともにｄ１であるため式（３）の関係が成立する。一方、比較例の第２領域７５２内の副画素の第１容量Ｘの容量Ｃ１および第２容量Ｘの容量Ｃ２は、式（５）で表すことができる。

このように、第１容量Ｘの絶縁層と第２容量Ｙとの絶縁層とを異なる工程で作成する比較例においては、各副画素のＣ２／（Ｃ２＋Ｃ１）の値を、各副画素９９内の第１金属板３５１の面積Ａ１と第２金属板３５２の面積Ａ２とだけにより制御するためには、ｄ２とｄ２’を同一にする、すなわち第１容量Ｘの絶縁層と第２容量Ｙの絶縁層とを同一の膜厚分布で製造する困難性を克服しなければならない。

換言すれば、式（３）と式（５）とが同じでない場合、データ電圧Ｖｄａｔａ、参照電圧Ｖｒｅｆを同じにしても、比較例の第１領域７５１の各副画素における駆動電流と比較例の第２領域７５２の各副画素における駆動電流とが異なる。その結果、比較例の第１領域７５１の各副画素の発光輝度と、比較例の第２領域７５２の各副画素における発光輝度を同じに制御しようとしても、発光輝度がばらつく場合がある。

なお、以上の説明では、単位絶縁膜７５について説明したが他の単位絶縁膜（たとえば、単位絶縁膜７６）についても同じ説明が適用される。

まとめると、本実施の形態では、各副画素９９内の第１金属板３５１と第２金属板３５２との面積のばらつきおよび面積の比率のばらつきを少なくすれば、各副画素９９の第１容量９１の容量Ｃ１および第２容量９２の容量Ｃ２のばらつきを少なくすることができる。換言すれば、本実施の形態では、絶縁層の膜厚のばらつきが仮に発生したとしても、この膜厚のばらつきをキャンセルすることができる。一方、比較例では同様の効果を得ることはない。

以上により、本実施の形態の構成によると、各副画素９９のＣ２／（Ｃ２＋Ｃ１）のばらつきを少なくすることができる。そのため、本実施の形態の構成によると、輝度むらを少なくした表示装置１０を提供することができる。

本実施の形態の技術的意義について説明する。

表示装置１０の輝度むらを抑制するためには、有機発光素子９７の駆動電流Ｉｏｌｅｄを正確に制御する必要がある。前述の通り、駆動トランジスタ９８が駆動電流Ｉｏｌｅｄを制御する。しかし駆動トランジスタ９８の特性には、ばらつきが生じやすい。そのため、たとえば複数の副画素９９を同一の輝度で光らせる場合であっても、副画素９９間で駆動電流Ｉｏｌｅｄにばらつきが生じる。このばらつきにより、輝度むらが発生する。

特許文献１には駆動トランジスタ９８の特性、特に閾値電圧のばらつきに起因する輝度むらを防ぐための、複数の容量を含む画素回路が提案されている。この画素回路では、容量値にばらつきがある場合に、そのばらつきが却って輝度むらの原因となる。

２個の容量を別々の層に形成する場合、複数の容量をそれぞれ異なる製造工程で製造する必要がある。

２個の容量が別々の層に形成される場合の容量の精度について、さらに詳細に説明する。容量は、対面する２枚の導体板とその間に配置した絶縁体という３つの構成要素を備える回路部品である。容量の特性は、２枚の導体板が対面する部分の面積、絶縁体の厚さおよび絶縁体の誘電率により定まる。

図４を参照して、説明を続ける。まず、ＴＦＴ回路が形成される層内に形成する１つの容量について説明する。たとえば、ゲート３２および半導体部３１を対面する２枚の導体板に使用することができる。このようにする場合には、第３絶縁層４２が絶縁体の役割を果たす。アノード電極と容量形成用の中間金属により形成する容量は、本実施の形態と同様に第１金属板３５１、第１絶縁層４３および第１電極１８により形成することができる。

たとえば、第１の容量の絶縁体は絶縁層Ｘであり、第２の容量の絶縁体は絶縁層Ｙである。たとえば、製造工程のばらつきにより、絶縁層Ｘが厚めに仕上がり、絶縁層Ｙが薄めに仕上がるといった現象が発生し得る。このような現象が発生した場合には、第１の容量は小さめの容量になり、第２の容量は大きめの容量になる。２つの容量の変化が逆方向に働くため、駆動電流Ｉｏｌｅｄの変動が大きくなる。その結果、輝度むらが大きくなる。このような現象を防止するためには、各製造工程の精度を高い水準にする必要がある。

また、比較例を使用して説明したように、式（３）と式（５）とは等しくならない。そのため、表示パネル内における、第１領域７５１の絶縁膜（絶縁体）の膜厚ｄ１、第２領域７５２の絶縁膜の膜厚ｄ２が、異なると、各副画素９９のＣ２／（Ｃ２＋Ｃ１）のばらつきを少なくすることが困難である。

そのため、２個の容量が別々の層に形成される場合、これらの容量のばらつきを抑制することは困難であり、依然として輝度むらが発生する。

一方、本開示の表示装置１０では、式（１）、式（３）および式（４）を使用して説明した通り、第１領域７５１の絶縁膜（絶縁体）７４の膜厚ｄ１と第２領域７５２の絶縁膜７４の膜厚ｄ２が異なったとしても各副画素９９の有機発光素子９７を流れる駆動電流Ｉｏｌｅｄのばらつきを少なくすることができる。その結果、表示装置１０の輝度むらを少なくすることができる。

また、表示装置１０では、容量を形成する絶縁層については、ＴＦＴ回路が形成されている第２積層体６２に配置されていない。そのため、第１絶縁層４３を容量の絶縁体専用に使用できるので、ＴＦＴの耐電圧性能等に配慮する必要はない。すなわち、第１絶縁層４３には、所望の容量を得るために最適の厚さおよび材質の層を用いることができる。

したがって、第１絶縁層４３をＴＦＴ回路の第３絶縁層４２よりも薄くすることができる。たとえば、第１容量９１および第２容量９２の容量と、ＴＦＴ回路の寄生容量との関係を式（６）のようにすることができる。
Ｃ１，Ｃ２≫寄生容量 ……（６）
Ｃ１は、第１容量９１の容量である。
Ｃ２は、第２容量９２の容量である。
寄生容量は、たとえば駆動トランジスタ９８またはスイッチトランジスタ９６のゲートソースあるいはゲートドレイン端子間容量である。

第１容量９１の容量Ｃ１および第２容量９２の容量Ｃ２を、式（６）を満たすように設定することにより、寄生容量の影響により発生する輝度むらを抑制することができる。

また、本開示の表示装置１０によれば、さらに以下に説明する種々の効果も得ることができる。

第１金属板３５１を小さくしすぎると、すなわち容量Ｃ１を小さくしすぎると、ＴＦＴ回路の寄生容量の影響が顕著になる。さらに有機発光素子９７の発光期間中にリーク電流により駆動トランジスタ９８のＧＳ（Gate-Source）間電圧が減少するおそれがある。駆動トランジスタ９８のＧＳ間電圧が低下した場合には駆動電流Ｉｏｌｅｄが低下して、有機発光素子９７の輝度が低下する。したがって、第１金属板３５１は、ある程度以上の面積を有する必要がある。

すなわち、必要な容量Ｃ１を確保することにより、駆動トランジスタ９８のＧＳ間電圧の減少を防止して、有機発光素子９７の輝度の低下を防止することができる。

さらに、第１金属板３５１に上記の面積を確保した上で、第２金属板３５２は可能な限り大きくすることが望ましい。すなわち、必要な容量Ｃ１を確保した上で、Ｃ２は可能な限り大きくすることが望ましい。このようにすることにより、入力線Ｖｉｎｐｕｔからデータを入力する際に駆動トランジスタ９８に印加する電圧を低くすることができる。そのため、入力線Ｖｉｎｐｕｔから入力するデータ電圧の損失を抑えることができる。

また、有機発光素子９７の第１電極１８を第１容量９１および第２容量９２の端子に利用することにより、第１容量９１と第２容量９２とを直列に接続する専用の配線を不要にすることができる。

さらに、ＴＦＴ回路が形成されている第２積層体６２に、容量が配置されていないため、ＴＦＴ回路の面積を小さくすることができる。そのため、副画素９９を小型化して、高精細の表示装置１０を提供することもできる。

図１４は、表示パネルの製造の流れを示すフローチャートである。図１５から図３３は、表示パネルの製造工程を示す説明図である。図１４から図３３を使用して、本実施の形態の表示装置１０に使用する表示パネルの製造方法の概略を説明する。なお、表示パネルの製造に使用する蒸着装置、スパッタリング装置、スリットコータ等の塗布装置、露光装置、現像装置、エッチング装置、封止装置、切断装置およびこれらの装置間を接続する搬送装置等の製造装置については図示しない。これらの装置は、所定のプログラムに従って動作する。

なお、以下の説明では、模式断面図に関しては一個の副画素９９を例として説明する。表示装置１０の製造装置は、ガラス基板等の透光性基板である第１基板１１の前側に、半導体プロセスを用いて画素回路および駆動回路２０を形成する（ステップＳ５０１）。

ステップＳ５０１の工程の概要について説明する。まず、図１５を使用して説明する。図１５は、製造工程の途中の表示装置１０の模式断面図である。製造装置は、第１基板１１の片面にスパッタリング法およびフォトリソグラフィ法等により所定の形状のゲート３２を形成する。

図１６の断面図に示すように、製造装置は、ＣＶＤ法等により、均一な厚さの第３絶縁層４２を形成する。

図１７の断面図に示すように、製造装置は、スパッタリング法およびフォトリソグラフィ法等により、所定の形状の半導体部３１を形成する。

図１８の断面図に示すように、製造装置は、ＣＶＤ法およびフォトリソグラフィ法等により、所定の形状のエッチングストップ部３４を形成する。

図１９の断面図に示すように、製造装置は、ドライエッチング法等により、第３絶縁層４２の表面からゲート３２まで達する第１穴６５１を形成する。

図２０の断面図に示すように、製造装置は、スパッタリング法およびフォトリソグラフィ法等により、所定の形状のソースドレイン３３を形成する。前述の通り、ソースドレイン３３の材料は導体である。ソースドレイン３３の材料である導体は、第１穴６５１の内面も覆い、ソースドレイン３３とゲート３２とを接続する第１導電部６５を形成する。

図２１は、図２０に示す段階の表示装置１０の模式平面図である。図２１は、図５と同じ部分を示す。なお、図２１には以後の工程で作成する第２導電部６６および第３導電部６７も示す。

ゲート３２、半導体部３１、エッチングストップ部３４およびソースドレイン３３は、図１５から図２０を使用して説明した工程により形成する。ゲート３２は、Ｌ字型の部分と矩形の部分とを有する。矩形の部分は、左右方向に延びる帯状部で連続する。半導体部３１は左右方向に長い長方形である。半導体部３１はゲート３２と重なっている。エッチングストップ部３４も長方形である。エッチングストップ部３４は、半導体部３１の左右方向の中央部を覆っている。ソースドレイン３３は、半導体部３１の左右方向の両端を覆う矩形の部分を帯状の部分により連結した形状である。

図２２の断面図に示すように、製造装置は、ＣＶＤ法等により、均一な厚さの図示しない無機絶縁層を形成する。塗布装置は、スリットコート法等によって平坦化層４５を作成する（ステップＳ５０３）。

図２３の断面図に示すように、製造装置は、ドライエッチング法等によって平坦化層４５の表面からソースドレイン３３まで貫通する第２穴６６１を作成する。

図２４の断面図に示すように、製造装置は、スパッタリング法およびフォトリソグラフィ法等により、所定の形状の金属板層３５を形成する（ステップＳ５０４）。図２５は、図２４に示す段階の表示装置１０の模式平面図である。図２５は、図５と同じ部分を示す。金属板層３５は、第１金属板３５１と第２金属板３５２とを含む。前述の通り、金属板層３５は導体である。

図２３の第２穴６６１の内部は金属板層３５と同一の導体で埋まり、金属板層３５とソースドレイン３３とを接続する第２導電部６６を形成する。なお、本実施の形態では、製造装置は、第２導電部６６の上面が平面になるような製造条件を採用している。

図２６の断面図に示すように、製造装置は、ＣＶＤ法等により第１絶縁層４３を形成する（ステップＳ５０５）。本実施の形態では、製造装置は、第１金属板３５１と第２金属板３５２との間の部分も含めて第１絶縁層４３の上面が平面になるような製造条件を採用している。

図２７の断面図に示すように、製造装置は、ドライエッチング法等によって第１絶縁層４３の表面から右側の第２導電部６６の上まで貫通する第３穴６７１を作成する。

図２８の断面図に示すように、製造装置は、スパッタリング法およびフォトリソグラフィ法等により、所定の形状の第１電極１８を形成する（ステップＳ５０６）。図２９は、図２８に示す段階の表示装置１０の模式平面図である。図２９は、図５と同じ部分を示す。第１電極１８の材料は導体である。

図２７の第３穴６７１の内部は導体で埋まる。第３穴６７１の内部を埋める導体は、下側の第２導電部６６と接続して、第１電極１８とソースドレイン３３とを接続する第３導電部６７を形成する。本実施の形態では、製造装置は、第３導電部６７の上面が平面になるような製造条件を採用している。

図３０、図３１および図１４に示すフローチャートを使用して説明を続ける。図３０は製造工程の途中の表示装置１０の模式図である。

図３０の断面図に示すように、製造装置は、ＣＶＤ法およびドライエッチング法等により、所定の形状の第２絶縁層４６を形成する（ステップＳ５０７）。図３１は、図３０に示す段階の表示装置１０の模式平面図である。図３１は、図５と同じ部分を示す。前述の通り、第２絶縁層４６は開口部４６１と非開口部４６２とを備える。開口部４６１は、第１電極１８の中央部を覆う。非開口部４６２は、各副画素９９間の境界部および第１電極１８の縁を覆う。

図３２の断面図に示すように、製造装置は、蒸着法や塗布法によって有機発光層４７を形成する（ステップＳ５０８）。有機発光層４７は、開口部４６１を覆う。

図３３の断面図に示すように、製造装置は、蒸着法やスパッタリングによって第２電極１９を形成する（ステップＳ５０９）。

以上に説明したように、製造装置は、ソース電極、ドレイン電極およびゲート電極を有するトランジスタ３７を、第１基板１１の一面に配置する。製造装置は、トランジスタ３７の上側にトランジスタ３７を覆う第３絶縁層４２を配置する。製造装置は、第３絶縁層４２を貫通する第１導電部６５を介してゲート電極に接続された第１金属板３５１および第１金属板３５１と絶縁された第２金属板３５２を、第３絶縁層４２の上側の同一の層に配置する。製造装置は、第１金属板３５１および第２金属板３５２の層の上側に第１絶縁層４３を配置する。製造装置は、第１絶縁層４３および第３絶縁層４２を貫通する第２導電部６６を介してソース電極に接続された第１電極１８を第１絶縁層４３の上側に配置する。製造装置は、第１電極１８の上側に有機発光層４７を配置する。製造装置は、有機発光層４７の上側に第２電極１９を配置する。

図３４は、表示装置１０のハードウェア構成図である。表示装置１０は、ＦＰＣ１４、ドライバＩＣ１３および表示基板１６を有する。表示基板１６は、駆動回路２０と画像表示部１５とを有する。駆動回路２０は、たとえば走査ドライバ２１、データ電圧用ドライバ２２、エミッション制御ドライバ２３および保護回路２４を含む。

ドライバＩＣ１３は、ＦＰＣ１４を介して取得した画像信号を処理して、表示基板１６の駆動回路２０に出力する。駆動回路２０が画像表示部１５を制御する。

エミッション制御ドライバ２３、走査ドライバ２１が、各副画素９９の有機発光素子９７（図３参照）の輝度を制御する。画像表示部１５は、この制御により、画像を表示する。

データ電圧用ドライバ２２から入力線Ｖｉｎｐｕｔに画像信号に応じた電圧が入力する。走査ドライバ２１が走査線を選択している場合、すなわちスイッチトランジスタ９６が導通状態である場合には、入力線Ｖｉｎｐｕｔから入力する電圧に応じた電圧がスイッチトランジスタ９６を介して駆動トランジスタ９８のゲート電極に加わる。

駆動トランジスタ９８のゲート電極とソース電極との間の電圧Ｖｇｓに応じて、駆動トランジスタ９８のソース電極とドレイン電極の間に出力電流ＩＭＤが流れる。有機発光素子９７のアノード電極とカソード電極との間に出力電流ＩＭＤと等しい駆動電流Ｉｏｌｅｄが流れる。有機発光素子９７は、駆動電流Ｉｏｌｅｄに応じた輝度で発光する。すなわち、有機発光素子９７は、画像信号に応じた輝度で発光する。

なお、図３に示す画素回路は一例である。画素回路は、さらに多数のＴＦＴおよび容量を組み合わせた構成であっても良い。たとえば、画素回路は有機発光素子９７のアノード電極と制御用の信号線との間に第２スイッチトランジスタを備えても良い。また、画素回路は駆動トランジスタ９８と高電源線ＥＬＶＤＤとの間に第３スイッチトランジスタを備えても良い。なお、第１容量９１および第２容量９２の作用については、実施の形態２を使用して説明する。

以上に説明した半導体部３１、ゲート３２、ソースドレイン３３、第１金属板３５１、第２金属板３５２、第１電極１８等の形状はいずれも例示であり、説明のために簡略化した模式図である。また、製造工程および各工程で使用する製造装置も例示である。

本実施の形態では、表示装置１０に第２基板１２側の面に光を放射するトップエミッション型のＯＬＥＤパネルを使用する表示装置１０を例として、構造、動作および製造方法を説明した。表示装置１０に、第１基板１１の側に光を放射するボトムエミッション型のＯＬＥＤのパネルを使用しても良い。

本実施の形態では、トランジスタ３７が酸化物ＴＦＴボトムゲート型のＴＦＴである場合を例として説明した。トランジスタ３７は、アモルファスシリコンまたはポリシリコン等を用いたＴＦＴであっても良い。また、トランジスタ３７はトップゲート型のＴＦＴであっても良い。

本実施の形態では、駆動トランジスタ９８がＮ型のトランジスタである場合を例として説明した。このようにする場合には、第１電極１８は有機発光素子９７のアノード電極である。第２電極１９は有機発光素子９７のカソード電極である。以上に説明したように、駆動トランジスタ９８は、Ｎ型のトランジスタであり、第１電極１８は、アノード電極であり、第２電極１９はカソード電極である。

［実施の形態２］
本実施の形態は、第２容量９２に接続する固定電位線ＶＦＩＸ（図３参照）を低電源線ＥＬＶＳＳと共通にする表示装置１０に関する。実施の形態１と共通する部分については説明を省略する。

図３５は、実施の形態２の１個の有機発光素子９７を発光させる回路を示す等価回路図である。図３５に示す回路は、副画素９９が備える画素回路の一部である。なお、図３５では、スイッチトランジスタ９６（図３参照）は省略する。

図３５に示す回路は、有機発光素子９７、第１容量９１、第２容量９２、および駆動トランジスタ９８を含む。図３５に示す回路には、高電源線ＥＬＶＤＤ、低電源線ＥＬＶＳＳおよび入力線Ｖｉｎｐｕｔが接続している。入力線Ｖｉｎｐｕｔは、データ電圧用ドライバ２２に接続している。入力線Ｖｉｎｐｕｔの電圧は、参照電圧Ｖｒｅｆと有機発光素子９７を発光させる際の発光輝度を示す電圧であるデータ電圧Ｖｄａｔａとの間を交互に変化する。

入力線Ｖｉｎｐｕｔは、駆動トランジスタ９８のゲート電極および第１容量９１の第１端子に接続している。高電源線ＥＬＶＤＤは、駆動トランジスタ９８のドレイン電極に接続している。低電源線ＥＬＶＳＳは、有機発光素子９７のカソード電極および第２容量９２の第１端子に接続している。低電源線ＥＬＶＳＳは、第１電圧の配線の一例である。駆動トランジスタ９８のソース電極は、第１容量９１の第２端子、第２容量９２の第２端子および有機発光素子９７のアノード電極に接続している。

有機発光素子９７は、入力線Ｖｉｎｐｕｔから入力する信号に基づいて発光する。

本実施の形態によると、固定電位線ＶＦＩＸと低電源線ＥＬＶＳＳとを共通にすることができるので、画素回路のレイアウトが容易な表示装置１０を提供することができる。

本実施の形態においては、第２容量９２は第１電極１８と第１絶縁層４３と第２金属板３５２とにより形成することができる。このようにする場合には、第２金属板３５２は低電源線ＥＬＶＳＳに接続する。したがって、第２金属板３５２は、有機発光素子９７のカソード電極に接続する。第２電極１９は、たとえば有機発光素子９７のカソード電極である。以上に説明したように、第２金属板３５２は、第２電極１９に接続されている。

図３６は、実施の形態２の入力電圧Ｖｉｎｐｕｔを示すタイムチャートである。図３６の横軸は時間である。図３６の縦軸は入力電圧Ｖｉｎｐｕｔの電圧である。閾値補償期間Ｔ１には、入力電圧Ｖｉｎｐｕｔは、参照電圧Ｖｒｅｆである。データ電圧書き込み期間Ｔ２には、入力電圧Ｖｉｎｐｕｔはデータ電圧Ｖｄａｔａである。データ電圧Ｖｄａｔａは有機発光素子９７の発光輝度を示す電圧である。

図３５および図３６を使用して、副画素９９の動作および式（１）の導出方法について説明する。

なお、以下の説明では、駆動トランジスタ９８のゲート電極と、第１容量９１の第１端子と、入力線Ｖｉｎｐｕｔとが接続する部位をＧ点と記載する。また、駆動トランジスタ９８のソース電極と、第１容量９１と第２容量９２の間と、有機発光素子９７のアノード電極とが接続する部位をＳ点と記載する。また、Ｓ点の電位をＶＳと、Ｇ点の電位をＶＧと記載する。

閾値補償期間Ｔ１について説明する。閾値補償期間Ｔ１においては、Ｖｉｎｐｕｔに参照電圧Ｖｒｅｆが入力する。駆動トランジスタ９８を介して高電源線ＥＬＶＤＤからＳ点に電流が流れる。Ｓ点の電位および電荷は、式（７）から式（９）を満たす状態で収束する。
ＶＧ＝Ｖｒｅｆ ……（７）
ＶＳ＝ＶＧ−Ｖｔｈ
＝Ｖｒｅｆ−Ｖｔｈ ……（８）
Ｑ１＝（ＶＳ−ＶＧ）×Ｃ１＋（ＶＳ−ＥＬＶＳＳ）×Ｃ２
＝−Ｖｔｈ×Ｃ１＋（Ｖｒｅｆ−Ｖｔｈ−ＥＬＶＳＳ）×Ｃ２ ……（９）
ＶＧは、Ｇ点の電位。
Ｖｒｅｆは、参照電圧。
ＶＳは、Ｓ点の電位。
Ｖｔｈは、駆動トランジスタ９８の閾値電圧。
Ｑ１は、収束時のＳ点の電荷。
Ｃ１は、第１容量９１の容量。
Ｃ２は、第２容量９２の容量。
ＥＬＶＳＳは、有機発光素子９７のカソード電極の電位。

データ電圧書き込み期間Ｔ２について説明する。データ電圧書き込み期間においては、Ｖｉｎｐｕｔにデータ電圧Ｖｄａｔａが入力する。すなわち、ＶＧ＝Ｖｄａｔａとなる。ＶＳは、直列接続した第１容量９１と第２容量９２とにより（Ｖｄａｔａ−ＥＬＶＳＳ）を分配した電位になる。

Ｓ点の電荷は、式（１０）を満たす状態になる。なお、前述の式と同一の記号は、同一の意味を表すので、説明を省略する。
Ｑ２＝（ＶＳ−ＶＧ）×Ｃ１＋（ＶＳ−ＥＬＶＳＳ）×Ｃ２
＝（ＶＳ−Ｖｄａｔａ）×Ｃ１＋（ＶＳ−ＥＬＶＳＳ）×Ｃ２ ……（１０）
Ｑ２は、データ電圧書き込み期間Ｔ２中のＳ点の電荷。
Ｖｄａｔａは、データ電圧書き込み期間Ｔ２に入力線Ｖｉｎｐｕｔから入力するデータ電圧。

電荷保存則により、閾値補償期間Ｔ１およびデータ電圧書き込み期間Ｔ２の間、Ｓ点の電荷は変化しない。すなわち、Ｑ１＝Ｑ２が成立する。式（９）および式（１０）より、式（１１）が成立する。
−Ｖｔｈ×Ｃ１＋（Ｖｒｅｆ−Ｖｔｈ−ＥＬＶＳＳ）×Ｃ２
＝（ＶＳ−Ｖｄａｔａ）×Ｃ１＋（ＶＳ−ＥＬＶＳＳ）×Ｃ２ ……（１１）

したがって、式（１２）および式（１３）が成立する。
ＶＳ＝Ｃ１／（Ｃ１＋Ｃ２）×Ｖｄａｔａ＋Ｃ２／（Ｃ１＋Ｃ２）×Ｖｒｅｆ−Ｖｔｈ
……（１２）ＶＧＳ＝ＶＧ−ＶＳ
＝Ｃ２／（Ｃ１＋Ｃ２）×（Ｖｄａｔａ−Ｖｒｅｆ）＋Ｖｔｈ ……（１３）
ＶＧＳは、Ｇ点とＳ点との間の電位差。すなわち駆動トランジスタ９８のＧＳ間電位。

発光期間Ｔ３について説明する。発光期間Ｔ３においては、第１容量９１が電荷を保持する働きにより、駆動トランジスタ９８のＧＳ間電位ＶＧＳは（１３）式で示す状態を保つ。ＶＧＳは、有機発光素子９７の輝度に応じた電位である。すなわち、第１容量９１は、少なくとも有機発光素子９７の輝度に応じた電荷を保持する。

駆動トランジスタ９８のソース電極とドレイン電極との間を流れる出力電流ＩＭＤが、そのまま有機発光素子９７に流れる。このとき、駆動トランジスタ９８は、飽和領域で動作する。ここで、出力電流ＩＭＤと有機発光素子９７の駆動電流Ｉｏｌｅｄは同一であるので、式（１４）が成立する。

以上により、前述の式（１）が成立する。

［実施の形態３］
本実施の形態は、第２容量９２に接続する固定電位線ＶＦＩＸ（図３参照）を高電源線ＥＬＶＤＤと共通にする表示装置１０に関する。実施の形態２と共通する部分については説明を省略する。

図３７は、実施の形態３の１個の有機発光素子９７を発光させる回路を示す等価回路図である。図３７に示す回路は、副画素９９が備える画素回路の一部である。

図３７に示す回路は、有機発光素子９７、第１容量９１、第２容量９２、および駆動トランジスタ９８を含む。図３７に示す回路には、高電源線ＥＬＶＤＤ、低電源線ＥＬＶＳＳおよび入力線Ｖｉｎｐｕｔが接続している。入力線Ｖｉｎｐｕｔは、データ電圧用ドライバ２２に接続している。入力線Ｖｉｎｐｕｔの電圧は、参照電圧Ｖｒｅｆと有機発光素子９７を発光させる際の発光輝度を示す電圧であるデータ電圧Ｖｄａｔａとの間を交互に変化する。

入力線Ｖｉｎｐｕｔは、駆動トランジスタ９８のゲート電極および第１容量９１の第１端子に接続している。高電源線ＥＬＶＤＤは、駆動トランジスタ９８のドレイン電極および第２容量９２の第１端子に接続している。低電源線ＥＬＶＳＳは、有機発光素子９７のカソード電極に接続している。低電源線ＥＬＶＳＳは、第１電圧の配線の一例である。駆動トランジスタ９８のソース電極は、第１容量９１の第２端子、第２容量９２の第２端子および有機発光素子９７のアノード電極に接続している。

有機発光素子９７は、入力線Ｖｉｎｐｕｔから入力する信号に基づいて発光する。

本実施の形態においても、第１電極１８と第１絶縁層４３と第２金属板３５２とにより第２容量９２を形成する。第２金属板３５２は高電源線ＥＬＶＤＤに接続する。高電源線ＥＬＶＤＤは、駆動トランジスタ９８のドレイン電極に接続している。以上に説明したように、第２金属板３５２は、駆動トランジスタ９８のドレイン電極に接続されている。

本実施の形態によると、固定電位線ＶＦＩＸと高電源線ＥＬＶＤＤとを共通にすることができるので、画素回路のレイアウトが容易な表示装置１０を提供することができる。

［実施の形態４］
本実施の形態は、Ｐ型のトランジスタを駆動トランジスタ９８に使用した表示装置１０に関する。実施の形態２と共通する部分については説明を省略する。

図３８は、実施の形態４の１個の有機発光素子９７を発光させる回路を示す等価回路図である。図３８に示す回路は、副画素９９が備える画素回路の一部である。

図３８に示す回路は、有機発光素子９７、第１容量９１、第２容量９２、および駆動トランジスタ９８を含む。図３５に示す回路には、高電源線ＥＬＶＤＤ、低電源線ＥＬＶＳＳおよび入力線Ｖｉｎｐｕｔが接続している。入力線Ｖｉｎｐｕｔは、データ電圧用ドライバ２２に接続している。入力線Ｖｉｎｐｕｔの電圧は、参照電圧Ｖｒｅｆと有機発光素子９７を発光させる際の発光輝度を示す電圧であるデータ電圧Ｖｄａｔａとの間を交互に変化する。

入力線Ｖｉｎｐｕｔは、駆動トランジスタ９８のゲート電極および第１容量９１の第１端子に接続している。高電源線ＥＬＶＤＤは、有機発光素子９７のアノード電極および第２容量９２の第１端子に接続している。低電源線ＥＬＶＳＳは、駆動トランジスタ９８のドレイン電極に接続している。駆動トランジスタ９８のソース電極は、第１容量９１の第２端子、第２容量９２の第２端子および有機発光素子９７のカソード電極に接続している。入力線Ｖｉｎｐｕｔから入力する信号に基づいて、有機発光素子９７が発光する。

本実施の形態によると、画素回路にＰ型半導体を使用した表示装置１０を提供することができる。

前述の通り、本実施の形態の駆動トランジスタ９８は、Ｐ型のトランジスタである。このようにする場合には、第１電極１８は有機発光素子９７のカソード電極である。第２電極１９は有機発光素子９７のアノード電極である。

［実施の形態５］
ある層（以下、層Ａと記す）において、へこみや隙間や穴がある場合、層Ａの上に他の層（以下、層Ｂと記す）が形成されると、このへこみや隙間や穴に沿って、層Ｂが形成される。

たとえば、第１金属板３５１と第２金属板３５２との間には隙間がある（図４、図２４等参照）。この隙間の部分の上にさらに層が形成されると、この隙間に沿って、この層が形成される場合がある。前記例の場合、この隙間の上に位置する、第１絶縁層４３や第１電極１８の一部分がへこむ場合がある。第１電極１８のへこみにより、第１電極１８の平坦性が失われる。この平坦性が失われた部分に、有機発光層４７が形成され、この部分が開口部４６１（発光領域とも呼ぶ）として利用されると、画質が低下する場合がある。そこで、本実施の形態では、かかるへこみの部分を非開口部４６２で覆う構成を説明する。なお、実施の形態１と共通する部分については説明を省略する。

図３９は、実施の形態５の表示装置１０の模式断面図である。図３９は１個の有機発光素子９７に相当する部分を拡大して示す。図３９では第２基板１２、空間２７および第２電極１９は図示を省略する。図３９において、第１金属板３５１と第２金属板３５２との間の隙間の部分の上層に位置する、第１絶縁層４３や第１電極１８の一部分がへこんでいる。

かかるへこみにより、第１電極１８の平坦性が失われる。平坦性が失われた部分を発光領域として利用すると、画質が低下する場合がある。そこで、本実施の形態では、かかるへこみの部分を発光領域として利用しない構成とする。
具体的には、第２絶縁層４６の開口部４６１は、第２金属板３５２の上側にのみ位置する。すなわち、第１金属板３５１の上側は、第２絶縁層４６の非開口部４６２の下側に位置する。第１金属板３５１は非開口部４６２の下側に位置する第２導電部６６で、ソースドレイン３３に接続している。ソースドレイン３３は、第１導電部６５を介してゲート３２に接続している。

したがって、第１金属板３５１は、第２導電部６６、ソースドレイン３３および第１導電部６５を介してゲート電極に接続している。以上に説明したように、第１金属板３５１は、非開口部４６２に覆われる部分でゲート電極に接続されている。

第２導電部６６および第３導電部６７は、金属板層３５の材料の内側に第１絶縁層４３の材料、第１電極１８の材料、第２絶縁層４６の材料が層状に重なっている。これは、前記したように、何らかのへこみ等がある場合、かかるへこみ等に沿って、上層が形成されるからである。

図４０は、実施の形態５の画素９０の模式平面図である。図４０は、図５と同一の範囲を示す。発光部１７は、副画素９９の上側に位置する。

図４１は、実施の形態５の第２絶縁層４６の模式平面図である。第２絶縁層４６は、開口部４６１と非開口部４６２とを備える。開口部４６１は長方形である。本実施の形態の開口部４６１は、実施の形態１の開口部４６１（図６参照）の上側の約半分の部分である。前述の通り、開口部４６１と発光部１７との位置および形状は一致する。

以上に説明したように、本実施の形態の表示装置１０は、開口部４６１の全領域が、第１の電極１８を挟んで第２の金属板３５２に対面する。

本実施の形態では、発光部１７は全体が第２金属板３５２の上側に位置する。すなわち、発光部１７の下側には第１金属板３５１と第２金属板３５２との隙間が位置しない。また、発光部１７の下側には第２導電部６６も位置しない。したがって、発光部１７の第１電極１８および有機発光層４７等の各層は平坦な状態を保つ。

以上に説明したように、表示装置１０は、有機発光素子９７の発光を外部に出射する開口部４６１と開口していない非開口部４６２とを含む平面状の第２絶縁層４６を有する。第２絶縁層４６は、第１金属板３５１および第２金属板３５２が配置された層と異なる層に配置されている。非開口部４６２は、第１金属板３５１と第２金属板３５２との間隔を覆う。

本実施の形態によると、１個の有機発光素子９７内の発光部１７の輝度が均一な表示装置１０を提供することができる。これにより、輝度むらを抑制した表示装置１０を提供することができる。

本実施の形態では発光部１７内の第１絶縁層４３が平坦であるので、第１電極１８と第２電極１９との間の短絡の発生を防止する効果も実現することができる。

本実施の形態の表示装置１０の製造の流れは、図１４を使用して説明した実施の形態１の表示装置１０の製造の流れと同一である。図４２から図４８は、実施の形態５の表示パネルの製造工程を示す説明図である。図１４および図４８から図３３を使用して、本実施の形態の表示装置１０に使用する表示パネルの製造方法の概略を説明する。

ステップＳ５０３までは、実施の形態１と同一であるので説明を省略する。

図４２の断面図に示すように、製造装置は、スパッタリング法およびフォトリソグラフィ法等により、所定の形状の金属板層３５を形成する（ステップＳ５０４）。金属板層３５は、第１金属板３５１と第２金属板３５２とを含む。前述の通り、金属板層３５は導体である。

本実施の形態では、前記したように、何らかのへこみ等があると、かかるへこみ等に沿って、層が形成される場合を例示している。したがって、第２穴６６１の内面に導体の層が形成される。導体の層は、金属板層３５とソースドレイン３３とを接続する第２導電部６６を形成する。第２導電部６６の中央部には穴が残る。

図４３の断面図に示すように、製造装置は、ＣＶＤ法等によって第１絶縁層４３を形成する（ステップＳ５０５）。

本実施の形態では、第２導電部６６の中央部の穴の内面に導体の層が形成される。第２導電部６６の中央部には、図４３に示した穴に比べて浅い穴が残る。また、第１金属板３５１と第２金属板３５２との間では、第１絶縁層４３には溝状のへこみができる。

図４４の断面図に示すように、製造装置は、ドライエッチング法等によって第１絶縁層４３の表面から右側の第２導電部６６の上まで貫通する第３穴６７１を作成する。第３穴６７１の内面には、金属板層３５の材料である導体が露出する。

図４５の断面図に示すように、製造装置は、スパッタリング法およびフォトリソグラフィ法等により、所定の形状の第１電極１８を形成する（ステップＳ５０６）。

本実施の形態では、第３穴６７１の中央部の穴の内面に導体の層が形成される。導体の層は、下側の第２導電部６６と接続して、第１電極１８とソースドレイン３３とを接続する第３導電部６７を形成する。

図４６の断面図に示すように、製造装置は、ＣＶＤ法およびドライエッチング法等により、所定の形状の第２絶縁層４６を形成する（ステップＳ５０７）。図４７は、図４６に示す段階の表示装置１０の模式平面図である。図４７は、図５と同じ部分を示す。前述の通り、第２絶縁層４６は開口部４６１と非開口部４６２とを備える。開口部４６１は、第１電極１８の上側約半分の中央部を覆う。非開口部４６２は、各副画素９９間の境界部、第１電極１８の下側約半分および第１電極１８の縁を覆う。

図４８の断面図に示すように、製造装置は、蒸着法等によって有機発光層４７を形成する（ステップＳ５０８）。有機発光層４７は、開口部４６１を覆う。

ステップＳ５０９以降は、実施の形態１で説明した製造の流れと同様であるので、説明を省略する。

以上説明したように、本実施の形態では、へこんだ部分の上には、上面がへこんだ状態の層が形成される場合を例示して説明した。本実施の形態によれば、このような場合であっても、画質の劣化を抑制できる。

［実施の形態６］
本実施の形態は、開口部４６１の全領域が第１金属板３５１に対面する表示装置１０に関する。実施の形態５と共通する部分については説明を省略する。

図４９は、実施の形態６の表示装置１０の模式断面図である。図４９は１個の有機発光素子９７に相当する部分を拡大して示す。図４９では第２基板１２、空間２７および第２電極１９は図示を省略する。

第２絶縁層４６の開口部４６１は、第１金属板３５１の上側にのみ位置する。すなわち、第２金属板３５２の上側は、第２絶縁層４６の非開口部４６２の下側に位置する。

図５０は、実施の形態６の画素９０の模式平面図である。図５０は、図５と同一の範囲を示す。発光部１７は、副画素９９の下側に位置する。

以上に説明したように、本実施の形態の表示装置１０は、開口部４６１の全領域が、第１の電極１８を挟んで第１の金属板３５１に対面する。

本実施の形態では、発光部１７は全体が第１金属板３５１の上側に位置する。すなわち、発光部１７の下側には第１金属板３５１と第２金属板３５２との隙間が位置しない。また、発光部１７の下側には第２導電部６６も位置しない。したがって、発光部１７の第１電極１８および有機発光層４７等の各層は平坦な状態を保つ。

本実施の形態によると、１個の有機発光素子９７内の発光部１７の輝度が均一な表示装置１０を提供することができる。これにより、輝度むらを抑制した表示装置１０を提供することができる。

本実施の形態では発光部１７内の第１絶縁層４３が平坦であるので、第１電極１８と第２電極１９との間の短絡の発生を防止する効果も実現することができる。

［実施の形態７］
本実施の形態は、開口部４６１が第１金属板３５１に対面する領域と第２金属板３５２に対面する領域とを有する表示装置１０に関する。実施の形態５と共通する部分については説明を省略する。

図５１は、実施の形態７の表示装置１０の模式断面図である。図５１は１個の有機発光素子９７に相当する部分を拡大して示す。図４９では第２基板１２、空間２７および第２電極１９は図示を省略する。

第２絶縁層４６の開口部４６１は、第１開口部４６１１および第２開口部４６１２を有する。第１開口部４６１１は、第１金属板３５１の上側にのみ位置する。第２開口部４６１２は、第２金属板３５２の上側にのみ位置する。有機発光層４７は、第１開口部４６１１と第２開口部４６１２の両方を覆っている。

図５２は、実施の形態７の画素９０の模式平面図である。図５２は、図５と同一の範囲を示す。１個の副画素９９は、第１発光部１７１と第２発光部１７２とを各１個有する。第１発光部１７１は、副画素９９の上側に位置する。第２発光部１７２は、副画素９９の下側に位置する。

第１開口部４６１１は、本実施の形態の開口部４６１の第１の領域の一例である。第２開口部４６１２は、本実施の形態の開口部４６１の第２の領域の一例である。第１開口部４６１１と第２開口部４６１２とは、互いに重ならない。

以上に説明したように、本実施の形態の開口部４６１は、互いに重ならない、第１の領域と第２の領域とを有する。本実施の形態の表示装置１０は、第１の領域が、第１の電極１８を挟んで第１の金属板３５１に対面し、第２の領域が、第１の電極１８を挟んで第２の金属板３５２に対面する。

本実施の形態では、発光部１７は全体が第１金属板３５１または第２金属板３５２の上側に位置する。すなわち、発光部１７の下側には第１金属板３５１と第２金属板３５２との隙間が位置しない。また、発光部１７の下側には第２導電部６６も位置しない。したがって、発光部１７の第１電極１８および有機発光層４７等の各層は平坦な状態を保つ。

また、実施の形態５および実施の形態６の発光部１７に比べて、本実施の形態の発光部１７の面積は副画素９９の面積に対して大きい割合を占める。したがって、発光輝度の高い副画素９９を実現することができる。

本実施の形態によると、１個の有機発光素子９７内の発光部１７の輝度が均一で、発光輝度の高い表示装置１０を提供することができる。これにより、明るくて輝度むらの少ない画像を表示する表示装置１０を提供することができる。

本実施の形態では発光部１７内の第１絶縁層４３が平坦であるので、第１電極１８と第２電極１９との間の短絡の発生を防止する効果も実現することができる。

［実施の形態８］
本実施の形態は、第２導電部６６を第１電極１８の外側に配置した表示装置１０に関する。実施の形態１と共通する部分については、説明を省略する。図５３は、実施の形態８の表示装置１０の模式断面図である。図５４は、実施の形態８の比較例の表示装置１０の模式断面図である。図５３および図５４は、１個の有機発光素子９７の金属板層３５付近を拡大して示す図である。

図５４に示す比較例においては、第１電極１８が第２導電部６６の上側に延びている。比較例の第２導電部６６の内部では、金属板層３５と第１電極１８との間の距離、すなわち第１絶縁層４３の厚さｔが、本来の第１絶縁層４３の厚さＴよりも薄くなっている。

一方、本実施の形態においては、図５３に示すように第２導電部６６は第１電極１８の外側に設けられている。すなわち、第１電極１８は、第２導電部６６の上側を覆っていない。このようにすることにより、金属板層３５と第１電極１８との間が短絡することを防止できる。

ここで、第２導電部６６は金属板層３５とソースドレイン３３（図４参照）とを接続する。図５３の左側に示す第２導電部６６は、たとえばソースドレイン３３の一部であるソース電極に接続している。

以上に説明したように、第１金属板３５１は、第１電極１８に覆われていない部分でソース電極に接続されている。

［実施の形態９］
本実施の形態は、５つのトランジスタを使用し、第２容量９２に接続する固定電位線ＶＦＩＸ（図３参照）を低電源線ＥＬＶＳＳと共通にする表示装置１０に関する。実施の形態１と共通する部分については説明を省略する。

図５５は、実施の形態９の１個の有機発光素子を発光させる回路を示す等価回路図である。図５５に示す回路は、副画素９９が備える画素回路の一部である。

図５５に示す回路は、有機発光素子９７、第１容量９１、第２容量９２、スイッチトランジスタ９６ａ，９６ｂ，９６ｃ，９６ｄおよび駆動トランジスタ９８を含む。図５５に示す回路には、高電源線ＥＬＶＤＤ、低電源線ＥＬＶＳＳ、入力線Ｖｉｎｐｕｔ、初期化電源線Ｖｉｎｉおよび設定電源線Ｖ１が接続している。なお、本実施の形態の駆動トランジスタ９８ａおよびスイッチトランジスタ９６ａ，９６ｂ，９６ｃ，９６ｄはＮ型のＴＦＴである。

初期化電源線Ｖｉｎｉは、スイッチトランジスタ９６ａのドレイン電極に接続している。スイッチ線Ｓ１１は、スイッチトランジスタ９６ａのゲート電極に接続している。Ｖｉｎｉの電圧（第２電圧の一例）は、有機発光素子９７の発光閾値に対応する電圧Ｖｔｈ−ｏｌｅｄ（有機発光素子９７の閾値電圧）と、ＥＬＶＳＳとの和よりも低い電圧（即ち、Ｖｉｎｉ−ＥＬＶＳＳ＜Ｖｔｈ−ｏｌｅｄ）である。これにより、初期化期間において、無用な有機発光素子９７の発光を防止できる。

入力線Ｖｉｎｐｕｔは、データ電圧用ドライバ２２に接続している。入力線Ｖｉｎｐｕｔは、スイッチトランジスタ９６ｂのドレイン電極に接続している。スイッチ線Ｓ１２は、スイッチトランジスタ９６ｂのゲート電極に接続している。入力線Ｖｉｎｐｕｔの電圧は、第３電圧の一例である参照電圧Ｖｒｅｆと有機発光素子９７を発光させる際の発光輝度を示す電圧であるデータ電圧Ｖｄａｔａとの間を交互に変化する。ここで、Ｖｒｅｆは、Ｖｔｈ（駆動トランジスタ９８の閾値電圧）及びＶｉｎｉの値の和よりも大きい値の電圧（即ち、Ｖｒｅｆ＞Ｖｔｈ＋Ｖｉｎｉ）である。これにより、駆動トランジスタ９８をオン状態として、Ｖｔｈ補償期間Ｔ１に進めるからである。

高電源線ＥＬＶＤＤは、スイッチトランジスタ９６ｄのドレイン電極に接続している。スイッチトランジスタ９６ｄのゲート電極はスイッチ線ＥＭに接続されている。スイッチ線ＥＭは、エミッション制御ドライバ２３に接続されている。スイッチ線ＥＭを介して、エミッション制御ドライバ２３から、スイッチトランジスタ９６ｄのゲート電極に信号が入力される。この信号により、有機発光素子９７の発光時間が制御される。駆動トランジスタ９８のドレイン電極は、スイッチトランジスタ９６ｃのソース電極、スイッチトランジスタ９６ｄのソース電極に接続されている。

設定電源線Ｖ１は、スイッチトランジスタ９６ｃのドレイン電極に接続されている。スイッチトランジスタ９６ｃのゲート電極は、スイッチ線Ｓ３に接続されている。Ｖ１の電圧（第４電圧の一例）は、ＶｒｅｆからＶｔｈ（駆動トランジスタ９８の閾値電圧）を減算した電圧以上の電圧（即ちＶ１≧Ｖｒｅｆ−Ｖｔｈ）である。

低電源線ＥＬＶＳＳは、有機発光素子９７のカソード電極及び第２容量９２の第１端子に接続している。

スイッチトランジスタ９６ｂのソース電極は、第１容量９１の第１端子および駆動トランジスタ９８のゲート電極に接続している。第１容量９１の第１端子は、駆動トランジスタ９８のゲート電極に接続している。駆動トランジスタ９８のソース電極は、第１容量９１の第２端子、第２容量９２の第２端子、スイッチングトランジスタ９６ａのソース電極および有機発光素子９７のアノード電極に接続している。

有機発光素子９７は、スイッチ線Ｓ１，Ｓ２，Ｓ３，ＥＭ、入力線Ｖｉｎｐｕｔから入力する信号に基づいて発光する。

スイッチトランジスタ９６ａ，９６ｂ，９６ｃ，９６ｄおよび駆動トランジスタ９８の動作の詳細について説明する。ここで、以下の説明では、駆動トランジスタ９８のゲート電極と、第１容量９１の第１端子と、スイッチトランジスタ９６ｂのソース電極とが接続する部位をＧ点と記載する。また、駆動トランジスタ９８のソース電極と、第１容量９１と第２容量９２の間と、有機発光素子９７のアノード電極と、スイッチトランジスタ９６ａのソース電極とが接続する部位をＳ点と記載する。更に、駆動トランジスタ９８のドレイン電極と、スイッチトランジスタ９６ｃのソース電極と、スイッチトランジスタ９６ｄのソース電極とが接続する部位をＤ点と記載する。Ｓ点の電位をＶＳと、Ｇ点の電位をＶＧと、Ｄ点の電位をＶＤと記載する。

図５６は、実施の形態９の回路の駆動に係るタイムチャートである。図５７は、実施の形態９の回路におけるＶＤ及びＶＳの変化を示すグラフである。本実施の形態においては、有機発光素子９７の発光の動作において、初期化期間Ｔ０、閾値電圧Ｖｔｈ補償期間Ｔ１、データ書き込み期間Ｔ２及び発光期間Ｔ３が順に経過する。

図５６に示すように、初期化期間Ｔ０においては、スイッチ線Ｓ１１、Ｓ１２に入力する信号がハイレベルであり、スイッチ線Ｓ１３、ＥＭに入力する信号はローレベルであり、Ｖｉｎｐｕｔ電圧はＶｒｅｆである。初期化期間Ｔ０において、スイッチトランジスタ９６ａ，９６ｂはオンとなり、スイッチトランジスタ９６ｃ，９６ｄ、駆動トランジスタ９８はオフとなる。このとき、ＶＧ＝Ｖｒｅｆである。また、図５７に示すように、ＶＳ＝Ｖｉｎｉであり、ＶＤ＝ＶＳである。また、上記のように、Ｖｉｎｉ−ＥＬＶＳＳ＜Ｖｔｈ−ｏｌｅｄであるため、有機発光素子９７の漏れ発光が防止される。初期化期間Ｔ０において、駆動トランジスタ９８のゲート電極及びソース電極の電位が初期化される。

Ｖｔｈ補償期間Ｔ１においては、スイッチ線Ｓ１２、Ｓ１３に入力する信号がハイレベルであり、スイッチ線Ｓ１１、ＥＭに入力する信号はローレベルであり、Ｖｉｎｐｕｔ電圧はＶｒｅｆである。Ｖｔｈ補償期間Ｔ１において、スイッチトランジスタ９６ｂ，９６ｃ及び駆動トランジスタ９８はオンとなり、スイッチトランジスタ９６ａ，９６ｄはオフとなる。駆動トランジスタ９８がオンとなり導通することにより、Ｓ点の電位が上昇し、Ｇ点及びＳ点の電位差が閾値Ｖｔｈで収束する。したがって、ＶＧ＝Ｖｒｅｆであり、図５７に示すように、ＶＳ＝Ｖｒｅｆ−Ｖｔｈである。また、ＶＤ＝Ｖ１である。

データ書き込み期間Ｔ２においては、スイッチ線Ｓ１２に入力する信号がハイレベルであり、スイッチ線Ｓ１１、Ｓ１３及びＥＭに入力する信号はローレベルであり、Ｖｉｎｐｕｔ電圧はＶｄａｔａである。データ書き込み期間Ｔ２において、スイッチトランジスタ９６ｂはオンとなり、スイッチトランジスタ９６ａ，９６ｃ，９６ｄ及び駆動トランジスタ９８はオフとなる。これにより、データ電圧Ｖｄａｔａが直列の第１容量９１及び第２容量９２の分圧によって駆動トランジスタ９８のゲート電極及びソース電極間に書き込まれる。したがって、ＶＳ＝Ｃ１／（Ｃ１＋Ｃ２）×Ｖｄａｔａ＋Ｃ２／（Ｃ１＋Ｃ２）×Ｖｒｅｆ−Ｖｔｈ（式（１２））であり、ＶＧ＝Ｖｄａｔａである。また、ＶＤ＝Ｖ１である。ここで、ＶＳは、実施の形態２と同様にＴ１、Ｔ２期間中のＳ点における電荷保存則による計算により求められるため、その計算手順の記載については省略する。

発光期間Ｔ３においては、スイッチ線ＥＭに入力する信号がハイレベルであり、スイッチ線Ｓ１１、Ｓ１２及びＳ１３に入力する信号はローレベルであり、Ｖｉｎｐｕｔ電圧はＶｒｅｆである。発光期間Ｔ３において、スイッチトランジスタ９６ｄ及び駆動トランジスタ９８はオンとなり、スイッチトランジスタ９６ａ，９６ｂ，９６ｃはオフとなる。スイッチトランジスタ９６ｄ及び駆動トランジスタ９８が導通することにより、有機発光素子９７に電流Ｉｏｌｅｄが流れる。ここで、ＶＤ＝ＥＬＶＤＤである。また、Ｉｏｌｅｄは、実施の形態２と同様であるため、その詳細な説明を省略する。

ここで、通常、Ｖｔｈ補償期間は、ゲート−ソース間電圧が閾値近辺（Ｖｔｈ＋１〜２Ｖ）であり、同時にドレイン−ソース間電圧が高くなった場合、キンク効果が発生しやすくなる。一方、チャンネル長を長くすることによりドレイン−ソース間の電界を弱めてキンク効果を抑制することは可能であるが、この場合、高精細化においては不利になる。

本実施の形態においては、初期化期間Ｔ０及びＶｔｈ補償期間Ｔ１は、駆動トランジスタ９８のドレイン側の電圧ＶＤを設定電源線Ｖ１の電圧によって自由に設定することができる（ただし、Ｖ１≧Ｖｒｅｆ−Ｖｔｈ）。したがって、ドレイン−ソース間電圧（Ｖ１−Ｖｉｎｉ）を下げることにより駆動トランジスタ９８へのバイアスストレスを緩和できる。これにより、キンク効果を抑制することができ、駆動トランジスタ９８の閾値Ｖｔｈの変動を抑制できる。

更に、本実施の形態においては、ドレイン−ソース間電圧を下げることによりキンク効果を抑制しているため、チャンネル長を短くすることができ、高精細化において有利となる。

なお、初期化期間において、スイッチ線Ｓ３に入力する信号をハイレベルとしてもよい。即ち、初期化期間において、スイッチトランジスタ９６ｃを導通状態にしてもよい。初期化期間にスイッチトランジスタ９６ｃが導通状態になると、設定電源線Ｖ１からの電流が、スイッチトランジスタ９６ｃ，９６ｄ、駆動トランジスタ９８を経由して、初期化電源線Ｖｉｎｉに流れる。なお、電源線Ｖｉｎｉの電圧は、有機発光素子９７の発光閾値に対応する電圧Ｖｔｈと、低電源ＥＬＶＳＳの電圧との和よりも低い（即ち、Ｖｉｎｉ＜Ｖｔｈ＋ＥＬＶＳＳ）ので、電流は有機発光素子９７には流れず、有機発光素子９７は発光しない。

以上の実施の形態１〜９における説明では、発光素子の一例として、有機発光層を有する有機発光素子９７を例示した。しかし、発光素子としては、例えば、無機発光層を有する無機発光素子でもよい。無機発光素子は、例えば、いわゆる量子ドット型の発光素子である。量子ドット型の発光素子は、第１電極と、第２電極との間に配置され、半導体微結晶からなる材料である量子ドットとを有する。量子ドットは、有機発光素子と同様に、第１電極と第２電極との間に流れる電流により発光する。

各実施例で記載されている技術的特徴（構成要件）はお互いに組み合わせ可能であり、組み合わせすることにより、新しい技術的特徴を形成することができる。
今回開示された実施の形態はすべての点で例示であって、制限的なものでは無いと考えられるべきである。本発明の範囲は、上記した意味では無く、特許請求の範囲によって示され、特許請求の範囲と均等の意味および範囲内でのすべての変更が含まれることが意図される。

１０ 表示装置
１１ 第１基板
１２ 第２基板
１３ ドライバＩＣ
１４ ＦＰＣ
１５ 画像表示部
１６ 表示基板
１７ 発光部
１７１ 第１発光部
１７２ 第２発光部
１８ 第１電極（第１の電極）
１９ 第２電極
２０ 駆動回路
２１ 走査ドライバ
２２ データ電圧用ドライバ
２３ エミッション制御ドライバ
２４ 保護回路
２５ 封止部
２７ 空間
３１ 半導体部
３２ ゲート
３３ ソースドレイン
３４ エッチングストップ部
３５ 金属板層
３５１ 第１金属板（第１の金属板）
３５２ 第２金属板（第２の金属板）
３７ トランジスタ
３７１ 第１トランジスタ
３７２ 第２トランジスタ
４２ 第３絶縁層
４３ 第１絶縁層
４５ 平坦化層
４６ 第２絶縁層
４６１ 開口部
４６１１ 第１開口部
４６１２ 第２開口部
４６２ 非開口部
４７ 有機発光層
６１ 第１積層体
６２ 第２積層体
６５ 第１導電部
６５１ 第１穴
６６ 第２導電部
６６１ 第２穴
６７ 第３導電部
６７１ 第３穴
７１ 載置台
７２ 基板（マザー基板）
７３ 基板固定部（基板押さえ）
７４ 絶縁膜
７５ 単位絶縁膜
７５１ 第１領域
７５２ 第２領域
７６ 単位絶縁膜
９０ 画素
９１ 第１容量
９２ 第２容量
９６、９６ａ、９６ｂ、９６ｃ、９６ｄ スイッチトランジスタ
９７ 有機発光素子
９８ 駆動トランジスタ
９９ 副画素

Claims (20)

1. 第１電極と発光層と第２電極とが積層された発光素子と、
   前記第１電極と接続されたソース電極を有する、前記発光素子に供給する電流を制御する駆動トランジスタを備え、前記発光素子の下側に配置された画素回路と、
   前記第１電極を挟んで前記発光層と対面して配置された第１金属板および第２金属板と、
   前記第１金属板および前記第２金属板と、前記第１電極との間に配置された第１絶縁層とを有し、
   前記第１金属板は、前記駆動トランジスタのゲート電極に接続され、
   前記第２金属板は、第１電圧の配線に接続され、
   前記第１金属板および前記第２金属板が同一面に配置された表示装置。
2. 前記第１電極と前記第１絶縁層と前記第１金属板とにより第１容量が形成され、
   前記第１電極と前記第１絶縁層と前記第２金属板とにより第２容量が形成され、
   前記第１容量と前記第２容量とは直列に接続され、前記第１容量と前記第２容量との接続点は、前記ソース電極に接続されている
   請求項１に記載の表示装置。
3. 前記第１容量は、少なくとも前記発光素子の輝度に応じた電荷を保持する
   請求項１または請求項２に記載の表示装置。
4. 前記駆動トランジスタは、Ｎ型のトランジスタであり、
   前記第１電極は、アノード電極であり、
   前記第２電極は、カソード電極である
   請求項１から請求項３のいずれか一つに記載の表示装置。
5. 前記駆動トランジスタは、Ｐ型のトランジスタであり、
   前記第１電極は、カソード電極であり、
   前記第２電極は、アノード電極である
   請求項１から請求項３のいずれか一つに記載の表示装置。
6. 前記第１電極は、平面状であり、
   前記第１金属板と前記第１電極との間および前記第２金属板と前記第１電極との間に同一の前記第１絶縁層を有する
   請求項１から請求項５のいずれか一つに記載の表示装置。
7. 前記第１金属板と前記第１電極との間の距離と、前記第２金属板と前記第１電極との間の距離とが等しい
   請求項１から請求項６のいずれか一つに記載の表示装置。
8. 発光素子の発光を外部に出射する開口部と開口していない非開口部とを含む平面状の第２絶縁層を有し、
   前記第２絶縁層は、前記第１金属板および前記第２金属板が配置された層と異なる層に配置され、
   前記非開口部は、前記第１金属板と前記第２金属板との間隔を覆う
   請求項１に記載の表示装置。
9. 前記第１金属板は、前記非開口部に覆われる部分で前記ゲート電極に接続されている請求項８に記載の表示装置。
10. 前記第１金属板は、前記第１電極に覆われていない部分で前記ソース電極に接続されている請求項１から請求項９のいずれか一つに記載の表示装置。
11. 前記第１電極は、前記非開口部に覆われる部分で前記ソース電極に接続されている請求項８または請求項９の表示装置。
12. 前記開口部の全領域が、前記第１の電極を挟んで前記第１の金属板に対面する請求項８から請求項１１のいずれか一つに記載の表示装置。
13. 前記開口部の全領域が、前記第１の電極を挟んで前記第２の金属板に対面する請求項８から請求項１１のいずれか一つに記載の表示装置。
14. 前記開口部は、互いに重ならない、第１の領域と第２の領域とを有し、
    前記第１の領域が、前記第１の電極を挟んで前記第１の金属板に対面し、
    前記第２の領域が、前記第１の電極を挟んで前記第２の金属板に対面する請求項８から請求項１１のいずれか一つに記載の表示装置。
15. 前記第２金属板は、前記第２電極に接続されている請求項１から請求項１４のいずれか一つに記載の表示装置。
16. 前記第２金属板は、前記ドレイン電極に接続されている請求項１から請求項１４のいずれか一つに記載の表示装置。
17. 前記画素回路は、前記第１電極に、前記発光素子の発光閾値に対応する電圧と前記第１電圧との和よりも低い第２電圧を印加し、前記ゲート電極に、前記駆動トランジスタの閾値電圧と前記第２電圧との和以上の第３電圧を印加する請求項２に記載の表示装置。
18. 前記画素回路は、前記駆動トランジスタを導通し、前記第３電圧から前記閾値電圧を減算した電圧以上の第４電圧を前記駆動トランジスタのドレイン電極に印加する請求項１７に記載の表示装置。
19. 前記画素回路は、前記ドレイン電極への前記第４電圧の印加を停止すると共に、前記発光素子の発光輝度に対応する電圧を前記ゲート電極に印加する請求項１８に記載の表示装置。
20. ソース電極、ドレイン電極およびゲート電極を有するトランジスタを、基板の一面に配置し、
    前記トランジスタの上側に前記トランジスタを覆う第３絶縁層を配置し、
    前記第３絶縁層を貫通する第１導電部を介して前記ゲート電極に接続された第１金属板および前記第１金属板と絶縁された第２金属板を、前記第３絶縁層の上側の同一の層に配置し、
    前記第１金属板および前記第２金属板の層の上側に第１絶縁層を配置し、
    前記第１絶縁層および前記第３絶縁層を貫通する第２導電部を介して前記ソース電極に接続された第１電極を前記第１絶縁層の上側に配置し、
    前記第１電極の上側に発光層を配置し、
    前記発光層の上側に第２電極を配置する
    表示装置の製造方法。

Images