TWI553872B - 半導體裝置及其製造方法 - Google Patents

半導體裝置及其製造方法 Download PDF

Info

Publication number
TWI553872B
TWI553872B TW104123763A TW104123763A TWI553872B TW I553872 B TWI553872 B TW I553872B TW 104123763 A TW104123763 A TW 104123763A TW 104123763 A TW104123763 A TW 104123763A TW I553872 B TWI553872 B TW I553872B
Authority
TW
Taiwan
Prior art keywords
oxide semiconductor
insulating layer
semiconductor layer
transistor
equal
Prior art date
Application number
TW104123763A
Other languages
English (en)
Other versions
TW201539766A (zh
Inventor
山崎舜平
鄉戶宏充
河江大輔
Original Assignee
半導體能源研究所股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 半導體能源研究所股份有限公司 filed Critical 半導體能源研究所股份有限公司
Publication of TW201539766A publication Critical patent/TW201539766A/zh
Application granted granted Critical
Publication of TWI553872B publication Critical patent/TWI553872B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1025—Channel region of field-effect devices
    • H01L29/1029—Channel region of field-effect devices of field-effect transistors
    • H01L29/1033—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42384—Gate electrodes for field effect devices for field-effect transistors with insulated gate for thin film field effect transistors, e.g. characterised by the thickness or the shape of the insulator or the dimensions, the shape or the lay-out of the conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/45—Ohmic electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/4908—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET for thin film semiconductor, e.g. gate of TFT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78696—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the structure of the channel, e.g. multichannel, transverse or longitudinal shape, length or width, doping structure, or the overlap or alignment between the channel and the gate, the source or the drain, or the contacting structure of the channel

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Thin Film Transistor (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Semiconductor Memories (AREA)
  • Non-Volatile Memory (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Description

半導體裝置及其製造方法
本發明技術領域關係於半導體裝置及用以製造該半導體裝置的方法。應注意的是，於此所稱之半導體裝置表示一般元件或裝置，其動作係利用半導體特性者。
有各種類型之金屬氧化物可以用於各種應用中。氧化銦係為已知材料並可以使用作為液晶顯示裝置及類似物所需之作為透明電極的材料。
一些金屬氧化具有半導體特徵。此等金屬氧化物的例子包含氧化鎢、氧化錫、氧化銦、氧化鋅及類似物。其中使用此金屬氧化物形成有通道形成區的薄膜電晶體係為已知的(例如，見專利文獻1至4，非專利文獻1及類似物)。
不只單一成份氧化物，多成份氧化物也已知作為金屬氧化物。例如，具有同質系列之InGaO3(ZnO)m(m為自然數)係為已知多成份氧化物半導體，包含In、Ga及Zn(例如，見非專利文獻2至4及類似物)。
另外，確認出此In-Ga-Zn為主氧化物的氧化物半導體也可以用於薄膜電晶體的通道形成區(例如，見專利文獻5，非專利文獻5及6及類似物)。
[參考] [專利文獻]
[專利文獻1]日本公開專利申請號S60-198861
[專利文獻2]日本公開專利申請號H8-264794
[專利文獻3]PCT國際申請號H11-505377的日譯
[專利文獻4]日本公開專利申請號2000-150900
[專利文獻5]日本公開專利申請號2004-103957
[非專利文獻]
[非專利文獻1]M. W. Prins, K. O. Grosse-Holz, G. Muller, J. F. M. Cillessen, J. B. Giesbers, R. P. Weening, and R. M. Wolf, "A ferroelectric transparent thin-film transistor〞, Appl. Phys. Lett., 17 June, 1996, Vol. 68, pp. 3650-3652
[非專利文獻2]M. Nakamura, N. Kimizuka, and T. Mohri, 〞The Phase Relations in the In2O3-Ga2ZnO4-ZnO System at 1350℃〞, J. Solid State Chem., 1991, Vol. 93, pp. 298-315
[非專利文獻3]N. Kimizuka, M. Isobe, and M. Nakamura, 〞Syntheses and Single-Crystal Data of Homologous Compounds, In2O3(ZnO) m (m = 3, 4, and 5), InGaO3(ZnO)3, and Ga2O3(ZnO) m (m = 7, 8, 9, and 16) in the In2O3-ZnGa2O4-ZnO System〞, J. Solid State Chem., 1995, Vol. 116, pp. 170-178
[非專利文獻4]M. Nakamura, N. Kimizuka, T. Mohri, and M. Isobe, "Syntheses and crystal structures of new homologous compounds, indium iron zinc oxides (InFeO3(ZnO) m ) (m: natural number) and related compounds", KOTAI BUTSURI (SOLID STATE PHYSICS), 1993, Vol. 28, No. 5, pp. 317-327
[非專利文獻5]K. Nomura, H. Ohta, K. Ueda, T. Kamiya, M. Hirano, and H. Hosono, 〞Thin-film transistor fabricated in single-crystalline transparent oxide semiconductor〞, SCIENCE, 2003, Vol. 300, pp. 1269-1272
[非專利文獻6]K. Nomura, H. Ohta, A. Takagi, T. Kamiya, M. Hirano, and H. Hosono, 〞Room-temperature fabrication of transparent flexible thin-film transistors using amorphous oxide semiconductors〞, NATURE, 2004, Vol. 432, pp. 488-492
為了完成電晶體的高速操作、低功率消耗、成本降低等，有必要縮小化一電晶體。
當電晶體被縮小時，短通道效應變成一主要問題。於此，短通道效應表示隨著電晶體的縮小化(在通道長度(L))變成明顯時的電氣特性的劣化。短通道效應由於在汲極或在源極之電場效應所造成。短通道效應的特定例子為在臨限電壓的降低、在次臨限擺動(S值)的增加、洩漏電流的增加及類似物。
氧化物半導體具有低載體密度，及例如臨限電壓的降低之短通道效應也似乎被造成。因此，當電晶體包含例如矽的材料時，可能造成未發生的問題。
針對於此，本案揭示發明的一實施例之目的為提供一種半導體裝置，其維持有利之特徵，完成縮小化並包含氧化物半導體。
例如，所揭示發明之一實施例為一半導體裝置，其包含氧化物半導體層；源極電極及汲極電極，電連接至該氧化物半導體層；閘極絕緣層，覆蓋該氧化物半導體層、源極電極及汲極電極；及閘極電極在該閘極絕緣層之上。氧化物半導體層的厚度為大於或等於1nm及小於或等於10nm。當用於閘極絕緣層的材料之相對電容率為ε r及閘極絕緣層的厚度為d時，閘極絕緣層滿足關係ε r/d大於或等於0.08(nm-1)及小於或等於7.9(nm-1)。於源極電極與汲極電極間之距離係大於或等於10nm及低於或等於1μm。
在上述結構中，源極電極與汲極電極各個較佳具有一氧化物區，其係藉由氧化源極電極與汲極電極的側表面加以形成。在上述結構中，較佳地，該源極電極與汲極電極的氧化物區係藉由具有大於或等於300MHz及小於或等於300GHz的高頻功率及氧與氬的混合氣體的電漿處理加以形成。
在上述結構中，氧化物半導體層較佳為電漿處理所供給以氧。
在上述結構中，較佳地，具有實質與源極電極與汲極電極相同平面形狀的絕緣層係被形成在源極電極與汲極電極之上。於此，用語“實質相同”並不必然表示以嚴格方式之準確相同。例如，此一藉由單一蝕刻製程所作出之差為可接受的。
在上述結構中，關斷電流密度較佳100zA/μm或更少。於此，用語“關斷電流密度”表示以一方式取得之值，該方式係使得關斷電流為電晶體的通道寬度所分割。
在上述結構中，半導體裝置較佳形成在一表面上，其具有1nm或更少之算術平均偏差。
所揭示之發明的另一實施例為製造半導體裝置的方法，其包含步驟有：在基材上形成氧化物半導體層；形成源極電極與汲極電極電連接至該氧化物半導體；在氧化該源極電極與汲極電極的側表面後，形成一閘極絕緣層，覆蓋該氧化物半導體層、源極電極、及汲極電極；及在閘極絕緣層之上，形成閘極電極。
在上述結構中，較佳地，源極電極與汲極電極的側表面可以為具有以大於或等於300MHz及小於或等於300GHz的高頻功率的電漿處理加以氧化。
在上述結構中，氧化物半導體較佳為電漿處理所供給有氧。在上述結構中，用以降低在氧化物半導體層中之氫的程序較佳係在電漿處理前被執行。
在上述結構中，較佳地，氧化物半導體層的厚度大於或等於1nm及小於或等於10nm，當用於閘極絕緣層的材 料之相對電容率為ε r及閘極絕緣層的厚度為d時，閘極絕緣層滿足關係ε r/d大於或等於0.08(nm-1)及小於或等於7.9(nm-1)，及在源極電極與汲極電極間之距離為大於或等於10nm及小於或等於1μm。
在上述結構中，較佳地，絕緣層具有與源極電極及汲極電極實質相同的平面形狀，並被形成在源極電極與汲極電極之上。
在上述結構中，其表面具有1nm或更少之算術平均偏差的基材係較佳被使用作為半導體裝置的基材。
注意，在此說明書中及類似物，例如“之上”或“之下”的用語並不必然表示一元件被直接放在另一元件“上”或“下”。例如，用語“閘極電極在閘極絕緣層之上”並不排除一元件被放置在該閘極絕緣層與閘極電極層之間。再者，例如“之上”及“之下”的用語只用於方便描述除非特別指明，並可能包含當元件的位置為反轉。
另外，在此說明書中及類似物，例如“電極”或“配線”的用語並不限一元件的功能。例如，一“電極”可以被使用作為“配線”的一部份，“配線”可以被使用作為“電極”的一部份。再者，用語“電極”或“配線”可以包含當多數“電極”或“配線”被形成為積集方式時。
當電極的相反極性被使用或當例如電路操作時電流的流動方向改變時，“源極”及“汲極”的功能有時被彼此交換。因此，用語“源極”及“汲極”可以分別在此說明書中表示汲極與源極。
注意在此說明書等之中，用語“電連接”包含當元件透過“具有任何電功能的物體”連接。對於“具有任何電功能的物體”並沒有特定限制，只要電信號可以透過該物體在連接的元件間被傳送及接收即可。
“具有任何電功能的物體”的例子為開關單元，例如電晶體、電阻、電感、電容，及具有各種功能的元件及電極與配線。
依據所揭示發明之一實施例，氧化物半導體層與閘極絕緣層的厚度、及源極電極與汲極電極間之距離及類似係在其個別預定範圍內，藉以可以提供維持有利特徵及完成縮小化的半導體裝置。
當氧被供給氧化物半導體層及源極電極與汲極電極的側表面被氧化時，有可能防止閘極電極與源極或汲極電極間之短路，這可能造成閘極絕緣層的厚度降低或具有缺陷覆蓋。
當絕緣層設在源極電極與汲極電極之上時，形成於閘極電極與源極電極間以及形成在閘極電極與汲極電極間之電容被降低，藉以可以以更高速操作該半導體裝置。
以此方式，依據所揭示發明之一實施例，可以提供具有維持有利特徵完成縮小化的半導體裝置。
110‧‧‧電晶體
112‧‧‧電晶體
114‧‧‧電晶體
120‧‧‧記憶體格陣列
130‧‧‧記憶體格
131‧‧‧電晶體
132‧‧‧電容
140‧‧‧記憶體格陣列
150‧‧‧記憶體格
151‧‧‧電晶體
152‧‧‧電晶體
153‧‧‧電晶體
154‧‧‧電晶體
155‧‧‧電晶體
156‧‧‧電晶體
160‧‧‧電晶體
162‧‧‧電晶體
164‧‧‧電容
190‧‧‧記憶體格
200‧‧‧基材
202‧‧‧絕緣層
206‧‧‧氧化物半導體層
206a‧‧‧氧化物半導體層
208a‧‧‧源極或汲極電極
208b‧‧‧源極或汲極電極
212‧‧‧閘極絕緣層
214‧‧‧閘極電極
216‧‧‧層間絕緣層
218‧‧‧層間絕緣層
250‧‧‧電晶體
300‧‧‧基材
302‧‧‧絕緣層
304‧‧‧氧化物半導體層
304a‧‧‧氧化物半導體層
305‧‧‧氧化物半導體層
306‧‧‧氧化物半導體層
306a‧‧‧氧化物半導體層
308a‧‧‧源極或汲極電極
308b‧‧‧源極或汲極電極
312‧‧‧閘極絕緣層
314‧‧‧閘極電極
316‧‧‧層間絕緣層
318‧‧‧層間絕緣層
350‧‧‧電晶體
400‧‧‧基材
402‧‧‧絕緣層
406‧‧‧氧化物半導體層
406a‧‧‧氧化物半導體層
408‧‧‧導電層
408a‧‧‧源極或汲極電極
408b‧‧‧源極或汲極電極
410‧‧‧絕緣層
410a‧‧‧絕緣層
410b‧‧‧絕緣層
411a‧‧‧氧化物區
411b‧‧‧氧化物區
412‧‧‧閘極絕緣層
414‧‧‧閘極電極
416‧‧‧層間絕緣層
418‧‧‧層間絕緣層
450‧‧‧電晶體
500‧‧‧基材
502‧‧‧絕緣層
504a‧‧‧氧化物半導體層
506a‧‧‧氧化物半導體層
508a‧‧‧源極或汲極電極
508b‧‧‧源極或汲極電極
510a‧‧‧絕緣層
510b‧‧‧絕緣層
511a‧‧‧氧化物區
511b‧‧‧氧化物區
512‧‧‧閘極絕緣層
514‧‧‧閘極電極
516‧‧‧層間絕緣層
518‧‧‧層間絕緣層
550‧‧‧電晶體
601‧‧‧外殼
602‧‧‧外殼
603‧‧‧顯示部份
604‧‧‧鍵盤
611‧‧‧主體
612‧‧‧尖筆
613‧‧‧顯示部份
614‧‧‧操作鈕
615‧‧‧外部界面
620‧‧‧電子書讀取器
621‧‧‧外殼
623‧‧‧外殼
625‧‧‧顯示部份
627‧‧‧顯示部份
631‧‧‧電源按鈕
633‧‧‧操作鍵
635‧‧‧喇叭
637‧‧‧鉸鏈
640‧‧‧外殼
641‧‧‧外殼
642‧‧‧顯示面板
643‧‧‧喇叭
644‧‧‧麥克風
646‧‧‧指標裝置
647‧‧‧攝影機鏡頭
648‧‧‧外部連接端
649‧‧‧太陽電池
650‧‧‧外部記憶體槽
661‧‧‧主體
663‧‧‧接目鏡部份
664‧‧‧操作開關
665‧‧‧顯示部份
666‧‧‧電池
667‧‧‧顯示部份
670‧‧‧電視裝置
671‧‧‧外殼
673‧‧‧顯示部份
675‧‧‧座台
680‧‧‧遙控器
圖1A-1D為半導體裝置的剖面圖。
圖2A-2E為顯示半導體裝置的製造步驟的剖面圖。
圖3A-3E為顯示半導體裝置的製造步驟的剖面圖。
圖4A-4E為顯示半導體裝置的製造步驟的剖面圖。
圖5A及5B為半導體裝置的電路圖。
圖6A及6B為半導體裝置的電路圖。
圖7A1、7A2及7B為半導體裝置的電路圖。
圖8A及8B為半導體裝置的電路圖。
圖9A至9F各個顯示包含半導體裝置的電子裝置。
圖10A至10C顯示計算結果。
圖11顯示通道長度L(nm)的所需下限。
圖12顯示電晶體的開關速度與其通道長度L間的關係。
以下，本發明之實施例將參考附圖加以描述。注意，本發明並不限於以下說明，可以為熟習於本技藝者所了解的是，模式及細節可以以各種方式加以修改，而不脫離本發明之精神與範圍。因此，本發明應不解釋為限制於以下實施例的說明。
注意，為了容易了解，如圖所示之各個元件之位置、大小、範圍等並不是準確顯示。因此，所揭示之發明並不必然限制於圖中所揭示之位置、大小、範圍及類似。
在此說明書等中，例如“第一”、“第二”及“第三”的順序號碼係用以避免在元件間混亂，該名詞並不用以在數目的元件上作限制。
[實施例1]
在此實施例，依據所揭示發明的實施例的半導體裝置結構將參考圖1A至1D加以描述。注意的是，雖然頂閘極電晶體係被描述為一例子，電晶體的結構並不限於頂閘極結構。
圖1A顯示半導體裝置的結構例。電晶體250包含：設在基材200之上的氧化物半導體層206a；源極或汲極電極208a及源極或汲極電極208b電連接至氧化物半導體層206a；閘極絕緣層212設置以覆蓋氧化物半導體層206a、源極或汲極電極208a及源極或汲極電極208b；及閘極電極214，設在閘極絕緣層212上，以重疊該氧化物半導體層206a。層間絕緣層216及層間絕緣層218係被設置，以覆蓋電晶體250。注意，作為基礎的絕緣層202可以設在基材200與氧化物半導體層206a之間。
在電晶體250中，氧化物半導體層206a具有非晶結構。電晶體250的通道長度(L)被設定以大於或等於10nm及小於或等於1000nm，較佳大於或等於10nm及小於或等於70nm。這是因為例如高速操作或低功率消耗的有利效應可以當電晶體的通道長度縮短時被取得。氧化物半導體層206a的厚度(tos)被設定大於或等於1nm及小於或等於50nm，較佳大於或等於1nm及小於或等於30nm，更好是大於或等於1nm及小於或等於10nm(例如，大於或等於3nm及小於或等於10nm)。這是因為當使用具有此厚度的 氧化物半導體層206a時，由於縮小化，短通道效應可以被抑制。
當用於作為閘極絕緣層212的材料之相對電容率為ε r及閘極絕緣層212的厚度為d時，閘極絕緣層212的厚度(tox)可以被設定至此滿足關係的厚度，其中ε r/d大於或等於0.08(nm-1)及小於或等於7.9(nm-1)，較佳地，大於或等於0.26(nm-1)及小於或等於7.9(nm-1)，更好是大於或等於1.3(nm-1)及小於或等於7.9(nm-1)。當滿足上述關係時，電晶體的操作可以被足夠確保。例如，當閘極絕緣層212係使用氧化矽形成時(其相對電容率被假設為約3.9)，閘極絕緣層212的厚度可以被設定大於或等於0.5nm及小於或等於50nm，較佳大於或等於0.5nm及小於或等於15nm，更好是大於或等於0.5nm及小於或等於3nm。
注意至於閘極絕緣層212的材料，較佳使用具有例如氧化鉿或氧化組之高介電常數(高-k材料)的材料。使用此一材料，當閘極絕緣層212的厚度足夠地確定，上述關係可以滿足，及閘極洩漏可以被抑制，而不必犧牲電晶體的操作。
圖1B顯示圖1A中之半導體裝置的修改例。電晶體350包含第一氧化物半導體層304a及第二氧化物半導體層306a，設在基材300之上；源極或汲極電極308a及源極或汲極電極308b電連接至第一氧化物半導體層304a及第二氧化物半導體層306a；閘極絕緣層312設置以覆蓋該第二氧化物半導體層306a，及源極或汲極電極308a、 及源極或汲極電極308b；及閘極電極314設在該閘極絕緣層312之上，以重疊該第二氧化物半導體層306a。層間絕緣層316及層間絕緣層318係被設置以覆蓋電晶體350。注意作為基部的絕緣層302可以設在基材300與第一氧化物半導體層304a之間。
示於圖1B中之結構及示於圖1A之結構係彼此於氧化物半導體的結晶性不同。在圖1A中之氧化物半導體層206a的結晶性為非結晶，而在圖1B中之第一氧化物半導體304a及第二氧化物半導體層306a各個為其中設有結晶區的結構。結晶區具有a-b面，其係實質平行於氧化物半導體層的表面，並包含一結晶，其係在實質垂直於表面的方向中c軸對準。於此，“實質平行方向”表示與平行方向離開±10°的方向，及“實質垂直方向”表示與垂直方向離開±10°的方向。
如於圖1B所示，使用具有用於電晶體的結晶區的氧化物半導體層，可以完成μ>100cm2/V˙s的電場遷移率。因此，示於圖1B中之半導體裝置係適用於需要高速操作的邏輯電路。
例如電晶體的通道長度、氧化物半導體層的厚度、及閘極絕緣層的厚度之條件係與圖1A中所示者相同。
注意雖然圖1B中所示之氧化物半導體層具有兩層結構，但所揭示發明之實施例並不限於此結構。當只以第一氧化物半導體層304a確保所需厚度時，則不需第二氧化物半導體層306a。即，氧化物半導體層可以具有結晶區 的氧化物半導體層的單層結構。
圖1C顯示圖1A中之半導體裝置的修改例。電晶體450包括設在基材400之上的氧化物半導體層406a；源極或汲極電極408a及源極或汲極電極408b連接至該氧化物半導體406a；絕緣層410a及絕緣層410b設置，以覆蓋源極或汲極電極408a及源極或汲極電極408b的上部份；閘極絕緣層412設置以覆蓋氧化物半導體層406a，源極或汲極電極408a、源極電極或汲極電極408b及類似物；及閘極電極414設在該閘極絕緣層412之上，以重疊該氧化物半導體層406a。層間絕緣層416及層間絕緣層418係被設置以覆蓋電晶體450。注意作為基礎的絕緣層402可以設在基材400與氧化物半導體層406a之間。
示於圖1C的結構係與示於圖1A之結構的不同在於存在有絕緣層410a及絕緣層410b。當設有絕緣層410a及絕緣層410b時，形成在閘極電極414與源極或汲極電極408a間或閘極電極414與源極或汲極電極408b間之電容可以降低。
源極或汲極電極408a及源極或汲極電極408b分別在部份中具有氧化物區411a及氧化物區411b，在該等部份中源極或汲極電極408a及源極或汲極電極408b係與閘極絕緣層412接觸。以氧化物區，有可能防止於閘極電極414與源極或汲極電極408a及於閘極電極414與源極或汲極電極408b間之短路，短路可能由閘極絕緣層的厚度的降低或其缺陷覆蓋所造成。再者，有可能降低於氧化物 半導體層406a及源極或汲極電極408a間之界面及氧化物半導體層406a與源極或汲極電極408b間之界面的電場。
例如電晶體的通道長度、氧化物半導體層的厚度、及閘極絕緣層的厚度的條件係與圖1A中者相同。
圖1D顯示於圖1B中之半導體裝置的修改例。或者，圖1D顯示於圖1C中之半導體裝置的修改例。電晶體550包括第一氧化物半導體層504a及設在基材500上之第二氧化物半導體層506a；源極或汲極電極508a及源極或汲極電極508b電連接至該第一氧化物半導體層504a及第二氧化物半導體層506a；絕緣層510a及絕緣層510b被設置以覆蓋源極或汲極電極508a及源極或汲極電極508b的上部份；閘極絕緣層512，設置以覆蓋第二氧化物半導體層506a、源極或汲極電極508a、源極或汲極電極508b及類似物；及閘極電極514設在閘極絕緣層512之上，以重疊第二氧化物半導體層506a。層間絕緣層516及層間絕緣層518係被設置以覆蓋電晶體550。注意作為基礎的絕緣層502可以設在基材500與第二氧化物半導體層506a之間。
示於圖1D中之結構與示於圖1B中之結構不同在於絕緣層510a及絕緣層510b的存在。當設置絕緣層510a及絕緣層510b時，形成在閘極電極514與源極或汲極電極508a間與形成在閘極電極514及源極或汲極電極508b間之電容可以被降低。
源極或汲極電極508a及源極或汲極電極508b分別在 部份具有氧化物區511a及氧化物區511b，其中源極或汲極電極508a及源極或汲極電極508b係連接至閘極絕緣層512。以此等氧化物區域，有可能防止由於閘極絕緣層的厚度降低及其缺陷覆蓋造成之於閘極電極與源極電極間及在閘極電極及汲極電極間之短路。
例示於圖1D的結構及圖1C的結構係不同在於氧化物半導體層的結晶性。圖1D中所示之第一氧化物半導體層504a及第二氧化物半導體層506a各個具有一結構，其中設有結晶區。結晶區具有a-b面，其係實質平行於氧化物半導體層的表面，並包含一結晶，在一些情況下，其具有c軸對準於實質垂直於該表面的方向。於此，“實質平行方向”表示離開平行方向於±10°的方向，及“實質垂直方向”表示與垂直方向離開±10°的方向。
如圖1D所示，使用具有電晶體的結晶區的氧化物半導體層，可以完成場效遷移率μ>100cm2/V˙s。因此，在圖1D中所示之半導體裝置係適用以需要高速操作的邏輯電路。
例如，電晶體的通道長度、氧化物半導體層的厚度及閘極絕緣層的條件係與圖1A所示者相同。
注意雖然圖1D顯示出氧化物半導體層具有兩層結構，但所揭示發明的實施例並不限於此結構。當所需之厚度只為第一氧化物半導體層504a所確定時，則不必第二氧化物半導體層506a。即，氧化物半導體層可以具有具有結晶區的氧化物半導體層的單層結構。
於此實施例所描述之結構係適用於縮小化。於使用此結構時，包含氧化物半導體的半導體裝置可以維持有利特徵，並可以完成縮小化。
於此實施例中所述之結構、方法及類似可以被適當地組合於其他實施例中所述之任意結構、方法及類似。
[實施例2]
在此實施例中，將描述用以製造包含氧化物半導體(特別是非晶結構)的半導體裝置的方法。明確地說，將參考圖2A至2E描述圖1A中之半導體裝置的製造方法。注意雖然頂閘電晶體被描述為例子，但電晶體的結構並不限於頂閘結構。
首先，絕緣層202係形成在基材200之上。隨後，氧化物半導體層206被形成絕緣層202之上(見圖2A)。
至於基材200，可以使用例如玻璃基材。至於基材200，可以使用例如陶瓷基材、石英基材、藍寶石基材的絕緣體形成之絕緣基材；使用例如矽之半導體材料及其表面被覆蓋有絕緣材料的半導體基材；使用例如金屬或不鏽鋼所形成之導體基材其被覆蓋有絕緣材料等，也可以與玻璃基材般地使用。使用塑膠或類似物的基材大致傾向於具有低的上限溫度，但可以使用作為基材200，只要基材可以忍受在隨後執行製造程序的處理溫度即可。
注意基材200較佳具有1nm或更低之算術平均偏差(Ra)。更明確地說，基材200具有0.5nm或更低之算術平 均偏差。此理由如下：依據半導體裝置的縮小化增加之用以圖案化所用之光罩的曝光條件的需求，即使，當需要高曝光狀態時，它們可以容易地符合具有高平坦度的基材的使用。注意，對於上述算術平均偏差，例如，可以使用在10μm×10μm區域上執行之量測所取得之值。
絕緣層202作動為基礎並可以藉由PVD法、CVD法或類似法加以形成。絕緣層202可以使用包含例如氧化矽、氧氮化矽、氮化矽、氧化鉿、氧化鋁或氧化鉭的無機絕緣材料的材料所形成。注意，想要以形成絕緣層202，以儘可能包含愈少之氫或水。也可能使用其中未設有絕緣層202的結構。
至於氧化物半導體層206，可以使用四元素金屬氧化物的In-Sn-Ga-Zn-O為主的氧化物半導體；以三元素金屬氧化物的In-Ga-Zn-O為主的氧化物半導體、In-Sn-Zn-O為主的氧化物半導體、In-Al-Zn-O為主的氧化物半導體、Sn-Ga-Zn-O為主的氧化物半導體、Al-Ga-Zn-O為主的氧化物半導體或Sn-Al-Zn-O為主的氧化物半導體；以兩元素金屬氧化物之In-Zn-O為主氧化物半導體、Sn-Zn-O為主氧化物半導體、Al-Zn-O為主氧化物半導體、Zn-Mg-O為主氧化物半導體、Sn-Mg-O為主氧化物半導體或In-Mg-O為主氧化物半導體；或In-O為主氧化物半導體、Sn-O為主氧化物半導體或Zn-O為主氧化物半導體。
更明確地說，當沒有電場時，In-Ga-Zn-O為主氧化物半導體材料具有足夠高電阻，因此，關斷電流可以足夠降 低。另外，一旦有足夠高場效遷移率，In-Ga-Zn-O為主氧化物半導體材料係適用以用於半導體裝置中的半導體材料。
In-Ga-Zn-O為主半導體材料的典型例子，有為InGaO3(ZnO)m(m>0)所代表的氧化物半導體材料。再者，當M被使用以替換Ga時，有為InMO3(ZnO)m(m>0)所代表的氧化物半導體材料。於此，M代表由鎵(Ga)、鋁(Al)、鐵(Fe)、鎳(Ni)、錳(Mn)、鈷(Co)、及類似物所選出之一或更多金屬元素。例如，M可以為Ga、Ga及Al、Ga及Fe、Ga及Ni、Ga及Mn、Ga及Co或類似物。注意，上述組合物係由該氧化物半導體材料可以具有的結晶結構導出，並只為例子而已。
至於用以濺鍍法以形成氧化物半導體層206的靶材，較佳為具有In：Ga：Zn=1：x：y(x大於等於0，及y大於等於0.5及小於或等於5)的組成物比率的靶材。例如，可以使用具有In：Ga：Zn=1：1：1[原子比](x=1，y=1)(即，In2O3：Ga2O3：ZnO=1：1：2[莫耳比])的組成物比率的靶材。或者，可以具有In：Ga：Zn=1：1：0.5[原子比](x=1，y=0.5)(即，In2O3：Ga2O3：ZnO=1：1：1[莫耳比])的組成物比率的靶材；具有In：Ga：Zn=1：1：2[原子比](x=1，y=2)(即，In2O3：Ga2O3：ZnO=1：1：4[莫耳比])的組成物比率的靶材；或具有In：Ga：Zn=1：0：1[原子比](x=0，y=1)(即，In2O3：ZnO=1：2[莫耳比])的組成物比率的靶材。
在此實施例中，具有非晶結構的氧化物半導體層206 係藉由濺鍍法，使用In-Ga-Zn-O為主金屬氧化物靶材加以形成。
在金屬氧化物中之金屬氧化物的相對密度為80%或更多，較佳95%或更多，更好為99.9%或更多。具有高相對密度的金屬氧化物靶材的使用，使其可能形成具有密質結構的氧化物半導體層206。
形成氧化物半導體層206的氣氛較佳為稀有氣體(典型，氬)氣份、氧氣氛、或稀有氣體(典型氬)及氧的混合氣氛。明確地說，較佳使用高純度氣體氣氛，其中例如氫、水、羥基及氫化物係被由其中移除，使得其濃度被降低至1ppm或更低(較佳，10ppb或更低)。
在形成氧化物半導體層206時，例如，基材被固持於處理室中，其被保持為降壓狀態，及基材被加熱至高於或等於100℃及低於550℃的溫度、較佳高於或等於200℃及低於或等於400℃的溫度。或者，在形成氧化物半導體層206時，基材溫度可以為室溫。然後，來自被移除了氫、水及類似物的濺鍍氣體係被引入處理室內，同時，在處理室中之濕氣被移除，藉以氧化物半導體層206被使用上述靶材加以形成。氧化物半導體層206係於基材被加熱時被形成，使得包含在氧化物半導體層206中之雜質可以降低。另外，由於濺鍍的損壞可以被降低。為了移除在處理室中之濕氣，較佳使用加陷真空泵。可以使用例如，冷凍泵、離子泵、鈦昇華泵或類似物。或者，也可以使用設有冷陷的渦輪泵。使用冷凍泵或類似物，氫、水及類似物 可以自處理室移除，因此，在氧化物半導體層206中之雜質濃度可以降低。
例如，用以形成氧化物半導體層206的條件係設定如下：於基材與靶材間之距離為170mm，壓力為0.4Pa、直流(DC)功率為0.5kW、及氣氛為氧(100%氧)氣氛、氬(100%氬)氣氛、或氧與氬的混合氣氛。注意，較佳使用脈衝直流(DC)電源，因為灰塵(例如在膜形成時所形成之粉末物質)可以被減少及膜厚度可以均勻。氧化物半導體層206的厚度大於或等於1nm及小於或等於50nm，較佳大於或等於1nm及小於或等於30nm，更好為大於或等於1nm及小於或等於10nm(例如，大於或等於3nm及小於或等於10nm)。以具有此厚度的氧化物半導體層206的使用，可以抑制由於縮小化的短通道效應。注意，適當的厚度係取決於氧化物半導體的材料、半導體裝置的用途等等而改變，因此，厚度可以取決於材料、用途等等而適當地選擇。
注意，在以濺鍍法形成氧化物半導體層206之前，較佳執行逆濺鍍法，其中引入電漿被以氬氣產生，使得附著至其上形成有氧化物半導體層206的表面(例如絕緣層202的表面)的灰塵被移除。於此，逆濺鍍為一種方法，其中離子碰撞予以處理的表面，使得表面相對於離子碰撞濺鍍靶材的一般濺鍍被修改。使離子碰撞予以處理的表面的方法為一種方法，其中高頻電壓在氬氣氛中被施加至表面，使得電漿接近於基材處產生。注意，可以使用氮、氦、氧 或類似物之氣氛，以替代氬氣氛。
再者，氧化物半導體層206係為例如使用遮罩的蝕刻法加以處理；因此，形成島狀氧化物半導體層206a。
至於用於蝕刻氧化物半導體層206的方法，可以利用乾式蝕刻或濕式蝕刻法。不必說，乾式蝕刻及濕式蝕刻可以組合使用。蝕刻條件(例如蝕刻氣體或蝕刻劑、蝕刻時間及溫度)係取決於材料而適當設定，使得氧化物半導體層可以蝕刻入想要形狀。
用於乾式蝕刻的蝕刻氣體例為包含氯之氣體(例如氯為主的氣體，例如氯(Cl2)、三氯化硼(BCl3)、四氯化矽(SiCl4)、或四氯化碳(CCl4))。再者，可以使用含氟的氣體(氟為主氣體，例如四氟化碳(CF4)、六氟化硫(SF6)、三氟化氮(NF3)、或三氟甲烷(CHF3))、溴化氫(HBr)、氧(O2)、或這些氣體之任一，其中加入有例如氦(He)或氬(Ar)的稀有氣體等等。
至於乾式蝕刻法，可以使用平行板RIE(反應離子蝕刻)法或ICP(電感耦合電漿)蝕刻法。為了蝕刻氧化物半導體成為想要形狀，係被適當設定蝕刻條件(例如，施加至線圈狀電極的電功率量、及施加至基材側的電極之電功率量、及在基材側上之電極溫度)。
至於用於濕式蝕刻的蝕刻劑，可以使用藉由混合磷酸、醋酸、及硝酸的溶液、過氧化氨混合物(31wt%的過氧化氫水：28wt%的氨水：水=5：2：2)，或類似物。也可以使用例如ITO-07N(由KANTO化學有限公司所生產)的蝕刻 劑。
蝕刻較佳係被執行，使得氧化物半導體層206a的端部份具有錐形。於此，錐角係較佳例如大於或等於30度及小於或等於60度。注意，當由(垂直於基材表面的平面)垂直於剖面的方向觀看時，“錐角”表示由側面與具有錐形(例如氧化物半導體層206a)的層的底面所形成的斜角。蝕刻係被執行使得氧化物半導體層206a的端部具有錐形，藉以予以隨後形成與源極或汲極電極208a及源極或汲極電極208b的覆蓋被改良及可以防止斷路。
隨後，熱處理(第一熱處理)較佳被執行於氧化物半導體層206a之上。透過第一熱處理，在氧化物半導體層206a中之過量氧(包含水或羥基)被移除，但氧化物半導體層206a的結構被改良，及可以降低在能帶隙中之缺陷位準。第一熱處理的溫度被設定為高於或等於300℃及低於550℃，或高於或等於400℃及低於或等於500℃。注意如上所述，當在蝕刻後執行熱處理(第一熱處理)時，蝕刻可以被執行以較濕式蝕刻更高的蝕刻速率；因此，達成蝕刻所需的時間可以被縮短。
例如，在基材200被引入包含電阻加熱器或類似物的電爐時，熱處理可以執行於氮氣氛中以約450℃持續1小時。於熱處理時，氧化物半導體層206a並未曝露至空氣，使得水或氫的進入可以被防止。
熱處理設備並不必然限制於電爐並可以為用以加熱予以為熱輻射或由例如受熱氣體的媒體所熱傳導的物體的設 備。例如，可以使用例如氣體快速熱退火(gas rapid thermal annealing，GRTA)設備或燈快速熱退火(lamp rapid thermal annealing，LRTA)設備的快速熱退火(rapid thermal annealing，RTA)設備。LRTA設備為一設備，用以藉由例如鹵素燈、金屬鹵化物燈、氙氣燈、碳弧燈、高壓鈉燈或高壓水銀燈的燈所發射之光(電磁波)的輻射加熱予以處理的物體。GRTA設備係為一設備，用以使用高溫氣體的熱處理。至於氣體，可以使用不與予以處理的物體反應的惰性氣體，例如氮或稀有氣體，例如氬。
例如，至於第一熱處理，GRTA可以執行如下。基材被放置於惰性氣氛中，其已經被加熱，加熱幾分鐘，並自加熱惰性氣氛取出。GRTA使得高溫熱處理持續短時間。另外，即使溫度超出基材的上溫度限制，因為只持續短時間，所以，此加熱處理係可應用。注意惰性氣體可以在處理時改變為包含氧的氣體。這是因為由於氧缺乏在能帶隙中之缺陷位準可以為在含氧的氣氛中，藉由第一熱處理所降低。
注意，至於惰性氣體氣氛，包含氮或稀有氣體(例如氦、氙、或氬)作為主要成份並不含水的氣氛，較佳使用氫等等。例如，引入熱處理設備中之氮或例如氦、氖、或氬的稀有氣體的純度係被設定為6N(99.9999%)或更多，較佳7N(99.99999%)或更多(即雜質濃度為1ppm或更低，較佳為0.1ppm或更低)。
在任何情形下，雜質係為第一熱處理所降低，使得為i-型半導體層(本徵半導體層)的氧化物半導體層206a或實 質i-型半導體層被形成。因此，可以實現具有極端優良特徵的電晶體。
注意第一熱處理可以被執行於氧化物半導體層206上，其並被未處理為島型氧化物半導體層206a者。在此情形中，在第一熱處理後，基材200係被由加熱設備取出及執行光微影步驟。
上述加熱處理(第一加熱處理)可以較佳被稱脫水處理、去氫處理等等，因為其具有移除氫或水的作用。脫水處理或去氫處理也可以在形成氧化物半導體層206a後被執行，或者，在源極電極及汲極電極堆疊於氧化物半導體層206a之上。此脫水處理或去氫處理可以被執行超出一次。
再者，導電層被形成與氧化物半導體層206a接觸。然後，導電層被選擇地蝕刻，以形成源極或汲極電極208a及源極或汲極電極208b(見圖2B)。
導電層可以例如濺鍍法的PVD法或例如電漿CVD法的CVD法形成。至於，用於導電層的材料，可以使用選自鋁、鉻、銅、鉭、鈦、鉬、或鎢之一元素，或者，包含這些元素的合金作為其成份等等。或者，也可以使用自錳、鎂、鋯、及鈹選出之一或更多材料。或者，也可以使用被組合以自鈦、鉭、鎢、鉬、鉻、鈮、及鈧選出的一或更多元素的鋁。
導電層可以具有單層結構或兩或更多層之堆疊層結構。例如，可以給定單層結構的鈦膜或氮化鈦膜；單層結 構的含矽之鋁膜；兩層結構，其中鈦膜被堆疊於鋁膜之上；兩層結構，其中鈦膜被堆疊於氮化鈦膜之上；三層結構，其中以鈦膜、鋁膜及鈦膜的順序堆疊等等。注意，當導電層具有單層結構的鈦膜或氮化鈦膜時，其優點為導電層可以容易地處理為源極或汲極電極208a及源極或汲極電極208b，各個具有錐形。
導電層也可以使用導電金屬氧化物加以形成。至於導電金屬氧化物，可以使用氧化銦(In2O3)、氧化錫(SnO2)、氧化鋅(ZnO)、氧化銦-氧化錫合金(In2O3-SnO2，在一些情形下被縮寫成為ITO)、氧化銦-氧化鋅合金(In2O3-ZnO)、或任一這些金屬氧化物材料，其中包含有矽或氧化矽。
導電層較佳被蝕刻，使得源極或汲極電極208a及源極或汲極電極208b的端部被形成具有錐形。例如於此，錐角較佳大於或等於30度及小於或等於60度。蝕刻係被執行使得源極或汲極電極208a及源極或汲極電極208b的端部具有錐形，藉以予以隨後形成之以閘極絕緣層212的覆蓋被改良並防止斷線。
電晶體的通道長度(L)係藉由在源極或汲極電極208a的下緣部及源極或汲極電極208b的下緣部間之距離所決定。注意，對於曝光通道長度(L)小於25nm的情況，用以形成遮罩的曝光較佳以極紫外線光執行，其波長為短的幾奈米至幾十奈米。以極紫外線曝光造成高解析度及大景深。因此，予以隨後形成之電晶體的通道長度(L)可以大於或等於10nm及小於或等於1000nm(1μm)，例如大於或 等於10nm及小於或等於70nm，因此，可以增加電路的操作速度。另外，半導體裝置的功率消耗由於縮小化而可以降低。
注意，絕緣層可以形成在源極或汲極電極208a及源極或汲極電極208b之上。當設有絕緣層時，於予以隨後形成之閘極電極與源極或汲極電極208a間，及閘極電極與源極或汲極電極208b間之寄生電容可以降低。
再者，閘極絕緣層212係被形成與氧化半導體層206a的一部份接觸(見圖2C)。閘極絕緣層212可以為CVD法、濺鍍法等等形成。閘極絕緣層212較佳被形成以包含氧化矽、氮化矽、氧氮化矽、氧化鋁、氧化鉭、氧化鉿、氧化釔、矽酸鉿(HfSixOy(x>0，y>0))、矽酸鉿(HfSixOy(x>0，y>0))，其中加入有氮、鋁酸鉿(HfAlxOy(x>0，y>0))，其中加入有氮等等。閘極絕緣層212也可以具有單層結構或堆疊層結構。當半導體裝置被縮小化時，閘極絕緣層212較佳為薄，以確保電晶體的操作。例如，當使用氧化矽時，其厚度可以大於或等於0.5nm及小於或等於50nm，較佳大於或等於0.5nm及小於或等於15nm，更好是大於或等於0.5nm及小於或等於3nm。
當閘極絕緣膜係如上述形成為很薄，則由於隧道效應等之閘極洩漏變成問題。為了解決閘極洩漏的問題，閘極絕緣層212較佳係使用具有高介電常數(高-k材料)的材料，例如氧化鉿、氧化鉭、氧化釔、矽酸鉿 (HfSixOy(x>0，y>0))、其中加入有氮的矽酸鉿(HfSixOy(x>0，y>0))、其中加入有氮的或鋁酸鉿(HfAlxOy(x>0，y>0))來形成。隨著使用高介電常數的材料(高-k材料)用於閘極絕緣層212，則閘極絕緣層212的厚度可以很大，以確保電氣特徵並防止閘極洩漏。注意，閘極絕緣層212可以具有具有高介電常數的材料(高-k材料)的膜與包含氧化矽、氮化矽、氧氮化矽、氮化氧化矽、氧化鋁等等之膜的堆疊層結構。
閘極絕緣層212的厚度可以被設定至一厚度，以滿足一關係，其中當用於閘極絕緣層212的材料之相對電容率為ε r及閘極絕緣層212的厚度為d時，ε r/d大於或等於0.08(nm-1)及小於或等於7.9(nm-1)，較佳大於或等於0.26(nm-1)及小於或等於7.9(nm-1)，更好是大於或等於1.3(nm-1)及小於或等於7.9(nm-1)。注意，當使用氧化矽(相對電容率被假定為約3.9)時，上述條件實質對應於閘極絕緣層212的厚度係大於或等於0.5nm及小於或等於50nm的條件，較佳為大於或等於0.5nm及小於或等於15nm，更好為大於或等於0.5nm及小於或等於3nm。
在閘極絕緣層212被形成後，第二熱處理較佳被執行於惰性氣體氛氛中或氧氣氣氛中。第二熱處理的溫度係高於或等於200℃及低於或等於450℃，較佳地高於或等於250℃及低於或等於350℃。例如，第二熱處理可以執行於250℃在氮氣氛中持續1小時。第二熱處理可以降低電晶體的電特性的變化。當閘極絕緣層212包含氧時，有可 能供給氧至氧化物半導體層206a並補償在氧化物半導體層206a中之氧缺乏，使得為i-型氧化物半導體層(本徵半導體層)或實質i-型半導體可以被形成。
雖然第二熱處理在閘極絕緣層212被形成後在此實施例中被執行，但第二熱處理的時序並非特別限制於此。例如，第二熱處理可以在閘極電極214被形成後加以執行。
再者，閘極電極214被形成在閘極絕緣層212之上，與氧化物半導體層206a重疊的區域中(見圖2D)。閘極電極214可以形成以使得導電層被形成於閘極絕緣層212之上然後被選擇地圖案化。予以為閘極電極214的導電層可以藉由例如濺鍍法之PVD法或例如電漿CVD法的CVD法形成。這些細節係類似於形成源極或汲極電極208a、源極或汲極電極208b等等，其說明係可以作為參考。
注意，層間絕緣層216及層間絕緣層218係被形成於閘極絕緣層212及閘極電極214之上(見圖2E)。層間絕緣層216與218可以藉由PVD法、CVD法等等加以形成。層間絕緣層216與218可以使用包含無機絕緣材料，例如氧化矽、氧氮化矽、氮化矽、氧化鉿、氧化鋁、氧化鉭之材料加以形成。注意，層間絕緣層216與218在此實施例中被堆疊，但所揭示發明之一實施例並不限於此例子。也可以使用單層結構或三或更多層之堆疊層結構。或者，層間絕緣層可以省略。
注意，層間絕緣層218係想要地形成，以具有平坦化面。這是因為即使在半導體裝置被例如縮小時，電極、配 線等等可以有利地形成在層間絕緣層218之上。層間絕緣層218可以使用例如化學機械研磨法(CMP)之方法加以平坦化。
透過上述步驟，包含高純化氧化物半導體層206a的電晶體250被完成(見圖2E)。
示於圖2E的電晶體250包含設在基材200上之氧化物半導體層206a，其間有絕緣層202；源極或汲極電極208a及源極或汲極電極208b電連接至氧化物半導體層206a；閘極絕緣層212被設置，以覆蓋氧化物半導體層206a、源極或汲極電極208a，及源極或汲極電極208b；閘極電極214係在閘極絕緣層212之上；層間絕緣層216係在閘極絕緣層212與閘極電極214之上；及層間絕緣層218係在層間絕緣層216之上。
在於此實施例所描述之電晶體250中，氧化物半導體層206a為高度純化，及在氧化物半導體層206a中之氫濃度係5×1019atom/cm3或更少，較佳5×1018atom/cm3或更少，更好5×1017atom/cm3或更少。相較於具有載子密度大約1×1014/cm3的一般矽晶圓，氧化物半導體層206a較佳具有足夠低載子密度(例如，少於1×1012/cm3，更好是1.45×1010/cm3)。因此，足夠降低關斷電流。例如，於室溫電晶體250的關斷電流密度(當關斷電流被除以電晶體的通道寬度所取得之值)係於1×10-20A/μm(10zA/μm)至1×10-19A/μm(100zA/μm)。
以高純化及本徵氧化物半導體層206a的使用，電晶 體的關斷電流可以被足夠降低。
如於此實施例所述，氧化物半導體層與閘極絕緣層的厚度、在源極電極與汲極電極間之距離等等係分別在其預定範圍內，藉以可以維持有利特徵並完成縮小化。
於此實施例中所述之結構、方法等等可以適當地以在其他實施例所述之任一結構、方法等等加以組合。
[實施例3]
在此實施例中，將參考圖3A至3E描述包含氧化物半導體的半導體裝置的製造方法。在此實施例中，一種製造半導體裝置的方法，即製造如圖1B所示之半導體裝置的方法將被詳細描述，其中具有結晶區的第一氧化物半導體層及由該第一氧化物半導體層的結晶區結晶成長的第二氧化物半導體層係被使用作為氧化物半導體層。當只由第一氧化物半導體層確保所需厚度時，第二氧化物半導體層為不必要。注意，雖然頂閘極電晶體係被描述為一例子，但電晶體的結構並不限於頂閘極結構。
首先，絕緣層302係被形成在基材300之上。然後，第一氧化物半導體層被形成在絕緣層302之上，及第一熱處理係被執行，以結晶化包含第一氧化物半導體層之至少一表面的區域，藉以第一氧化物半導體層304被形成(見圖3A)。
注意，在類似於上述實施例中之基材200的基材可以使用作為基材300。前述實施例可以參考其詳細說明。
絕緣層302作為一基部，並可以以類似於上述實施例所述之絕緣層202的方式形成。上述實施例可以參考其詳細說明。注意，想要形成絕緣層302，以儘可能不包含氫或水。也可以利用其中未設有絕緣層302的結構。
第一氧化物半導體層可以以類似於上述實施例之氧化物半導體層206之方式加以形成。上述實施例也可以參考第一氧化物半導體層之細節及其形成方法。注意，因為第一氧化物半導體層在此實施例中故意為第一熱處理所結晶，所以，第一氧化物半導體層較佳使用容易結晶的氧化物半導體加以形成。至於氧化物半導體，可以例如使用ZnO。即使在例如In-Ga-Zn-O為主之氧化物半導體，具有高Zn濃度者係容易結晶；於金屬元件(In，Ga及Zn)間之Zn的比例為60atom%或更多，為了此目的係較佳的。第一氧化物半導體層的厚度較佳大於或等於1nm並小於或等於10nm。在此實施例中，例如第一氧化物半導體層具有3nm的厚度。注意適當厚度取決於氧化物半導體的材料、半導體裝置的用途等等而改變，因此，厚度可以取決於材料、用途等等而適當地選擇。
第一熱處理的溫度係高於或等於550℃及低於或等於850℃，較佳高於或等於600℃及低於或等於750℃。熱處理的時間較佳長於或等於1分鐘及短於或等於24小時。注意，熱處理的溫度及熱處理的時間係取決於氧化物半導體的類型等等而改變。
較佳地，執行第一熱處理的氣氛內不包含氫、水或類 似物。例如，可以使用其中水被足夠移除的氮氣氛、氧氣氛、或稀有氣體(例如氦、氖、或氬)氣氛。
熱處理設備並不必然限制於電爐並可以以熱輻射或來自例如受熱氣體的媒體的熱傳導來加熱予以處理之物體的設備。例如，可以使用譬如氣體快速熱退火(GRTA)設備的快速熱退火(RTA)設備或者燈快速熱退火(LRTA)設備。LRTA設備為用以予以藉由例如鹵素燈、金屬鹵化物燈、氙氣弧燈、碳弧燈、高壓鈉燈、或高壓水銀燈之燈所發射的光(電磁波)輻射所處理之物體的設備。GRTA設備為一種設備，用以使用高溫氣體執行熱處理。至於氣體，可以使用不與予以為熱處理所處理的物體反應的惰性氣體，例如氮或例如氬之稀有氣體。
透過上述第一熱處理，包含至少第一氧化物半導體層的表面之區域係被結晶化。結晶區域係藉由由該第一氧化物半導體層的表面向第一氧化物半導體層的內側結晶成長所形成。注意，在一些例子中，結晶區域包含板狀結晶，具有大於或等於1nm及小於或等於10nm的平均厚度。再者，在一些例子中，結晶區具有a-b平面，其係實質平行於該氧化物半導體層的表面，並包含對準c-軸的方向的結晶，該方向係實質垂直於該表面。於此，“實質平行方向”表示與平行方向離開±10度的方向，及“實質垂直方向”表示離開垂直方向±10度的方向。
透過第一熱處理，形成結晶區，另外，在第一氧化物半導體層中之氫(包含水及羥)被想要地移除。當氫等被移 除時，第一熱處理較佳係執行於氮氣氛、氧氣氛、或具有純度6N(99.9999%)或更多(即，雜質濃度為1ppm或更少)的稀有氣體(例如氦、氖、或氬)氣氛中。具有純度7N(99.99999%)或更多(即，雜質濃度為0.1ppm或更低)的氣氛係較佳的。第一熱處理可以執行於具有20ppm或更低之H2O濃度的極端乾燥空氣中，或較佳具有1ppm或更低之H2O濃度的極端乾燥空氣中。
透過第一熱處理，結晶區被形成，另外，氧被想要地供給至第一氧化物半導體層。例如，其中執行有熱處理的氣氛係被設定為氧氣氛，藉以氧被供給至該第一氧化物半導體層。
在此實施例中，至於第一熱處理，熱處理可以在氮氣氛中以700℃執行持續一小時，使得氫等可以由氧化物半導體層移除，並且，然後，氮氣氛被改變為氧氣氛；因此，氧被供給至第一氧化物半導體層。注意，第一熱處理主要被執行以形成結晶區，使得用以移除氫的處理及用以供給氧的處理可以被分開執行。例如，有可能在熱處理以移除氫或供給氧的處理被執行後，執行熱處理可以結晶化。
透過此第一熱處理，取得包含結晶區的第一氧化物半導體層304，其包含結晶區，其中氫(包含水與羥)等係被移除，及供給氧。
再者，第二氧化物半導體層305係被形成在第一氧化物半導體層304之上，其包含結晶區在包含至少該表面的 區域中(見圖3B)。當只有第一氧化物半導體層304所確保所需厚度時，第二氧化物半導體層305為不必要。在此時，可以省略用於第二氧化物半導體層305的步驟。
第二氧化物半導體層305可以以類似於上述實施例所述氧化物半導體層206的方式形成。前述實施例可以參考第二氧化物半導體層305的細節及其形成方法。注意，第二氧化物半導體層305的厚度較佳大於第一氧化物半導體層304的厚度。第二氧化物半導體層305較佳被形成使得第一氧化物半導體層304與第二氧化物半導體層305的厚度總和可以大於或等於1nm及小於或等於50nm，較佳係大於或等於1nm及小於或等於10nm。在此實施例中，第二氧化物半導體層305具有例如7nm的厚度。注意，適當的厚度取決於氧化物半導體的材料、半導體裝置的用途等等，因此，厚度可以取決於材料、用途等適當地選擇。
第二氧化物半導體層305較佳係使用包含與第一氧化物半導體層304相同的主要成份之材料形成，其在結晶後的晶格常數係接近第一氧化物半導體層304的晶格常數(失配1%或更低)。這是因為使用第一氧化物半導體層304的結晶區作為種晶的結晶成長容易在第二氧化物半導體層305的結晶化中進行。再者，使用包含有與第一氧化物半導體層304相同主要成份的材料，可以取得有利介面特徵或有利的電特徵。
注意，當想要膜品質藉由結晶化取得時，第二氧化物半導體層305可以使用一材料加以形成，該材料的主要成 份係與第一氧化物半導體層304者不同。
再者，在第二氧化物半導體層305上執行第二熱處理，使得使用第一氧化物半導體層304的結晶區作為晶種之結晶成長可以進行。因此，形成第二氧化物半導體層306(見圖3C)。當第二氧化物半導體層305並未形成時，此結構也可以省略。
第二熱處理的溫度係高於或等於550℃並低於或等於850℃，較佳高於或等於600℃及低於或等於750℃。第二熱處理的時間係長於或等於1分鐘及短於或等於100小時，較佳長於或等於5小時及短於或等於20小時，典型為10小時。注意，較佳地，在其中執行有第二熱處理的氣氛並不包含氫、水等等。
氣氛的細節與熱處理的作用係與第一熱處理者相同。可以使用的熱處理設備係與第一熱處理者相同。例如，當溫度為增加時，在第二熱處理中，爐內部被設定至氮氣氛，而當執行冷卻時，爐內部被設定為氧氛氛；因此，當使用氮氣氛時，氫等可以移除，當利用氧氣氛時，則氧可以被供給。
第二熱處理係以上述方式執行，藉以結晶成長由形成在第一氧化物半導體層304中之結晶區進行至第二氧化物半導體層305的整個部份；因此，可以形成第二氧化物半導體層306。可以形成其中氫(包含水及羥)等等被移除並供給有氧之第二氧化物半導體層306。另外，透過第二熱處理，也有可能改良第一氧化物半導體層304的結晶區的 取向。
例如，當使用In-Ga-Zn-O為主氧化物半導體材料作為第二氧化物半導體層306時，第二氧化物半導體層306可以包含以InGaO3(ZnO)m代表的結晶(m：整數)；以IN2Ga2ZnO7(In：Ga：Zn：O=2：2：1：7)為代表的結晶或類似物。由於第二熱處理，此結晶的c-軸對準於實質垂直於第二氧化物半導體層306的表面之方向。
於此，上述結晶包括In、Ga及Zn之任一，並可以被認為具有堆疊層結構之層，其係平行於a-軸及b-軸。明確地說，上述結晶具有一結構，其中含In的一層及不含In的一層(包含Ga或Zn的一層)係被堆疊於c-軸方向。
在In-Ga-Zn-O為主氧化物半導體結晶中，包含In的一層之導電率在平行於a-軸及b-軸的方向的平面方向中係較佳的。這是因為導電率主要為在In-Ga-zn-O為主氧化物半導體結晶所主要控制；一In原子的5s軌道與鄰近In原子的5s軌道重疊，使得載子路徑被形成等等。
當第一氧化物半導體層304在與絕緣層302的介面處包含非晶區時，第二熱處理可以提昇由形成在第一氧化物半導體層304的表面之結晶區結晶成長向第一氧化物半導體層的底面並可以在一些情形下結晶該非晶區。注意，取決於所用之用以形成絕緣層302的材料或熱處理條件，也可以保留非晶區。
當第一氧化物半導體層304與第二氧化物半導體層305係使用包含與主成份相同的氧化物半導體材料形成 時，在一些情況下，第一氧化物半導體層304及第二氧化物半導體層306具有與圖3C所示的相同結晶結構。因此，雖然於第一氧化物半導體層304與第二氧化物半導體層306間之邊界係在圖3C中以虛線表示，但其有時無法指出，及該第一氧化物半導體層304及第二氧化物半導體層306有時可視為一層。
再者，第一氧化物半導體層304與第二氧化物半導體層306為例如蝕刻，使用遮罩加以處理，因此，形成有島狀第一氧化物半導體層304a及島狀第二氧化物半導體層306a(見圖3D)。注意於此，氧化物半導體層係在第二熱處理後被處理為島狀氧化物半導體層，然而，氧化物半導體層可以在第二熱處理前被處理為島狀氧化物半導體層。在此時，即使當使用濕式蝕刻時，蝕刻可以以高蝕刻率執行，因此，有蝕刻所需時間被縮短的優點。
至於用於蝕刻第一氧化物半導體層304與第二氧化物半導體層306的方法，可以使用乾式蝕刻或濕式蝕刻。不必說，可以組合使用乾式蝕刻及濕式蝕刻。蝕刻條件(例如蝕刻氣體、蝕刻劑、蝕刻時間及溫度)係取決於該材料適當地設定，使得氧化物半導體層可以蝕刻為想要形狀。第一氧化物半導體層304與第二氧化物半導體層306可以以類似於上述實施例所述之氧化物半導體之方式進行蝕刻。上述實施例可以參考其詳細說明。
注意作為在氧化物半導體層中之通道形成區的區域較佳具有平坦化表面。例如，在重疊於閘極電極314的一區 域(通道形成區)的第二氧化物半導體層306的表面的峰對谷距離(P-V)較佳1nm或更低(較佳0.5nm或更低)。注意，上述峰對谷距離，例如，可以使用在10μm×10μm區域執行量測所取得的值。
再者，導電層被形成與第二氧化物半導體層306a接觸。再者，導電層係選擇地蝕刻，以形成源極或汲極電極308a及源極或汲極電極308b(見圖3D)。源極或汲極電極308a及源極或汲極電極308b可以以類似於上述實施例中所述之源極或汲極電極208a及源極或汲極電極208b方式進行形成。前述實施例可以參考其詳細說明。
在一些情況下，注意在圖3D之步驟中，在第一氧化物半導體層304a或第二氧化物半導體層306a中與源極或汲極電極308a或源極或汲極電極308b接觸的結晶層為非晶狀態。因此，第一氧化物半導體層304a與第二氧化物半導體層306a並不必然具有結晶結構。
再者，閘極絕緣層312係被形成與第二氧化物半導體層306a的部份接觸。閘極絕緣層312可以以在上述實施例中之閘極絕緣層212的相同方式形成。上述實施例可以參考其詳細說明。隨後，閘極電極314係被形成於在閘極絕緣層312之上與第一氧化物半導體層304a與第二氧化物半導體層306a重疊的區域中。然後，層間絕緣層316與層間絕緣層318係被形成於閘極絕緣層312及閘極電極314之上(見圖3E)。閘極電極314、層間絕緣層316及層間絕緣層318係以分別類似於上述實施例中之閘極電極 214、層間絕緣層216、層間絕緣層218的方式加以形成。前述實施例可以參考其詳細說明。
在形成閘極絕緣層312後，第三熱處理係想要地在惰性氣體氣氛或氧氣氛中執行。第三熱處理的溫度高於或等於200℃及低於或等於450℃，較佳高於或等於250℃及低於或等於350℃。例如，第三熱處理可以執行於250℃，在含氧的氣氛中持續執行1小時。第三熱處理可以降低電晶體的電特徵的變動。當閘極絕緣層312為含氧的絕緣層時，氧可以被供給至第二氧化物半導體層306a。
注意，雖然第三熱處理在此實施例中係在閘極絕緣層312形成後執行，但第三熱處理的時序並不限於此。當氧被以另一處理，例如第二熱處理所供給至第二氧化物半導體層306a時，可以省略第三熱處理。
經由上述步驟，完成了包含第一氧化物半導體層304a及第二氧化物半導體層306a的電晶體350(見圖3E)。
示於圖3E的電晶體350包含設在基材300之上的第一氧化物半導體層304a，其間有絕緣層302；設在第一氧化物半導體層304a之上的第二氧化物半導體層306a；電連接至第二氧化物半導體層306a的源極或汲極電極308a及源極或汲極電極308b；設置有閘極絕緣層312，以覆蓋第二氧化物半導體層306a、源極或汲極電極308a及源極或汲極電極308b；在閘極絕緣層312之上的閘極電極314；在閘極絕緣層312與閘極電極314之上的層間絕緣 層316；及在層間絕緣層316之上的層間絕緣層318。
在此實施例中所述之電晶體350中，第一氧化物半導體層304a與第二氧化物半導體層306a被高度純化，及在第一氧化物半導體層304a與第二氧化物半導體層306a中之氫濃度為5×1019atom/cm3或更低，較佳5×1018atom/cm3或更低，更好為5×1017atom/cm3或更低。相較於具有約1×1014/cm3的載子密度的一般矽晶圓，第一氧化物半導體層304a與第二氧化物半導體層306a具有足夠低載子密度(例如低於1×1012/cm3，較佳低於1.45×1010/cm3)。因此，足夠降低關斷電流。例如，在室溫之電晶體350的關斷電流密度(以關斷電流除以電晶體通道寬度取得之值)係約1×10-20A/μm(10zA/μm)至1×10-19A/μm(100zA/μm)。
使用以被高度純化及變成本徵氧化物半導體的第一氧化物半導體層304a及第二氧化物半導體層306a，電晶體的關斷電流被足夠地降低。
再者，在此實施例中，包含結晶區的第一氧化物半導體層304a及由第一氧化物半導體層304a的結晶區結晶成長形成的第二氧化物半導體層306a係被使用作為氧化物半導體層，因此，場效遷移率被改良及實現具有有利電特徵的電晶體。例如，場效遷移率μ可以高於100cm2/V˙sec。
如於此實施例所述，氧化物半導體層與閘極絕緣層的厚度、源極電極與汲極電極間之距離等係在其個別預定範圍內，藉以可以維持有利特徵並完成縮小化。
於此實施例中所述之結構、方法及類似物可以適當地組合於其他實施例中所述之任一結構、方法及類似物。
[實施例4]
在此實施例中，將描述一種用以製造包含氧化物半導體的半導裝置的方法。明確地說，將參考圖4A至4F描述在圖1C中之半導體裝置的製造方法。注意，依據此實施例之製造半導體裝置的方法與在任一上述實施例(尤其實施例2)中所述之製造半導體裝置的方法具有很多共同點。因此，將主要描述不同點。注意有可能藉由組合此實施例之製造方法與上述任一實施例(例如實施例3)之一部份，以製造示於圖1D的半導體裝置。
首先，絕緣層402被形成在基材400之上。隨後，氧化物半導體層406係被形成在絕緣層402之上(見圖4A)。前述實施例可以參考其詳細說明。
再者，氧化物半導體層406係被以例如蝕刻之方法處理，使用一遮罩，以形成島狀氧化物半導體層406a。導電層408與絕緣層410係被形成以覆蓋氧化物半導體層406a(見圖4B)。注意絕緣層410並不是基本要件，但能有效地選擇氧化隨後予以形成之源極電極與汲極電極的側表面。另外，絕緣層410也有效於降低閘極電極與源極或汲極電極間之電容。
前述實施例可以參考島狀氧化物半導體層406a的形成及熱處理的詳細說明。另外，前述實施例也可以參考導 電層408的詳細說明。
絕緣層410可以藉由CVD法、濺鍍法、或類似法加以形成。絕緣層410較佳被形成以包含氧化矽、氮化矽、氧氮化矽、氧化鋁、氧化鉿、氧化鉭或類似物。注意，絕緣層410可以具有單層結構或堆疊結構。對於絕緣層410的厚度，並沒有特別限制；絕緣層410可以例如具有大於或等於10nm及小於或等於200nm的厚度。
再者，導電層408及絕緣層410係被選擇地蝕刻：因此，形成源極或汲極電極408a、源極或汲極電極408b、絕緣層410a、及絕緣層410b(見圖4C)。細節係類似於在上述實施例中形成源極與汲極電極的製程。注意，例如鋁、鈦、鉬、或銅的材料係適用於電漿氧化處理，其係予以隨後形成，並較佳被使用以作為源極或汲極電極408a及源極或汲極電極408b的材料。
然後，氧化處理係被執行以供給氧至氧化物半導體層406a。藉由氧化處理，氧化物區411a係被形成為源極或汲極電極408a的一部份，及氧化物區411b係被形成為源極或汲極電極408b的一部份(見圖4D)。藉由氧化處理，氧化物區也被形成在源極或汲極電極408a及源極或汲極電極408b的周邊上。
氧化處理係較佳使用具有微波(300MHz至300GHz)的氧電漿激勵執行，這也稱為電漿氧化處理。理由為高密度電漿係為以微波之電漿激勵加以實現，對氧化物半導體層406a的損壞可以足夠降低。
明確地說，上述處理可以例如在50Pa至5000Pa(典型500Pa)壓力下，以200℃至400℃的基材溫度(典型300℃)，使用氧與氬的混合氣體以300MHz至300GHz(典型，2.45GHz)加以執行。
藉由上述氧化處理，氧被供給至氧化物半導體層406a。因此，對氧化物半導體層406a的損壞可以足夠降低，另外，由於氧缺乏之在能帶隙中之缺陷位準可以降低。換句話說，氧化物半導體層406a的特徵可以進一步改良。
注意，沒有對具有微波的電漿處理處理的限制，任何其他使得對氧化物半導體層406a的損壞足夠降低及供給氧至氧化物半導體層406a的供給之方法可以使用。例如，可以使用在含氧氣氛中之熱處理的方法。
組合氧化處理，可以執行自氧化物半導體層406a移除水、氫或類似物的處理。在此時，可以執行例如，使用例如氮或氬之氣體的電漿處理。
注意氧化處理中，氧化物區411a及氧化物區411b係分別被形成在源極或汲極電極408a的一部份及源極或汲極電極408b的一部份中(尤其是對應於其側表面的部份)。當電晶體450縮小化(例如，當通道長度短於1000nm，特別是70nm或更短時)，氧化物區係特別有效。以電晶體的縮小化，閘極絕緣層412需要有較小厚度。為何設置氧化物區的理由為氧化物區可以防止由閘極絕緣層412的厚度降低或與之有關的缺陷覆蓋造成之閘極 電極414與源極或汲極電極408a間及閘極電極414與源極或汲極電極408b間之短路。注意當具有5nm或更多之厚度(較佳10nm或更多)時，氧化物區係足夠有效。
氧化處理於改良絕緣層402的曝露部份之膜品質係有效的。
注意，絕緣層410a及絕緣層410b的重要在於這些絕緣層作動為防止源極或汲極電極408a及源極或汲極電極408b的上部份的氧化。這是因為在遮罩被使用作為蝕刻時，執行電漿處理極端困難。
再者，閘極絕緣層412係被形成與氧化物半導體層406a的部份接觸，而不必曝露至空氣。然後，閘極電極414被形成在閘極絕緣層412之上，在與氧化物半導體層406a重疊的區域中，及層間絕緣層416、及層間絕緣層418係被形成在閘極絕緣層412與閘極電極414之上(見圖4E)。前述實施例可以參考其詳細說明。
透過上述步驟，完成了包含氧化物半導體的電晶體450。
在此實施例中，氧電漿處理係被執行於氧化物半導體層406a上，以供給氧至氧化物半導體層406a。因此，電晶體450具有較佳特徵。另外，對應於源極或汲極電極的側表面之區域被氧化，因此，可以防止由於閘極絕緣層厚度降低造成之閘極電極與源極電極(或汲極電極)間之短路。
再者，當絕緣層設在源極及汲極電極之上時，於閘極 電極與源極電極間及閘極電極與汲極電極間形成之電容可以降低；因此，半導體裝置可以以較高速操作。
在此實施例中所述之結構、方法及類似者可以與在其他實施例所述之任一結構、方法及類似適當組合。
[實施例5]
在此實施例中，包含於上述實施例所述之電晶體的半導體裝置的例子將參考圖5A及5B、圖6A及6B、圖7A1、7A2及7B與圖8A與8B加以描述。
<半導體裝置的結構例>
圖5A顯示電路架構，其中於上述實施例所述之電晶體被使用作為二極體。注意，在二極體狀連接的電晶體110中，閘極端側與第一端為陽極與第二端側為陰極。
圖5B顯示CMOS電路例，其中，n-通道電晶體及p-通道電晶體為互補組合。於此，描述為最簡單CMOS電路的CMOS反相器電路。在CMOS反相器電路中，第一電晶體112的閘極電極係被電連接至第二電晶體114的閘極電極；第一電晶體112的源極電極係被電連接至一端VL；第一電晶體112的汲極電極係電連接至第二電晶體114的源極電極；及第二電晶體114的汲極電極係電連接至另一端VH。
第一電晶體112為n-通道電晶體，及述於上述實施例之電晶體可以使用。第二電晶體114為p-通道電晶體，及 第二電晶體114可以使用氧化物半導體或其他材料(例如矽)形成。
圖6A顯示半導體裝置的例子，其結構對應所謂DRAM(動態隨機存取記憶體)。示於圖6A的記憶體格陣列120具有一結構，其中多數記憶體格130係被排列為矩陣。記憶體格陣列120包含多數第一配線及多數第二配線。
記憶體格130包含電晶體131及電容132。電晶體131的電極係電連接至第一配線。電晶體131的源極電極及汲極電極之一係電連接至第二配線，及電晶體131的源極電極與汲極電極之一係電連接至電容的一電極。電容的另一電極被供給以預定電位。於上述任一實施例中所述之電晶體被應用至電晶體131。
上述任一實施例所述之電晶體具有極端低的關斷電流。因此，當電晶體被應用至圖6A所述之(被認為所謂DRAM)半導體裝置時，可以取得實質非揮發記憶體。
圖6B顯示一半導體裝置例，其結構對應於所謂SRAM(靜態隨機存取記憶體)。示於圖6B中之記憶體格陣列140具有一結構，其中，多數記憶體格150被排列為陣列。記憶體格陣列140包含多數第一配線、多數第二配線、多數第三配線及多數第四配線。
記憶體格150包含第一電晶體151、第二電晶體152、第三電晶體153、第四電晶體154、第五電晶體155、及第六電晶體156。第一電晶體151及第二電晶體 152各個作動為選擇電晶體。第三電晶體153及第四電晶體154之一為n-通道電晶體(於此，第四電晶體154為n-通道電晶體)及第三電晶體153及第四電晶體154之另一個為p-通道電晶體(於此，第三電晶體153為p-通道電晶體)。換句話說，第三電晶體153及第四電晶體154形成CMOS電路。類似地，第五電晶體155與第六電晶體156形成CMOS電路。
第一電晶體151、第二電晶體152、第四電晶體154及第六電晶體156為n-通道電晶體，及於上述任一實施例所述之電晶體可以應用於其上。第三電晶體153及第五電晶體155為p-通道電晶體，它們可以使用氧化物半導體或其他材料(例如矽)形成。
<非揮發記憶體裝置的結構例>
再者，將參考圖7A1、7A2及7B與圖8A及8B描述包含依據上述任一實施例之電晶體的非揮發記憶體裝置的結構例。
在圖7A1所示之半導體裝置中，第一配線(第1線，也稱為源極線)及電晶體160的源極電極係彼此電連接，及第二配線(第2線，也稱為位元線)及電晶體160的汲極電極係彼此連接。第三配線(第3線，也稱為第一信號線)及電晶體162的源極電極與汲極電極之一係彼此電連接。第四配線(第4線，也稱為第二信號線)及電晶體162的閘極電極係彼此電連接。電晶體160的閘極電極及電晶體 162的源極電極與汲極電極之另一係電連接至電容164的一電極，及第五配線(第5線，也稱為字元線)及電容164的另一電極係彼此電連接。
於此，包含上述任一實施例所述之氧化物半導體的電晶體被應用至至少該電晶體162。包含於上述任一實施例所述之氧化物半導體的電晶體具有極端低之關斷電流。為了該理由，電晶體160的閘極電極的電位可以藉由關斷電晶體162而被保持極端長的時間。設置有電容164，其促成電荷保持在電晶體160的閘極電極及儲存資料的讀取。包含氧化物半導體的電晶體162具有大於或等於10nm及小於或等於1000nm的通道長度(L)，例如大於或等於10nm及小於或等於70nm；因此，其有低功率消耗與高速操作的特徵。電晶體160可以包含氧化物半導體或其他材料。
在圖7A1中之半導體裝置利用電晶體160的閘極電極電位可以被保持的優點，藉以，資料的寫入、保持及讀取可以如下所述地執行。
說明係首先作出對資料的寫入及保持。首先，第四配線的電位被設定至該電晶體162被導通的電位，使得電晶體162被導通。因此，第三配線的電位被供給至電晶體160閘極電極與電容164。即，一預定電荷被給至電晶體160的閘極電極(寫入)。於此，用以供給兩不同電位之電荷之一(以下，稱為低位準電荷及高位準電荷)係被給至電晶體160的閘極電極。隨後，第四配線的電位被設定至電 晶體162導通的電位，使得電晶體162被導通。因此，給至電晶體160的閘極電極之電荷係被保持(保持)。
因為電晶體162的關斷電流很小，所以電晶體160的閘極電極的電荷被保持一長時間。
再者，針對資料寫入作出說明。藉由供給適當電位(讀取電位)至第五配線，同時預定電位(固定電位)被供給至第一配線，第二配線的電位取決於保持於電晶體160的閘極電極的電荷量而改變。這是因為通常當電晶體160為n-型電晶體時，當高位準電荷被給至電晶體160的閘極電極時的視在臨限電壓Vth_H係低於低位準電荷被給至電晶體160的閘極電極的視在臨限電壓Vth_L。於此，視在臨限電壓稱為第五配線的電位，其係為導通電晶體160所需。因此，第五配線的電位被設定為在Vth_H及Vth_L間之中間的電位V0，藉以可以決定電晶體160的閘極電極的電荷。例如，當在寫入時給定高位準電荷，當第五配線的電位被設定為V0(>Vth_H)時，電晶體160被導通。當在寫入時，低位準電荷被給定時，當第五配線的電位被設定為V0(<Vth_L)時，電晶體160保持關斷狀態。因此，儲存資料可以為第二配線的電位所讀取。
當資料未被讀取時，允許電晶體160關斷不論閘極電極的狀態的電位，即低於Vth_H的電位可以施加至第五配線。或者，允許電晶體160予以導通，不管閘極電極的狀態的電位，即一高於Vth_L的電位可以應用至第五配線。
然後，針對資料的重寫作出說明。資料的重寫係以類 似於資料寫入及支持的方式加以執行。即，第四配線的電位被設定至允許電晶體162予以導通的電位，藉以電晶體162被導通。因此，第三配線的電位(相關於新資料的電位)係被供給至電晶體160的閘極電極與電容164。隨後，第四配線的電位被設定至允許電晶體162予以關斷的電位，藉以電晶體162被關斷。因此，有關於新資料的電荷被給定至電晶體160的閘極電極。
依據所揭示本發明之半導體裝置，資料可以如上所述直接為資料的另一寫入所重新寫入。為了該理由，為快閃記憶體或類似物所需之抹除操作並不需要，使得由抹除操作所造成之操作速度的降低可以防止。換句話說，可以實現半導體裝置的高速操作。
注意，電晶體162的源極電極或汲極電極被電連接至電晶體160的閘極電極，藉以具有類似於用於非揮發記憶體格的浮置閘極電晶體之浮置閘極的作用。因此，當電晶體162的源極電極或汲極電極被電連接至電晶體160的閘極部份被在一些例子中被稱為浮置閘極部份FG。當電晶體162被關斷時，浮置閘極部份FG可以被視為內藏於絕緣體中，因此，電荷被保持於浮置閘極部份FG。包含氧化物半導體的電晶體162的關斷電流的量係小於或等於包含矽半導體或類似物之電晶體電流的量的十萬分之一；因此，由於電晶體162的洩漏電流，所以，累積於浮置閘極部份FG中的電荷損失可忽略。即，以包含氧化物半導體的電晶體162，可以實現非揮發記憶體裝置。
圖7A1中之半導體裝置可以具有圖7A2中所示之電路結構，假設例如在圖7A1中之半導體裝置中之電晶體的元件包含電阻及電容。即，在圖7A2中，電晶體160及電容164個別被視為包含電阻及電容。R1及C1分別表示電容164的電阻值及電容值。電阻值R1對應於取決於包含於電容164中之絕緣層的電阻值。R2及C2分別表示電晶體160的電阻值及電容值。電阻值R2對應於取決於當電晶體160導通時的閘極絕緣層的電阻值。電容值C2對應於所謂閘極電容(形成在閘極電極與源極電極或汲極電極間之電容)的電容值。注意，因為電阻值R2只顯示在電晶體160的閘極電極與其通道形成區間之電阻值，所以，其連接部份係為虛線顯示，以清楚顯示此點。
當電晶體162係為關斷狀態時之在源極電極與汲極電極間之電阻值(也稱為有效電阻)為ROS，及當ROS為R1或更小及ROS為R2或更小時，電荷保持週期(也稱為資料保持週期)係主要為電晶體162的關斷電流所決定。
另一方面，當條件未符合時，即使電晶體162的關斷電流足夠小，仍有困難足夠確保保持週期。這是因為由電晶體162以外的部份造成之洩漏很大。因此，可以認為於本實施例所揭示之半導體裝置想要地滿足上述關係。
想要C1≧C2被滿足。如果C1大，則當浮置閘極部份FG的電位為第五配線所控制(例如讀取時間)，第五配線的電位保持為低。
當滿足上述關係時，可以實現更有利之半導體裝置。 注意R1及R2為電晶體160的閘極絕緣層及電晶體162的閘極絕緣層所控制。相同關係被應用至C1及C2上。因此，閘極絕緣層的材料、厚度及類似物被想要地適當設定，以滿足上述關係。
具有與上述半導體裝置不同結構的半導體裝置係示於圖7B。在示於圖7B的半導體裝置中，電晶體160的閘極電極、電晶體162的源極電極與汲極電極之一、及電容164的一電極被彼此電連接。第一配線與電晶體160的源極電極係彼此電連接。第二配線與電晶體160的汲極電極係彼此電連接。第三配線與電晶體162的源極電極與汲極電極的另一個係彼此電連接。第四配線與電晶體162的第一閘極電極彼此電連接。第五配線與電容164的另一電極彼此電連接。第六配線與電晶體162的第二閘極電極係彼此電連接。與施加至第四配線相同的電位可以施加至第六配線。或者，可以被施加至第四配線不同的電位可以被施加至第六配線，使得第六配線係獨立於第四配線的控制。
即，在圖7B的半導體裝置中，圖7A1中之半導體裝置的電晶體162係被以具有第二閘極電極的電晶體162替換。因此，除了取得在圖7A1中之半導體裝置的作用，在圖7B中之半導體裝置可以取得容易調整電晶體162的調整電特徵(例如，臨限電壓)的作用。例如，藉由施加負電位至第六配線，電晶體162可以容易常閉。
注意，電子為主要載子的n-通道電晶體係被使用於上述說明中；不必說明，可以使用電洞為主要載子的p-通道 電晶體，以替代n-通道電晶體。
再者，例示於圖7A1、7A2及7B的半導體裝置的應用例係參考圖8A及8B加以描述。圖8A及8B係為半導體裝置的電路圖例，各個包含多數示於圖7A1的多數半導體裝置(以下稱為記憶體格190)。圖8A為所謂NAND半導體裝置電路圖，其中記憶體格190被串聯連接，及圖8B為所謂NOR半導體裝置的電路圖，其中記憶體格190係被並聯連接。
圖8A中之半導體裝置包含源極線SL、位元線BL、第一信號線S1、多數第二信號線S2、多數字元線WL、及多數記憶體格190。在圖8A中，一源極線SL及一位元線BL係設在半導體裝置中；然而，所揭示之發明並不限於此。可以設置多數源極線SL及多數位元線BL。
在各個記憶體格190中，電晶體160的閘極電極、電晶體162的源極電極與汲極電極之一、及電容164的一電極係彼此電連接。第一信號線S1及電晶體162的源極電極與汲極電極之另一係彼此電連接，及第二信號線S2及電晶體162的閘極電極係彼此電連接。字元線WL及電容164的另一電極係彼此電連接。
再者，包含於記憶體格190中之電晶體160的源極電極係電連接至在相鄰記憶體格190中之電晶體160的汲極電極。包含在記憶體格190中之電晶體160的汲極電極係電連接至在相鄰記憶體格190中之電晶體160的源極電極。注意，包含在串聯連接之多數記憶體格的記憶體格 190中之電晶體160的汲極電極設在端之一，其係電連接至位元線。包含在多數串聯連接之記憶體的記憶體格190中之電晶體160的源極電極係設在另一端並電連接至源極線。
在圖8A中之半導體裝置中，在每列中係執行寫入操作及讀取操作。寫入操作係執行如下。電晶體162導通的電位係供給至予以執行寫入的列的第二信號線S2，使得予以執行之寫入的列的電晶體162係被導通。因此，第一信號線S1的電位被供給至該指定列的電晶體160的閘極電極，使得預定電荷被給至閘極電極。因此，資料可以被寫入至指定列的記憶體格。
再者，讀取操作係執行如下。首先，電晶體160導通而不管其閘極電極中之電荷的電位係被供給至予以執行讀取以外之列的其他例的字元線WL，使得予以執行讀取以外的列的其他列的電晶體160被導通。因此，決定電晶體160導通狀態或關斷狀態的電位(讀取電位)係取決於在被供給至該予以執行讀取之列的字元線WL的電晶體160的閘極電極上的電荷而決定。隨後，一固定電位係被供給至源極線SL，使得連接至位元線BL的讀取電路(未示出)為操作。於此，在源極線SL及位元線BL間之多數電晶體160被導通，除了予以執行讀取的列以外之電晶體160；因此，在源極線SL與位元線BL間之導通係藉由在該列予以執行讀取的電晶體160的狀態所決定。即，為讀取電路所讀取之位元線BL的電位係取決於在予以讀取的列的 電晶體160的閘極電位。在此一方式中，資料可以由指定記憶體格讀出。
在圖8B中之半導體裝置包含多數源極線SL、多數位元線BL、多數第一信號線S1、多數第二信號線S2、多數字元線WL、及多數記憶體格190。電晶體160的閘極電極、電晶體162的源極電極與汲極電極之一、及電容164的一電極係彼此電連接。源極線SL及電晶體160的源極電極係彼此電連接。位元線BL與電晶體160的汲極電極係彼此電連接。第一信號線S1及電晶體162的源極電極與汲極電極之另一係彼此電連接，及第二信號線S2與電晶體162的閘極電極係彼此電連接。字元線WL及電容164的另一電極係彼此電連接。
在圖8B的半導體裝置中，各列中執行有寫入操作及讀取操作。寫入操作係以類似於圖8A中之半導體裝置的方式加以執行。讀取操作係被執行如下。首先，以電晶體160被關斷而不管其閘極電極中之電荷的電位被供給至予以執行讀取的列以外的列的字元線WL，使得予以執行列以外的列的電晶體160被關斷。然後，電晶體160的導通或關斷狀態的電位(讀取電位)係取決於在電晶體160之閘極電極中之被供給至予以執行讀取的列的字元線WL上的電荷加以決定。隨後，一固定電位被供給至源極線SL，使得連接至位元線BL的讀取電路(未示出)***作。於此，在源極線SL與位元線BL間之導通係藉由予以執行讀取的列的電晶體160的狀態所決定。即，為讀取電路所 讀取之位元線BL的電位取決於予以執行讀取的列的電晶體160的閘極電極中之電荷。以此方式，資料可以由指定記憶體格讀取。
在此實施例中所述之結構、方法及類似可以與其他實施例中之述之任一結構、方法及類似等適當組合。
[實施例6]
在此實施例中，將參考圖9A至9F描述於上述任一實施例中所述之半導體裝置被應用至電子裝置的情形。在此實施例中，描述當上述半導體裝置被應用至例如電腦、行動手機(也稱為行動電話或行動電話裝置)、個人數位助理(包含攜帶式遊戲機、聲音播放裝置及類似物)、例如數位相機或數位影像攝影機的攝像機、電子紙、及電視機(有時也稱為電視或電視接收機)的電子裝置的情形。
圖9A顯示筆記型個人電腦，其包含外殼601、外殼602、顯示部份603、鍵盤604、及類似物。在外殼601及外殼602中，設有於以上任一實施例中所述之半導體裝置。因此，可以實現具有小型、高速操作及低功率消耗特徵的筆記型個人電腦。
圖9B顯示數位個人助理(PDA)，其包含設有顯示部份613、外部界面615、操作鈕614及類似物之主體611。另外，也設有尖筆612，以控制個人數位助理及類似物。在主體611中，設有於上述任一實施例所述之半導體裝置。因此，可以實現具有小型、高速操作及低功率消 耗特徵的個人數位助理。
圖9C顯示電子書讀取器620，其被安裝有電子紙並包含兩外殼，外殼621及外殼623。外殼621及外殼623分別設有顯示部份625及顯示部份627。外殼621係為鉸鏈637所組合至外殼623，使得電子書讀取器620可以使用該鉸鏈637作為軸而開閉。外殼621設有電源鈕631、操作鍵633、喇叭635及類似物。在外殼621及外殼631的至少之一，設有在上述任一實施例所述之半導體裝置。因此，可以實現具有小型、高速操作及低功率消耗特徵的電子書讀取器。
圖9D顯示行動電話，其包含兩外殼，外殼640及外殼641。再者，當如圖9D所示開發的狀態時的外殼640及641可以滑動，使得一個疊於另一個之上。因此，行動電話的尺寸可以降低，這使得行動電話適用以攜帶。外殼641包含顯示面板642、喇叭643、麥克風644、指標裝置646、攝影機鏡頭647、外部連接端648、及類似物。外殼640包含太陽電池649，用以充電行動電話、外部記憶體槽650及類似物。另外，天線被加入外殼641中。在外殼640及641之至少之一中，設有於以上任一實施例所述之半導體裝置。因此，可以實現具有小型、高速操作及低功率消耗的特徵的行動電話。
圖9E顯示一數位相機，包含主體661、顯示部份667、接目鏡部份663、操作開關664、顯示部份665、電池666及類似物。在主體661中，可以設有於上述任一實 施例所述之半導體裝置。因此，可以實現具有小型、高速操作及低功率消耗的特徵之數位相機。
圖9F顯示電視裝置670，其包括外殼671、顯示部份673、座台675及類似物。電視裝置670可以以外殼671的操作開關或遙控器680操作。外殼671及遙控器680係被安裝有以上任一實施例中所述之半導體裝置。因此，可以實現具有高速操作及低功率消耗特徵的電視裝置。
如上所述，於此實施例所述之電子裝置係被各個安裝有依據上述任一實施例的半導體裝置。因此，可以實現具有小型、高速操作及低功率消耗特徵的電子裝置。
[例子1]
使用依據所揭示發明的電晶體，短通道效應被足夠抑制的半導體裝置可以被實現。藉由電腦模擬以確認作用結果將參考圖10A至10C、圖11及圖12加以描述。
在此例子的電腦模擬中，對應於圖1A的結構之電晶體係被使用作為模型。假設，在氧化物半導體層中，能帶隙為3.15eV，相對電容率為15，及電子遷移率為10cm2/V˙s。源極或汲極電極的電子親和力及氧化物半導體層的電子親和力被假設為彼此相等(4.3eV)。閘極電極係被假設為鎢層，及其功函數係被等於4.6eV。由Silvaco Data Systems公司所製造的裝置模擬器“Altas”被使用作為計算。
至於依據計算的參數，可以使用氧化物半導體的厚度 (tos)、閘極絕緣層的厚度(d)、電晶體的臨限電壓(Vth)、電晶體的通道長度(L)等。圖10A至10C顯示計算結果。在圖10A至10C中，水平軸代表通道長度L(nm)，及垂直軸代表臨限電壓Vth。在圖10A至10C中，顯示通道長度L及臨限電壓Vth相對於閘極絕緣層的四個不同厚度間之關係。
由圖11所示之結果，可以計算實現常閉電晶體所需之通道長度L(nm)的下限。在圖11中，在氧化物半導體層的厚度(tos)與閘極絕緣層的厚度(d)間之關係中，顯示實現常閉電晶體所需的通道長度L(nm)的下限。在圖11中，水平軸代表以此一方式取得之值(nm-1)，其中相對電容率ε r係為閘極絕緣層的厚度(d)所除，及垂直軸代表通道長度的允許下限Lmin(nm)。注意，至於用以實現常閉電晶體的條件，使用Vth>0。即，圖11顯示通道長度L的下限圖，以滿足在圖10A至10C中之Vth>0，以考量在氧化物半導體層的厚度(tos)及閘極絕緣層的厚度(d)間之關係。注意，在圖中之曲線為近似線。
由圖11發現，當tos為30nm時，當ε r/d大於或等於1.3(nm-1)及小於或等於7.9(nm-1)時，通道長度L係在範圍為大於或等於20(nm)及小於或等於70(nm)內。當tos為10nm時，當ε r/d大於或等於1.3(nm-1)及小於或等於7.9(nm-1)時，通道長度L係在範圍為大於或等於15(nm)及小於或等於40(nm)範圍內。當tos為3nm，及當ε r/d為大於或等於1.3(nm-1)及小於或等於7.9(nm-1)時，通道長 度L的範圍係在大於或等於10(nm)及小於或等於30(nm)內。
這顯示通道長度L為大於或等於10(nm)及小於或等於70(nm)，當tos為大於或等於3(nm)及小於或等於30(nm)及ε r/d大於等於1.3(nm-1)及小於或等於7.9(nm-1)。
圖12顯示依據所揭示發明之電晶體的切換速度(切換頻率)與其通道長度L間之關係。在圖12中，水平軸代表通道長度L(nm)及垂直軸代表切換速度(GHz)。於此，切換速度係為切換所需之時間τ的倒數。
例如，可以了解的是，當通道長度L係在大於或等於10(nm)及小於或等於70(nm)時，可以實現其中1/τ大於或等於1(GHz)及小於或等於20(GHz)的高速操作。
本案係根據於2009年12月25日對日本專利局申請之日本專利申請第2009-294738號，其整個內容係併入作為參考。
200‧‧‧基材
202‧‧‧絕緣層
206a‧‧‧氧化物半導體層
208a‧‧‧源極或汲極電極
208b‧‧‧源極或汲極電極
212‧‧‧閘極絕緣層
214‧‧‧閘極電極
216‧‧‧層間絕緣層
218‧‧‧層間絕緣層
250‧‧‧電晶體
L‧‧‧通道長度
tos‧‧‧厚度
tox‧‧‧厚度

Claims (11)

  1. 一種半導體裝置，包含：氧化物半導體層；源極電極及汲極電極，電連接至該氧化物半導體層；第一絕緣層，在該源極電極與該汲極電極之上；閘極絕緣層，在該氧化物半導體層之上；及閘極電極，在該閘極絕緣層之上，其中該閘極絕緣層係位於該第一絕緣層的側表面與該閘極電極之間。
  2. 一種半導體裝置，包含：第一氧化物半導體層；第二氧化物半導體層，在該第一氧化物半導體層上；源極電極及汲極電極，電連接至該第二氧化物半導體層；第一絕緣層，在該源極電極與該汲極電極之上；閘極絕緣層，在該第二氧化物半導體層之上；及閘極電極，在該閘極絕緣層之上，其中該閘極絕緣層係位於該第一絕緣層的側表面與該閘極電極之間。
  3. 如申請專利範圍第1或2項之半導體裝置，其中該閘極絕緣層係與該第一絕緣層的該側表面接觸。
  4. 如申請專利範圍第1或2項之半導體裝置，其中該第一絕緣層包含第一區與第二區，及 其中該第一區與該第二區係分別設於該源極電極與該汲極電極上。
  5. 如申請專利範圍第1或2項之半導體裝置，更包含：第二絕緣層，在該第一絕緣層、該閘極絕緣層與該閘極電極上，其中該第二絕緣層包含氧化矽、氧化鉿、或氧化鋁。
  6. 如申請專利範圍第1或2項之半導體裝置，其中該源極電極與該汲極電極的各個側表面具有氧化物區。
  7. 如申請專利範圍第1項之半導體裝置，其中該氧化物半導體層的厚度係大於或等於1nm及小於或等於50nm，其中該閘極絕緣層滿足一關係式，當用於該閘極絕緣層的材料的相對電容率為εr及該閘極絕緣層的厚度為d時，εr/d大於或等於0.08(nm-1)及小於或等於7.9(nm-1)，其中該源極電極與該汲極電極間之距離為大於或等於10nm及小於或等於1μm，及其中該源極電極與該汲極電極的各個側表面具有氧化物區。
  8. 如申請專利範圍第2項之半導體裝置，其中該第一氧化物半導體層的厚度與該第二氧化物半導體層的厚度的總和大於或等於1nm及小於或等於50nm， 其中該閘極絕緣層滿足一關係式，當用於該閘極絕緣層的材料的相對電容率為εr及該閘極絕緣層的厚度為d時，εr/d大於或等於0.08(nm-1)及小於或等於7.9(nm-1)，其中該源極電極與該汲極電極間之距離為大於或等於10nm及小於或等於1μm，及其中該源極電極與該汲極電極的各個側表面具有氧化物區。
  9. 如申請專利範圍第1項之半導體裝置，其中該氧化物半導體層包含結晶區。
  10. 如申請專利範圍第2項之半導體裝置，其中該第二氧化物半導體層包含結晶區。
  11. 如申請專利範圍第7或8項之半導體裝置，其中該閘極絕緣層包含氧化鋁、氧化鉿、氧化鉭、氧化釔或矽酸鉿。
TW104123763A 2009-12-25 2010-12-15 半導體裝置及其製造方法 TWI553872B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2009294738 2009-12-25

Publications (2)

Publication Number Publication Date
TW201539766A TW201539766A (zh) 2015-10-16
TWI553872B true TWI553872B (zh) 2016-10-11

Family

ID=44186319

Family Applications (3)

Application Number Title Priority Date Filing Date
TW099143989A TWI503977B (zh) 2009-12-25 2010-12-15 半導體裝置及其製造方法
TW105122909A TWI608622B (zh) 2009-12-25 2010-12-15 半導體裝置及其製造方法
TW104123763A TWI553872B (zh) 2009-12-25 2010-12-15 半導體裝置及其製造方法

Family Applications Before (2)

Application Number Title Priority Date Filing Date
TW099143989A TWI503977B (zh) 2009-12-25 2010-12-15 半導體裝置及其製造方法
TW105122909A TWI608622B (zh) 2009-12-25 2010-12-15 半導體裝置及其製造方法

Country Status (5)

Country Link
US (3) US8664652B2 (zh)
JP (4) JP5079076B2 (zh)
KR (4) KR20170142998A (zh)
TW (3) TWI503977B (zh)
WO (1) WO2011077966A1 (zh)

Families Citing this family (42)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102008754B1 (ko) 2010-01-24 2019-08-09 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시 장치와 이의 제조 방법
KR101932576B1 (ko) * 2010-09-13 2018-12-26 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제작 방법
WO2012128030A1 (en) 2011-03-18 2012-09-27 Semiconductor Energy Laboratory Co., Ltd. Oxide semiconductor film, semiconductor device, and manufacturing method of semiconductor device
WO2013005380A1 (en) 2011-07-01 2013-01-10 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
KR102014876B1 (ko) 2011-07-08 2019-08-27 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 반도체 장치의 제작 방법
WO2013042696A1 (en) * 2011-09-23 2013-03-28 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US9018629B2 (en) * 2011-10-13 2015-04-28 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing semiconductor device
CN104025301B (zh) * 2011-10-14 2017-01-18 株式会社半导体能源研究所 半导体装置
TWI483344B (zh) * 2011-11-28 2015-05-01 Au Optronics Corp 陣列基板及其製作方法
TWI621185B (zh) 2011-12-01 2018-04-11 半導體能源研究所股份有限公司 半導體裝置及半導體裝置的製造方法
KR20140101817A (ko) 2011-12-02 2014-08-20 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제작 방법
WO2013094547A1 (en) 2011-12-23 2013-06-27 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
JP6053490B2 (ja) 2011-12-23 2016-12-27 株式会社半導体エネルギー研究所 半導体装置の作製方法
KR101308809B1 (ko) 2012-01-20 2013-09-13 경희대학교 산학협력단 산화물 반도체 박막 트랜지스터 제조방법 및 이를 이용한 능동구동 디스플레이 장치, 능동구동 센서장치
TWI463670B (zh) * 2012-03-28 2014-12-01 E Ink Holdings Inc 主動元件
JP6224931B2 (ja) 2012-07-27 2017-11-01 株式会社半導体エネルギー研究所 半導体装置
JP2014082388A (ja) 2012-10-17 2014-05-08 Semiconductor Energy Lab Co Ltd 半導体装置
JP6021586B2 (ja) 2012-10-17 2016-11-09 株式会社半導体エネルギー研究所 半導体装置
JP6059501B2 (ja) 2012-10-17 2017-01-11 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP6204145B2 (ja) 2012-10-23 2017-09-27 株式会社半導体エネルギー研究所 半導体装置
WO2014065343A1 (en) 2012-10-24 2014-05-01 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US9569992B2 (en) * 2012-11-15 2017-02-14 Semiconductor Energy Laboratory Co., Ltd. Method for driving information processing device, program, and information processing device
TWI620323B (zh) * 2012-11-16 2018-04-01 半導體能源研究所股份有限公司 半導體裝置
JP6376788B2 (ja) * 2013-03-26 2018-08-22 株式会社半導体エネルギー研究所 半導体装置およびその作製方法
DE112014002485T5 (de) * 2013-05-20 2016-03-03 Semiconductor Energy Laboratory Co., Ltd. Halbleitervorrichtung
TWI664731B (zh) * 2013-05-20 2019-07-01 半導體能源研究所股份有限公司 半導體裝置
KR102290801B1 (ko) * 2013-06-21 2021-08-17 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제작 방법
WO2015114476A1 (en) * 2014-01-28 2015-08-06 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
JP2015188062A (ja) 2014-02-07 2015-10-29 株式会社半導体エネルギー研究所 半導体装置
KR102400212B1 (ko) 2014-03-28 2022-05-23 가부시키가이샤 한도오따이 에네루기 켄큐쇼 트랜지스터 및 반도체 장치
EP2927934B1 (en) * 2014-03-31 2017-07-05 Flosfia Inc. Crystalline multilayer structure and semiconductor device
JPWO2015151337A1 (ja) * 2014-03-31 2017-04-13 株式会社東芝 薄膜トランジスタ、半導体装置及び薄膜トランジスタの製造方法
US10090388B2 (en) * 2014-03-31 2018-10-02 Flosfia Inc. Crystalline multilayer structure and semiconductor device
US9780226B2 (en) 2014-04-25 2017-10-03 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
US9954113B2 (en) 2015-02-09 2018-04-24 Semiconductor Energy Laboratory Co., Ltd. Transistor including oxide semiconductor, semiconductor device including the transistor, and electronic device including the transistor
US10868045B2 (en) 2015-12-11 2020-12-15 Semiconductor Energy Laboratory Co., Ltd. Transistor, semiconductor device, and electronic device
US9905657B2 (en) 2016-01-20 2018-02-27 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing semiconductor device
US9852801B1 (en) * 2016-12-01 2017-12-26 Commissariat A L'energie Atomique Et Aux Energies Alternatives Method for determining a leakage current through an inter-gate dielectric structure of a flash memory cell
JP2018170325A (ja) 2017-03-29 2018-11-01 株式会社ジャパンディスプレイ 表示装置
JP2018170324A (ja) 2017-03-29 2018-11-01 株式会社ジャパンディスプレイ 表示装置
JP2019129281A (ja) 2018-01-26 2019-08-01 株式会社ジャパンディスプレイ 表示装置及びその製造方法
JP7439101B2 (ja) * 2019-01-09 2024-02-27 アプライド マテリアルズ インコーポレイテッド 膜の有効酸化物厚さを変更するための水素化及び窒化処理

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW200903810A (en) * 2007-02-09 2009-01-16 Idemitsu Kosan Co Thin film transistor manufacturing method, thin film transistor, thin film transistor substrate and image display apparatus, image display apparatus and semiconductor device
WO2009093722A1 (en) * 2008-01-23 2009-07-30 Canon Kabushiki Kaisha Thin film transistor and method of producing same

Family Cites Families (138)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4335161A (en) * 1980-11-03 1982-06-15 Xerox Corporation Thin film transistors, thin film transistor arrays, and a process for preparing the same
JPS60198861A (ja) 1984-03-23 1985-10-08 Fujitsu Ltd 薄膜トランジスタ
JPH0244256B2 (ja) 1987-01-28 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn2o5deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244258B2 (ja) 1987-02-24 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn3o6deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPS63210023A (ja) 1987-02-24 1988-08-31 Natl Inst For Res In Inorg Mater ＩｎＧａＺｎ↓４Ｏ↓７で示される六方晶系の層状構造を有する化合物およびその製造法
JPH0244260B2 (ja) 1987-02-24 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn5o8deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244262B2 (ja) 1987-02-27 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn6o9deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244263B2 (ja) 1987-04-22 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn7o10deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH03101556A (ja) 1989-09-14 1991-04-26 Fujitsu Ltd Ｉｓｄｎプロトコル試験方式
JPH03101556U (zh) * 1990-02-05 1991-10-23
EP0445535B1 (en) * 1990-02-06 1995-02-01 Sel Semiconductor Energy Laboratory Co., Ltd. Method of forming an oxide film
JPH05251705A (ja) 1992-03-04 1993-09-28 Fuji Xerox Co Ltd 薄膜トランジスタ
JP3181692B2 (ja) * 1992-06-26 2001-07-03 富士通株式会社 薄膜トランジスタ及びその製造方法
JP3479375B2 (ja) 1995-03-27 2003-12-15 科学技術振興事業団 亜酸化銅等の金属酸化物半導体による薄膜トランジスタとｐｎ接合を形成した金属酸化物半導体装置およびそれらの製造方法
JP3591061B2 (ja) * 1995-06-13 2004-11-17 カシオ計算機株式会社 薄膜トランジスタの製造方法
DE69635107D1 (de) * 1995-08-03 2005-09-29 Koninkl Philips Electronics Nv Halbleiteranordnung mit einem transparenten schaltungselement
US5847410A (en) 1995-11-24 1998-12-08 Semiconductor Energy Laboratory Co. Semiconductor electro-optical device
JP3625598B2 (ja) * 1995-12-30 2005-03-02 三星電子株式会社 液晶表示装置の製造方法
JP4170454B2 (ja) 1998-07-24 2008-10-22 Ｈｏｙａ株式会社 透明導電性酸化物薄膜を有する物品及びその製造方法
JP3837935B2 (ja) * 1998-09-16 2006-10-25 セイコーエプソン株式会社 薄膜半導体装置の製造方法
JP2000150861A (ja) * 1998-11-16 2000-05-30 Tdk Corp 酸化物薄膜
JP3276930B2 (ja) * 1998-11-17 2002-04-22 科学技術振興事業団 トランジスタ及び半導体装置
TW460731B (en) * 1999-09-03 2001-10-21 Ind Tech Res Inst Electrode structure and production method of wide viewing angle LCD
KR100377509B1 (ko) * 2000-08-17 2003-03-26 한국과학기술연구원 아연산화물 반도체의 금속배선 형성방법
JP4089858B2 (ja) 2000-09-01 2008-05-28 国立大学法人東北大学 半導体デバイス
KR20020038482A (ko) * 2000-11-15 2002-05-23 모리시타 요이찌 박막 트랜지스터 어레이, 그 제조방법 및 그것을 이용한표시패널
JP3997731B2 (ja) * 2001-03-19 2007-10-24 富士ゼロックス株式会社 基材上に結晶性半導体薄膜を形成する方法
JP2002289859A (ja) 2001-03-23 2002-10-04 Minolta Co Ltd 薄膜トランジスタ
JP4090716B2 (ja) 2001-09-10 2008-05-28 雅司 川崎 薄膜トランジスタおよびマトリクス表示装置
JP3925839B2 (ja) 2001-09-10 2007-06-06 シャープ株式会社 半導体記憶装置およびその試験方法
JP4164562B2 (ja) 2002-09-11 2008-10-15 独立行政法人科学技術振興機構 ホモロガス薄膜を活性層として用いる透明薄膜電界効果型トランジスタ
US7061014B2 (en) * 2001-11-05 2006-06-13 Japan Science And Technology Agency Natural-superlattice homologous single crystal thin film, method for preparation thereof, and device using said single crystal thin film
JP4083486B2 (ja) * 2002-02-21 2008-04-30 独立行政法人科学技術振興機構 ＬｎＣｕＯ（Ｓ，Ｓｅ，Ｔｅ）単結晶薄膜の製造方法
CN1445821A (zh) * 2002-03-15 2003-10-01 三洋电机株式会社 ZnO膜和ZnO半导体层的形成方法、半导体元件及其制造方法
US6891227B2 (en) 2002-03-20 2005-05-10 International Business Machines Corporation Self-aligned nanotube field effect transistor and method of fabricating same
JP3933591B2 (ja) * 2002-03-26 2007-06-20 淳二 城戸 有機エレクトロルミネッセント素子
JP2003298062A (ja) * 2002-03-29 2003-10-17 Sharp Corp 薄膜トランジスタ及びその製造方法
US7339187B2 (en) * 2002-05-21 2008-03-04 State Of Oregon Acting By And Through The Oregon State Board Of Higher Education On Behalf Of Oregon State University Transistor structures
JP2004022625A (ja) * 2002-06-13 2004-01-22 Murata Mfg Co Ltd 半導体デバイス及び該半導体デバイスの製造方法
US7105868B2 (en) * 2002-06-24 2006-09-12 Cermet, Inc. High-electron mobility transistor with zinc oxide
US7067843B2 (en) * 2002-10-11 2006-06-27 E. I. Du Pont De Nemours And Company Transparent oxide semiconductor thin film transistors
JP4166105B2 (ja) 2003-03-06 2008-10-15 シャープ株式会社 半導体装置およびその製造方法
JP2004273732A (ja) 2003-03-07 2004-09-30 Sharp Corp アクティブマトリクス基板およびその製造方法
JP4108633B2 (ja) 2003-06-20 2008-06-25 シャープ株式会社 薄膜トランジスタおよびその製造方法ならびに電子デバイス
US7262463B2 (en) * 2003-07-25 2007-08-28 Hewlett-Packard Development Company, L.P. Transistor including a deposited channel region having a doped portion
US7145174B2 (en) * 2004-03-12 2006-12-05 Hewlett-Packard Development Company, Lp. Semiconductor device
US7297977B2 (en) * 2004-03-12 2007-11-20 Hewlett-Packard Development Company, L.P. Semiconductor device
KR101019337B1 (ko) * 2004-03-12 2011-03-07 도꾸리쯔교세이호징 가가꾸 기쥬쯔 신꼬 기꼬 아몰퍼스 산화물 및 박막 트랜지스터
US7282782B2 (en) * 2004-03-12 2007-10-16 Hewlett-Packard Development Company, L.P. Combined binary oxide semiconductor device
GB0409439D0 (en) 2004-04-28 2004-06-02 Koninkl Philips Electronics Nv Thin film transistor
US7211825B2 (en) * 2004-06-14 2007-05-01 Yi-Chi Shih Indium oxide-based thin film transistors and circuits
JP2006100760A (ja) * 2004-09-02 2006-04-13 Casio Comput Co Ltd 薄膜トランジスタおよびその製造方法
US7285501B2 (en) * 2004-09-17 2007-10-23 Hewlett-Packard Development Company, L.P. Method of forming a solution processed device
US7298084B2 (en) * 2004-11-02 2007-11-20 3M Innovative Properties Company Methods and displays utilizing integrated zinc oxide row and column drivers in conjunction with organic light emitting diodes
EP1812969B1 (en) * 2004-11-10 2015-05-06 Canon Kabushiki Kaisha Field effect transistor comprising an amorphous oxide
US7791072B2 (en) * 2004-11-10 2010-09-07 Canon Kabushiki Kaisha Display
CA2585063C (en) * 2004-11-10 2013-01-15 Canon Kabushiki Kaisha Light-emitting device
CA2585071A1 (en) * 2004-11-10 2006-05-18 Canon Kabushiki Kaisha Field effect transistor employing an amorphous oxide
US7863611B2 (en) * 2004-11-10 2011-01-04 Canon Kabushiki Kaisha Integrated circuits utilizing amorphous oxides
US7453065B2 (en) * 2004-11-10 2008-11-18 Canon Kabushiki Kaisha Sensor and image pickup device
US7829444B2 (en) * 2004-11-10 2010-11-09 Canon Kabushiki Kaisha Field effect transistor manufacturing method
US7579224B2 (en) * 2005-01-21 2009-08-25 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing a thin film semiconductor device
TWI505473B (zh) * 2005-01-28 2015-10-21 Semiconductor Energy Lab 半導體裝置，電子裝置，和半導體裝置的製造方法
TWI445178B (zh) * 2005-01-28 2014-07-11 Semiconductor Energy Lab 半導體裝置，電子裝置，和半導體裝置的製造方法
US7858451B2 (en) * 2005-02-03 2010-12-28 Semiconductor Energy Laboratory Co., Ltd. Electronic device, semiconductor device and manufacturing method thereof
US7948171B2 (en) * 2005-02-18 2011-05-24 Semiconductor Energy Laboratory Co., Ltd. Light emitting device
US20060197092A1 (en) * 2005-03-03 2006-09-07 Randy Hoffman System and method for forming conductive material on a substrate
US8681077B2 (en) * 2005-03-18 2014-03-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, and display device, driving method and electronic apparatus thereof
WO2006105077A2 (en) 2005-03-28 2006-10-05 Massachusetts Institute Of Technology Low voltage thin film transistor with high-k dielectric material
US7645478B2 (en) * 2005-03-31 2010-01-12 3M Innovative Properties Company Methods of making displays
US8300031B2 (en) * 2005-04-20 2012-10-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device comprising transistor having gate and drain connected through a current-voltage conversion element
JP2006344849A (ja) 2005-06-10 2006-12-21 Casio Comput Co Ltd 薄膜トランジスタ
US7691666B2 (en) 2005-06-16 2010-04-06 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7402506B2 (en) * 2005-06-16 2008-07-22 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7507618B2 (en) 2005-06-27 2009-03-24 3M Innovative Properties Company Method for making electronic devices using metal oxide nanoparticles
KR100711890B1 (ko) * 2005-07-28 2007-04-25 삼성에스디아이 주식회사 유기 발광표시장치 및 그의 제조방법
JP2007059128A (ja) * 2005-08-23 2007-03-08 Canon Inc 有機ｅｌ表示装置およびその製造方法
JP4870403B2 (ja) * 2005-09-02 2012-02-08 財団法人高知県産業振興センター 薄膜トランジスタの製法
JP5116225B2 (ja) * 2005-09-06 2013-01-09 キヤノン株式会社 酸化物半導体デバイスの製造方法
JP4850457B2 (ja) 2005-09-06 2012-01-11 キヤノン株式会社 薄膜トランジスタ及び薄膜ダイオード
JP4560502B2 (ja) * 2005-09-06 2010-10-13 キヤノン株式会社 電界効果型トランジスタ
JP4280736B2 (ja) * 2005-09-06 2009-06-17 キヤノン株式会社 半導体素子
JP2007073705A (ja) * 2005-09-06 2007-03-22 Canon Inc 酸化物半導体チャネル薄膜トランジスタおよびその製造方法
EP1770788A3 (en) * 2005-09-29 2011-09-21 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device having oxide semiconductor layer and manufacturing method thereof
JP5037808B2 (ja) * 2005-10-20 2012-10-03 キヤノン株式会社 アモルファス酸化物を用いた電界効果型トランジスタ、及び該トランジスタを用いた表示装置
CN101577231B (zh) * 2005-11-15 2013-01-02 株式会社半导体能源研究所 半导体器件及其制造方法
TWI292281B (en) * 2005-12-29 2008-01-01 Ind Tech Res Inst Pixel structure of active organic light emitting diode and method of fabricating the same
US7867636B2 (en) * 2006-01-11 2011-01-11 Murata Manufacturing Co., Ltd. Transparent conductive film and method for manufacturing the same
KR20070076149A (ko) * 2006-01-18 2007-07-24 삼성전자주식회사 박막트랜지스터 기판 및 그 제조 방법
JP4977478B2 (ja) * 2006-01-21 2012-07-18 三星電子株式会社 ＺｎＯフィルム及びこれを用いたＴＦＴの製造方法
JPWO2007089046A1 (ja) 2006-02-02 2009-07-30 忠一 溝口 石炭・バイオマス複合燃料
US7576394B2 (en) * 2006-02-02 2009-08-18 Kochi Industrial Promotion Center Thin film transistor including low resistance conductive thin films and manufacturing method thereof
US7977169B2 (en) * 2006-02-15 2011-07-12 Kochi Industrial Promotion Center Semiconductor device including active layer made of zinc oxide with controlled orientations and manufacturing method thereof
JP5110803B2 (ja) * 2006-03-17 2012-12-26 キヤノン株式会社 酸化物膜をチャネルに用いた電界効果型トランジスタ及びその製造方法
KR20070101595A (ko) * 2006-04-11 2007-10-17 삼성전자주식회사 ＺｎＯ ＴＦＴ
US20070252928A1 (en) * 2006-04-28 2007-11-01 Toppan Printing Co., Ltd. Structure, transmission type liquid crystal display, reflection type display and manufacturing method thereof
JP5028033B2 (ja) 2006-06-13 2012-09-19 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
JP4609797B2 (ja) * 2006-08-09 2011-01-12 Ｎｅｃ液晶テクノロジー株式会社 薄膜デバイス及びその製造方法
JP4999400B2 (ja) * 2006-08-09 2012-08-15 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
JP4332545B2 (ja) * 2006-09-15 2009-09-16 キヤノン株式会社 電界効果型トランジスタ及びその製造方法
JP4274219B2 (ja) * 2006-09-27 2009-06-03 セイコーエプソン株式会社 電子デバイス、有機エレクトロルミネッセンス装置、有機薄膜半導体装置
JP5164357B2 (ja) * 2006-09-27 2013-03-21 キヤノン株式会社 半導体装置及び半導体装置の製造方法
US7622371B2 (en) * 2006-10-10 2009-11-24 Hewlett-Packard Development Company, L.P. Fused nanocrystal thin film semiconductor and method
US7772021B2 (en) * 2006-11-29 2010-08-10 Samsung Electronics Co., Ltd. Flat panel displays comprising a thin-film transistor having a semiconductive oxide in its channel and methods of fabricating the same for use in flat panel displays
JP2008140684A (ja) * 2006-12-04 2008-06-19 Toppan Printing Co Ltd カラーｅｌディスプレイおよびその製造方法
JP5117711B2 (ja) * 2006-12-15 2013-01-16 三菱電機株式会社 表示装置とその製造方法
KR101303578B1 (ko) * 2007-01-05 2013-09-09 삼성전자주식회사 박막 식각 방법
US8207063B2 (en) * 2007-01-26 2012-06-26 Eastman Kodak Company Process for atomic layer deposition
KR101509663B1 (ko) * 2007-02-16 2015-04-06 삼성전자주식회사 산화물 반도체층 형성 방법 및 이를 이용한 반도체 소자제조방법
KR100858088B1 (ko) * 2007-02-28 2008-09-10 삼성전자주식회사 박막 트랜지스터 및 그 제조 방법
KR100851215B1 (ko) * 2007-03-14 2008-08-07 삼성에스디아이 주식회사 박막 트랜지스터 및 이를 이용한 유기 전계 발광표시장치
JP4727684B2 (ja) * 2007-03-27 2011-07-20 富士フイルム株式会社 薄膜電界効果型トランジスタおよびそれを用いた表示装置
WO2008126879A1 (en) 2007-04-09 2008-10-23 Canon Kabushiki Kaisha Light-emitting apparatus and production method thereof
JP5197058B2 (ja) * 2007-04-09 2013-05-15 キヤノン株式会社 発光装置とその作製方法
JP2009031742A (ja) * 2007-04-10 2009-02-12 Fujifilm Corp 有機電界発光表示装置
US7795613B2 (en) * 2007-04-17 2010-09-14 Toppan Printing Co., Ltd. Structure with transistor
KR101325053B1 (ko) * 2007-04-18 2013-11-05 삼성디스플레이 주식회사 박막 트랜지스터 기판 및 이의 제조 방법
KR20080094300A (ko) * 2007-04-19 2008-10-23 삼성전자주식회사 박막 트랜지스터 및 그 제조 방법과 박막 트랜지스터를포함하는 평판 디스플레이
KR101334181B1 (ko) * 2007-04-20 2013-11-28 삼성전자주식회사 선택적으로 결정화된 채널층을 갖는 박막 트랜지스터 및 그제조 방법
WO2008133345A1 (en) * 2007-04-25 2008-11-06 Canon Kabushiki Kaisha Oxynitride semiconductor
JP5043499B2 (ja) * 2007-05-02 2012-10-10 財団法人高知県産業振興センター 電子素子及び電子素子の製造方法
KR101334182B1 (ko) * 2007-05-28 2013-11-28 삼성전자주식회사 ＺｎＯ 계 박막 트랜지스터의 제조방법
KR101345376B1 (ko) 2007-05-29 2013-12-24 삼성전자주식회사 ＺｎＯ 계 박막 트랜지스터 및 그 제조방법
ATE490560T1 (de) * 2007-05-31 2010-12-15 Canon Kk Verfahren zur herstellung eines dünnschichttransistors mit einem oxidhalbleiter
KR101376073B1 (ko) * 2007-06-14 2014-03-21 삼성디스플레이 주식회사 박막 트랜지스터, 이를 포함하는 어레이 기판 및 이의 제조방법
JP2009065012A (ja) * 2007-09-07 2009-03-26 Konica Minolta Holdings Inc 薄膜トランジスタ
JP4759598B2 (ja) 2007-09-28 2011-08-31 キヤノン株式会社 薄膜トランジスタ、その製造方法及びそれを用いた表示装置
KR101413655B1 (ko) * 2007-11-30 2014-08-07 삼성전자주식회사 산화물 반도체 박막 트랜지스터의 제조 방법
KR101270174B1 (ko) * 2007-12-03 2013-05-31 삼성전자주식회사 산화물 반도체 박막 트랜지스터의 제조방법
JP5215158B2 (ja) * 2007-12-17 2013-06-19 富士フイルム株式会社 無機結晶性配向膜及びその製造方法、半導体デバイス
US20100295042A1 (en) * 2008-01-23 2010-11-25 Idemitsu Kosan Co., Ltd. Field-effect transistor, method for manufacturing field-effect transistor, display device using field-effect transistor, and semiconductor device
JP2009260315A (ja) * 2008-03-26 2009-11-05 Semiconductor Energy Lab Co Ltd Ｓｏｉ基板の作製方法及び半導体装置の作製方法
JP5325446B2 (ja) * 2008-04-16 2013-10-23 株式会社日立製作所 半導体装置及びその製造方法
JP5319961B2 (ja) 2008-05-30 2013-10-16 富士フイルム株式会社 半導体素子の製造方法
KR101094902B1 (ko) 2008-06-05 2011-12-15 주식회사 하이닉스반도체 멀티 비트 상변화 메모리 장치
JP4623179B2 (ja) * 2008-09-18 2011-02-02 ソニー株式会社 薄膜トランジスタおよびその製造方法
JP5451280B2 (ja) * 2008-10-09 2014-03-26 キヤノン株式会社 ウルツ鉱型結晶成長用基板およびその製造方法ならびに半導体装置
JP5575451B2 (ja) 2009-10-08 2014-08-20 三菱電機株式会社 薄膜トランジスタの製造方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW200903810A (en) * 2007-02-09 2009-01-16 Idemitsu Kosan Co Thin film transistor manufacturing method, thin film transistor, thin film transistor substrate and image display apparatus, image display apparatus and semiconductor device
WO2009093722A1 (en) * 2008-01-23 2009-07-30 Canon Kabushiki Kaisha Thin film transistor and method of producing same

Also Published As

Publication number Publication date
TW201138117A (en) 2011-11-01
KR102111309B1 (ko) 2020-05-15
JP5917737B2 (ja) 2016-05-18
KR20170142998A (ko) 2017-12-28
KR20190029791A (ko) 2019-03-20
US9006025B2 (en) 2015-04-14
TW201539766A (zh) 2015-10-16
KR20120106874A (ko) 2012-09-26
US20110156022A1 (en) 2011-06-30
JP2015092638A (ja) 2015-05-14
US9543445B2 (en) 2017-01-10
KR101811203B1 (ko) 2017-12-22
JP5079076B2 (ja) 2012-11-21
JP6109372B2 (ja) 2017-04-05
US20150194535A1 (en) 2015-07-09
TWI608622B (zh) 2017-12-11
KR20130054469A (ko) 2013-05-24
KR101301463B1 (ko) 2013-08-29
JP2016129265A (ja) 2016-07-14
US8664652B2 (en) 2014-03-04
US20140127874A1 (en) 2014-05-08
TW201719899A (zh) 2017-06-01
JP2013030783A (ja) 2013-02-07
WO2011077966A1 (en) 2011-06-30
TWI503977B (zh) 2015-10-11
JP2011151394A (ja) 2011-08-04

Similar Documents

Publication Publication Date Title
TWI553872B (zh) 半導體裝置及其製造方法
JP7350962B2 (ja) 半導体装置
JP6201007B2 (ja) 半導体装置
TWI529856B (zh) 半導體裝置
TWI582991B (zh) 半導體裝置