TWI483344B - 陣列基板及其製作方法 - Google Patents

陣列基板及其製作方法 Download PDF

Info

Publication number
TWI483344B
TWI483344B TW101109318A TW101109318A TWI483344B TW I483344 B TWI483344 B TW I483344B TW 101109318 A TW101109318 A TW 101109318A TW 101109318 A TW101109318 A TW 101109318A TW I483344 B TWI483344 B TW I483344B
Authority
TW
Taiwan
Prior art keywords
layer
patterned
array substrate
electrode
fabricating
Prior art date
Application number
TW101109318A
Other languages
English (en)
Other versions
TW201322374A (zh
Inventor
Yi Chen Chung
Chia Yu Chen
Hui Ling Ku
Yu Hung Chen
Chi Wei Chou
Fan Wei Chang
Hsueh Hsing Lu
Hung Che Ting
Original Assignee
Au Optronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Au Optronics Corp filed Critical Au Optronics Corp
Priority to TW101109318A priority Critical patent/TWI483344B/zh
Priority to CN201210089295.5A priority patent/CN102646633B/zh
Priority to US13/615,661 priority patent/US8969146B2/en
Publication of TW201322374A publication Critical patent/TW201322374A/zh
Priority to US14/598,205 priority patent/US9147700B2/en
Priority to US14/598,244 priority patent/US9263481B2/en
Application granted granted Critical
Publication of TWI483344B publication Critical patent/TWI483344B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1288—Multistep manufacturing methods employing particular masking sequences or specially adapted masks, e.g. half-tone mask
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31127—Etching organic layers
    • H01L21/31133—Etching organic layers by chemical means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/1201—Manufacture or treatment

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Thin Film Transistor (AREA)
  • Liquid Crystal (AREA)

Description

陣列基板及其製作方法
本發明係關於一種陣列基板及其製作方法，尤指一種製程簡化之陣列基板的製作方法。
在目前的全彩顯示技術中，主動陣列式顯示裝置例如主動陣列式液晶顯示器(Active Matrix Liquid Crystal Display,AMLCD)與主動陣列式有機發光裝置(Active Matrix Organic Light Emitting Diodes,AMOLED)均需要一具有數個薄膜電晶體(thin film transistor,TFT)呈矩陣排列之陣列基板來驅動其顯示介質(例如液晶分子或有機發光層)，並藉由畫素的排列與混色而呈現出所需之顯示畫面。
陣列基板以及其薄膜電晶體的結構會依據所使用之半導體材料的不同而有所變化。目前顯示器業界較普遍使用之半導體層材料包括非晶矽半導體(amorphous silicon semiconductor)材料、多晶矽半導體(poly silicon semiconductor)材料、有機半導體(organic semiconductor)材料以及氧化物半導體(oxide semiconductor)材料等。半導體材料本身的材料性質與陣列基板以及其薄膜電晶體中其他材料之間的搭配狀況將直接影響到陣列基板的結構設計與其製程步驟的複雜度。因此，為了提升陣列基板以及其薄膜電晶體的品質，往往需導入較複雜的結構(例如藉由蝕刻阻擋層來保護半導體層)，而相對地導致製程的複雜化並使得製造成本增加。
本發明之主要目的之一在於提供一種陣列基板及其製作方法，藉由調整半導體層與蝕刻阻擋層之製程步驟，達到製程簡化與減少使用光罩數量之目的。
為達上述目的，本發明之一較佳實施例提供一種陣列基板的製作方法，包括下列步驟。首先，提供一基板。接著，進行一第一光罩製程，以於基板上形成一閘極電極。然後，形成一閘極介電層，以覆蓋基板以及閘極電極。之後，進行一第二光罩製程，此第二光罩製程包括下列步驟。首先，於閘極介電層上依序形成一半導體層、一蝕刻阻擋層以及一硬遮罩層，並於硬遮罩層上形成一第二圖案化光阻。然後，利用第二圖案化光阻對硬遮罩層進行一過蝕刻製程，以於蝕刻阻擋層上形成一圖案化硬遮罩層。接著，利用第二圖案化光阻對蝕刻阻擋層進行一第一蝕刻製程。然後，利用第二圖案化光阻對半導體層進行一第二蝕刻製程，以於閘極介電層上形成一圖案化半導體層。之後，將未被圖案化硬遮罩層覆蓋之蝕刻阻擋層移除以於圖案化半導體層上形成一圖案化蝕刻阻擋層。接著，進行一第三光罩製程，以於圖案化蝕刻阻擋層與圖案化半導體層之上形成一源極電極以及一汲極電極。
為達上述目的，本發明之一較佳實施例提供一種陣列基板的製作方法，包括下列步驟。首先，提供一基板。接著，進行一第一光罩製程，以於基板上形成一閘極電極。然後，形成一閘極介電層，以覆蓋基板以及閘極電極。之後，進行一第二光罩製程，以於閘極介電層上形成一圖案化半導體層以及一圖案化蝕刻阻擋層。第二光罩製程包括下列步驟。首先，於閘極介電層上依序形成一半導體層以及一蝕刻阻擋層，並於蝕刻阻擋層上形成一第二圖案化光阻。接著，將未被第二圖案化光阻覆蓋之蝕刻阻擋層移除。然後，將未被第二圖案化光阻覆蓋之半導體層移除，以於閘極介電層上形成圖案化半導體層。之後，對第二圖案化光阻以及蝕刻阻擋層進行蝕刻，以於圖案化半導體層上形成圖案化蝕刻阻擋層。接著，進行一第三光罩製程，以於圖案化蝕刻阻擋層與圖案化半導體層之上形成一源極電極以及一汲極電極。
為達上述目的，本發明之一較佳實施例提供一種陣列基板。此陣列基板包括一基板、一薄膜電晶體以及一畫素電極。薄膜電晶體係設置於基板上，且薄膜電晶體包括一閘極電極、一閘極介電層、一圖案化半導體層、一圖案化蝕刻阻擋層、一圖案化硬遮罩層、一源極電極以及一汲極電極。閘極介電層係設置於閘極電極之上。圖案化半導體層係設置於閘極介電層之上。圖案化蝕刻阻擋層係設置於圖案化半導體層之上。源極電極與汲極電極係設置於圖案化蝕刻阻擋層與圖案化半導體層之上。圖案化硬遮罩層係設置於源極電極/汲極電極與圖案化蝕刻阻擋層之間。畫素電極係設置於基板上，且畫素電極係與薄膜電晶體電性連結。
為使熟習本發明所屬技術領域之一般技藝者能更進一步了解本發明，下文特列舉本發明之較佳實施例，並配合所附圖式，詳細說明本發明的構成內容及所欲達成之功效。
請參考第1圖至第8圖。第1圖至第8圖繪示了本發明之一第一較佳實施例之陣列基板的製作方法示意圖。其中第1圖繪示了本實施例之一第一光罩製程的示意圖，第2繪示了本實施例之一第二光罩製程的示意圖，第7繪示了本實施例之一第三光罩製程的示意圖，第8繪示了本實施例之一第四光罩製程的示意圖，且第3圖至第6圖繪示了本實施例之第二光罩製程的細部步驟示意圖。為了方便說明，本發明之各圖式僅為示意以更容易了解本發明，其詳細的比例可依照設計的需求進行調整。本實施例之陣列基板的製作方法包括下列步驟。如第1圖所示，首先，提供一基板101，並進行第一光罩製程，以於基板101上形成一閘極電極111以及一墊電極112。本實施例之第一光罩製程可包括先於基板101上形成一第一導電層110，接著於第一導電層110上形成一第一圖案化光阻119，然後利用第一圖案化光阻119對第一導電層110進行蝕刻以形成閘極電極111與墊電極112，但本發明並不以此為限而可視需要利用其他方式例如奈米印刷(nano-printing)或掀去製程(lift-off process)來形成閘極電極111與墊電極112。第一導電層110較佳可包括金屬材料例如鋁(aluminum,Al)、銅(copper,Cu)、銀(silver,Ag)、鉻(chromium,Cr)、鈦(Titanium,Ti)、鉬(molybdenum,Mo)之其中至少一者、上述材料之複合層或上述材料之合金，但並不以此為限而可使用其他具有導電性質之材料。另請注意，本發明中所提及之各光罩製程較佳係包括成膜製程、微影製程以及蝕刻製程，且每一個光罩製程較佳係使用單一光罩進行微影製程，但並不以此為限。
接著，如第2圖所示，於將第一圖案化光阻119移除之後，形成一閘極介電層120，以覆蓋基板101、閘極電極111以及墊電極112。然後進行第二光罩製程，以於閘極介電層120上形成一圖案化半導體層131、一圖案化蝕刻阻擋層141以及一圖案化硬遮罩層151。更進一步說明，本實施例之第二光罩製程包括下列步驟，首先，如第3圖所示，於閘極介電層120上依序形成一半導體層130、一蝕刻阻擋層140以及一硬遮罩層150，並於硬遮罩層150上形成一第二圖案化光阻159。然後，利用第二圖案化光阻159對硬遮罩層150進行一過蝕刻製程(over etching process)，以於蝕刻阻擋層140上形成一圖案化硬遮罩層151。在本實施例中，半導體層130較佳可包括氧化物半導體材料、非晶矽半導體材料或多晶矽半導體材料，硬遮罩層150較佳可包括金屬材料例如鋁、銅、銀、鉻、鈦、鉬之其中至少一者、上述材料之複合層或上述材料之合金，而蝕刻阻擋層140較佳可包括氧化物例如氧化矽、氮化物例如氮化矽或氮氧化物例如氮氧化矽，但本發明並不以上述各材料為限。值得說明的是，如第3圖所示，本實施例係利用第二圖案化光阻159對硬遮罩層150進行過蝕刻製程例如一濕式蝕刻製程，以使得圖案化硬遮罩層151的圖形小於對應之第二圖案化光阻159。藉由上述方式可有利於後續製程步驟中將半導體層130部分暴露於蝕刻阻擋層140之外。
如第4圖所示，於圖案化硬遮罩層151形成之後，利用第二圖案化光阻159對蝕刻阻擋層140進行一第一蝕刻製程，以於一垂直於基板101的方向Z上將未被第二圖案化光阻159覆蓋之蝕刻阻擋層140移除，也就是只保留蝕刻阻擋層140被第二圖案化光阻159以方向Z投影面積的部份。本實施例之第一蝕刻製程較佳可包括一乾式蝕刻製程，以使得經過第一蝕刻製程後之蝕刻阻擋層140的圖形大小大體上與第二圖案化光阻159相同，但並不以此為限。接著，如第5圖所示，再利用第二圖案化光阻159對半導體層130進行一第二蝕刻製程，以於閘極介電層120上形成圖案化半導體層131。本實施例之第二蝕刻製程可視半導體層130的材料種類與特性進行搭配性調整，舉例來說，當半導體層130為氧化物半導體例如氧化銦鎵鋅(InGaZnOx,IGZO)或氧化鋅(ZnOx)時，可選擇以濕式蝕刻方式來進行第二蝕刻製程，但並不以此為限。
如第6圖所示，於圖案化半導體層131形成之後，可進行一蝕刻製程，將未被圖案化硬遮罩層151覆蓋之蝕刻阻擋層140移除以於圖案化半導體層131上形成一圖案化蝕刻阻擋層141。值得說明的是，在本實施例中，較佳係利用一對於硬遮罩層150以及蝕刻阻擋層140具有高蝕刻選擇比之蝕刻方式例如乾式蝕刻，以使圖案化蝕刻阻擋層141的圖形大小大體上與圖案化硬遮罩層151相同，進而使得原本被蝕刻阻擋層140覆蓋之圖案化半導體層131可有部分被暴露出來，以利於後續與源極電極/汲極電極接觸。此外，在本發明之其他實施例中，亦可選擇性地先以一光阻灰化製程(ashing process)來移除至少部分之第二圖案化光阻159，以將圖案化硬遮罩層151至少部分暴露於第二圖案化光阻159之外。接著，再對未被圖案化硬遮罩層151覆蓋之蝕刻阻擋層140進行蝕刻。或者，亦可視需要先將第二圖案化光阻159全部移除，再直接以圖案化硬遮罩層151對未被圖案化硬遮罩層151覆蓋之蝕刻阻擋層140進行蝕刻。此外，如第6圖與第2圖所示，本實施例之第二光罩製程可更包括於對未被圖案化硬遮罩層151覆蓋之蝕刻阻擋層140進行蝕刻的步驟中，將未被圖案化半導體層131覆蓋之閘極介電層120移除，以於閘極介電層120中形成一接觸開口120V，且接觸開口係至少部分暴露墊電極112。由於本實施例之第二光罩製程可僅使用單一光罩形成第二圖案化光阻159以進行其他蝕刻製程來形成圖案化半導體層131、圖案化蝕刻阻擋層141、圖案化硬遮罩層151以及接觸開口120V，故可達到減少使用光罩數以及簡化製程的效果。值得說明的是，在本發明之其他較佳實施例中，亦可視需要於形成圖案化蝕刻阻擋層141之後，也就是於後續第三光罩製程形成一第二導電層(第6圖未示)之前，先移除圖案化硬遮罩層151，但並不以次為限。值得說明的是，由於本實施例係利用圖案化硬遮罩層151來定義圖案化蝕刻阻擋層141，故可使圖案化蝕刻阻擋層141的線寬控制與均勻性得以提升，進而改善陣列基板的電性品質。
接著，如第7圖所示，於將第二圖案化光阻159移除之後，進行第三光罩製程，以於圖案化蝕刻阻擋層141與圖案化半導體層131之上形成一源極電極161、一汲極電極162以及一畫素電極171。更進一步說明，本實施例之第三光罩製程可包括下列步驟。首先，形成一第二導電層160，以覆蓋圖案化硬遮罩層151以及圖案化半導體層131。第二導電層160較佳可包括金屬材料例如鋁、銅、銀、鉻、鈦、鉬之其中至少一者、上述材料之複合層或上述材料之合金，但並不以此為限而可使用其他具有導電性質之材料。值得說明的是，第二導電層160可經由接觸開口120V與墊電極112形成電性連結。然後，於第二導電層160上形成一透明導電層170，並於透明導電層170上形成一第三圖案化光阻169。接著，可利用例如一蝕刻製程將未被第三圖案化光阻169覆蓋之透明導電層170以及第二導電層160移除，以形成畫素電極171、源極電極161與汲極電極162，進而於基板101上形成一薄膜電晶體100T。值得說明的是，於形成源極電極161與汲極電極162時，可一併將至少部分未被第三圖案化光阻169以及第二導電層160所覆蓋之圖案化硬遮罩層151層移除，以避免源極電極161與汲極電極162直接電性相連結。
如第8圖所示，於將第三圖案化光阻169移除之後，也可說是於第三光罩製程之後，可進行一第四光罩製程，以於源極電極161以及汲極電極162上形成一間隔層190，且間隔層190較佳具有一畫素開口190V，用以至少部分暴露畫素電極171。本實施例之間隔層190較佳可包括有機材料例如丙烯酸類樹脂(acrylic resin)、無機材料例如氮化矽(silicon nitride)、氧化矽(silicon oxide)與氮氧化矽(silicon oxynitride)或其他適合之間隔材料。藉由上述的各步驟即可形成一陣列基板100。值得說明的是，間隔層190可選擇性地僅覆蓋部分墊電極112以及其對應之第二導電層160與透明導電層170而暴露出部分對應墊電極112之第二導電層160與透明導電層170，以使外部線路或外部元件(圖未示)可藉由未被間隔層190覆蓋之墊電極112與陣列基板100電性連結。藉由本實施例之陣列基板的製作方法，可改善圖案化蝕刻阻擋層的線寬控制，進而改善其對應之薄膜電晶體100T的電性與其於陣列基板100上各區域之電性分布之均勻性，且同時達到減少使用光罩數以及簡化製程的效果。
請再參考第8圖。如第8圖所示，本實施例提供一陣列基板100，陣列基板100包括一基板101、一薄膜電晶體100T以及一畫素電極171。薄膜電晶體100T係設置於基板101上，且薄膜電晶體100T包括一閘極電極111、一閘極介電層120、一圖案化半導體層131、一圖案化蝕刻阻擋層141、一圖案化硬遮罩層151、一源極電極161以及一汲極電極162。閘極介電層120係設置於閘極電極111之上。圖案化半導體層131係設置於閘極介電層120之上。圖案化蝕刻阻擋層141係設置於圖案化半導體層131之上。源極電極161與汲極電極162係設置於圖案化蝕刻阻擋層141與圖案化半導體層131之上，且圖案化硬遮罩層151係設置於源極電極161與圖案化蝕刻阻擋層141之間以及設置於汲極電極162與圖案化蝕刻阻擋層141之間。畫素電極171係設置於基板101上，且畫素電極171係與薄膜電晶體100T電性連結。此外，本實施例之陣列基板100更包括一間隔層190，設置於基板101上且覆蓋薄膜電晶體100T。間隔層190具有一畫素開口190V，且畫素開口190V係至少部分暴露畫素電極171。在本實施例中，畫素電極171係設置於汲極電極162之上，且畫素電極171於垂直於基板101之方向Z上與圖案化半導體層131至少部分重疊。更進一步說明，由於本實施例之汲極電極162可包括非透明之導電材料，因此位於畫素開口190V中的畫素電極171可於方向Z上與圖案化半導體層131重疊。在本實施例中，圖案化半導體層131較佳可包括氧化物半導體材料、非晶矽半導體材料或多晶矽半導體材料，但並不以此為限。此外，本實施例之陣列基板100可利用於液晶顯示器(liquid crystal display)、有機電致發光顯示器(organic electroluminescent display)、電濕潤顯示器(electro wetting display)或電子紙顯示器(electronic paper display)，但並不以此為限。舉例來說，當陣列基板100應用於一有機電致發光顯示器時，可將有機顯示材料設置於畫素開口190V中，而藉由間隔層190的設置可使得用於顯示不同顏色之有機顯示材料分別區隔於不同的畫素開口之中，避免交互污染發生。此外，當本實施例之汲極電極162為一非透明之導電材料時，使用陣列基板100之有機電致發光顯示器可為一上發光(top emission)式有機電致發光顯示器，但並不以此為限。
下文將針對本發明之陣列基板的不同實施例進行說明，且為簡化說明，以下說明主要針對各實施例不同之處進行詳述，而不再對相同之處作重覆贅述。此外，本發明之各實施例中相同之元件係以相同之標號進行標示，以利於各實施例間互相對照。
請參考第9圖，並請一併參考第1圖至第7圖。第9圖繪示了本發明之一第二較佳實施例之陣列基板的製作方法示意圖。如第9圖所示，與上述第一較佳實施例之陣列基板的製作方法相比較，在本實施例之陣列基板的製作方法中，第四光罩製程更包括於形成間隔層190之前，先形成一保護層180，以至少部分覆蓋源極電極161、汲極電極162以及圖案化蝕刻阻擋層141，並形成如第9圖所示之陣列基板200。保護層180較佳可包括氧化物例如氧化鋁(aluminium oxide)或氧化矽、氮化物例如氮化矽、氮氧化物例如氮氧化矽或其他適合之保護材料，以補償當間隔層190所使用之材料的保護效果不足的狀況。本實施例之陣列基板200除了更包括一保護層180，設置於間隔層190與薄膜電晶體100T之間外，其餘各部件的設置與材料特性與上述第一較佳實施例之陣列基板100相似，故在此並不再贅述。
請參考第10圖至第13圖。第10圖至第13圖繪示了本發明之一第三較佳實施例之陣列基板的製作方法示意圖。其中第10圖繪示了本實施例之一第一光罩製程的示意圖，第11圖繪示了本實施例之一第二光罩製程的示意圖，第12圖繪示了本實施例之一第三光罩製程的示意圖，第13圖繪示了本實施例之一第四光罩製程的示意圖。如第10圖所示，與上述第一較佳實施例之陣列基板的製作方法相比較，在本實施例之陣列基板的製作方法中，第一光罩製程包括下列步驟。首先，於基板101上依序形成一透明導電層370以及一第一導電層110，並於第一導電層110上形成一第一圖案化光阻319。然後，將未被第一圖案化光阻319覆蓋之第一導電層110以及透明導電層370移除，以形成閘極電極111、墊電極112以及一畫素電極371。接著，如第11圖所示，於移除第一圖案化光阻319之後，形成一閘極介電層120，以覆蓋基板101、閘極電極111、墊電極112以及畫素電極371。然後進行第二光罩製程，以於閘極介電層120上形成一圖案化半導體層131、一圖案化蝕刻阻擋層141以及一圖案化硬遮罩層151。值得說明的是，本實施例所使用之一第二圖案化光阻359較佳係未於方向Z上覆蓋畫素電極371，以便移除位於畫素電極371上的閘極介電層120、半導體層130、蝕刻阻擋層140以及硬遮罩層150，但並不以此為限。本實施例之第二光罩製程除了第二圖案化光阻359與上述之第二圖案化光阻159的圖案分布不同之外，其餘各步驟與上述第一較佳實施例相似，其詳細步驟請參考上述之內容與第3圖至第6圖所示，在此並不再贅述。
接著，如第12圖所示，於將第二圖案化光阻359移除之後，進行第三光罩製程，以於圖案化蝕刻阻擋層141與圖案化半導體層131之上形成源極電極161與汲極電極162。更進一步說明，本實施例之第三光罩製程可包括下列步驟。首先，形成一第二導電層160，以覆蓋圖案化硬遮罩層151、圖案化半導體層131以及部分之第一導電層110。第二導電層160可經由接觸開口120V與墊電極112形成電性連結。然後，於第二導電層160上形成一第三圖案化光阻369。接著，可利用例如一蝕刻製程將未被第三圖案化光阻369覆蓋之第二導電層160移除，以形成源極電極161與汲極電極162，進而於基板101上形成一薄膜電晶體300T。值得說明的是，在本實施例之第三光罩製程中，可於移除未被第三圖案化光阻369覆蓋之第二導電層時，一併將至少部分之未被第三圖案化光阻369覆蓋之第一導電層110移除，以至少部分暴露出畫素電極371。更明確地說，在本實施例之第三光罩製程中，可利用對第二導電層160進行蝕刻的步驟中，一併對位於畫素電極371上的第一導電層110進行蝕刻，以至少部分暴露出畫素電極371。此外，於形成源極電極161與汲極電極162時，亦可一併將至少部分未被第三圖案化光阻369以及第二導電層160所覆蓋之圖案化硬遮罩層151層移除，以避免源極電極161與汲極電極162直接電性相連結。
如第13圖所示，於將第三圖案化光阻369移除之後，也可說是於第三光罩製程之後，可進行一第四光罩製程，以於源極電極161以及汲極電極162上形成一間隔層190，且間隔層190較佳具有一畫素開口190V，用以至少部分暴露畫素電極171。藉由上述的各步驟即可形成如第13圖所示之一陣列基板300。值得說明的是，在本實施例之陣列基板300中，畫素電極371係至少部分設置於汲極電極162與基板101之間，換句話說，汲極電極162較佳係與畫素電極371於垂直於基板101的方向Z上至少部分重疊，以使得畫素電極371與薄膜電晶體300T形成電性連結，但本發明不以此為限，在其他實施例中，亦可以使用其他橋接方式使畫素電極371與薄膜電晶體300T形成電性連結。本實施例之陣列基板300除了畫素電極371與透明導電層370的設置之外，其餘各部件的設置與材料特性與上述第一較佳實施例之陣列基板100相似，故在此並不再贅述。值得說明的是，本實施例之陣列基板300亦可利用於液晶顯示器、有機電致發光顯示器、電濕潤顯示器或電子紙顯示器，但並不以此為限。此外，由於在本實施例中，位於畫素開口190V之畫素電極371於方向Z上並無其他非透明材料覆蓋，因此使用陣列基板300之有機電致發光顯示器可視其反射層(圖未示)之設置方式而成為一上發光式有機電致發光顯示器、一下發光式(bottom emission)有機電致發光顯示器或為雙面發光式有機電致發光顯示器。
請參考第14圖，並請一併參考第10圖至第12圖。第14圖繪示了本發明之一第四較佳實施例之陣列基板的製作方法示意圖。如第14圖所示，與上述第三較佳實施例之陣列基板的製作方法相比較，在本實施例之陣列基板的製作方法中，第四光罩製程更包括於形成間隔層190之前，先形成一保護層180，以至少部分覆蓋源極電極161、汲極電極162以及圖案化蝕刻阻擋層141，並形成如第14圖所示之陣列基板400。保護層180較佳可包括氧化物例如氧化鋁或氧化矽、氮化物例如氮化矽、氮氧化物例如氮氧化矽或其他適合之保護材料，以補償當間隔層190所使用之材料的保護效果不足的狀況。本實施例之陣列基板400除了更包括一保護層180，設置於間隔層190與薄膜電晶體300T之間外，其餘各部件的設置與材料特性與上述第三較佳實施例之陣列基板300相似，故在此並不再贅述。
請參考第15圖至第21圖。第15圖至第21圖繪示了本發明之一第五較佳實施例之陣列基板的製作方法示意圖。其中第15圖繪示了本實施例之一第一光罩製程的示意圖，第16圖繪示了本實施例之一第二光罩製程的示意圖，第20圖繪示了本實施例之一第三光罩製程的示意圖，第21圖繪示了本實施例之一第四光罩製程的示意圖，且第17圖至第19圖繪示了本實施例之第二光罩製程的細部步驟示意圖。本實施例之陣列基板的製作方法包括下列步驟。首先，如第15圖所示，提供一基板101，並進行第一光罩製程，利用一第一圖案化光阻519對第一導電層110進行蝕刻以形成閘極電極111與墊電極112。
接著，如第16圖所示，於將第一圖案化光阻519移除之後，形成一閘極介電層120，以覆蓋基板101、閘極電極111以及墊電極112。然後進行第二光罩製程，以於閘極介電層120上形成一圖案化半導體層131以及一圖案化蝕刻阻擋層142。更進一步說明，本實施例之第二光罩製程包括下列步驟，首先，如第17圖所示，於閘極介電層120上依序形成一半導體層130以及一蝕刻阻擋層140，並於蝕刻阻擋層140上形成一第二圖案化光阻559。然後，利用第二圖案化光阻559對蝕刻阻擋層140進行一蝕刻製程，以將未被第二圖案化光阻559覆蓋之蝕刻阻擋層140移除。之後，如第18圖所示，將未被第二圖案化光阻559覆蓋之半導體層130移除，以於閘極介電層120上形成圖案化半導體層131。然後，如第19圖所示，對第二圖案化光阻559以及蝕刻阻擋層140進行蝕刻，以於圖案化半導體層131上形成圖案化蝕刻阻擋層142。值得說明的是，如第19圖所示，本實施例較佳係利用例如一乾式蝕刻製程對第二圖案化光阻559以及蝕刻阻擋層140一併進行蝕刻，以使得圖案化蝕刻阻擋層142的圖形小於圖案化半導體層131。換句話說，藉由此蝕刻方式可將圖案化半導體層131部分暴露於蝕刻阻擋層140之外，以利於後續與源極電極/汲極電極接觸。此外，本實施例亦可藉由調整上述蝕刻製程的條件，使得對蝕刻阻擋層140進行蝕刻時一併對圖案化半導體層131暴露出來的部分進行處理以減少後續圖案化半導體層131與源極電極/汲極電極間的接觸阻抗。此外，如第19圖與第16圖所示，本實施例之第二光罩製程可更包括於對第二圖案化光阻559以及蝕刻阻擋層140進行蝕刻的步驟中，將未被圖案化半導體層131覆蓋之閘極介電層120移除，以於閘極介電層120中形成一接觸開口120V，且接觸開口係至少部分暴露墊電極112。由於本實施例之第二光罩製程可僅使用單一光罩形成第二圖案化光阻559以進行其他蝕刻製程來形成圖案化半導體層131、圖案化蝕刻阻擋層142以及接觸開口120V，故可達到減少使用光罩數以及簡化製程的效果。
接著，如第20圖所示，於將第二圖案化光阻559移除之後，進行第三光罩製程，利用一第三圖案化光阻569於圖案化蝕刻阻擋層142與圖案化半導體層131之上形成一畫素電極171、一源極電極161以及一汲極電極162，進而於基板101上形成一薄膜電晶體500T。然後，如第21圖所示，於將第三圖案化光阻569移除之後，也可說是於第三光罩製程之後，可進行一第四光罩製程，以於源極電極161以及汲極電極162上形成一間隔層190，且間隔層190較佳具有一畫素開口190V，用以至少部分暴露畫素電極171。藉由上述的各步驟即可形成如第21圖所示之陣列基板500。本實施例之陣列基板500及其製作方法除了並無形成硬遮罩層之外，其餘各部件的設置與材料特性與上述第一較佳實施例之陣列基板100相似，故在此並不再贅述。此外，在本發明之其他較佳實施例中，亦可視需要選擇性地於間隔層190與薄膜電晶體500T之間形成一保護層以加強保護效果。
請參考第22圖，並請一併參考第10圖至第13圖。第22圖繪示了本發明之一第六較佳實施例之陣列基板的製作方法示意圖。如第22圖所示，本實施例之陣列基板600及其薄膜電晶體600T除了並無形成硬遮罩層之外，其餘各部件的設置與材料特性與上述第三較佳實施例之陣列基板300及其薄膜電晶體300T相似，故在此並不再贅述。值得說明的是，本實施例之第二光罩製程由於並無形成硬遮罩層，故詳細步驟與上述之第五較佳實施例的第二光罩製程相似。此外，在本發明之其他較佳實施例中，亦可視需要選擇性地於間隔層190與薄膜電晶體600T之間形成一保護層以加強保護效果。
請參考第23圖與第24圖，並請一併參考第1圖與第2圖。第23圖與第24圖繪示了本發明之一第七較佳實施例之陣列基板的製作方法示意圖。在本實施例之陣列基板的製作方法中，第一光罩製程與第二光罩製程與上述第一較佳實施例相似(如第1圖與第2圖所示)，故在此並不再贅述。如第23圖所示，本實施例之陣列基板的製作方法包括於第二光罩製程之後進行一第三光罩製程，以於圖案化蝕刻阻擋層141與圖案化半導體層131之上形成一源極電極161、一汲極電極162以及一畫素電極171。更進一步說明，本實施例之第三光罩製程可包括下列步驟。首先，形成一第二導電層160，以覆蓋圖案化硬遮罩層151以及圖案化半導體層131。然後，於第二導電層160上形成一透明導電層170，並於透明導電層170上形成一間隔層290。接著，可利用例如一蝕刻製程將未被間隔層290覆蓋之透明導電層170以及第二導電層160移除，以形成畫素電極171、源極電極161與汲極電極162，進而於基板101上形成一薄膜電晶體100T。此外，本實施例之間隔層290較佳係具有一開口291V，藉由開口291V可於形成源極電極161與汲極電極162時，一併將至少部分未被間隔層290以及第二導電層160所覆蓋之圖案化硬遮罩層151層移除，以避免源極電極161與汲極電極162直接電性相連結。值得說明的是，本實施例之間隔層290較佳係包括一第一厚度區290A以及一第二厚度區290B，且位於第二厚度區290B之間隔層290的一厚度係小於位於該第一厚度區290A之間隔層290的一厚度。本實施例之間隔層290較佳係包括具有可光圖案化(photo patternable)之材料例如可光圖案化之有機材料，但並不以此為限。換句話說，間隔層290可經由一曝光顯影製程來形成，但亦不以此為限。此外，第一厚度區290A與第二厚度區290B之間的厚度差異可藉由一使用多階光罩(multi-tone photomask，圖未示)之曝光製程而形成，此多階光罩可具有對曝光能量形成至少三種不同穿透率之區域，但本發明並不以此為限而可利用其他適合的方式來形成第一厚度區290A與第二厚度區290B中之間隔層290的厚度差異。
接著，如第24圖所示，本實施例之陣列基板的製作方法可更包括利用一製程例如灰化(ashing)製程，將第二厚度區290B之間隔層290移除，以形成一畫素開口290V，且畫素開口290V係部份暴露畫素電極171。藉由上述的各步驟即可形成一陣列基板700。值得說明的是，在本實施例中，第二厚度區290B較佳係與畫素電極171以及至少部份之墊電極112對應設置，以使得部份之墊電極112上的第二導電層160與透明導電層170可於上述之形成畫素電極171、源極電極161與汲極電極162之步驟中被第二厚度區290B之間隔層290保護，且可於第二厚度區290B之間隔層290移除後暴露出部分對應墊電極112之第二導電層160與透明導電層170，以使外部線路或外部元件(圖未示)可藉由未被間隔層290覆蓋之墊電極112與陣列基板700電性連結。藉由本實施例之陣列基板的製作方法，利用間隔層290於第三光罩製程中當作用來定義畫素電極171、源極電極161與汲極電極162之遮罩，故可更進一步達到簡化製程的效果。本實施例之陣列基板700與上述第一較佳實施例之陣列基板100相異之處在於，本實施例之間隔層290具有一開口291V，且開口291V係至少部分暴露薄膜電晶體100T。本實施例之陣列基板700除了間隔層290外，其餘各部件的設置與材料特性與上述第一較佳實施例之陣列基板100相似，故在此並不再贅述。
請參考第25圖與第26圖，並請一併參考第10圖與第11圖。第25圖與第26圖繪示了本發明之一第八較佳實施例之陣列基板的製作方法示意圖。在本實施例之陣列基板的製作方法中，第一光罩製程與第二光罩製程與上述第三較佳實施例相似(如第10圖與第10圖所示)，故在此並不再贅述。如第25圖所示，本實施例之陣列基板的製作方法包括於第二光罩製程之後進行一第三光罩製程，以於圖案化蝕刻阻擋層141與圖案化半導體層131之上形成一源極電極161與一汲極電極162。更進一步說明，本實施例之第三光罩製程可包括下列步驟。首先，形成一第二導電層160，以覆蓋圖案化硬遮罩層151、圖案化半導體層131以及部分之第一導電層110。然後，於第二導電層160上形成一間隔層390。接著，可利用例如一蝕刻製程將未被間隔層390覆蓋之第二導電層160移除，以形成源極電極161與汲極電極162，進而於基板101上形成一薄膜電晶體300T。值得說明的是，在本實施例之第三光罩製程中，可於移除未被間隔層390覆蓋之第二導電層時，一併將至少部分之未被間隔層390覆蓋之第一導電層110移除，以至少部分暴露出畫素電極371。更明確地說，在本實施例之第三光罩製程中，可利用對第二導電層160進行蝕刻的步驟中，一併對位於畫素電極371上的第一導電層110進行蝕刻，以至少部分暴露出畫素電極371。此外，本實施例之間隔層390較佳係具有一開口391V，藉由開口391V，可於形成源極電極161與汲極電極162時，一併將至少部分未被間隔層390以及第二導電層160所覆蓋之圖案化硬遮罩層151層移除，以避免源極電極161與汲極電極162直接電性相連結。
另外，本實施例之間隔層390較佳係包括一第一厚度區390A以及一第二厚度區390B，且位於第二厚度區390B之間隔層390的一厚度係小於位於該第一厚度區390A之間隔層390的一厚度。如第25圖所示，本實施例之陣列基板的製作方法可更包括利用一製程例如灰化製程，將第二厚度區390B之間隔層390移除，以暴露出於第二厚度區390B中對應墊電極112之第二導電層160。藉由上述的各步驟即可形成一陣列基板800。值得說明的是，本實施例之陣列基板800與上述第三較佳實施例之陣列基板300相異之處在於，本實施例之間隔層390具有一畫素開口390V以及一開口391V，畫素開口390V係部份暴露畫素電極371，且開口391V係至少部分暴露薄膜電晶體300T。本實施例之陣列基板800除了間隔層390外，其餘各部件的設置與材料特性與上述第三較佳實施例之陣列基板300相似，故在此並不再贅述。
綜合以上所述，本發明之陣列基板及其製作方法係利用調整半導體層與蝕刻阻擋層之製程步驟，且利用間隔層來定義源極電極與汲極電極，達到製程簡化與減少使用光罩數量之目的。同時，亦利用圖案化硬遮罩層來定義圖案化蝕刻阻擋層，使得圖案化蝕刻阻擋層的線寬控制與均勻性得以提升，進而改善對應之薄膜電晶體的電性與其於陣列基板上各區域之電性分布之均勻性。
以上所述僅為本發明之較佳實施例，凡依本發明申請專利範圍所做之均等變化與修飾，皆應屬本發明之涵蓋範圍。
100．．．陣列基板
100T．．．薄膜電晶體
101．．．基板
110．．．第一導電層
111．．．閘極電極
112．．．墊電極
119．．．第一圖案化光阻
120．．．閘極介電層
120V．．．接觸開口
130．．．半導體層
131．．．圖案化半導體層
140．．．蝕刻阻擋層
141．．．圖案化蝕刻阻擋層
142．．．圖案化蝕刻阻擋層
150．．．硬遮罩層
151．．．圖案化硬遮罩層
159．．．第二圖案化光阻
160．．．第二導電層
161．．．源極電極
162．．．汲極電極
169．．．第三圖案化光阻
170．．．透明導電層
171．．．畫素電極
180．．．保護層
190．．．間隔層
190V．．．畫素開口
200．．．陣列基板
290．．．間隔層
290A．．．第一厚度區
290B．．．第二厚度區
290V．．．畫素開口
291V．．．開口
300．．．陣列基板
300T．．．薄膜電晶體
319．．．第一圖案化光阻
359．．．第二圖案化光阻
369．．．第三圖案化光阻
370．．．透明導電層
371‧‧‧畫素電極
390‧‧‧間隔層
390A‧‧‧第一厚度區
390B‧‧‧第二厚度區
390V‧‧‧畫素開口
391V‧‧‧開口
400‧‧‧陣列基板
500‧‧‧陣列基板
500T‧‧‧薄膜電晶體
519‧‧‧第一圖案化光阻
559‧‧‧第二圖案化光阻
569‧‧‧第三圖案化光阻
600‧‧‧陣列基板
600T‧‧‧薄膜電晶體
700‧‧‧陣列基板
800‧‧‧陣列基板
Z‧‧‧方向
第1圖至第8圖繪示了本發明之一第一較佳實施例之陣列基板的製作方法示意圖。
第9圖繪示了本發明之一第二較佳實施例之陣列基板的製作方法示意圖。
第10圖至第13圖繪示了本發明之一第三較佳實施例之陣列基板的製作方法示意圖。
第14圖繪示了本發明之一第四較佳實施例之陣列基板的製作方法示意圖。
第15圖至第21圖繪示了本發明之一第五較佳實施例之陣列基板的製作方法示意圖。
第22圖繪示了本發明之一第六較佳實施例之陣列基板的製作方法示意圖。
第23圖與第24圖繪示了本發明之一第七較佳實施例之陣列基板的製作方法示意圖。
第25圖與第26圖繪示了本發明之一第八較佳實施例之陣列基板的製作方法示意圖。
100．．．陣列基板
100T．．．薄膜電晶體
101．．．基板
110．．．第一導電層
111．．．閘極電極
112．．．墊電極
120．．．閘極介電層
120V．．．接觸開口
130．．．半導體層
131．．．圖案化半導體層
140．．．蝕刻阻擋層
141．．．圖案化蝕刻阻擋層
150．．．硬遮罩層
151．．．圖案化硬遮罩層
160．．．第二導電層
161．．．源極電極
162．．．汲極電極
170．．．透明導電層
171．．．畫素電極
190．．．間隔層
190V．．．畫素開口
Z．．．方向

Claims (27)

  1. 一種陣列基板的製作方法，包括：提供一基板；進行一第一光罩製程，以於該基板上形成一閘極電極；形成一閘極介電層，以覆蓋該基板以及該閘極電極；進行一第二光罩製程，該第二光罩製程包括：於該閘極介電層上依序形成一半導體層、一蝕刻阻擋層以及一硬遮罩層，並於該硬遮罩層上形成一第二圖案化光阻；利用該第二圖案化光阻對該硬遮罩層進行一過蝕刻製程，以於該蝕刻阻擋層上形成一圖案化硬遮罩層；利用該第二圖案化光阻對該蝕刻阻擋層進行一第一蝕刻製程；利用該第二圖案化光阻對該半導體層進行一第二蝕刻製程，以於該閘極介電層上形成一圖案化半導體層；以及將未被該圖案化硬遮罩層覆蓋之該蝕刻阻擋層移除以於該圖案化半導體層上形成一圖案化蝕刻阻擋層；以及進行一第三光罩製程，以於該圖案化蝕刻阻擋層與該圖案化半導體層之上形成一源極電極以及一汲極電極。
  2. 如請求項1所述之陣列基板的製作方法，其中該第二光罩製程更包括將未被該圖案化半導體層覆蓋之該閘極介電層移除。
  3. 如請求項2所述之陣列基板的製作方法，更包括利用該第一光罩製程於該基板上形成一墊電極，且利用該第二光罩製程暴露出部份之該墊電極。
  4. 如請求項1所述之陣列基板的製作方法，其中該第三光罩製程包括：形成一第二導電層，以覆蓋該圖案化硬遮罩層以及該圖案化半導體層；於該第二導電層上形成一透明導電層，並於該透明導電層上形成一第三圖案化光阻；以及將未被該第三圖案化光阻覆蓋之該透明導電層以及該第二導電層移除，以形成一畫素電極、該源極電極以及該汲極電極。
  5. 如請求項4所述之陣列基板的製作方法，更包括在形成該第二導電層之前，移除該圖案化硬遮罩層。
  6. 如請求項4所述之陣列基板的製作方法，更包括進行一第四光罩製程，以於該源極電極以及該汲極電極上形成一間隔層，其中該間隔層具有一畫素開口，且該畫素開口係至少部分暴露該畫素電極。
  7. 如請求項6所述之陣列基板的製作方法，其中該第四光罩製程更包括於形成該間隔層之前，先形成一保護層，以至少部分覆蓋該 源極電極、該汲極電極以及該圖案化蝕刻阻擋層。
  8. 如請求項1所述之陣列基板的製作方法，其中該第三光罩製程包括：形成一第二導電層，以覆蓋該圖案化硬遮罩層以及該圖案化半導體層；於該第二導電層上形成一透明導電層，並於該透明導電層上形成一間隔層；以及將未被該間隔層覆蓋之該透明導電層以及該第二導電層移除，以形成一畫素電極、該源極電極以及該汲極電極。
  9. 如請求項8所述之陣列基板的製作方法，其中該間隔層包括一第一厚度區以及一第二厚度區，且位於該第二厚度區之該間隔層的一厚度係小於位於該第一厚度區之該間隔層的一厚度。
  10. 如請求項9所述之陣列基板的製作方法，更包括將該第二厚度區之該間隔層移除，以形成一畫素開口，其中該畫素開口係部份暴露該畫素電極。
  11. 如請求項1所述之陣列基板的製作方法，其中該第一光罩製程包括：於該基板上依序形成一透明導電層以及一第一導電層，並於該第一導電層上形成一第一圖案化光阻；以及 將未被該第一圖案化光阻覆蓋之該第一導電層以及該透明導電層移除，以形成該閘極電極與一畫素電極。
  12. 如請求項11所述之陣列基板的製作方法，其中該第三光罩製程包括：形成一第二導電層，以覆蓋該圖案化硬遮罩層、該圖案化半導體層以及部分之該第一導電層；於該第二導電層上形成一第三圖案化光阻；將未被該第三圖案化光阻覆蓋之該第二導電層移除，以形成該源極電極與該汲極電極；以及將至少部分之未被該第三圖案化光阻覆蓋之該第一導電層移除以至少部分暴露出該畫素電極。
  13. 如請求項11所述之陣列基板的製作方法，更包括進行一第四光罩製程，以於該源極電極以及該汲極電極上形成一間隔層，其中該間隔層具有一畫素開口，且該畫素開口係至少部分暴露該畫素電極。
  14. 如請求項13所述之陣列基板的製作方法，其中該第四光罩製程更包括於形成該間隔層之前，先形成一保護層，以至少部分覆蓋該源極電極、該汲極電極以及該圖案化蝕刻阻擋層。
  15. 如請求項11所述之陣列基板的製作方法，其中該第三光罩製程 包括：形成一第二導電層，以覆蓋該圖案化硬遮罩層、該圖案化半導體層以及部分之該第一導電層；於該第二導電層上形成一間隔層；將未被該間隔層覆蓋之該第二導電層移除，以形成該源極電極以及該汲極電極；以及將至少部分之未被該間隔層覆蓋之該第一導電層移除以至少部分暴露出該畫素電極。
  16. 如請求項1所述之陣列基板的製作方法，其中該半導體層包括氧化物半導體材料、非晶矽半導體材料或多晶矽半導體材料。
  17. 如請求項1所述之陣列基板的製作方法，其中該硬遮罩層包括金屬材料。
  18. 一種陣列基板的製作方法，包括：提供一基板；進行一第一光罩製程，以於該基板上形成一閘極電極；形成一閘極介電層，以覆蓋該基板以及該閘極電極；進行一第二光罩製程，以於該閘極介電層上形成一圖案化半導體層以及一圖案化蝕刻阻擋層，該第二光罩製程包括：於該閘極介電層上依序形成一半導體層以及一蝕刻阻擋層，並於該蝕刻阻擋層上形成一第二圖案化光阻； 將未被該第二圖案化光阻覆蓋之該蝕刻阻擋層移除；將未被該第二圖案化光阻覆蓋之該半導體層移除，以於該閘極介電層上形成該圖案化半導體層；以及對該第二圖案化光阻以及該蝕刻阻擋層進行蝕刻，以於該圖案化半導體層上形成該圖案化蝕刻阻擋層，其中該第二光罩製程更包括將未被該圖案化半導體層覆蓋之該閘極介電層移除，以於該閘極介電層中形成一接觸開口；以及進行一第三光罩製程，以於該圖案化蝕刻阻擋層與該圖案化半導體層之上形成一源極電極以及一汲極電極。
  19. 如請求項18所述之陣列基板的製作方法，更包括利用該第一光罩製程於該基板上形成一墊電極，且該接觸開口係至少部分暴露該墊電極。
  20. 一種陣列基板，包括：一基板；一薄膜電晶體，設置於該基板上，該薄膜電晶體包括：一閘極電極；一閘極介電層，設置於該閘極電極之上；一圖案化半導體層，設置於該閘極介電層之上；一圖案化蝕刻阻擋層，設置於該圖案化半導體層之上一源極電極與一汲極電極，設置於該圖案化蝕刻阻擋層與該 圖案化半導體層之上；以及一圖案化硬遮罩層，設置於該源極電極與該圖案化蝕刻阻擋層之間以及設置於該汲極電極與該圖案化蝕刻阻擋層之間，其中該圖案化硬遮罩層包括金屬材料；以及一畫素電極，設置於該基板上，且該畫素電極係與該薄膜電晶體電性連結。
  21. 如請求項20所述之陣列基板，更包括一間隔層，設置於該基板上且至少部分覆蓋該薄膜電晶體，其中該間隔層具有一畫素開口，且該畫素開口係至少部分暴露該畫素電極。
  22. 如請求項21所述之陣列基板，其中該間隔層更具有一開口，且該開口係至少部分暴露該薄膜電晶體。
  23. 如請求項21所述之陣列基板，更包括一保護層，設置於該間隔層與該薄膜電晶體之間。
  24. 如請求項20所述之陣列基板，其中該畫素電極係設置於該汲極電極之上，且該畫素電極於垂直於該基板之一方向上與該圖案化半導體層至少部分重疊。
  25. 如請求項20所述之陣列基板，其中該畫素電極係至少部分設置於該汲極電極與該基板之間。
  26. 如請求項20所述之陣列基板，其中該圖案化半導體層包括氧化物半導體材料、非晶矽半導體材料或多晶矽半導體材料。
  27. 如請求項20所述之陣列基板，其中該金屬材料包括一材料選自鋁、銅、銀、鉻、鈦、鉬之其中至少一者、上述材料之複合層或上述材料之合金。
TW101109318A 2011-11-28 2012-03-19 陣列基板及其製作方法 TWI483344B (zh)

Priority Applications (5)

Application Number Priority Date Filing Date Title
TW101109318A TWI483344B (zh) 2011-11-28 2012-03-19 陣列基板及其製作方法
CN201210089295.5A CN102646633B (zh) 2011-11-28 2012-03-27 阵列基板及其制作方法
US13/615,661 US8969146B2 (en) 2011-11-28 2012-09-14 Array substrate and manufacturing method thereof
US14/598,205 US9147700B2 (en) 2011-11-28 2015-01-15 Manufacturing method of array substrate
US14/598,244 US9263481B2 (en) 2011-11-28 2015-01-16 Array substrate

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
TW100143536 2011-11-28
TW101109318A TWI483344B (zh) 2011-11-28 2012-03-19 陣列基板及其製作方法

Publications (2)

Publication Number Publication Date
TW201322374A TW201322374A (zh) 2013-06-01
TWI483344B true TWI483344B (zh) 2015-05-01

Family

ID=46659382

Family Applications (1)

Application Number Title Priority Date Filing Date
TW101109318A TWI483344B (zh) 2011-11-28 2012-03-19 陣列基板及其製作方法

Country Status (3)

Country Link
US (3) US8969146B2 (zh)
CN (1) CN102646633B (zh)
TW (1) TWI483344B (zh)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103489882A (zh) * 2013-10-17 2014-01-01 京东方科技集团股份有限公司 一种阵列基板及其制备方法、显示装置
CN103666420A (zh) * 2013-11-29 2014-03-26 中石化江汉石油工程有限公司钻井一公司 用于页岩气开发油基钻井液固井工艺的水泥浆
CN103715141B (zh) * 2013-12-27 2015-02-18 京东方科技集团股份有限公司 一种阵列基板及其制备方法
TWI569421B (zh) * 2014-03-27 2017-02-01 友達光電股份有限公司 畫素結構及其製作方法
EP3220422A4 (en) * 2014-11-14 2018-09-12 Shenzhen Royole Technologies Co. Ltd. Tft array substrate structure based on oled
CN105161519B (zh) * 2015-08-20 2018-03-27 京东方科技集团股份有限公司 薄膜晶体管及制作方法、阵列基板及制作方法和显示装置
KR20180057805A (ko) 2016-11-22 2018-05-31 삼성디스플레이 주식회사 표시 장치용 백플레인 및 이의 제조 방법
CN106783746B (zh) * 2016-12-24 2020-05-05 深圳市华星光电技术有限公司 阵列基板制造方法
CN107195659B (zh) * 2017-05-27 2020-07-24 京东方科技集团股份有限公司 阵列基板的制作方法、阵列基板及显示装置
CN107706116A (zh) * 2017-09-15 2018-02-16 惠科股份有限公司 主动阵列开关的制造方法
WO2019132894A1 (en) * 2017-12-27 2019-07-04 Intel Corporation Self-aligned source electrode and drain electrode for thin film transistors
TWI694521B (zh) * 2019-03-22 2020-05-21 友達光電股份有限公司 半導體結構及其製作方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN100379024C (zh) * 1994-12-27 2008-04-02 株式会社半导体能源研究所 半导体器件
TW201140850A (en) * 2010-03-31 2011-11-16 Fujifilm Corp Thin-film field-effect transistor and method for manufacturing the same

Family Cites Families (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100196336B1 (en) * 1996-07-27 1999-06-15 Lg Electronics Inc Method of manufacturing thin film transistor
JP2002184991A (ja) * 2000-12-11 2002-06-28 Matsushita Electric Ind Co Ltd 液晶画像表示装置と画像表示装置用半導体装置の製造方法
TWI224868B (en) * 2003-10-07 2004-12-01 Ind Tech Res Inst Method of forming poly-silicon thin film transistor
US20050258427A1 (en) * 2004-05-20 2005-11-24 Chan Isaac W T Vertical thin film transistor electronics
TWI243484B (en) * 2004-12-10 2005-11-11 Au Optronics Corp Thin film transistor and method of making the same
KR20080043969A (ko) * 2006-11-15 2008-05-20 엘지디스플레이 주식회사 Ｔｆｔ 어레이 기판 및 그 제조방법
JP5305630B2 (ja) 2006-12-05 2013-10-02 キヤノン株式会社 ボトムゲート型薄膜トランジスタの製造方法及び表示装置の製造方法
JP5423396B2 (ja) * 2007-12-20 2014-02-19 コニカミノルタ株式会社 電子デバイスおよび電子デバイスの製造方法
TWI373141B (en) * 2007-12-28 2012-09-21 Au Optronics Corp Liquid crystal display unit structure and the manufacturing method thereof
KR101488925B1 (ko) * 2008-06-09 2015-02-11 삼성디스플레이 주식회사 박막 트랜지스터 기판, 이의 제조 방법, 및 이를 갖는 표시장치
JP2010097077A (ja) * 2008-10-17 2010-04-30 Hitachi Displays Ltd 表示装置及びその製造方法
JP5123141B2 (ja) * 2008-11-19 2013-01-16 株式会社東芝 表示装置
US8247812B2 (en) * 2009-02-13 2012-08-21 Semiconductor Energy Laboratory Co., Ltd. Transistor, semiconductor device including the transistor, and manufacturing method of the transistor and the semiconductor device
US8273600B2 (en) * 2009-04-21 2012-09-25 Chan-Long Shieh Self-aligned metal oxide TFT with reduced number of masks
KR101578694B1 (ko) 2009-06-02 2015-12-21 엘지디스플레이 주식회사 산화물 박막 트랜지스터의 제조방법
KR101084233B1 (ko) * 2009-10-13 2011-11-16 삼성모바일디스플레이주식회사 박막트랜지스터 및 그 제조 방법
KR101094285B1 (ko) * 2009-12-04 2011-12-19 삼성모바일디스플레이주식회사 박막트랜지스터 및 이를 포함하는 표시장치
WO2011070892A1 (en) * 2009-12-08 2011-06-16 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
KR101301463B1 (ko) * 2009-12-25 2013-08-29 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 이를 제작하기 위한 방법
US20110263079A1 (en) * 2010-04-23 2011-10-27 Applies Materials, Inc. Interface protection layaer used in a thin film transistor structure
TWI427784B (zh) * 2010-07-16 2014-02-21 Au Optronics Corp 畫素結構的製造方法及有機發光元件的製造方法
KR20140002616A (ko) * 2010-08-20 2014-01-08 어플라이드 머티어리얼스, 인코포레이티드 수소 미함유 실리콘 함유 유전체막을 형성하기 위한 방법들
KR101299389B1 (ko) * 2011-09-27 2013-08-22 서울대학교산학협력단 박막 트랜지스터의 제조 방법
TWI479663B (zh) * 2011-12-22 2015-04-01 Au Optronics Corp 陣列基板及其製作方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN100379024C (zh) * 1994-12-27 2008-04-02 株式会社半导体能源研究所 半导体器件
TW201140850A (en) * 2010-03-31 2011-11-16 Fujifilm Corp Thin-film field-effect transistor and method for manufacturing the same

Also Published As

Publication number Publication date
US9147700B2 (en) 2015-09-29
US9263481B2 (en) 2016-02-16
US20150123128A1 (en) 2015-05-07
CN102646633B (zh) 2014-02-19
US20150126006A1 (en) 2015-05-07
US8969146B2 (en) 2015-03-03
US20130134425A1 (en) 2013-05-30
CN102646633A (zh) 2012-08-22
TW201322374A (zh) 2013-06-01

Similar Documents

Publication Publication Date Title
TWI483344B (zh) 陣列基板及其製作方法
TWI479663B (zh) 陣列基板及其製作方法
TWI438851B (zh) 陣列基板及製造該陣列基板的方法
JP5129228B2 (ja) アレイ基板及びこれの製造方法
US10038097B2 (en) Light emitting diode display substrate, a method for manufacturing the same, and display device
JP2010183051A (ja) 有機発光表示装置及びその製造方法
US7981708B1 (en) Method of fabricating pixel structure and method of fabricating organic light emitting device
WO2016165185A1 (zh) 双栅极氧化物半导体tft基板的制作方法及其结构
JP2007184601A (ja) 有機薄膜トランジスタ及びその製造方法
US20150357356A1 (en) Thin film transistor array substrate and method of manufacturing the same
WO2015043082A1 (zh) 薄膜晶体管及其制造方法、阵列基板及显示装置
US10283628B2 (en) Thin film transistor with source electrode, drain electrode and active layer prepared in a same layer and method for manufacturing the same, array substrate and display device
JP5174322B2 (ja) アクティブマトリクス表示装置の製造方法
JP2011029373A (ja) 薄膜トランジスタ基板及びその製造方法
WO2017028493A1 (zh) 薄膜晶体管及其制作方法、显示器件
TWI545734B (zh) 畫素結構與其製造方法
WO2020206778A1 (zh) 有机发光二极管显示装置及其制造方法
US20070275511A1 (en) Method of fabricating thin film transistor
TWI540737B (zh) 主動元件及其製造方法
TW201810682A (zh) 薄膜電晶體及其製作方法
WO2019136819A1 (zh) 一种oled背板及其制备方法
WO2018161372A1 (zh) 薄膜晶体管阵列基板及其制备方法、显示装置
TWI569456B (zh) 薄膜電晶體及其製造方法
US20210217978A1 (en) Transistor array
KR101713146B1 (ko) 어레이 기판 및 이의 제조 방법