TWI553721B - 擴展方法、以及半導體裝置的製造方法 - Google Patents

擴展方法、以及半導體裝置的製造方法 Download PDF

Info

Publication number
TWI553721B
TWI553721B TW102148488A TW102148488A TWI553721B TW I553721 B TWI553721 B TW I553721B TW 102148488 A TW102148488 A TW 102148488A TW 102148488 A TW102148488 A TW 102148488A TW I553721 B TWI553721 B TW I553721B
Authority
TW
Taiwan
Prior art keywords
dicing tape
semiconductor wafer
die
expansion
film
Prior art date
Application number
TW102148488A
Other languages
English (en)
Other versions
TW201438081A (zh
Inventor
岩永有輝啓
鈴村浩二
作田竜弥
Original Assignee
日立化成股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 日立化成股份有限公司 filed Critical 日立化成股份有限公司
Publication of TW201438081A publication Critical patent/TW201438081A/zh
Application granted granted Critical
Publication of TWI553721B publication Critical patent/TWI553721B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L21/6836—Wafer tapes, e.g. grinding or dicing support tapes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/68—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for positioning, orientation or alignment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/27—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68327—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used during dicing or grinding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68327—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used during dicing or grinding
    • H01L2221/68336—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used during dicing or grinding involving stretching of the auxiliary support post dicing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68377—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support with parts of the auxiliary support remaining in the finished device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68381—Details of chemical or physical process used for separating the auxiliary support from a device or wafer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/2919—Material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83191—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/8385—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
    • H01L2224/83855—Hardening the adhesive by curing, i.e. thermosetting
    • H01L2224/83862—Heat curing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/94—Batch processes at wafer-level, i.e. with connecting carried out on a wafer comprising a plurality of undiced individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Dicing (AREA)
  • Die Bonding (AREA)

Description

擴展方法、以及半導體裝置的製造方法
本發明的實施方式是有關於一種擴展(expand)方法、半導體裝置的製造方法以及半導體裝置。
近年來，半導體晶片(chip)朝薄膜化及小型化方向取得了驚人的發展。尤其對於內置在記憶卡(memory card)或智慧卡(smart card)之類的積體電路(Integrated Circuit，IC)卡中的半導體晶片，例如要求75μm以下的厚度及10mm×10mm以下的晶片尺寸(chip size)。今後，隨著IC卡的需求增加，薄膜化及小型化的必要性被認為將進一步提高。
半導體晶片通常是藉由如下方式而獲得，即：在背面研磨(back grind)步驟或蝕刻(etching)步驟等中，使半導體晶圓(wafer)成為規定厚度之後，在切割(dicing)步驟中將半導體晶圓個片化。於切割步驟中，一般使用藉由切割刀片(dicing blade)來切斷半導體晶圓的刀片劃切(blade cut)方式。刀片劃切方式中，有時會因切削時產生的切削阻力而導致半導體晶片產生微小的缺陷(亦稱作「碎屑(chipping)」)。碎屑的產生不僅會有損半導體 晶片的外觀，而且視程度甚至有可能破壞到半導體晶片上的電路圖案(pattern)，因而近來被視作重要的問題之一。對於經薄膜化及小型化的半導體晶片而言，被允許的碎屑的等級(level)更為嚴格。可以預料到，今後，因半導體晶片的薄膜化及小型化的日益發展，碎屑的問題將變得更加嚴重。
作為切割步驟中的其他方式，有隱形切割(stealth dicing)方式。隱形切割方式已知是尤其適合於切斷極薄的半導體晶圓的方式，根據隱形切割方式，可抑制碎屑的產生。隱形切割方式是以如下方式進行。
若展示一例，則於隱形切割方式中，首先，使聚光點對準半導體晶圓內部而對半導體晶圓照射雷射(laser)光，於半導體晶圓內部形成因多光子吸收造成的脆弱的改質部。若使雷射光的照射位置沿著將半導體晶圓分割成各個半導體晶片的預定的線(line)(亦稱作「分割預定線」)移動，便可形成沿著分割預定線的改質部(亦稱作「切割線」)。然後，在半導體晶圓的背面(未形成電路的面)上貼附切割帶(dicing tape)之後，拉伸切割帶。藉此，對半導體晶圓施加外部應力，半導體晶圓沿著分割預定線被切斷，從而被分斷成各個半導體晶片，並且半導體晶片的間隔被擴大。
拉伸切割帶的步驟通常被稱作擴展步驟。無論切割步驟是藉由刀片切割方式來進行，抑或是藉由隱形切割方式來進行，擴展步驟均是普遍進行的步驟。當藉由刀片切割方式來進行切割 步驟時，使用切割刀片將半導體晶圓分割成半導體晶片之後，進行擴展步驟，以擴大半導體晶片的間隔。此時的擴展步驟的主要目的是為了使半導體晶片的拾取(pickup)變得容易。而且，當藉由隱形切割方式來進行切割步驟時，如上所述，擴展步驟是作為用於將形成有切割線的半導體晶圓分割成半導體晶片的步驟發揮功能。而且，除此以外，擴展步驟亦作為用於擴大被分割的半導體晶片的間隔的步驟而發揮功能。適用於擴展步驟的方法以及裝置例如在專利文獻1~專利文獻3等中有所揭示。
現有技術文獻
專利文獻
專利文獻1：日本專利特開2005-109044號公報
專利文獻2：日本專利特開2005-057158號公報
專利文獻3：日本專利特開2009-253071號公報
然而，先前，對於半導體晶片與支持構件等被黏著體的接著，主要使用銀膏(paste)。然而，當對經薄膜化及小型化的半導體晶片使用銀膏時，膏的溢出、膜厚控制的困難性、因半導體晶片的傾斜引起的線結合(wire bonding)的狀況不良、空隙(void)的產生等成為無法忽視的問題。尤其是在對於半導體裝置還要求半導體晶片的高積體化及支持構件的小型化的現狀下，上述多個問題成為大問題。
因此，近年來，在半導體晶片與被黏著體進行接著時，正逐漸使用膜狀的黏晶(die bonding)材即黏晶膜。當使用黏晶膜 時，例如在半導體晶圓的背面依序貼附黏晶膜以及切割帶。隨後，藉由在切割步驟中同時切斷半導體晶圓與黏晶膜，從而獲得附黏晶膜的半導體晶片。所獲得的半導體晶片可經由黏晶膜而接著於被黏著體。
當藉由隱形切割方式來切斷半導體晶圓以及黏晶膜時，於擴展步驟中，要求黏晶膜與形成有切割線的半導體晶圓被一同切斷。藉由擴展步驟，半導體晶圓以及黏晶膜將被分割成個片化的附黏晶膜的半導體晶片(亦稱作「晶片」)。
鑒於此種狀況，本發明的實施方式的目的在於提供一種可良好地切斷半導體晶圓以及黏晶膜的擴展方法。而且，本發明的實施方式的目的在於提供一種藉由採用上述擴展方法而可效率良好地製造半導體裝置的半導體裝置的製造方法、以及藉此而獲得的半導體裝置。
本發明的實施方式是有關於一種擴展方法，包括：步驟(I)，準備積層體，上述積層體具有沿著分割預定線而形成有改質部的半導體晶圓、黏晶膜以及切割帶；步驟(IIA)，在積層體經冷卻的狀態下拉伸切割帶；步驟(IIB)，鬆緩經拉伸的切割帶；以及步驟(IIC)，在積層體經冷卻的狀態下拉伸切割帶，將半導體晶圓以及黏晶膜沿著分割預定線而分割成晶片，擴大晶片的間隔。
而且，本發明的另一實施方式是有關於一種半導體裝置 的製造方法，包括：步驟(I)，準備積層體，上述積層體具有沿著分割預定線而形成有改質部的半導體晶圓、黏晶膜以及切割帶；步驟(II)，拉伸切割帶，將半導體晶圓以及黏晶膜沿著分割預定線而分割成晶片，擴大晶片的間隔；步驟(III)，自切割帶拾取晶片；以及步驟(IV)，將晶片黏晶至被黏著體，且步驟(I)以及步驟(II)是藉由上述實施方式的擴展方法來進行。
本發明的又一實施方式是有關一種半導體裝置，其具有被黏著體及接著於上述被黏著體的晶片，上述半導體裝置是藉由上述實施方式的半導體裝置的製造方法製造而成。
本申請案的揭示與2012年12月26日申請的日本專利特願2012-282785號中記載的主題相關，該些的揭示內容以引用的方式併入本文。
根據本發明的實施方式，可提供一種可良好地切斷半導體晶圓以及黏晶膜的擴展方法。而且，根據本發明的實施方式，可提供一種可效率良好地製造半導體裝置的半導體裝置的製造方法、以及藉此而獲得的半導體裝置。
1‧‧‧半導體晶圓
1a‧‧‧形成有電路的面
1b‧‧‧未形成電路的面
2‧‧‧黏晶膜
3‧‧‧切割帶
4‧‧‧分割預定線
5‧‧‧改質部
6、6'‧‧‧積層體
7‧‧‧晶片
7a‧‧‧半導體晶片
7b‧‧‧個片化的黏晶膜
8‧‧‧切割黏晶一體型片材
9‧‧‧框架
10‧‧‧擴展平台
10'‧‧‧冷卻平台
11‧‧‧固定構件
12‧‧‧擴展環
13‧‧‧筒夾
14‧‧‧針桿
15‧‧‧被黏著體
21、21'‧‧‧半導體裝置
22‧‧‧半導體晶片搭載用支持構件
23‧‧‧金屬線
24‧‧‧密封材
25‧‧‧外部連接端子
A、B‧‧‧標記
L1‧‧‧拉伸前的長度
L2‧‧‧拉伸後的長度
h1‧‧‧擴展平台的上升量(步驟(IIa))
h2‧‧‧擴展平台的上升量(步驟(IIc))
O‧‧‧中心
MD‧‧‧加工方向
TD‧‧‧橫向
S1~S7‧‧‧步驟
圖1是表示擴展方法的一實施方式的概念圖。
圖2是表示獲得沿著分割預定線形成有改質部的半導體晶圓的步驟的一實施方式的概念圖。
圖3是表示在半導體晶圓上貼附黏晶膜的步驟的一實施方式的概念圖。
圖4是表示在黏晶膜上貼附切割帶的步驟的一實施方式的概念圖。
圖5是表示在半導體晶圓上貼附切割黏晶一體型片材的步驟的一實施方式的概念圖。
圖6A是表示擴展方法的一實施方式(步驟(Ia)~步驟(IIa))的概念圖。
圖6B是表示擴展方法的一實施方式(步驟(IIb)~步驟(IIc))的概念圖。
圖7A是表示擴展方法的一實施方式(步驟(Ia')~步驟(IIa'))的概念圖。
圖7B是表示擴展方法的一實施方式(步驟(IIb')~步驟(IIc'))的概念圖。
圖8是表示積層體的一實施方式的概念圖。
圖9是表示擴展方法的一實施方式的流程圖。
圖10是表示自切割帶拾取晶片的步驟的一實施方式的概念圖。
圖11是表示將晶片黏晶至被黏著體的步驟的一實施方式的概念圖。
圖12是表示半導體裝置的一實施方式的概念圖。
圖13是表示半導體裝置的一實施方式的概念圖。
圖14A是表示用於評價拉伸量以及拉伸率的切割帶的一實施方式的概念圖。
圖14B是表示在實施例1以及比較例1中用於評價的切割黏晶一體型片材的概念圖。
圖15是表示在實施例2中進行擴展後的半導體晶圓的照片。
圖16是表示在實施例3中進行擴展後的半導體晶圓的照片。
圖17是表示在比較例2中進行擴展後的半導體晶圓的照片。
圖18是表示現有的擴展方法的一例的概念圖。
以下，使用附圖來說明本發明的實施方式。再者，於各圖中對於同一構件標註同一編號，以下省略重複的說明。
[第1實施方式]
第1實施方式是有關於一種擴展方法，用於將半導體晶圓以及黏晶膜沿著分割預定線來切斷而分割成晶片，並擴大晶片的間隔。
當切斷半導體晶圓以及黏晶膜時，考慮到提高黏晶膜的斷裂性的觀點，一般是在低溫下進行擴展步驟。然而，儘管在低溫下進行擴展步驟，仍有時無法切斷半導體晶圓以及黏晶膜。圖18是表示現有的擴展方法的一例的概念圖，表示半導體晶圓1以及黏晶膜2未被切斷的例子。圖18中，積層有半導體晶圓1以及黏晶膜2的切割帶3藉由具備冷卻機的擴展平台(expand stage)10而一邊受到冷卻一邊被上推，從而受到拉伸。
本發明的發明人等考慮無法切斷半導體晶圓以及黏晶膜的原因之一在於低溫狀態下的切割帶的延伸性。可認為，在低溫狀態下，切割帶的延伸性下降，切割帶的拉伸量不夠充分，其結果，賦予至半導體晶圓以及黏晶膜的外力變小。因此，本實施方式的擴展方法是作為使處於低溫狀態下的切割帶的延伸性提高的方法而提供。
即，藉由在低溫下進行擴展步驟，黏晶膜自身的斷裂性提高，但另一方面，切割帶的延伸性變低，無法使足夠的外力作用於半導體晶圓以及黏晶膜。與此相對，本實施方式是如下所述的擴展方法，其利用簡便的方法來提高處於低溫狀態下的切割帶的延伸性，藉此，可良好地切斷半導體晶圓以及黏晶膜。
第1實施方式是有關於一種擴展方法，包括：步驟(I)，準備積層體，該積層體具有沿著分割預定線而形成有改質部的半導體晶圓、黏晶膜以及切割帶；步驟(IIA)，在積層體經冷卻的狀態下拉伸切割帶；步驟(IIB)，鬆緩經拉伸的切割帶；以及步驟(IIC)，在積層體經冷卻的狀態下拉伸切割帶，將半導體晶圓以及黏晶膜沿著分割預定線而分割成晶片，擴大晶片的間隔。圖1是表示第1實施方式的概念圖。積層體是作為剖面圖而示出。只要未特別說明，與第1實施方式相關的說明亦可在不矛盾的範圍內適用於後述的其他實施方式。
本實施方式依序具有步驟(I)~步驟(IIC)。在各步驟的前後，亦可包括任意步驟，例如剝離保護片材的步驟、搬送步 驟、檢查或確認的步驟等。較佳為連續地進行步驟(IIA)~步驟(IIC)。
(步驟(I))
如圖1所示，首先，準備積層體6，該積層體6具有沿著分割預定線4形成有改質部5的半導體晶圓1、黏晶膜2以及切割帶3(步驟(I))。作為獲得積層體6的方法，可適用現有公知的方法。以下表示獲得積層體6的方法的例子。
作為半導體晶圓，例如可列舉包含單晶矽(silicon)、多晶矽等矽；各種陶瓷(ceramics)；藍寶石(sapphire)；氮化鎵、鎵砷等化合物半導體等的晶圓。亦可使用除該些以外的半導體晶圓。
半導體晶圓的厚度以及尺寸並無特別限定。考慮到減少碎屑產生的觀點，半導體晶圓的厚度例如較佳為25μm以上。而且，考慮到使封裝(package)小型化的觀點，半導體晶圓的厚度例如較佳為100μm以下，進而較佳為75μm以下，更佳為50μm以下。考慮到提高生產性的觀點，半導體晶圓的直徑例如較佳為200mm以上，進而較佳為300mm以上。
「分割預定線」是指分割半導體晶圓的預定的線。藉由沿著分割預定線來切斷半導體晶圓以及黏晶膜，可獲得晶片。所獲得的「晶片」包含半導體晶片以及接著於該半導體晶片的經個片化的黏晶膜。
在半導體晶圓中，沿著分割預定線預先形成有改質部。 「改質部」較佳為藉由將聚光點對準半導體晶圓內部來照射雷射光而形成的脆弱的改質部。圖2是表示在半導體晶圓1沿著分割預定線4形成改質部5的步驟的一實施方式的概念圖。雷射光朝向半導體晶圓1的照射既可自半導體晶圓1的表面，即，自形成有電路的面1a進行，或者亦可自半導體晶圓的背面，即，自未形成電路的面1b進行。
對於在半導體晶圓內形成改質部的方法，可使用日本專利特開2002-192370號公報、日本專利特開2003-338467號公報等中記載的方法。作為可用於照射雷射光的裝置，例如可列舉雷射切割裝置「MAHOHDICING MACHINE」(東京精密股份有限公司製)、雷射切割鋸「DFL7360」(迪思科(DISCO)股份有限公司製)等。
以下表示使用雷射切割裝置「MAHOHDICING MACHINE」(東京精密股份有限公司製)時的條件的一例。在以下的條件下，將聚光點對準半導體晶圓的內部，沿著分割預定線自半導體晶圓的表面側照射雷射光，從而可於半導體晶圓的內部形成改質部。改質部較佳為藉由多光子吸收而半導體晶圓內部局部地加熱熔融所形成的熔融處理區域。
(雷射加工條件)
(A)半導體晶圓：矽晶圓(厚度75μm，外徑12吋(300mm))
(B)雷射光源：半導體雷射激發Nd：釔鋁石榴石(Yttrium Aluminum Garnet，YAG)雷射器
波長：1064nm
雷射光點剖面積：3.14×10-8cm2
振盪形態：Q開關脈衝(switch pulse)
重複頻率：100kHz
脈寬：30ns
功率：20μJ/脈衝
雷射光品質：TEM00
偏光特性：直線偏光
(C)聚光用透鏡倍率：50倍
數值孔徑(Numerical Aperture，NA)：0.55
對雷射光波長的透射率：60%
(D)載置半導體晶圓的載置台的移動速度：100mm/秒
分割預定線的間隔並無特別限定。所獲得的晶片具有與分割預定線的間隔相應的尺寸。
黏晶膜是在將半導體晶片安裝於引線框架(lead frame)、有機基板等半導體晶片搭載用支持構件的情況下，而且在將半導體晶片彼此積層的情況等下所使用的接著膜。黏晶膜有助於簡化黏晶步驟及提高生產量(throughput)等。作為黏晶膜，可使用市售品。於積層體中，黏晶膜通常具有比半導體晶圓大且為圓形或大致圓形的形狀。
黏晶膜的厚度以及尺寸並無特別限定。考慮到防止自半導體晶圓的剝離的觀點，黏晶膜的直徑例如較佳為350mm以下， 進而較佳為335mm以下，更佳為320mm以下。雖無特別限定，但該些尺寸是尤其適合於直徑為300mm的半導體晶圓的值。
切割帶是用於在半導體晶圓的切割步驟中保護及固定半導體晶圓，進而在隨後的步驟中保持半導體晶片的膠帶。作為切割帶，可使用市售品。於積層體中，切割帶通常具有比黏晶膜大且為圓形或大致圓形的形狀。
切割帶的厚度以及尺寸並無特別限定。考慮到作業性以及製程(process)性的觀點，切割帶的厚度例如較佳為70μm以上。
黏晶膜以及切割帶亦作為將兩者貼合而成的切割黏晶一體型片材的形態而市售。藉由使用切割黏晶一體型片材，可一次性進行黏晶膜以及切割帶往半導體晶圓背面的貼附。切割黏晶一體型片材有助於縮短半導體裝置的製造步驟、提高薄型晶圓的操作(handling)性等。
具有半導體晶圓、黏晶膜以及切割帶的積層體通常至少依序具有半導體晶圓、黏晶膜以及切割帶。積層體除了該些層以外，還可具有保護半導體晶圓表面的保護膠帶、支持切割帶的支持膜等任意層。而且，黏晶膜以及切割帶分別既可由單層構成，亦可由多層構成。
考慮到在擴展後容易辨識無法切斷黏晶膜的部分的觀點，黏晶膜與切割帶較佳為透明性、色調等不同者。
積層體例如可藉由如下方式而獲得，即，在半導體晶圓 的背面貼附黏晶膜，然後在黏晶膜上貼附切割帶。圖3是表示在半導體晶圓1上貼附黏晶膜2的步驟的一實施方式的概念圖，圖4是表示在黏晶膜2上貼附切割帶3的步驟的一實施方式的概念圖。
在半導體晶圓上貼附黏晶膜時的溫度以及壓力並無特別限制，可考慮黏晶膜的接著性等來適當決定。
在黏晶膜上貼附切割帶時的溫度以及壓力亦無特別限制，可考慮黏晶膜以及切割帶的接著性、黏著性等來適當決定。
而且，例如當使用切割黏晶一體型片材時，積層體是藉由在半導體晶圓的背面貼附切割黏晶一體型片材的黏晶膜側的面而獲得。圖5是表示在半導體晶圓1上貼附切割黏晶一體型片材8的步驟的一實施方式的概念圖。
在半導體晶圓上貼附切割黏晶一體型片材時的溫度以及壓力亦無特別限制。考慮到提高與半導體晶圓的密接性的觀點，貼附時的溫度例如較佳為50℃以上，而且，考慮到切割帶的耐熱性的觀點，例如較佳為80℃以下。
改質部在半導體晶圓內部的形成，可於在半導體晶圓上貼附黏晶膜之前進行；可於在半導體晶圓上貼附黏晶膜之後進行；或者可於在半導體晶圓上貼附黏晶膜及切割帶或切割黏晶一體型片材之後進行。
當在貼附之前進行改質部的形成時，為了防止在貼附時因施加至半導體晶圓的應力導致半導體晶圓被切斷，較佳為支持半導體晶圓而進行貼附。
當在貼附之後進行改質部的形成時，藉由使用使雷射光透射的黏晶膜及切割帶或切割黏晶一體型片材，亦可自半導體晶圓的背面照射雷射光。
(步驟(IIA))
接下來，在積層體6經冷卻的狀態下拉伸切割帶3(步驟(IIA))。「積層體經冷卻的狀態」是指積層體的溫度處於比室溫低的溫度的狀態。是否一邊冷卻積層體一邊進行拉伸並不成問題。既可在預先冷卻積層體之後拉伸切割帶，而且，亦可一邊冷卻積層體一邊拉伸切割帶。
拉伸時的積層體的溫度為低於室溫(例如25℃)的溫度。考慮到提高黏晶膜的分斷性的觀點，積層體的溫度例如較佳為10℃以下，進而較佳為0℃以下，更佳為-5℃以下，尤佳為-10℃以下。若考慮黏晶膜的分斷性，則積層體的溫度越低越好。但是，考慮到確保黏晶膜及切割帶的實用的機械特性的觀點，積層體的溫度例如較佳為-15℃以上。積層體的溫度採用藉由測定半導體晶圓表面的溫度或切割帶背面(未貼附於黏晶膜的面)的溫度而獲得的值。
冷卻的方法並無特別限定。例如可列舉使用來自冷卻機的冷卻風、具備冷卻機的冷卻平台(cooling stage)等的方法。
切割帶的拉伸是藉由對切割帶施加外力來進行，但其方法並無特別限定。外力是以切割帶朝面方向受到拉伸的方式而施加。在本步驟中，通常呈放射狀地拉伸切割帶。
步驟(IIA)中的拉伸通常並非是為了將半導體晶圓以及黏晶膜分割成晶片。但是，亦存在會局部地沿著分割預定線而分割成晶片的情況。或者，亦存在半導體晶圓被局部地分割，而黏晶膜未被分割的情況。
拉伸時間並無特別限制。例如較佳為5秒以上，而且，較佳為60秒以下。拉伸時間相當於施加外力的時間。
考慮到提高黏晶膜的分斷性的觀點，拉伸速度例如較佳為10mm/秒以上，進而較佳為50mm/秒以上。而且，考慮到抑制外周部的黏晶膜飛散至晶圓上的狀況不良的觀點，拉伸速度例如較佳為400mm/秒以下，進而較佳為200mm/秒以下。
(步驟(IIB))
在步驟(IIA)之後，鬆緩經拉伸的切割帶3(步驟(IIB))。「鬆緩切割帶」是指減小或消除在步驟(IIA)中施加至切割帶的外力。
在鬆緩切割帶時，積層體既可為經冷卻的狀態，亦可為未經冷卻的狀態。即，切割帶的溫度既可為低於室溫的溫度，亦可為室溫以上的溫度。通常處於經冷卻的狀態。
當在步驟(IIA)~步驟(IIC)之間不包括其他的任意步驟時，自藉由步驟(IIB)開始鬆緩經拉伸的切割帶的時刻、直至藉由步驟(IIC)再次開始拉伸切割帶的時刻為止的時間成為鬆緩切割帶的時間。考慮到作業性的觀點、或者視冷卻方法而將積層體保持為經冷卻的狀態的觀點，此時的鬆緩時間例如較佳為10 秒以下，進而較佳為5秒以下。而且，考慮到提高黏晶膜的分斷性的觀點，鬆緩時間例如較佳為1秒以上。
藉由鬆緩切割帶，通常，被拉伸的切割帶會收縮。然而，亦存在不收縮而維持被拉伸的狀態的情況。在步驟(IIB)中，切割帶既可收縮，或者亦可維持被拉伸的狀態。
(步驟(IIC))
隨後，在積層體6經冷卻的狀態下拉伸切割帶3，將半導體晶圓1以及黏晶膜2沿著分割預定線4而分割成晶片7，擴大晶片7的間隔(步驟(IIC))。「積層體經冷卻的狀態」是指與上述步驟(IIA)中的狀態同樣的狀態。而且，與步驟(IIA)同樣，切割帶的拉伸是藉由對切割帶施加外力來進行，但其方法並無特別限定。外力是以切割帶朝面方向受到拉伸的方式而施加。在本步驟中，通常呈放射狀地拉伸切割帶。
在步驟(IIC)中，藉由拉伸切割帶，從而將半導體晶圓以及黏晶膜沿著分割預定線而分割成晶片，擴大晶片的間隔。晶片的間隔(亦稱作「切口寬度(kerf width)」)並無特別限定，但考慮到提高隨後的拾取步驟中的拾取性的觀點，例如較佳為10μm以上，進而較佳為30μm以上，更佳為50μm以上。
拉伸時間並無特別限制。例如較佳為5秒以上，而且，較佳為60秒以下。拉伸時間相當於施加外力的時間。
考慮到提高黏晶膜的分斷性的觀點，拉伸速度例如較佳為10mm/秒以上，進而較佳為50mm/秒以上。而且，考慮到抑制 外周部的黏晶膜飛散至晶圓上的狀況不良的觀點，拉伸速度例如較佳為400mm/秒以下，進而較佳為200mm/秒以下。
考慮到提高分斷性的觀點，在步驟(IIC)中施加至切割帶的外力較佳為大於在步驟(IIA)中施加至切割帶的外力。
亦可重複進行拉伸、鬆緩切割帶的步驟，即，例如在步驟(I)之後，遵照步驟(IIA)→步驟(IIB)→步驟(IIA)→步驟(IIB)→步驟(IIC)。
步驟(IIA)~步驟(IIC)可使用市售的擴展裝置來進行。作為擴展裝置，例如可列舉「MAE300」(東京精密股份有限公司製)、「晶片分離器(Die Separator)DDS2300」(迪思科股份有限公司製)等。
藉由進行拉伸、鬆緩、再次拉伸切割帶的步驟，切割帶的延伸性提高，即使在積層體經冷卻的狀態下，切割帶亦可充分地延伸，從而可良好地進行半導體晶圓以及黏晶膜的分割。
隱形切割方式中，半導體晶圓以及黏晶膜的切斷被認為是以如下方式進行。首先，在切割帶受到拉伸時，對半導體晶圓施加外力，以半導體晶圓內部的改質部為起點而在半導體晶圓的厚度方向上產生破裂。繼而，該破裂到達半導體晶圓的表面及背面，進而到達與半導體晶圓密接的黏晶膜，從而半導體晶圓以及黏晶膜斷裂。
若切割帶的延伸性優異，則對半導體晶圓施加的外力變大，因此可認為能以高良率來切斷半導體晶圓以及黏晶膜。
在前述的圖18所示的現有的擴展方法中，當為了提高切割帶3的延伸性而加大上推切割帶3的力時，會出現產生所謂的頸縮(necking)現象、斷裂等問題，因而難以充分拉伸切割帶3。
頸縮現象的產生，在使用分子間相互作用低的切割帶，例如使用由聚乙烯(polyethylene，PE)、聚丙烯(polypropylene，PP)等通用聚烯烴(polyolefin)系的材料所形成的切割帶時變得顯著。根據本實施方式，即便是分子間相互作用低的切割帶，亦可減少頸縮現象以及斷裂的產生，提高延伸性。
例如，根據本實施方式，可將切割帶的拉伸量較佳地設為1.0mm以上，進而較佳為1.5mm以上，更佳為2.0mm以上，尤佳為3.0mm以上。但是，考慮到抑制切割帶的斷裂的觀點，拉伸量較佳為6.0mm以下。拉伸量[mm]是對於通過切割帶中心的直線而藉由「(拉伸後的長度[mm])-(拉伸前的長度[mm])」所求出的值。雖無特別限定，但上述範圍是尤其適合於較佳為直徑200mm以上、進而較佳為直徑300mm以上的半導體晶圓進行切斷的值。
拉伸量可藉由以下的方法而測定。圖14A表示拉伸前的切割帶以及拉伸後的切割帶的概念圖(平面圖以及剖面圖)。
(1)在拉伸前的切割帶3的自中心O算起的距離為L1/2[mm]的部位，加注標記A(圖14A(1))。
(2)在以中心O作為對稱的中心而與標記A成點對稱的位 置加注標記B。將AB間的距離L1[mm]設為「拉伸前的長度[mm]」(圖14A(1))。
(3)藉由本實施方式的擴展方法，拉伸切割帶3。
(4)在拉伸後的切割帶3中，測定AB間的距離L2[mm]，以作為「拉伸後的長度[mm]」(圖14A(2))。
(5)藉由「(拉伸後的長度[mm])-(拉伸前的長度[mm])」求出拉伸量[mm]。
較佳為，對於切割帶的任意一方向而求出的拉伸量處於上述範圍內，進而較佳為，對於切割帶的MD方向以及TD方向而求出的拉伸量的平均值處於上述範圍內為佳。
而且，例如根據本實施方式，可將實施步驟(IIC)之後的切割帶的拉伸率較佳地設為1.0%以上，進而較佳為1.5%以上，更佳為2.0%以上，尤佳為3.0%以上。但是，考慮到抑制切割帶的斷裂的觀點，拉伸率較佳為3.0%以下，進而較佳為2.0%以下。拉伸率[%]是對於通過切割帶中心的直線而藉由「(拉伸量[mm])/(拉伸前的長度[mm])×100」所求出的值。雖無特別限定，但上述範圍是尤其適合於較佳為直徑200mm以上、進而較佳為直徑300mm以上的半導體晶圓的值。「拉伸量[mm]」以及「拉伸前的長度[mm]」如上所述。
較佳為，對於切割帶的任意一方向而求出的拉伸率處於上述範圍內，進而較佳為，對於切割帶的MD方向以及TD方向而求出的拉伸率的平均值處於上述範圍內為佳。
在測定拉伸量以及拉伸率時，拉伸前的長度只要根據被切斷的半導體晶圓的尺寸，即，貼附切割帶的半導體晶圓的尺寸來適當設定即可。例如，對於用於切斷直徑為D[mm]的半導體晶圓的切割帶而言，較佳為將AB間的距離L1[mm]設為(D-5)~(D+5)[mm]時測定出的拉伸量以及拉伸率處於上述範圍內。若列舉一例，用於直徑為300mm的半導體晶圓的切割帶在L1=250mm時，較佳為拉伸量以及拉伸率處於上述範圍內。
在評價切割帶的拉伸量以及拉伸率時，亦可取代切割帶而使用切割黏晶一體型片材。若在未積層有半導體晶圓的狀態下擴展切割黏晶一體型片材，由於不存在破裂的起點，因而通常黏晶膜不會被切斷而是與切割帶一同受到拉伸。即使在黏晶膜受到拉伸的情況下，亦可將切割黏晶一體型片材的拉伸量以及拉伸率適用作切割帶的拉伸量以及拉伸率。
本實施方式中，與現有的擴展方法相比，在將於步驟(IIC)中施加的外力與於現有的擴展方法中施加的外力設為相同大小的情況下，亦可將切割帶的拉伸量以及拉伸率加大至例如1.5倍以上，較佳為加大至2倍以上。
本實施方式是無須使用特別的裝置，且無須經過複雜的步驟，藉由簡便的步驟便可提高市售的切割帶的延伸性的優異的擴展方法。藉由本實施方式的擴展方法，可良好地切斷半導體晶圓以及黏晶膜。
[第2實施方式]
第2實施方式是有關於一種擴展方法，包括：步驟(Ia)，準備積層體，該積層體具有沿著分割預定線而形成有改質部的半導體晶圓、黏晶膜、切割帶以及框架；步驟(Ib)，將積層體供給至具備可升降的擴展平台及可固定框架的固定構件的擴展裝置的擴展平台上；步驟(Ic)，藉由固定構件來固定框架；步驟(IIa)，在積層體經冷卻的狀態下使擴展平台上升，以拉伸切割帶；步驟(IIb)，使上升的擴展平台下降，以鬆緩經拉伸的切割帶；以及步驟(IIc)，在積層體經冷卻的狀態下使擴展平台上升，以拉伸切割帶，將半導體晶圓以及黏晶膜沿著分割預定線而分割成晶片，擴大晶片的間隔。
圖6A以及圖6B是表示擴展方法的實施方式的概念圖，圖9是表示擴展方法的實施方式的流程圖。本實施方式中，使用擴展裝置，該擴展裝置具備可升降的擴展平台與可固定框架的固定構件。在不矛盾的範圍內，與第1實施方式相關的說明亦適用於本實施方式。
(步驟(Ia))
首先，準備積層體6'，該積層體6'具有沿著分割預定線4形成有改質部5的半導體晶圓1、黏晶膜2、切割帶3以及框架9(步驟(Ia)、步驟(Step)S1)。本實施方式中的積層體6'除了具有沿著分割預定線4形成有改質部5的半導體晶圓1、黏晶膜2以及切割帶3以外，更具有框架9。
圖8是表示積層體6'的實施方式的平面概念圖。框架9 被貼附於切割帶3的積層有半導體晶圓1及黏晶膜2的面。亦可將框架9貼附於切割帶3的與積層有半導體晶圓1及黏晶膜2的面為相反的面。作為框架9，通常使用有剛性的環狀的框架。框架9並無特別限制，例如可列舉包含不鏽鋼、鋁等金屬材料或者聚碳酸酯等樹脂材料的框架。作為框架9，可根據半導體晶圓1的尺寸來適當選擇使用在切割步驟中普遍使用的現有公知的框架。
(步驟(Ib))
接下來，將積層體6'供給至具備可升降的擴展平台10及可固定框架的固定構件11的擴展裝置的擴展平台10上(步驟(Ib)、步驟S2)。擴展平台10是具有比半導體晶圓1大且比框架9小的直徑的圓柱狀的平台，且可升降。亦可將擴展平台10設為在內部或外部具備冷卻機(未圖示)者。固定構件11是用於將框架9固定於規定位置的構件，其形狀並無特別限定。例如，可採用能上下包夾框架9的形狀。擴展平台10被配置成：其上部表面與被供給至擴展裝置的積層體6'的背面(切割帶側的面)齊平或者位於該積層體6'的背面之下。
當供給積層體6'時，如圖6A所示，使框架9支持於固定構件11。將積層體6'供給至擴展平台10上的形態，根據擴展平台10所配置的位置，包括擴展平台10與積層體6'相接觸的形態、及擴展平台10與積層體6'不接觸的形態。圖6A表示後者。於該些的任一形態中，均以半導體晶圓1位於擴展平台10的徑內的方式來供給積層體6'。
(步驟(Ic))
將積層體6'供給至擴展平台10上之後，藉由固定構件11來固定框架9(步驟(Ic)、步驟S3)。圖6A中，框架9由固定構件11夾住。
(步驟(IIa))
接下來，在積層體6'經冷卻的狀態下使擴展平台10上升以上推切割帶3，藉此呈放射狀地拉伸切割帶3(步驟(IIa)、步驟S4)。冷卻的方法並無特別限定，在擴展平台10具備冷卻機(未圖示)的情況下，藉由積層體6'接近或接觸擴展平台10，積層體6'的溫度變得低於室溫，從而積層體6'成為經冷卻的狀態。
在擴展平台10具備冷卻機的情況下，考慮到提高黏晶膜的分斷性的觀點，擴展平台10的上部表面的溫度例如較佳為10℃以下，進而較佳為0℃以下，更佳為-5℃以下，尤佳為-10℃以下。
一般而言，在市售的擴展裝置中，設有可預先設定擴展平台10的上升量的單元。考慮到提高黏晶膜的分斷性的觀點，該單元中的設定值(亦稱作「上升量的設定值」)例如較佳為5mm以上，進而較佳為7mm以上，更佳為10mm以上。而且，考慮到抑制切割帶的斷裂的觀點，例如較佳為15mm以下。再者，在市售的擴展裝置中，通常，當在積層體6'未被供給至擴展平台10上的狀態下使擴展平台10上升時，可獲得等同於「上升量的設定值」的上升量。再者，上升量的設定值是指針對「(擴展平台10 的總上升量)-(擴展平台10接觸至積層體6'的背面為止的上升量)」的設定值(圖6A的h1、圖6B的h2)。
而且，一般而言，在市售的擴展裝置中，設有可預先設定使擴展平台10上升的速度的單元。考慮到提高黏晶膜的分斷性的觀點，該單元中的設定值(亦稱作「上升速度的設定值」)例如較佳為10mm/秒以上，進而較佳為50mm/秒以上。而且，考慮到抑制外周部的黏晶膜分散至半導體晶圓上的狀況不良的觀點，上升速度的設定值例如較佳為400mm/秒以下，進而較佳為200mm/秒以下。再者，市售的擴展裝置中，通常，當在積層體6'未被供給至擴展平台10上的狀態下使擴展平台10上升時，可獲得等同於「上升速度的設定值」的上升速度。
(步驟(IIb))
在步驟(IIa)之後，使上升的擴展平台10下降，以鬆緩經拉伸的切割帶3(步驟(IIb)、步驟S5)。擴展平台10既可下降至原始位置，即，與上升前相同的位置，或者，亦可下降至上升後的位置與原始位置之間的任意位置，無論哪種情況皆可。較佳為，如圖6B所示，使擴展平台10下降至原始位置。
(步驟(IIc))
隨後，藉由在積層體6'經冷卻的狀態下使擴展平台10上升以上推切割帶3，從而呈放射狀地拉伸切割帶3。藉此，將半導體晶圓1以及黏晶膜2沿著分割預定線4而分割成晶片7，擴大晶片的間隔(步驟(IIc)、步驟S6)。冷卻的方法與上述步驟(IIa)同樣。
考慮到提高黏晶膜的分斷性的觀點，擴展平台10的上升量的設定值例如較佳為5mm以上，進而較佳為7mm以上，更佳為10mm以上。而且，考慮到抑制切割帶的斷裂的觀點，例如較佳為18mm以下，進而較佳為15mm以下。
而且，考慮到提高黏晶膜的分斷性的觀點，擴展平台10的上升速度的設定值例如較佳為10mm/秒以上，進而較佳為50mm/秒以上。而且，考慮到抑制外周部的黏晶膜飛散至晶圓上的狀況不良的觀點，上升速度的設定值例如較佳為400mm/秒以下，進而較佳為200mm/秒以下。
雖無特別限定，但步驟(IIa)以及步驟(IIc)中的上升量的設定值以及上升速度的設定值是尤其適合於較佳為直徑200mm以上、進而較佳為直徑300mm以上的半導體晶圓的值。上升量的設定值以及上升速度的設定值可考慮半導體晶圓的直徑、擴展平台的直徑、晶片尺寸、切口寬度等來適當決定。
在本實施方式中，考慮到提高黏晶膜的分斷性的觀點，較佳為將步驟(IIc)中的擴展平台10的上升量的設定值設為與步驟(IIa)中的擴展平台10的上升量的設定值相同，或者大於步驟(IIa)中的擴展平台10的上升量的設定值。較佳為，將步驟(IIc)中的擴展平台10的上升量的設定值設為步驟(IIa)中的擴展平台10的上升量的設定值的1.0倍以上，進而較佳為1.5倍以上，更佳為2.0倍以上。
(步驟(IId))
在步驟(IIc)之後，亦可具有用於維持切割帶3被拉伸的狀態的步驟(步驟(IId)、步驟S7)。作為用於維持被拉伸的狀態的方法，例如有在與框架9不同的框架上貼附切割帶3的方法、使切割帶3的較半導體晶圓1更外側的部分熱收縮的方法等。熱收縮時的切割帶的加熱溫度並無特別限定，例如為80℃左右。
[第3實施方式]
第3實施方式是有關於一種擴展方法，包括：步驟(Ia')，準備積層體，該積層體具有沿著分割預定線而形成有改質部的半導體晶圓、黏晶膜、切割帶以及框架；步驟(Ib')，將積層體供給至具備可升降的擴展環及可固定框架的固定構件的擴展裝置的擴展環上；步驟(Ic')，藉由固定構件來固定框架；步驟(IIa')，在積層體經冷卻的狀態下使擴展環上升，以拉伸切割帶；步驟(IIb')，使上升的擴展環下降，以鬆緩經拉伸的切割帶；以及步驟(IIc')，在積層體經冷卻的狀態下使擴展環上升，以拉伸切割帶，將半導體晶圓以及黏晶膜沿著分割預定線而分割成晶片，擴大晶片的間隔。
圖7A以及圖7B是表示擴展方法的實施方式的概念圖。本實施方式中，使用擴展裝置，該擴展裝置具備可升降的擴展環與可固定框架的固定構件。不同於第2實施方式之處在於，取代可升降的擴展平台而使用可升降的擴展環。步驟(Ia')是與步驟(Ia)相同的步驟。在不矛盾的範圍內，與第1實施方式以及第2實施方式相關的說明亦適用於本實施方式，第2實施方式中的與 擴展平台相關的說明亦適用於擴展環。
(步驟(Ib'))
在本實施方式中，將積層體6'供給至具備可升降的擴展環12與可固定框架的固定構件11的擴展裝置的擴展環12上(步驟(Ib'))。擴展環12是具有比半導體晶圓1大的內徑，且具有比框架9小的外徑的環，且可升降。擴展環12被配置成：其上部表面與被供給至擴展裝置的積層體6'的背面(切割帶側的面)齊平或位於該積層體6'的背面之下。
當供給積層體6'時，如圖7A所示，使框架9支持於固定構件11。將積層體6'供給至擴展環12上的形態，根據擴展環12所配置的位置，包括擴展環12與積層體6'相接觸的形態、及擴展環12與積層體6'不接觸的形態。圖7A表示前者。在任一形態下，均以半導體晶圓1位於擴展環12的外徑內的方式來供給積層體6'。
(步驟(Ic'))
將積層體供給至擴展環12上之後，藉由固定構件11來固定框架9(步驟(Ic'))。圖7A中，框架9由固定構件11夾住。
(步驟(IIa'))
接下來，在積層體6'經冷卻的狀態下使擴展環12上升以上推切割帶3，從而呈放射狀地拉伸切割帶3(步驟(IIa'))。冷卻的方法並無特別限定，但可列舉如下方法：在擴展環12的內側，設置具備冷卻機的冷卻平台10'，藉由冷卻平台10'來進行冷卻。藉 由積層體6'接近或接觸冷卻平台10'，積層體6'的溫度變得低於室溫，從而積層體6'成為經冷卻的狀態。
冷卻平台10'的上部表面的溫度較佳為設定在與第2實施方式中的擴展平台10的上部表面的溫度同樣的範圍內。
(步驟(IIb'))
在步驟(IIa')之後，使上升的擴展環12下降，以鬆緩經拉伸的切割帶3(步驟(IIb'))。
(步驟(IIc'))
隨後，藉由在積層體經冷卻的狀態下使擴展環12上升以上推切割帶3，從而呈放射狀地拉伸切割帶3。藉此，將半導體晶圓1以及黏晶膜2沿著分割預定線4而分割成晶片7，擴大晶片的間隔(步驟(IIc'))。冷卻的方法與上述步驟(IIa')中的方法同樣。
(步驟(IId'))
在步驟(IIc')之後，亦可具有用於維持切割帶3被拉伸的狀態的步驟(步驟(IId'))。
[第4實施方式]
第4實施方式是有關於一種半導體裝置的製造方法，包括：步驟(I)，準備積層體，該積層體具有沿著分割預定線而形成有改質部的半導體晶圓、黏晶膜以及切割帶；步驟(II)，拉伸切割帶，將半導體晶圓以及黏晶膜沿著分割預定線而分割成晶片，擴大晶片的間隔；步驟(III)，自切割帶拾取晶片；以及步驟(IV)，將晶片黏晶至被黏著體，且步驟(I)以及步驟(II)是藉由上述 任一實施方式的擴展方法來進行。
本實施方式依序具有步驟(I)~步驟(IV)。在各步驟的前後，亦可包括任意步驟，例如剝離保護片材的步驟、搬送步驟、檢查或確認的步驟、打線結合步驟、鑄模(mold)步驟等。步驟(I)以及步驟(II)等同於前述的步驟(I)~步驟(IIC)、步驟(Ia)~步驟(IIc)或步驟(Ia')~步驟(IIc')。
(步驟(III))
將半導體晶圓1以及黏晶膜2分割成晶片之後，自切割帶3拾取晶片7(步驟(III))。圖10是表示拾取步驟的實施方式的概念圖。圖10中，使用筒夾(collet)13以及針桿14來自切割帶3剝離晶片7，從而獲得晶片7(半導體晶片7a以及接著於該半導體晶片7a的個片化的黏晶膜7b)。
當對切割帶使用紫外線硬化型黏著劑時，亦可在進行步驟(III)之前對切割帶照射紫外線，以使紫外線硬化型黏著劑硬化。藉此，切割帶與黏晶膜的密接力下降，從而可容易地進行切割帶與黏晶膜之間的剝離。
(步驟(IV))
接下來，將晶片7黏晶於被黏著體15(步驟(IV))。圖11是表示黏晶步驟的實施方式的概念圖。圖11中，使用筒夾13，將晶片7以黏晶膜7b接觸被黏著體15的方式放置於被黏著體15上。將晶片7放置於被黏著體15上之後，通常對黏晶膜進行加熱以使其硬化。
根據本實施方式，無須使用特別的裝置，而且無須經過複雜的步驟，藉由簡便的步驟便可效率良好地製造半導體裝置。
[第5實施方式]
第5實施方式是有關於一種半導體裝置，其具有被黏著體及接著於該被黏著體的晶片，上述半導體裝置是藉由上述實施方式的半導體裝置的製造方法製造而成。
作為被黏著體，可列舉半導體晶片搭載用支持構件、其他半導體晶片等。作為半導體裝置的具體例，可列舉：在半導體晶片搭載用支持構件上搭載有至少1個半導體晶片，且半導體晶片與半導體晶片搭載用支持構件經由黏晶膜而接著的半導體裝置(圖12)；以及在半導體晶片搭載用支持構件上搭載有至少2個半導體晶片，且半導體晶片搭載用支持構件與半導體晶片或者2個半導體晶片彼此經由黏晶膜而接著的半導體裝置(圖13)等。
作為半導體晶片搭載用支持構件，例如可列舉42合金(alloy)引線框架、銅引線框架等引線框架；包含聚醯亞胺(polyimide)樹脂、環氧(epoxy)樹脂等的塑膠膜(plastic film)；經玻璃不織布基材強化的聚醯亞胺樹脂、環氧樹脂等塑膠；氧化鋁等陶瓷；在表面設有有機抗蝕劑(resist)層的有機基板；附配線的有機基板等。此處，有機基板主要是指包含經玻璃纖維強化的樹脂、熱塑性樹脂以及熱固性樹脂等有機材料的基板。
圖12是表示半導體裝置的一實施方式的剖面概念圖。圖12所示的半導體裝置21中，半導體晶片7a經由黏晶膜7b而 接著於半導體晶片搭載用支持構件22。半導體晶片7a的連接端子(未圖示)經由金屬線(wire)23而與外部連接端子(未圖示)電性連接。進而，具備由密封材24密封半導體晶片7a、金屬線23等的結構。
圖13是表示半導體裝置的另一實施方式的剖面概念圖。圖13所示的半導體裝置21'是如下結構的3D封裝的半導體裝置(Stacked-PKG(堆疊式封裝))，即，在半導體晶片搭載用支持構件22上積層有多個半導體晶片7a。圖13中，第一層半導體晶片7a經由黏晶膜7b而接著於半導體晶片搭載用支持構件22。在半導體晶片7a上，經由黏晶膜7b而接著有其他半導體晶片7a。進而，具有由密封材24密封整體的結構。半導體晶片7a的連接端子(未圖示)經由金屬線23而與外部連接端子25電性連接。
本實施方式的半導體裝置是使用市售的黏晶膜，藉由簡便的製造步驟而效率良好地製造的半導體裝置。
以上，參照附圖對本發明的實施方式進行了說明，但本發明並不限於以上所說明的實施方式。例如，在上述第2實施方式以及第3實施方式中，敘述了藉由使擴展平台以及擴展環上升而拉伸切割帶的例子，但亦可取而代之，藉由使可固定框架的固定構件下降而拉伸切割帶。而且，在可實施各實施方式的範圍內，亦可變更以上所說明的構件，例如：積層體、擴展平台、擴展環、固定構件的形狀以及材質等。
[實施例]
接下來，基於實施例來說明本發明，但本發明並不限定於該些實施例。
(實施例1)
將附有剝離基材(聚對苯二甲酸乙二醇酯膜(polyethylene terephthalate film)，厚度38μm)的黏晶膜(黏晶膜(Die Attach Film，DAF))(含熱固型環氧樹脂的接著劑，厚度20μm，直徑335mm)、與包含基材膜(聚烯烴系膜，厚度80μm，直徑370mm)及黏著劑(感壓型黏著劑，厚度20μm)的切割帶(Dicing Tape，DCT)，以黏晶膜與黏著劑接觸的方式予以貼合，獲得切割黏晶一體型片材。
[評價]
使用所獲得的切割黏晶一體型片材，評價冷卻時的切割帶的延伸性。圖14B是表示用於評價的切割黏晶一體型片材的平面概念圖。在切割黏晶一體型片材上，將剝離基材剝離之後，貼附環狀框架(內徑350mm)。
在自切割黏晶一體型片材的中心朝向基材膜的MD方向(Machine Direction(加工方向)，膜的流動方向)的距離為50mm、75mm以及125mm的部位，使用油性筆來加注標記。標記是加注在各距離上的夾著中心的兩部位。兩部位間的距離分別為100mm、150mm以及250mm。將此時的距離作為「拉伸前的長度」。
同樣，在自中心朝向基材膜的TD方向(Transverse Direction(橫向)，膜的寬度方向)的距離為50mm、75mm以及125mm的部位，亦使用油性筆來加注標記。
除了未積層半導體晶圓以外，依照與圖6A以及圖6B的步驟(IIa)~步驟(IIc)所示的方法同樣的方法來實施擴展。具體而言，使用擴展裝置(日立化成股份有限公司製)來拉伸切割帶，該擴展裝置包括可升降且具備冷卻機的擴展平台(直徑345mm)、以及可固定環狀框架的固定構件。當藉由固定構件來固定環狀框架時，使切割黏晶一體型片材的中心與擴展平台的中心一致。再者，此處，由於未使用半導體晶圓，因此黏晶膜並未被切斷，而是與切割帶一同受到拉伸。
擴展條件如下。
步驟(IIa)：
擴展平台的上升量的設定值 8mm(h1)
擴展平台的上升速度的設定值 100mm/秒
擴展平台的上部表面的溫度 -10℃
切割黏晶一體型片材表面溫度 -10℃
步驟(IIb)：
鬆緩切割帶的時間 1秒
步驟(IIc)：
擴展平台的上升量的設定值 15mm(h2)
擴展平台的上升速度的設定值 100mm/秒
擴展平台的上部表面的溫度 0℃
切割黏晶一體型片材表面溫度 0℃
擴展平台的上部表面的溫度以及切割黏晶一體型片材的表面溫度是使用雷射溫度計(A&D股份有限公司製「非接觸型放射溫度計」)而測定出的值。
在實施步驟(IIc)之後，對於MD方向以及TD方向，分別測定夾著上述切割黏晶一體型片材的中心的兩處部位間的距離(0.5mm的幅度)。將此時的距離作為「拉伸後的長度」。根據「拉伸前的長度」與「拉伸後的長度」求出切割帶的拉伸量以及拉伸率。將評價結果示於表1。
拉伸量[mm]是對於MD方向以及TD方向，分別藉由「(拉伸後的長度[mm])-(拉伸前的長度[mm])」而求出的值，拉伸量平均值是MD方向以及TD方向的拉伸量的算術平均值。而且，拉伸率[%]是對於MD方向以及TD方向，分別藉由「(拉伸量[mm])/(拉伸前的長度[mm])×100」而求出的值，拉伸率平均值是MD方向以及TD方向的拉伸率的算術平均值。
(比較例1)
除了變更拉伸方法以外，與實施例1同樣地評價切割帶的延伸性。比較例1中，除了未積層半導體晶圓以外，依照與圖18的步驟(ii)所示的方法同樣的方法來實施擴展。具體而言，使用擴展裝置(日立化成股份有限公司製)來拉伸切割帶，該擴展裝置包括可升降且具備冷卻機的擴展平台、以及可固定環狀框架的固定構件。
擴展條件如下。
步驟(ii)：
擴展平台的上升量的設定值 15mm
擴展平台的上升速度的設定值 100mm/秒
擴展平台的上部表面的溫度 0℃
切割黏晶一體型片材表面溫度 0℃
如表1所示，藉由本發明的實施方式的擴展方法，可加大切割帶的延伸性。
(實施例2)
與實施例1同樣地獲得切割黏晶一體型片材。而且，藉由雷射切割鋸「DFL7360」(迪思科股份有限公司製)，在上述的雷射加工條件下對矽晶圓(厚度50μm，直徑300mm)進行加工，獲得沿著分割預定線(線間的間隔為10mm)而形成有改質部的矽晶圓。隨後，在矽晶圓上，以黏晶膜與矽晶圓的背面接觸的方式來貼附剝離了剝離基材的切割黏晶一體型片材。進而，在切割黏晶一體型片材上貼附環狀框架(內徑350mm)，獲得圖8所示的積層體。
[評價]
使用所獲得的積層體，評價半導體晶圓以及黏晶膜的切斷性。將評價結果示於表2，將半導體晶圓的照片示於圖15。
依照與圖6A以及圖6B的步驟(IIa)~步驟(IIc)所示的方法同樣的方法來實施擴展。具體而言，使用擴展裝置「晶片分離器DDS2300」(迪思科股份有限公司製)來拉伸切割帶，該擴展裝置包括可升降且具備冷卻機的擴展平台(直徑330mm)、以及可固定環狀框架的固定構件。當藉由固定構件來固定環狀框架時，使半導體晶圓的中心與擴展平台的中心一致。在拉伸後，使切割帶的較半導體晶圓更外側的部分熱收縮(切割帶溫度80℃)。
擴展條件如下。
步驟(IIa)：
擴展平台的上升量的設定值 8mm(h1)
擴展平台的上升速度的設定值 100mm/秒
擴展平台的上部表面溫度 -10℃
步驟(IIb)：
鬆緩切割帶的時間 1秒
步驟(IIc)：
擴展平台的上升量的設定值 12mm(h2)
擴展平台的上升速度的設定值 100mm/秒
擴展平台的上部表面溫度 -10℃
擴展平台的上部表面的溫度是使用雷射溫度計(A&D股份有限公司製「非接觸型放射溫度計」)而測定出的值。
在實施步驟(IIc)之後，評價半導體晶圓以及黏晶膜的切斷率。半導體晶圓以及黏晶膜的切斷率[%]是藉由「(切斷線數)/(總線數)×100」而求出的值。此處，「總線數」是對所有的分割預定線進行合計所得的數，「切斷線數」是對遍及分割預定線的全長來切斷半導體晶圓而獲得10μm以上的切口寬度的線進行合計所得的數。
(實施例3)
除了變更擴展條件以外，與實施例2同樣地拉伸切割帶，切斷半導體晶圓以及黏晶膜，進行評價。將評價結果示於表2，將半 導體晶圓的照片示於圖16。
擴展條件如下。
步驟(IIa)：
擴展平台的上升量的設定值 8mm(h1)
擴展平台的上升速度的設定值 100mm/秒
擴展平台的上部表面溫度 -10℃
步驟(IIb)：
鬆緩切割帶的時間 1秒
步驟(IIc)：
擴展平台的上升量的設定值 15mm(h2)
擴展平台的上升速度的設定值 100mm/秒
擴展平台的上部表面溫度 -10℃
(比較例2)
除了變更拉伸方法以外，與實施例2同樣地拉伸切割帶，切斷半導體晶圓以及黏晶膜，進行評價。比較例2中，依照與圖18的步驟(ii)所示的方法同樣的方法來實施擴展。將評價結果示於表2，將半導體晶圓的照片示於圖17。
擴展條件如下。
步驟(ii)：
擴展平台的上升量的設定值 15mm
擴展平台的上升速度的設定值 100mm/秒
擴展平台的上部表面溫度 -10℃
如表2所示，藉由本發明的實施方式的擴展方法，可加大半導體晶圓以及黏晶膜的分斷率。藉由使用本發明的實施方式的擴展方法，可良率良好地切斷半導體晶圓以及黏晶膜，從而可效率良好地製造半導體裝置。
1‧‧‧半導體晶圓
2‧‧‧黏晶膜
3‧‧‧切割帶
4‧‧‧分割預定線
5‧‧‧改質部
6‧‧‧積層體
7‧‧‧晶片

Claims (5)

  1. 一種擴展方法，包括：步驟(I)，準備積層體，上述積層體具有沿著分割預定線而形成有改質部的半導體晶圓、黏晶膜以及切割帶；步驟(IIA)，在積層體經冷卻的狀態下拉伸切割帶；步驟(IIB)，鬆緩經拉伸的切割帶；以及步驟(IIC)，在積層體經冷卻的狀態下拉伸切割帶，將半導體晶圓以及黏晶膜沿著分割預定線而分割成晶片，並擴大晶片的間隔。
  2. 如申請專利範圍第1項所述的擴展方法，其包括：步驟(Ia)，準備積層體，上述積層體具有沿著分割預定線而形成有改質部的半導體晶圓、黏晶膜、切割帶以及框架；步驟(Ib)，將積層體供給至具備可升降的擴展平台及可固定框架的固定構件的擴展裝置的擴展平台上；步驟(Ic)，藉由固定構件來固定框架；步驟(IIa)，在積層體經冷卻的狀態下使擴展平台上升，以拉伸切割帶；步驟(IIb)，使上升的擴展平台下降，以鬆緩經拉伸的切割帶；以及步驟(IIc)，在積層體經冷卻的狀態下使擴展平台上升，以拉伸切割帶，將半導體晶圓以及黏晶膜沿著分割預定線而分割成晶片，並擴大晶片的間隔。
  3. 如申請專利範圍第1項所述的擴展方法，其包括：步驟(Ia')，準備積層體，上述積層體具有沿著分割預定線而形成有改質部的半導體晶圓、黏晶膜、切割帶以及框架；步驟(Ib')，將積層體供給至具備可升降的擴展環及可固定框架的固定構件的擴展裝置的擴展環上；步驟(Ic')，藉由固定構件來固定框架；步驟(IIa')，在積層體經冷卻的狀態下使擴展環上升，以拉伸上述切割帶；步驟(IIb')，使上升的擴展環下降，以鬆緩經拉伸的切割帶；以及步驟(IIc')，在積層體經冷卻的狀態下使擴展環上升，以拉伸切割帶，將上述半導體晶圓以及上述黏晶膜沿著上述分割預定線而分割成上述晶片，並擴大晶片的間隔。
  4. 如申請專利範圍第1項所述的擴展方法，其中切割帶的拉伸是藉由對切割帶施加外力來進行，在上述步驟(IIC)中對切割帶施加的外力大於在步驟(IIA)中對切割帶施加的外力。
  5. 一種半導體裝置的製造方法，包括：步驟(I)，準備積層體，上述積層體具有沿著分割預定線而形成有改質部的半導體晶圓、黏晶膜以及切割帶；步驟(II)，拉伸切割帶，將半導體晶圓以及黏晶膜沿著分割預定線而分割成晶片，並擴大晶片的間隔； 步驟(III)，自切割帶拾取晶片；以及步驟(IV)，將晶片黏晶至被黏著體，步驟(I)以及步驟(II)是藉由如申請專利範圍第1項至第4項中任一項所述的擴展方法來進行。
TW102148488A 2012-12-26 2013-12-26 擴展方法、以及半導體裝置的製造方法 TWI553721B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2012282785 2012-12-26

Publications (2)

Publication Number Publication Date
TW201438081A TW201438081A (zh) 2014-10-01
TWI553721B true TWI553721B (zh) 2016-10-11

Family

ID=51021263

Family Applications (1)

Application Number Title Priority Date Filing Date
TW102148488A TWI553721B (zh) 2012-12-26 2013-12-26 擴展方法、以及半導體裝置的製造方法

Country Status (6)

Country Link
US (2) US10008405B2 (zh)
JP (1) JP6052304B2 (zh)
KR (3) KR102047347B1 (zh)
CN (2) CN108807253B (zh)
TW (1) TWI553721B (zh)
WO (1) WO2014104189A1 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI828058B (zh) * 2021-09-14 2024-01-01 日商山葉發動機股份有限公司 擴展裝置

Families Citing this family (73)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2016021513A (ja) * 2014-07-15 2016-02-04 三菱電機株式会社 半導体ウエハエキスパンド装置及び方法
JP6270671B2 (ja) * 2014-09-17 2018-01-31 東芝メモリ株式会社 半導体製造装置および半導体装置の製造方法
DE102015106448B4 (de) * 2015-04-27 2022-09-01 Infineon Technologies Ag Verfahren zum Ablösen von Halbleitermaterial von einem Träger und Vorrichtung zum Ausführen des Verfahrens
JP2017098452A (ja) * 2015-11-26 2017-06-01 株式会社ディスコ 洗浄方法
DE102016211044B4 (de) 2016-06-21 2024-02-15 Disco Corporation Verfahren zum Bearbeiten eines Wafers und Waferbearbeitungssystem
US10181653B2 (en) 2016-07-21 2019-01-15 Infineon Technologies Ag Radio frequency system for wearable device
US10218407B2 (en) 2016-08-08 2019-02-26 Infineon Technologies Ag Radio frequency system and method for wearable device
DE102017215354B4 (de) 2016-10-14 2021-10-07 Infineon Technologies Ag Halbleiter und verfahren zum herstellen von halbleiterbauelementen
US10466772B2 (en) 2017-01-09 2019-11-05 Infineon Technologies Ag System and method of gesture detection for a remote device
DE102017201154A1 (de) 2017-01-25 2018-07-26 Disco Corporation Verfahren zum Bearbeiten eines Wafers und Waferbearbeitungssystem
JP7009197B2 (ja) * 2017-01-30 2022-01-25 グンゼ株式会社 ダイシング用基体フィルム
US10505255B2 (en) 2017-01-30 2019-12-10 Infineon Technologies Ag Radio frequency device packages and methods of formation thereof
CN108807201B (zh) * 2017-05-03 2023-04-14 叶秀慧 用于防止印刷电路板及晶圆对接时因热膨胀产生扭曲的方法及结构
JP6880433B2 (ja) * 2017-05-10 2021-06-02 リンテック株式会社 離間装置および離間方法
KR102571926B1 (ko) * 2017-05-22 2023-08-28 가부시끼가이샤 레조낙 반도체 장치의 제조 방법 및 익스팬드 테이프
US10373869B2 (en) * 2017-05-24 2019-08-06 Semiconductor Components Industries, Llc Method of separating a back layer on a substrate using exposure to reduced temperature and related apparatus
US10602548B2 (en) 2017-06-22 2020-03-24 Infineon Technologies Ag System and method for gesture sensing
JP7041341B2 (ja) * 2017-09-29 2022-03-24 日亜化学工業株式会社 発光素子の製造方法
US10079169B1 (en) 2017-10-30 2018-09-18 Micron Technology, Inc. Backside stealth dicing through tape followed by front side laser ablation dicing process
US10746625B2 (en) 2017-12-22 2020-08-18 Infineon Technologies Ag System and method of monitoring a structural object using a millimeter-wave radar sensor
US11278241B2 (en) 2018-01-16 2022-03-22 Infineon Technologies Ag System and method for vital signal sensing using a millimeter-wave radar sensor
US11346936B2 (en) 2018-01-16 2022-05-31 Infineon Technologies Ag System and method for vital signal sensing using a millimeter-wave radar sensor
US10795012B2 (en) 2018-01-22 2020-10-06 Infineon Technologies Ag System and method for human behavior modelling and power control using a millimeter-wave radar sensor
FR3077423B1 (fr) * 2018-01-30 2020-11-27 Commissariat Energie Atomique Structure de manipulation pour amincir un substrat et procede d'amincissement d'un substrat utilisant une telle structure
US10576328B2 (en) 2018-02-06 2020-03-03 Infineon Technologies Ag System and method for contactless sensing on a treadmill
JP7072977B2 (ja) * 2018-03-05 2022-05-23 株式会社ディスコ デバイスの移設方法
JP7082502B2 (ja) * 2018-03-06 2022-06-08 株式会社ディスコ ウェーハの加工方法
KR102563929B1 (ko) * 2018-03-09 2023-08-04 삼성전자주식회사 반도체 다이들의 개별화 방법 및 반도체 패키지의 제조 방법
US10705198B2 (en) 2018-03-27 2020-07-07 Infineon Technologies Ag System and method of monitoring an air flow using a millimeter-wave radar sensor
JP6535138B1 (ja) * 2018-03-28 2019-06-26 古河電気工業株式会社 半導体加工用テープ
JP6535118B1 (ja) * 2018-03-28 2019-06-26 古河電気工業株式会社 半導体加工用テープ
KR102112771B1 (ko) * 2018-03-28 2020-05-19 후루카와 덴키 고교 가부시키가이샤 반도체 가공용 테이프
JP6535119B1 (ja) * 2018-03-28 2019-06-26 古河電気工業株式会社 半導体加工用テープ
JP6535117B1 (ja) * 2018-03-28 2019-06-26 古河電気工業株式会社 半導体加工用テープ
US10775482B2 (en) 2018-04-11 2020-09-15 Infineon Technologies Ag Human detection and identification in a setting using millimeter-wave radar
US10761187B2 (en) 2018-04-11 2020-09-01 Infineon Technologies Ag Liquid detection using millimeter-wave radar sensor
JP7030006B2 (ja) 2018-04-12 2022-03-04 株式会社ディスコ 拡張方法及び拡張装置
US10794841B2 (en) 2018-05-07 2020-10-06 Infineon Technologies Ag Composite material structure monitoring system
US10399393B1 (en) 2018-05-29 2019-09-03 Infineon Technologies Ag Radar sensor system for tire monitoring
US10903567B2 (en) 2018-06-04 2021-01-26 Infineon Technologies Ag Calibrating a phased array system
US11416077B2 (en) 2018-07-19 2022-08-16 Infineon Technologies Ag Gesture detection system and method using a radar sensor
US10928501B2 (en) 2018-08-28 2021-02-23 Infineon Technologies Ag Target detection in rainfall and snowfall conditions using mmWave radar
US11183772B2 (en) 2018-09-13 2021-11-23 Infineon Technologies Ag Embedded downlight and radar system
KR102536844B1 (ko) * 2018-10-15 2023-05-30 삼성디스플레이 주식회사 표시 장치 및 그의 제조 방법
US11125869B2 (en) 2018-10-16 2021-09-21 Infineon Technologies Ag Estimating angle of human target using mmWave radar
US11397239B2 (en) 2018-10-24 2022-07-26 Infineon Technologies Ag Radar sensor FSM low power mode
US11360185B2 (en) 2018-10-24 2022-06-14 Infineon Technologies Ag Phase coded FMCW radar
JP2020072139A (ja) * 2018-10-30 2020-05-07 株式会社ディスコ ウエーハの拡張方法およびウエーハの拡張装置
JP7221649B2 (ja) * 2018-10-30 2023-02-14 株式会社ディスコ ウエーハの拡張方法およびウエーハの拡張装置
EP3654053A1 (en) 2018-11-14 2020-05-20 Infineon Technologies AG Package with acoustic sensing device(s) and millimeter wave sensing elements
US11087115B2 (en) 2019-01-22 2021-08-10 Infineon Technologies Ag User authentication using mm-Wave sensor for automotive radar systems
JPWO2020158770A1 (ja) * 2019-01-31 2021-12-02 リンテック株式会社 エキスパンド方法及び半導体装置の製造方法
US11355838B2 (en) 2019-03-18 2022-06-07 Infineon Technologies Ag Integration of EBG structures (single layer/multi-layer) for isolation enhancement in multilayer embedded packaging technology at mmWave
US11126885B2 (en) 2019-03-21 2021-09-21 Infineon Technologies Ag Character recognition in air-writing based on network of radars
US11454696B2 (en) 2019-04-05 2022-09-27 Infineon Technologies Ag FMCW radar integration with communication system
JP7060547B2 (ja) * 2019-05-29 2022-04-26 古河電気工業株式会社 ガラス加工用テープ
JP7345328B2 (ja) * 2019-09-13 2023-09-15 株式会社ディスコ 被加工物の加工方法
US11327167B2 (en) 2019-09-13 2022-05-10 Infineon Technologies Ag Human target tracking system and method
US11774592B2 (en) 2019-09-18 2023-10-03 Infineon Technologies Ag Multimode communication and radar system resource allocation
US11435443B2 (en) 2019-10-22 2022-09-06 Infineon Technologies Ag Integration of tracking with classifier in mmwave radar
US11808883B2 (en) 2020-01-31 2023-11-07 Infineon Technologies Ag Synchronization of multiple mmWave devices
US11614516B2 (en) 2020-02-19 2023-03-28 Infineon Technologies Ag Radar vital signal tracking using a Kalman filter
US11585891B2 (en) 2020-04-20 2023-02-21 Infineon Technologies Ag Radar-based vital sign estimation
US11567185B2 (en) 2020-05-05 2023-01-31 Infineon Technologies Ag Radar-based target tracking using motion detection
US11774553B2 (en) 2020-06-18 2023-10-03 Infineon Technologies Ag Parametric CNN for radar processing
TWI734549B (zh) * 2020-07-06 2021-07-21 荌益國際有限公司 基板移轉方法及裝置
US11704917B2 (en) 2020-07-09 2023-07-18 Infineon Technologies Ag Multi-sensor analysis of food
US11614511B2 (en) 2020-09-17 2023-03-28 Infineon Technologies Ag Radar interference mitigation
US11719787B2 (en) 2020-10-30 2023-08-08 Infineon Technologies Ag Radar-based target set generation
US11719805B2 (en) 2020-11-18 2023-08-08 Infineon Technologies Ag Radar based tracker using empirical mode decomposition (EMD) and invariant feature transform (IFT)
US11662430B2 (en) 2021-03-17 2023-05-30 Infineon Technologies Ag MmWave radar testing
US11950895B2 (en) 2021-05-28 2024-04-09 Infineon Technologies Ag Radar sensor system for blood pressure sensing, and associated method
CN118302841A (zh) * 2022-04-27 2024-07-05 雅马哈发动机株式会社 扩展装置、半导体芯片的制造方法和半导体芯片

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW200530361A (en) * 2003-12-15 2005-09-16 Furukawa Electric Co Ltd Wafer-processing tape and method of producing the same
TW201040242A (en) * 2009-03-13 2010-11-16 Furukawa Electric Co Ltd Wafer processing film and method for manufacturing semiconductor device using wafer processing film
TW201041028A (en) * 2009-05-11 2010-11-16 Disco Corp Method of expanding adhesive tape
TW201130943A (en) * 2010-03-11 2011-09-16 Furukawa Electric Co Ltd Thin film for wafer processing and method for manufacturing semiconductor devices using thin film for wafer processing

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6287976B1 (en) * 1999-05-19 2001-09-11 Tru-Si Technologies, Inc. Plasma processing methods and apparatus
JP4385705B2 (ja) 2003-09-29 2009-12-16 株式会社東京精密 エキスパンド方法
JP4238669B2 (ja) 2003-08-07 2009-03-18 株式会社東京精密 エキスパンド方法及びエキスパンド装置
JP2004273895A (ja) * 2003-03-11 2004-09-30 Disco Abrasive Syst Ltd 半導体ウエーハの分割方法
JP4770126B2 (ja) * 2003-06-06 2011-09-14 日立化成工業株式会社 接着シート
CN101471240B (zh) * 2003-06-06 2011-07-20 日立化成工业株式会社 粘合片、与切割胶带一体化粘合片以及半导体的制造方法
KR101204197B1 (ko) * 2003-06-06 2012-11-26 히다치 가세고교 가부시끼가이샤 접착시트, 다이싱 테이프 일체형 접착시트 및 반도체장치의 제조방법
JP5354149B2 (ja) * 2008-04-08 2013-11-27 株式会社東京精密 エキスパンド方法
JP5243101B2 (ja) * 2008-05-14 2013-07-24 株式会社ディスコ 破断装置
KR101565794B1 (ko) * 2008-12-16 2015-11-05 삼성전자주식회사 게더링 효과를 향상시킬 수 있는 실리콘 기판 및 실리콘 웨이퍼, 상기 실리콘 웨이퍼의 열처리 방법
JP2011077482A (ja) * 2009-10-02 2011-04-14 Disco Abrasive Syst Ltd テープ拡張装置
JP5013148B1 (ja) * 2011-02-16 2012-08-29 株式会社東京精密 ワーク分割装置及びワーク分割方法
CN102646584B (zh) * 2011-02-16 2014-06-25 株式会社东京精密 工件分割装置及工件分割方法
JP5831232B2 (ja) * 2011-02-16 2015-12-09 株式会社東京精密 ワーク分割装置及びワーク分割方法
JP5398083B2 (ja) 2011-03-11 2014-01-29 日東電工株式会社 ダイボンドフィルム及びその用途
JP5912274B2 (ja) 2011-03-28 2016-04-27 株式会社東京精密 チップ分割離間装置、及びチップ分割離間方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW200530361A (en) * 2003-12-15 2005-09-16 Furukawa Electric Co Ltd Wafer-processing tape and method of producing the same
TW201040242A (en) * 2009-03-13 2010-11-16 Furukawa Electric Co Ltd Wafer processing film and method for manufacturing semiconductor device using wafer processing film
TW201041028A (en) * 2009-05-11 2010-11-16 Disco Corp Method of expanding adhesive tape
TW201130943A (en) * 2010-03-11 2011-09-16 Furukawa Electric Co Ltd Thin film for wafer processing and method for manufacturing semiconductor devices using thin film for wafer processing

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI828058B (zh) * 2021-09-14 2024-01-01 日商山葉發動機股份有限公司 擴展裝置

Also Published As

Publication number Publication date
US10008405B2 (en) 2018-06-26
JP6052304B2 (ja) 2016-12-27
TW201438081A (zh) 2014-10-01
US20150348821A1 (en) 2015-12-03
CN108807253B (zh) 2023-05-02
WO2014104189A1 (ja) 2014-07-03
KR102047347B1 (ko) 2019-11-21
CN108807253A (zh) 2018-11-13
KR20180105742A (ko) 2018-09-28
CN104871295A (zh) 2015-08-26
US20180323097A1 (en) 2018-11-08
CN104871295B (zh) 2018-07-06
KR101785817B1 (ko) 2017-10-16
US10403538B2 (en) 2019-09-03
KR101903312B1 (ko) 2018-10-01
JPWO2014104189A1 (ja) 2017-01-19
KR20170117212A (ko) 2017-10-20
KR20150087347A (ko) 2015-07-29

Similar Documents

Publication Publication Date Title
TWI553721B (zh) 擴展方法、以及半導體裝置的製造方法
KR101043836B1 (ko) 반도체 장치의 제조 방법
CN105514038B (zh) 切割半导体晶片的方法
CN105047612B (zh) 晶片的加工方法
KR101561359B1 (ko) 적층체, 및 그 적층체의 분리 방법
JP5354149B2 (ja) エキスパンド方法
TW200805569A (en) Process for manufacturing semiconductor device
US10490531B2 (en) Manufacturing method of semiconductor device and semiconductor device
US20110034007A1 (en) Dividing method for platelike workpiece
CN104332441B (zh) 生产半导体器件的方法
JP2011077429A (ja) ワーク分割方法
JP6029348B2 (ja) ウエーハの加工方法
TWI234234B (en) Method of segmenting a wafer
JP4480701B2 (ja) 半導体装置の製造方法
KR102563929B1 (ko) 반도체 다이들의 개별화 방법 및 반도체 패키지의 제조 방법
US20220352027A1 (en) Semiconductor chip and method for manufacturing the same
US20230386979A1 (en) Die attach film die pad isolation for semiconductor devices
JP2011204850A (ja) 半導体デバイスの製造方法
JP2020024988A (ja) ウェーハの加工方法
JP2020024974A (ja) ウェーハの加工方法
JP2020024971A (ja) ウェーハの加工方法
JP2020024991A (ja) ウェーハの加工方法
JP2020024968A (ja) ウェーハの加工方法
JP2020024972A (ja) ウェーハの加工方法
JP2020024973A (ja) ウェーハの加工方法