TWI550702B - Removal of wafer wafer recycling method - Google Patents

Removal of wafer wafer recycling method Download PDF

Info

Publication number
TWI550702B
TWI550702B TW101132517A TW101132517A TWI550702B TW I550702 B TWI550702 B TW I550702B TW 101132517 A TW101132517 A TW 101132517A TW 101132517 A TW101132517 A TW 101132517A TW I550702 B TWI550702 B TW I550702B
Authority
TW
Taiwan
Prior art keywords
wafer
oxide film
polishing
peeling
bonded
Prior art date
Application number
TW101132517A
Other languages
English (en)
Other versions
TW201324603A (zh
Inventor
Toru Ishizuka
Yuji Okubo
Takuya Sasaki
Akira Araki
Nobuhiko Noto
Original Assignee
Shinetsu Handotai Kk
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shinetsu Handotai Kk filed Critical Shinetsu Handotai Kk
Publication of TW201324603A publication Critical patent/TW201324603A/zh
Application granted granted Critical
Publication of TWI550702B publication Critical patent/TWI550702B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02002—Preparing wafers
    • H01L21/02005—Preparing bulk and homogeneous wafers
    • H01L21/02032—Preparing bulk and homogeneous wafers by reclaiming or re-processing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041—Cleaning
    • H01L21/02082—Cleaning product to be cleaned
    • H01L21/02087—Cleaning of wafer edges
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
    • H01L21/76254—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques with separation/delamination along an ion implanted layer, e.g. Smart-cut, Unibond

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)
  • Element Separation (AREA)

Description

剝離晶圓的再生加工方法
本發明關於一種剝離晶圓的再生加工方法，該剝離晶圓是在使用離子注入剝離法來進行的貼合晶圓的製造中，於將注入有氫離子等之結合晶圓與基底晶圓貼合後，加以剝離來製造貼合晶圓時的副產物。
作為SOI晶圓的製造方法，尤其作為可使尖端積體電路高性能化之薄膜SOI晶圓的製造方法，一種在貼合注入有離子之晶圓後加以剝離來製造SOI晶圓的方法(離子注入剝離法：亦稱作智慧切割(smart cut)法(註冊商標)的技術)受到關注。
此離子注入剝離法，是於兩片矽晶圓內，於至少一方的矽晶圓上形成氧化膜，並且自一方的矽晶圓(結合晶圓)的上方注入氫離子或稀有氣體離子等氣體離子，於該矽晶圓內部形成離子注入層(亦稱作微氣泡層或封入層)。之後，隔著氧化膜，使注入有離子之一方的矽晶圓的一面與另一矽晶圓(基底晶圓)密接，之後實施熱處理(剝離熱處理)，將微氣泡層作為劈理面(cleavage)而將一方的晶圓(結合晶圓)剝離成薄膜狀。該技術是進而實施熱處理(結合熱處理)， 以牢固地結合，來製造SOI晶圓(參照專利文獻1)。於該階段中，劈理面(剝離面)成為SOI層的表面，且較容易獲得一種SOI膜厚較薄且均勻性亦較高的SOI晶圓。
又，於該離子注入剝離法中，藉由再次對剝離後的結合晶圓(剝離晶圓)實施包括研磨和蝕刻等表面處理之再生加工(再新加工)，可減少或移除未結合部所產生的段差和剝離後的表面粗糙度、及注入殘留層的影響等，因而能反復使用晶圓。關於此再生處理的方法，例如專利文獻2所述，提出一種方法，該方法組合倒角加工與研磨，除去存在於倒角部的離子注入殘留層的影響並加以研磨。
又，於專利文獻3中，記載有一種技術，藉由雙面研磨，以約10 μm(於基板的各面各5 μm)的裕度(allowance)，對剝離晶圓進行再生研磨。
[先行技術文獻] (專利文獻)
專利文獻1：日本特開平5-211128號公報
專利文獻2：日本特開2001-155978號公報
專利文獻3：日本特開2010-177664號公報
於結合晶圓的再生加工中，若增大加工裕度，由於加工後的表面的未結合部所產生的段差、由剝離所引起的表面粗糙度、注入殘留層的影響等會減少，因此可提高表面缺陷等的品質。
然而，若加工裕度較大，則由加工所引起的晶圓厚度的減少量變大，背離原本的晶圓厚度(標準厚度)。例如，於根據晶圓處理中的彎曲量等的限制，對可加工的厚度設置下限值的情況下，當剝離晶圓的厚度為接近該下限值的值時，則無法再生加工。進而，由於藉由反復進行再生加工，晶圓厚度亦不斷減少，因此再生加工的反復次數產生限制。自該觀點考慮，期望再生加工的裕度較少。較為理想為根據兩者的權衡關係，選擇滿足品質要求的最小加工裕度，抑制晶圓厚度變化量。
用於晶圓加工的研磨的種類，大致分為單面研磨與雙面研磨。在雙面研磨中，由於是使用雙面研磨機，利用上下的研磨布夾持晶圓，並以均勻的負荷來進行研磨，因此具有相較於單面研磨，垂邊(Edge Roll-off)量(晶圓最外周部的塌邊量)等晶圓的平坦度進而得以改善的優點。若晶圓的平坦度得以改善，則由於製作SOI晶圓等貼合晶圓時的缺陷形成或外周部的未結合部寬度(平臺(terrace)寬度)亦得以改善，因此預想對於所製造的貼合晶圓的品質而言亦為優點。然而，於雙面研磨中，存在以下問題：由於晶圓的表面側與背面側兩者均為研磨面，因此若欲於表面側確保由晶圓表面的品質要求所決定的裕度，則背面側亦為同樣的裕度，自晶圓厚度的觀點而言，變化量則成為所需裕度的2倍左右。
本發明是有鑒於上述問題點而完成，其目的在於提供一種剝離晶圓的再生加工方法，以較少的裕度，對藉由離子注入剝離法來製造貼合晶圓時所副產的剝離晶圓，進行可 充分提高平坦度等品質的再生研磨，而可使其成為高品質的再利用晶圓。
為達成上述目的，本發明提供一種剝離晶圓的再生加工方法，其向結合晶圓的表面，離子注入氫離子、稀有氣體離子中的至少一種氣體離子，來形成離子注入層，並直接或隔著氧化膜地貼合前述結合晶圓的經離子注入的表面與基底晶圓的表面，然後，以前述離子注入層為界來剝離結合晶圓，藉此製作在前述基底晶圓上具有薄膜之貼合晶圓，並對此時所副產的剝離晶圓進行再生研磨，而可再次作為結合晶圓或基底晶圓來加以利用，其中，該剝離晶圓的再生加工方法的特徵在於：於前述再生研磨中，是在該剝離晶圓的剝離面上未形成氧化膜，且在與前述剝離面相反的背面上形成有氧化膜的狀態下，利用雙面研磨機來研磨前述剝離晶圓。
如此一來，由於在背面上形成有氧化膜，因此該背面幾乎未被研磨，但可利用雙面研磨機來對表面(未形成氧化膜的剝離面及在其外周的未結合部上所產生的段差部)實施良好的研磨。因此，可以少於先前的雙面研磨的裕度，再生研磨成平坦度良好的晶圓。由上所述，可藉由本發明來對剝離晶圓進行再生加工，而有效地達成貼合晶圓的製造方面的品質提高與成本降低。
此時，較佳是移除前述剝離晶圓的除了前述背面的氧化膜以外的氧化膜，之後，進行前述再生研磨。
如此一來，移除背面以外的倒角部等的氧化膜，藉此，即便進而減少由雙面研磨機所實施的研磨的裕度，亦可有效地將剝離面平坦化。
如上所述，根據本發明來再生加工剝離晶圓，藉此，能有效地達成貼合晶圓的製造中的品質提高與成本降低。
10‧‧‧結合晶圓
11‧‧‧基底晶圓
12‧‧‧氧化膜
13‧‧‧離子注入層
14‧‧‧貼合晶圓
15‧‧‧薄膜
16‧‧‧埋藏氧化膜
17‧‧‧剝離晶圓
18‧‧‧剝離面
第1圖是表示自貼合晶圓的製造至本發明的剝離晶圓的再生加工為止的實施態樣的一例的流程圖。
第2圖是於本發明的剝離晶圓的再生加工中，移除氧化膜時可使用的裝置的概略圖。
以下，作為實施態樣的一例，參照圖式地詳細說明本發明，但本發明並不限定於此實施態樣。
第1圖是自貼合晶圓的製造至本發明的再生加工方法所實行的剝離晶圓的再生為止的流程圖。
如第1圖(a)所示，首先，準備例如兩片單晶矽晶圓，作為結合晶圓10及基底晶圓11。
繼而，如第1圖(b)所示，藉由例如熱氧化或化學氣相沉積(Chemical Vapor Deposition，CVD)等，於結合晶圓10上，使作為埋藏氧化膜16之氧化膜12生長。此時所形成的作為埋藏氧化膜16之氧化膜12，可僅形成於任一方的晶圓上，亦可形成於兩晶圓上，並且，當製造直接貼合晶圓時，亦可不形成該氧化膜。
繼而，如第1圖(c)所示，藉由離子注入機，自其氧化膜12的上方，注入氫離子與稀有氣體離子中的至少一種氣體離子，以於結合晶圓10內形成離子注入層13。此時，選擇離子注入加速電壓，以便可獲得目標剝離矽(薄膜15)的厚度。
繼而，如第1圖(d)所示，以使注入面接觸的方式，將經離子注入的結合晶圓10與基底晶圓11密接而貼合。
並且，將貼合後的晶圓保持於350℃~500℃，並實施使離子注入層13產生微氣泡層的熱處理，以微氣泡層為界來進行剝離，製作出如第1圖(i)所示的貼合晶圓14，該貼合晶圓14是於基底晶圓11上形成有埋藏氧化膜16與薄膜15。
再者，亦可預先對要貼合的面實施電漿處理來進行貼合，藉此，提高於室溫下密接後的晶圓的結合強度，不用進行剝離熱處理(或僅進行不至於產生剝離的低溫熱處理)，也能機械性地剝離。
並且，如第1圖(j)所示，亦可對該貼合晶圓14實施平坦化熱處理、結合熱處理、及研磨等，以將剝離面平坦化，或提高結合強度。
於藉由如上所述的離子注入剝離法所實行的貼合晶圓14的製造中，如第1圖(e)所示，副產(by product)有剝離後的結合晶圓10亦即剝離晶圓17。剝離晶圓17，是於剝離面18的外周部上，具有段差部，該段差部未移設至基底晶圓11上。可將此種剝離晶圓17再生加工，再次作為結合晶圓或基底晶圓來加以利用。
在本發明中，於剝離晶圓17的再生加工的再生研磨中，是在剝離面18上未形成氧化膜，且在與剝離面18相反的背面上形成有氧化膜12的狀態(如第1圖(e)或第1圖(f)之狀態)下，利用雙面研磨機來研磨剝離晶圓17。
藉此，如第1圖(g)所示，可將剝離面18平坦化，並且移除由於離子注入所造成的損傷層。在本發明中，由於是以雙面研磨來進行剝離面18的研磨，因此，可使晶圓的平坦度較高。並且，由於剝離面18上無氧化膜，且是在背面上形成有氧化膜12的狀態下進行研磨，因此，表面和背面的研磨速率不同，背面幾乎未被研磨。因此，可提高平坦度並縮小再生加工中的晶圓厚度的減少量，由於可增加再利用次數，因此可同時達成貼合晶圓的製造方面的品質提高與成本降低。
又，作為雙面研磨機的條件，並無特別限定，即便在一般的研磨條件下，由於背面氧化膜所導致的研磨速率的下降較為顯著(幾乎未被研磨)，因此，實質上僅研矽晶圓的表面所露出的表面(剝離面+段差部)會被研磨。當然，亦可實施一種選擇了使背面側的研磨速率進而下降的研磨材料或研磨布等方法。
藉由此種條件的選擇，作為結果，於使用雙面研磨機來實施單面研磨後的再生晶圓中，在平坦度等品質項目中，可獲得與實施一般的雙面研磨後的晶圓同等的值。由於晶圓的表面缺陷品質、表面凹凸的品質、及外周部形狀品質，是直接影響晶圓貼合中的缺陷形成和未結合部的狀態等，因 此，成為重要的管理項目。針對這些項目，調整雙面研磨機，以獲得與一般的雙面研磨晶圓同等的品質。對於此點，相較於調整單面研磨機以獲得同樣的品質，更有效且更實際得多。
又，較佳是於再生研磨中，在實施藉由雙面研磨機所實行的研磨後，也實施精加工研磨(final polishing)以調整表面狀態。在本發明中，由於可減少藉由雙面研磨機所實行的研磨的裕度，因此可充分實施此種精加工研磨。進而，較佳是在實施藉由雙面研磨機所實行的研磨前或在實施該研磨後，進行倒角部的研磨。藉此，可確實地移除倒角部的離子注入殘留層。倒角部的研磨和精加工研磨等的條件，並無特別限定，於再生加工中亦可使其條件與一般的研磨步驟相同。
如上所述的本發明的再生加工方法，若是於結合晶圓10上形成氧化膜12並使其剝離之貼合晶圓14的製造方法，則如第1圖(e)所示，由於在剝離後，處於背面的氧化膜殘餘，且剝離面成為未形成氧化膜的狀態，因此若未藉由清洗來移除背面氧化膜便進行雙面研磨，則對進行本發明的再生研磨而言，效率最佳且可降低加工成本。其中，在本發明中形成於背面的氧化膜，並非限定於在貼合晶圓的製造步驟中所形成，例如，亦可在再生研磨之前，利用熱氧化或CVD等形成於背面上。
又，如第1圖(f)所示，較佳是於剝離晶圓17的再生加工的再生研磨(第1圖(g))前，移除除了與剝離晶圓的剝離面18相反的背面的氧化膜以外的氧化膜。
如第1圖(e)所示，當在貼合晶圓的製造步驟中已於 結合晶圓10上形成氧化膜12時，由於氧化膜12已被形成於背面，因此亦可如上所述地直接投入至雙面研磨機中來進行雙面研磨。但是，於剝離晶圓17中，由於剝離時殘餘的氧化膜12亦殘餘於晶圓外周的倒角部，因此利用預先移除此種倒角部的氧化膜12，可於後續步驟的雙面研磨及倒角部的研磨中，以更少的裕度，有效地將剝離面18側平坦化，並可確實地移除倒角部的離子注入殘留層。
又，當以在結合晶圓上未形成氧化膜的方式來製造貼合晶圓時；或當在剝離後藉由實施一般進行的分批式氫氟酸(hydrofluoric acid，HF)槽浸漬方式的清洗，來移除包含背面的氧化膜之整個氧化膜時。於上述兩種情況，在本發明中，需要藉由熱氧化或CVD等，於剝離晶圓的背面形成氧化膜。此時，較佳是也進行上述氧化膜移除步驟。
由於在一般的分批式氧化膜形成步驟中，會於整個表面和背面形成氧化膜，又，利用CVD時亦會由於反應氣體繞至倒角部和表面的外周附近而導致氧化膜生長，因此，較佳是進行上述背面以外的氧化膜的移除步驟。
作為該氧化膜移除方法，較佳是：藉由進行例如利用HF水溶液所實行的清洗(HF清洗)，僅移除表面側(剝離面+段差部)和倒角部的氧化膜等。
此時，當以僅將晶圓浸漬於一般的分批式HF水溶液槽中的方式來實施HF清洗時，包含背面的氧化膜也會被移除。
因此，較佳是：使用如第2圖所示的清洗裝置，使 環狀橡膠(O型環)與背面外周附近的圓周方向整體接觸，避免其內側(晶圓背面)與HF水溶液的接觸，以使HF水溶液僅遍及到晶圓表面及倒角部，而不會繞至背面側。
此時，亦可使用一般的單片旋轉方式的單面清洗機。其中，為了藉由HF水溶液來確實地移除位於倒角部的氧化膜，並確實地移除再生研磨中的倒角部的離子注入殘留層，進而確實地抑制HF水溶液繞至背面側，期望使用一種裝置，其具有使環狀橡膠與上述背面的周邊部接觸，來防止HF水溶液繞至背面側的功能。
並且如第1圖(h)所示，最後、或在實施雙面研磨後，立刻進行一般的分批式HF液槽浸漬方式的HF清洗，可移除背面的氧化膜12，並可製作一種再生晶圓，其具有與初期的晶圓同等的表面及背面品質。
藉由以上所述的本發明，對剝離晶圓進行再生加工，藉此，可有效地達成貼合晶圓的製造方面的品質提高與成本降低。
[實施例]
以下，示出實施例及比較例，更具體地說明本發明，但本發明並不限定於這些例子。
(實施例1)
準備一單晶矽晶圓來作為結合晶圓，該晶圓的直徑為300 mm、晶圓厚度為775 μm且無結晶起因的微粒(Crystal Originated Particle，COP)。利用離子注入機，以50 keV的加速能量對晶圓的承受面注入5×1016 atoms/cm2的H+離子。作為 基底晶圓，使用一單晶矽晶圓，該晶圓的直徑為300 mm、晶圓厚度為775 μm，且預先形成有145 nm的熱氧化膜。
將結合晶圓的注入面作為接合面，使其密接於基底晶圓的熱氧化膜表面，然後，於分批式臥式熱處理爐中，實施一種熱處理，該熱處理的投入溫度為200℃、最高溫度為500℃，以離子注入層為界來剝離結合晶圓，而在基底晶圓上形成SOI層。
對於被剝離後的結合晶圓，藉由CVD僅於背面CVD沉積(deposition)形成1 μm的氧化膜。利用雙面研磨機，對該晶圓進行研磨。使由研磨所實行的表面側的裕度為3.0 μm，此時的晶圓厚度的變化量亦為3.0 μm。於雙面研磨後，實施倒角部研磨、精加工研磨。
若利用雷射散射型微粒檢測機來檢測精加工研磨後的晶圓表面微粒，則0.12 μm以上粒徑的微粒數為1個/片。利用表面雷射反射型平坦度檢測機，檢測該晶圓的垂邊量(邊緣塌邊量，Bdge Roll-Off)的結果，獲得100 nm的值。利用靜電電容型晶圓形狀檢測機，檢測所得到的晶圓厚度為772 μm。
對所獲得的再生晶圓實施分批式HF藥液層浸漬方式的HF清洗，以移除背面的氧化膜，然後，在與上述相同的條件下，實施氧化、離子注入、貼合、剝離的SOI晶圓製造步驟，之後，再次作為結合晶圓，在與上述相同的條件下進行再生加工。將其總計反復5次，於所獲得的再生晶圓中，獲得與再生加工第1次時相同的微粒、垂邊量的值，且晶圓厚度為760 μm。
(實施例2)
先準備一單晶矽晶圓來作為結合晶圓，該晶圓的直徑為300 mm、晶圓厚度為775 μm且無COP，然後使145 nm的熱氧化膜生長，之後，利用離子注入機，以50 keV的加速能量注入5×1016 atoms/cm2的H+離子。作為基底晶圓，使用一單晶矽晶圓，該晶圓的直徑為300 mm、晶圓厚度為775 μm，且未形成熱氧化膜。
將結合晶圓的注入面作為接合面，使其密接於基底晶圓上，然後，於分批式臥式熱處理爐中，實施一種熱處理，該熱處理的投入溫度為200℃、最高溫度為500℃，以離子注入層為界來剝離結合晶圓，而在基底晶圓上形成SOI層。
對於被剝離後的結合晶圓，使其處於以下狀態：使用單片HF清洗機(第2圖)來移除表面及倒角部的氧化膜，而背面氧化膜則仍殘留。利用雙面研磨機，對該晶圓進行研磨。使由研磨所實行的表面側的裕度為3.0 μm，此時的晶圓厚度的變化量亦為3.0 μm。於雙面研磨後，實施倒角部研磨、精加工研磨。若利用雷射散射型微粒檢測機來檢測研磨後的晶圓表面微粒，則0.12 μm以上粒徑的微粒數為1個/片。利用表面雷射反射型平坦度檢測機，檢測該晶圓的垂邊量的結果，獲得100 nm的值。利用靜電電容型晶圓形狀檢測機，檢測所得到的晶圓厚度為772 μm。
對所獲得的再生晶圓，實施分批式HF藥液層浸漬方式的HF清洗，以移除背面的氧化膜，然後，再次作為結合晶圓，於與上述相同的條件下，實施氧化、離子注入、貼合、 剝離的SOI晶圓製造步驟，之後，於與上述相同的條件下進行再生。將其總計反復5次，於所獲得的再生晶圓中，獲得與再生加工第1次相同的微粒、垂邊量的值，且晶圓厚度為760 μm。
(比較例1)
與實施例1、實施例2相同地，準備一單晶矽晶圓來作為結合晶圓，該晶圓的直徑為300 mm、晶圓厚度為775 μm且無COP，並於與實施例2相同的條件下，實施氧化、離子注入、及剝離。
對於被剝離後的結合晶圓，實施分批式HF藥液槽浸漬方式的HF清洗，移除表面、倒角部及背面的氧化膜。將該晶圓投入至雙面研磨機中來進行研磨。使由研磨所實行的表面側的裕度為3.0 μm，此時的晶圓厚度的變化量為6.0 μm。於雙面研磨後，於與實施例1、實施例2相同的條件下，實施倒角部研磨、精加工研磨。若利用雷射散射型微粒檢測機來檢測研磨後的晶圓表面微粒，則0.12 μm以上粒徑的微粒數為1個/片。利用表面雷射反射型平坦度檢測機，檢測該晶圓的垂邊量的結果，獲得100 nm的數字。利用靜電電容型晶圓形狀檢測機，檢測所得到的晶圓厚度為769 μm。
對所獲得的再生晶圓，實施一般的分批式RCA清洗，然後，再次作為結合晶圓，於與上述相同的條件下，實施氧化、離子注入、貼合、剝離的SOI晶圓製造步驟，之後，於與上述相同的條件下進行再生加工。將其總計反復5次，於所獲得的再生晶圓中，獲得與再生加工第1次相同的微粒、 垂邊量的值，且晶圓厚度為745 μm。作為晶圓厚度的規格，對於具有775 μm±25 μm這樣的規格之品種，晶圓厚度成為不合格。
(比較例2)
與實施例1、實施例2、及比較例1相同地，準備一單晶矽晶圓來作為結合晶圓，該晶圓的直徑為300 mm、晶圓厚度為775 μm且無COP，並於與實施例2相同的條件下，實施氧化、離子注入、及剝離。
對於被剝離後的結合晶圓，實施分批式HF藥液槽浸漬方式的HF清洗，移除表面、倒角部及背面的氧化膜。將該晶圓投入至單面研磨機中，僅進行表面側的研磨。使由研磨所實行的表面側的裕度為3.0 μm，此時的晶圓厚度的變化量為3.0 μm。於單面研磨後，於與實施例1、實施例2相同的條件下，實施倒角部研磨、精加工研磨。若利用雷射散射型微粒檢測機來檢測研磨後的晶圓表面微粒，則0.12 μm以上粒徑的微粒數為1個/片。利用表面雷射反射型平坦度檢測機來檢測該晶圓的垂邊量的結果，為420 nm這樣的較大的值。利用靜電電容型晶圓形狀檢測機，檢測所得到的晶圓厚度為772 μm。
對所獲得的再生晶圓，實施一般的分批式RCA清洗，然後，再次作為結合晶圓，於與上述相同的條件下，實施氧化、離子注入、貼合、剝離的SOI晶圓製造步驟，之後，於與上述相同的條件下進行再生加工。將其總計反復5次，於所獲得的再生晶圓中，獲得微粒為同樣的值，但看到垂邊 量變差，成為485 nm這樣的更大的值。晶圓厚度為760 μm。
作為垂邊量變差的影響，觀察到平臺寬度增大。亦即，關於使用進行5次再生加工後的晶圓作為結合晶圓而製作的SOI晶圓，確認在實施例1、實施例2、及比較例1中，於缺口(notch)相反側位置處檢測到的平臺寬度為1.2 mm，但於比較例2中擴大為2.2 mm。
再者，本發明並不限定於上述實施形態。上述實施形態為例示，具有與本發明的申請專利範圍所記載的技術思想實質相同的構成，並發揮相同作用效果的所有發明，均包含在本發明的技術範圍內。
10‧‧‧結合晶圓
11‧‧‧基底晶圓
12‧‧‧氧化膜
13‧‧‧離子注入層
14‧‧‧貼合晶圓
15‧‧‧薄膜
16‧‧‧埋藏氧化膜
17‧‧‧剝離晶圓
18‧‧‧剝離面

Claims (2)

  1. 一種剝離晶圓的再生加工方法，其向結合晶圓的表面，離子注入氫離子、稀有氣體離子中的至少一種氣體離子，來形成離子注入層，並直接或隔著氧化膜地貼合前述結合晶圓的經離子注入的表面與基底晶圓的表面，然後，以前述離子注入層為界來剝離結合晶圓，藉此製作在前述基底晶圓上具有薄膜之貼合晶圓，並對此時所副產的剝離晶圓進行再生研磨，而可再次作為結合晶圓或基底晶圓來加以利用，其中，該剝離晶圓的再生加工方法的特徵在於：於前述再生研磨中，是在該剝離晶圓的剝離面上未形成氧化膜，且在與前述剝離面相反的背面上形成有氧化膜的狀態下，藉由利用雙面研磨機研磨，來進行前述剝離晶圓的單面研磨。
  2. 如請求項1所述之剝離晶圓的再生加工方法，其中，移除前述剝離晶圓的除了前述背面的氧化膜以外的氧化膜，之後，進行前述再生研磨。
TW101132517A 2011-10-17 2012-09-06 Removal of wafer wafer recycling method TWI550702B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2011227893A JP5799740B2 (ja) 2011-10-17 2011-10-17 剥離ウェーハの再生加工方法

Publications (2)

Publication Number Publication Date
TW201324603A TW201324603A (zh) 2013-06-16
TWI550702B true TWI550702B (zh) 2016-09-21

Family

ID=48140536

Family Applications (1)

Application Number Title Priority Date Filing Date
TW101132517A TWI550702B (zh) 2011-10-17 2012-09-06 Removal of wafer wafer recycling method

Country Status (7)

Country Link
US (1) US9496130B2 (zh)
EP (1) EP2770524B1 (zh)
JP (1) JP5799740B2 (zh)
KR (1) KR101905811B1 (zh)
CN (1) CN103875061B (zh)
TW (1) TWI550702B (zh)
WO (1) WO2013057865A1 (zh)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5888286B2 (ja) * 2013-06-26 2016-03-16 信越半導体株式会社 貼り合わせウェーハの製造方法
JP6136786B2 (ja) 2013-09-05 2017-05-31 信越半導体株式会社 貼り合わせウェーハの製造方法
JP6090184B2 (ja) * 2014-01-27 2017-03-08 信越半導体株式会社 半導体ウェーハの洗浄槽及び貼り合わせウェーハの製造方法
CN103794467A (zh) * 2014-02-21 2014-05-14 上海超硅半导体有限公司 一种薄硅片的重新利用方法
US20180033609A1 (en) * 2016-07-28 2018-02-01 QMAT, Inc. Removal of non-cleaved/non-transferred material from donor substrate
JP6772820B2 (ja) * 2016-12-22 2020-10-21 日亜化学工業株式会社 再生基板の製造方法及び発光素子の製造方法
JP6607207B2 (ja) * 2017-01-25 2019-11-20 信越半導体株式会社 貼り合わせｓｏｉウェーハの製造方法
CN110620126A (zh) * 2019-09-26 2019-12-27 德淮半导体有限公司 图像传感器及其制造方法
WO2022190908A1 (ja) * 2021-03-09 2022-09-15 東京エレクトロン株式会社 積層基板の製造方法、及び基板処理装置
CN113192823B (zh) * 2021-04-27 2022-06-21 麦斯克电子材料股份有限公司 一种soi键合工艺后衬底片的再生加工方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW200603247A (en) * 2004-05-28 2006-01-16 Sumitomo Mitsubishi Silicon SOI substrate and method for manufacturing the same
TW201030830A (en) * 2009-02-12 2010-08-16 Soitec Silicon On Insulator Method for reclaiming a surface of a substrate
TW201131625A (en) * 2010-01-12 2011-09-16 Shinetsu Handotai Kk Bonded wafer manufacturing method

Family Cites Families (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2681472B1 (fr) 1991-09-18 1993-10-29 Commissariat Energie Atomique Procede de fabrication de films minces de materiau semiconducteur.
JP3500063B2 (ja) * 1998-04-23 2004-02-23 信越半導体株式会社 剥離ウエーハを再利用する方法および再利用に供されるシリコンウエーハ
JP3943782B2 (ja) * 1999-11-29 2007-07-11 信越半導体株式会社 剥離ウエーハの再生処理方法及び再生処理された剥離ウエーハ
WO2003009386A1 (fr) * 2001-07-17 2003-01-30 Shin-Etsu Handotai Co.,Ltd. Procede de production de plaquettes de liaison
JP4492054B2 (ja) * 2003-08-28 2010-06-30 株式会社Ｓｕｍｃｏ 剥離ウェーハの再生処理方法及び再生されたウェーハ
JP4415588B2 (ja) 2003-08-28 2010-02-17 株式会社Ｓｕｍｃｏ 剥離ウェーハの再生処理方法
JP4474863B2 (ja) * 2003-08-28 2010-06-09 株式会社Ｓｕｍｃｏ 剥離ウェーハの再生処理方法及び再生されたウェーハ
JP2005079389A (ja) * 2003-09-01 2005-03-24 Sumitomo Mitsubishi Silicon Corp 貼り合わせウェーハの分離方法及びその分離用ボート
JP2005093869A (ja) * 2003-09-19 2005-04-07 Mimasu Semiconductor Industry Co Ltd シリコンウエーハの再生方法及び再生ウエーハ
US7402520B2 (en) * 2004-11-26 2008-07-22 Applied Materials, Inc. Edge removal of silicon-on-insulator transfer wafer
JP2006294737A (ja) * 2005-04-07 2006-10-26 Sumco Corp Ｓｏｉ基板の製造方法及びその製造における剥離ウェーハの再生処理方法。
JP4715470B2 (ja) 2005-11-28 2011-07-06 株式会社Ｓｕｍｃｏ 剥離ウェーハの再生加工方法及びこの方法により再生加工された剥離ウェーハ
JP5314838B2 (ja) 2006-07-14 2013-10-16 信越半導体株式会社 剥離ウェーハを再利用する方法
FR2928775B1 (fr) 2008-03-11 2011-12-09 Soitec Silicon On Insulator Procede de fabrication d'un substrat de type semiconducteur sur isolant
EP2105957A3 (en) * 2008-03-26 2011-01-19 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing soi substrate and method for manufacturing semiconductor device
JP5654206B2 (ja) * 2008-03-26 2015-01-14 株式会社半導体エネルギー研究所 Ｓｏｉ基板の作製方法及び該ｓｏｉ基板を用いた半導体装置
JP5446160B2 (ja) * 2008-07-31 2014-03-19 株式会社Ｓｕｍｃｏ 再生シリコンウェーハの製造方法
EP2213415A1 (en) 2009-01-29 2010-08-04 S.O.I. TEC Silicon Device for polishing the edge of a semiconductor substrate
EP2246882B1 (en) 2009-04-29 2015-03-04 Soitec Method for transferring a layer from a donor substrate onto a handle substrate
SG178179A1 (en) * 2009-10-09 2012-03-29 Semiconductor Energy Lab Reprocessing method of semiconductor substrate, manufacturing method of reprocessed semiconductor substrate, and manufacturing method of soi substrate
FR2953988B1 (fr) * 2009-12-11 2012-02-10 S O I Tec Silicon On Insulator Tech Procede de detourage d'un substrat chanfreine.
JP5643509B2 (ja) * 2009-12-28 2014-12-17 信越化学工業株式会社 応力を低減したｓｏｓ基板の製造方法
US8367517B2 (en) * 2010-01-26 2013-02-05 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing SOI substrate
US9123529B2 (en) * 2011-06-21 2015-09-01 Semiconductor Energy Laboratory Co., Ltd. Method for reprocessing semiconductor substrate, method for manufacturing reprocessed semiconductor substrate, and method for manufacturing SOI substrate

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW200603247A (en) * 2004-05-28 2006-01-16 Sumitomo Mitsubishi Silicon SOI substrate and method for manufacturing the same
TW201030830A (en) * 2009-02-12 2010-08-16 Soitec Silicon On Insulator Method for reclaiming a surface of a substrate
TW201131625A (en) * 2010-01-12 2011-09-16 Shinetsu Handotai Kk Bonded wafer manufacturing method

Also Published As

Publication number Publication date
KR101905811B1 (ko) 2018-10-08
KR20140082701A (ko) 2014-07-02
EP2770524B1 (en) 2017-09-27
WO2013057865A1 (ja) 2013-04-25
CN103875061A (zh) 2014-06-18
JP5799740B2 (ja) 2015-10-28
US20140273400A1 (en) 2014-09-18
TW201324603A (zh) 2013-06-16
CN103875061B (zh) 2016-07-06
US9496130B2 (en) 2016-11-15
EP2770524A1 (en) 2014-08-27
EP2770524A4 (en) 2015-07-22
JP2013089720A (ja) 2013-05-13

Similar Documents

Publication Publication Date Title
TWI550702B (zh) Removal of wafer wafer recycling method
JP5314838B2 (ja) 剥離ウェーハを再利用する方法
KR20010101763A (ko) 박리 웨이퍼의 재생처리방법 및 재생처리된 박리 웨이퍼
WO2013102968A1 (ja) 貼り合わせｓｏｉウェーハの製造方法
JP4817342B2 (ja) Ｓｏｉタイプのウェハの製造方法
JP5780234B2 (ja) Ｓｏｉウェーハの製造方法
EP2924736B1 (en) Method for manufacturing soi wafer
JP5888286B2 (ja) 貼り合わせウェーハの製造方法
JP4415588B2 (ja) 剥離ウェーハの再生処理方法
JP4474863B2 (ja) 剥離ウェーハの再生処理方法及び再生されたウェーハ
JP6607207B2 (ja) 貼り合わせｓｏｉウェーハの製造方法
JP2005079389A (ja) 貼り合わせウェーハの分離方法及びその分離用ボート
TWI578402B (zh) Method of manufacturing wafers
EP3029730B1 (en) Bonded wafer manufacturing method
TW202347607A (zh) 用於製作雙重絕緣體上半導體結構之方法