JP6772820B2 - 再生基板の製造方法及び発光素子の製造方法 - Google Patents

再生基板の製造方法及び発光素子の製造方法 Download PDF

Info

Publication number
JP6772820B2
JP6772820B2 JP2016248994A JP2016248994A JP6772820B2 JP 6772820 B2 JP6772820 B2 JP 6772820B2 JP 2016248994 A JP2016248994 A JP 2016248994A JP 2016248994 A JP2016248994 A JP 2016248994A JP 6772820 B2 JP6772820 B2 JP 6772820B2
Authority
JP
Japan
Prior art keywords
substrate
semiconductor layer
nitride semiconductor
manufacturing
recycled
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2016248994A
Other languages
English (en)
Other versions
JP2018107169A (ja
Inventor
隆之 光永
隆之 光永
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nichia Corp
Original Assignee
Nichia Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nichia Corp filed Critical Nichia Corp
Priority to JP2016248994A priority Critical patent/JP6772820B2/ja
Priority to US15/845,050 priority patent/US10763100B2/en
Publication of JP2018107169A publication Critical patent/JP2018107169A/ja
Application granted granted Critical
Publication of JP6772820B2 publication Critical patent/JP6772820B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041Cleaning
    • H01L21/02079Cleaning for reclaiming
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B08CLEANING
    • B08BCLEANING IN GENERAL; PREVENTION OF FOULING IN GENERAL
    • B08B3/00Cleaning by methods involving the use or presence of liquid or steam
    • B08B3/04Cleaning involving contact with liquid
    • B08B3/08Cleaning involving contact with liquid the liquid having chemical or dissolving effect
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B08CLEANING
    • B08BCLEANING IN GENERAL; PREVENTION OF FOULING IN GENERAL
    • B08B3/00Cleaning by methods involving the use or presence of liquid or steam
    • B08B3/04Cleaning involving contact with liquid
    • B08B3/10Cleaning involving contact with liquid with additional treatment of the liquid or of the object being cleaned, e.g. by heat, by electricity or by vibration
    • B08B3/12Cleaning involving contact with liquid with additional treatment of the liquid or of the object being cleaned, e.g. by heat, by electricity or by vibration by sonic or ultrasonic vibrations
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005Processes
    • H01L33/0062Processes for devices with an active region comprising only III-V compounds
    • H01L33/0066Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound
    • H01L33/007Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound comprising nitride compounds
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01SDEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00Semiconductor lasers
    • H01S5/02Structural details or components not essential to laser action
    • H01S5/0206Substrates, e.g. growth, shape, material, removal or bonding
    • H01S5/0213Sapphire, quartz or diamond based substrates
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B08CLEANING
    • B08BCLEANING IN GENERAL; PREVENTION OF FOULING IN GENERAL
    • B08B3/00Cleaning by methods involving the use or presence of liquid or steam
    • B08B3/04Cleaning involving contact with liquid
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02367Substrates
    • H01L21/0237Materials
    • H01L21/0242Crystalline insulating materials
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02518Deposited layers
    • H01L21/02521Materials
    • H01L21/02538Group 13/15 materials
    • H01L21/0254Nitrides
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02656Special treatments
    • H01L21/02658Pretreatments
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02656Special treatments
    • H01L21/02658Pretreatments
    • H01L21/02661In-situ cleaning
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H01L33/22Roughened surfaces, e.g. at the interface between epitaxial layers

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Electromagnetism (AREA)
  • Optics & Photonics (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Led Devices (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Materials Engineering (AREA)

Description

本開示は、再生基板の製造方法及び発光素子の製造方法に関する。
従来、発光ダイオード、レーザ素子等、基板に窒化物半導体層を積層した積層半導体ウェハを利用した発光素子が利用されている。
また、積層半導体ウェハでは、基板上に窒化物半導体層を成膜した後、種々の不具合により、窒化物半導体層を剥離して、基板を再生して利用することがある(例えば、特許文献1等)。
特開2014−045097号公報
窒化物半導体層を剥離して基板を再生利用する場合、例えば、基板にダメージを与えたり、基板上に剥離残りがあったり、基板表面に異物が付着すると、再度窒化物半導体層を積層する際に、窒化物半導体層において良好な積層体を得ることができず、得られる発光素子の特性や歩留まりが低下することがある。そのため、このような問題が少ない、良質の基板に再生する方法が求められている。
本発明は、上記課題に鑑みなされたものであり、基板を良質の基板に再生することが可能な再生基板の製造方法とそれを用いた発光素子を提供することを目的とする。
本願の再生基板の製造方法は、基板上に窒化物半導体層が積層された積層体から前記窒化物半導体層を除去し、前記基板に付着している付着物を酸化させて酸化付着物とし、前記酸化付着物を前記基板から除去することをこの順に含むことを特徴とする。
上記の手段によれば、良質の基板に再生可能な再生基板の製造方法及びそれを用いた発光装置の製造方法を提供することができる。
本発明の実施形態の再生基板の製造方法の流れを示すフローチャートである。 半導体を除去する工程の流れを示すフローチャートである。 再生基板の製造方法に利用される積層体を説明する概略断面図である。 再生基板の製造方法に利用される別の積層体を説明する概略断面図である。 再生基板の製造方法に利用されるさらに別の積層体を説明する概略断面図である。 積層体から窒化物半導体層を除去する工程を説明するための処理装置の模式図である。
以下に示す形態は、本発明の技術思想を具体化するための例示であって、本発明を以下に限定するものではない。また、各図面が示す部材の大きさ及び位置関係等は、説明を明確にするために誇張していることがある。さらに、同一の名称、符号は、原則として同一もしくは同質の部材を示す。
本実施形態の再生基板の製造方法は、窒化物半導体層が基板上に積層された積層体から前記窒化物半導体層を除去し(図1AのS2)、前記基板に付着している付着物を酸化させて酸化付着物とし(図1AのS3)、前記酸化付着物を前記基板から除去する(図1AのS5)ことをこの順に含む。
このような方法によって、基板のダメージ、剥離残り、異物の付着等を低減させることができる。また、良質の基板に再生することができるため、再生基板を再利用した場合において、得られた発光素子の特性を向上させることができる。
(窒化物半導体層の除去:S2)
本実施形態の再生基板の製造方法では、図2A〜図2Cに示すような積層半導体ウェハ(積層半導体基板)10、20、30から、基板(ウェハ)11、21、31上に成膜された窒化物半導体層12、22、32を除去する。本実施形態の基板の再生は、どのような積層半導体ウェハに対して行われてもよいが、例えば、異物の付着がある、特性が不良であるなど、発光素子の材料として使用が困難なウェハに行われる。
窒化物半導体層12、22、32は、例えば、一般式InxAlyGa1-x-yN、0≦x、0≦y、x+y≦1)で表される窒化物半導体層の単層又はこれを含む積層構造が挙げられる。窒化物半導体層の総厚みは、通常、発光素子として機能し得る厚みが挙げられる。また、積層構造の場合、各半導体層は、その組成(構成元素の種類及び量)が異なっていてもよいし、積層構造の全てが窒化物半導体層でなくても、例えば、GaP、GaAsなどのIII−V族化合物半導体、ZnSe、II−VI族化合物半導体等の層を含んでいてもよい。
基板11、21、31は、窒化物半導体層をエピタキシャル成長させ得るものであればよく、例えば、サファイア(Al23)等が挙げられる。なかでも、C面、A面、R面、M面のいずれかを主面とする基板であることが好ましく、オリフラ面として、A面又はC面を有する基板がより好ましく、サファイア基板であることがさらに好ましく、特に、C面(0001)を主面とし、オリフラ面をA面(11−20)とするサファイア基板であることがより一層好ましい。
基板は、窒化物半導体が設けられる面において凹凸を有さない、つまり平坦であることが好ましい。これにより、再生後の基板を用いて製造した発光素子の特性や歩留まりを高めることができる。
また、基板11、21、31は、例えば、製造する発光素子の光取り出し効率を高めるため等の目的で、窒化物半導体が設けられる表面に凹凸を有するものであってもよい。このような凹凸を有する基板は、例えば、特許第5267462号に記載された基板が挙げられる。
例えば、凹凸を有する基板において、凸部11a、21a、31aの形状及び大きさは適宜選択することができ、例えば、基板の半導体層が積層される面側からみた平面形状が、多角形であるもの、特に、三角形又は六角形を有するもの、円形であるもの等が挙げられる。
凸部の平面形状(底面形状)のサイズ、つまり、凸部の平面形状が多角形である場合には、凸部の構成辺となる一辺の長さは、λ/4以上(λは発光波長、nは半導体層の屈折率)であることが適している。具体的には、凸部の下部における一辺が0.1〜5μm程度、1〜4μm程度、2〜3.5μm程度、2.6〜3.2μm程度が挙げられる。また、凸部の相互の間隔は、λ/4以上であることが挙げられ、100μm程度以下、さらに20μm程度以下が好ましい。ここでの相互の間隔は、基板表面(凸部底面)において、隣接する凸部同士の最小の距離を指す。
凸部11a、21a、31aの縦断面形状は、略台形(図2A)、略三角形(図2B)、略四角形、略半円(図2C)等が挙げられる。凸部の縦断面形状が略台形または略三角形等である場合のテーパ角は、基板において、凸部の底面と側面のなす角を指し、例えば、90°以下、75°以下、65°以下、さらに、20°以上、30°以上、40°以上が挙げられる。散乱又は回折の効率の向上を確保し、また、半導体層のピットの発生を防止するためである。
凸部は、良好な基板を再生するという観点から、その上面の面積が小さいことが好ましい。さらに、上面を有さず、断面形状が略三角形の凸部がより好ましい。なお、凸部の上面が、例えば円形である場合、直径0.5μm以下であることが好ましい。
凸部の高さは、例えば、0.1μm以上、さらに、基板上に積層する半導体層の総厚さ以下が挙げられる。具体的には、0.5〜10μmが好ましく、0.8〜1.7μmがより好ましい。また、発光波長をλとしたとき、高さがλ/4以上であることが好ましい。光を十分に散乱又は回折することができるとともに、積層された半導体層の横方向における電流の流れを良好に維持し、発光効率を確保するためである。
このような凹凸は、当該分野で公知の方法によって形成することができ、例えば、適当な形状のマスクパターンを用いて、後述するようなドライエッチング又はウェットエッチング等のエッチングを行う方法が挙げられる。なかでも、ウェットエッチングが好ましい。この場合のエッチャントは、例えば、硫酸とリン酸との混酸、KOH、NaOH、リン酸、ピロ硫酸カリウム等が挙げられる。
基板は、その表面にオフ角を有するものであってもよい。オフ角としては、例えば、10度以内であるものが好ましく、5度以内であるものがより好ましい。
基板の厚みは、例えば、100〜300μm程度が挙げられる。
窒化物半導体層を基板から除去する方法としては、エッチング、ブラスト、ポリッシング等、当該分野で公知の方法が挙げられる。なかでも、エッチングを利用することが好ましい。エッチングは、ドライエッチングとウェットエッチングとを組み合わせて利用してもよいが、ドライエッチングで除去することが好ましい。エッチャントは、窒化物半導体層を除去することができるものであればよい。例えば、ドライエッチングでは、塩素(Cl2)ガスが挙げられる。ウェットエッチングでは過酸化水素水が挙げられる。エッチング液の濃度管理が不要であり、かつ廃液処理が不要であるという観点から、ドライエッチングが好ましい。
ドライエッチングでは、塩素ガスと、キャリアガス(例えば、窒素ガス等)とを、例えば、1:0.5〜2の容積で用いることが好ましく、1:1〜1.5の容積比で用いることが好ましい。
ドライエッチングの雰囲気温度は、700℃以下が好ましく、670℃以下がより好ましく、660℃以下がさらに好ましい。また、600℃以上が好ましく、625℃以上がより好ましい。なかでも、600〜800℃での温度範囲が好ましく、625〜670℃での温度範囲がより好ましく、650±5℃の温度範囲がより好ましい。このようなガス及び温度範囲の条件でドライエッチングを行うことにより、基板へのダメージを低減することができるとともに、ドライエッチングのみでも、窒化物半導体層を除去することができる。
塩素ガスの導入量は、チャンバの容積及び除去する半導体層の体積によって適宜選択でき、1000〜20000sccmが挙げられ、2000〜10000sccmが好ましい。
ドライエッチングの時間は、塩素ガスの導入量、雰囲気温度等により適宜調整することができ、例えば、20分間〜3時間が挙げられる。
なお、ドライエッチングは、窒化物半導体層と塩素ガスとの反応効率を向上させるため、またはガスを導入するチャンバの容量を小さくして反応を安定させる等の理由で、導入する塩素ガスを入れ替えて、複数回に分けてドライエッチングを行ってもよい。複数回にわけてドライエッチングを行う場合、複数回のエッチングの合計の時間が20分間〜3時間とすることができる。
窒化物半導体層の除去の他の方法として、ウェットエッチングにおいて過酸化水素水を用いる場合は、例えば、20±10℃程度の温度で、25〜35重量%の濃度の溶液を用いることができる。ウェットエッチングの時間は、例えば、1分間〜3時間が挙げられる。
本実施形態においては、基板上から窒化物半導体層を除去する前に、窒化物半導体層上に電極等の金属層等が形成されている場合には、予め、金属層等を除去することが好ましい。金属層と窒化物半導体層とでは、除去方法及び/又は除去エッチャントが異なるからである。
金属層の除去は、ウェットエッチング、ドライエッチング、乾式又は湿式ブラスト、レーザ照射、研磨等、種々の方法を利用することができる。なかでも、金属材料の再付着及び基板のダメージを防止するという観点から、ウェットエッチングまたはブラストが好ましい。ウェットエッチングの条件及びエッチャントの種類、ブラストに用いられる研磨剤等は、用いた金属材料によって、適宜調整することができる。
また、基板上から窒化物半導体層を除去した後、付着物の酸化を行う前に、洗浄することが好ましい。洗浄は、水道水、イオン交換水、純水等の水で行うことができる。これにより、基板上に残留した水溶性の残留物(例えば、窒化物半導体層の除去に塩素ガスを用いた場合にはGaCl)を除去することができる。洗浄する際の温度は、例えば、0〜80℃程度が挙げられるが、20℃±10℃程度が好ましい。また、超音波を付加しながら洗浄することが好ましい。洗浄の時間は、例えば、流水に数分から数十分程度晒すか、水槽に数分から数十分程度浸漬することが挙げられる。超音波洗浄の場合は、例えば、数十kHzから数千kHzが挙げられ、100±20kHzの超音波を負荷することが好ましい。
洗浄の後に乾燥を行ってもよい。例えば、加熱乾燥、風乾、自然乾燥等、種々の方法を利用することができる。温度及び時間は、適宜調整することができる。
(付着物の酸化:S3)
窒化物半導体層の除去工程の後、基板に付着している付着物を酸化し、酸化付着物とする。付着物は、窒化物半導体層に起因する付着物のみでなく、その中に含有されていたドーパント、窒化物半導体層の除去の際に用いた装置に起因する不純物に由来するもの等が挙げられる。なかでも、付着物として単体のSiを含む場合、本実施形態は好ましく適用される。単体のSiは除去が困難であり、これを除去することは、基板にダメージを与えるような溶液を用いる必要があるためである。
付着物の酸化は、後工程の洗浄・除去工程において付着物が除去可能な程度に行われればよいが、付着物の表面のみならず内部まで酸化させることが好ましく、付着物の全体を酸化させることがより好ましい。
この場合の酸化は、酸素含有ガス雰囲気下での保持、酸素含有ガス雰囲気下での加熱、酸化溶液への浸漬等、種々の方法が挙げられる。なかでも、基板へのダメージ防止の観点から、酸素含有ガス雰囲気下での保持が好ましい。酸素含有ガス雰囲気下での保持は、例えば、大気(空気)雰囲気下が挙げられる。大気雰囲気下で保持することで容易に酸化を行うことができる。
温度は、付着物の酸化が起こる範囲から適宜選択することができる。酸化が容易になしえるという観点から、常温下、例えば、20±10℃程度の温度範囲が好ましい。酸化時間は、例えば、常温の大気中での保管を行う場合には、数日間〜1年間の保持が挙げられ、数日間〜半年が好ましく、5日〜1ヶ月間がより好ましく、6〜10日間がさらに好ましい。
このような保持を行うことにより、基板に付着した窒化物半導体層を除去した後の状態では除去が困難な付着物の略全部を容易に酸化させることができ、これにより後工程で容易に付着物を除去することができる。
なお、付着物の酸化の後、上述した洗浄及び乾燥(図1AのS4)をさらに行ってもよい。
(酸化付着物の除去:S5)
基板からの酸化付着物の除去は、例えば、エッチング、ブラスト、ポリッシング等の方法が挙げられる。なかでも、エッチングを利用することが好ましい。エッチングは、ドライエッチングとウェットエッチングとを組み合わせて利用してもよいが、ウェットエッチングのみで除去することが好ましい。エッチャントは、酸化付着物を除去することができるものであればよく、例えば、基板がサファイアであり、酸化付着物がSiO2を主とするものである場合、フッ酸水溶液又はバッファードフッ酸が挙げられる。これらを用いることにより、Siの付着物を酸化させたSiO2である酸化付着物を、基板に与えるダメージを低減しながら容易に除去することができる。ここでのフッ酸の濃度は、例えば、3〜30重量%が挙げられる。ウェットエッチングにおけるエッチャントの温度は、例えば、例えば10〜80℃程度が挙げられるが、常温±10℃程度が好ましい。ウェットエッチングの時間は、例えば、数秒間〜数十分間が挙げられ、1〜20分間が好ましく、1〜15分間がより好ましく、1〜3分間がさらに好ましい。なお、酸化付着物の除去は、酸化付着物とエッチャントとの反応効率を向上させるために、エッチャントを入れ替えて、複数回にわたって行ってもよい。バッファードフッ酸はフッ酸と比べて安全性が高く、取り扱いが容易ため、好ましい。
また、基板上から酸化付着物を除去した後、上述した洗浄及び乾燥(図1AのS6)をさらに行う事が好ましい。
(再生基板上への窒化物半導体層の形成)
上述した方法により窒化物半導体層が除去された基板は、通常の半導体成長用基板と同様に、再度窒化物半導体をエピタキシャル成長させて活性層を含む窒化物半導体層を積層することで、発光素子等の形成のための基板として使用することができる。
特に、上述した方法で再生された基板を用いて発光素子を作成した場合には、得られた発光素子の特性を、通常の再生していない基板と同等程度のものとさせることができる場合があることを確認している。
以下に実施例に基づいて、本願の再生基板の製造方法の詳細を説明する。
実施例1
直径4インチのサファイアウェハ6を25枚準備した(図1AのS1)。このサファイアウェハ6には、窒化物半導体層が総厚み10〜12μm程度でエピタキシャル成長層が積層されており、特性不良基板とされたものである。
サファイア基板は、C面(0001)を主面とし、オリフラ面をA面(11−20)とする基板であり、窒化物半導体層を設ける表面の略前面に凹凸を有するものであった。凸部の形状は、凸部の上面からみた平面形状が、略正三角形であり、凸部の構成辺となる一辺の長さは、約3.3μmであった。凸部の縦断面形状は、略台形であり、凸部の底面と側面のなす角は、例えば、56°であった。凸部の上面の形状は略正三角形であり、三角形の一つの頂点から一つの辺に下した垂線の長さは約0.5μmであった。凸部の高さは、1.1〜1.7μm程度であった。隣り合う2つの凸部の上面の中心の間隔は、約3.0μmであった。
これらサファイアウェハ6から窒化物半導体層を除去(図1AのS2)するために、図3に示すような、ドライエッチング装置1に導入し、基板ホルダ2に載置した。
その後、図1Bに示すように、チャンバ内を減圧真空引きし(S22)、チャンバ内の温度を650度に設定した。この温度の誤差は設定値から±5℃程度である(S23)。
ドライエッチング装置1は、チャンバ内に、SiO2を装置の一部(具体的には、ウエハを収容する炉芯管)に含んでおり、ヒータ3に包囲されている。また、チャンバ内には、雰囲気温度と圧力とをそれぞれモニターする温度計4及び圧力計5が備えられている。さらに、チャンバには、ガス導入口が配置されており、このガス導入口から、塩素ガスと窒素ガスとを、それらの流量を制御しながら導入することができる。
チャンバ内に、ガス導入口から、例えば、塩素ガスと窒素ガスとを1:1.5の量、つまり、2000sccm及び3000sccmで、1分間導入した(S24)。ガスを導入した後、サファイアウェハ6を導入ガスと20分間反応させ(S25)、排気する(S26)一連の工程を3回繰り返して、窒化物半導体層と塩素ガスとを3回反応させ、合計約10〜12μmの窒化物半導体層を除去した。その後、チャンバ内を降温した(S27)。
得られたウェハを、5分間純水洗浄し、基板上に残留した水溶性の残留物を除去した。
洗浄したウェハを、常温にて、大気下で6日間〜4ヶ月間保持し、付着物を酸化させ、酸化付着物とした(図1AのS3)。
次いで、ウェハを、純水中で、超音波洗浄を7分間行い、その後、ウェハを乾燥した(図1AのS4)。ここでの超音波洗浄は、100kHzで行った。
続いて、得られたウェハを15.7重量%バッファードフッ酸を含む液体に2分間浸漬し、SiO2を含む酸化付着物を除去した(図1AのS5)。
その後、純水で洗浄、乾燥し(図1AのS6)、サファイアウェハを得た。
これらの一連の工程により、再生されたサファイアウェハにそれぞれ窒化物半導体層をエピタキシャル成長させて積層したところ、常温及び大気下での保持において、6日間〜4ヶ月間の長短にかかわらず、また、ウェットエッチングのエッチャントの種類及び上述した時間の長短にかかわらず、結晶性の良好な窒化物半導体層を得ることができた。また、このような窒化物半導体層を備えた再生基板を用いて発光素子を形成したところ、通常のサファイアウェハを用いたものと比べてばらつきの範囲内である特性を有する発光素子が得られることを確認した。
つまり、上述した一連の工程により、サファイアである基板のダメージを低減しつつ、簡便かつ容易に再生基板のウェハが得られることが確認された。
実施例2
実施例1の酸化付着物の除去において、15.7重量%バッファードフッ酸に代えて、10重量%のフッ酸を用い、エッチングの時間を1〜3分間に変更した以外は同様の方法でウェハの再生を行った。
これによっても、良好な再生基板を得ることができた。
比較例1
付着物を酸化させる工程を行わない以外は実施例1と同様に製造した再生基板を比較例1とする。得られたウェハ上に再度窒化物半導体層を成長させたが、窒化物半導体層の結晶性が悪く、発光素子の製造に利用する上で十分に満足できる歩留まりの窒化物半導体層を得ることはできなかった。
1 :ドライエッチング装置
2 :基板ホルダ
3 :ヒータ
4 :温度計
5 :圧力計
6 :サファイアウェハ
11、21、31 :基板
11a、21a、31a :凸部
12、22、32 :窒化物半導体層

Claims (11)

  1. 基板上に窒化物半導体層が積層された積層体から前記窒化物半導体層を除去し、
    前記基板に付着している付着物を空気中で酸化させて酸化付着物とし、
    前記酸化付着物を前記基板から除去することをこの順に含む再生基板の製造方法。
  2. 前記付着物がSiを含む請求項1に記載の再生基板の製造方法。
  3. 前記酸化付着物がSiOxを含む請求項1または2に記載の再生基板の製造方法。
  4. 前記窒化物半導体層の除去を、塩素ガスを用いて行う請求項1から3のいずれか1項に記載の再生基板の製造方法。
  5. 前記窒化物半導体層を600〜800℃で処理する請求項4に記載の再生基板の製造方法。
  6. 前記酸化付着物の除去を、フッ酸含有溶液を用いて行う請求項1からのいずれか1項に記載の再生基板の製造方法。
  7. 前記積層体から前記窒化物半導体層を除去した後、前記付着物を酸化させる前に、純水で前記基板を洗浄する請求項1からのいずれか1項に記載の再生基板の製造方法。
  8. 前記酸化付着物を前記基板から除去した後、純水で前記基板を洗浄する請求項1からのいずれか1項に記載の再生基板の製造方法。
  9. 前記基板は、前記窒化物半導体層が積層される表面に凹凸を有する請求項1からのいずれか1項に記載の再生基板の製造方法。
  10. 前記基板は、サファイア基板である請求項1からのいずれか1項に記載の再生基板の製造方法。
  11. 前記請求項1から10のいずれか1項で得られた再生基板上に活性層を備えた窒化物半導体層を積層させることを含む、発光素子の製造方法。
JP2016248994A 2016-12-22 2016-12-22 再生基板の製造方法及び発光素子の製造方法 Active JP6772820B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2016248994A JP6772820B2 (ja) 2016-12-22 2016-12-22 再生基板の製造方法及び発光素子の製造方法
US15/845,050 US10763100B2 (en) 2016-12-22 2017-12-18 Method for manufacturing restored substrate and method for manufacturing light emitting element

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2016248994A JP6772820B2 (ja) 2016-12-22 2016-12-22 再生基板の製造方法及び発光素子の製造方法

Publications (2)

Publication Number Publication Date
JP2018107169A JP2018107169A (ja) 2018-07-05
JP6772820B2 true JP6772820B2 (ja) 2020-10-21

Family

ID=62630542

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2016248994A Active JP6772820B2 (ja) 2016-12-22 2016-12-22 再生基板の製造方法及び発光素子の製造方法

Country Status (2)

Country Link
US (1) US10763100B2 (ja)
JP (1) JP6772820B2 (ja)

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3352712B2 (ja) * 1991-12-18 2002-12-03 浩 天野 窒化ガリウム系半導体素子及びその製造方法
US6690700B2 (en) * 1998-10-16 2004-02-10 Agilent Technologies, Inc. Nitride semiconductor device
JP3833848B2 (ja) * 1999-05-10 2006-10-18 パイオニア株式会社 3族窒化物半導体素子製造方法
JP2002314123A (ja) 2001-04-18 2002-10-25 Sony Corp 素子の転写方法及びこれを用いた素子の配列方法、画像表示装置の製造方法
JP4055503B2 (ja) * 2001-07-24 2008-03-05 日亜化学工業株式会社 半導体発光素子
US7699997B2 (en) * 2003-10-03 2010-04-20 Kobe Steel, Ltd. Method of reclaiming silicon wafers
US7235492B2 (en) * 2005-01-31 2007-06-26 Applied Materials, Inc. Low temperature etchant for treatment of silicon-containing surfaces
JP4586841B2 (ja) 2007-05-30 2010-11-24 カシオ計算機株式会社 薄膜トランジスタの製造方法
US8278187B2 (en) 2009-06-24 2012-10-02 Semiconductor Energy Laboratory Co., Ltd. Method for reprocessing semiconductor substrate by stepwise etching with at least two etching treatments
JP5515770B2 (ja) 2009-09-14 2014-06-11 住友電気工業株式会社 窒化物半導体エピタキシャル層の形成方法および窒化物半導体デバイスの製造方法
JP5799740B2 (ja) * 2011-10-17 2015-10-28 信越半導体株式会社 剥離ウェーハの再生加工方法
US9515223B2 (en) * 2012-08-21 2016-12-06 Oji Holdings Corporation Semiconductor light emitting device substrate including an uneven structure having convex portions, and a flat surface therebetween
JP6091805B2 (ja) 2012-08-27 2017-03-08 シャープ株式会社 再生基板の製造方法
EP2736068B1 (en) * 2012-11-21 2019-03-27 Seoul Viosys Co., Ltd. Substrate recycling method
TW201443255A (zh) * 2013-05-13 2014-11-16 Univ Nat Taiwan 製作氮化鎵之方法
JP6421505B2 (ja) 2014-09-09 2018-11-14 日立金属株式会社 サファイア基板の製造方法

Also Published As

Publication number Publication date
US10763100B2 (en) 2020-09-01
JP2018107169A (ja) 2018-07-05
US20180182617A1 (en) 2018-06-28

Similar Documents

Publication Publication Date Title
US8912025B2 (en) Method for manufacture of bright GaN LEDs using a selective removal process
JP4479657B2 (ja) 窒化ガリウム系半導体基板の製造方法
TWI389334B (zh) 製造及分離半導體裝置之方法
JP4232605B2 (ja) 窒化物半導体基板の製造方法と窒化物半導体基板
JP5469840B2 (ja) 炭化珪素単結晶基板の製造方法
KR101624989B1 (ko) 태양전지기판의 표면처리방법 및 태양전지 제조방법
WO2012105441A1 (ja) 太陽電池用基板の作製方法および太陽電池
JP2010021537A (ja) 基板構造体及びこの基板構造体を除去する方法
KR101810242B1 (ko) 텍스처링된 단결정
KR20210120058A (ko) 광전 반도체칩의 제조 방법 및 이에 사용되는 본딩 웨이퍼
JP6772820B2 (ja) 再生基板の製造方法及び発光素子の製造方法
JP5014217B2 (ja) Iii族窒化物半導体およびその製造方法
JP5439526B2 (ja) Iii族窒化物半導体及びiii族窒化物半導体成長用基板
JP2006086388A (ja) 半導体薄膜の表面処理方法、及び半導体素子の分離方法
JP2018078260A (ja) 窒化アルミニウム単結晶基板及び、該単結晶基板の製造方法
JP2005136311A (ja) 窒化物半導体基板及びその製造方法
JP2013211315A (ja) 窒化物半導体基板の製造方法および窒化物半導体基板
TW201411690A (zh) 回收的晶圓以及用於回收晶圓之方法
JP6421505B2 (ja) サファイア基板の製造方法
TW201829742A (zh) 濕蝕刻表面處理法及其方法製得的微孔矽晶片
JP5004885B2 (ja) 半導体構造の加工方法
KR20110093635A (ko) 반도체기판, 그 제조방법, 반도체 디바이스 및 그 제조방법
JP2006228963A (ja) 半導体ウエハの製造方法
JP3994640B2 (ja) 窒化ガリウム系化合物半導体成長用基板の洗浄方法
JP7016044B2 (ja) Ramo4基板のエッチング方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20190625

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20200424

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20200602

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20200624

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20200901

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20200914

R150 Certificate of patent or registration of utility model

Ref document number: 6772820

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250